JP3811760B2 - フラッシュメモリ用途のための傾斜付きまたは段階的ゲートチャネル消去 - Google Patents
フラッシュメモリ用途のための傾斜付きまたは段階的ゲートチャネル消去 Download PDFInfo
- Publication number
- JP3811760B2 JP3811760B2 JP2000617455A JP2000617455A JP3811760B2 JP 3811760 B2 JP3811760 B2 JP 3811760B2 JP 2000617455 A JP2000617455 A JP 2000617455A JP 2000617455 A JP2000617455 A JP 2000617455A JP 3811760 B2 JP3811760 B2 JP 3811760B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control gate
- well
- erase
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 107
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000012937 correction Methods 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 15
- 108091006146 Channels Proteins 0.000 description 14
- 238000012795 verification Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 238000010893 electron trap Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000013642 negative control Substances 0.000 description 4
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- LZIAMMQBHJIZAG-UHFFFAOYSA-N 2-[di(propan-2-yl)amino]ethyl carbamimidothioate Chemical compound CC(C)N(C(C)C)CCSC(N)=N LZIAMMQBHJIZAG-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の背景】
1.発明の分野
この発明は、一般的に超小型集積回路の技術分野に関する。より特定的には、この発明は、超小型フラッシュ電気消去可能プログラマブル読出専用メモリ(EEPROM)デバイスの技術分野に関する。さらにより特定的には、この発明は、消去速度の低下を低減する超小型フラッシュ電気消去可能プログラマブル読出専用メモリデバイスを消去する方法に関する。
【0002】
2.関連技術の説明
WO98/47151Aは、コントロールゲートが負にバイアスされ、一方、ウェルが正にバイアスされかつソースがフローティングにされて保たれるかまたはウェルの電位と等しい電位に保たれる、電気消去可能不揮発性メモリのセルを消去する方法を開示している。
超小型フラッシュまたはブロック消去電気消去可能プログラマブル読出専用メモリ(フラッシュEEPROM)は、独立してプログラム可能なおよび読出可能なセルのアレイを含む。各セルのサイズおよびそれによりメモリは、独立してセルを消去できるようにする選択トランジスタとして公知のトランジスタを省略することによって小型化される。その結果、すべてのセルがブロックとしてともに消去される。
【0003】
このタイプのメモリは個別の金属酸化物半導体(MOS)電界効果トランジスタメモリセルを含み、その各々はソース、ドレイン、フローティングゲートおよびコントロールゲートを含み、それらに対してさまざまな電圧を印加して、バイナリ1または0でセルをプログラムしたりまたはすべてのセルをブロックとして消去したりする。
【0004】
行および列のアレイの中のセルは、それぞれのワード線に接続される行の中のセルのコントロールゲートおよびそれぞれのビット線に接続される列の中のセルのドレインに接続される。セルのソースはともに接続される。この配置はNORメモリ構成として公知である。
【0005】
セルは、典型的に9ボルトの電圧をコントロールゲートに印加し、約5ボルトの電圧をドレインに印加しかつソースを接地することによってプログラムされ、それによりホットエレクトロンがドレイン空乏領域からフローティングゲートに注入される。プログラム電圧が除去されると、注入された電子はフローティングゲートでトラップされ、その中で負電荷を生じ、これはセルのしきい値電圧を約4ボルトを超える値に上昇させる。
【0006】
セルは、典型的に5ボルトをコントロールゲートに印加し、ドレインが接続されるビット線に1ボルトを印加し、ソースを接地しかつビット線電流を検知することによって読出される。セルがプログラムされかつしきい値電圧が比較的高い(4ボルト)場合、ビット線電流は0であるかまたは少なくとも比較的低い。セルがプログラムされないかまたは消去される場合、しきい値電圧は比較的低く(2ボルト)、コントロールゲート電圧はチャネルをエンハンスし、ビット線電流は比較的高くなる。
【0007】
いくつかの方法でセルを消去することができる。1つの配置では、セルは、典型的には12ボルトの比較的高い電圧をソースに印加し、コントロールゲートを接地しかつドレインをフローティングにすることによって消去される。これにより、プログラミングの間にフローティングゲートに注入された電子は、薄いトンネル酸化物層を通ってフローティングゲートからソースまでファウラー−ノルドハイムトンネリングを受ける。またセルは、−10ボルトのオーダの負電圧をコントロールゲートに印加し、5ボルトをソースに印加しかつドレインをフローティングにすることによって消去することができる。消去の別の方法は、ソース/ドレインをフローティングにしながら、5VをPウェルに、−10Vをコントロールゲートに印加することによるものである。
【0008】
従来のフラッシュEEPROMセル配置に伴う問題は、製造公差により、別のセルが十分に消去されないうちにいくつかのセルが過消去されてしまうことである。過消去されたセルのフローティングゲートは電子が空乏され、正に荷電される。これにより、過消去されたセルは、それらのコントロールゲートに印加される通常の動作電圧がターンオフできない空乏モードトランジスタとして機能する。空乏モードトランジスタとして機能するセルは、その後のプログラムおよび読出動作の間に漏れ電流を導く。
【0009】
より特定的には、プログラムおよび読出動作の間に、1行のセルのコントロールゲートに接続されるワード線が一度に1本だけハイに保持され、一方、他のワード線は接地される。しかしながら、すべてのセルのドレインに正電圧が印加され、選択されていないセルのしきい値電圧が0または負であれば、漏れ電流はセルのソース、チャネルおよびドレインを通って流れる。
【0010】
過消去されたセルからの漏れ電流の望ましくない影響は以下のとおりである。典型的なフラッシュEEPROMでは、多数のメモリトランジスタセル、たとえば512個のトランジスタセルのドレインが各ビット線に接続される。ビット線上のかなりの数のセルがバックグラウンド漏れ電流を引いていれば、ビット線上の漏れ電流合計はセルの読出電流を超え得る。これは、ビット線上の一切のセルの状態を読出せなくし、したがってメモリを動作不能にしてしまう。
【0011】
セルのバックグラウンド漏れ電流はしきい値電圧の関数として変化するため、しきい値電圧が低くなる(より負になる)につれ、漏れ電流はより高くなる。したがって、セルが過消去されるのを防ぎかつしきい値電圧分布ができる限り低い範囲に減じられ、理想的には消去後にすべてのセルが2ボルトのオーダの同じ高いしきい値電圧を有することが望ましい。
【0012】
大部分の過消去されたセルをより高いしきい値電圧に再プログラムする過消去訂正動作を行なうことによってしきい値電圧分布を減じることは技術分野で公知である。このタイプの過消去訂正動作は、一般的に自動プログラミングディスターブ(APD)として公知である。
【0013】
自動プログラミングディスターブ消去(APDE)と称される好ましいAPD法は、1997年6月24日にリー・クリーブランド(Lee Cleveland)に発行された「過消去を限定しかつ消去検証エラーを防止するフラッシュメモリのための過消去訂正」(“OVERERASE CORRECTION FOR FLASH MEMORY WHICH LIMITS OVERERASE AND PREVENTS ERASE VERIFY ERRORS”)と題された米国特許第5,642,311号に開示されている。この方法は、過消去されたセルを検知し、プログラミングパルスをそれに印加して、それらのしきい値電圧を許容できる値に戻すステップを含む。
【0014】
消去パルスの印加に引続き、まず消去不足訂正が行単位でセルごとに行なわれる。第1の行列の位置中のセルは、4ボルトをコントロールゲート(ワード線)に印加し、1ボルトをドレイン(ビット線)に印加し、ソースを接地しかつセンスアンプを用いてビット線電流を検知して、それによりセルのしきい値電圧がたとえば2ボルトの値よりも上か否かを判断することによって、アドレス指定されかつ消去検証される。2ボルトよりも上のしきい値電圧が示すようにセルが消去不足であれば、ビット線電流は低い。この場合、消去パルスがすべてのセルに印加され、第1のセルが再び消去検証される。
【0015】
各消去パルスの印加の後におよびその後の消去検証動作に先だって、メモリのすべてのセルに対して過消去訂正が行なわれる。過消去検証は、アレイのビット線に対して順次行なわれる。これは、ワード線を接地し、典型的に1ボルトを第1のビット線に印加しかつビット線電流を検知することによって達成される。電流が予め定められた値よりも上であれば、これは、ビット線に接続されたセルの少なくとも1つが過消去され、漏れ電流を引いていることを示す。この場合、過消去訂正パルスがビット線に印加される。これは、100μsなどの予め定められた長さの時間、約5ボルトをビット線に印加することによって達成される。
【0016】
過消去訂正パルスの印加の後、ビット線は再検証される。ビット線電流が依然として高く、過消去されたセルが依然としてビット線に接続されたままであることを示せば、別の過消去訂正パルスが印加される。この手順はすべてのビット線に対して順次繰返される。
【0017】
この手順は、ビット線電流が読出電流よりも低い予め定められた値に減じられるまで、必要に応じて何度も繰返される。次に、メモリ中のすべてのセルを消去検証するまで、第1の行および以後の行の中のセルの残余に対してこの手順が行なわれる。
【0018】
各消去パルスの後に過消去訂正手順を行なうことにより、セルが過消去される程度が減じられ、セルの耐久性を向上させる。さらに、過消去されたセルは各消去パルスの後に訂正されるため、消去検証の間にビット線漏れ電流が減じられ、したがって、消去検証手順が完了した際に消去不足のセルが存在するのを防止する。
【0019】
消去手順により、トンネル酸化物において電子トラッピングが起こる。さらに、消去不足および過消去手順により、トンネル酸化物において電子トラッピングが起こる。各プログラミング/消去サイクルはごく少数の電子トラッピングしか付加しないが、累積電子トラッピングは、各プログラミング/消去サイクルが完了するに従って増加し、これは次に消去時間をますます低下させる。
【0020】
したがって、必要なものは、プログラム/消去サイクルの数が増加するのに従う消去時間の低下を最小化する消去手順を行なう方法である。
【0021】
【発明の概要】
この発明に従うと、以上およびその他の目的および利点は、消去すべきメモリセルのコントロールゲートに傾斜付きまたは段階的電圧を印加することにより、フラッシュ電気消去可能プログラマブル読出専用メモリ(EEPROM)セルを消去する方法によって得られる。
【0022】
この発明の1つの局面に従うと、消去すべきセルのコントロールゲートとウェルとの間に電圧差が印加され、電圧差は、選択された数のメモリセルが消去されたと検証されるまで増分され、そのときに電圧差がクランプされる。
【0023】
この発明の別の局面に従うと、消去すべきセルのコントロールゲートとウェルとの間に印加される電圧差は、ウェルに印加される正電圧およびコントロールゲートに印加される増加する傾斜付きまたは段階的負電圧である。
【0024】
この発明の別の局面に従うと、消去すべきセルのコントロールゲートとウェルとの間に印加される電圧差は、コントロールゲートに印加される負電圧およびウェルに印加される増加する傾斜付きまたは段階的正電圧である。
【0025】
この発明のさらに別の局面に従うと、消去すべきセルのコントロールゲートとウェルとの間に印加される電圧差は、ウェルに印加される傾斜付きまたは段階的正電圧およびコントロールゲートに印加される傾斜付きまたは段階的負電圧である。
【0026】
この発明の別の局面に従うと、メモリセルは複数のセクタに配置され、この方法は、各セクタに対して上記手順を順次行なうステップを含む。
【0027】
この発明の局面に従うと、ドレインおよびソースは、消去手順の間にフローティングにされる。
【0028】
この発明のさらに別の局面に従うと、ドレインおよびソースは、消去手順の間、ウェルに接続される。
【0029】
この発明のさらに別の局面に従うと、完全消去および自動プログラムディスターブ(APD)手順は、メモリセルのコントロールゲートへの消去パルスの各々の印加の後に、メモリセルに適用される。
【0030】
このように、説明された方法は、多くのプログラム/消去サイクル後のセルの消去時間の低下を低減する、フラッシュEEPROMセルを消去する方法を提供する。
【0031】
この発明は、添付の図面と関連して以下の詳細な説明を考察するとよりよく理解される。以下の説明から当業者には容易に明らかとなるように、この発明を実行する最良モードの例示の単に目的のためにこの発明の実施例が示される。理解されるように、この発明は他の実施例も可能であり、そのいくつかの詳細例は、すべてこの発明の範囲から逸脱することなく、さまざまな明らかな局面において修正が可能である。したがって、図面および詳細な説明は制限としてではなく、本質的に例示的なものとみなされるであろう。
【0032】
この発明の特徴であると考えられる新しい特徴が添付の請求項に述べられる。しかしながら、この発明そのものおよび好ましい使用モードならびにそのさらなる目的および利点は、添付の図面と関連して読まれると、例示的な実施例の以下の詳細な説明を参照することにより、最もよく理解されるであろう。
【0033】
【詳細な説明】
この発明を実践するための、発明者が現在企図する最良モードを図示する、この発明の具体的な実施例が詳細に参照される。最良モードの説明は単に例示的なものであり、限定の意味でとらえられるべきものではないことを理解されたい。
【0034】
図1Aは、この発明が有利に適用されるNOR型フラッシュ電気消去可能プログラマブル読出専用メモリ(EEPROM)100の基本的な構成を図示する。フラッシュメモリ100は、矩形のマトリックスまたは行および列のアレイに配置される複数のコアまたはメモリセルを含む。各行はワード線(WL)と関連付けられ、各列はビット線(BL)と関連付けられる。
【0035】
n本の列およびm本の行が存在すると仮定して、ビット線はBL0からBLnと示され、ワード線はWL0からWLmと示される。ビット線ドライバ102によって適切な電圧がビット線に印加され、ワード線ドライバ104によって適切な電圧がワード線に印加される。ドライバ102および104に印加される電圧は、典型的にオンチップの論理回路構成であるコントローラ108の制御下で電源106によって生成される。コントローラ108はドライバ102および104も制御し、以下に説明されるように、メモリセルを個別にまたはまとめてアドレス指定する。
【0036】
メモリセルはワード線とビット線との各接合部に位置決めされる。各セルは金属酸化物半導体(MOS)電界効果トランジスタ(FET)を含み、これは、半導体基板に形成されたソースおよびドレイン、フローティングゲートならびに酸化物の層によってフローティングゲートから分離されたコントロールゲートを有する。認められるように、フラッシュEEPROMのセルは、それらがフローティングゲートならびに、コントロールゲートとソースおよびドレインが形成される半導体基板との間に配置されたトンネル酸化物層を含むという点において、従来のFETとは異なっている。
【0037】
図1Aに図示されるセルは記号Tn,mを用いて示され、ここでmは行(ワード線)の数であり、nは列(ビット線)の数である。図示されたように、セルのコントロールゲートはそれぞれのワード線に接続され、セルのドレインはそれぞれのビット線に接続される。すべてのセルのソースは電源106に接続される。
【0038】
図1Bは、セルが(ページまたはセクタとしても公知である)バンクに分割されることを除いてメモリ100と同様の別のフラッシュEEPROMメモリ110を図示し、図1Bにはそのうち2つが示され、その各々は独立してプログラム、消去および読出が可能である。メモリ110は第1のセルバンクまたはページ112および第2のセルバンクまたはページ114を含む。第1のバンク112中のメモリセルは図1Aと同じ態様で示されるが、第2のバンク114中のセルの指定にはプライム符号が加えられる。バンク112および114のワード線は、それぞれ別個のワード線ドライバ116および118に接続される。
【0039】
メモリセルに加えて、各バンク112および114は各ビット線ごとに選択トランジスタを含む。バンク112および114のための選択トランジスタはそれぞれ、S0からSnおよびS′0からS′nと示される。選択トランジスタのドレインはそれぞれのビット線に接続され、選択トランジスタのソースは、ワード線WL0からWLmおよびWL′0からWL′mに対するトランジスタのドレインに接続される。
【0040】
選択トランジスタは、それらが従来のMOSFETであり、したがってフローティングゲートがないという点において、メモリセルトランジスタとは異なっている。選択トランジスタはメモリ素子というよりはむしろスイッチング素子である。バンク112に対する選択トランジスタのゲートはセクタデコーダ120のバンク選択BS1に接続され、バンク114に対する選択トランジスタのゲートはセクタデコーダ122のバンク選択出力BS2に接続される。
【0041】
バンク112中のセルのソースは共通のソース電源電圧Vss1124に接続され、バンク114中のセルのソースは共通のソース電源電圧Vss2126に接続される。
【0042】
バンク112は、バンク選択線BS1に論理的にハイの信号を印加してトランジスタS0からSnをターンオンし、下にあるメモリセルにビット線BL0からBLnを接続することにより、選択される。バンク112は、バンク選択線BS1に論理的にローの信号を印加してトランジスタS0からSnをターンオフし、メモリセルをビット線から切断することにより、非選択にされる。バンク114は、バンク選択信号BS2および選択トランジスタS′0からS′nを用いて、本質的に同様の態様で選択されたり非選択にされたりする。メモリ110の動作は、プログラム、消去および読出動作を独立してバンク112および114上で行なうことができることを除いて、メモリ100(図1A)と本質的に同じである。
【0043】
図2Aは、メモリセル200の1タイプの構造を示す単純化された断面図である。メモリセル200は、プログラミングのためのホットエレクトロンおよび、消去のための、負コントロールゲート電圧を用いるファウラー−ノルドハイムトンネリングを用いる。メモリセル200はp型基板202上に作製され、これは動作の間は接地電位に維持される。メモリセルを消去するには、負コントロールゲート電圧技術を用い、これにより約−11ボルトの大きな負電圧が、絶縁体206の上に作られるコントロールゲート204に印加される。同時に、約5ボルトの適度な正電圧が、n+領域208およびn−領域210からなるソース領域に印加される。ドレイン領域212は消去の間はフローティングにされる。フローティングゲート216とソース領域208、210との間に位置するフローティングゲート二酸化ケイ素層214を横切る垂直方向の電界により、電子218は、矢印219で示されるように、誘電体層214を通りソース領域208、210に通り抜ける。
【0044】
メモリセル200に対して用いられる消去方法に伴い2つの重要な問題が存在する。第1の問題は、図2Aに示されたように、ソース接合220が、濃くドープされたn+ソース領域208を取り囲む、薄くドープされたさらなるn拡散領域210を必要とし得ることである。このさらなる拡散領域は、新たなプロセス手順が現われたときにメモリセル200がより小さなデバイスに小型化するのを制限してしまう。第2の問題は、ソース接合220が消去の間に逆バイアスされると、組合せソース領域208、210から基板202に電流がいくらか流れることである。この電流はバンド間(BB)トンネリング電流と称される。バンド間トンネリング電流の大きさは、ソース領域220に印加される逆バイアス電圧の大きさに依存する。コントロールゲート204が負電圧でバイアスされると、バンド間トンネリング電流の(「ホットホール」と呼ばれる)正孔成分は電界に従って半導体誘電界面222および誘電体層214をボンバードメントしやすい。これらのホットホールは、不所望な界面状態を生成することによって界面222を損傷し得る。さらに、これらのホットホールのいくつかは実際に十分なエネルギを有するために誘電体層214に注入され得、ここでそれらはトラップされる。これらのトラップされたホットホールはメモリデバイスの性能を劣化させる。メモリセルを消去するための負コントロールゲート電圧技術は、窓の開口、電荷損失、むらのある消去およびゲートディスターブの強調などの信頼性の問題を引起すホールトラップアップおよび界面状態を生成する。これらの界面状態およびトラップされた正孔は、ソースPN接合220からチャネル領域224の中へ横方向に分布する。このトラップされた正孔分布のピーク濃度および幅は、消去動作の間の接合バイアスとコントロールゲートバイアスとの両者に依存する。長いチャネルデバイスについては、この正孔分布の幅はチャネルの長さ全体に対して小さく、デバイスの信頼性および性能に対するその好ましくない影響は小さい。しかしながら、ディープサブミクロンデバイスについては、この分布の幅はチャネルの長さのかなりの部分となる。したがって、デバイスの信頼性および性能に対するその好ましくない影響ははるかに大きい。
【0045】
図2Bは、第2のタイプのメモリセル226の構造を示す単純化された断面図である。メモリセル226はpウェル228に形成され、これはp+領域230を用いてコンタクトされ得る。pウェル228はnウェル領域232に形成され、これはn+領域234を用いてコンタクトされ得る。nウェル領域232はp基板236に形成される。メモリセル226を消去するには、約−11ボルトの大きな負電圧がコントロールゲート238に印加される。コントロールゲート238は絶縁体240の上にあり、これはフローティングゲート242の上にある。負電圧がコントロールゲートに印加されるのと同時に、p+領域230およびpウェル領域228を通して約5ボルトの適度な正電圧がp型チャネル領域244に印加される。p型基板236は接地されるため、p+コンタクト領域230を通したp型チャネル領域244への正電圧の印加は、nウェル232内側に、分離されたpウェル228の形成を必要とする。消去の間に、ソース領域246およびドレイン領域248は、pウェル228のバイアス電圧よりも下の電位でフローティングにされる。この電位は、ソースおよびドレイン領域246および248の形状ならびにドレインおよびソース領域からの漏れ電流の量にも依存する。この消去技術は負ゲートチャネル消去技術と称される。負ゲートチャネル消去技術においては、垂直方向の下向き矢印252が示すように、フローティングゲート242の電子は、フローティングゲート誘電体250を垂直方向に通ってチャネル領域244に通り抜ける。ソース領域246とpウェル領域228との間に電気バイアスは存在せずかつソース領域246はフローティングであるため、バンド間電流は存在しない。しかしながら、スタックゲートフラッシュメモリでは、デバイス信頼性の他の問題が生じ得る。たとえば、消去はチャネル領域244の上で行なわれるため、界面状態の生成および酸化物のトラップアップはすべてチャネル領域244に沿って分布される。界面状態および酸化物トラップアップのそのような集中は、メモリセル読出電流を低下させ、これは読出速度を遅くし、結局は読出エラーを生じ得る。フローティングゲート242の下およびドレイン接合256の上にある酸化物層250の部分254でのトラップアップも、プログラミングの間のホットエレクトロン注入を遅延させることがある。
【0046】
さらに、トンネル酸化物250中の電子トラッピングにより、50,000サイクル後、ほぼ7−8倍のファクタで消去速度を低下させる。
【0047】
これらの消去技術に対するバックグラウンドおよび関連のデバイス信頼性の問題は、以下の刊行物の中に記載されている。ハダッド他(Haddad et al.)の「フラッシュメモリセル中の正孔トラッピングによる劣化」(“Degradation Due to Hole Trapping in Flash Memory Cell,”IEEE Electronic Devices Letters, Vol.10., No.3, March 1989, pp.177-179);チュン他(Chun et al.)の「フラッシュEPROMデバイスにおける、消去誘導された損傷の横方向分布」(“Lateral Distribution of Erase Induced Damage in Flash EPROM Device,”SRC Techcon, September 1996);チュン他(Chun et al.)の「フラッシュEPROM NMOSFETデバイスにおける、消去誘導された正孔トラッピングおよび界面トラップの横方向分布」(“Lateral Distribution of Erase Induced Hole Trapping and Interface Traps in Flash EPROM NMOSFET Device,”IEEE Semiconductor Interface Specialists Conference, 1996);ウィッタース他(Witters, et al.)の「トンネル酸化物フローティングゲートEPROMデバイスの劣化および薄いゲート酸化物の高電界電流誘導された劣化との相関関係」(“Degradation of Tunnel-Oxide Floating Gate EPROM Devices and Correlation With High-Field-Current-Induced Degradation of Thin Gate Oxides,”IEEE Transactions On Electron Devices, Vol.36, No.9, September 1989, pp.1663;およびコバヤシ他(Kobayashi, et al.)の「3V専用セクタ消去可能DINORフラッシュメモリのためのメモリアレイアーキテクチャおよびデコード機構」(“Memory Array Architecture and Decoding Scheme for 3V Only Sector Erasable DINOR Flash Memory,”IEEE Journal of Solid-State Circuits, Vol.29, No.4 April 1994, pp.454-458)。
【0048】
図3は、フラッシュセルのうち1つの、プログラミングの間のコントロールゲート、ソースおよびドレイン電圧を示す、フラッシュEEPROMセル302、304、306、308の列300の単純化された電気的概略図である。セル304は、310で示されるように、選択されたセルのコントロールゲートに典型的には約9ボルトの比較的高い電圧を印加し、312で示されるように典型的に約5ボルトの適度な電圧をビット線(BL)を介してドレインに印加しかつ314で示されたようにソースを接地することにより、プログラムされる。選択されていないフラッシュセルのゲートは、316で示されるように接地される。プログラム電圧のこの組合せにより、ドレイン空乏領域からセル304のフローティングゲートにホットエレクトロンが注入される。さまざまなプログラム電圧を除去すると、注入された電子はフローティングゲートにトラップされ、その中に負電荷を発生し、これは、セル304のしきい値電圧を約4ボルトを超える値に上昇させる。
【0049】
セルは、コントロールゲートに典型的に5ボルトをおよびドレインが接続されるビット線に1ボルトを印加し、ソースを接地しかつビット線電流を検知することによって読出される。セルがプログラムされ、しきい値電圧が4ボルトのオーダで比較的高ければ、ビット線電流は0であるかまたは少なくとも比較的低い。セルがプログラムされないかまたは消去されると、しきい値電圧は2ボルトのオーダで比較的低く、コントロールゲート電圧はチャネルをエンハンスし、ビット線電流は比較的高い。以下に論じられる読出および検証は、クリーブランドに対する上に参照される特許に開示されるように、センスアンプおよび基準電流アレイを用いて好ましくは行われる。これらの素子の詳細はこの発明の特定の主題ではない。
【0050】
図4Aは、図3に示されたようなフラッシュEEPROMセル302、304、306および308の列300の単純化された電気的概略図であり、すべてのフラッシュセルの消去の間のコントロールゲート、ソースおよびドレイン電圧を示す。技術分野で公知のように、すべてのセルは同時に消去される。図4Aに示される消去方法では、400で示されるように典型的に5ボルトの適度に高い電圧がソースに印加され、402で示されるように約−10ボルトの負電圧がコントロールゲートに印加され、404で示されるようにドレインはフローティングにされる。これにより、プログラミングの間にフローティングゲートに注入された電子が、フローティングゲートの各々からそれぞれのトンネル酸化物層を通してそれぞれのソース領域にファウラー−ノルドハイムトンネリングによって除去される。
【0051】
図4Bは、図4Aに示されたようなフラッシュEEPROMセル302、304、306および308の列300を消去する代替的な方法を示し、ここでPウェルは5Vでバイアスされ、406で示されたように−10ボルトのオーダの負電圧がコントロールゲートに印加され、それぞれ408および410で示されるようにソースおよびドレインはフローティングにされる。
【0052】
上記消去方法の各々において、メモリセルは、1つまたはそれ以上の消去パルスをメモリのすべてのセル(またはバンクもしくはセクタ中のすべてのセル)に印加することによって消去される。以下の説明では、メモリセルはNMOSエンハンスメントモードFETであると仮定される。しかしながら、この発明はそのように限定されるものではなく、またその範囲は、本明細書中に記載される原則を、たとえばPMOSおよび/またはいずれの組合せの空乏モードFETを含む他のタイプおよび構成への適用を包含することが理解されるであろう。
【0053】
消去パルスの印加に続いて、消去不足訂正はまず各行ごとに1列ずつ行なわれる。まず、第1の行および列位置の中のセルが、典型的に4ボルトをコントロールゲート(ワード線)に印加し、1ボルトをドレイン(ビット線)に印加し、ソースを接地しかつセンスアンプを用いてビット線電流を検知し、それによりセルが消去不足であるか否かを判断することによって、アドレス指定されかつ消去検証される。
【0054】
セルが消去不足ならば、ビット線電流は0であるかまたは少なくとも比較的低い。この場合、消去パルスがすべてのセルに印加され、第1のセルが再度消去検証される。この手順は、ビット線電流が、消去されたセルに対応する予め定められた値よりも上にされるまで、必要に応じて何度も繰返される。次に、この手順は、メモリ中のすべてのセルを消去検証するまで、第1の行および以後の行の中のセルの残余に対して行なわれる。
【0055】
過消去訂正手順は、上述の消去方法に従うメモリへの各消去パルスの印加の後に好ましくは行なわれる。各消去パルスの印加の後におよびその後の消去検証動作に先だって、メモリのすべてのセルに対して過消去訂正が行なわれる。過消去検証はアレイのビット線に対して順次行なわれる。これは、ワード線を接地し、典型的に1ボルトを第1のビット線に印加しかつビット線電流を検知することによって達成される。電流が予め定められた値よりも上であれば、これは、ビット線に接続されたセルの少なくとも1つが過消去されかつ漏れ電流を引いていることを示す。この場合、過消去訂正パルスがビット線に印加される。これは、100μsなどの予め定められた長さの時間、ビット線に約5ボルトを印加することによって達成される。
【0056】
過消去訂正パルスの印加の後、ビット線が再検証される。ビット線電流が依然として高く、過消去されたセルが依然としてビット線に接続されたままであることを示せば、別の過消去訂正パルスが印加される。すべてのビット線に対して順次この手順が繰返される。
【0057】
各消去パルスの後に過消去訂正手順を行なうことにより、セルが過消去される程度が減じられ、セルの耐久性を向上させる。さらに、過消去されたセルが各パルスの後に訂正されるため、消去検証の間にビット線漏れ電流が減じられ、したがって消去検証手順の完了の際に消去不足のセルが存在するのを防止する。
【0058】
過消去訂正手順は、1つまたはそれ以上の過消去訂正パルスをメモリのすべてのセルに対して、または代替的にビット線もしくはセクタ(バンク)中のすべてのセルに対して印加するステップを含む。予め定められた時間の間、パルスまたは複数のパルスが印加されて、所望の結果を達成する。
【0059】
消去手順により、トンネル酸化物において電子トラッピングが起こる。さらに、消去不足および過消去手順により、トンネル酸化物において電子トラッピングが起こる。認められるように、各プログラミング/消去サイクルはごく少数の電子トラッピングしか付加しないが、各プログラミング/消去サイクルが完了するに従い、累積電子トラッピングは消去時間をますます低下させる。
【0060】
図5は、消去の間に一定のコントロールゲート電圧を用いる従来のフラッシュメモリデバイスに対する、消去速度対プログラミング/消去サイクル数のグラフである。図5に示されるように、消去時間はだんだんと長くなり、50,000プログラミング/消去サイクルの後、消去時間は初期消去時間の約7倍である。
【0061】
図6Aは、消去の間に一定のコントロールゲート電圧VCGを用いるフラッシュメモリデバイスに対する、消去された増分ビット数対時間のグラフである。図6Bは、消去手順の間の一定のコントロールゲート電圧VCG600対時間のグラフである。Pウェル電圧も一定に保持され、602で示される。電圧差VP-well−VCGは604で示され、認められるように、電圧差VP-well−VCGは、消去手順の間一定である。
【0062】
図7Aは、図6Aのグラフを生成するのに用いられるデバイスと同様のフラッシュメモリデバイスに対する、消去された増分ビット数対時間のグラフである。しかしながら、図7Aに示されたグラフは、段階的もしくは傾斜付きコントロールゲート電圧、段階的もしくは傾斜付きPウェル電圧または段階的もしくは傾斜付きコントロールゲート電圧と段階的もしくは傾斜付きPウェル電圧との組合せを用いる。
【0063】
図7Bは、消去手順の間に段階的コントロールゲート電圧700または傾斜付きコントロールゲート電圧702を用いる半導体メモリデバイスを消去する方法を示す。破線703で消去手順の終わりが示される。Pウェルとコントロールゲートとの間の電圧差は704で示される。コントロールゲート電圧は、選択された数のメモリセルが消去されたと検証されるまで段階を付けられるかまたは傾斜を付けられるが、破線705が示すように、そのときにコントロールゲート電圧がクランプされる。この実施例および以下の実施例では、傾斜付き電圧は一定の傾斜を有してもまたは傾斜は変化してもよい。
【0064】
図7Cは、消去手順の間に段階的Pウェル電圧706または傾斜付きPウェル電圧708を用いる半導体メモリデバイスを消去する方法を示す。消去手順の終わりは破線709で示される。Pウェルとコントロールゲートとの間の電圧差は710で示される。Pウェル電圧は、選択された数のメモリセルが消去されたと検証されるまで段階を付けられるかまたは傾斜を付けられるが、破線711が示すように、そのときにPウェル電圧がクランプされる。
【0065】
図7Dは、段階的Pウェル電圧712または傾斜付きPウェル電圧714および段階的コントロールゲート電圧716または傾斜付きコントロールゲート電圧718を用いる半導体メモリデバイスを消去する方法を示す。消去手順の終わりは破線719で示される。Pウェル電圧とコントロールゲートとの間の電圧差は720で示される。Pウェル電圧およびコントロールゲート電圧は、選択された数のメモリセルが消去されたと検証されるまで段階を付けられるかまたは傾斜を付けられるが、破線721が示すように、そのときにPウェル電圧およびコントロールゲート電圧がクランプされる。
【0066】
図面に示された段階的電圧は、段階的電圧が均等に増分するのを示しているが、段階的電圧は増加量または減少量において均等な量増分することができる。図7B、図7Cおよび図7Dに示されたように段階的または傾斜付き電圧を用いるフラッシュメモリデバイスに対する消去時間は、図6Aに示されたような、一定のコントロールゲートデバイスを用いるフラッシュメモリデバイスのための消去時間と本質的に同じである。図7B、図7Cおよび図7Dに示される初期コントロールゲート電圧Viは、一定コントロールゲート方法について図6Aに示されたような一定のコントロールゲート電圧に対して用いられた電圧よりも低い。段階付けまたは傾斜付けをクランプする最終電圧Vfを定めるいくつかの方法が存在する。単純なコントロールゲート電圧段階付け機構、すなわち一切のインテリジェントな検証および最大ゲート電圧クランプ機構を有しないコントロールゲート電圧段階付け機構を用いることができる。しかしながら、消去の終わりに最大ゲート電圧をクランプする自己調節機構を用いて最大の消去終了電界を制限することができる。そのような機構の1つは、消去の初期部分の間に対角線方向の検証またはいくつかの選択された列もしくは選択された数のビットの検証のいずれかを組入れる消去アルゴリズムを用いることである。初期段階の間に、ゲート電圧は予め定められた率で増分し続ける。消去の初期段階が対角線方向の検証または選択された列の検証を用いて一旦完了すると、ゲート電圧がクランプされ、セクタはセクタ中のすべてのビットに対して通常の消去/消去検証を進める。この方法は、セクタの消去速度に依存して消去終了電界を自動的に調節する利点を有する。
【0067】
図8Aは、段階的コントロールゲート電圧を用いる50,000プログラミング/消去サイクルの後にアレイをシミュレーションするフラッシュメモリデバイスに対する、消去されたビット数対時間のグラフである。初期電圧Viは、50,000プログラミング/消去サイクルの後に、消去の間に一定のコントロールゲート電圧を用いたときに約7倍の消去速度の低下とともに有効なゲート電圧の電圧低下が存在することに留意することによって定められる。図8Aは、初期電圧Viを電圧低下の量減じて、50,000のプログラミング/消去サイクルの影響および約5−20ミリ秒ごとの範囲の期間に約0.1から0.4Vの範囲の量だけ増分された電圧をシミュレーションしたとき、得られた消去速度は約10Xであり、これは、図7Aに示されたグラフと比較すると、約2倍の速度低下でしかないことを示す。
【0068】
図8Bは、消去手順の間に段階的コントロールゲート電圧800または傾斜付きコントロールゲート電圧802を用いる半導体メモリデバイスを消去する方法を示す。消去手順の終わりは破線803で示される。Pウェルとコントロールゲートとの間の電圧差は804で示される。コントロールゲート電圧は、選択された数のメモリセルが消去されたと検証されるまで段階を付けられるかまたは傾斜を付けられるが、805で示すように、このときにコントロールゲート電圧がクランプされる。
【0069】
図8Cは、消去手順の間に段階的Pウェル電圧808または傾斜付きPウェル電圧806を用いる半導体メモリデバイスを消去する方法を示す。消去手順の終わりは破線809で示される。Pウェルとコントロールゲートとの間の電圧差は810で示される。Pウェル電圧は、選択された数のメモリセルが消去されたと検証されるまで段階を付けられるかまたは傾斜を付けられるが、破線811が示すように、このときにPウェル電圧がクランプされる。
【0070】
図8Dは、段階的Pウェル電圧812または傾斜付きPウェル電圧814および段階的コントロールゲート電圧816または傾斜付きコントロールゲート電圧818を用いる半導体メモリデバイスを消去する方法を示す。消去手順の終了は破線817で示される。Pウェル電圧とコントロールゲートとの間の電圧差は820で示される。Pウェル電圧およびコントロールゲート電圧は、選択された数のメモリセルが消去されたと検証されるまで段階を付けられるかまたは傾斜を付けられるが、破線821が示すように、このときにPウェル電圧およびコントロールゲート電圧がクランプされる。段階的または傾斜付き電圧をクランプする方法は、図7B−図7Dと関連して上述されている。
【0071】
図9Aは、段階的コントロールゲート電圧を用いる100,000のプログラミング/消去サイクル後にアレイをシミュレーションするフラッシュメモリデバイスに対する、消去されたビット数対時間のグラフである。初期電圧Viは、100,000のプログラミング/消去サイクルをシミュレーションする電圧であり、図8Aと関連して上述されたように定められる。図9Aは、初期電圧Viを減じて、100,000のプログラミング/消去サイクル効果および約5−20ミリ秒の範囲の期間に約0.1から0.4Vの範囲の量だけ増分された電圧をシミュレーションしたとき、得られた消去速度が約15Xであり、これは、図7Aに示されたグラフと比較して約2倍の速度低下でしかないことを示す。
【0072】
図9Bは、消去手順の間に段階的コントロールゲート電圧900または傾斜付きコントロールゲート電圧902を用いる半導体メモリデバイスを消去する方法を示す。消去手順の終了は破線903で示される。Pウェルとコントロールゲートとの間の電圧差は904で示される。コントロールゲート電圧は、選択された数のメモリセルが消去されたと検証されるまで段階を付けられるかまたは傾斜を付けられるが、破線905が示すように、このときにコントロールゲート電圧がクランプされる。
【0073】
図9Cは、消去手順の間に段階的Pウェル電圧908または傾斜付きPウェル電圧906を用いる半導体メモリデバイスを消去する方法を示す。消去手順の終わりは破線909で示される。Pウェルとコントロールゲートとの間の電圧差は910で示される。Pウェル電圧は、選択された数のメモリセルが消去されたと検証されるまで段階を付けられるかまたは傾斜を付けられるが、破線911が示すように、このときにPウェル電圧がクランプされる。
【0074】
図9Dは、段階的Pウェル電圧912または傾斜付きPウェル電圧914および段階的コントロールゲート電圧916または傾斜付きコントロールゲート電圧918を用いる半導体メモリデバイスを消去する方法を示す。消去手順の終わりは破線919で示される。Pウェル電圧とコントロールゲートとの間の電圧差は920で示される。Pウェル電圧およびコントロールゲート電圧は、選択された数のメモリセルが消去されたと検証されるまで段階を付けられるかまたは傾斜を付けられるが、破線921が示すように、このときにPウェル電圧およびコントロールゲート電圧がクランプされる。段階的または傾斜付き電圧をクランプする方法は、図7Bと関連して上述されている。
【0075】
図10は、消去の間に一定のコントロールゲート電圧を用いるフラッシュメモリデバイスに対する消去速度対プログラミング/消去サイクル数のグラフと、消去の間に測定から得られる段階的コントロールゲート電圧を用いるフラッシュメモリデバイスに対する消去速度対プログラミング/消去サイクル数のグラフとを比較する。この比較が示すのは、消去速度の低下は、約6−7倍の低下から約2倍の低下に減少するということである。
【0076】
したがって、消去の間に段階的ゲート電圧を用いることは、一定のゲート電圧チャネル消去を用いて観察されたはるかに急速な低下と比較して、消去速度の線形の低下しか生じない。段階的ゲート電圧の他の利点は、初期ゲート電圧の適切な値を選択することにより、トンネル酸化物を横切る初期電界を消去の間は制限可能なことであり、これは、トンネル酸化物の向上された信頼性を与える。
【0077】
この発明の実施例の以上の説明は、例示および説明の目的のために提示された。これは網羅的または開示された正確な形にこの発明を限定することを意図するものではない。上記教示に照らして、明らかな修正および変形が可能である。実施例は、この発明の原則の最良の例示を与えるように選ばれかつ説明され、その実践的な適用は、当業者がこの発明をさまざまな実施例においておよび企図される特定の使用に適するようなさまざまな修正によって利用できるようにしている。すべてのそのような修正および変形は、それらが公正に、合法的にかつ公平に権利を与えられる範囲に従って解釈されると、添付の請求項が定めるようにこの発明の範囲内にあるものである。
【図面の簡単な説明】
【図1A】 フラッシュEEPROMの単純化された電気的概略図である。
【図1B】 図1Aと同様であるが、セルが2つのページまたはバンクに配置されたフラッシュEEPROMを示す図である。
【図2A】 セルを消去する負コントロールゲート電圧法を示すフラッシュEEPROMセルの断面図である。
【図2B】 セルを消去する負ゲートチャネル消去方法を示すフラッシュEEPROMセルの断面図である。
【図3】 セルの1つのプログラミングの間のコントロールゲート、ソースおよびドレイン電圧を示すフラッシュEEPROMセルの列の単純化された電気的概略図である。
【図4A】 列中のセルを消去する第1の方法の間のコントロールゲート、ソースおよびドレイン電圧を示すフラッシュEEPROMセルの列の単純化された電気的概略図である。
【図4B】 列中のセルを消去する第2の方法の間のコントロールゲート、ソースおよびドレイン電圧を示す、フラッシュEEPROMセルの列の単純化された電気的概略図である。
【図5】 消去の間に一定のコントロールゲート電圧を用いるフラッシュメモリデバイスに対する、消去速度対プログラミング/消去サイクル数のグラフの図である。
【図6A】 消去の間に一定のコントロールゲート電圧を用いるフラッシュメモリデバイスに対する、消去されたビット数対時間のグラフの図である。
【図6B】 図6Aに対応する、コントロールゲート電圧対時間のグラフの図である。
【図7A】 消去の間に段階的コントロールゲート電圧、消去の間に段階的Pウェル電圧または、消去の間に段階的コントロールゲート電圧および段階的Pウェル電圧を用いるフラッシュメモリデバイスに対する、消去されたビット数対時間のグラフの図である。
【図7B】 図7Aに対応する、段階的または傾斜付きコントロールゲート電圧対時間のグラフの図である。
【図7C】 図7Aに対応する、段階的または傾斜付きPウェル電圧対時間のグラフの図である。
【図7D】 図7Aに対応する、段階的または傾斜付きPウェル電圧および段階的または傾斜付きコントロールゲート電圧対時間のグラフの図である。
【図8A】 消去の間に段階的コントロールゲート電圧、消去の間に段階的Pウェル電圧または消去の間に段階的コントロールゲート電圧および段階的Pウェル電圧を用いる50,000のプログラミング/消去サイクルの後にアレイをシミュレーションするフラッシュメモリデバイスに対する、消去されたビット数対時間のグラフの図である。
【図8B】 図8Aに対応する、段階的または傾斜付きコントロールゲート電圧対時間のグラフの図である。
【図8C】 図8Aに対応する、段階的または傾斜付きPウェル電圧対時間のグラフの図である。
【図8D】 図8Aに対応する、段階的または傾斜付きPウェル電圧および段階的または傾斜付きコントロールゲート対時間のグラフの図である。
【図9A】 消去の間に段階的コントロールゲート電圧、消去の間に段階的Pウェル電圧または消去の間に段階的コントロールゲート電圧および段階的Pウェル電圧を用いる100,000のプログラミング/消去サイクルの後にアレイをシミュレーションするフラッシュメモリデバイスに対する、消去されたビット数対時間のグラフの図である。
【図9B】 図9Aに対応する、段階的または傾斜付きコントロールゲート電圧対時間のグラフの図である。
【図9C】 図9Aに対応する、段階的または傾斜付きPウェル電圧対時間のグラフの図である。
【図9D】 図9Aに対応する、段階的または傾斜付きPウェル電圧および段階的または傾斜付きコントロールゲート対時間のグラフの図である。
【図10】 消去の間に一定のコントロールゲート電圧を用いるフラッシュメモリデバイスに対する、消去速度対プログラミング/消去サイクル数のグラフと、消去の間に段階的コントロールゲート電圧を用いるフラッシュメモリデバイスに対する、消去速度対プログラミング/消去サイクル数のグラフとを比較する図である。
Claims (26)
- 各々がソース、ドレイン、フローティングゲート、ウェルおよびコントロールゲートを有する複数のトランジスタメモリセルを含むフラッシュ電気消去可能プログラマブル読出専用メモリ(EEPROM)を消去するための方法であって、
(a)消去対象のトランジスタメモリセルのコントロールゲートとウェルとの間に電圧Vを印加するステップと、
(b)前記電圧VをΔVだけ増分して、その結果、新たな電圧を生じさせるとともに、前記トランジスタメモリセルのうちの選択された数に対して消去確認動作を実行するステップと、
(c)前記選択された数のトランジスタメモリセルが前記消去確認動作に合格するまでステップ(b)を繰り返すステップとを含む方法。 - 前記選択された数のトランジスタメモリセルが前記消去確認動作に合格した後、前記コントロールゲートと前記ウェルとの間の電圧をクランプするステップをさらに含む、請求項1記載の方法。
- 選択された列が消去されたと検証されたときに、前記複数のメモリセルのうちの選択された数のメモリセルが消去されたと検証される、請求項1記載の方法。
- 前記コントロールゲートとウェルとの間に電圧を印加するステップは、
前記ウェルに正電圧(Vp-well)を印加するステップと、
前記コントロールゲートに負電圧(VCG)を印加するステップとによって達成され、Vp-wellとVCGとの代数和が電圧Vである、請求項1記載の方法。 - ステップ(b)は、前記コントロールゲートに傾斜付き電圧を印加することによって達成される、請求項4記載の方法。
- 前記傾斜付き電圧は負の方向に増加する負電圧である、請求項5記載の方法。
- ステップ(b)は、前記コントロールゲートに段階付き電圧を印加することによって達成される、請求項4記載の方法。
- 前記段階付き電圧は、負の方向に段階付けられる、請求項7記載の方法。
- ステップ(b)は、傾斜付き電圧を前記ウェルに印加することによって達成される、請求項4記載の方法。
- 前記ウェルに印加される傾斜付き電圧は増加する正電圧である、請求項9記載の方法。
- ステップ(b)は、段階付き電圧を前記ウェルに印加することによって達成される、請求項4記載の方法。
- 前記段階付き電圧は、正方向に段階付けられる、請求項11記載の方法。
- ステップ(b)は、
前記ウェルに傾斜付き電圧を印加するステップと、
前記コントロールゲートに傾斜付き電圧を印加するステップとによって達成される、請求項1記載の方法。 - 前記ウェルに印加される傾斜付き電圧は増加する正電圧である、請求項13記載の方法。
- 前記コントロールゲートに印加される傾斜付き電圧は負の方向に増加する負電圧である、請求項14記載の方法。
- ステップ(b)は、
前記ウェルに段階付き電圧を印加するステップと、
前記コントロールゲートに段階付き電圧を印加するステップとによって達成される、請求項1記載の方法。 - 前記メモリセルは複数のセクタに配置され、前記方法は、これらのセクタに対しステップ(a)、(b)および(c)を順次実行するステップを含む、請求項1記載の方法。
- ステップ(b)は、前記ソースおよび前記ドレインをフローティングにするステップをさらに含む、請求項1記載の方法。
- ステップ(b)は、前記ソースおよび前記ドレインを前記ウェルに電気的に接続するステップをさらに含む、請求項1記載の方法。
- ステップ(a)は、前記複数のメモリセルに対して完全消去および自動プログラムディスターブ(APD)手順を実行するステップを含み、ステップ(b)は、ステップ(a)が完了した後に実行される、請求項1記載の方法。
- 複数の行および複数の列に配列された複数のトランジスタメモリセルを少なくとも含み、前記トランジスタメモリセルのそれぞれがソース、ドレイン、フローティングゲート、ウェル領域およびコントロールゲートを有するフラッシュ電気消去可能プログラマブル読出専用メモリ(EEPROM)を消去するための方法であって、
前記複数のトランジスタメモリセルのうちの消去対象となる少なくとも1つのトランジスタメモリセルのコントロールゲートとウェル領域との間に電圧Vを印加するステップと、
前記電圧Vを上昇させて、その結果、新たな電圧を生じさせるとともに、前記トランジスタメモリセルのうちの選択された数に対して消去確認動作を実行するステップと、
前記選択された数のトランジスタメモリセルが消去されるまで、前記電圧Vを上昇させるとともに、前記消去確認動作を実行するステップを繰り返すステップとを含む方法。 - 前記選択された数のトランジスタメモリセルが消去されたときに、前記コントロールゲートと前記ウェル領域との間の電圧Vをクランプするステップをさらに含む請求項21記載の方法。
- 前記電圧Vを上昇させるステップは前記ウェル領域に印加される電圧を上昇させるステップを含む、請求項21記載の方法。
- 前記電圧Vを上昇させるステップは前記コントロールゲートに印加される電圧を減少させるステップを含む、請求項21記載の方法。
- 前記電圧を印加するステップは前記コントロールゲートに負電圧を印加するステップを含む、請求項21記載の方法。
- 前記電圧を印加するステップは前記ウェル領域に正電圧を印加するステップを含む、請求項21記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/307,259 US6188609B1 (en) | 1999-05-06 | 1999-05-06 | Ramped or stepped gate channel erase for flash memory application |
US09/307,259 | 1999-05-06 | ||
PCT/US2000/012343 WO2000068952A1 (en) | 1999-05-06 | 2000-05-05 | Ramped or stepped gate channel erase for flash memory application |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002544643A JP2002544643A (ja) | 2002-12-24 |
JP2002544643A5 JP2002544643A5 (ja) | 2005-11-17 |
JP3811760B2 true JP3811760B2 (ja) | 2006-08-23 |
Family
ID=23188932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000617455A Expired - Fee Related JP3811760B2 (ja) | 1999-05-06 | 2000-05-05 | フラッシュメモリ用途のための傾斜付きまたは段階的ゲートチャネル消去 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6188609B1 (ja) |
EP (1) | EP1175680B1 (ja) |
JP (1) | JP3811760B2 (ja) |
KR (1) | KR100578582B1 (ja) |
DE (1) | DE60001497T2 (ja) |
TW (1) | TW461095B (ja) |
WO (1) | WO2000068952A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7366020B2 (en) * | 1999-07-28 | 2008-04-29 | Samsung Electronics Co., Ltd. | Flash memory device capable of preventing an overerase of flash memory cells and erase method thereof |
KR100308192B1 (ko) | 1999-07-28 | 2001-11-01 | 윤종용 | 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시 메모리장치 및 그것의 소거 방법 |
US6914827B2 (en) * | 1999-07-28 | 2005-07-05 | Samsung Electronics Co., Ltd. | Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof |
US6381179B1 (en) * | 2000-02-24 | 2002-04-30 | Advanced Micro Devices, Inc. | Using a negative gate erase to increase the cycling endurance of a non-volatile memory cell with an oxide-nitride-oxide (ONO) structure |
DE60140039D1 (de) | 2001-02-05 | 2009-11-12 | St Microelectronics Srl | Löschverfahren für einen Flash-Speicher |
US6385093B1 (en) * | 2001-03-30 | 2002-05-07 | Advanced Micro Devices, Inc. | I/O partitioning system and methodology to reduce band-to-band tunneling current during erase |
TW511203B (en) * | 2001-04-20 | 2002-11-21 | Macronix Int Co Ltd | Erase method of flash memory |
CN100481268C (zh) * | 2001-06-25 | 2009-04-22 | 旺宏电子股份有限公司 | 一种闪存的抹除方法 |
KR100456596B1 (ko) * | 2002-05-08 | 2004-11-09 | 삼성전자주식회사 | 부유트랩형 비휘발성 기억소자의 소거 방법 |
US6891752B1 (en) * | 2002-07-31 | 2005-05-10 | Advanced Micro Devices | System and method for erase voltage control during multiple sector erase of a flash memory device |
US6628545B1 (en) * | 2002-11-26 | 2003-09-30 | Advanced Micro Devices, Inc. | Memory circuit for suppressing bit line current leakage |
US7073104B1 (en) * | 2003-03-10 | 2006-07-04 | Advanced Micro Devices, Inc. | Method and system for applying testing voltage signal |
TWI247311B (en) * | 2004-03-25 | 2006-01-11 | Elite Semiconductor Esmt | Circuit and method for preventing nonvolatile memory from over erasure |
KR100781041B1 (ko) * | 2006-11-06 | 2007-11-30 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 그 소거 동작 제어 방법 |
EP2302635B1 (en) * | 2009-09-18 | 2016-01-13 | STMicroelectronics Srl | Method for biasing an EEPROM non-volatile memory array and corresponding EEPROM non-volatile memory device |
US8345485B2 (en) | 2011-02-09 | 2013-01-01 | Freescale Semiconductor, Inc. | Erase ramp pulse width control for non-volatile memory |
US8937837B2 (en) | 2012-05-08 | 2015-01-20 | Sandisk Technologies Inc. | Bit line BL isolation scheme during erase operation for non-volatile storage |
US8891308B1 (en) | 2013-09-11 | 2014-11-18 | Sandisk Technologies Inc. | Dynamic erase voltage step size selection for 3D non-volatile memory |
KR102606497B1 (ko) | 2016-06-27 | 2023-11-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 소거 방법 |
US10559368B1 (en) | 2018-08-07 | 2020-02-11 | Sandisk Technologies Llc | Non-volatile memory with countermeasures for select gate disturb during program pre-charge |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642311A (en) * | 1995-10-24 | 1997-06-24 | Advanced Micro Devices | Overerase correction for flash memory which limits overerase and prevents erase verify errors |
US5841165A (en) * | 1995-11-21 | 1998-11-24 | Programmable Microelectronics Corporation | PMOS flash EEPROM cell with single poly |
WO1998010471A1 (en) * | 1996-09-05 | 1998-03-12 | Macronix International Co., Ltd. | Triple well floating gate memory and operating method with isolated channel program, preprogram and erase processes |
CA2286125A1 (en) | 1997-04-11 | 1998-10-22 | Ting-Wah Wong | Electrically erasable nonvolatile memory |
JP3175665B2 (ja) * | 1997-10-24 | 2001-06-11 | 日本電気株式会社 | 不揮発性半導体記憶装置のデータ消去方法 |
US5970460A (en) * | 1997-12-05 | 1999-10-19 | Lernout & Hauspie Speech Products N.V. | Speech recognition and editing system |
US5978277A (en) * | 1998-04-06 | 1999-11-02 | Aplus Flash Technology, Inc. | Bias condition and X-decoder circuit of flash memory array |
-
1999
- 1999-05-06 US US09/307,259 patent/US6188609B1/en not_active Expired - Lifetime
-
2000
- 2000-05-04 TW TW089108495A patent/TW461095B/zh not_active IP Right Cessation
- 2000-05-05 KR KR1020017014034A patent/KR100578582B1/ko not_active IP Right Cessation
- 2000-05-05 JP JP2000617455A patent/JP3811760B2/ja not_active Expired - Fee Related
- 2000-05-05 EP EP00930412A patent/EP1175680B1/en not_active Expired - Lifetime
- 2000-05-05 WO PCT/US2000/012343 patent/WO2000068952A1/en not_active Application Discontinuation
- 2000-05-05 DE DE60001497T patent/DE60001497T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE60001497T2 (de) | 2003-12-24 |
KR100578582B1 (ko) | 2006-05-12 |
WO2000068952A1 (en) | 2000-11-16 |
DE60001497D1 (de) | 2003-04-03 |
JP2002544643A (ja) | 2002-12-24 |
TW461095B (en) | 2001-10-21 |
KR20020042760A (ko) | 2002-06-07 |
US6188609B1 (en) | 2001-02-13 |
EP1175680A1 (en) | 2002-01-30 |
EP1175680B1 (en) | 2003-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100761091B1 (ko) | 소프트 프로그래밍이 vt 분포의 폭을 좁힐 수 있게 하는 게이트 램핑 기술 | |
JP3811760B2 (ja) | フラッシュメモリ用途のための傾斜付きまたは段階的ゲートチャネル消去 | |
US6777292B2 (en) | Set of three level concurrent word line bias conditions for a NOR type flash memory array | |
US6330192B1 (en) | Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device | |
US5485423A (en) | Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash EEPROMS | |
JP3886673B2 (ja) | 不揮発性半導体記憶装置 | |
JP4870876B2 (ja) | 不揮発性半導体メモリ装置の消去方法 | |
JP2005527061A (ja) | 予備消去ステップを用いてフラッシュメモリを消去する方法 | |
US6452840B1 (en) | Feedback method to optimize electric field during channel erase of flash memory devices | |
JP3974778B2 (ja) | 不揮発性半導体メモリ装置およびそのデータ消去方法 | |
US6404681B1 (en) | Method for erasing data from a non-volatile semiconductor memory device | |
US6646914B1 (en) | Flash memory array architecture having staggered metal lines | |
US6285599B1 (en) | Decoded source lines to tighten erase Vt distribution | |
US5481494A (en) | Method for tightening VT distribution of 5 volt-only flash EEPROMS | |
US6285588B1 (en) | Erase scheme to tighten the threshold voltage distribution of EEPROM flash memory cells | |
JP4641697B2 (ja) | 信頼性の改善のためにeepromの消去中に減じられた一定の電界を提供するための方法 | |
JP5203442B2 (ja) | チャネル熱電子注入プログラミング方法及び関連する装置 | |
US6160740A (en) | Method to provide a reduced constant E-field during erase of EEPROMs for reliability improvement | |
US6654283B1 (en) | Flash memory array architecture and method of programming, erasing and reading thereof | |
JPH08227589A (ja) | 不揮発性メモリ | |
US6198664B1 (en) | APDE scheme for flash memory application | |
US7599228B1 (en) | Flash memory device having increased over-erase correction efficiency and robustness against device variations | |
US6768683B1 (en) | Low column leakage flash memory array | |
JP2835245B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
JP3827531B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050523 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3811760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |