JP5148852B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5148852B2
JP5148852B2 JP2006242648A JP2006242648A JP5148852B2 JP 5148852 B2 JP5148852 B2 JP 5148852B2 JP 2006242648 A JP2006242648 A JP 2006242648A JP 2006242648 A JP2006242648 A JP 2006242648A JP 5148852 B2 JP5148852 B2 JP 5148852B2
Authority
JP
Japan
Prior art keywords
region
electric field
drift region
semiconductor device
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006242648A
Other languages
English (en)
Other versions
JP2008066508A (ja
Inventor
政明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2006242648A priority Critical patent/JP5148852B2/ja
Publication of JP2008066508A publication Critical patent/JP2008066508A/ja
Application granted granted Critical
Publication of JP5148852B2 publication Critical patent/JP5148852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Description

本発明は半導体装置に関し、特に高電圧や高電流用として使用されるＭＯＳ型半導体装置に関する。
従来、高電圧、高電流用のＭＯＳ型半導体装置として、ソース−ドレイン間耐圧の高い二重拡散ＭＯＳ（ＤＭＯＳ）トランジスタが広く用いられている。ＤＭＯＳトランジスタは、半導体基板表面に形成した拡散領域から、導電型の異なる不純物を拡散させ、拡散速度の差によって形成する不純物領域を実効チャネル長とするもので、一導電型のボディー領域と高不純物濃度の逆導電型のドレイン領域との間に、低不純物濃度の逆導電型のドリフト領域を備えた構造となっている。また、ゲート電極のドレイン領域側エッジのゲート絶縁膜直下の電界を緩和するため、ゲート絶縁膜を厚くすることもある。
このような構造のＤＭＯＳトランジスタでは、ソース−ドレイン間に電圧を印加していくと、ドリフト領域内の電界が最大となった接合が降伏する。この臨界電界を越えた電圧が、ＤＭＯＳトランジスタの耐圧となる。上述のＤＭＯＳトランジスタにおいて電界が最大となるのは、ドレイン領域とドリフト領域との接合部、ゲート絶縁膜の厚さが一定の場合はゲート電極のドレイン領域側エッジのゲート絶縁膜直下あるいはドレイン領域側でゲート絶縁膜の厚さが厚くなる場合はゲート絶縁膜の厚さが厚くなる境界のドリフト領域部、ドリフト領域とボディー領域との接合部のいずれかであることが知られている。
そこで、その電界を緩和することで耐圧を向上させる試みが種々なされている。例えば、ドレイン領域とドリフト領域との界面の電界を下げるため、ドリフト領域の寸法を大きくしたり、ドリフト領域を十分に空乏化させるため、ドリフト領域の不純物濃度を下げる方法がとられていた。
しかしながら、ドリフト領域の寸法を大きくすることは、ドリフト領域の抵抗が上昇し、低オン抵抗化（低損失化）のためには素子面積を大きくしなければならないという問題が生じてしまう。
このような問題を解決するため、リサーフ（Reduced Surface field：表面電界緩和）構造が提案されている（例えば、非特許文献１、非特許文献２、非特許文献３）。リサーフ構造として、図５に示す構造の半導体装置が知られている。図５において１は高濃度のｐ型シリコン基板、２は低濃度のｐ型半導体層、３は低濃度ｎ型のドリフト領域、４はｐ型のボディー領域、５は高濃度ｎ型のソース領域、６は高濃度ｎ型のドレイン領域、７はゲート絶縁膜、８はゲート電極、９はソース電極、１０はドレイン電極、１１は高濃度ｐ型のコンタクト領域である。
図５に示すように、ドリフト領域３の下層に導電型の異なる半導体層（ｐ型半導体層２）を配置することによって、ドリフト領域３の不純物濃度を高くしてもドリフト領域３が空乏化しやすくなる。その結果、最大電界点の電界強度が下がり耐圧の低下を防ぐことができると同時に、低オン抵抗化を図ることができる構造となっている。
このような構造において、例えばドリフト領域３の不純物濃度を１．１×１０16ｃｍ-3とし、ボディー領域４とドレイン領域６との間の寸法を７μｍとしたとき、耐圧は９７Ｖであった。この条件での電界強度の算出結果を図６に示す。図６に示すように、電界は、ゲート絶縁膜の厚さが厚くなる境界のドリフト領域３と、ドレイン領域６とドリフト領域３との接合部、ドリフト領域３とボディー領域４の接合部で大きい（電界極大点が存在する）ことがわかった。
また図７に示すように、ＳＯＩリサーフ構造の半導体装置も提案されている。図７において１２はシリコン支持基板、１３は埋め込み絶縁膜である。ＳＯＩリサーフ構造の半導体装置においても、前述の従来例同様、ドリフト領域３の不純物濃度を高くしても、耐圧の低下を防ぐことができると同時に、低オン抵抗化を図ることができる構造となっている。
このような構造において、例えばドリフト領域の不純物濃度を１．１×１０16ｃｍ-3とし、ボディー領域４とドレイン領域６との間の寸法を７μｍとしたとき、耐圧は９６Ｖであった。この条件での電界強度を算出したところ、最大電界は、ドリフト領域３のゲート電極８の直下で、ゲート絶縁膜の厚さが厚くなる境界付近であり、この境界のドリフト領域３でブレークダウンしていることがわかった。
更に低オン抵抗化を図るため、ドリフト領域３の不純物濃度を１．１５×１０16ｃｍ-3としたところ、耐圧は５６Ｖに低下してしまった。これは、ドリフト領域３の空乏層がドレイン領域６に達しなくなったためと考えられる。
J.A.Appels and H.M.J.Vaes,「High voltage thin layer devices (RESURF devices)」、International Electron Devices Meeting Technical Digest、p.238-241、1979年12月 J.A.van der Pol他１５名、「A-BCD:An economic 100V RESURF silicon-on-insulator BCD technology for consumer and automotive applications」、The 12th International Symposium on Power Semiconductor Devices and ICs、p.327-330、2000年5月 N.Cezac他４名、「A new generation of power unipolar devices: the concept of the Floating islands MOS transistor(FLIMOST) 」、The 12th International Symposium on Power Semiconductor Devices and ICs、p.69-72、2000年5月
従来のＤＭＯＳトランジスタにおいて、リサーフ構造とすることによって低オン抵抗化を図る場合、必ずしも十分な耐圧が得られておらず、必要な耐圧を確保するためには、従来同様、ドリフト領域の寸法を大きくせざるを得なかった。本発明は、ドリフト領域の寸法を大きくすることなく、必要な耐圧を確保することができる半導体装置を提供することを目的とする。さらに、耐圧の低下がなく、低オン抵抗化を図ることができる半導体装置を提供することを目的とする。
上記目的を達成するため、本願請求項１に係る発明は、一導電型の半導体層表面に選択的に形成された、一導電型のボディー領域及び逆導電型のドリフト領域と、前記ボディー領域表面に選択的に形成された逆導電型のソース領域と、前記ドリフト領域表面に選択的に形成された逆導電型のドレイン領域と、前記ソース領域と前記ドリフト領域との間の前記ボディー領域及び前記ソース領域側の前記ドリフト領域上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ソース領域に接続するソース電極と、前記ドレイン領域に接続するドレイン電極とを備えた半導体装置において、前記ゲート電極が積層形成された前記ゲート絶縁膜直下の前記ドリフト領域中に、周囲を前記ドリフト領域で囲まれ、前記ゲート電極のドレイン領域側エッジより前記ドレイン領域側に突出しない構造の一導電型の不純物領域を備え、前記不純物領域の不純物濃度は、前記不純物領域と前記ドリフト領域とで形成する接合の電界極大点の電界強度が、前記ゲート電極エッジ直下の前記ドリフト領域部あるいは前記ゲート絶縁膜の厚さが厚くなる境界の前記ドリフト領域部、前記ドレイン領域と前記ドリフト領域との接合部のいずれかの電界極大点の電界強度より小さいか、あるいは略一致するよう設定することで、前記不純物領域に電界を分散させ、最大電界を下げる構造としたことを特徴とする。
また本願請求項２に係る発明は、請求項１記載の半導体装置において、前記一導電型の半導体層を埋め込み絶縁膜に替え、前記ドリフト領域は、支持基板及び埋め込み絶縁膜上に形成した半導体層からなり、該半導体層に選択的に前記ボディー領域が形成されていることを特徴とする。


本発明は、周囲をドリフト領域３で囲まれたフローティング構造とした不純物領域１４を備えることによって、ゲート電極８近傍で高い電界のかかる部分を増やし、耐圧の高い半導体装置を得ることができる。また、耐圧が同じ場合には、ドリフト領域３の不純物濃度を相対的に高くしたり、ドレイン領域６とボディー領域４間の寸法を小さくすることができるので、耐圧の低下がなく、低オン抵抗化を図ることができる。
特に本発明では、通常のリサーフ構造において、電界強度が大きくなる厚いゲート絶縁膜直下に、不純物領域１４を配置し、このドレイン領域側の接合の電界極大点の電界強度が、従来同様、高い電界のかかるゲート電極のドレイン領域側エッジのゲート絶縁膜の直下のドリフト領域部あるいはゲート酸化膜が厚くなる境界のドリフト領域部、ドレイン領域とドリフト領域の境界部のいずれかの電界極大点の電界強度より小さくなるように不純物濃度を設定することで、電界を分散させ、最大電界を下げることができるようにしている。その結果、半導体装置の耐圧を上げることができる。また電界強度が大きくなる部分の電界強度と不純物領域の接合の電界強度がほぼ一致するように、不純物領域の不純物濃度を設定することで、耐圧向上の効果がさらに大きくなる。
また耐圧が同じ場合、ドリフト領域３の不純物濃度を上げることができるので、半導体装置のオン抵抗を低減することができる。さらに、ドレイン領域６とボディー領域４との間の寸法を小さくすることができるので、単位面積当たりのオン抵抗を下げることができるという利点がある。
本発明の半導体装置は、通常のリサーフ構造の半導体装置において、電界強度が大きくなるゲート電極が積層したゲート絶縁膜を介した直下のドリフト領域中、あるいはゲート絶縁膜の厚さを厚くする場合にはゲート絶縁膜の厚さが厚くなる境界のドリフト領域部（ゲート電極エッジ直下のドリフト領域部に相当）に、周囲をドリフト領域で囲まれ、フローティング構造とし、ドリフト領域とは導電型の異なる不純物領域を備える構造としている。このような構造とすることで、不純物領域とドリフト領域との接合のドレイン側に電界が集中する部分が追加形成され、電界集中が分散する結果、全体として最大電界を下げることができる。
さらに本発明の不純物領域とドリフト領域からなる接合部の電界極大点の電界強度が、ゲート電極エッジ直下のドリフト領域部あるいはゲート絶縁膜の厚さが厚くなる境界のドリフト領域部、ドレイン領域とドリフト領域との接合部のいずれかの電界極大点ので電界強度より小さく、あるいはほぼ一致するように、その不純物濃度を設定する。その結果、高い電界のかかる部分が増えると共に、それぞれの電界強度はほぼ同じように上がるようになり、耐圧の向上を図ることができる。
また同じ耐圧であれば、ドリフト領域の不純物濃度を高く設定したり、半導体装置の寸法を小さくすることができ、オン抵抗の低減を図ることができるようになる。以下、実施例について、詳細に説明する。
図１に本発明の第１の実施例の半導体装置を示す。図１に示す半導体装置は、ＳＯＩ（Silicon on Insulator）基板上に形成されたリサーフ構造の半導体装置である。通常のＳＯＩリサーフ構造のＤＭＯＳトランジスタ同様、シリコン支持基板１２上に埋め込み絶縁膜１３が積層し、この埋め込み絶縁膜１３上に低濃度ｎ型のドリフト領域３とｐ型のボディー領域４が形成されている。ボディー領域４表面には、高濃度ｎ型のソース領域５と、高濃度ｐ型のコンタクト領域１１が形成されている。また、低濃度ｎ型のドリフト領域３表面には、高濃度ｎ型のドレイン領域６が形成されている。ゲート絶縁膜７は、ドレイン領域６側で厚さが厚くなっている。
ソース領域５とドリフト領域３の間のボディー領域４と、ソース領域５側のドリフト領域３上に、一部厚さが厚くなっているゲート絶縁膜７を介してゲート電極８が形成されている。またソース領域５とコンタクト領域１１（ボディー領域４）に接続するようにソース電極９が、ドレイン領域６に接続するようにドレイン電極１０がそれぞれ形成されている。
本発明の半導体装置では、上記のような半導体装置において、ｐ型の不純物領域１４を備える構造となっている。ここで、ドリフト領域３の不純物濃度を１．５×１０16ｃｍ-3、ボディー領域４とドレイン領域６との間の寸法を７μｍとし、ボロンイオンを不純物ドーズ量１．８×１０12ｃｍ-2でイオン注入し、厚さ１．５μｍドリフト領域３のほぼ中間の深さに不純物領域１４を幅１μｍ程度で形成した。その結果、耐圧は１１６Ｖとなった。これは、通常のこの種の半導体装置、即ち不純物領域１４を備えない構造の半導体装置でドリフト領域６の不純物濃度を１．１×１０16ｃｍ-3程度に設定した場合と比較して、耐圧が１．２倍に上昇し、オン抵抗が７８％に低下する結果であった。
図２は、上記構造の半導体装置において、電界強度の算出結果を示したものである。図２に示すように、不純物領域１４とドリフト領域３との接合のドレイン側に電界極大点が生じていることがわかる。このように電界強度が高い部分が増えると、半導体装置の他の電界極大点の電界強度が相対的に低下する。例えば、ゲート絶縁膜の厚さが厚くなる境界のドリフト部の電界強度が低下することが確認できた。その結果、半導体装置の耐圧が上昇したと考えられる。
上述の構造において、ボディー領域４とドレイン領域６との間の寸法のみを５．５μｍとすると、耐圧は９６Ｖとなり、不純物領域１４を備えない場合と同様となる。しかしながら、このときのオン抵抗は６３％に低下する。半導体装置の小型化に伴い、単位面積あたりでは、５４％と大幅な低減ができた。
なお、不純物領域１４とドリフト領域３の接合の電界極大点の電界強度が、半導体装置内の他の接合の電界極大点の電界強度より大きすぎるときには、耐圧向上の効果がない。従って、不純物領域１４の不純物濃度は、ドリフト領域３の不純物濃度に応じて、他の接合の電界極大点の電界強度より小さく、あるいはほぼ一致するように適宜設定する必要がある。
不純物領域１４を形成する深さは、フローティング構造であれば、深さと電界強度の分布及び耐圧に大きな依存性はなく、適宜設定すれば良い。不純物領域１４の幅（支持基板１２表面に平行なボディー領域４からドレイン領域６方向への拡がり幅）も、この領域が空乏化する範囲であれば電界緩和に大きな影響はない。しかし、この領域が空乏化しないほど不純物領域１４の不純物濃度が高い場合には、幅を広げ、この領域の体積濃度を下げる必要がある。
なお、不純物領域１４のドレイン領域６側のエッジは、ドレイン領域６側に移動させるほど電界緩和の効果が少なくなり、半導体装置の耐圧を下げてしまう。またドリフト領域３の抵抗を増大させてしまう。例えば、不純物領域１４のドレイン領域６側のエッジを、ゲート電極８のドレイン領域６側エッジの直下から０．５μｍ程度ドレイン領域６側に移動させた場合、９６Ｖの耐圧が８３Ｖに低下することが確認された。このときの電界強度の算出結果をみると、電界強度の緩和の効果はあるものの、ドリフト領域３の寸法を実質的に短縮しているためと考えられる。従って、不純物領域１４のドレイン領域６側エッジは、ゲート電極８のドレイン領域６側エッジよりドレイン領域６側に突出しない構造とするのが好ましい。
次に第２の実施例について説明する。上述の第１の実施例では、ゲート絶縁膜７の厚さが、ドレイン領域６側で厚く形成されていた。しかしながら、ゲート絶縁膜７の厚さが一定の場合も本発明の不純物領域１４は、耐圧向上の効果を発揮する。ゲート絶縁膜７の厚さが一定の場合、ゲート電極８のドレイン領域６側エッジのゲート絶縁膜７直下のドリフト領域３に電界が集中する。図３に本実施例の半導体装置における電界強度の算出結果を示す。図３に示すように、ゲート電極８のドレイン領域６側エッジのゲート絶縁膜７直下のドリフト領域部、ドレイン領域６とドリフト領域３の接合部、不純物領域１４とドリフト領域３との接合のドレイン側に電界が集中していることがわかる。このように複数の部分に電界が集中する構造とすることで、電界が集中したそれぞれの部分において電界強度が低下することが確認された。具体的には、ドリフト領域３の不純物濃度を８×１０15ｃｍ-3、ボディー領域４とドレイン領域６との間の寸法を７μｍとし、ボロンイオンを不純物ドーズ量２．７×１０12ｃｍ-2でイオン注入して不純物領域１４を形成したとき、耐圧は７２Ｖであった（ドリフト領域３の不純物濃度が３．２×１０15ｃｍ-3で、不純物領域１４がないときの耐圧は５０Ｖ）。このように、ゲート絶縁膜７の厚さを厚くしない構造においても、高い耐圧が得られることが確認された。
本実施例においても、第１の実施例同様、不純物領域１４の形成深さは電界強度の分布及び耐圧に大きな依存性はなく、適宜設定すれば良い。また不純物領域１４の幅も、この領域が空乏化する範囲であれば電界緩和に大きな影響はない。不純物領域１４のドレイン領域６側エッジをゲート電極８のドレイン領域６側エッジより突出しない構造とするのが好ましいことも同様である。
次に第３の実施例について説明する。本実施例は、図４に示すようにＳＯＩ基板を用いない構造の半導体装置となる。従来例で説明した半導体装置において、不純物領域１４を備えていることが異なる。ＳＯＩ基板を用いない場合でも、上述の実施例同様の効果が発揮される。具体的には、ドリフト領域３の不純物濃度を１．５×１０16ｃｍ-3、ボディー領域４とドレイン領域６との間の寸法を７μｍとし、ボロンイオンを不純物ドーズ量２．０×１０12ｃｍ-2でイオン注入して不純物領域１４を形成したとき、耐圧は１２０Ｖとなった。これは、不純物領域１４のない構造の半導体装置（ドリフト領域３の不純物濃度１．１×１０16ｃｍ-3、耐圧９７Ｖ）と比較して、耐圧が１．２４倍に上昇したことになる。またオン抵抗は７９％に低下したことも確認された。
同様の構造の半導体装置において、ボディー領域４とドレイン領域６との間の寸法を６μｍにしたところ、耐圧は１０２Ｖとなり、オン抵抗は６８％に低下したことが確認された。このようにＳＯＩ基板を用いない場合であっても、高い耐圧が得られると同時に、オン抵抗の低減に効果があることが確認できた。
本実施例においても、上述の実施例同様、不純物領域１４の形成深さは電界強度の分布及び耐圧に大きな依存性はなく、適宜設定すれば良い。また不純物領域１４の幅も、この領域が空乏化する範囲であれば電界緩和に大きな影響はない。不純物領域１４のドレイン領域６側エッジをゲート電極８のドレイン領域６側エッジより突出しない構造とするのが好ましいことも同様である。
以上本発明の実施例について説明したが、本発明はこれらに限定されるものでないことはいうまでもない。例えば、不純物領域１４は、１つのみでなく、ボディー領域４から所定の寸法離し、複数の不純物領域１４が配置する構造とすることも可能である。また、導電型を反転させたＤＭＯＳトランジスタであっても、同様の効果を発揮するものである。
本発明の第１の実施例の半導体装置の説明図である。 本発明の第１の実施例の半導体装置の電界強度の算出結果である。 本発明の第２の実施例の半導体装置の電界強度の算出結果である。 本発明の第３の実施例の半導体装置の説明図である。 従来のこの種の半導体装置の説明図である。 従来の半導体装置の電界強度の算出結果である。 従来の別の半導体装置の説明図である。
符号の説明
１：ｐ型シリコン基板、２：ｐ型半導体層、３：ドリフト領域、４：ボディー領域、５：ソース領域、６：ドレイン領域、７：ゲート絶縁膜、８；ゲート電極、９：ソース電極、１０：ドレイン電極、１１：コンタクト領域、１２：シリコン支持基板、１３：埋め込み絶縁膜、１４；半導体領域

Claims (2)

  1. 一導電型の半導体層表面に選択的に形成された、一導電型のボディー領域及び逆導電型のドリフト領域と、
    前記ボディー領域表面に選択的に形成された逆導電型のソース領域と、
    前記ドリフト領域表面に選択的に形成された逆導電型のドレイン領域と、
    前記ソース領域と前記ドリフト領域との間の前記ボディー領域及び前記ソース領域側の前記ドリフト領域上に、ゲート絶縁膜を介して形成されたゲート電極と、
    前記ソース領域に接続するソース電極と、
    前記ドレイン領域に接続するドレイン電極とを備えた半導体装置において、
    前記ゲート電極が積層形成された前記ゲート絶縁膜直下の前記ドリフト領域中に、周囲を前記ドリフト領域で囲まれ、前記ゲート電極のドレイン領域側エッジより前記ドレイン領域側に突出しない構造の一導電型の不純物領域を備え、
    前記不純物領域の不純物濃度は、前記不純物領域と前記ドリフト領域とで形成する接合の電界極大点の電界強度が、前記ゲート電極エッジ直下の前記ドリフト領域部あるいは前記ゲート絶縁膜の厚さが厚くなる境界の前記ドリフト領域部、前記ドレイン領域と前記ドリフト領域との接合部のいずれかの電界極大点の電界強度より小さいか、あるいは略一致するよう設定することで、前記不純物領域に電界を分散させ、最大電界を下げる構造としたことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、前記一導電型の半導体層を埋め込み絶縁膜に替え、前記ドリフト領域は、支持基板及び前記埋め込み絶縁膜上に形成した半導体層からなり、該半導体層に選択的に前記ボディー領域が形成されていることを特徴とする半導体装置。
JP2006242648A 2006-09-07 2006-09-07 半導体装置 Expired - Fee Related JP5148852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006242648A JP5148852B2 (ja) 2006-09-07 2006-09-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006242648A JP5148852B2 (ja) 2006-09-07 2006-09-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2008066508A JP2008066508A (ja) 2008-03-21
JP5148852B2 true JP5148852B2 (ja) 2013-02-20

Family

ID=39288941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006242648A Expired - Fee Related JP5148852B2 (ja) 2006-09-07 2006-09-07 半導体装置

Country Status (1)

Country Link
JP (1) JP5148852B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016180A (ja) * 2008-07-03 2010-01-21 Panasonic Corp 半導体装置
JP4595002B2 (ja) 2008-07-09 2010-12-08 株式会社東芝 半導体装置
JP2010283366A (ja) * 2010-07-23 2010-12-16 Toshiba Corp 半導体装置
CN103035643B (zh) * 2012-12-20 2015-10-21 贵州大学 一种基于键合技术的三维集成功率半导体及其制作工艺
CN106158956B (zh) 2015-04-08 2020-02-11 无锡华润上华科技有限公司 具有resurf结构的ldmosfet及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650456B2 (ja) * 1989-07-04 1997-09-03 富士電機株式会社 Ｍｏｓ半導体装置
JPH05121738A (ja) * 1991-10-24 1993-05-18 Fuji Electric Co Ltd Ｍｉｓｆｅｔを有する半導体装置
JPH0766398A (ja) * 1993-08-26 1995-03-10 Nec Corp 高耐圧半導体装置
JP3218267B2 (ja) * 1994-04-11 2001-10-15 新電元工業株式会社 半導体装置
JPH0818041A (ja) * 1994-06-29 1996-01-19 Rohm Co Ltd 高耐圧半導体装置およびその製造方法
DE69522926T2 (de) * 1995-05-02 2002-03-28 St Microelectronics Srl Resurf-IC mit dünner Epitaxialschicht für HV-P-Kanal und N-Kanal-Anordnungen wobei Source und Drain nicht an Erdungspotential gelegt sind
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
JP3749191B2 (ja) * 2001-03-22 2006-02-22 松下電器産業株式会社 高耐圧半導体装置
WO2005029590A1 (ja) * 2003-09-18 2005-03-31 Shindengen Electric Manufacturing Co., Ltd. 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
JP2005236142A (ja) * 2004-02-20 2005-09-02 Shindengen Electric Mfg Co Ltd 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
JP4260777B2 (ja) * 2004-07-22 2009-04-30 パナソニック株式会社 半導体装置及びその製造方法
JP4890793B2 (ja) * 2005-06-09 2012-03-07 トヨタ自動車株式会社 半導体装置の製造方法
EP1852916A1 (en) * 2006-05-05 2007-11-07 Austriamicrosystems AG High voltage transistor

Also Published As

Publication number Publication date
JP2008066508A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
JP5641131B2 (ja) 半導体装置およびその製造方法
JP6266166B2 (ja) 炭化珪素半導体装置およびその製造方法
TWI443827B (zh) 具有構槽邊緣終端結構的半導體裝置
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
JP3721172B2 (ja) 半導体装置
JP2004134547A (ja) 半導体装置
WO2017098547A1 (ja) 炭化珪素半導体装置
WO2016009736A1 (ja) スイッチング素子
KR102068842B1 (ko) 반도체 전력소자
WO2017038518A1 (ja) 炭化珪素半導体装置
WO2020129375A1 (ja) 半導体装置
JP2016115847A (ja) 半導体装置
JP5165995B2 (ja) 半導体装置及びその製造方法
JP5148852B2 (ja) 半導体装置
US11715773B2 (en) Semiconductor device
JP7090073B2 (ja) 半導体装置
US8362554B2 (en) MOSFET semiconductor device with backgate layer and reduced on-resistance
JP4952042B2 (ja) 半導体装置
JP6381101B2 (ja) 炭化珪素半導体装置
JP7352360B2 (ja) 半導体装置
WO2015145913A1 (ja) 半導体装置
JP2017098371A (ja) 半導体装置およびその製造方法
JP7326991B2 (ja) スイッチング素子
JP7405230B2 (ja) スイッチング素子
WO2016039069A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees