JP5120789B2 - 半導体製造装置の汚染評価方法 - Google Patents

半導体製造装置の汚染評価方法 Download PDF

Info

Publication number
JP5120789B2
JP5120789B2 JP2009517843A JP2009517843A JP5120789B2 JP 5120789 B2 JP5120789 B2 JP 5120789B2 JP 2009517843 A JP2009517843 A JP 2009517843A JP 2009517843 A JP2009517843 A JP 2009517843A JP 5120789 B2 JP5120789 B2 JP 5120789B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
contamination
phase growth
vapor phase
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009517843A
Other languages
English (en)
Other versions
JPWO2008149806A1 (ja
Inventor
健司 荒木
卓夫 竹中
雅典 黛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2009517843A priority Critical patent/JP5120789B2/ja
Publication of JPWO2008149806A1 publication Critical patent/JPWO2008149806A1/ja
Application granted granted Critical
Publication of JP5120789B2 publication Critical patent/JP5120789B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、簡便に半導体製造装置、例えば、気相成長装置の汚染量を把握することを可能とした半導体製造装置の汚染評価方法に関する。
従来よりシリコン単結晶基板(以下、単にシリコン基板ともいう)の主表面上にシリコンエピタキシャル層(以下、単にエピタキシャル層ともいう)を気相成長させてシリコンエピタキシャルウェーハ(以下、単にエピタキシャルウェーハともいう)を製造する方法は知られている。このようにエピタキシャルウェーハを製造するための気相成長装置としては、気相成長の際にシリコン基板が内部に配される反応容器と、当該反応容器内のシリコン基板を所望の温度に加熱するための加熱装置と、当該反応容器に気相成長用のガスを供給するためのガス供給装置を備えるものが一般的である。
エピタキシャルウェーハの製造に際して問題となるのが、上記気相成長装置の汚染である。気相成長装置における汚染(汚染の有無或いは汚染のレベル)を評価するには、シリコン基板上の主表面上にエピタキシャル層を気相成長させて、当該気相成長後のエピタキシャルウェーハを測定・分析し、評価を行う。しかしながら、エピタキシャルウェーハの品質向上に伴い汚染レベルが減少し、汚染の原因となる不純物を捕らえることがより困難となっている。一般的に電気的な測定(例えば、SPV法やDLTS法)では検出感度は高いものの、不純物の特定には一部の元素のみ有効であり、より多くの元素を評価するためには化学分析法が適している。しかし、化学分析法では電気的な測定法ほど高感度な分析ができないという問題がある。
この発明は、上記のような問題点を解決するためになされたもので、気相成長装置等の半導体製造装置に関し、処理の際(例えば、気相成長時)の汚染量を、評価により把握することを可能とする半導体製造装置の汚染評価方法、例えば気相成長装置の汚染評価方法を提供することを目的とする。
本発明の半導体製造装置の汚染評価方法は、試料半導体ウェーハに対して半導体製造装置である気相成長装置を用いてポリシリコン層又はシリコン酸化膜層を成長させることによって評価対象半導体ウェーハを製造し、当該製造した評価対象半導体ウェーハについて汚染評価を行うことにより、前記半導体製造装置である気相成長装置における汚染を評価する方法であって、前記試料半導体ウェーハはその表面が、シリコン熱酸化膜、CVDにより堆積されたシリコン酸化膜、アモルファスシリコン膜及びポリシリコン膜からなる群から選択されたいずれか1種の被膜で被覆されており、かつ前記評価対象半導体ウェーハをエッチング薬液により所定時間エッチングし、該評価対象半導体ウェーハの表層部の不純物を前記エッチング薬液中に取り込んで当該不純物含有エッチング薬液を化学分析することによって、前記汚染評価が行われることを特徴とする。
前記試料半導体ウェーハの主表面上に気相成長装置を用いてCVD層を気相成長させることによって評価対象半導体ウェーハを製造し、当該製造した評価対象ウェーハについて汚染評価を行うことにより、前記気相成長装置における汚染を評価することができる。
前記試料半導体ウェーハの主表面上に気相成長させるCVD層がポリシリコン層又はシリコン酸化膜層であるのが好適である。前記評価対象半導体ウェーハをエッチング薬液により所定時間エッチングし、該評価対象半導体ウェーハの表層部の不純物を前記エッチング薬液中に取り込んで当該不純物含有エッチング薬液を化学分析することによって、前記汚染評価が行われるのが好ましい。
具体的に言えば、エッチング薬液(例えば、フッ酸と硝酸の混酸)により該評価対象半導体ウェーハの表層部の不純物を溶解した不純物含有エッチング薬液を蒸発乾固し、残渣に含まれる不純物を酸(例えば、硝酸)で再抽出し、原子吸光分析装置或いはICP発光分析装置或いはICP質量分析装置で分析することにより、評価対象半導体ウェーハに対する汚染評価を行う。この評価対象半導体ウェーハに対する汚染評価に基づいて、半導体基板の主表面上に所定の処理、例えばCVD層を気相成長させるための半導体製造装置、例えば、気相成長装置における汚染を評価することができ、従って、半導体製造装置、例えば、気相成長装置における汚染量を把握することが可能となる。これにより、半導体製造装置(例えば、気相成長装置)のメンテナンス或いは改良を的確に行うことができ、半導体ウェーハの品質向上が図れる。
本発明の半導体製造装置の汚染評価方法によれば、試料半導体ウェーハに対して半導体製造装置(例えば、気相成長装置)を用いてポリシリコン膜またはシリコン酸化膜を成長させ、当該成長したポリシリコン膜またはシリコン酸化膜を化学分析することにより簡便に半導体製造装置(例えば、気相成長装置)の汚染量を把握することが可能となる。従って、半導体処理装置(例えば、気相成長装置)のメンテナンス或いは改良を的確に行うことができるようになり、その結果として、半導体ウェーハの品質向上が図れる。
本発明の半導体装置の汚染評価方法の工程順の一例を示すフローチャートである。 本発明の半導体装置の汚染評価方法の工程順の他の例を示すフローチャートである。 本発明方法における汚染評価の手順の一例を示すフローチャートである。 気相成長装置の構成例を示す断面的概略説明図である。 試料半導体ウェーハを示す断面説明図で、(a)は試料シリコン基板主表面上にシリコン熱酸化膜を成長させた試料半導体ウェーハ、(b)は試料シリコン基板主表面上にポリシリコン膜を堆積させた試料半導体ウェーハである。 図5の試料半導体ウェーハの主表面上にポリシリコン膜を成長させた評価対象半導体ウェーハを示す断面説明図で、(a)は図5(a)の試料半導体ウェーハ上にポリシリコン膜を成長させた評価対象半導体ウェーハ、(b)は図5(b)の試料半導体ウェーハ上にポリシリコン膜を成長させた評価対象半導体ウェーハである。 評価対象半導体ウェーハのポリシリコン膜を成長させた面のみをエッチング薬液で選択的にエッチングするためのエッチング容器の断面説明図である。 実施例1におけるFeについての汚染評価の結果を示すグラフである。 実施例1におけるNiについての汚染評価の結果を示すグラフである。 実施例2におけるFeについての汚染評価の結果を示すグラフである。 実施例2におけるNiについての汚染評価の結果を示すグラフである。
符号の説明
10:気相成長装置、12:シリコン単結晶基板、14:反応容器、16:サセプタ、18:ガス導入路、20:ガス排出路、22:加熱装置、24:回転装置、30A,30B:試料半導体ウェーハ、32a:シリコン熱酸化膜、32b:ポリシリコン膜、33:ポリシリコン膜、34A,34B:評価対象ウェーハ、40:エッチング容器、42:皿部材、42a:側壁、42b:底壁、44:環状リング、44a:側壁、46:蓋体。
以下、本発明の実施の形態について添付図面に基づいて説明するが、図示例は本発明の好ましい実施の形態を示すもので、本発明の技術思想から逸脱しない限り、種々の変形が可能であることはいうまでもない。
最初に、本発明方法で使用される半導体製造装置の一例として、シリコンウェーハを製造するための気相成長装置の構成を図4に基づいて説明する。図4に示すように、気相成長装置10は、気相成長の際にシリコン単結晶基板12(以下、単にシリコン基板12という)が内部に配される反応容器14を有している。この反応容器14内には円盤状のサセプタ16が水平状態に配置されており、当該サセプタ16の上面にシリコン基板12が載置される。反応容器14の一側部にはガス導入路18が設けられ、当該ガス導入路18を介して反応容器14内に原料ガス(例えば、トリクロロシラン等)およびキャリアガス(例えば、水素ガス)を含む気相成長用ガスが導入される。反応容器14の他側部にはガス排出路20が設けられ、当該ガス排出路20を介して反応容器14よりガスが排出される。22はサセプタ16の下方にもうけられた加熱装置で、サセプタ16上に載置されるシリコン基板12を所望の温度に加熱する。24はサセプタ16の下面に取り付けられサセプタ16を板面方向に回転させる回転装置である。この回転装置24を駆動させることによって、気相成長の際にサセプタ16を板面方向に回転させ、その回転に伴わせて、シリコン基板12もその板面方向に回転させられる。
このような構成の気相成長装置10を用いてシリコンウェーハを製造するには、シリコン基板12を、その主表面は上向きになるようにサセプタ16上に載置し、当該サセプタ16上のシリコン基板12を加熱装置22により所望の成長温度に加熱するとともに、ガス導入路18を介してシリコン基板12の主表面上に原料ガス(例えば、トリクロロシラン等)およびキャリアガス(例えば、水素ガス等)を含む気相成長用ガスを水平に供給する。これにより、シリコン基板12の主表面上に、CVD層を気相成長して、シリコンウェーハ(以下、単にウェーハともいう)を製造することができる。
続いて、本発明方法の工程順について図1に基づいて述べる。本発明の半導体装置の汚染評価方法においては、図1のフローチャートに示したように、まず試料半導体ウェーハを準備する(図1のステップ100)。本発明においては、試料半導体ウェーハとして、その表面が、シリコン熱酸化膜、CVDにより堆積されたシリコン酸化膜、アモルファスシリコン膜及びポリシリコン膜からなる群から選択されたいずれか1種の被膜で被覆されているものを使用する。
上記した試料半導体ウェーハに対して半導体製造装置を用いて所定の処理を行うことによって評価対象半導体ウェーハを製造する(図1のステップ102)。続いて、当該製造した評価対象半導体ウェーハについて汚染評価を行う(図1のステップ104)。この評価対象半導体ウェーハの汚染評価に基づいて半導体製造装置における汚染を評価する(図1のステップ106)。
本発明方法の具体的な実施形態として、シリコン基板の主表面上にCVD層を気相成長させるための気相成長装置の汚染評価を実施する場合について図2〜図7を用いてさらに詳細に説明する。
図2のフローチャートに記載したように、まず試料半導体ウェーハを準備する(図2のステップ200)。この試料半導体ウェーハ30Aとしては、図5(a)に示したように、シリコン基板12の主表面上にシリコン熱酸化膜32aを成長させて、その主表面を被覆したものが使用される。また、試料半導体ウェーハ30Bとして、図5(b)に示したように、シリコン基板12の主表面上にポリシリコン膜32bを成長させて、その主表面を被覆したものも使用できる。この被覆層としては上記被膜の他に、CVDにより堆積されたシリコン酸化膜及びアモルファスシリコン膜等が適用可能である。
本実施形態では、上記の気相成長装置10を用いて、シリコン基板12の主表面上にシリコン熱酸化膜32aを堆積させた半導体ウェーハ30A(図5(a))を気相成長装置10の汚染評価のための試料半導体ウェーハとして供する。また、シリコン基板12の主表面上にポリシリコン膜32bを成長させた半導体ウェーハ30B(図5(b))を気相成長装置10の汚染評価のための試料半導体ウェーハとして供することもできる。以下の説明では試料半導体ウェーハ30A及び30Bを用いる場合について説明するが、試料半導体ウェーハ30Aを主として説明し、試料半導体ウェーハ30Bについても同様に処理されるのでその説明は必要に応じて付随的に行われる。
上記試料半導体ウェーハ30Aは、その主表面が上向きになるようにサセプタ16上に載置される。当該サセプタ16上の試料半導体ウェーハ30Aを加熱装置22により所望の成長温度に加熱するとともに、ガス導入路18を介して試料半導体ウェーハ30Aの主表面上に原料ガス(例えば、トリクロロシラン等)およびキャリアガス(例えば、水素ガス等)を含む気相成長用ガスを水平に供給する。
これにより、試料半導体ウェーハ30Aの主表面上にはポリシリコン膜33が成長し評価対象ウェーハ34Aが製造され、同時に気相成長装置10におけるサセプタ16、加熱装置22、ガス導入路18、反応容器14、回転装置24から発生する汚染も成長するポリシリコン膜33中に取り込まれる(図6(a)及び図2のステップ202)。なお、試料半導体ウェーハ30Bを用いる場合には、その主表面上にはポリシリコン膜33が成長し評価対象ウェーハ34Bが製造され、上記各部材から発生する汚染も成長するポリシリコン膜33中に同様に取り込まれる(図6(b)及び図2のステップ202)。
さらに、評価対象ウェーハ34Aにおいて、ポリシリコン膜33中に取り込まれた汚染は、ポリシリコン膜33の成長における熱履歴を受けるため、ポリシリコン膜33とシリコン基板12上に成長させたシリコン熱酸化膜32aとの界面付近に濃縮される。なお、評価対象ウェーハ34Bにおいては、ポリシリコン膜33中に取り込まれた汚染は、ポリシリコン膜33の成長における熱履歴を受けるため、ポリシリコン膜33とシリコン基板12上に堆積させたポリシリコン膜32bとの界面付近に濃縮される。
次に、上記評価対象半導体ウェーハ34Aのポリシリコン膜を成長させた面のみをエッチング薬液で選択的にエッチングするためのエッチング容器について図7に基づいて説明する。図7において、40はPTFE製のエッチング容器で、環状側壁42a及び底壁42bからなる皿42を有している。該環状側壁42aの内周面には雌ネジ部が形成されている。44は中央部を開口部45とした環状のリングで、前記皿42に着脱自在に取り付けられる。該リング44の側壁44aの外周面には上記雌ネジ部と着脱自在に螺合する雄ネジ部が形成されている。46は蓋体で、前記環状リング44の側壁44aの上端面に着脱自在に載置され、該環状リング44の開口部45の上部を閉塞する作用を行う。
続いて、上記エッチング容器40を用いるエッチング操作について図3によって説明する。まず、前記ポリシリコン膜33を成長させた気相成長装置の汚染評価用の評価対象ウェーハ34Aは、ポリシリコン膜33を主表面とするように、前記エッチング容器40の皿部材42の底壁42bの上面にセットされる(図3のステップ300)。前記皿部材42の側壁42aの雌ネジ部に環状リング44の側壁44aの雄ネジ部をねじ込むことで該環状リング44の側壁44aの下端面を評価対象ウェーハ34Aの外周部に密着させる。このとき、環状リング44の側壁44aの下端面と評価対象ウェーハ34Aの外周部の密着は、評価対象ウェーハ34Aの外周端から所定幅(例えば、10mm程度)の環状部分を密着部とするのが好適である。
上記環状リング44の側壁44aの下端面と評価対象ウェーハ34Aの外周部とが密着した状態では、環状リング44の開口部分において評価対象ウェーハ34Aのポリシリコン膜33が露出した状態で皿部材42の底壁42b上に保持載置されている。この状態で、皿部材42内に薬液(38%フッ酸と68%硝酸と純水の混酸で容量比1.2:6.5:4)を少量(例えば、30ml程度)注入し、一定時間エッチングを行う(図3のステップ302)。
このエッチング処理によって、成長したポリシリコン膜33とシリコン熱酸化膜32aおよびシリコン基板12の主表面側の表層部を一緒或いは個別に溶解し、エッチング薬液中に不純物を取り込ませる(図3のステップ304)。不純物を取り込ませたエッチング薬液をホットプレート上において190℃で蒸発乾固し、残渣に含まれる不純物を酸(硝酸)で再抽出し、ICP質量分析装置で分析する(図3のステップ306)。
このように不純物を取り込んだエッチング薬液の分析を行うことで、評価対象半導体ウェーハ34Aの汚染評価を行うことができる(図2のステップ204)。この評価対象半導体ウェーハ34Aの汚染評価に基づいて気相成長装置の汚染評価を行うことができる(図2のステップ206)。
なお、評価対象ウェーハ34Bの場合には、上記エッチング処理によって、成長したポリシリコン膜33とポリシリコン膜32bおよびシリコン基板12の主表面側の表層部を一緒或いは個別に溶解し、エッチング薬液中に不純物を取り込ませる点が評価対象ウェーハ34Aの場合と異なるが、その他の点は同じである。
以下に、実施例を挙げて本発明をさらに具体的に説明する。これらの実施例は例示的に示されるもので限定的に解釈されるべきでないことはいうまでもない。
(実施例1)
本実施例では気相成長装置の汚染評価の一例を示す。図2の手順に従って試料半導体ウェーハ(シリコン熱酸化膜被膜)を作製し、この試料半導体ウェーハに対して気相成長装置を用いてポリシリコン膜を成長させて評価対象ウェーハを製造した。この評価対象ウェーハに対して図3の手順に従ってエッチング薬液を用いてエッチング処理を行い、当該評価対象ウェーハの表層部の不純物をエッチング薬液中に取り込んだ。この不純物を取り込んだエッチング薬液について化学分析を行った。なお、上記気相成長装置については、当該気相成長装置のメンテナンス後、並びに当該気相成長装置によるウェーハ製品製造時における当該気相成長装置の汚染量を評価した。上記した評価対象ウェーハの表層部についての不純物(Fe,Ni)濃度を深さ別或いは層別の分析結果を図8及び図9に示した。気相成長装置のメンテナンス後に成長させたポリシリコン膜中のFe,Ni濃度の方が高く検出され、メンテナンス時の汚染が示唆される。しかし、ウェーハ製品製造時に成長させたポリシリコン膜中のFe,Ni濃度は低く、シリコン基板の濃度とほぼ同じになっていることがわかった。よって、この場合は汚染はほとんどないと考えられる。
(比較例1)
通常の半導体ウェーハを作製し、この半導体ウェーハに対して気相成長装置を用いてシリコンエピタキシャル層を成長させてエピタキシャルウェーハを製造した。このエピタキシャルウェーハに対して実施例1と同様にエッチング処理を行い、当該エピタキシャルウェーハの表層部の不純物をエッチング薬液中に取り込んだエッチング薬液について化学分析を行って、上記気相成長装置について、実施例1と同様に不純物評価を行った。上記したエピタキシャルウェーハの表層部における不純物(Fe,Ni)濃度について深さ別の分析結果を図10及び図11に示した。気相成長装置のメンテナンス後に成長させたエピタキシャル層中のFe,Ni濃度もシリコン基板の濃度もほぼ同じになっていた。また、気相成長装置のメンテナンス後のFe,Ni濃度とウェーハ製品製造時でのFe,Ni濃度とはその値がほとんど変わらなかった。よって、エピタキシャル層ではFe,Ni汚染を検出できないことが分かる。
実施例1の結果から、気相成長装置に於いてポリシリコン膜を成長させ、ポリシリコン膜の不純物分析を行うことで簡便に当該気相成長装置の汚染量を把握することが可能となることが判明した。

Claims (1)

  1. 試料半導体ウェーハに対して半導体製造装置である気相成長装置を用いてポリシリコン層又はシリコン酸化膜層を成長させることによって評価対象半導体ウェーハを製造し、当該製造した評価対象半導体ウェーハについて汚染評価を行うことにより、前記半導体製造装置である気相成長装置における汚染を評価する方法であって、前記試料半導体ウェーハはその表面が、シリコン熱酸化膜、CVDにより堆積されたシリコン酸化膜、アモルファスシリコン膜及びポリシリコン膜からなる群から選択されたいずれか1種の被膜で被覆されており、かつ前記評価対象半導体ウェーハをエッチング薬液により所定時間エッチングし、該評価対象半導体ウェーハの表層部の不純物を前記エッチング薬液中に取り込んで当該不純物含有エッチング薬液を化学分析することによって、前記汚染評価が行われることを特徴とする半導体製造装置の汚染評価方法。
JP2009517843A 2007-06-05 2008-05-30 半導体製造装置の汚染評価方法 Active JP5120789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009517843A JP5120789B2 (ja) 2007-06-05 2008-05-30 半導体製造装置の汚染評価方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007149659 2007-06-05
JP2007149659 2007-06-05
JP2009517843A JP5120789B2 (ja) 2007-06-05 2008-05-30 半導体製造装置の汚染評価方法
PCT/JP2008/060023 WO2008149806A1 (ja) 2007-06-05 2008-05-30 半導体製造装置の汚染評価方法

Publications (2)

Publication Number Publication Date
JPWO2008149806A1 JPWO2008149806A1 (ja) 2010-08-26
JP5120789B2 true JP5120789B2 (ja) 2013-01-16

Family

ID=40093624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009517843A Active JP5120789B2 (ja) 2007-06-05 2008-05-30 半導体製造装置の汚染評価方法

Country Status (3)

Country Link
JP (1) JP5120789B2 (ja)
TW (1) TW200915459A (ja)
WO (1) WO2008149806A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5682186B2 (ja) * 2010-09-09 2015-03-11 株式会社Sumco 環境雰囲気の不純物汚染評価方法
JP5794212B2 (ja) * 2012-08-24 2015-10-14 信越半導体株式会社 気相成長装置の汚染評価方法及びシリコンエピタキシャルウェーハの製造方法
JP6070095B2 (ja) * 2012-11-13 2017-02-01 株式会社Sumco エピタキシャルシリコンウェーハの汚染評価方法およびエピタキシャル成長装置炉内の汚染評価方法
JP6136205B2 (ja) * 2012-11-13 2017-05-31 株式会社Sumco エピタキシャル成長装置炉内の汚染評価方法および汚染評価用テストウェーハ
EP2779220B1 (en) * 2013-03-12 2017-10-25 GLobalWafers Japan Co., Ltd. Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
KR102261633B1 (ko) * 2019-02-01 2021-06-04 에스케이실트론 주식회사 에피택셜웨이퍼의 금속오염분석방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150620A (ja) * 1984-01-18 1985-08-08 Toshiba Corp 清浄度評価方法
JPH11204604A (ja) * 1998-01-12 1999-07-30 Shin Etsu Handotai Co Ltd ウエーハ周辺部の金属不純物回収方法とその装置
JP2001174375A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 金属汚染評価用ウェハおよび金属汚染評価方法
JP2002252179A (ja) * 2001-02-22 2002-09-06 Shin Etsu Handotai Co Ltd 半導体基板熱処理用チューブの清浄化方法並びに金属汚染ゲッター基板及び再生金属汚染ゲッター基板
JP2003037142A (ja) * 2001-07-19 2003-02-07 Shin Etsu Handotai Co Ltd ウェーハ表面に吸着したボロン濃度の測定方法及び環境雰囲気中のボロンレベルの評価方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150620A (ja) * 1984-01-18 1985-08-08 Toshiba Corp 清浄度評価方法
JPH11204604A (ja) * 1998-01-12 1999-07-30 Shin Etsu Handotai Co Ltd ウエーハ周辺部の金属不純物回収方法とその装置
JP2001174375A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 金属汚染評価用ウェハおよび金属汚染評価方法
JP2002252179A (ja) * 2001-02-22 2002-09-06 Shin Etsu Handotai Co Ltd 半導体基板熱処理用チューブの清浄化方法並びに金属汚染ゲッター基板及び再生金属汚染ゲッター基板
JP2003037142A (ja) * 2001-07-19 2003-02-07 Shin Etsu Handotai Co Ltd ウェーハ表面に吸着したボロン濃度の測定方法及び環境雰囲気中のボロンレベルの評価方法

Also Published As

Publication number Publication date
TW200915459A (en) 2009-04-01
JPWO2008149806A1 (ja) 2010-08-26
WO2008149806A1 (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5120789B2 (ja) 半導体製造装置の汚染評価方法
US10935510B2 (en) Method of measuring carbon concentration of silicon sample, method of manufacturing silicon single crystal ingot, silicon single crystal ingot and silicon wafer
JP5720297B2 (ja) シリコンウェーハの金属汚染分析方法
TWI629383B (zh) 汽相蝕刻半導體晶圓用於痕量金屬分析的方法
CN104620355A (zh) 气相成长装置的污染量测定方法及磊晶晶片的制造方法
US20130244349A1 (en) Impurity analysis device and method
WO2011083719A1 (ja) シリコンウェーハ表層部のエッチング方法およびエッチング装置、ならびにシリコンウェーハの金属汚染分析方法
TWI635275B (zh) 清淨度評價方法、洗淨條件決定方法以及矽晶圓之製造方法
JP5794212B2 (ja) 気相成長装置の汚染評価方法及びシリコンエピタキシャルウェーハの製造方法
JP5719720B2 (ja) 薄膜処理方法
JP2004260086A (ja) シリコンウェーハの製造方法
JP6024595B2 (ja) ガスフィルターのライフ管理方法
JP6885287B2 (ja) 石英ルツボの不純物分析方法
US20090038540A1 (en) Method for Manufacturing Epitaxial Wafer and Epitaxial Wafer Manufactured by this Method
KR101034584B1 (ko) 박막 측정 방법 및 박막 측정 장치
JP2013149753A (ja) 気相成長装置の清浄度評価方法及びシリコンエピタキシャルウェーハの製造方法
JP2010062288A (ja) 基板処理装置及びシリコン基板の不純物分析方法
JP2013162092A (ja) ガスの金属汚染評価方法
JP5201126B2 (ja) シリコンエピタキシャルウェーハの不純物評価方法
JP5141406B2 (ja) シリコンエピタキシャルウェーハの評価方法及び製造方法
KR100838454B1 (ko) 실리콘 웨이퍼의 전처리 방법 및 이를 이용한 점결함 농도평가 방법
JP5200492B2 (ja) 気相成長装置の温度計の校正方法
JP6452475B2 (ja) 多結晶シリコン製造装置に用いる無機材料の評価用試料作製装置、評価用試料作製方法、及び評価方法
JPS63503379A (ja) テルルを含む物質の蒸着方法
KR101721167B1 (ko) 웨이퍼의 금속 오염 분석 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121001

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5120789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121014

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250