JP5200492B2 - 気相成長装置の温度計の校正方法 - Google Patents

気相成長装置の温度計の校正方法 Download PDF

Info

Publication number
JP5200492B2
JP5200492B2 JP2007284511A JP2007284511A JP5200492B2 JP 5200492 B2 JP5200492 B2 JP 5200492B2 JP 2007284511 A JP2007284511 A JP 2007284511A JP 2007284511 A JP2007284511 A JP 2007284511A JP 5200492 B2 JP5200492 B2 JP 5200492B2
Authority
JP
Japan
Prior art keywords
calibration
temperature
semiconductor substrate
thermometer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007284511A
Other languages
English (en)
Other versions
JP2009111295A (ja
Inventor
卓也 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2007284511A priority Critical patent/JP5200492B2/ja
Publication of JP2009111295A publication Critical patent/JP2009111295A/ja
Application granted granted Critical
Publication of JP5200492B2 publication Critical patent/JP5200492B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、気相成長装置の温度計の校正方法及び温度校正用の半導体基板に関するものであり、特に、エピタキシャルウェーハの製造において使用される気相成長装置の温度校正に関するものである。
シリコンウェーハ上にエピタキシャル膜が形成されてなるエピタキシャルウェーハは、エピタキシャル膜中のドーパントの濃度を比較的自由に制御でき、しかも欠陥や転位のないエピタキシャル膜が得られるという利点がある。エピタキシャル膜はシラン等のガス状の原料をシリコンウェーハ上で反応させる所謂気相成長法により形成されるが、エピタキシャル膜は反応温度によってその特性が大きく変動するので、気相合成法においては、反応温度を厳密に調整する必要ある。従来、気相成長装置に装着された放射温度計によってシリコンウェーハの温度を測定しつつ、気相成長装置に備えられた加熱ヒータの出力を調整すること等によって、反応温度の調整が行われている。従って厳密な反応温度の調整を実現するには、気相成長装置の放射温度計の校正が極めて重要である。
従来、放射温度計の校正は、気相成長装置の成膜室中に温度測定位置であるウェーハ中心表面に対応した位置に熱電対を組み込んだ温度測定用のサセプタを挿入し、熱電対による成膜室内の温度の測定値を放射温度計に反映させることで行っていた。熱電対組み込んだ温度測定用のサセプタを成膜室内に挿入する際には、成膜室を大気中に暴露させて実際の気相成膜用サセプタを測定用サセプタに交換する必要があり、この時に成膜室内が大気中の不純物によって汚染される虞があった。また、放射温度の校正の終了後に成膜室内を洗浄する必要があり、この洗浄のための工程が放射温度計校正のたびに必要となっていた。このため、熱電対を組み込んだ温度測定用のサセプタによる校正は、通常、1〜2年に1回の頻度で行っていた。しかも、測定用サセプタという実際の成膜状態とは異なる装置構成でしか温度を測定することができず、気相成膜中における温度が正確に測定できていない虞があるとともに、気相成膜中に気相成長装置の温度制御が所望の状態になされているか確認できないという虞があった。
また下記特許文献1には、従来の気相成長装置の温度の校正方法として、気相成長装置に基準ウェーハを設置し、反応前後における基準ウェーハの表面抵抗の差を求め、この差に基づいて気相成長装置の温度の校正を行う方法が知られている。しかし、この方法では、反応前後で基準ウェーハの表面抵抗を測定する必要があり、校正作業が繁雑であった。
特開平9−232241号公報
本発明は、上記事情に鑑みてなされたものであって、成膜室を大気中に暴露させる必要がなく、しかも校正作業が容易となる気相成長装置の温度計の校正方法及び温度校正用の半導体基板を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の気相成長装置の温度計の校正方法は、容積が相互に異なる複数の校正穴が一面に設けられ、前記の各校正穴には予め特定の温度がそれぞれ定義づけられている温度校正用の半導体基板を用意し、前記温度校正用の半導体基板を、未校正の温度計を具備してなる気相成長装置に導入して前記一面に温度校正用の気相成長膜を形成しつつ前記温度校正用の気相成長膜の成長温度を未校正の温度計で計測する工程と、前記の各校正穴のうち、前記温度校正用の気相成長膜によって埋められた校正穴を選定し、選定された前記校正穴に定義づけられている温度によって前記未校正の温度計を校正する工程とからなることを特徴とする。
また、本発明の気相成長装置の温度計の校正方法においては、前記温度校正用の半導体基板と同じ複数の校正穴が一面に設けられている温度定義用の半導体基板を、校正済みの温度計を具備してなる気相成長装置に導入し、次いで、前記温度定義用の半導体基板の前記一面に温度定義用の気相成長膜を形成しつつ前記校正済みの温度計によって前記温度定義用の気相成長膜の成長温度を測定し、次いで、前記温度定義用の半導体基板に設けられた各校正穴のうち前記温度定義用の気相成長膜によって埋められた校正穴を、前記温度計で計測された成長温度に対応する校正穴として選定することで、前記校正穴に対して予め温度が定義づけられることが好ましい。
また、本発明の気相成長装置の温度計の校正方法においては、校正済みの温度計が、基準温度計によって予め校正されていることが好ましく、基準温度計としては、熱電対等が好ましい。
また、本発明の気相成長装置の温度計の校正方法においては、前記半導体基板がシリコンウェーハからなることが好ましい。
次に、本発明の温度校正用の半導体基板は、容積が相互に異なる複数の校正穴が一面に設けられ、前記の各校正穴には予め特定の温度がそれぞれ定義づけられていることを特徴とする。
また、本発明の温度校正用の半導体基板においては、前記半導体基板と同じものを用意し、次いで、この用意された半導体基板を、校正済みの温度計を具備してなる気相成長装置に導入し、次いで、前記半導体基板の前記一面に気相成長膜を形成しつつ前記校正済みの温度計によって前記気相成長膜の成長温度を測定し、次いで、前記半導体基板に設けられた各校正穴のうち前記気相成長膜によって埋められた校正穴を、前記温度計で計測された成長温度に対応する校正穴として選定することで、前記校正穴に対して予め温度が定義づけられることが好ましい。
また、本発明の温度校正用の半導体基板においては、前記半導体基板がシリコンウェーハからなることが好ましい。
また、本発明の温度校正用の半導体基板においては、校正済みの温度計が、基準温度計によって予め校正されていることが好ましく、基準温度計としては、熱電対等が好ましい。
次に、本発明の温度測定用の半導体基板は、容積が相互に異なる複数の校正穴からなる校正穴群が、前記半導体基板の一面の複数箇所に設けられており、前記の各校正穴には予め特定の温度がそれぞれ定義づけられていることを特徴とする。
また本発明は、前記複数の校正穴が、その深さ寸法が異なるように形成されてることができる。
本発明の気相成長装置の温度計の校正方法によれば、複数の校正穴を有する半導体基板に対して気相成長膜を形成し、各校正穴のうち気相成長膜によって埋められた穴を選別し、この校正穴に定義づけられた温度によって温度計の校正を行うので、校正を行うたびに気相成長装置の成膜室を大気中に暴露する必要がない。これにより、校正作業後の装置の再稼働をごく短時間のうちに開始することができ、気相成長装置の稼働率を向上できる。
また、気相成長膜を形成する以外の作業としては、各校正穴のうち気相成長膜によって埋められた穴を選別するだけなので、校正作業を比較的単純かつ簡易に行うことができる。
また、熱電対を組み込んだ測定用サセプタなどを用いることがないため、実際の気相成膜中における温度計測状態で校正作業をおこなうことができるので、温度計校正の精度をより一層向上することができる。
更に、本発明の気相成長装置の温度計の校正方法によれば、校正済みの温度計を備えた気相成長装置を利用して、半導体基板の校正穴の温度の定義づけを行うので、温度の校正を正確に行うことができる。また、校正済みの温度計は、従来と同様に、熱電対等の基準温度計を用いて校正されたものであるが、この温度計の校正は1度行うだけで良い。つまり、この校正済みの温度計がいわば一次標準となり、この温度計(一次標準)によって温度が正確に定義づけされた校正穴を有する半導体基板はいわば二次標準となる。従って、定期的に行われる通常の温度計の校正をこの二次標準を用いて行うことで、校正のたびに気相成長装置の成膜室を大気中に暴露する必要がなく、校正作業を短時間でしかも校正後の気相成長装置の再稼働を迅速に行うことができる。しかも、実際の気相成膜中における温度計測状態で校正作業をおこなうことができる。
ここで、温度定義づけをおこなう校正穴の埋まり度合いは、SEM(走査顕微鏡)等による観察や、レーザー面検機、パーティクルカウンター、FT−IR(赤外線分光光度計)などによる観察でおこなうことができる。また、温度定義づけをおこなう校正穴の埋まり度合いは、あらかじめウェーハ表面付近の気相成膜条件が明らかになっている気相成長装置において、所定の気相成膜条件によって気相成膜をおこない、この結果から、校正穴が完全に埋まってその痕跡の判別が付くか付かない程度に平坦になったもの、あるいは、校正穴の輪郭は明確ではないが周囲より陥没(凹んで)してその痕跡は判別できるもの、そして、校正穴の輪郭が明確に判別できるものというランクに区別して、設定された校正穴の体積ごとにこれらの状態がどのランクにあるかを判別することができる。このランクの例として図10の結果を示すことができる。なお、本発明において、校正穴が埋まったとは、上記のランクを示すいずれかの状態を示す。
また、本発明の温度校正用の半導体基板によれば、この半導体基板に気相成長膜を形成した後に、各校正穴のうち気相成長膜によって埋められた穴を選別し、この校正穴に定義づけられた温度によって温度計の校正を行うので、校正を行うたびに気相成長装置の成膜室を大気中に暴露する必要がなく、校正作業後の装置の再稼働を比較的短時間のうちに開始することができ、気相成長装置の稼働率を向上できる。
また、気相成長膜を形成する他は、各校正穴のうち気相成長膜によって埋められた穴を選別するだけなので、校正作業を比較的単純かつ簡易に行うことができる。
更に、本発明の温度測定用の半導体基板によれば、この半導体基板に対して気相成長膜を形成し、校正穴群の各校性穴の気相成長膜による埋まり状況を観察することで、半導体基板の面内温度分布を知ることができ、更には気相成長装置の成膜室内部における温度分布を知ることができる。
また本発明は、前記複数の校正穴が、その深さ寸法が異なるように形成されていることができ、それぞれの校正穴の深さ寸法は、温度校正時、および/または温度測定時に設定される気相成膜される膜厚に対して、この膜厚の1/4〜1/3〜1/2程度の値で段階的に異なる用に設定することができ、これにより、温度に対する感度を充分得ることが可能となる。上記の膜厚に対する範囲以外では、温度に対する測定精度が悪くなり好ましくない。また、校正穴における深さ寸法の設定は、前記膜厚の1/4〜2倍の範囲で設定することができる。これにより、成膜条件付近の温度を感度よく測定可能となる。この場合、たとえば、校正穴の径寸法は、深さ寸法の1.2〜1.7倍、好ましくは1.5倍に設定することができる。これにより、校正穴をレーザー加工等によって形成する際に、迅速にかつ容易に校正穴を形成することができるため好ましい。
以下、本発明の実施の形態を図面を参照して説明する。尚、以下の説明において参照する図は、本実施形態の温度校正用の半導体基板等の構成を説明するための図であり、図示される各部の大きさや厚さや寸法等は、実際の半導体基板等の寸法関係とは異なる場合がある。
図1は、本実施形態の温度校正用の半導体基板を示す平面模式図であり、図2は、図1のA−A’線に対応する断面模式図である。また、図3(a)は、温度校正用の半導体基板の要部を示す断面模式図であり、図3(b)は平面模式図である。
図1及び図2に示す温度校正用の半導体基板1(以下、温度校正用ウェーハと表記する)は、ドーパントが添加されたシリコン等からなる半導体ウェーハ2から概略構成されている。この半導体ウェーハ2は、CV法、FZ法等の方法で育成されたシリコン単結晶から切り出されたウェーハである。図1及び図2に示すように、この半導体ウェーハ2の一面2aのほぼ中央には、容積が相互に異なる複数の校正穴3a〜3dからなる校正穴群3が設けられている。
図3(a)及び図3(b)に示すように、各校正穴3a〜3dはそれぞれ略立方体形状とされている。また、図3(a)に示すように、各校正穴3a〜3dは段階的に穴の深さd3a〜d3dが異なるように形成されている。即ち、d3a<d3b<d3c<d3dとされている。また図3(b)に示すように、各校正穴3a〜3dはいずれも平面視略矩形であって全て同じ開口面積とされている。これにより、各校正穴3a〜3dの各容積V3a〜V3dの関係が、V3a<V3b<V3c<V3dとされている。
各校正穴3a〜3dを平面視したときの一辺の長さは、例えば5μm〜100μmの範囲が好ましく、より好ましくは、7.5μm〜60μmの範囲とすることができる。これにより、各校正穴3a〜3dを平面視したときの開口面積は、例えば25μm〜10 μmの範囲、より好ましくは、56μm〜3600μmの範囲とされる。また、校正穴3a〜3dの深さは、径寸法の2/3程度、具体的には、3.3〜66μm、5〜40μmに設定されることが好ましい。校正穴3aの深さd3aは例えば9μm〜11μmの範囲が好ましく、校正穴3bの深さd3bは例えば19μm〜21μmの範囲が好ましく、校正穴3cの深さd3cは例えば29μm〜31μmの範囲が好ましく、校正穴3dの深さd3dは例えば39μm〜41μmの範囲が好ましい。
従って校正穴3aの容積V3aは550μm〜570μmの範囲とされ、校正穴3bの容積V3bは4450μm〜4550μmの範囲とされ、校正穴3cの容積V3cは15000μm〜15200μmの範囲とされ、校正穴3dの容積V3dは35600μm〜36400μmの範囲とされる。
各校正穴3a〜3dは、例えば、レーザー加工法等の手段により形成される。各校正穴3a〜3dの深さ及び開口面積は、加工の際の加工条件等を適宜設定することによって調整される。各校正穴3a〜3dの配置関係は、図1〜図3に示すように4個一列に配列しても良く、2個2列に配列しても良い。また、校正穴の数は4個に限らず、1個以上であればいくつでも良い。
また、各校正穴3a〜3dには、以下に述べる手順によって、予め特定の温度がそれぞれ定義づけられる。
まず、図4に示すように、校正済みの温度計が備えられた気相成長装置であるエピタキシャル膜製造装置を用意する。
図4に示すエピタキシャル膜製造装置11は、半導体基板1の一面と反対側の他面2bをサセプタ13によってほぼ水平に支持する枚葉式のエピタキシャル膜製造装置11である。このエピタキシャル膜製造装置11は、上側ドーム14及び下側ドーム15により形成される成膜室16と、この成膜室16の内部に配置された円板状のサセプタ13と、成膜室16の上側、すなわち半導体基板1の一面2a側に配置された表側ヒータ群17と、成膜室16の下側、すなわち半導体ウェーハ2の他面2b側に配置された裏側ヒータ群18とを具備して概略構成されている。
円板状のサセプタ13は、回転軸13aによって回転自在に支持されている。また、回転軸13aには放射方向に延びる支持アーム13bが取り付けられ、この支持アーム13bの先端には支持ピン13cが取り付けられ、支持ピン13cがサセプタ13の外縁部13dに接合されている。また回転軸13aには、リフトアーム13eが取り付けられている。リフトアーム13eは、貫通孔13fを有する円菅状の本体部13fと、本体部13fの一端部から放射方向に沿って延びるアーム部13gとから構成されている。本体部13fの貫通孔13fに回転軸13aが挿入されており、回転軸13aの軸方向に沿ってリフトアーム13eが可動自在とされている。一方、サセプタ13には半導体基板1を支持するための可動ピン13hが取り付けられている。支持アーム13bには通孔13iが設けられるとともにサセプタ13には貫通孔13jが設けられ、可動ピン13hがこれら通孔13iと貫通孔13jとを貫通している。また、可動ピン13hの真下にはリフトアーム13eのアーム部13gの先端が配置され、リフトアーム13eが上下することに連動して可動ピン13hも上下するように構成されている。
可動ピン13hの上下動に伴って、半導体基板1がサセプタ13上で可動ピン13hによって可動自在に支持される。これにより、半導体基板1の成膜室16に対する導入及び排出を容易にしている。
次に、成膜室16を構成する上側ドーム14及び下側ドーム15はドーム支持部材19によって支持固定されている。上側ドーム14及び下側ドーム15は石英等の透明な部材からなり、成膜室16の外側に配置された表側ヒータ群17及び裏側ヒータ群18によってサセプタ13及び半導体基板1が加熱されるようになっている。またドーム支持部材19にはガス流入口19a及びガス流出口19bが設けられており、シラン等の反応ガスを成膜室16内部に流通させるようになっている。
また、成膜室16の外側には放射温度計20が設置されており、半導体基板1の一面2aの中央部の温度を計測できるようになっている。この放射温度計20は、熱電対等の基準温度計によって予め校正されている。
また、表側ヒータ群17は複数のヒータ17aが規則的に配列されて構成されている。裏側ヒータ群18についても表側ヒータ群17と同様に、複数のヒータ18aが規則的に配列されて構成されている。表側ヒータ群17及び裏側ヒータ群18を構成するヒータ17a、18aには、例えばハロゲンヒータ等のランプヒータ、赤外線ヒータ等を用いることができる。各ヒータの出力を制御することによって、成膜室16内部の温度を制御できるようになっている。
次に、上記構成のエピタキシャル膜製造装置11を用いての、温度校正用の半導体基板1の各校正穴3a〜3dの定義づけの手順について説明する。まず、上記構成のエピタキシャル膜製造装置11に上述の半導体基板1を導入し、成膜室16内のサセプタ13上に半導体基板1を一面2aを上側に向けて設置する。
次に、成膜室16内をArおよび/または水素を含むキャリヤガスによる雰囲気とし、成膜室16内を1070〜1200℃程度、好ましくは1100〜1170℃程度、さらに好ましくは1120〜1150℃程度のエッチング温度まで加熱するとともに、水素雰囲気により半導体基板1の一面2aを水素ベークする。次に、キャリヤガスである水素に加えて塩化水素ガスを15秒から1分半程度の時間で供給して半導体基板1の一面2aをエッチングしてパーティクル等を除去する。次に表側ヒータ群17及び裏側ヒータ群18を作動させて成膜室16内の温度を所定の成長温度に設定し、シラン、ジシラン、トリクロルシラン等を含む反応ガス(成膜ガス)を成膜レートが膜厚で1.0μm/分〜4.0μm/分、好ましくは2.5〜3.5μm/minとなる流量で導入してエピタキシャル膜(気相成長膜)を成長させる。反応ガスとして具体的には、TCS(トリクロロシラン)等を用いる。また、反応時間は5min〜20minの範囲、好ましくは350〜420secとする。更に、エピタキシャル膜形成中の成膜温度を放射温度計20によって正確に測定する。エピタキシャル膜の成長後、成膜室16内を降温し、次に成膜室16から処理済の半導体基板1を取り出し、成膜室16内部に塩化水素ガスを供給して成膜室16の内壁面に付着したシリコンの堆積物をエッチングして除去する。このようにして一連の処理が終了する。
次に、成膜温度を変えること以外は上記の一連の処理と同様にして、別の温度校正用の半導体基板1に対してエピタキシャル膜の形成を行う。
図5には、エピタキシャル膜の形成後の半導体基板1の断面模式図を示す。
図5(a)は、放射温度計20による成長温度Tの測定値がt℃を示した条件での、半導体基板1の要部の断面模式図である。成長温度T=t℃の場合には、半導体基板1に設けられた各校正穴3a〜3dのうち、穴の深さが最も小さな校正穴3aのみがエピタキシャル膜30によって完全に埋められ、残りの校正穴3b〜3dについてはエピタキシャル膜30の表面に凹部30aが残り、完全に埋められていない。そこで、校正穴3aには温度tを定義づける。
次に図5(b)には、放射温度計20による成長温度Tの測定値がt℃(ただし、t<t)を示した条件での、半導体基板1の要部の断面模式図である。成長温度T=t℃の場合には、半導体基板1に設けられた各校正穴3a〜3dのうち、校正穴3a及び3bがエピタキシャル膜30によって完全に埋められ、残りの校正穴3c〜3dについてはエピタキシャル膜30の表面に凹部30aが残り、完全に埋められていない。そこで、温度tにおいて初めて埋められた校正穴3bには温度tを定義づける。
同様に、図5(c)には、放射温度計20による成長温度Tの測定値がt℃(ただし、t<t)を示した条件での、半導体基板1の要部の断面模式図である。成長温度T=t℃の場合には、半導体基板1に設けられた各校正穴3a〜3dのうち、校正穴3a〜3cがエピタキシャル膜30によって完全に埋められ、残りの校正穴3dについてはエピタキシャル膜30の表面に凹部30aが残り、完全に埋められていない。そこで、温度tにおいて初めて埋められた校正穴3cには温度tを定義づける。
同様に、図5(d)には、放射温度計20による成長温度Tの測定値がt℃(ただし、t<t)を示した条件での、半導体基板1の要部の断面模式図である。成長温度T=t℃の場合には、半導体基板1に設けられた各校正穴3a〜3dの全てがエピタキシャル膜30によって完全に埋められる。そこで、温度tにおいて初めて埋められた校正穴3dには温度tを定義づける。
以上説明したように、上述の半導体基板1の各校正穴3a〜3dは、成長温度の上昇に伴って容積(深さ)が小さな順からエピタキシャル膜によって完全に埋められる。そこで、例えば温度tの時に初めて完全に埋められた校正穴3aについては上述のように温度tを定義づけされる。即ち、上述のエピタキシャル膜の成長条件(ただしT=t)下でエピタキシャル膜を成長させると、校正穴3aがエピタキシャル膜により常に完全に埋められ、他の校正穴3b〜3dについては常に埋まらないのである。
同様に、校正穴3bについては、上述のエピタキシャル膜の成長条件(ただしT=t)下でエピタキシャル膜を成長させると、校正穴3a及び3bがエピタキシャル膜により常に完全に埋められ、他の校正穴3c〜3dについては常に埋まらない。よって、校正穴3bは温度tと定義づけされる。
同様にして、校正穴3cについては温度tと定義づけされ、校正穴3dについては温度tと定義づけされる。
即ち、半導体基板1における校正穴3aは温度t用の校正穴となり、校正穴3b〜3dはそれぞれ、温度t〜t用の校正穴となる。
なお、図5では説明の便宜上、断面模式図を用いてエピタキシャル膜による各校正穴の埋まり具合を説明したが、実際に埋まり具合を判定する際には、半導体基板1の一面2aを電子顕微鏡等で平面視して各校正穴3a〜3dの埋まり具合を確認すればよい。
次に、上記の半導体基板1を用いた、エピタキシャル膜製造装置の温度計の校正方法を説明する。
まず、未校正状態の放射温度計が備えられていること以外は図4に示すエピタキシャル膜製造装置と同じ構成のエピタキシャル膜製造装置を用意する。このエピタキシャル膜製造装置の温度計が校正の対象となる。
次に、エピタキシャル膜製造装置の成膜室に上述の半導体基板1を導入し、先に説明した一連の処理手順と同様にして、半導体基板1の一面上にエピタキシャル膜を形成する。成長温度は、概ね温度t〜tの範囲内になるように調整する。このときの成長温度を未校正の温度計で計測しておく。
次に、エピタキシャル膜形成後の半導体基板1を取り出して、校正穴3a〜3dの埋まり具合を電子顕微鏡等で確認する。図6に示すように、この例では、半導体基板1に設けられた各校正穴3a〜3dのうち、校正穴3a〜3bがエピタキシャル膜30によって完全に埋められ、残りの校正穴3c〜3dについてはエピタキシャル膜30の表面に凹部が残り、完全に埋められていない状態である。即ち、tと定義づけされた校正穴3bまで埋められている。このことから、成膜室内部における実際の成長温度Tは、t℃に達していたものと推測される。
一方で、未校正の温度計が、成膜時の温度としてt(t≠t)を指し示していたとする。そうとすると、本来は温度計がt℃を指し示すものであるところ、実際にはt℃を指し示していたことになる。そこで、温度計がt℃と指し示すところをt℃を指し示すように校正する。このようにして、温度計の校正を行えばよい。
また、今回は温度tについて校正したが、他の温度t、t、t等についても同様にして順次校正を行うことで、温度計の精度を広い範囲で校正することが可能になる。
以上説明したように、上記の温度校正用の半導体基板1によれば、半導体基板1にエピタキシャル膜を形成した後に、各校正穴3a〜3dのうちエピタキシャル膜によって完全に埋められた穴を選別し、選別された校正穴に定義づけられた温度によって温度計の校正を行うので、校正を行うたびにエピタキシャル膜製造装置の成膜室を大気中に暴露する必要がなく、校正作業後の装置の再稼働を比較的短時間のうちに開始することができ、エピタキシャル膜製造装置の稼働率を向上できる。
また、エピタキシャル膜を形成する他は、各校正穴のうちエピタキシャル膜によって完全に埋められた穴を選別するだけなので、校正作業を比較的単純かつ簡易に行うことができる。
また、上記のエピタキシャル膜製造装置の温度計の校正方法によれば、複数の校正穴3a〜3dを有する半導体基板1に対してエピタキシャル膜を形成し、各校正穴3a〜3dのうちエピタキシャル膜によって完全に埋められた穴を選別し、この校正穴に定義づけられた温度によって温度計の校正を行うので、校正を行うたびにエピタキシャル膜製造装置の成膜室を大気中に暴露する必要がない。これにより、校正作業後の装置の再稼働を比較的短時間のうちに開始することができ、エピタキシャル膜製造装置の稼働率を向上できる。
また、エピタキシャル膜を形成する他は、各校正穴3a〜3dのうちエピタキシャル膜によって完全に埋められた穴を選別するだけなので、校正作業を比較的単純かつ簡易に行うことができる。
更に、上記のエピタキシャル膜製造装置の温度計の校正方法によれば、校正済みの温度計を備えたエピタキシャル膜製造装置を利用して、半導体基板1の校正穴3a〜3dの温度の定義づけを行うので、温度の校正を正確に行うことができる。また、校正済みの温度計は、従来と同様に、熱電対等の基準温度計を用いて校正されたものであるが、この温度計の校正は1度行うだけで良い。つまり、この校正済みの温度計がいわば一次標準となり、この温度計(一次標準)によって温度が正確に定義づけされた校正穴3a〜3dを有する半導体基板1はいわば二次標準となる。従って、定期的に行われる通常の温度計の校正をこの二次標準を用いて行うことで、校正のたびにエピタキシャル膜製造装置の成膜室を大気中に暴露する必要がなく、校正作業を短時間でしかも校正後のエピタキシャル膜製造装置の再稼働を迅速に行うことができる。
なお、半導体基板1に設ける校正穴の形状は、上述したものに限らず、様々な形態の校正穴を用いることが可能である。図7(a)〜図7(d)には、校正穴の形状の例を示す。即ち、校正穴としては、図7(a)に示すように逆四角錐形状の穴でも良く、図7(b)に示すように開口部が平面視円形で内部が断面視略U字状の穴でも良い。また、図7(c)に示すように逆円錐形状の穴でも良く、図7(d)に示すように開口部が平面視略矩形で内部が断面視略V字状の穴でも良い。
また、校正穴の別の例として、図7(e)に示すような穴を用いても良い。この図7(e)に示す校正穴3eは、平面視略矩形状であり、かつ穴を断面視したときの穴の底面が半導体基板1の一面に対して傾斜しているものである。このような構成によって、校正穴3eの深さが、穴の長手方向に沿って徐々に変化している、つまり、図において左から右へと深さ寸法が徐々に大きくなるように変化して設定されている。このような構成の校正穴3eに対してエピタキシャル膜の成形を行うと、図7(f)に示すように、校正穴3eの長手方向に沿って深さが浅い側から順に校正穴3eが埋められてゆく。成長温度が高くなるにつれて、穴の深さの大きい部分がエピタキシャル膜によって埋められていく。従って、校正穴3eの全長Lに対して長さlの分だけエピタキシャル膜が埋まったときの成長温度Tが例えばtであったとすれば、長さlが温度tと定義づけられる。
従って、図7(e)に示す深さ寸法が変化する校正穴を用いることで、複数の温度の定義づけを行うことができ、校正穴1つで広い温度範囲の校正が可能になる。
また、上記の半導体基板は温度校正用のみならず、温度測定用として用いることもできる。
図8には、本実施形態の半導体基板を温度測定用の基板として用いる例を示す。図8に示す半導体基板41には、複数の校正穴3a〜3dからなる校正穴群3が、半導体基板41の中央に1つ、半導体基板の周縁部に4つ、合計で5つ設けられている。各校正穴3a〜3dはそれぞれ、温度t〜tに定義づけされている。
この半導体基板41を用いて上述の一連の処理によりエピタキシャル膜の形成を行い、その後、各校正穴群3…における校正穴3a〜3dのエピタキシャル膜による埋まり具合を確認することで、半導体基板41の一面上における温度分布を計測することが可能になる。
このように、図8に示す半導体基板41によれば、校正穴群における各校正穴のエピタキシャル膜による埋まり状況を観察することで、半導体基板41の面内温度分布を知ることができ、更にはエピタキシャル膜製造装置の成膜室内部におけるウェーハ上の温度分布を知ることができる。
(実験例1)
単結晶シリコンからなる直径200mm、厚さ750μmの半導体ウェーハを6枚用意し、各半導体ウェーハの一面のほぼ中央部に、レーザー加工法によって、平面視した開口部形状が直径30μmの円形であり、内部が断面視略U字状であって深さが20μmの校正穴を形成した。
次に、図4に示すような、校正済みの放射温度計を備えたエピタキシャル膜製造装置を用意し、このエピタキシャル膜製造装置に成膜室に半導体ウェーハを導入した。次に、成膜室内を水素;Ar=15:1〜16:1の水素雰囲気とし、成膜室内を1120℃のエッチング温度まで加熱して半導体基板1の一面2aを水素ベークした。次に、塩化水素ガスをArに対応する流量で30sec供給して半導体基板の一面をエッチングしてパーティクル等を除去した。次に表側ヒータ群及び裏側ヒータ群を作動させて成膜室内の温度を1135℃〜1075℃の成長温度に設定し、ウェーハを10rpmで回転させて、TCS(トリクロロシラン)からなる反応ガスを水素と混合し成膜レートが1135℃において膜厚で3.0μm/minとなる流量で導入してエピタキシャル膜を成長させた。成膜レートは各温度一定とし、反応時間は400secとした。このときの成膜温度を放射温度計によって正確に測定した。エピタキシャル膜の成長後、成膜室内を降温し、次に成膜室から処理済の半導体基板を取り出した。
取り出された各半導体ウェーハについて、校正穴付近を平面視したときの形態を走査型電子顕微鏡で観察した。SEM写真を図9に示す。図9は、成膜温度1075℃、1090℃、1100℃、1110℃、1120℃及び1135℃の各成長温度における、校正穴のエピタキシャル膜による埋まり具合を示すSEM写真である。
図9に示すように、成長温度が1075℃〜1135℃の範囲では、エピタキシャル膜によって校正穴が完全に埋められていないことがわかる。また、成膜温度が低くなるにつれて、校正穴に対応する部分における凹部が大きくなっていることがわかる。本実験例では、校正穴が完全に埋まらなかったが、成長温度を10135℃より高くすることで、校正穴が完全に埋められるものと予想される。
(実験例2)
単結晶シリコンからなる直径300mm、厚さ750μmの半導体ウェーハを用意し、半導体ウェーハの一面のほぼ中央部に、レーザー加工法によって、平面視した開口部形状が円形であり、内部が断面視略U字状であって最大径が7.5μm、15μm、30μm、45μm、60μmの校正穴を5つ形成した。この際の校正穴の深さ寸法は、5μm、10μm、20μm、30μm、40μmであった。
次に、図4に示すような、校正済みの放射温度計を備えたエピタキシャル膜製造装置を用意し、このエピタキシャル膜製造装置に成膜室に半導体ウェーハを導入した。次に、実験例1と同様に水素ベーク、パーティクル等の前処理を行った。次に表側ヒータ群及び裏側ヒータ群を作動させて成膜室内の温度を1135℃の成長温度に設定し、ウェーハを10rpmで回転させて、TCSからなる反応ガスを実験例1と同様にして3.0μ/minの成膜レートとなる流量で導入してエピタキシャル膜を成長させた。反応時間は400sec、成膜厚みは20μmとした。このときの成膜温度を放射温度計によって正確に測定した。エピタキシャル膜の成長後、成膜室内を降温し、次に成膜室から処理済の半導体基板を取り出した。
取り出された各半導体ウェーハについて、校正穴付近を平面視したときの形態を走査型電子顕微鏡で観察した。SEM写真を図10に示す。図9は、成膜温度1075℃における、深さ5〜40μmの各校正穴のエピタキシャル膜による埋まり具合を示すSEM写真である。
図10に示すように、成膜厚みは20μmでは、深さが5〜10μmの校正穴については、エピタキシャル膜によって校正穴が完全に埋められていることがわかる。一方、深さが20〜40μmの校正穴については、エピタキシャル膜によって校正穴が完全に埋められていないことがわかる。従って、平面視した開口部形状が直径15μmの円形であり、かつ内部が断面視略U字状であって深さが10μmの校正穴については、上記の処理時間400secにおいて定義づける温度を1135℃にできることがわかる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、校正穴の体積が変化するように、校正穴の開口面積を一定とすることが可能な一方、深さのみを変化させることや、開口面積及び深さの両方を変化させても良い。
また、半導体ウェーハはシリコンウェーハに限らず、化合物半導体からなるウェーハを用いても良い。更に気相成長膜はシリコンからなるエピタキシャル膜に限らず、その他の材質のエピタキシャル膜であっても良いし、CVD膜等であっても良い。
図1は、本発明の実施形態である温度校正用の半導体基板の平面模式図である。 図2は、図1のA−A’線に対応する断面模式図である。 図3は、本発明の実施形態である温度校正用の半導体基板の要部を示す図であって、(a)は断面模式図であり、(b)は平面模式図である。 図4は、校正済みの温度計を備えた気相成長装置の側面模式図である。 図5は、温度校正用の半導体基板に対して、図4に示す気相成長装置によって気相成長膜を形成した状態を示す図であって、(a)は温度tにおいて気相成長膜を形成した状態を示す断面模式図であり、(b)は温度tにおいて気相成長膜を形成した状態を示す断面模式図であり、(c)は温度tにおいて気相成長膜を形成した状態を示す断面模式図であり、(d)は温度tにおいて気相成長膜を形成した状態を示す断面模式図である。 図6は、温度校正用の半導体基板に対して、未校正の温度計を備えた気相成長装置によって気相成長膜を形成した状態を示す断面模式図である。 図7は、温度校正用の半導体基板に設ける校正穴の例を示す図である。 図8は、本発明の実施形態である温度測定用の半導体基板の平面模式図である。 図9は、エピタキシャル膜形成後の実験例1の半導体基板の校正穴の状態を示すSEM写真である。 図10は、エピタキシャル膜形成後の実験例2の半導体基板の校正穴の状態を示すSEM写真である。
符号の説明
1…温度校正用の半導体基板、2a…一面、3…校正穴群、3a、3b、3c、3d…校正穴、11…エピタキシャル膜製造装置(気相成長装置)、30…エピタキシャル膜(気相成長膜)、41…温度測定用の半導体基板

Claims (2)

  1. 容積が相互に異なる複数の校正穴が一面に設けられ、前記の各校正穴には予め特定の温度がそれぞれ定義づけられている温度校正用の半導体基板を用意し、前記温度校正用の半導体基板を、未校正の温度計を具備してなる気相成長装置に導入して前記一面に温度校正用の気相成長膜を形成しつつ前記温度校正用の気相成長膜の成長温度を未校正の温度計で計測する工程と、
    前記の各校正穴のうち、前記温度校正用の気相成長膜によって埋められた校正穴を選定し、選定された前記校正穴に定義づけられている温度によって前記未校正の温度計を校正する工程とからなることを特徴とする気相成長装置の温度計の校正方法。
  2. 前記温度校正用の半導体基板と同じ複数の校正穴が一面に設けられている温度定義用の半導体基板を、校正済みの温度計を具備してなる気相成長装置に導入し、次いで、前記温度定義用の半導体基板の前記一面に温度定義用の気相成長膜を形成しつつ前記校正済みの温度計によって前記温度定義用の気相成長膜の成長温度を測定し、次いで、前記温度定義用の半導体基板に設けられた各校正穴のうち前記温度定義用の気相成長膜によって埋められた校正穴を、前記温度計で計測された成長温度に対応する校正穴として選定することで、前記校正穴に対して予め温度が定義づけられることを特徴とする請求項1に記載の気相成長装置の温度計の校正方法。
JP2007284511A 2007-10-31 2007-10-31 気相成長装置の温度計の校正方法 Active JP5200492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007284511A JP5200492B2 (ja) 2007-10-31 2007-10-31 気相成長装置の温度計の校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007284511A JP5200492B2 (ja) 2007-10-31 2007-10-31 気相成長装置の温度計の校正方法

Publications (2)

Publication Number Publication Date
JP2009111295A JP2009111295A (ja) 2009-05-21
JP5200492B2 true JP5200492B2 (ja) 2013-06-05

Family

ID=40779442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007284511A Active JP5200492B2 (ja) 2007-10-31 2007-10-31 気相成長装置の温度計の校正方法

Country Status (1)

Country Link
JP (1) JP5200492B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020218484A1 (ja) * 2019-04-26 2020-10-29

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2744139B1 (fr) * 1996-01-31 1998-04-30 Sgs Thomson Microelectronics Procede d'etalonnage de temperature d'un reacteur d'epitaxie
JP4426024B2 (ja) * 1999-09-02 2010-03-03 東京エレクトロン株式会社 熱処理装置の温度校正方法
JP2004260002A (ja) * 2003-02-26 2004-09-16 Fujitsu Ltd 基板温度検出装置、その製造方法及び基板温度検出方法

Also Published As

Publication number Publication date
JP2009111295A (ja) 2009-05-21

Similar Documents

Publication Publication Date Title
JP5373629B2 (ja) 高一様性のホウ素ドープト単結晶ダイヤモンド材料
CN104377140B (zh) 用于提高衬底载体的性能的方法
US4388342A (en) Method for chemical vapor deposition
JP6291478B2 (ja) リアクタ装置内においてウェハを支持するためのサセプタアセンブリ
JP2015516685A5 (ja)
TWI704253B (zh) 在半導體晶圓的正面上沉積磊晶層的方法及實施該方法的設備
WO2016027416A1 (ja) 多結晶シリコン棒の製造方法および多結晶シリコン棒
JP2010016183A (ja) 気相成長装置、エピタキシャルウェーハの製造方法
CN110998787B (zh) 由单晶硅构成的外延涂覆的半导体晶片及其制造方法
US20020185053A1 (en) Method for calibrating nanotopographic measuring equipment
JP5098873B2 (ja) 気相成長装置用のサセプタ及び気相成長装置
JP5120789B2 (ja) 半導体製造装置の汚染評価方法
JP5200492B2 (ja) 気相成長装置の温度計の校正方法
JP5920156B2 (ja) エピタキシャルウェーハの製造方法
TW201005803A (en) Silicon epitaxial wafer and method for manufacturing the same
JPWO2006046308A1 (ja) 半導体基板の支持体
JP2006041028A (ja) サセプタ、およびエピタキシャルウェーハの製造方法
JP4508000B2 (ja) エピタキシャル膜の製造方法
JP2008098214A (ja) 熱処理温度の補正方法及び熱処理方法
JP2010040575A (ja) 気相成長装置の温度校正方法、半導体ウェーハの製造方法
JP5942939B2 (ja) エピタキシャルウェーハの製造方法
JP2002039921A (ja) ナノトポグラフィー装置を較正及び検査するための標準体及び該標準体の製造方法
JP5629340B2 (ja) ドープiii−nバルク結晶及び自立型ドープiii−n基板
CN108505114A (zh) 外延生长晶圆及其制造方法
JP2024501866A (ja) 半導体ウエハリアクタ中の輻射熱キャップのためのシステムと方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Ref document number: 5200492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250