TWI629383B - 汽相蝕刻半導體晶圓用於痕量金屬分析的方法 - Google Patents

汽相蝕刻半導體晶圓用於痕量金屬分析的方法 Download PDF

Info

Publication number
TWI629383B
TWI629383B TW106110977A TW106110977A TWI629383B TW I629383 B TWI629383 B TW I629383B TW 106110977 A TW106110977 A TW 106110977A TW 106110977 A TW106110977 A TW 106110977A TW I629383 B TWI629383 B TW I629383B
Authority
TW
Taiwan
Prior art keywords
etching
wafer
chamber
gas
semiconductor wafer
Prior art date
Application number
TW106110977A
Other languages
English (en)
Other versions
TW201736653A (zh
Inventor
法蘭茲 胡爾茲威莫
Original Assignee
世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世創電子材料公司 filed Critical 世創電子材料公司
Publication of TW201736653A publication Critical patent/TW201736653A/zh
Application granted granted Critical
Publication of TWI629383B publication Critical patent/TWI629383B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

用於在蝕刻室內蝕刻位於可旋轉盤上的半導體晶圓的表面層的方法及裝置，其中藉由以下方式來獲得表面的均勻蝕刻：以特定方式將蝕刻氣體引入至蝕刻室中，使得蝕刻氣體流係不直接被引導至晶圓，而是使其首先分佈在蝕刻室內，之後再與待蝕刻的半導體晶圓的表面接觸。

Description

汽相蝕刻半導體晶圓用於痕量金屬分析的方法
本發明係關於一種在處理室中汽相蝕刻（vapour phase etching）半導體晶圓以便分析晶圓表面層內的金屬雜質的方法。本發明特別關於一種用蝕刻與氧化氣體的混合物來蝕刻半導體晶圓的表面層的方法，所述方法允許基於層來蝕刻晶圓表面。被蝕刻的表面層係不限於矽氧化物或矽氮化物層，而亦為單晶或多晶的矽層。
在蝕刻半導體晶圓的表面層之後，用掃描溶液處理被蝕刻的表面，隨後分析晶圓表面層的金屬雜質。
半導體晶圓是半導體材料的切片（slice），半導體材料例如元素半導體（矽、鍺）、化合物半導體（例如，鋁、鎵或銦）或其化合物（例如，Si1-x Gex ，0 ＜ x ＜ 1；AlGaAs、AlGaInP等）。
電子產品（electronics）、微電子產品（microelectronics）及微電機產品（microelectromechanics）需要半導體晶圓作為初始材料，而半導體晶圓必須滿足關於整體與局部平坦度（global and local flatness）、單側參考平坦度（single-side-referenced flatness）（奈米拓撲結構（nanotopology））、粗糙度及清潔度（cleanness）等極端要求。
根據先前技術，半導體晶圓是藉助於多個連續製程步驟而生產，所述步驟通常可分為以下群組： （a）製造一通常為單晶的半導體棒； （b）將棒切成單個晶圓； （c）機械處理； （d）化學處理； （e）化學機械處理； （f）如果適當，另外產生層結構。
在該等處理步驟中的各個期間，都可能發生半導體材料被痕量金屬雜質污染，例如已在 DE 1 544 281 A1中所教示的。在半導體晶圓表面上、在半導體晶圓的表面層中或藉由CVD製程在此一表面上產生的薄膜如磊晶矽層中的此類金屬雜質可能會不利地影響半導體裝置的電學特徵。因此，例如出於品質原因，有必要對此類金屬雜質進行高度敏感且有效的分析，以便測量痕量金屬雜質的量。
為了分析此類痕量金屬雜質，必須蝕刻晶圓的表面以便移除例如限定的晶體矽層從而用於後續表面分析步驟，如2010年1月15日發布之SEMI草稿檔4844：新標準：藉由感應耦合電漿質譜測量矽晶圓表面上的痕量金屬污染物的指南（SEMI Draft Document 4844: New Standard: Guide for the Measurement of Trace Metal Contamination on Silicon Wafer Surface by Inductively Coupled Plasma Mass Spectrometry）中所述。可將各蝕刻方法分成液相蝕刻（liquid phase etching，LPE）法如DE 198 50 838 A1，以及氣相蝕刻（gas phase etching，GPE）法，如EP 0 750 336 A2，後者也稱作汽相分解法。
日本專利申請案JP 2011 129 831A揭露一種用氣相蝕刻法分析矽晶圓表面層上的超痕量金屬（ultra-trace metal）的方法。
根據JP 2011 129 831A，一種使用汽相蝕刻法的分析方法係由以下構成：一第一步驟，在第一步驟期間使蝕刻氣體（分解氣體）與矽晶圓的表面接觸，從而將矽晶圓蝕刻（或分解）到所需厚度（量）；一第二步驟，藉由使用諸如水的溶劑來收集表面層的被蝕刻或分解的物質與金屬雜質而成分析用溶液的形式；以及一第三步驟，分析該分析用溶液。
JP 2011 129 831A教示使用含有臭氧的HF氣體作為蝕刻氣體。副產物殘留在被蝕刻／分解的表面層上，並且必須在副產物生成於表面上之後立即藉由將惰性氣體直接吹到晶圓上來移除／失活（inactivated）。此外，表面上的副產物可藉由將水噴灑到其上而被移除／失活。
在移除副產物之後，可根據JP 2011 129 831A的教示繼續進行以下：用HF氣體的後續疏水化及分析步驟，分析步驟包括微滴（droplet）掃描及收集與被分解物質的收集處理步驟及金屬分析步驟。
遺憾地是，在矽晶圓表面層的蝕刻／分解步驟期間形成的副產物的移除或失活會導致以下表面條件：在被蝕刻層中金屬的高收集效率係不允許的。所得表面條件可能由非常堅固的矽氧化物層組成，對掃描步驟而言矽氧化物層係不易使用。因此，收集效率受到強烈影響，且所得金屬含量可能僅反應了被蝕刻矽層的實際含量的一部分。
WO 2011/083719揭露一種使用氟化氫氣體與氮氧化物氣體的混合物來蝕刻矽晶圓的表面層部分以分析矽晶圓的金屬污染的方法。氮氧化物氣體（亞硝氣（nitrous gas））係在片狀矽存在下藉由使用硝酸（HNO3 ）的分解反應所生成。
根據WO 2011/083719的方法具有二個主要缺點，即，第一是亞硝氣的不受控形成速率（uncontrolled formation rate），其不允許有矽晶圓表面的受控蝕刻製程。第二，用亞硝氣蝕刻係由於次氧化物（suboxide）的局部形成而導致不確定的表面條件。該等次氧化物可能由於微滴撕裂（tear-off）及／或微滴塗抹到表面上而擾亂後續用微滴掃描技術進行的金屬分析。
本發明的目的是解決在藉由使用具有高靈敏度的汽相蝕刻法來分析矽晶圓表面上的超痕量金屬的方法中移除副產物時的明顯問題。
本發明的目的之一是提供一種用於半導體晶圓、較佳為矽晶圓的汽相蝕刻法，其允許在晶體矽層中進行蝕刻，用於以高靈敏度分析晶圓表面層中的痕量金屬雜質。
主要目的之一是實現關於晶體矽被蝕刻層的可靠深度資訊（reliable depth information）。得到可靠深度資訊的關鍵參數是層蝕刻移除的均勻性。利用本發明，可將同一晶圓蝕刻幾次，從而產生各個晶圓的深度輪廓特徵（depth profile）。
所述目的可藉助於一種在蝕刻室1中蝕刻位於可旋轉盤（rotatable plate）3上的半導體晶圓2的表面層的方法來實現，該蝕刻室由以下組成：一底部（bottom）1a，其上方設置有可旋轉盤3；一蓋（cover）1b，其配合至底部1a；至少一個開口7，其分別在蓋中或在蓋1b的下邊緣與底部1a之間；以及一閥（valve）或噴嘴（nozzle）5，其位於可旋轉盤3旁邊，用於透過一開口5a將蝕刻氣體引入蝕刻室1中，其中噴嘴或閥5的開口5a係不直接面向半導體晶圓2的方向。
簡言之，本發明涉及一種在蝕刻室中進行之用於半導體晶圓的後續金屬分析步驟的汽相蝕刻法，半導體晶圓包含具有以下之半導體晶圓基材：前表面與後表面、圓周邊緣及從晶圓的中心軸延伸到圓周邊緣的半徑。
更詳細地，本發明係關於一種分析半導體晶圓的表面層中的痕量金屬雜質的製程，所述製程包括一第一發明性步驟，即步驟I，在第一發明性步驟期間在蝕刻室中用蝕刻氣體將待分析的表面層蝕刻到某一程度，並且用氮氣乾燥被蝕刻的表面層；一後續第二步驟，即步驟II，在第二步驟期間用HF氣體進行標準的疏水化製程；一第三步驟，即步驟III，其是用液體微滴的掃描步驟，以及最後的一第四步驟，即步驟IV，其中針對在步驟III中獲得的微滴進行痕量金屬分析。
下文將更詳細地解釋本發明。
第 1 圖 顯示蝕刻室1的二個示例性簡化實施態樣，其中半導體晶圓2位於可旋轉盤3上，可旋轉盤3可例如藉由軸4旋轉。蝕刻氣體，例如HF與O3 的混合物，是透過噴嘴或閥5的開口（出口）5a而被引入蝕刻室1中，噴嘴或閥5係以特定方式位於可旋轉盤3的旁邊，使得蝕刻氣體流不是直接被引導到晶圓，而是使蝕刻氣體流首先分佈在蝕刻室內，之後再與待蝕刻的半導體晶圓的表面接觸，從而產生被非常均勻蝕刻的表面。
蝕刻室1係由以下組成：一底部1a，其上方設置有可旋轉盤3；以及一蓋1b，其配合至底部1a。此外，蝕刻室1具有至少一個開口7，其允許例如氣態反應產物從室1排出，其中該至少一個開口可例如是管道（pipe）7a （第 1 a 圖 ）或在一側壁（side wall）1c與一底部1a之間的間隙（gap）7b，例如藉由一位於底部1a與側壁1c下邊緣之間的板8推開（第 1 b 圖 ）。
底部1a與蓋1b二者的形態係不限於特定的形式，即使室1的內部幾何形狀係由於被引入至室1中的蝕刻氣體的分佈而對蝕刻製程具有一定的影響。
例如，室1的底部1a可具有矩形或圓形的幾何形狀，而蓋1b可具有不帶任意可區別的側壁的半球形式、可具有帶有一個側壁1c與平坦或半球形頂部1d的圓柱形式、或者可具有帶有四個側壁1c與一個平坦頂部1d的矩形形式。對於本發明，如果要將蓋1b完全移除或者僅將頂部1d單獨移除以便允許將晶圓2裝載到盤3上或從盤3卸載晶圓2，則其是不重要的。
第 1 a 圖 顯示由底部1a與蓋1b組成的蝕刻室1的示例性實施態樣，其中蓋1b由至少一個側壁1c與頂部1d組成。在第 1 a 圖 中所示的示例性實施態樣中，蓋1b具有平坦的頂部1d。在該實施態樣中，氮氣可經由噴嘴或閥6被引入而用於乾燥晶圓2的被蝕刻表面。在蝕刻晶圓2前側期間形成的氣態反應產物係經由開口7a而從蝕刻室1中被移除。開口7a可例如是第 1 a 圖 所示的一種管道或者在至少一個側壁中只是一個洞。噴嘴或閥6與開口管道7a二者分別位於蝕刻室1的該實施態樣中，例如位於所述室的四個側壁1c （出於圖解原因僅顯示二個）中的一個中。
應當指出，用於以氮氣乾燥晶圓2的被蝕刻表面的噴嘴或閥6亦可位於蝕刻室外部（圖未顯示）。
此外，代替位於蝕刻室1的側壁1c中的開口管道7a，此一開口亦可在蝕刻室1的底部1a內或在底部1a與側壁1c之間實現。開口的該第二實施態樣可例如藉由一或多個板來實現，所述板位於底部與側壁的至少一者之間，且具有一定高度，從而造成間隙7b，間隙7b允許例如蝕刻製程的反應產物離開蝕刻室1，或利用一或多個開口管道7a來實現，所述開口管道位於至少一個側壁的邊緣處，其中所述邊緣係指向蝕刻室1的底部1a。
第 1 b 圖 顯示具有凸狀（convex）頂部1d作為實例的蝕刻室1的第二實施態樣，其中頂部1d較佳為圓形的。在圓形頂部1d的情形下，反應室僅由一個圓形側壁1c組成。在該實施態樣中，用於以氮氣乾燥晶圓2的被蝕刻表面的噴嘴或閥6係位於例如蝕刻室的外部。因此，為了乾燥晶圓2的被蝕刻表面，必須移開蓋1b。出於示例性目的，在該實施態樣中，藉由至少一個板8建立的間隙7b係位於側壁的邊緣處，其中所述邊緣係指向蝕刻室1的底部1a，但是該第二實施態樣並不限於該形式。關於閥或噴嘴6以及開口管道7a或間隙7b的位置，在第1a圖的描述中所給出的細節可適用於此。
如果如第1b圖中所示使用至少一個板8，則至少一個側壁不會緊密地配合至底部1。反應產物及／或氮氣可透過該間隙7b而離開室1。至少一個板的高度係決定間隙7b的高度。
在下文中，開口管道7a與間隙7b二者都被稱作開口7，因為開口7不限於任一實施態樣。
第 2 圖 顯示用於將蝕刻氣體引入蝕刻室1中的噴嘴或閥5的開口5a的二種其它示例性形式。出於簡化原因，用於以氮氣乾燥晶圓2的被蝕刻表面的任一噴嘴或閥6與任一開口7在第 2 圖 中都未顯示。此外，也出於簡化原因，第 2 圖 中僅顯示具有至少一個側壁1c與頂部1d的蓋1b的一部分。根據第 2 a 圖 ，噴嘴或閥5的出口5a與位於可旋轉盤3上的晶圓2的前側平行，可旋轉盤3可例如藉由軸4旋轉。出口5a允許蝕刻氣體呈垂直V型地釋放到蝕刻室1中。根據第2b圖，噴嘴或閥5的開口5a指向相對於位於盤3上的晶圓2的蝕刻室1的側壁，盤3可例如藉由軸4旋轉。
第 3 圖 顯示在如下恆定的蝕刻與乾燥條件下的蝕刻深度與蝕刻及乾燥步驟的重複之間的線性關係：HF流18公升／分鐘（每分鐘公升數），O3 流1.5公升／分鐘，蝕刻時間20秒，在每次蝕刻步驟後的乾燥時間（用N2 ）為40秒。
用於本發明的初始材料較佳為單晶半導體晶圓基材，其是從根據柴可斯基晶體生長法（Czochralski crystal growing method，CZ）或浮區晶體生長法（float-zone crystal growing method，FZ）的任一常規變化形式生長的單晶晶錠（single crystal ingot）所切成的。
如果需要矽晶圓基材，則初始材料係較佳從根據浮區晶體生長法的任一常規變化形式生長的單晶矽晶錠所切成。矽晶錠生長以及標準矽切片、研磨（lapping）、蝕刻及拋光技術係在本領域眾所周知並且揭露於例如US 6, 517, 632 E2及US 7, 033, 962 B2中。
本發明係關於一種製備半導體晶圓的表面層、用於後續分析半導體晶圓表面層上的超痕量金屬的方法，其由以下構成：使半導體晶圓的表面經受汽相蝕刻的發明性步驟（I）、表面疏水化處理步驟（II）、微滴掃描（III）以及金屬分析步驟（IV）。發明性步驟I係產生半導體晶圓2的被非常均勻地蝕刻的表面層。
被蝕刻表面層係不限於矽氧化物或矽氮化物層，而亦為單晶或多晶的矽層。
關於本發明，表面層是半導體晶圓中具有至多10微米厚度的表面最上層的那部分。在此注意重要的是，本發明的表面層不是由於與大氣氧接觸而形成在半導體晶圓的表面上的氧化物膜。
為了分別製備半導體晶圓2的前側的表面層而用於後續的痕量金屬分析，在第一步驟，即步驟I中，使用含有臭氧的HF氣體作為蝕刻氣體。隨後，用氮氣乾燥被蝕刻的表面。為了從晶圓前側獲得所需的材料移除，可根據需要重複步驟I，其中在每次蝕刻步驟之後，都用氮氣乾燥被蝕刻的表面。
對於本發明至關重要的是，蝕刻氣體是HF氣體與臭氧的混合物，因為純的HF氣體將僅蝕刻矽氧化物層而非矽層，亦即，用純的HF氣體係會有自然蝕刻停止（natural etching stop）。蝕刻氣體內的臭氧係允許受控地蝕刻待蝕刻的矽層，亦即，矽表面層的多個層可如下文所述藉由重複蝕刻步驟來逐步移除。
有關逐步蝕刻半導體晶圓的表面層，在每一蝕刻步驟內，可移除例如約10奈米到40奈米的層。重複蝕刻步驟幾次，其中在每一蝕刻步驟之後皆為金屬分析步驟，俾能獲得存在於表面層中的金屬的深度輪廓特徵。
因為蝕刻深度，即由於在每一蝕刻步驟期間半導體晶圓的表面與蝕刻氣體接觸而從所述表面移除的層的厚度，係分別取決於蝕刻氣體中HF與O3 氣體的濃度比以及蝕刻時間，即蝕刻氣體與待蝕刻或移除的表面層接觸的時長（period of time），在本發明的情況下，總蝕刻深度，即在單個蝕刻與後續乾燥步驟重複一定次數之後的蝕刻深度，可依受控的方式在10奈米與5,000奈米之間變化（第3圖）。
因此，舉例言之，以100奈米的恆定蝕刻深度重複蝕刻製程20次且在每一蝕刻步驟之後都進行後續金屬分析，俾能獲得在表面層的前2微米內的半導體晶圓的金屬輪廓特徵。
表1顯示蝕刻氣體中的HF/O3 含量對蝕刻速率的影響。
表1：蝕刻氣體中HF/O3 含量對矽半導體晶圓蝕刻速率的影響
如果被蝕刻的表面展現強親水性，則在第一步驟之後，進行用HF氣體的標準疏水化製程步驟II，因為晶圓2的疏水性表面對於微滴掃描步驟III而言是必須的。
本發明的步驟III是用液體微滴的掃描步驟。較佳地，液體是水，但可為可用於金屬分析的任何其它液體。液體微滴在半導體晶圓2的被蝕刻表面上移動，從而溶解與收集至所述微滴金屬離子中。在本發明中，藉由使用微滴掃描矽晶圓的疏水性表面來溶解及收集表面上的污染物的方法及設備並無特別限制，可較佳使用通常周知的方法／設備。
最後，在本發明的步驟IV中，係藉由使用各種分析裝置來分析從上述步驟III中獲得的微滴所製備的分析用溶液。分析方法／設備可根據分析目標來選擇。具體言之，對於金屬離子的分析可較佳使用通常周知的AA、ICPMS等。
為了避免在如JP 2011 129 831A所揭露的在半導體晶圓上分析超痕量金屬的方法中的副產物移除，本發明人發現步驟I，亦即，使蝕刻氣體與待蝕刻的半導體晶圓2表面接觸的方式，係對於後續分析結果的品質至關重要。
對於蝕刻步驟I而言，將待蝕刻的半導體晶圓2置於可旋轉盤3上，其中待蝕刻且隨後進行分析的側面在下文中被命名為前側。
可旋轉盤3係位於室1中，可分別藉由噴嘴或閥5將蝕刻氣體引入室中，噴嘴或閥5允許調節蝕刻氣體的流速及引入蝕刻氣體的所需時間。此一蝕刻室1係例如描述於英國專利說明書GB 1334796或日本專利申請案JP 2001102368 A2中，並且以示意性方式顯示於第 1 圖 中。
可旋轉盤3係位於室1的底部部分中。晶圓2在蝕刻步驟I、疏水化步驟II及微滴掃描步驟III期間係擱置（rest）在可旋轉盤3上。可旋轉盤3的大小，即直徑，係較佳與待蝕刻的晶圓2的大小相關，亦即，可旋轉盤3的直徑至少與待蝕刻的晶圓2的直徑相同。在可旋轉盤3附近，有用於引入蝕刻氣體的噴嘴或閥5。
較佳地，在噴嘴或閥5與可旋轉盤3邊緣之間的距離係在4公分到0.5公分的範圍內，更佳在2公分到1公分的範圍內。
較佳地，噴嘴或閥5的開口5a的高度係與晶圓2的前側在一水平線上或高於待蝕刻的晶圓表面（第 1 圖 及第 2 圖 ）。對於本發明而言重要的是，噴嘴或閥5的開口5a係不指向晶圓的表面，以便允許蝕刻氣體首先在室1中分佈到一定程度。此外，對於本發明而言重要的是，噴嘴或閥5的開口5a的方向係不指向開口7。較佳地，噴嘴或閥5係相反於開口7而設置。考慮到開口7，噴嘴或閥5的開口5a的發明性方向及在蝕刻室1內噴嘴或閥5的位置係允許蝕刻氣體在蝕刻室1內有一定分佈，且蝕刻氣體與半導體晶圓2的表面係在蝕刻氣體可離開蝕刻室1之前發生反應。由於室1的體積與幾何形狀決定了蝕刻氣體在室1內的分佈，為了合適的蝕刻結果係另外對此二個參數加以選擇。
此外，在室內的一側（第 1 a 圖 ）或在室1的外部（第 1 b 圖 ），有噴嘴或閥6，噴嘴或閥6用於分別將氮氣N2 引入室1中或直接引到晶圓2的被蝕刻表面上，以便乾燥被蝕刻的表面。
為了將晶圓2置放於可旋轉盤3上或從盤3移除被蝕刻的晶圓2以及用位於蝕刻室1外部的噴嘴或閥6來乾燥被蝕刻的表面，可較佳藉由移除完整的蓋1b（即側壁1c以及頂部1d）來打開蝕刻室1。還較佳僅藉由移除頂部1d來打開蝕刻室1。
位於可旋轉盤3上的晶圓2的蝕刻是在室1關閉時進行。由於有開口7用作在蝕刻製程期間及／或當將氮氣引入室中用於乾燥被蝕刻表面時產生的反應產物的排氣，關閉的室不是氣密性的。
如第 1 a 圖 及第 1b 圖 中已示，至少一個開口7可位於蓋1b的側壁1c中或可為在至少一個側壁1c的邊緣與底部1a之間的間隙7b，其中至少一個側壁1c的邊緣係指向底部1a。
對於蝕刻步驟I，將晶圓2置放於可旋轉盤3上並關閉室1。蝕刻步驟I始於透過噴嘴或閥5將蝕刻氣體引入室1中，同時用一定速度旋轉晶圓2。
根據本發明，蝕刻氣體並不與半導體晶圓2的表面的所需位置處進行接觸，而是在室溫下以特定方式被引入室1中，使得蝕刻氣體在晶圓2前側的旁邊及上方分佈在室1中，同時晶圓2在盤3上以限定速度旋轉（第 1 圖 及第 2 圖 ）。因此，蝕刻氣體在蝕刻室1中分佈到一定程度之後再與半導體晶圓2的前側接觸。
根據本發明，蝕刻氣體係以特定方式被引入室1中，使得氣體流以相對於晶圓表面為0°的角度（即平行於晶圓表面（第 2b 圖 ））被引導到側壁1c的方向中，直至相對於晶圓表面為90°（即垂直於晶圓表面）被引導到頂部1d的方向中，而不是直接被引導到晶圓表面的方向中（第 1 圖 及第 2 圖 ）。
由於蝕刻氣體的流動不是直接被引導到晶圓表面，且因為蝕刻氣體在室1內的分佈及位於盤3上的晶圓2的旋轉，半導體晶圓2的前側係以非常均勻的方式被蝕刻。
蝕刻速率，即從半導體晶圓2的前側所移除材料的量或深度，是藉由蝕刻氣體流、蝕刻時間、晶圓2的旋轉速度、蝕刻氣體的濕度且當然藉由溫度來確定。有關本發明的蝕刻製程，從晶圓2的前側移除的材料的深度可在10奈米與5,000奈米之間，其中移除速率的變化小於10%。
汽相蝕刻氣體的類型及生成方法係無特別限制。通常周知的蝕刻氣體或所述蝕刻氣體的氣體混合物可原樣使用或在被稀釋到適當濃度時使用。具體言之，可使用硝酸、氫氟酸（HF）、臭氧（O3 ）與氮氧化物（NOx ）。而且，可較佳使用該等氣體的氣體混合物。
較佳地，用於本發明中的蝕刻氣體是HF與O3 的混合物。對於該混合物，將氮氣N2 以一定流速（如1.5公升／分鐘）形成氣泡而通過例如含有HF溶液（例如200毫升（mL）之50 wt%（重量%）的HF溶液）的洗氣瓶（gas washing bottle），以便生成HF氣體，然後將HF氣體與O3 氣體混合（例如在150公克／立方公尺（g/m3 ）的濃度下，O3 流速為1.5公升／分鐘），最後將其引入室1中。O3 可作為乾燥O3 或濕O3 而與HF氣體混合，其中濕O3 是將乾燥O3 氣體以一定流速形成氣泡而通過例如含有水的洗氣瓶，之後再與HF氣體混合。較佳地，對於蝕刻氣體，使用乾燥O3 作為一種組分，因為其提高蝕刻速率。
當在室溫下將蝕刻氣體引入室1時，位於可旋轉盤3上的晶圓2係以一定速度旋轉。較佳地，在蝕刻製程期間，晶圓2的旋轉速度係在每分鐘5轉（rpm）與每分鐘15轉（rpm）之間，更佳在每分鐘7轉與每分鐘10轉之間。
可旋轉盤3可被冷卻或加熱，使得可經由盤3將位於盤3上的晶圓2調節到所需溫度。如果盤3調節到所需溫度，則在將晶圓2置放於盤3上之後，允許晶圓2在蝕刻步驟I開始之前達到盤的溫度。較佳地，在15ºC到30ºC之溫度範圍內的恆定溫度下在室1內實施晶圓2的蝕刻。
較佳地，在蝕刻室1內蝕刻晶圓2的前側層的時長，即，將蝕刻氣體引入室1內同時旋轉晶圓2的時長，係在3秒與60秒之間，更佳在5秒與30秒之間。
蝕刻氣體係與晶圓2（ 如矽晶圓）的表面（前側）反應，主要產生氣態反應產物，其係經由至少一個開口7從室1中被移除。由於蝕刻，晶圓表面處晶體矽的限定層係分別至少部分地被移除或破壞，從而在用氮氣乾燥被蝕刻的表面之後允許步驟III的後續微滴掃描，且如果需要，則用氟化氫氣體HF使被蝕刻過的晶圓表面疏水化。由於步驟II是標準製程，因此未對其進一步描述。
當蝕刻製程完成時，藉由將N2 氣體吹入到仍位於可旋轉盤3上的旋轉晶圓2上來乾燥晶圓的前側。乾燥被蝕刻的晶圓表面的時長係大約與蝕刻晶圓表面的時間相同，即較佳為3秒到60秒，更佳介於5秒與30秒之間。因此，用於單一蝕刻步驟I的時間是將蝕刻氣體引入室1中及用氮氣乾燥被蝕刻表面的時間的總和。
包括乾燥步驟之蝕刻步驟I係不限於一次運行（run），而是可根據需要重複多次，以便獲得所需的移除率。
所得的半導體晶圓2被蝕刻的前側係與清潔後的標準晶圓表面相當，並且可直接用於VPD方法，即已準備好而用於後續微滴分析步驟III。
本發明的微滴掃描是使用微滴（較佳為含有過氧化氫H2 O2 與氟化氫HF的混合物的水微滴）的習知分析技術，微滴係在被蝕刻表面的某一區域上方移動，從而收集（溶解）待分析的金屬。此一微滴掃描係例如描述於 2010年1月15日發布之SEMI草稿檔4844：新標準：藉由感應耦合電漿質譜測量矽晶圓表面上的痕量金屬污染物的指南中。
由於金屬在半導體晶圓的表面層內的位置在蝕刻製程期間係不發生變化，因此本發明允許獲得金屬含量的一或多個深度輪廓，例如在半導體晶圓的表面層的中心區與邊緣區中。
本發明的最後一個步驟IV是藉由使用各種分析裝置來分析從在前一步驟III中獲得的微滴所製備的分析用溶液的步驟。分析方法／設備可根據分析目標來選擇。具體言之，可使用通常周知的AA、ICPMS等來分析金屬離子。
1‧‧‧室
1a‧‧‧底部
1b‧‧‧蓋
1c‧‧‧側壁
1d‧‧‧頂部
2‧‧‧晶圓
3‧‧‧盤
4‧‧‧軸
5、6‧‧‧噴嘴或閥
5a‧‧‧開口
7a‧‧‧管道
7b‧‧‧間隙
8‧‧‧板
第1a圖顯示由底部1a與蓋1b組成的蝕刻室1的示例性實施態樣，其中蓋1b由至少一個側壁1c與頂部1d組成。
第1b圖顯示具有凸狀（convex）頂部1d作為實例的蝕刻室1的第二實施態樣。
第2圖顯示用於將蝕刻氣體引入蝕刻室1中的噴嘴或閥5的開口5a的二種其它示例性形式。
第3圖顯示在如下恆定的蝕刻與乾燥條件下的蝕刻深度與蝕刻及乾燥步驟的重複之間的線性關係：HF流18公升／分鐘（l/min） （每分鐘公升數），O3 流1.5公升／分鐘，蝕刻時間20秒，在每次蝕刻步驟後的乾燥時間（用N2 ）為40秒。

Claims (8)

  1. 一種在蝕刻室1中蝕刻位於可旋轉盤(rotatable plate)3上的半導體晶圓2的表面的方法，該蝕刻室由以下組成：一底部(bottom)1a，其上方設置有該可旋轉盤3；一蓋(cover)1b，其配合至該底部1a；至少一個開口7，其分別在該蓋中或在該蓋1b的下邊緣與底部1a之間；以及一閥(valve)或噴嘴(nozzle)5，其位於該可旋轉盤3旁邊，用於透過一開口5a將蝕刻氣體引入蝕刻室1中，其中該噴嘴或閥5的開口5a係指向一頂部(top)1d或一側壁(side wall)1c，使得蝕刻氣體係不直接指向半導體晶圓2，以及其中蝕刻氣體是HF與O3的混合物。
  2. 如請求項1所述的方法，其中將蝕刻氣體引入蝕刻室1中的時間在3秒與60秒之間。
  3. 如請求項1或2所述的方法，其中該可旋轉盤3可被冷卻或加熱。
  4. 如請求項1或2所述的方法，其中該可旋轉盤3在蝕刻過程期間係以5rpm到15rpm的旋轉速度旋轉。
  5. 如請求項1或2所述的方法，其中在半導體晶圓2的表面係經蝕刻之後，用N2乾燥該經蝕刻的表面。
  6. 如請求項1或2所述的方法，其中每當獲得需要的移除速率時即重複該蝕刻過程。
  7. 如請求項6所述的方法，其中需要的移除速率在10奈米與5,000奈米之間。
  8. 一種蝕刻室，用於蝕刻位於可旋轉盤3上的半導體晶圓2的表面，該蝕刻室由以下組成：一底部1a，其上方設置有該可旋轉 盤3；一蓋1b，其配合至該底部1a；至少一個開口7，其分別在該蓋中或在該蓋1b的下邊緣與該底部1a之間；以及一閥或噴嘴5，其位於該可旋轉盤3旁邊，用於透過一開口5a將蝕刻氣體引入該蝕刻室1中，其中該噴嘴或閥5的開口5a係指向一頂部1d或一側壁1c，使得蝕刻氣體係不直接指向半導體晶圓2，以及其中蝕刻氣體是HF與O3的混合物。
TW106110977A 2016-04-05 2017-03-31 汽相蝕刻半導體晶圓用於痕量金屬分析的方法 TWI629383B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??16163874.7 2016-04-05
EP16163874.7A EP3229262B1 (en) 2016-04-05 2016-04-05 Method for the vapour phase etching of a semiconductor wafer for trace metal analysis

Publications (2)

Publication Number Publication Date
TW201736653A TW201736653A (zh) 2017-10-16
TWI629383B true TWI629383B (zh) 2018-07-11

Family

ID=55697071

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110977A TWI629383B (zh) 2016-04-05 2017-03-31 汽相蝕刻半導體晶圓用於痕量金屬分析的方法

Country Status (9)

Country Link
US (1) US10861704B2 (zh)
EP (1) EP3229262B1 (zh)
JP (1) JP6754842B2 (zh)
KR (2) KR20180099857A (zh)
CN (1) CN109075056B (zh)
DK (1) DK3229262T3 (zh)
SG (1) SG11201808294SA (zh)
TW (1) TWI629383B (zh)
WO (1) WO2017174371A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6819883B2 (ja) * 2017-10-26 2021-01-27 信越半導体株式会社 シリコンウェーハの金属不純物分析方法
JP7004221B2 (ja) * 2018-11-16 2022-01-21 信越半導体株式会社 シリコンウェーハのエッチング方法、エッチング装置及び不純物分析方法
JP7153361B2 (ja) * 2020-04-18 2022-10-14 有限会社Nas技研 バルクエッチング方法とバルクエッチング装置
CN112133649A (zh) * 2020-09-21 2020-12-25 南通大学 一种大尺寸晶片均匀高温腐蚀装置及其腐蚀方法
CN117367924A (zh) * 2022-06-29 2024-01-09 江苏鲁汶仪器股份有限公司 金属沾污收集系统和金属沾污收集方法
CN117723365A (zh) * 2022-09-09 2024-03-19 无锡华瑛微电子技术有限公司 半导体处理装置及方法
CN117168942A (zh) * 2023-11-01 2023-12-05 山东有研艾斯半导体材料有限公司 一种检测硅片表面金属的取样方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5762755A (en) * 1991-05-21 1998-06-09 Genus, Inc. Organic preclean for improving vapor phase wafer etch uniformity

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1544281C3 (de) 1966-03-04 1975-04-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Dotieren von Silicium- Halbleitermaterial
GB1334796A (en) 1970-11-19 1973-10-24 Tokyo Shibaura Electric Co Vapour-phase reaction apparatus
JPH08316162A (ja) * 1995-05-12 1996-11-29 Hitachi Ltd 半導体製造装置
JPH08330271A (ja) 1995-06-02 1996-12-13 Shin Etsu Handotai Co Ltd シリコンウエーハ表面のエッチング方法及び装置
EP0782177A3 (en) * 1995-12-28 1997-07-30 Texas Instruments Incorporated Improvements in or relating to semiconductors
US7404863B2 (en) * 1997-05-09 2008-07-29 Semitool, Inc. Methods of thinning a silicon wafer using HF and ozone
TW380284B (en) 1998-09-09 2000-01-21 Promos Technologies Inc Method for improving etching uniformity during a wet etching process
JP2000340516A (ja) * 1999-05-26 2000-12-08 Sony Corp 熱処理装置
KR20010018821A (ko) 1999-08-23 2001-03-15 윤종용 유동성 건식 식각 장치 및 이를 이용한 유동성 건식 식각 방법
US6517632B2 (en) 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
KR100881511B1 (ko) 2001-07-10 2009-02-05 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 제조방법, 실리콘 에피텍셜 웨이퍼의제조방법 및 실리콘 에피텍셜 웨이퍼
JP2003347229A (ja) * 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6727155B1 (en) * 2002-12-18 2004-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for spin etching sidewall spacers by acid vapor
US20070187363A1 (en) * 2006-02-13 2007-08-16 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
CN101153387A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 高密度等离子体沉积反应室和用于反应室的气体注入环
JP2008130696A (ja) * 2006-11-17 2008-06-05 Shin Etsu Handotai Co Ltd シリコンウェーハ表面の珪素脱離方法、シリコンウェーハ表層下領域の液体サンプル採取方法及びその金属不純物分析方法
JP5524453B2 (ja) * 2008-05-15 2014-06-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハのエッチング方法及びエッチング装置
JP2011014579A (ja) * 2009-06-30 2011-01-20 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
JP5162569B2 (ja) 2009-12-21 2013-03-13 ジルトロニック アクチエンゲゼルシャフト シリコンウェハ表面の超微量不純物金属の分析方法
WO2011083719A1 (ja) * 2010-01-06 2011-07-14 株式会社Sumco シリコンウェーハ表層部のエッチング方法およびエッチング装置、ならびにシリコンウェーハの金属汚染分析方法
CN104103561B (zh) * 2014-07-24 2016-08-24 河北神通光电科技有限公司 用于气态氟化氢刻蚀二氧化硅的刻蚀腔体及其刻蚀系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5762755A (en) * 1991-05-21 1998-06-09 Genus, Inc. Organic preclean for improving vapor phase wafer etch uniformity

Also Published As

Publication number Publication date
EP3229262B1 (en) 2018-08-15
JP6754842B2 (ja) 2020-09-16
WO2017174371A1 (en) 2017-10-12
CN109075056A (zh) 2018-12-21
EP3229262A1 (en) 2017-10-11
KR20180099857A (ko) 2018-09-05
DK3229262T3 (en) 2018-12-03
CN109075056B (zh) 2023-07-18
JP2019511839A (ja) 2019-04-25
KR102237913B1 (ko) 2021-04-09
SG11201808294SA (en) 2018-10-30
US10861704B2 (en) 2020-12-08
KR20200086386A (ko) 2020-07-16
US20190051534A1 (en) 2019-02-14
TW201736653A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
TWI629383B (zh) 汽相蝕刻半導體晶圓用於痕量金屬分析的方法
US5653045A (en) Method and apparatus for drying parts and microelectronic components using sonic created mist
US7611995B2 (en) Method for removing silicon oxide film and processing apparatus
KR102004587B1 (ko) 기판의 에칭장치 및 기판의 분석방법
WO2019239991A1 (ja) エッチング方法及びプラズマ処理装置
KR102563633B1 (ko) 에칭 방법 및 플라즈마 에칭 재료
EP1237177A2 (en) Apparatus and method for etching semiconductor wafers
JP3473699B2 (ja) シリコンウェーハのエッチング方法とその装置及び不純物分析方法
WO2011083719A1 (ja) シリコンウェーハ表層部のエッチング方法およびエッチング装置、ならびにシリコンウェーハの金属汚染分析方法
US11610825B2 (en) Method for calibrating temperature in chemical vapor deposition
US6214736B1 (en) Silicon processing method
JP2010008048A (ja) シリコンウェーハ表面酸化膜のエッチング方法、酸化膜付きシリコンウェーハの金属汚染分析方法、および酸化膜付きシリコンウェーハの製造方法
JPH08274072A (ja) 表面処理装置および表面処理方法
JP3489555B2 (ja) シリコン残渣除去方法
JP6399141B1 (ja) シリコンウェーハの金属汚染分析方法およびシリコンウェーハの製造方法
JP2010062288A (ja) 基板処理装置及びシリコン基板の不純物分析方法
JPS63124419A (ja) ドライエツチング方法
JP7092087B2 (ja) 半導体基板の気相分解方法
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
JP3611723B2 (ja) エッチングガス
JPH06260454A (ja) ドライクリーニング方法
Brøgger et al. Removal of residues from reactive ion etched silicon surfaces characterized with XPS and Raman spectroscopy
JPS5889827A (ja) 半導体ウエハの清浄化装置
WO2011066668A1 (en) Method of etching features into substrate