JP5080043B2 - 半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置 - Google Patents

半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置 Download PDF

Info

Publication number
JP5080043B2
JP5080043B2 JP2006236606A JP2006236606A JP5080043B2 JP 5080043 B2 JP5080043 B2 JP 5080043B2 JP 2006236606 A JP2006236606 A JP 2006236606A JP 2006236606 A JP2006236606 A JP 2006236606A JP 5080043 B2 JP5080043 B2 JP 5080043B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
susceptor
manufacturing
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006236606A
Other languages
English (en)
Other versions
JP2008060401A (ja
Inventor
恒一 西川
正章 清水
賢一 野中
誠一 横山
英喜 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Shindengen Electric Manufacturing Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2006236606A priority Critical patent/JP5080043B2/ja
Priority to EP07015728A priority patent/EP1895567A3/en
Priority to US11/889,403 priority patent/US8703626B2/en
Priority to CNA2007101477713A priority patent/CN101136350A/zh
Priority to KR1020070087259A priority patent/KR101388204B1/ko
Publication of JP2008060401A publication Critical patent/JP2008060401A/ja
Application granted granted Critical
Publication of JP5080043B2 publication Critical patent/JP5080043B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Description

本発明は、半導体基板を真空中で加熱する工程を有する半導体装置の製造方法に関する。また、本発明は、その工程で用いられる半導体装置の製造用治具および半導体装置の製造装置にも関する。
炭化珪素（シリコンカーバイド、ＳｉＣ）や窒化ガリウム（ＧａＮ）等の広禁制帯幅半導体（ワイドバンドギャップ、ＷＢＧ）は、珪素（シリコン、Ｓｉ）と比較して禁制帯幅が広いので、耐電圧・耐熱性に優れた材料であり、パワーデバイスに応用した場合のポテンシャルが高いと期待されている。現在、研究開発が活発になされているＷＢＧパワーデバイスの構造は、主にショットキバリアダイオード（ＳＢＤ；Schotkky Barrier Diode）、ＰｉＮ接合型ダイオード（ＰｉＮＤ、ｐ−ｉ−ｎダイオード）、ＭＯＳ（Metal Oxide Semiconductor）型トランジスタ、接合型トランジスタに分類される。これらのうち、ＳＢＤと接合型トランジスタの構造を述べる。
図１７はＳＢＤの平面構造を示しており、図１８は図１７のＡ−Ａ線の断面構造を示している。ｎ型低抵抗層であるカソード層１００の片面に、ｎ型高抵抗層であるドリフト層１１０が形成されており、ドリフト層１１０の表面上にはショットキ電極１２０が形成されている。ショットキ電極１２０の表面には接合用電極１３０が形成されている。ドリフト層１１０の表面の一部には、ショットキ電極１２０を囲むように、ｐ型低抵抗層であるガードリング領域１４０が形成されており、ガードリング領域１４０とショットキ電極１２０および接合用電極１３０との上にまたがるように絶縁層１５０が形成されている。カソード層１００の表面にはオーミック電極１６０と接合用電極１７０が形成されている。
図１９は接合型トランジスタの平面構造を示しており、図２０は図１９のＢ−Ｂ線の断面構造を示している。ｎ型低抵抗層であるドレイン層２００の片面に、ｎ型高抵抗層であるドリフト層２１０が形成されており、ドリフト層２１０の表面の一部には、ｎ型低抵抗領域であるソース領域２２０が形成されている。ドリフト層２１０の表面の一部には、ソース領域２２０を囲むように、ｐ型低抵抗領域であるゲート領域２３０も形成されている。ソース領域２２０上にはソース電極２４０が形成されており、ゲート領域２３０上にはゲート電極２５０が形成されている。ドレイン層２００の表面にはドレイン電極２６０が形成されている。
図１９で示されるように、互いに分離された多数のソース電極２４０が配列されており、各々のソース電極２４０は細長い形状をしている。ソース電極２４０の周囲には、制御電極であるゲート電極２５０が設けられている。ソース電極２４０とドレイン電極２６０の間に流れる電流のオン・オフが、ゲート電極２５０に印加する信号で制御される。
ところで、基板の材質の違いにより、一般的には上記のようなＷＢＧデバイスの製造プロセスにシリコンプロセスをそのままでは転用できない場合が多い。このため、新たなプロセス技術の開発が主要な課題の１つとなっている。図１８におけるガードリング領域１４０や、図２０におけるゲート領域２３０等の選択導電領域の形成技術もその１つである。ＷＢＧ中では、半導体の導電率を制御するために用いられる不純物の拡散係数が小さいために、選択導電領域であるガードリング領域やゲート領域を形成する際に、シリコンプロセスで用いられている熱拡散法は使えない。そこで、ＷＢＧプロセスでは、導電型制御のためにイオン注入法が主に用いられる。
イオン注入法では、まず導電型に応じて適した元素を真空中で電離させてイオン化し、電場によってイオンを任意の速度まで加速してからＷＢＧ中にイオンを打ち込む。導電型に応じて適した元素とは、例えば炭化珪素の場合、Ｎ型であれば窒素（Ｎ）または燐（Ｐ）、Ｐ型であればアルミニウム（Ａｌ）またはホウ素（Ｂ）である。イオン注入を施しただけでは、（１）イオン注入によりＷＢＧ結晶に欠陥が生じており、（２）注入元素と半導体結晶との結合が十分になされていないので、高温で熱処理することによって、結晶欠陥を回復・除去し、注入元素をＷＢＧ結晶中に組み入れる。この熱処理を活性化（活性化アニール）と呼ぶ。
活性化の際には、例えば石英チャンバ中に設置した黒鉛製のサセプタ上にＷＢＧ基板を置き、サセプタ周辺を断熱材で囲い、石英チャンバの外部から誘導加熱によって、黒鉛を発熱源としてＷＢＧ基板を所望の温度まで加熱する。一般に、雰囲気ガスとしてアルゴン等の希ガス中で加熱が行われる。ところが、希ガス中の不純物がＷＢＧ基板表面を汚染したり、腐食したりして、ＷＢＧ基板の表面が荒れてしまう。表面荒れは半導体デバイスの特性劣化を生じるので、可能な限り表面荒れを小さくすることが望ましい。
そこで、活性化の雰囲気を、希ガスではなく真空にすることによって、表面荒れが抑えられると期待できる。ガスの純度は、一般に入手可能なものでは高純度のものでも９９．９９９９％であって、１ｐｐｍ程度の不純物を含み、大気圧の希ガスにおける不純物の分圧は１Ｅ−１Ｐａである。ところが、真空装置を用いると、希ガスを含む全ガス圧で１Ｅ−４Ｐａ以下を実現することが現在の技術で十分可能である。この真空装置として、ターボ分子ポンプや拡散ポンプと油回転ポンプもしくはドライポンプの組合せが一般的に用いられる。したがって、ＷＢＧ基板の表面にダメージを与える不純物の量を１０００分の１以下にすることができる。
しかしながら、真空中で加熱する場合には問題がある。一般に、熱を伝えるには、輻射、対流、伝達の３つの機構が存在する。輻射機構では、高温の物体から放射された光が低温の物体に吸収される必要があるが、ＷＢＧは、禁制帯幅が広いので、輻射による光を吸収することができず、加熱されない。すなわち、輻射光が、ＷＢＧ基板に熱を与えることなくＷＢＧ基板を透過してしまうため、加熱が非常に困難である。
図２１は、ＷＢＧの一例として、４Ｈ−ＳｉＣの光吸収率の波長依存性と、加熱源から放射される光強度の波長依存性とを合わせて示している。３．２ｅＶの禁制帯幅を持つ炭化珪素は３８０ｎｍ以下の波長の光を吸収することができるが、それ以上の波長の光は透過してしまう。一方、加熱源から放射される光の波長は２０００℃においても４００ｎｍ以上であり、炭化珪素を加熱することができない。
希ガス中で加熱する場合には対流と伝達が可能である。対流機構では、サセプタがＷＢＧ基板との隙間に存在する希ガスを加熱し、加熱された希ガスがＷＢＧ基板を加熱する。伝達機構では、黒鉛サセプタから直接ＷＢＧ基板へ熱が伝わる。このうち、黒鉛サセプタからＷＢＧ基板へ直接伝わる熱量はサセプタとＷＢＧの接触面積に大きく依存する。黒鉛サセプタの面とＷＢＧ基板の面とが接触している訳であるが、実際にはどちらの面にもわずかな反りや凹凸が存在するので、単にＷＢＧ基板をサセプタ上に置いたのみでは、両者は十分に接触しない。したがって、希ガス中の加熱では対流機構が支配的である。図２２は、従来技術のサセプタ２ｅ上にＷＧＢ基板１を単に載置したときの様子を示す模式図である。
一方、真空中での加熱を考えると、上述した通り、輻射では加熱できず、熱を伝える媒体であるガスが存在しないので対流でも加熱できない。したがって、ＷＢＧ基板は伝達のみで加熱されることになるが、ＷＢＧ基板とサセプタの接触面積は、ＷＢＧ基板やサセプタのわずかな反りによって、基板の固体毎や基板の置き方毎に異なるので、熱の伝わり方に再現性がなく、所望のデバイス特性が得られない。この問題を解決すべく、特許文献１には、半導体基板の裏面にカーボンまたは金属を堆積する方法が記載されている。
実開平５−２９１４０号公報
上述したように、従来においては、真空中での半導体基板の加熱が困難であるという問題があった。また、特許文献１に記載された方法では、熱処理後の堆積膜の除去が困難であるのに加えて、半導体基板や製造ラインを金属汚染してしまうという問題があった。
本発明は、上述した問題点に鑑みてなされたものであって、半導体基板や製造ラインを金属汚染することなく、真空中での半導体基板の加熱を容易に行うことができる半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置を提供することを目的とする。なお、本発明が奏する効果の１つの意義をより明確にするため、本発明が解決しようとする課題を詳細に説明したが、上記の記載によって本発明の技術的範囲を限定的に解釈するべきではない。
本発明は、上記の課題を解決するためになされたもので、発熱体であるサセプタ上に搭載された半導体基板と前記サセプタとの密着度を密着度増加機構によって増加させる工程と、前記サセプタを発熱させて前記半導体基板を所定温度に加熱する工程とを有し、前記密着度増加機構は、前記半導体基板上に載置された発熱体を有し、前記発熱体は、誘導加熱性または輻射光吸収性の何れかを有する半導体装置の製造方法である。
また、本発明の半導体装置の製造方法において、前記密着度増加機構は、前記サセプタと、前記発熱体として前記半導体基板上に載置された重石材とを含む。
また、本発明の半導体装置の製造方法において、前記半導体基板のデバイス形成領域外に前記重石材が載置される。
また、本発明の半導体装置の製造方法において、前記密着度増加機構は、前記サセプタと、前記発熱体として前記半導体基板上に載置され、該サセプタと螺合するキャップとを含む。
また、本発明の半導体装置の製造方法において、前記半導体基板のデバイス形成領域外に前記キャップが載置される。
また、本発明の半導体装置の製造方法において、前記密着度増加機構は、前記サセプタと、該サセプタおよび前記半導体基板の間に設けられた接着層とを含む。
また、本発明の半導体装置の製造方法において、前記接着層の主成分が糖類である。
また、本発明は、発熱体であるサセプタ上に搭載された半導体基板への伝達熱を伝達熱増加機構によって増加させる工程と、前記サセプタを発熱させて前記半導体基板を所定温度に加熱する工程とを有し、前記伝達熱増加機構は、前記半導体基板上に載置された発熱体を有し、前記発熱体は、輻射光吸収性を有する半導体装置の製造方法である。
また、本発明の半導体装置の製造方法において、前記伝達熱増加機構は、前記サセプタと、前記半導体基板上に載置され、輻射光吸収性を有する前記発熱体である複数の小片とを含む。
また、本発明の半導体装置の製造方法において、前記サセプタは、前記半導体基板を多段に搭載可能に設けられている。
また、本発明の半導体装置の製造方法において、前記複数の小片は、平面的に見て互いに重ならないように配置される。
また、本発明の半導体装置の製造方法において、前記半導体基板のデバイス形成領域外に前記小片が載置される。
また、本発明の半導体装置の製造用方法において、前記半導体基板を所定温度で加熱する工程は真空中で行われる。
また、本発明の半導体装置の製造用方法において、前記半導体基板の主成分は炭化珪素またはダイヤモンドである。
また、本発明の半導体装置の製造用方法において、前記半導体基板の主成分は窒化物である。
また、本発明の半導体装置の製造用方法において、前記窒化物は、窒化ガリウム、窒化アルミニウム、窒化ホウ素、窒化アルミニウムガリウム、または窒化ホウ素アルミニウムガリウムである。
また、本発明の半導体装置の製造用方法において、前記半導体装置は、ショットバリアダイオード、ｐ−ｉ−ｎダイオード、ＭＰＳダイオード、ＪＢＳダイオード、ＭＯＳＦＥＴ、静電誘導型トランジスタ、接合型電界効果トランジスタ、ＭＥＳＦＥＴまたはバイポーラトランジスタである。
また、本発明は、発熱体であるサセプタの発熱によって半導体基板を所定温度に加熱する際に該半導体基板を保持するための半導体装置の製造用治具であって、前記半導体基板と前記サセプタとの密着度を増加させる密着度増加機構を備え、前記密着度増加機構は、前記半導体基板上に載置された発熱体を有し、前記発熱体は、誘導加熱性または輻射光吸収性の何れかを有する半導体装置の製造用治具である。
また、本発明の半導体装置の製造用治具において、前記密着度増加機構は、前記半導体基板が搭載される前記サセプタと、前記発熱体として前記半導体基板上に載置された重石材とを含む。
また、本発明の半導体装置の製造用治具において、前記密着度増加機構は、前記半導体基板の保持時には、前記半導体基板のデバイス形成領域外に前記重石材が載置されるように構成されている。
また、本発明の半導体装置の製造用治具において、前記密着度増加機構は、前記サセプ
タと、前記発熱体として前記半導体基板上に載置され、該サセプタと螺合するキャップとを含む。
また、本発明の半導体装置の製造用治具において、前記密着度増加機構は、前記半導体基板の保持時には、前記半導体基板のデバイス形成領域外に前記キャップが載置されるように構成されている。
また、本発明の半導体装置の製造用治具において、前記密着度増加機構は、前記サセプタと、該サセプタおよび前記半導体基板の間に設けられた接着層とを含む。
また、本発明の半導体装置の製造用治具において、前記接着層の主成分が糖類である。
また、本発明は、発熱体であるサセプタの発熱によって半導体基板を所定温度に加熱する際に該半導体基板を保持するための半導体装置の製造用治具であって、前記半導体基板への伝達熱を増加させる伝達熱増加機構を備え、前記伝達熱増加機構は、前記半導体基板上に載置された発熱体を有し、前記発熱体は、輻射光吸収性を有する半導体装置の製造用治具である。
また、本発明の半導体装置の製造用治具において、前記伝達熱増加機構は、前記サセプタと、前記半導体基板上に載置され、輻射光吸収性を有する前記発熱体である複数の小片とを含む。
また、本発明の半導体装置の製造用治具において、前記サセプタは、前記半導体装置を多段に搭載可能に設けられている。
また、本発明の半導体装置の製造用治具において、前記複数の小片は、前記半導体基板の保持時には、平面的に見て互いに重ならない配置となるように構成されている。
また、本発明の半導体装置の製造用治具において、前記伝達熱増加機構は、前記半導体基板の保持時には、前記半導体基板のデバイス形成領域外に前記小片が載置されるように構成されている。
また、本発明は、上記の半導体装置の製造用治具と、前記半導体基板および前記製造用治具を収納する真空室と、前記サセプタを加熱する加熱機構とを備えた半導体装置の製造装置である。
本発明によれば、半導体基板と発熱体の接触面積が増加して、発熱体から半導体基板への熱伝達が容易になるので、真空中での半導体基板の加熱を容易に行うことができるという効果が得られる。また、重石材、キャップ、小片、および接着層の除去が容易であるので、半導体基板や製造ラインの金属汚染を防止することができるという効果が得られる。
以下、図面を参照し、本発明の実施形態を説明する。まず、本発明の第１の実施形態を説明する。本実施形態では、図１〜図３に示される状態で半導体基板の加熱が行われる。図１は、第１の実施形態の治具、および半導体基板であるＷＢＧ基板の断面図である。図２は、第１の実施形態の治具およびＷＢＧ基板の平面図である。また、図３は、第１の実施形態の治具およびＷＢＧ基板の斜視図である。ＷＢＧ基板１は、その主面１１がサセプタ２ａ（例えば黒鉛（Ｃ）を主成分とする）と対向して接触するようにサセプタ２ａ上に載置されている。ＷＢＧ基板１の主面１２上には重石材３が載置されている。このサセプタ２ａおよび重石材３は本発明の半導体装置の製造用治具の一実施形態である。
重石材３に加わる重力によって、ＷＢＧ基板１は、発熱体であるサセプタ２ａに押し付けられる。すなわち、ＷＢＧ基板１とサセプタ２ａの密着度が高くなり、両者が全面的に密着するようになる。これによって、ＷＢＧ基板１とサセプタ２ａの接触面積が増加し、サセプタ２ａからＷＢＧ基板１への熱伝達が十分に行われるようになる。ここで、サセプタ２ａおよび重石材３が、本発明における「密着度増加機構」に相当する。
ＷＢＧ基板１の主面１２が、デバイスの形成される表面であるとすると、主面１２内のうち、デバイスが形成される部分（デバイス形成領域）でＷＢＧ基板１と重石材３が接触すると、ＷＢＧ基板１の表面が傷ついて、デバイス特性が劣化するので、ＷＢＧ基板１の周縁部のみを重石材３で押さえることが望ましい。ＷＢＧ基板１内では熱伝導が速いので（例えば炭化珪素の熱伝導度は珪素の約３倍）、ＷＢＧ基板１の外周に熱が伝われば、再現性よく基板中央まで十分に加熱を行うことができる。
重石材３の形状は限定しないが、図２では、重石材３の形状は、平面的に見てリング状となっている。リングの形状は、円環状でも多角形リング状でもよい。また、重石材３の形状をリング状とせず、プレート状とする場合には、デバイスが形成される主面１２内の部分と対向する部分よりも、周縁部が厚くなっているものを用いて、デバイスが形成される部分でのＷＢＧ基板１と重石材３の接触を防止することが望ましい。
重石材３の材料は限定しないが、重石材３自身も発熱体となってＷＢＧ基板１に熱を伝えて加熱の効率を上げる場合には、誘導加熱や輻射光吸収等によって良好な発熱性を有する材料で重石材３が形成されていることが望ましい。重石材３は、ＷＢＧ基板１とサセプタ２ａとを密着させるだけの重量を有し、黒鉛や、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）等の高融点金属やそれらの炭化物で形成可能である。重石材３は、黒鉛と高融点金属もしくはその炭化物とが分離して混在したものでもよく、また高融点金属もしくはその炭化物で黒鉛の表面の少なくとも一部を被覆したものでもよい。また、重石材３は、ＷＢＧ基板１の加熱時（例えば、２０００℃程度）に変形や化学変化を起こさず、ＷＢＧ基板１へ損傷を与えないものが望ましい。
図４は、活性化の際に用いる加熱装置の断面構造を示している。重石材３によってＷＢＧ基板１が押し付けられたサセプタ２ａは、上下を金属製のフランジ７１ａ，７１ｂで封止した石英チャンバ７２（真空室）内に収納・配置される。サセプタ２ａは、断熱材７３によって囲まれている。また、サセプタ２ａを下から支える支持部材７４にも断熱材が用いられている。石英チャンバ７２の周囲には誘導加熱用コイル７５（加熱機構）が設けられており、誘導加熱によって、サセプタ２ａを発熱源としてＷＢＧ基板１が所望の温度まで加熱される。
支持部材７４は試料交換用のハッチ７６上に載置されている。ハッチ７６は、ＷＢＧ基板１の加熱時にはＯリング７７を介してフランジ７１ｂに固定されており、基板交換時には、ハッチ７６を支持する支持部７８がハッチ７６と共に昇降機構７９により下降する。加熱時の雰囲気を制御するために、排気ポート８０とガス導入ポート８１がフランジ７１ａに設けられており、それぞれ図示せぬ真空ポンプとガス源に接続されている。また、加熱中の基板温度を制御するために、フランジ７１ａと断熱材７３にはそれぞれ覗き窓８２，８３が開けられており、フランジ７１ａの上方に配置された放射温度計８４によって温度が計測される。覗き窓８２は石英ないしサファイア製の窓で封止されている。上記のような基本構造を有する加熱装置は、これ以降の実施形態でも、治具の構造が異なるのみで同様に使用可能である。
以下、図５を参照し、本実施形態による加熱工程の手順を説明する。なお、本発明はイオン注入処理後に限らず、他の加熱処理においても適用可能である。また、本発明は真空中に限らず、希ガス中でも効率の良い加熱効果を得ることができる。まず、大気圧状態の加熱装置の石英チャンバ７２内に配置されたサセプタ２ａにＷＢＧ基板１を載置し（ステップＳ１００）、さらにその上に重石材３を載置する（ステップＳ１１０）。続いて、真空ポンプにより石英チャンバ７２内を排気し（ステップＳ１２０）、真空状態とする。ここで、「真空状態」とは、例えば、石英チャンバ７２内が１Ｅ−１０Ｐａ〜１Ｅ−３Ｐａ程度になる状態のことである。
さらに、アルゴン等の希ガスを石英チャンバ７２内に供給する（ステップＳ１３０）。真空中で加熱を行う場合には、ステップＳ１３０の処理は省略される。続いて、誘導加熱によってＷＢＧ基板１を所望の温度（例えば、２０００℃程度）まで加熱し（ステップＳ１４０）、その後、放冷ないし冷却ステージへの移動によってＷＧＢ基板１を冷却する（ステップＳ１５０）。そして、石英チャンバ７２内を再び大気圧に戻し（ステップＳ１６０）、重石材３とＷＢＧ基板１とを回収する（ステップＳ１７０〜Ｓ１８０）。
上述した本実施形態によれば、重石材３によってＷＢＧ基板１がサセプタ２ａに押し付けられ、ＷＢＧ基板１とサセプタ２ａの接触面積が増加して、サセプタ２ａからＷＢＧ基板１への熱伝達が容易になるので、真空中でのＷＢＧ基板１の加熱を容易に行うことができる。また、重石材３によるＷＢＧ基板１への汚染に関して、重石材３はＷＢＧ基板１上にただ載置したのみであるので、特許文献１のようなカーボンまたは金属を堆積する方法に比べて分離が容易であり、半導体基板や製造ラインの金属汚染を防止することができる。さらに、重石材３を上下させてＷＢＧ基板１と重石材３の接触状態および非接触状態を切り替える複雑な機構を必要とせず、簡単な構造でＷＢＧ基板１の加熱を行うことができる。
次に、本発明の第２の実施形態を説明する。本実施形態では、図６〜図８に示される状態で半導体基板の加熱が行われる。図６は、第２の実施形態の治具、および半導体基板であるＷＢＧ基板の断面図である。図７は、第２の実施形態の治具およびＷＢＧ基板の平面図である。また、図８は、第２の実施形態の治具およびＷＢＧ基板の斜視図である。ＷＢＧ基板１は、その主面１１がサセプタ２ｂの接触部２２と対向して接触するようにサセプタ２ｂ上に載置されている。ＷＢＧ基板１の主面１２にはキャップ４（ねじ部材）が接触している。キャップ４は雌ねじ部４１を有しており、サセプタ２ｂに形成された雄ねじ部２１がキャップ４の雌ねじ部４１に螺合するようになっている。このサセプタ２ｂおよびキャップ４は本発明の半導体装置の製造用治具の一実施形態である。
キャップ４がサセプタ２ｂから取り外された状態、またはキャップ４とサセプタ２ｂの間に十分な空間が存在する状態で、ＷＢＧ基板１がサセプタ２ｂ上に載置された後、キャップ４がサセプタ２ｂに嵌め込まれると、キャップ４の接触部４２がＷＢＧ基板１の主面１２に接触し、ＷＢＧ基板１は、発熱体であるサセプタ２ｂの接触部２２に押し付けられる。すなわち、ＷＢＧ基板１とサセプタ２ｂの密着度が高くなり、両者が全面的に密着するようになる。これによって、ＷＢＧ基板１とサセプタ２ｂの接触面積が増加し、サセプタ２ｂからＷＢＧ基板１への熱伝達が十分に行われるようになる。ここで、サセプタ２ｂおよびキャップ４が、本発明における「密着度増加機構」に相当する。
ＷＢＧ基板１の主面１２が、デバイスの形成される表面であるとすると、主面１２内のうち、デバイスが形成される部分でＷＢＧ基板１とキャップ４が接触すると、ＷＢＧ基板１の表面が傷ついて、デバイス特性が劣化するので、ＷＢＧ基板１の周縁部のみにキャップ４の接触部４２が接触することが望ましい。キャップ４の材料は限定しないが、キャップ４自身も発熱体となってＷＢＧ基板１に熱を伝えて加熱の効率を上げる場合には、誘導加熱や輻射光吸収等によって良好な発熱性を有する材料でキャップ４が形成されていることが望ましい。
キャップ４も黒鉛や、タングステン、モリブデン、タンタル等の高融点金属やそれらの炭化物で形成可能であり、黒鉛と高融点金属もしくはその炭化物とが分離して混在したものでもよく、また高融点金属もしくはその炭化物で黒鉛の表面の少なくとも一部を被覆したものでもよい。また、キャップ４は、ＷＢＧ基板１の加熱時（例えば、２０００℃程度）に変形や化学変化を起こさず、ＷＢＧ基板１へ損傷を与えないものが望ましい。本実施形態による加熱工程では、図４に示した加熱装置を用いることができ、その手順は図５と同様である。
上述した本実施形態によれば、キャップ４がサセプタ２ｂに嵌め込まれると、キャップ４の接触部４２によってＷＢＧ基板１がサセプタ２ｂの接触部２２に押し付けられ、ＷＢＧ基板１とサセプタ２ｂの接触面積が増加して、サセプタ２ｂからＷＢＧ基板１への熱伝達が容易になるので、真空中でのＷＢＧ基板１の加熱を容易に行うことができる。また、キャップ４によるＷＢＧ基板１への汚染に関して、キャップ４はサセプタ２ｂにただ嵌め込んだのみであるので、特許文献１のようなカーボンまたは金属を堆積する方法に比べて分離が容易であり、半導体基板や製造ラインの金属汚染を防止することができる。さらに、ＷＢＧ基板１とキャップ４の接触状態および非接触状態を切り替える複雑な機構を必要とせず、簡単な構造でＷＢＧ基板１の加熱を行うことができる。
次に、本発明の第３の実施形態を説明する。本実施形態では、図９〜図１１に示される状態で半導体基板の加熱が行われる。図９は、第３の実施形態の治具、および半導体基板であるＷＢＧ基板の断面図である。図１０は、第３の実施形態の治具およびＷＢＧ基板の平面図である。また、図１１は、第３の実施形態の治具およびＷＢＧ基板の斜視図である。ＷＢＧ基板１は、その主面１２がサセプタ２ｃと対向して接触するようにサセプタ２ｃ上に載置されている。ＷＢＧ基板１の主面１１上には、輻射光吸収性を有し、発熱体として機能する複数の小片６（輻射光吸収体）が載置されている。このサセプタ２ｃおよび小片６は本発明の半導体装置の製造用治具の一実施形態である。小片６はサセプタ２ｃからの輻射光を吸収して発熱し、ＷＢＧ基板１へ熱を伝える。これによって、ＷＢＧ基板１が効率良く加熱される。
前述したように、サセプタ２ｃの面とＷＢＧ基板１の面の両面にわずかな反りや凹凸が存在するので、ＷＢＧ基板１をサセプタ２ｃ上に置いたのみでは、両者はほとんど接触していない。しかし、ＷＢＧ基板１上に複数の小片６を載置することによって、ＷＢＧ基板１と各小片６が接触するので、小片６の数が多ければ多いほど、ＷＢＧ基板１と小片６の接触面積が増加し、小片６からＷＢＧ基板１への熱伝達が十分に行われるようになる。ここで、サセプタ２ｃおよび小片６が、本発明における「伝達熱増加機構」に相当する。小片６の数や載置場所を適切に調整すれば、その重みによるＷＢＧ基板１とサセプタ２ｃとの密着度増加機能も期待できる。
各小片６の形状および大きさは限定しないが、ＷＢＧ基板１と小片６の接触面積が増加すればするほど、加熱の効率が上がるので、できるだけ多くの小片６をＷＢＧ基板１上に載置するためには、小片６は、ハンドリングが可能な程度でなるべく小さなものがよい。図９においては、ＷＢＧ基板１の主面１２が、デバイスの形成される表面である。小片６は、デバイスの形成されない裏面に載置することが望ましく、ＷＢＧ基板１の主面１１上に載置されている。また、サセプタ２ｃでは、ＷＢＧ基板１の主面１２内の、デバイスが形成される部分と対向する部分よりも、周縁部が厚くなっている。
小片６は、４００ｎｍ以上の波長の光を吸収する輻射光吸収性を有する材料を主成分として形成されていることが望ましい。加熱源であるサセプタ２ｃから出る輻射光の波長は、概ね４００ｎｍ以上だからである。また、小片６は、ＷＢＧ基板１の加熱時（例えば、２０００℃程度）に変形や化学変化を起こさず、ＷＢＧ基板１へ損傷を与えないものが望ましい。ＷＢＧ基板１の主成分が炭化珪素である場合には、小片６の主成分として黒鉛が好適である。黒鉛は、輻射率が１に近いので輻射熱を受け易く、また黒鉛を構成する元素である炭素は、炭化珪素を構成する元素の半分を占めているので汚染の心配がなく、さらに黒鉛は２０００℃の高温に十分耐え、サセプタ２ｃが黒鉛を主成分とする場合が多いので、サセプタ２ｃと反応するおそれもないからである。小片６の主成分として、黒鉛の他にタングステンやモリブデン、タンタル等の高融点金属やそれらの炭化物も使用可能であり、黒鉛と高融点金属もしくはその炭化物とが分離して混在してもよく、また高融点金属もしくはその炭化物で黒鉛の表面の少なくとも一部を被覆してもよい。
図１２〜図１４は第３の実施形態の変形例を示している。図１２は第３の実施形態の断面図であり、図１３は第３の実施形態の平面図であり、図１４は第３の実施形態の斜視図である。図１２に示すように、サセプタ２ｄは、複数のＷＢＧ基板１を支持可能、かつＷＢＧ基板１を多段に搭載可能な構造となっている。すなわち、サセプタ２ｄは、ＷＢＧ基板１と接触して基板１を支持可能な支持構造を内側面に３つ有しており、各支持構造は、内側面に沿って上下方向に離間している。各支持構造に１枚ずつＷＢＧ基板１が載置されており、３枚のＷＢＧ基板１が、平面的に見て互いに重なり合うように、空隙を隔てて並んでいる。各ＷＢＧ基板１の主面１１上には、複数の小片６が載置されている。複数のＷＢＧ基板１をサセプタ２ｄ上に配置可能とすることによって、複数のＷＢＧ基板１を同時に加熱することができる。
小片６は、複数のＷＢＧ基板１間で平面的に見て互いに重ならないように配置されていることが望ましい。どの小片６も、その上または下に位置する他の小片６と重ならない位置に配置されているような最も理想的な状態が図１２〜図１４に示されている。これによって、サセプタ２ｄからの輻射光が、他の小片６に遮られることなくどの小片６にも到達するので、小片６同士が重なるように配置されている状態よりも効率的に加熱を行うことができる。前述した第３の実施形態および本実施形態による加熱工程では、図４に示す加熱装置を用いることができ、その手順は図５と同様である。本実施形態において、ＷＢＧ基板１をサセプタ２ｄに複数枚搭載する場合には、その枚数分、図５のステップＳ１００〜Ｓ１１０を繰り返す。ここで、サセプタ２ｄおよび小片６が、本発明における「伝達熱増加機構」に相当する。小片６の数や載置場所を適切に調整すれば、その重みによるＷＢＧ基板１とサセプタ２dとの密着度増加機能も期待できる。
上述した本実施形態によれば、発熱体となる複数の小片６をＷＢＧ基板１上に載置することによって、ＷＢＧ基板１と発熱体の接触面積が増加して、発熱体からＷＢＧ基板１への熱伝達が容易になるので、真空中でのＷＢＧ基板１の加熱を容易に行うことができる。また、小片６によるＷＢＧ基板１への汚染に関して、小片６はＷＢＧ基板１上にただ載置したのみであるので、特許文献１のようなカーボンまたは金属を堆積する方法に比べて分離が容易であり、半導体基板や製造ラインの金属汚染を防止することができる。さらに、小片６をＷＢＧ基板１上に載置したり、除去したりするのに複雑な機構を必要とせず、簡単な構造でＷＢＧ基板１の加熱を行うことができる。なお、小片６をＷＢＧ基板１上に固定するため、後述する第４の実施形態で用いる接着層をＷＢＧ基板１と小片６の間に形成してもよい。
次に、本発明の第４の実施形態を説明する。図１５は、第４の実施形態の断面図である。図１５に示すように、主面１１，１２を有するＷＢＧ基板１とサセプタ２ａ（例えば黒鉛（Ｃ）を主成分とする）の間に接着層５が形成され、接着層５によって、ＷＢＧ基板１とサセプタ２ａが接着されている。サセプタ２ａから接着層５へ熱が伝わり、接着層５からＷＢＧ基板１へ熱が伝わるので、ＷＢＧ基板１とサセプタ２ａの接触面積が増加するのと同じ効果が得られ、サセプタ２ａからＷＢＧ基板１への熱伝達が十分に行われるようになる。接着層５を介してサセプタ２ａからＷＢＧ基板１へ熱が伝わればよいので、ＷＢＧ基板１の主面１１の全面が接着層５と接触するように接着層５を形成する必要はなく、主面１１の一部が接着層５と接触するように接着層５を形成してもよい。ただし、サセプタ２ａ上に単にＷＢＧ基板１を搭載したときの接触面積よりも、接着層５を介した接触面積の方が大きくなるように設けられている。ここで、サセプタ２ａおよび接着層５が、本発明における「密着度増加機構」に相当する。
接着層５は、例えば糖類（グルコース、フルクトース、ガラクトース、マンノース等の単糖類、スクロース、マルトース、ラクトース、セロビオース等の二糖類、デンプン、セルロース等の多糖類）を主成分として形成可能である。接着層５は、例えば以下のようにして形成される。糖類の水溶液をサセプタ２ａ上に塗布し、その上にＷＢＧ基板１を載置する。その状態でサセプタ２ａを加熱し、水分を蒸発させると共に糖類を炭化させると、接着層５が形成される。ＷＢＧ基板１の加熱を行った後、接着層５に機械的な外力を軽く加えると、ＷＢＧ基板１を接着層５から容易に取り外すことができる。接着層５としてレジストを用いてもよいが、レジストには重金属が含まれるため、金属汚染を防止する観点からは、他の材料を用いることが望ましい。
以下、図４および図１６を参照し、本実施形態による加熱工程の手順を説明する。この工程では、まず接着層５を形成するための糖類の水溶液をサセプタ２ａ上に塗布し（ステップＳ２００）、その後、サセプタ２ａ上にＷＢＧ基板１を載置し（ステップＳ２１０）、０℃以上の大気ないし乾燥ガス中に１秒以上放置することによって水分を蒸発させることで接着層５を形成する（ステップＳ２２０）。
続いて、大気圧に戻した加熱装置の石英チャンバ７２内に、接着層５によってＷＢＧ基板１が接着されたサセプタ２ａを載置し、真空ポンプにより石英チャンバ７２内を排気する（ステップＳ２３０）。続いて、アルゴン等の希ガスを石英チャンバ７２内に供給する（ステップＳ２４０）。真空中で加熱を行う場合には、ステップＳ２４０の処理は省略される。続いて、誘導加熱によってＷＢＧ基板１を所望の温度（例えば、２０００℃程度）まで加熱し（ステップＳ２５０）、その後、放冷ないし冷却ステージへの移動によってＷＧＢ基板１を冷却する（ステップＳ２６０）。そして、石英チャンバ７２内を再び大気圧に戻し（ステップＳ２７０）、接着層５に外力を加えてＷＢＧ基板１を接着層５から剥離し（ステップＳ２８０）、ＷＢＧ基板１を回収する（ステップＳ２９０）。
上述した本実施形態によれば、ＷＢＧ基板１とサセプタ２ａの間に接着層５が形成されているため、ＷＢＧ基板１とサセプタ２ａの接触面積が実質的に増加して、サセプタ２ａからＷＢＧ基板１への熱伝達が容易になるので、真空中でのＷＢＧ基板１の加熱を容易に行うことができる。また、接着層５によるＷＢＧ基板１への汚染に関して、接着層５は力を加えることで容易に剥離するので、特許文献１のようなカーボンまたは金属を堆積する方法に比べて分離が容易であり、半導体基板や製造ラインの金属汚染を防止することができる。特に、糖類を主成分として接着層５を形成する場合には、金属を含まないので金属汚染がない。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、半導体基板の加熱方法には、（１）誘導加熱により、導電性のサセプタを発熱させる、（２）光ランプにより、半導体基板上の輻射光吸収体を加熱する、（３）サセプタに通電して加熱する、（４）高温に保持した炉内にサセプタおよび半導体基板を移送して加熱する、（５）サセプタに電子ビームを照射して加熱する、等の多種が可能であるが、これらに限定されない。また、上述した加熱工程の目的は活性化のみに限定されない。
上述した真空中での加熱工程に用いられる半導体基板には、炭化珪素、ダイヤモンド、および窒化物（窒化物半導体）等を用いることができる。窒化物の例として、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、およびこれらのうちのいくつかの混晶である窒化アルミニウムガリウム（ＡｌＧａＮ）や窒化ホウ素アルミニウムガリウム（ＢＡｌＧａＮ）等が挙げられる。
また、上述した真空中での加熱工程を含む製造方法によって製造可能な半導体装置の例として、ショットキバリアダイオード、ｐ−ｉ−ｎダイオード、ＭＰＳ（Merged Pin Schottky barrier）ダイオード、ＪＢＳ（Junction Barrier Schottky）ダイオード、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、静電誘導型トランジスタ（ＳＩＴ；Static Induction Transistor）、接合型電界効果トランジスタ（ＪＦＥＴ；Junction Field Effect Transistor）、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）、およびバイポーラトランジスタ等が挙げられる。
本発明の第１の実施形態による治具および半導体基板の模式断面図である。 本発明の第１の実施形態による治具および半導体基板の模式平面図である。 本発明の第１の実施形態による治具および半導体基板の模式斜視図である。 本発明の第１の実施形態による半導体基板の加熱方法に用いる加熱装置の模式断面図である。 本発明の第１の実施形態による加熱工程の手順を示すフローチャートである。 本発明の第２の実施形態による治具および半導体基板の模式断面図である。 本発明の第２の実施形態による治具および半導体基板の模式平面図である。 本発明の第２の実施形態による治具および半導体基板の模式斜視図である。 本発明の第３の実施形態による治具および半導体基板の模式断面図である。 本発明の第３の実施形態による治具および半導体基板の模式平面図である。 本発明の第３の実施形態による治具および半導体基板の模式斜視図である。 本発明の第３の実施形態による治具および半導体基板の模式断面図である。 本発明の第３の実施形態による治具および半導体基板の模式平面図である。 本発明の第３の実施形態による治具および半導体基板の模式斜視図である。 本発明の第４の実施形態による治具および半導体基板の模式断面図である。 本発明の第４の実施形態による加熱工程の手順を示すフローチャートである。 ショットキバリアダイオードの平面構造を示す模式平面図である。 ショットキバリアダイオードの断面構造を示す模式断面図である。 接合型トランジスタの平面構造を示す模式平面図である。 接合型トランジスタの断面構造を示す模式断面図である。 ４Ｈ−ＳｉＣの光吸収率の波長依存性と、加熱源温度から放射される光強度の波長依存性とを示す参考図である。 基板の反りが発生している状態を示す模式断面図である。
符号の説明
１・・・ＷＢＧ基板、２ａ，２ｂ，２ｃ，２ｄ，２ｅ・・・サセプタ、３・・・重石材、４・・・キャップ、５・・・接着層、６・・・小片、１１，１２・・・主面、２１・・・雄ねじ部、２２，４２・・・接触部、４１・・・雌ねじ部

Claims (30)

  1. 発熱体であるサセプタ上に搭載された半導体基板と前記サセプタとの密着度を密着度増加機構によって増加させる工程と、
    前記サセプタを発熱させて前記半導体基板を所定温度に加熱する工程と、
    を有し、
    前記密着度増加機構は、前記半導体基板上に載置された発熱体を有し、前記発熱体は、誘導加熱性または輻射光吸収性の何れかを有する半導体装置の製造方法。
  2. 前記密着度増加機構は、前記サセプタと、前記発熱体として前記半導体基板上に載置された重石材とを含む請求項１に記載の半導体装置の製造方法。
  3. 前記半導体基板のデバイス形成領域外に前記重石材が載置される請求項２に記載の半導体装置の製造方法。
  4. 前記密着度増加機構は、前記サセプタと、前記発熱体として前記半導体基板上に載置され、該サセプタと螺合するキャップとを含む請求項１に記載の半導体装置の製造方法。
  5. 前記半導体基板のデバイス形成領域外に前記キャップが載置される請求項４に記載の半導体装置の製造方法。
  6. 前記密着度増加機構は、前記サセプタと、該サセプタおよび前記半導体基板の間に設けられた接着層とを含む請求項１に記載の半導体装置の製造方法。
  7. 前記接着層の主成分が糖類である請求項６に記載の半導体装置の製造方法。
  8. 発熱体であるサセプタ上に搭載された半導体基板への伝達熱を伝達熱増加機構によって増加させる工程と、
    前記サセプタを発熱させて前記半導体基板を所定温度に加熱する工程と、
    を有し、
    前記伝達熱増加機構は、前記半導体基板上に載置された発熱体を有し、前記発熱体は、輻射光吸収性を有する半導体装置の製造方法。
  9. 前記伝達熱増加機構は、前記サセプタと、前記半導体基板上に載置され、輻射光吸収性を有する前記発熱体である複数の小片とを含む請求項８に記載の半導体装置の製造方法。
  10. 前記サセプタは、前記半導体基板を多段に搭載可能に設けられている請求項９に記載の半導体装置の製造方法。
  11. 前記複数の小片は、平面的に見て互いに重ならないように配置される請求項１０に記載の半導体装置の製造方法。
  12. 前記半導体基板のデバイス形成領域外に前記小片が載置される請求項９〜請求項１１のいずれかに記載の半導体装置の製造方法。
  13. 前記半導体基板を所定温度で加熱する工程は真空中で行われる請求項１〜請求項１２のいずれかに記載の半導体装置の製造方法。
  14. 前記半導体基板の主成分は炭化珪素またはダイヤモンドである請求項１〜請求項１３のいずれかに記載の半導体装置の製造方法。
  15. 前記半導体基板の主成分は窒化物である請求項１〜請求項１３のいずれかに記載の半導体装置の製造方法。
  16. 前記窒化物は、窒化ガリウム、窒化アルミニウム、窒化ホウ素、窒化アルミニウムガリウム、または窒化ホウ素アルミニウムガリウムである請求項１５に記載の半導体装置の製造方法。
  17. 前記半導体装置は、ショットバリアダイオード、ｐ−ｉ−ｎダイオード、ＭＰＳダイオード、ＪＢＳダイオード、ＭＯＳＦＥＴ、静電誘導型トランジスタ、接合型電界効果トランジスタ、ＭＥＳＦＥＴまたはバイポーラトランジスタである請求項１〜請求項１６のいずれかに記載の半導体装置の製造方法。
  18. 発熱体であるサセプタの発熱によって半導体基板を所定温度に加熱する際に該半導体基板を保持するための半導体装置の製造用治具であって、前記半導体基板と前記サセプタとの密着度を増加させる密着度増加機構を備え、
    前記密着度増加機構は、前記半導体基板上に載置された発熱体を有し、前記発熱体は、誘導加熱性または輻射光吸収性の何れかを有する半導体装置の製造用治具。
  19. 前記密着度増加機構は、前記半導体基板が搭載される前記サセプタと、前記発熱体として前記半導体基板上に載置された重石材とを含む請求項１８に記載の半導体装置の製造用治具。
  20. 前記密着度増加機構は、前記半導体基板の保持時には、前記半導体基板のデバイス形成領域外に前記重石材が載置されるように構成されている請求項１９に記載の半導体装置の製造用治具。
  21. 前記密着度増加機構は、前記サセプタと、前記発熱体として前記半導体基板上に載置され、該サセプタと螺合するキャップとを含む請求項１９に記載の半導体装置の製造用治具。
  22. 前記密着度増加機構は、前記半導体基板の保持時には、前記半導体基板のデバイス形成領域外に前記キャップが載置されるように構成されている請求項２１に記載の半導体装置の製造用治具。
  23. 前記密着度増加機構は、前記サセプタと、該サセプタおよび前記半導体基板の間に設けられた接着層とを含む請求項１８に記載の半導体装置の製造用治具。
  24. 前記接着層の主成分が糖類である請求項２３に記載の半導体装置の製造用治具。
  25. 発熱体であるサセプタの発熱によって半導体基板を所定温度に加熱する際に該半導体基板を保持するための半導体装置の製造用治具であって、前記半導体基板への伝達熱を増加させる伝達熱増加機構を備え、
    前記伝達熱増加機構は、前記半導体基板上に載置された発熱体を有し、前記発熱体は、輻射光吸収性を有する半導体装置の製造用治具。
  26. 前記伝達熱増加機構は、前記サセプタと、前記半導体基板上に載置され、輻射光吸収性を有する前記発熱体である複数の小片とを含む請求項２５に記載の半導体装置の製造用治具。
  27. 前記サセプタは、前記半導体装置を多段に搭載可能に設けられている請求項２６に記載の半導体装置の製造用治具。
  28. 前記複数の小片は、前記半導体基板の保持時には、平面的に見て互いに重ならない配置となるように構成されている請求項２７に記載の半導体装置の製造用治具。
  29. 前記伝達熱増加機構は、前記半導体基板の保持時には、前記半導体基板のデバイス形成領域外に前記小片が載置されるように構成されている請求項２６〜請求項２８のいずれかに記載の半導体装置の製造用治具
  30. 請求項１８〜請求項２９のいずれかに記載の半導体装置の製造用治具と、
    前記半導体基板および前記製造用治具を収納する真空室と、
    前記サセプタを加熱する加熱機構と、
    を備えた半導体装置の製造装置。
JP2006236606A 2006-08-31 2006-08-31 半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置 Expired - Fee Related JP5080043B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006236606A JP5080043B2 (ja) 2006-08-31 2006-08-31 半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置
EP07015728A EP1895567A3 (en) 2006-08-31 2007-08-09 Method, tool, and apparatus for manufacturing a semiconductor device
US11/889,403 US8703626B2 (en) 2006-08-31 2007-08-13 Method, tool, and apparatus for manufacturing a semiconductor device
CNA2007101477713A CN101136350A (zh) 2006-08-31 2007-08-28 制造半导体器件的方法、工具和装置
KR1020070087259A KR101388204B1 (ko) 2006-08-31 2007-08-29 반도체 디바이스를 제조하는 방법, 공구 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006236606A JP5080043B2 (ja) 2006-08-31 2006-08-31 半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2008060401A JP2008060401A (ja) 2008-03-13
JP5080043B2 true JP5080043B2 (ja) 2012-11-21

Family

ID=38462395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006236606A Expired - Fee Related JP5080043B2 (ja) 2006-08-31 2006-08-31 半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置

Country Status (5)

Country Link
US (1) US8703626B2 (ja)
EP (1) EP1895567A3 (ja)
JP (1) JP5080043B2 (ja)
KR (1) KR101388204B1 (ja)
CN (1) CN101136350A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2929959B1 (fr) * 2008-04-10 2010-08-27 Commissariat Energie Atomique Procede de preparation de polycristaux et de monocristaux d'oxyde de zinc (zno) sur un germe par sublimation activee chimiquement a haute temperature
CN102110489B (zh) * 2010-12-24 2012-08-08 中国科学院苏州纳米技术与纳米仿生研究所 高强度透明高导电性自支持碳纳米管超薄膜及其制备方法
JP6104823B2 (ja) * 2011-03-01 2017-03-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄型加熱基板支持体
US20140273533A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Annealing Method Utilizing a Vacuum Environment
US10407769B2 (en) * 2016-03-18 2019-09-10 Goodrich Corporation Method and apparatus for decreasing the radial temperature gradient in CVI/CVD furnaces

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239400A (ja) * 1984-05-11 1985-11-28 Sumitomo Electric Ind Ltd 化合物半導体のアニ−ル法
US5228501A (en) * 1986-12-19 1993-07-20 Applied Materials, Inc. Physical vapor deposition clamping mechanism and heater/cooler
JP2886878B2 (ja) * 1989-03-01 1999-04-26 株式会社日立製作所 真空処理装置
JPH0364040A (ja) * 1989-08-02 1991-03-19 Hitachi Ltd 試料ホルダ
JPH05166730A (ja) * 1991-12-12 1993-07-02 Sony Corp 半導体製造装置
JPH0717148Y2 (ja) 1992-07-28 1995-04-19 日電アネルバ株式会社 基板装置
JPH0653308A (ja) * 1992-07-31 1994-02-25 Fujitsu Ltd 基板装着方法
EP0601615A1 (en) * 1992-12-08 1994-06-15 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device whereby a semiconductor body is temporarily fastened to a further body for a processing operation
US5437757A (en) * 1994-01-21 1995-08-01 Applied Materials, Inc. Clamp ring for domed pedestal in wafer processing chamber
KR950025850A (ko) * 1994-02-17 1995-09-18 서성기 박막의 열처리 장치
US5405518A (en) * 1994-04-26 1995-04-11 Industrial Technology Research Institute Workpiece holder apparatus
US5966623A (en) * 1995-10-25 1999-10-12 Eastman Kodak Company Metal impurity neutralization within semiconductors by fluorination
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
JPH11330214A (ja) * 1998-05-19 1999-11-30 Shinko Electric Ind Co Ltd 加熱装置およびこれに用いるガイドリング
US6187135B1 (en) * 1999-03-30 2001-02-13 Sun Ho Chung Process for making recycled paper having improving strength properties
US6187134B1 (en) * 1999-07-09 2001-02-13 The Board Of Trustees Of The Leland Stanford Junior University Reusable wafer support for semiconductor processing
JP3841988B2 (ja) * 1999-09-30 2006-11-08 株式会社吉野工業所 エアゾール式噴霧器
US6593168B1 (en) * 2000-02-03 2003-07-15 Advanced Micro Devices, Inc. Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
JP3390409B2 (ja) * 2000-06-02 2003-03-24 エヌイーシーセミコンダクターズ九州株式会社 サポートフレーム貼付装置
JP4583591B2 (ja) * 2000-12-15 2010-11-17 東京エレクトロン株式会社 処理方法及び処理装置
JP3771833B2 (ja) * 2001-11-14 2006-04-26 三菱重工業株式会社 ウエハ支持装置及び半導体製造装置
SG113448A1 (en) * 2002-02-25 2005-08-29 Semiconductor Energy Lab Fabrication system and a fabrication method of a light emitting device
JP4067858B2 (ja) * 2002-04-16 2008-03-26 東京エレクトロン株式会社 Ａｌｄ成膜装置およびａｌｄ成膜方法
JP3988676B2 (ja) * 2003-05-01 2007-10-10 セイコーエプソン株式会社 塗布装置、薄膜の形成方法、薄膜形成装置及び半導体装置の製造方法
JP2005197464A (ja) * 2004-01-07 2005-07-21 Rohm Co Ltd 半導体装置の製造方法
JP2006013269A (ja) * 2004-06-29 2006-01-12 Sanyo Electric Co Ltd 気相成長装置および気相成長方法

Also Published As

Publication number Publication date
US20080052901A1 (en) 2008-03-06
KR20080020547A (ko) 2008-03-05
KR101388204B1 (ko) 2014-04-29
EP1895567A2 (en) 2008-03-05
JP2008060401A (ja) 2008-03-13
US8703626B2 (en) 2014-04-22
EP1895567A3 (en) 2008-06-25
CN101136350A (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
JP4348408B2 (ja) 半導体装置の製造方法
JP4971340B2 (ja) 炭化珪素半導体素子の製造方法
KR100858599B1 (ko) 기상성장장치와 지지대
JP2875768B2 (ja) 半導体基板の熱処理方法
JP5080043B2 (ja) 半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置
JP5620090B2 (ja) 基板処理装置、熱処理基板の製造方法及び半導体デバイスの製造方法
WO2019128524A1 (zh) 一种消除晶圆翘曲的方法及复合衬底
WO2015019707A1 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6136732B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
WO2011016392A1 (ja) 炭化珪素半導体装置の製造方法
EP2400528B1 (en) Method for manufacturing silicon carbide semiconductor device
WO2015033740A1 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP3741283B2 (ja) 熱処理装置及びそれを用いた熱処理方法
US11576259B2 (en) Carrier, laminate and method of manufacturing semiconductor devices
JP4286978B2 (ja) 半導体基板の熱処理方法
JP2017168676A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
US9698017B2 (en) Manufacturing method of semiconductor device
JP4418879B2 (ja) 熱処理装置及び熱処理方法
JP4992695B2 (ja) 炭化珪素半導体装置の製造方法
JP7151688B2 (ja) 炭化珪素エピ基板の製造方法及び半導体装置の製造方法
JP2018206925A (ja) アニール装置及び半導体ウェハの製造方法
JP4100669B2 (ja) 炭化珪素薄膜の形成方法
WO2022270525A1 (ja) 半導体素子および半導体素子の製造方法
JP6340642B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
CN115394647A (zh) 一种碳化硅半导体欧姆接触退火的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees