KR20080020547A - 반도체 디바이스를 제조하는 방법, 공구 및 장치 - Google Patents

반도체 디바이스를 제조하는 방법, 공구 및 장치 Download PDF

Info

Publication number
KR20080020547A
KR20080020547A KR1020070087259A KR20070087259A KR20080020547A KR 20080020547 A KR20080020547 A KR 20080020547A KR 1020070087259 A KR1020070087259 A KR 1020070087259A KR 20070087259 A KR20070087259 A KR 20070087259A KR 20080020547 A KR20080020547 A KR 20080020547A
Authority
KR
South Korea
Prior art keywords
susceptor
semiconductor substrate
substrate
tool
wbg
Prior art date
Application number
KR1020070087259A
Other languages
English (en)
Other versions
KR101388204B1 (ko
Inventor
코이치 니시카와
마사아키 시미즈
켄이치 노나카
세이이치 요코야마
히데키 하시모토
Original Assignee
신덴겐코교 가부시키가이샤
혼다 기켄 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신덴겐코교 가부시키가이샤, 혼다 기켄 고교 가부시키가이샤 filed Critical 신덴겐코교 가부시키가이샤
Publication of KR20080020547A publication Critical patent/KR20080020547A/ko
Application granted granted Critical
Publication of KR101388204B1 publication Critical patent/KR101388204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 디바이스 제조 방법으로서, 이는 부착성 증강 기구를 사용하여, 가열 소자인 서셉터와, 상기 서셉터 상에 배치되는 반도체 기판 사이의 부착성을 증강하는 단계; 또는 열 전도 증강 기구를 사용하여 열 소자인 서셉터 상에 배치된 반도체 기판으로의 열 전도를 향상시키는 단계; 그리고 서셉터를 가열함으로써 반도체 기판을 사전 결정된 온도로 가열하는 단계를 포함한다. 부착성 증강 기구는 서셉터와 반도체 기판상에 배치된 중량 석재, 상기 반도체 기판 상에 배치되고 서셉터와 결합되는 캡, 상기 서셉터와 상기 반도체 기판 사이에 제공되는 접착층을 포함한다. 열 전도 증강 기구는 서셉터와, 상기 반도체 기판 상에 배치되고 복사광 흡수 능력을 가진 다수개의 소형 부재를 포함할 수 있다. 서셉터는 다수개의 반도체 기판을 스택 형상으로 유지할 수 있다.
반도체 제조, 서셉터, 열 전도, 반도체 기판

Description

반도체 디바이스를 제조하는 방법, 공구 및 장치{METHOD, TOOL, AND APPARATUS FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 기판을 진공상태로 가열하는 단계를 포함하는 반도체 디바이스 제조 방법에 관한 것이다. 또한 본 발명은 상기 단계에서 사용되는 반도체 디바이스 제조용 공구, 및 반도체 디바이스 제조용 관련 장치에 관한 것이다.
본 발명은, 2006년 8월 31일에 출원된 일본 특허 출원 제2006-236606호의 우선권을 주장하며, 그 내용은 참조로서 본 명세서에 통합된다.
탄화 규소(SiC) 또는 질화갈륨(GaN)과 같은 광대역 갭(Wide Band Gap; 이하 WBG) 반도체는 실리콘(Si)에 비하여 더 넓은 광대역 갭을 갖고, 그로 인한 고전압 저항 및 열저항 특성을 갖는 재료이다. 따라서 이들은 파워 디바이스용 포텐셜 재료로서 기대되고 있다. 현재, 연구 개발이 활발히 이루어지고 있는 WBG 파워 디바이스의 구조는 주로 쇼트키 배리어 다이오드(Schottky Barrier Diode; SBD), PiN 접합 다이오드(p-n junction diode; PiNP), MOS(Metal Oxide Semiconductor) 트랜지스터, 접합형 트랜지스터(Junction Transistor)로 분류된다. 이들 중, 쇼트키 배리어 다이오드(SBD)와 접합 트랜지스터의 구조가 설명될 것이다.
도 17은 SBD의 평면 구조를 도시한 개략 평면도이다. 도 18은 도 17의 A-A선을 따라 절취한 SBD의 단면 구조를 도시한 개략 단면도이다. n형 고저항층인 드리프트층(110)이 n형 저저항층인 캐소드층(100)의 일면에 형성된다. 쇼트키 전극(120)이 드리프트층(110)의 표면 상에 형성된다. 접합 전극(130)은 쇼트키 전극(120)의 표면 상에 형성된다. 드리프트층(110)의 표면의 일부에는, p형 저저항 영역 층인 가드 링 영역(140)이 쇼트키 전극(120)을 에워싸도록 형성된다. 절연층(150)은 가드 링 영역(140), 쇼트키 전극(120), 및 접합 전극(130)을 덮는 방식으로 형성된다. 옴 전극(160)과 접합 전극(170)은 캐소드 층(100)의 다른 면에 형성된다.
도 19는 접합 트랜지스터의 평면 구조를 도시한 개략 평면도이다. 도 20은 B-B선을 따라 절취한 접합 트랜지스터의 단면 구조를 도시한 개략 단면도이다. n형 고저항층인 드리프트층(210)이 n형 저저항층인 드레인 층(200)의 일면에 형성된다. n형 저저항 영역인 소스 영역(220)은 드리프트층(210)의 표면 일부에 형성된다. p형 저저항 영역 영역이고, 소스 영역(230)을 에워싸는 게이트 영역(230)이 드리프트층(210)의 표면 일부에 형성된다. 소스 전극(240)은 소스 영역(220) 상에 형성되고, 게이트 전극(250)은 게이트 영역(230) 상에 형성된다. 드레인 전극(260)은 드레인 층(200)의 다른 면에 형성된다.
도 19에서 도시된 것과 같이, 다수개의 소스 전극(240)이 서로 분리되게 배열된다. 각 소스 전극(240)은 신장형(elongated) 형상을 갖는다. 각 소스 전극(240) 주위에, 게이트 전극(250)이 제어 전극으로서 마련된다. 소스 전극(240) 과 게이트 전극(250) 사이를 흐르는 전류의 온/오프 상태는 게이트 전극(250)에 가해지는 신호를 사용하여 제어된다.
전체적으로, 기판용 재료에서의 상이성에 기인하여, 실리콘(Si) 디바이스 제조용으로 공지된 처리는 전술한 WBG 디바이스들을 제조하는 처리에 직접적으로 도입될 수 없다. 이에 따라, 신규한 처리 기술의 개발이 대단히 중요하다. 도 18의 가드 링 영역(140) 또는 도 20의 게이트 영역(230)과 같은 선택적인 도전 영역을 형성하는 기술이 그러한 기술의 일예이다. WBG 재료는 반도체의 도전성을 제어하도록 사용되는 불순물에 관하여 상대적으로 적은 확산 계수를 갖는다. 이에 따라, 선택적인 도전 영역으로서 가드 링 영역 또는 게이트 영역을 형성하는 경우, 실리콘 디바이스용 처리에서 사용되는 열 확산 방법은 사용될 수 없다. 따라서 이온 주입(ion implantation) 방법이 도전 형태를 제어하도록 주로 사용된다.
이온 주입 방법의 일 단계에서, 해당 도전 형태에 적합한 소자가 진공상태에서 이온화되고, 생성된 이온은 소망하는 속도를 갖도록 전계를 통과하여 가속화된다. 가속화된 이온은 WBG 재료로 주입된다. 예컨대, 탄화 규소에 대하여, 질소(N)와 인(P)이 n형에 적합한 소자이고, 알루미늄(Al) 또는 붕소(B)는 p형에 적합한 소자일 것이다. 다만 이온 주입 후에, ⅰ) WBG 결정은 이온 주입에 기인한 결함을 갖고, ⅱ) 주입된 소자와 반도체 결정 사이에 충분한 결합이 성립되지 않는다. 이에 따라, 고온에서의 열 처리가 수행되어 결정 내 결함을 보수하고 제거하며, 그리고 주입된 소자를 결정 내에 통합시킨다. 이러한 가열 처리는 "활성화(또는 활성화 어닐링)"라고 한다.
활성화 동안, 예컨대, WBG 기판은 흑연으로 제조된 서셉터 상에 배치되어, 석영 챔버내에 셋팅되고, 상기 서셉터의 둘레는 열 절연재로 덮이며, WBG 기판이 (석영 챔버의 외부로부터의) 유도 가열에 의해, 열원으로서 흑연을 사용하여 가열되어서, 기판은 희망 온도에 도달한다. 통상적으로, 가열은 대기 가스로서, 아르곤과 같은 희유 가스(rare gas)로 수행된다. 그러나, 희유 가스에 함유된 불순물이 WBG 기판의 표면을 오염시키거나 부식시켜, WBG 기판의 표면이 거칠어진다. 이러한 표면 거칠기는 반도체 디바이스의 성능 또는 특성을 열화시킨다. 이에 따라, 가능한 표면 거칠기를 감소시키는 것이 바람직하다.
표면 거칠기의 감소는 활성화를 위하여 희유 가스 대신에 진공 상태의 공기를 사용함으로써 기대될 수 있다. 통상적으로, 현재 사용가능한 가스에 관한 최고 순도는 99.9999％이며, 대략 1ppm의 불순물이 그 내부에 포함된다. 대기 압력에서 희유 가스의 불순물의 부분 압력은 1×10-1 Pa이다. 그러나, 현재 기술에서 진공 장치를 사용한 경우, (불순물에 대한) 1×10-4 Pa 이하인 부분 압력이 희유 가스 압력을 포함하는 전체 가스 압력에 대하여 확실하게 획득될 수 있다. 통상적으로, 터보 분자 펌프 또는 확산 펌프 그리고, 유밀(oil-sealed) 회전 펌프 또는 건조 펌프의 조합이 이러한 진공 장치로서 주로 사용된다. 따라서 WBG 기판의 표면에 손상을 야기하는 불순물의 양은 진공 장치를 사용하지 않는 경우에 비하여 1/1000 이하로 낮춰질 수 있다.
그러나, 진공 가열은 문제점을 갖는다. 통상적으로, 복사, 대류 및 전도와 같은 열 전달에는 3가지 매커니즘이 있다. 복사 매커니즘에서, 더 고온인 물체로부터 복사된 광은 더 저온인 물체에 의해 흡수된다. 여기서, 광대역 갭을 갖는 WBG 재료는 복사에 의해 생성된 이러한 광을 흡수할 수 없고, 그로 인해 가열되지 않는다. 즉, 복사된 광은 기판에 열을 제공하지 않고 WBG 기판을 통과하고, 그로 인해WBG 기판을 가열하는 것이 매우 어렵게 된다.
도 21은 (WBG 재료의 예로서) 4H-SiC의 광흡수율에 따른 파장과, 광원으로부터 복사된 광도에 따른 파장을 도시한 도표이다. 3.2ｅＶ의 대역 갭을 갖는 탄화 규소는 380㎚ 이하의 파장을 가진 광을 흡수할 수 있으나, 더 긴 파장을 가진 광을 투과시켜 버린다. 다른 한편으로, 임의의 광원으로부터 복사된 광은 2000℃ 에서도 400㎚ 이상의 파장을 가져, 탄화 규소를 가열할 수 없다.
희유 가스 대기하에서 가열이 수행되는 경우, 대류 및 전도 매커니즘이 이용될 수 있다. 대류 매커니즘에서, 관련 서셉터가 서셉터와 WBG 기판 사이의 갭 내에 존재하는 희유 가스를 가열하고, 가열된 가스는 WBG 기판을 가열한다. 전도 매커니즘에 있어서, 열은 흑연 서셉터로부터 WBG 기판으로 직접적으로 전도된다. 흑연 서셉터로부터 WBG 기판으로 직접적으로 전도된 열의 양은 흑연 서셉터와 WBG 기판 사이의 접촉 영역에 따라 상당히 좌우된다. 흑연 서셉터의 일면이 WBG 기판의 일면과 접촉하지만, 사실상 어느 한쪽 면에 약간의 휨 또는 비평탄함이 존재한다. 이에 따라, 단지 서셉터 상에 WBG 기판을 배치해서는 양쪽 면들이 서로 충분하게 접촉되지 않는다. 따라서 대류 매커니즘이 희유 가스 대기상태의 가열을 주로 제어한다. 도 22는 종래 기술에서 WBG 기판(1)이 서셉터(2e) 상에 단순하게 배치된 상태를 도시한 개략도이다.
다른 한편으로, 진공상태에서 가열을 고려하는 경우, 가스는 열을 전도하는 매체가 아니기 때문에 가열은 전술한 바와 같은 복사를 사용하거나, 또는 대류에 의해서도 또한 실행될 수 없다. 이에 따라, WBG 기판은 단지 전도 매커니즘에 의해서만 가열된다. 그러나, 어느 한쪽이 약간의 휨을 가진, WBG 기판과 서셉터 사이의 접촉 영역은 기판의 개별적인 차이점 또는 기판의 배치 방식에 기인하여 일정하지 않다. 따라서 재현성 있는(reproducible) 열 전달 성능은 획득될 수 없고, 그로 인해 희망하는 장치 성능 또는 특성도 획득될 수 없다. 이러한 문제점을 해소하기, 특허 문헌 1은 반도체 기판의 후면 상에 탄소 또는 금속을 증착하는 방법을 기술하고 있다.
[특허 문헌 1 : 일본 실용신안 출원 공개 번호 평성 제05-29140호]
전술한 바와 같이, 종래 기술은 진공상태에서 반도체 기판을 가열하기 어렵다는 문제점이 있다. 부가적으로, 특허 문헌 1에서 기술된 방법은 가열 처리 후에 증착된 박막을 제거하기 어렵다는 문제점과, 반도체 기판 또는 조립 라인(manufacturing line)이 금속에 의해 오염된다는 문제점을 또한 갖는다.
상기한 사정을 고려할 때, 본 발명의 목적은 반도체 기판을 진공상태에서, 반도체 기판 또는 관련 조립 라인을 금속으로 오염시키지 않고 용이하게 가열할 수 있는 반도체 디바이스를 제조하는 방법, 공구, 및 장치를 제공하는 것이다. 본 발 명에 의해 해결될 대부분의 문제점은 본 발명에 의해 획득된 상당한 어떠한 효과의 의의를 명확하게 나타내도록 하기에서 상세하게 설명되나, 전술한 설명은 본 발명의 기술적인 범위를 제한하지 않는다.
따라서 본 발명은 반도체 디바이스의 제조 방법을 제공하고, 이는 부착성 증강 기구를 사용하여 가열 소자인 서셉터와 상기 서셉터 상에 배치되는 반도체 기판 사이의 부착성을 증강하는 단계와, 서셉터 가열에 의하여 반도체 기판을 사전 결정된 온도로 가열하는 단계를 포함한다.
대표적인 실시예에서, 부착성 증강 기구는 서셉터와 상기 반도체 기판 상에 배치된 중량 석재(heavy-weight stone)를 포함하고, 상기 중량 석재는 상기 서셉터와 상기 반도체 기판을 서로 밀접하게 부착시킬 수 있는 중량을 갖는다.
바람직하게, 중량 석재는 반도체 기판 내 디바이스 형성 영역의 외부에 배치된다.
또한 중량 석재는 가열 소자인 것이 바람직하다.
또 다른 대표적인 실시예에서, 부착성 증강 기구는 서셉터와, 반도체 기판 상에 배치되고 상기 서셉터와 결합되는 캡을 포함한다.
캡은 반도체 기판에 디바이스를 형성하는 영역 외부에 배치되는 것이 바람직하다.
또한, 캡은 가열 소자인 것이 바람직하다.
또 다른 대표적인 실시예에서, 부착성 증강 기구는 서셉터와, 상기 서셉터와 반도체 기판 사이에 마련되는 접착층을 포함한다.
접착층의 주성분은 당류(saccharide)인 것이 바람직하다.
또한 본 발명은 반도체 디바이스 제조 방법을 제공하며, 이는 열 전도 증강 기구를 사용하여 열 소자인 서셉터 상에 배치된 반도체 기판으로의 열 전도를 증가시키는 단계와, 서셉터를 가열함으로써 반도체 기판을 사전 결정된 온도로 가열하는 단계를 포함한다.
대표적인 실시예에서, 열 전도 증강 기구는 서셉터와, 상기 반도체 기판 상에 배치되고 복사광 흡수 능력을 가진 다수개의 소형 부재들을 포함한다.
바람직하게, 서셉터는 다수개의 반도체 기판을 스택 형상으로 유지할 수 있다. 이 경우, 소형 부재들은 정면에서 봤을 때 서로 오버랩하지 않는 방식으로 배열될 수 있다.
또한, 소형 부재들은 반도체 기판에서 디바이스를 형성하는 영역 외부에 배치되는 것이 바람직하다.
각 방법에서, 반도체 기판을 가열하는 단계는 통상적으로 진공상태로 수행된다.
또한 각 방법에서, 반도체 기판의 주성분은 통상적으로 탄화 규소와 다이아몬드 중 하나이다.
또한 각 방법에서, 반도체 기판의 주성분은 통상적으로 질화물이다. 이 경우, 질화물은 질화갈륨(gallium nitride, GaN), 질화알루미늄(aluminum nitride, AlN), 질화붕소(boron Nitride, BN), 질화 알루미늄 갈륨(aluminum gallium nitride, AlGaN), 질화 붕소 알루미늄 갈륨(boron aluminum gallium nitride, BAlGaN) 중 하나이다.
또한 각 방법에서, 반도체 디바이스는 쇼트키 배리어 다이오드 (Schottky barrier diode), PiN 접합 다이오드(p-n junction diode), MPS 다이오드, JBS 다이오드, MOS FET, 정전 유도 트랜지스터, 접합형 전계 효과 트랜지스터, MES FET 및 바이폴라 트랜지스터 중 하나이다.
또한 본 발명은 반도체 디바이스의 제조 공구를 제공하고, 이 공구는 가열 소자인 서셉터로부터의 열에 의해 반도체 기판을 사전 결정된 온도로 가열하는 경우 상기 반도체 기판을 유지하는데 사용되고, 상기 공구는 반도체 기판과 상기 서셉터 사이의 부착성을 증가시키기 위한 부착성 증강 기구를 갖는다.
또한 각 방법에서, 부착성 증강 기구는 통상적으로 반도체 기판이 배치되는 서셉터와, 상기 반도체 기판 상에 배치되는 중량 석재를 포함하고, 중량 석재는 상기 서셉터와 상기 반도체 기판을 서로 밀접하게 부착시킬 수 있는 중량을 갖는다.
부착성 증강 기구에서, 반도체 기판이 유지된 경우, 중량 석재는 반도체 기판에 디바이스를 형성하는 영역 외부에 배치되는 것이 바람직하다.
또한 중량 석재는 가열 소자인 것이 바람직하다.
또 다른 전형적인 실시예에서, 부착성 증강 기구는 서셉터와, 반도체 기판 상에 배치되고 상기 서셉터와 결합되는 캡을 포함하는 것이 바람직하다.
부착성 증강 기구에서, 반도체 기판이 고정된 경우, 캡은 반도체 기판에 디바이스를 형성하는 영역 외부에 배치되는 것이 바람직하다.
또한, 캡은 가열 소자인 것이 바람직하다.
또 다른 전형적인 실시예에서, 부착성 증강 기구는 서셉터와, 상기 서셉터와 반도체 기판 사이에 마련된 접착층을 포함하는 것이 바람직하다.
접착층의 주성분은 당류(saccharide)인 것이 바람직하다.
또한 본 발명은 반도체 디바이스의 제조 공구를 제공하고, 이 공구는 가열 소자인 서셉터로부터의 열에 의해 반도체 기판을 사전 결정된 온도로 가열하는 경우 상기 반도체 기판을 유지하는데 사용되고, 상기 공구는 상기 반도체 기판으로 전도되는 열을 증가시키기 위한 열 전도 증강 기구를 갖는다.
전형적인 실시예에서, 열 전도 증강 기구는 서셉터와, 반도체 기판 상에 배치되고 복사광 흡수 능력을 가진 다수개의 소형 부재들을 포함한다.
서셉터는 다수개의 반도체 기판을 스택 형상으로 유지할 수 있는 것이 바람직하다. 이 경우에서, 소형 부재들은 정면에서 봤을 때 서로 오버랩하지 않는 방식으로 배열될 수 있다.
또한, 열 전도 증강 기구에서, 반도체 기판이 유지된 경우, 소형 부재는 반도체 기판에서 디바이스를 형성하는 영역 외부에 배치되는 것이 바람직하다.
또한, 본 발명은 반도체 디바이스를 제조하는 장치를 제공하고, 이는 전술한 것과 같은 반도체 디바이스의 제조 공구와, 반도체 기판과 상기 공구를 수용하는 진공 챔버와, 서셉터를 가열하는 가열 장치를 포함한다.
본 발명에 따르면, 반도체 기판과 가열 소자 사이의 접촉 영역이 증가하여, 열은 가열 소자로부터 반도체 기판으로 용이하게 전도될 수 있다. 따라서 진공상태에서 반도체 기판을 용이하게 가열하는 것이 가능하다. 부가적으로, 각 중량 석재, 캡, 소형 부재 및 접착층은 용이하게 제거될 수 있으므로, 반도체 기판 또는 관련 조립 라인을 금속에 의한 오염으로부터 방지하는 것이 가능하다.
이하, 본 발명에 따른 바람직한 실시예에 대해서 첨부한 도면에 기초하여 상세하게 설명한다.
하기에서, 제1 실시형태는, 도 1 내지 도 3에 의해 도시된 상태에서 반도체 기판을 가열하는 것으로 설명될 것이다.
도 1은 제1 실시형태에 따른 공구 및 (반도체 기판인) WBG 기판을 도시한 단면도이다. 도 2는 제1 실시형태에 따른 공구 및 WBG 기판을 도시한 평면도이다. 도 3은 제1 실시형태에 따른 공구 및 WBG 기판을 도시한 사시도이다.
WBG 기판(1)은, WBG 기판(1)의 주 표면(11)이 서셉터(2a)를 향하도록 하는 방식으로 (그 주성분이 흑연(C) 일 수 있는) 서셉터(2a) 상에 배치된다. WBG 기판(1)의 또 다른 주 표면(12)에는, 중량 석재(3)가 배치된다. 상기 서셉터(2a)와 중량 석재(3)은 본 발명에 따라, 반도체 디바이스를 제조하는 공구로서 기능한다.
중량 석재(3)에 가해지는 중력에 기인하여, WBG 기판(1)은 가열 소자(또는 가열체)인 서셉터(2a) 상에 가압된다. 따라서 WBG 기판(1)과 서셉터(2a) 사이의 부착성이 향상되고, 이들 대응하는 표면들은 서로 완전히 부착된다. 이에 따라, WBG 기판(1)과 서셉터(2a) 사이의 접촉 영역이 증가하고, 서셉터(2a)로부터 WBG 기 판(1)으로의 열 전도가 충분하게 수행된다. 이때, 서셉터(2a)와 중량 석재(3)는 본 발명의 부착성 증강 기구에 해당한다.
WBG 기판(1)의 주 표면(12)이 타켓 디바이스가 형성된 표면일 때, WBG 기판(1)과 중량 석재(3)가 디바이스가 형성되는 영역(즉, 디바이스 형성 영역)과 접촉하는 경우, WBG 기판(1)의 관련 표면이 손상되므로, 디바이스 특성이 열화한다. 이에 따라, 중량 석재(3)에 의하여 WBG 기판(1)의 둘레 에지만을 가압하는 것이 바람직하다. 이때, 열은 WBG 기판(1) 내부로 급속하게 전도된다(예를 들어, 탄화 규소는 실리콘보다 3배 많은 열 전도성을 갖는다). 이에 따라, 열이 WBG 기판(1)의 외부 둘레로 도전된 경우, 열은 우수한 재현성을 가지고 상기 기판의 중심으로 충분하게 전도될 수 있다.
중량 석재(3)의 형태는 한정되지 않지만, 도 2에서는 그 형태는 정면에서 봤을 때 링 형상이다. 링 형상은 원형 또는 다각형 링 형태일 수 있다. 중량 석재(3)가 링 형상 대신에 플레이트 형상을 갖는 경우, 플레이트 형상은 WBG 기판(1)의 주 표면(12) 내에 디바이스 형성 영역에 면하는 나머지 부분에 비하여 두꺼운 둘레 에지를 가져서, 디바이스 형성 영역에서 WBG 기판(1)과 중량 석재(3) 사이의 접촉이 방지되는 것이 바람직하다.
중량 석재(3)의 재료는 한정되지 않는다. 그러나, 중량 석재(3)가 자체적으로 가열 소자로서 기능하여 WBG 기판(1)으로 열을 전도하고 가열 효율을 향상시키기 위해서, 중량 석재(3)는 유도 가열 또는 복사광 흡수에 의해 우수한 가열 성능을 갖는 재료로 제조되는 것이 바람직하다. 중량 석재(3)는 중량에 의하여, WBG 기판(1)과 서셉터(2a)가 서로 긴밀하게 부착하고, 그로 인해 중량 석재는 흑연, 텅스텐(W), 몰리브덴(Mo), 또는 탄탈(Ta) 또는 이들 중 임의의 하나의 탄화물과 같은 고융점을 가진 금속으로 제조될 수 있다. 중량 석재(3)는 또한 ⅰ) 흑연과, 고융점을 갖는 금속 또는 이들의 탄화물인 개별 소자의 혼합물, 또는 ⅱ) 고융점을 갖는 금속 또는 그 탄화물로 적어도 일부가 덮인 흑연일 수 있다. WBG 기판(1)이 (예컨대, 대략 2000℃) 가열된 경우, 중량 석재(3)는 변형되지 않거나 화학 변화를 겪지 않는 것이 바람직하고, 또한 WBG 기판(1)을 손상시키지 않는 것이 바람직하다.
도 4는 활성화 동안에 사용되는 가열 장치의 개략 단면도이다. 중량 석재(3)에 의해 가압되는 WBG 기판(1)에 맞닿는 서셉터(2a)는 석영 챔버(72)(예컨대, 진공 챔버) 내에 수용 배치되고, 챔버의 상부 및 하부는 금속 플랜지(71a, 71b)를 사용하여 각각 밀봉된다. 서셉터(2a)는 절연재(73)에 의해 둘러싸이고, 서셉터의 바닥측으로부터 서셉터(2a)를 지지하는 지지 부재(74)도 또한 절연재로 제조된다. 유도 가열용 코일(75)(즉, 가열 장치)이 석영 챔버(72) 주위에 마련된다. WBG 기판(1)은 가열원으로서 서셉터(2a)를 사용하여 유도 가열함으로써 희망 온도까지 가열된다.
지지 부재(74)는 샘플 교환을 위해 사용되는 해치(76) 상에 배치된다. WBG 기판(1)이 가열될 때, 해치(76)는 O-링(77)을 매개로 플랜지(71b)에 고정되고, 기판이 교환될 때, 해치(76)를 지지하는 지지부(78)는 승강 기구(79)에 의해 해치(76)와 함께 내려간다. 배기 포트(80)와 가스 배기 포트(81)가 플랜지(71a)에 마련되어 가열 동안 대기를 제어하고, 포트들은 개별적으로 진공 펌프와 가스원(양쪽 다 도시되지 않음)에 접속된다. 부가적으로, 가열 중에 기판의 온도를 제어하기 위하여, 관찰창(observation window, 82, 83)이 개별적으로 플랜지(71a)와 절연재(73)에 형성된다. 온도는 복사 온도계(Radiation Thermometer)를 사용하여 측정되며, 온도계는 플랜지(71a) 상에 배열된다. 관찰창(82)은 석영 또는 사파이어 글래스에 의해 폐쇄된다. 전술한 기본 구조를 가진 가열 장치는 추후에 설명될 다른 실시형태에서 사용된 (다른 공구 구조를 채택한) 장치와 유사할 수 있다.
하기에서 제1 실시형태에서의 가열 처리의 절차가 도 5를 참조하여 설명될 것이며, 도 5는 절차를 도시하는 흐름도이다. 이때, 본 발명은 이온 주입 후에 실행되는 가열 처리 뿐만 아니라 또 다른 가열 처리에도 적용될 수 있다. 또한, 본 발명은 진공상태에서 수행된 처리 뿐만 아니라 희유 가스에서 수행된 처리에 의해서도 효과적인 가열 효과를 창출할 수 있다.
우선, WBG 기판(1)은 대기압에서, 가열 장치의 석영 챔버(72) 내 서셉터(2a) 상에 배치되고(단계 S100 참조), 중량 석재(3)도 또한 기판 상에 배치된다(단계 S110 참조). 다음 단계에서, 석영 챔버(72)는 진공 펌프를 사용하여 배기되어, 진공 상태를 마련하고, 여기서 석영 챔버(72) 내 압력은 대략 1×10-10 Pa 내지 1×10-3 Pa일 것이다.
다음 단계에서, 아르곤과 같은 희유 가스가 석영 챔버(72) 내부로 공급된다 (단계 S130 참조). 진공상태로 가열이 수행되는 경우, 단계 S130의 처리는 생략 다. 그 다음, WBG 기판은 유도 가열에 의해 희망 온도(예를 들어, 대략 2000℃)에 도달하도록 가열되고(단계 S140 참조), 그리고 나서 기판을 차가운 대기에 방치하거나, 기판을 냉각 스테이지로 이동시킴으로써 기판을 냉각한다(단계 S150 참조). 그 다음에 석영 챔버(72)는 대기 기압으로 복귀시켜(단계 S160 참조), 중량 석재(3)와 WBG 기판(1)을 수집한다(즉, 서셉터에서 제거한다)(단계 S170 및 S180 참조).
전술한 실시형태에 따르면, WBG 기판(1)은 중량 석재(3)에 의해 서셉터(2a)에 대하여 가압되므로, WBG 기판(1)과 서셉터(2a) 사이의 접촉 영역이 증가한다. 이에 따라, 열이 서셉터(2a)로부터 WBG 기판(1)으로 용이하게 전도됨으로써, WBG 기판(1)을 진공상태로 용이하게 가열한다. 중량 석재(3)에 기인한 WBG 기판(1)의 오염에 관해서는, 중량 석재(3)는 WBG 기판(1) 상에 단순하게 배치되므로, 특허 문헌 1 등에서 기술된 종래 탄소 또는 금속 증착 방법에 비하여 기판으로부터 좀 더 쉽게 분리될 수 있다. 이에 따라, 반도체 기판 또는 관련 조립 라인이 금속에 의해 오염되는 것을 방지하는 것이 가능하다. 또한, WBG 기판(1)과 중량 석재(3)의 상태를 접촉 및 비접촉 상태 사이에서 전환하기 위하여 중량 석재(3)를 높이거나 낮추는 복잡한 기구를 사용할 필요가 없고, 그로 인해 WBG 기판(1)의 가열은 단순한 구조를 사용하여 수행될 수 있다.
그 다음, 본 발명의 제2 실시형태가 설명될 것이다. 본 실시형태에서 반도체 기판의 가열은 도 6 내지 도 8에 의해 도시된 상태에서 수행된다. 도 6은 제2 실시형태에 따른 공구 및 (반도체 기판인) WBG 기판을 도시하는 단면도이다. 도 7 은 제2 실시형태에 따른 공구 및 WBG 기판을 도시한 평면도이다. 도 8은 제2 실시형태에 따른 공구 및 WBG 기판을 도시한 사시도이다.
WBG 기판(1)은, WBG 기판(1)의 주 표면(11)이 서셉터(2b)의 접촉부(22)를 향하도록 하는 방식으로 서셉터(2b) 상에 배치된다. (스크류 부재인) 캡(4)이 WBG 기판(1)의 다른 주 표면(12)과 접촉한다. 캡(4)은 암나사부(41)를 갖고, 이는 서셉터(2b)에 형성된 수나사부(21)와 결합된다. 서셉터(2b)와 캡(4)이 본 발명에 따른 반도체 디바이스를 제조하는 공구로서 기능한다.
캡(4)은 서셉터(2b)로부터 분리되거나, 충분한 공간이 캡(4)과 서셉터(2b) 사이에 마련되는 사이에, WBG 기판(1)이 서셉터(2b) 상에 배치되고, 그리고 나서 캡(4)이 서셉터(2b)와 결합된다. 따라서 캡(4)의 접촉부(42)는 WBG 기판(1)의 주 표면과 접촉하고, WBG 기판(1)이 가열 소자인 서셉터(2b)의 접촉부(22)에 대해 가압된다. 즉, WBG 기판(1)과 서셉터(2b) 사이의 부착성이 향상되고, 이들 대응하는 표면들은 서로 완전히 부착된다. 이에 따라, WBG 기판(1)과 서셉터(2b) 사이의 접촉 영역이 증가하고, 서셉터(2b)로부터 WBG 기판(1)으로의 열 전도가 충분하게 수행된다. 이때, 서셉터(2b)와 캡(4)은 본 발명의 부착성 증강 기구에 해당한다.
WBG 기판(1)의 주 표면(12)이 타겟 디바이스가 형성된 표면일 때, WBG 기판(1)과 캡(4)이 디바이스가 형성된 영역에서 접촉하는 경우, WBG 기판(1)의 관련 표면이 손상됨으로써, 디바이스 특성이 열화한다. 이에 따라, 캡(4)의 접촉부(42)는 단지 WBG 기판(1)의 둘레 에지와 접촉하는 것이 바람직하다.
캡(4)의 재료는 한정되지 않는다. 그러나, 캡(4)이 자체적으로 가열 소자로 서 기능하여 WBG 기판(1)으로 열을 전도하고 가열 효율을 향상시키기 위해서는, 캡(4)은 유도 가열 또는 복사광 흡수에 의해 우수한 가열 성능을 갖는 재료로 제조되는 것이 바람직하다.
또한 캡(4)은 흑연, 텅스텐(W), 몰리브덴(Mo), 또는 탄탈(Ta) 또는 이들 중 임의의 하나의 탄화물과 같은 고융점을 가진 금속으로 제조될 수 있다. 또한, 캡(4)은 ⅰ) 흑연과, 고융점을 갖는 금속 또는 이들의 탄화물인 개별 소자의 혼합물, 또는 ⅱ) 고융점을 갖는 금속 또는 그 탄화물로 적어도 일부가 덮인 흑연일 수 있다. WBG 기판(1)이 (예컨대, 대략 2000℃) 가열된 경우, 캡(4)은 변형되지 않거나 화학 변화를 겪지 않는 것이 바람직하고, 또한 WBG 기판(1)을 손상시키지 않는 것이 바람직하다.
본 실시형태의 가열 처리는 도 4에서 도시된 가열 장치를 사용하여 수행될 수 있으며, 그 절차는 도 5에서 도시된 것과 유사하다.
전술한 실시형태에 따르면, 캡(4)이 서셉터(2b)와 결합되는 경우, WBG 기판(1)이 캡(4)의 접촉부(42)에 의해 서셉터(2b)의 접촉부에 대해 가압되어, WBG 기판(1)과 서셉터(2b) 사이의 접촉 영역이 증가한다. 이에 따라, 열은 서셉터(2b)로부터 WBG 기판(1)으로 용이하게 전도되어, 진공상태에서 WBG 기판(1)을 용이하게 가열한다. 캡(4)으로 인한 WBG 기판(1)의 오염에 관해서는, 캡(4)은 서셉터(2b)와 단순하게 결합되므로, 캡은 특허 문헌 1 등에서 기술된 종래 탄소 또는 금속 증착 방법에 비하여 기판으로부터 좀 더 쉽게 분리될 수 있다. 이에 따라, 반도체 기판 또는 관련 조립 라인이 금속에 의해 오염되는 것을 방지하는 것이 가능하다. 또 한, WBG 기판(1)과 캡(4)의 상태를 접촉 및 비접촉 상태 사이에서 전환하도록 복잡한 기구를 사용할 필요가 없고, 그로 인해 WBG 기판(1)의 가열은 단순한 구조를 사용하여 수행될 수 있다.
그 다음, 본 발명의 제3 실시형태가 설명될 것이다. 본 실시형태에서, 반도체 기판의 가열은 도 9 내지 도 11에 의해 도시된 상태에서 수행된다. 도 9는 제3 실시형태에 따른 공구 및 (반도체 기판인) WBG 기판을 도시하는 단면도이다. 도 10은 제3 실시형태에 따른 공구 및 WBG 기판을 도시한 평면도이다. 도 11은 제3 실시형태에 따른 공구 및 WBG 기판을 도시한 사시도이다.
WBG 기판(1)은, WBG 기판(1)의 주 표면(12)이 서셉터(2c)를 향하도록 하는 방식으로 (그 주성분이 흑연(C) 일 수 있는) 서셉터(2c) 상에 배치된다. (복사된 광 흡수체인) 다수개의 소형 부재(6)가 WBG 기판(1)의 다른 주 표면(11) 상에 배치되며, 이는 복사광 흡수 능력을 갖고 가열요소로서 기능한다. 서셉터(2c)와 소형 부재(6)는 반도체 디바이스를 제조하기 위한 본 발명에 따른 공구로서 기능한다. 소형 부재(6)는 서셉터(2c)로부터 복사광을 흡수하므로, 소형 부재들은 가열되어, 생성된 열을 WBG 기판(1)에 전도한다. 따라서 WBG 기판(1)이 충분하게 가열된다.
전술한 바와 같이, 약간의 휨 또는 비평탄함이 서셉터(2c)와 WBG 기판(1)의 대응 면들 상에 존재한다. 이에 따라, WBG 기판(1)이 서셉터(2c) 상에 단순하게 배치된 경우만 아니라면, WBG 기판(1)과 서셉터(2c) 사이의 접촉 영역은 사실상 적다. 그러나, 소형 부재(6)가 WBG 기판(1) 상에 배치된 경우, 각 소형 부재(6)는 WBG 기판(1)과 접촉한다. 이에 따라, 소형 부재(6)의 수가 많을수록, WBG 기판(1) 과 소형 부재(6) 사이의 접촉 영역이 더 넓을수록, 소형 부재(6)로부터 WBG 기판(1)으로의 열 전도가 충분하게 수행된다. 이때, 서셉터(2c)와 소형 부재(6)는 본 발명의 열 전도 증강 기구에 해당한다. 또한 WBG 기판(1)과 서셉터(2c) 사이의 부착성을 증가시키는 기능은 소형 부재(6)의 수와 배열을 적절하게 제어하여, 그 중량를 적절하게 제어함으로써 기대될 수 있다.
각 소형 부재(6)의 형태 및 치수는 제한되지 않는다. 한편, WBG 기판(1)과 소형 부재(6) 사이의 접촉 영역이 더 넓을수록, 가열 효율도 더 높아진다. 이에 따라, WBG 기판(1)상에 최대한 많은 소형 부재(6)를 배치하기 위해서는, 각 소형 부재(6)는 가능한 한 소형이어야 하는 반면, 한층 더 조작하기에 용이해야한다. 도 9에서, WBG 기판(1)의 주 표면(12)은 희망 디바이스가 형성되는 표면이다. 소형 부재(6)는 디바이스가 형성되지 않는 후면 상에 배치되고, 그로 인해 WBG 기판(1)의 주 표면(11) 상에 배치된다. 또한, 서셉터(2c)는 WBG 기판(1)의 주 표면(12) 내 디바이스 형성 영역에 면하는 나머지 부분에 비하여 더 두꺼운 둘레 에지를 갖는다.
소형 부재(6)의 주 구성 재료는 400㎚ 이상의 파장을 갖는 광을 흡수하는 복사광 흡수 능력을 갖는다. 이는 광원인 서셉터(2c)로부터 방출된 복사된 광의 파장이 대략 400㎚ 이상이기 때문이다. 또한, ⅰ) WBG 기판(1)이 (예컨대, 대략 2000℃) 가열된 경우, 각 소형 부재(6)는 변형되지 않거나 화학 변화를 겪지 않고, ⅱ) WBG 기판(1)을 손상시키지 않는 것이 바람직하다. WBG 기판(1)의 주 구성이 탄화 규소인 경우, 소형 부재(6)의 주 구성은 흑연인 것이 바람직하다. 흑연은 1 에 근접한 복사율을 가지고, 그러므로 복사된 열을 쉽게 받을 수 있다. 또한, 흑연을 형성하기 위한 소자인 탄소는 탄화 규소를 형성하는 소자의 절반을 차지하므로, 오염 발생에 대한 문제가 없다. 또한, 흑연은 2000℃의 높은 온도를 용이하게 견디고, 대부분의 경우, 서셉터(2c)의 주 구성이 또한 흑연이다. 이에 따라, 소형 부재(6)와 서셉터(2c) 사이의 반응에 대하여 고려할 필요가 없다. 흑연 대신에, 각 소형 부재(6)의 주 구성이 흑연, 텅스텐, 몰리브덴, 또는 탄탈, 또는 이들 중 임의의 하나의 탄화물과 같은 고융점을 가진 금속일 수 있다. 또한, 각 소형 부재(6)의 주 구성은 ⅰ) 흑연과, 고융점을 갖는 금속 또는 이들의 탄화물인 개별 소자의 혼합물, 또는 ⅱ) 고융점을 갖는 금속 또는 그 탄화물로 적어도 일부가 덮인 흑연일 수 있다.
도 12 내지 도 14는 제3 실시형태의 변형례를 도시한다. 도 12는 변형례를 도시한 단면도이다. 도 13은 변형례를 도시한 평면도이다. 도 14는 변형례를 도시한 사시도이다.
도 12에서 도시된 바와 같이, 서셉터(2d)는 다수개의 WBG 기판(1)을 지지하고, WBG 기판(1)을 스택 형태로 설치할 수 있다. 즉, 서셉터(2d)는 그 내측면을 따라 3개의 지지부를 갖고, 각각은 WBG 기판(1)과 접촉하고 지지할 수 있다. 3개의 지지부는 서셉터(2d)의 내측면을 따라 형성되고, 수직 방향으로 서로 떨어져 있다. 각각의 WBG 기판(1)은 각 지지부 상에 배치되고, 3개의 WBG 기판(1)은 평면상에서 그 사이의 갭을 매개로 오버랩 방식으로 배열된다. 각 WBG 기판(1)의 주 표면(11) 상에는, 다수개의 소형 부재(6)가 배치된다. 다수개의 WBG 기판(1)이 서셉 터(2d)에 설치될 수 있기 때문에, 기판들이 동시에 가열될 수 있다.
소형 부재(6)들은 평면도에서 서로 오버랩되지 않는 방식으로 배열되는 것이 바람직하다. 도 12 내지 도 14는 각 소형 부재(6)가 상부 또는 하부에 위치된 임의의 소형 부재(6)와 오버랩되지 않은 이상적인 상태를 도시한다. 따라서 서셉터(2d)로부터 복사된 광은 모든 소형 부재(6)에 도달하는 하지만, 다른 소형 부재(6)에 의해 차단되지 않는다. 이에 따라, 가열은 소형 부재(6)들이 평면도 서로 오버랩하는 배열에 비하여 좀 더 효율적으로 수행될 것이다.
전술한 제3 실시형태와 본 발명의 가열 처리에서, 도 4에서 도시된 것과 같은 가열 장치가 사용될 수 있으며, 가열 처리의 절차는 도 5에서 도시된 것과 유사하다. 다수개의 WBG 기판(1)이 서셉터(2d) 상에 변화된 상태로 설치된 경우, 도 5의 단계 S100 내지 S110은 기판의 수에 대응하는 횟수만큼 반복적으로 수행된다(이때, 소형 부재(6)는 중량 석재(3)로 대체된다). 서셉터(2d)와 소형 부재(6)는 본 발명의 열 전도 증강 기구에 해당한다. WBG 기판(1)과 서셉터(2d) 사이의 부착성을 증가시키는 기능은 또한 소형 부재(6)의 수와 배열을 적절하게 제어하여, 그 중량를 적절하게 제어함으로써 기대될 수 있다.
전술한 실시형태에 따르면, 가열 소자인 소형 부재(6)가 WBG 기판(1) 상에 배치되므로, WBG 기판(1)과 가열 소자 사이의 접촉 영역은 증가한다. 이에 따라, 열은 가열 소자로부터 WBG 기판(1)으로 용이하게 전도되므로, 진공상태에서 WBG 기판(1)을 용이하게 가열한다. 소형 부재(6)로 인한 WBG 기판(1)의 오염에 관해서는, 소형 부재(6)는 WBG 기판(1)에 단순하게 배치되므로, 소형 부재들은 특허 문헌 1 등에서 기술된 종래 탄소 또는 금속 증착 방법에 비하여 기판으로부터 좀 더 쉽게 분리될 수 있다. 이에 따라, 반도체 기판 또는 관련 조립 라인이 금속에 의해 오염되는 것을 방지하는 것이 가능하다. 또한, WBG 기판(1)에 소형 부재(6)를 배치하고 기판으로부터 소형 부재를 제거하기 위한 복잡한 기구를 사용할 필요가 없고, 그로 인해 WBG 기판(1)의 가열은 단순한 구조를 사용하여 수행될 수 있다. 또한, 소형 부재(6)를 WBG 기판(1)에 고정하기 위하여, (하기에서 설명될 제4 실시형태에서 사용된) 접착층이 WBG 기판(1)과 소형 부재(6) 사이에 마련될 수 있다.
본 발명의 제4 실시형태가 설명될 것이다. 도 15는 제4 실시형태를 도시한 단면도이다. 도 15에서 도시된 바와 같이, 접착층(5)이 (주 표면(11, 12)을 갖는) WBG 기판(1)과 (그 주성분이 흑연(C)인) 서셉터(2a) 사이에 형성되므로, WBG 기판(1)과 서셉터(2a)는 접착층(5)을 매개로 서로 접착된다. 열이 서셉터(2a)로부터 접착층(5)으로 전도되고, 또한 접착층(5)으로부터 WBG 기판(1)으로 전도됨으로써, WBG 기판(1)과 서셉터(2a) 사이의 접촉 영역을 증가시켜 획득된 가열 효과와 유사한 효과가 얻어진다. 이에 따라, 열은 서셉터(2a)로부터 WBG 기판(1)으로 충분하게 전도된다. 또한, 접착층(5)을 제공하는 목적이 접착층(5)을 매개로 서셉터(2a)로부터 WBG 기판(1)으로 열을 전달하는 것이기 때문에, WBG 기판(1)의 주 표면(11) 전체가 접착층(5)과 접촉하는 방식으로 접착층(5)을 형성할 필요는 없다. 즉, 접착층(5)은 주 표면(11)의 일부가 접착층(5)과 접촉하는 방식으로 형성될 수 있다. 한편, 접착층(5)을 매개로 주 표면(11)과 서셉터(2a) 사이의 접촉 영역은, WBG 기판(1)이 단순하게 서셉터(2a) 상에 배치된 경우 주 표면(11)과 서셉터(2a) 사이의 접촉 영역보다 더 커질 것이다. 이때, 서셉터(2a)와 접착층(5)은 본 발명의 부착성 증강 기구에 해당한다.
접착층(5)의 주 구성은 단당류(monosaccharide; 예를 들어, 글루코스, 프록토스, 갈락토스 또는 만노오스), 이당류(disaccharide; 예를 들어, 수크로오스, 말토스, 락토스, 또는 셀로비오스), 또는 다당류(polysaccharide; 예를 들어, 녹말 또는 셀룰로스)와 같은 당류일 것이다. 접착층(5)은 다음 절차에 의해 형성될 것이다. 당 수용액이 서셉터(2a) 상에 증착되고, WBG 기판(1)이 그 상에 배치된다. 서셉터(2a)는 그 상태에서 가열되므로, 물이 증발하고, 당이 탄화됨으로써, 접착층(5)을 형성한다. WBG 기판(1)을 가열한 후에 소량의 물리적인 외력을 접착층(5)에 가하면, WBG 기판(1)은 접착층(5)으로부터 용이하게 떨어질 수 있다. 이때, 레지스트가 접착층(5)으로서 사용될 수 있다. 한편, 레지스트는 중량 금속을 포함하고, 그로 인해 또 다른 재료는 금속 오염을 고려하는 것이 바람직하다.
하기에서, 본 실시형태의 가열 처리의 절차는 도 4 및 도 16을 참조하여 설명될 것이다. 이 처리에서, 우선, 접착층(5)을 형성하는데 사용되는 당 수용액이 서셉터(2a) 상에 배치된다(단계 S200 참조). 그 다음 WBG 기판(1)이 서셉터(2a) 상에 배치되고(단계 S210 참조), 0℃ 이상에서 1초 이상 동안 대기 또는 건조 가스 대기 하에 방치되어, 수분을 증발시키고, 접착층(5)을 형성한다(단계 S220 참조).
이어서, 접착층(5)을 매개로 WBG 기판(1)에 부착된 서셉터(2a)가 가열 장치의 석영 챔버(72) 내에 배치되고, 챔버는 대기압으로 회복되고, 그리고 나서 석영 챔버(72)는 진공 펌프를 사용하여 배기된다(단계 S230 참조). 다음 단계에서, 아 르곤과 같은 희유 가스가 석영 챔버(72) 내부로 공급된다(단계 S240 참조). 진공상태에서 가열이 수행되는 경우, 단계 S240의 처리는 생략된다. 그 다음, WBG 기판(1)은 유도 가열에 의해 희망 온도(예를 들어, 대략 2000℃)가 되게 가열되고( 단계 S250 참조), 그리고 나서 기판을 차가운 대기에 방치하거나, 기판을 냉각 스테이지로 이동시킴으로써 기판을 냉각한다(단계 S260 참조). 그 다음에 석영 챔버(72)는 대기 기압으로 복귀시키고(단계 S270 참조), WBG 기판(1)을 접착층(5)으로부터 떼어내도록 접착층(5)에 외력을 가한다(단계 S280 참조). 그 다음에 WBG 기판(1)이 수집된다(즉, 제거된다)(단계 S290 참조).
전술한 실시형태에 따르면, 접착층(5)이 WBG 기판(1)과 서셉터(2a) 사이에 형성되므로, WBG 기판(1)과 서셉터(2a) 사이의 접촉 영역이 효과적으로 증가한다. 이에 따라, 열이 서셉터(2a)로부터 WBG 기판(1)으로 용이하게 전도됨으로써, WBG 기판(1)을 진공상태에서 용이하게 가열한다. 접착층(5)으로 인한 WBG 기판(1)의 오염에 관해서는, 접착층(5)은 이에 가해지는 힘에 의해 용이하게 떼어지므로, 특허 문헌 1 등에서 기술된 종래 탄소 또는 금속 증착 방법에 비하여 기판으로부터 좀 더 쉽게 분리될 수 있다. 이에 따라, 반도체 기판 또는 관련 조립 라인이 금속에 의해 오염되는 것을 방지하는 것이 가능하다. 특히, 접착층(5)의 주성분이 당류인 경우, 접착층(5)은 금속을 포함하지 않고, 그로 인해 금속 오염이 발생하지 않는다.
상기에서 본 발명의 바람직한 실시형태가 설명되고 예시되나, 이는 본 발명의 예이고, 한정하는 것으로서 고려되지 않는다는 것을 알 수 있다. 부가, 삭제, 대체 및 다른 수정들이 본 발명의 범위로부터 벗어남 없이 가해질 수 있다. 따라서 본 발명은 앞서의 설명에 의해 한정되는 것으로 이해되지 않으며, 단지 첨부된 청구항의 범위에 의해서 한정된다.
예를 들어, ⅰ) 유도 가열에 의해 도전성 서셉터를 가열하고, ⅱ) 광 램프를 사용함으로써 반도체 기판상의 복사광 흡수체를 가열하고, ⅲ) 서셉터가 가열되도록 서셉터를 전기적으로 통전시키고, ⅳ) 서셉터와 반도체 기판을 이송하여 이들이 가열되도록 고온의 내부 대기를 가진 로 내부로 서셉터와 반도체 기판을 삽입하고, ⅴ) 서셉터를 가열하도록 전자빔을 서셉터에 방출하는 것과 같은, 반도체 기판을 가열하는 다양한 방법이 있다. 그러나, 가열 방법은 상기에 한정되지 않는다. 또한, 가열 처리의 목적은 단지 활성화로 제한되지 않는다.
가열 처리에 사용된 반도체 기판은 탄화 규소, 다이아몬드, 질화물(또는 질화물 반도체) 등으로 제조될 수 있다. 질화물은 질화갈륨(gallium nitride, GaN), 질화알루미늄(aluminum nitride, AlN), 질화붕소(boron Nitride, BN), 질화 알루미늄 갈륨(aluminum gallium nitride, AlGaN), 질화 붕소 알루미늄 갈륨(boron aluminum gallium nitride, BAlGaN) 일 수 있다.
또한, 진공상태에서의 가열 처리를 포함하는 제조 방법에 의해 제조될 수 있는 반도체 디바이스는, 쇼트키 배리어 다이오드, PiN 접합 다이오드, MPS(merged PiN Schottky barrier) 다이오드, JBS 다이오드, MOS FET(metal oxide semiconductor field effect transistor), 정전 유도 트랜지스터(Static Induction Transistor: SIT), 접합형 전계 효과 트랜지스터(Junction Field Effect Transistor: JFET), MES FET 및 바이폴라 트랜지스터이다.
도 1은 본 발명의 제1 실시형태에 따른 공구 및 반도체 기판을 도시한 개략 단면도.
도 2는 제1 실시형태에 따른 공구 및 WBG 기판을 도시한 개략 평면도.
도 3은 제1 실시형태에 따른 공구 및 WBG 기판을 도시한 개략 사시도.
도 4는 제1 실시형태에 따른 반도체 기판을 가열하는데 사용되는 가열 장치의 개략 단면도.
도 5는 제1 실시형태에 따른 가열 처리의 절차를 도시한 흐름도.
도 6은 본 발명의 제2 실시형태에 따른 공구 및 반도체 기판을 도시한 개략 단면도.
도 7은 제2 실시형태에 따른 공구 및 WBG 기판을 도시한 개략 평면도.
도 8은 제2 실시형태에 따른 공구 및 WBG 기판을 도시한 개략 사시도.
도 9는 본 발명의 제3 실시형태에 따른 공구 및 반도체 기판을 도시한 개략 단면도.
도 10는 제3 실시형태에 따른 공구 및 WBG 기판을 도시한 개략 평면도.
도 11은 제3 실시형태에 따른 공구 및 WBG 기판을 도시한 개략 사시도.
도 12는 제3 실시형태의 변형례를 도시하는 개략 단면도.
도 13은 변형례를 도시한 개략 평면도.
도 14는 변형례를 도시한 개략 사시도.
도 15는 본 발명의 제4 실시형태에 따른 공구 및 반도체 기판을 도시한 개략 단면도.
도 16은 제4 실시형태에서의 가열 처리의 절차를 도시한 흐름도.
도 17은 쇼트키 배리어 다이오드의 평면 구조를 도시한 개략 평면도.
도 18은 도 17의 A-A선을 따라 절취된 쇼트키 배리어 다이오드의 단면 구조를 도시한 개략 단면도.
도 19는 접합 트랜지스터의 평면 구조를 도시한 개략 평면도.
도 20은 도 19의 B-B선을 따라 절취된 접합 트랜지스터의 단면 구조를 도시한 개략 단면도.
도 21은 4H-SiC의 광흡수율에 따른 파장과 광원으로부터 복사된 광도에 따른 파장을 도시한 도표.
도 22는 기판에 휨이 나타난 상태를 도시한 개략 선도.

Claims (40)

  1. 부착성 증강 기구를 사용하여 가열 소자인 서셉터와, 상기 서셉터 상에 배치되는 반도체 기판 사이의 부착성을 증강하는 단계와,
    상기 서셉터를 가열하여 상기 반도체 기판을 사전 결정된 온도로 가열하는 단계를 포함하는 반도체 디바이스의 제조 방법.
  2. 제1항에 있어서, 상기 부착성 증강 기구는 상기 서셉터와 상기 반도체 기판상에 배치된 중량 석재(heavy-weight stone)를 포함하고,
    상기 중량 석재는 상기 서셉터와 상기 반도체 기판을 서로 밀접하게 부착시킬 수 있는 중량을 갖는 것인 반도체 디바이스의 제조 방법.
  3. 제2항에 있어서, 상기 중량 석재는 상기 반도체 기판에 디바이스를 형성하는 영역 외부에 배치되는 것인 반도체 디바이스의 제조 방법.
  4. 제2항에 있어서, 상기 중량 석재는 가열 소자인 것인 반도체 디바이스의 제조 방법.
  5. 제1항에 있어서, 상기 부착성 증강 기구는 상기 서셉터와, 상기 반도체 기판 상에 배치되어 상기 서셉터와 결합되는 캡을 포함하는 것인 반도체 디바이스의 제 조 방법.
  6. 제5항에 있어서, 상기 캡은 상기 반도체 기판에 디바이스를 형성하는 영역 외부에 배치되는 것인 반도체 디바이스의 제조 방법.
  7. 제5항에 있어서, 상기 캡은 가열 소자인 것인 반도체 디바이스의 제조 방법.
  8. 제1항에 있어서, 상기 부착성 증강 기구는 서셉터와, 상기 서셉터와 반도체 기판 사이에 마련된 접착층을 포함하는 것인 반도체 디바이스의 제조 방법.
  9. 제8항에 있어서, 상기 접착층의 주성분은 당류(saccharide)인 것인 반도체 디바이스의 제조 방법.
  10. 열 전도 증강 기구를 사용하여, 열 소자인 서셉터 상에 배치된 반도체 기판으로의 열 전도를 증가시키는 단계와,
    상기 서셉터를 가열함으로써 상기 반도체 기판을 사전 결정된 온도로 가열하는 단계를 포함하는 반도체 디바이스의 제조 방법.
  11. 제10항에 있어서, 상기 열 전도 증강 기구는 서셉터와, 상기 반도체 기판 상에 배치되고 복사광 흡수 능력을 가진 다수개의 소형 부재들을 포함하는 것인 반도 체 디바이스의 제조 방법.
  12. 제11항에 있어서, 상기 서셉터는 다수개의 반도체 기판을 스택 형상으로 유지할 수 있는 것인 반도체 디바이스의 제조 방법.
  13. 제12항에 있어서, 상기 소형 부재들은 정면에서 봤을 때 서로 오버랩하지 않는 방식으로 배열되는 것인 반도체 디바이스의 제조 방법.
  14. 제11항에 있어서, 상기 소형 부재들은 상기 반도체 기판에서 디바이스를 형성하는 영역 외부에 배치되는 것인 반도체 디바이스의 제조 방법.
  15. 제1항에 있어서, 상기 반도체 기판을 가열하는 단계는 진공상태로 수행되는 것인 반도체 디바이스의 제조 방법.
  16. 제10항에 있어서, 상기 반도체 기판을 가열하는 단계는 진공상태로 수행되는 것인 반도체 디바이스의 제조 방법.
  17. 제1항에 있어서, 상기 반도체 기판의 주성분은 탄화 규소(SiC)와 다이아몬드 중 하나인 것인 반도체 디바이스의 제조 방법.
  18. 제10항에 있어서, 상기 반도체 기판의 주성분은 탄화 규소(SiC)와 다이아몬드 중 하나인 것인 반도체 디바이스의 제조 방법.
  19. 제1항에 있어서, 상기 반도체 기판의 주성분은 질화물인 것인 반도체 디바이스의 제조 방법.
  20. 제10항에 있어서, 상기 반도체 기판의 주성분은 질화물인 것인 반도체 디바이스의 제조 방법.
  21. 제19항에 있어서, 상기 질화물은 질화갈륨(gallium nitride, GaN), 질화알루미늄(aluminum nitride, AlN), 질화붕소(boron nitride, BN), 질화 알루미늄 갈륨(aluminum gallium nitride, AlGaN), 및 질화 붕소 알루미늄 갈륨(boron aluminum gallium nitride, BAlGaN) 중 하나인 것인 반도체 디바이스의 제조 방법.
  22. 제20항에 있어서, 상기 질화물은 질화갈륨, 질화알루미늄, 질화붕소, 질화 알루미늄 갈륨, 및 질화 붕소 알루미늄 갈륨 중 하나인 것인 반도체 디바이스의 제조 방법.
  23. 제1항에 있어서, 상기 반도체 디바이스는 쇼트키 배리어 다이오드(Schottky barrier diode), PiN 접합 다이오드(p-n junction diode), MPS 다이오드, JBS 다이 오드, MOS FET, 정전 유도 트랜지스터(Static Induction Transistor: SIT), 접합형 전계 효과 트랜지스터(Junction Field Effect Transistor: JFET), MES FET 및 바이폴라 트랜지스터 중 하나인 것인 반도체 디바이스의 제조 방법.
  24. 제10항에 있어서, 상기 반도체 디바이스는 쇼트키 배리어 다이오드, PiN 접합 다이오드, MPS 다이오드, JBS 다이오드, MOS FET, 정전 유도 트랜지스터, 접합형 전계 효과 트랜지스터, MES FET 및 바이폴라 트랜지스터 중 하나인 것인 반도체 디바이스의 제조 방법.
  25. 반도체 디바이스의 제조 공구로서,
    상기 공구는 가열 소자인 서셉터로부터의 열에 의해 반도체 기판을 사전 결정된 온도로 가열하는 경우 상기 반도체 기판을 유지하는데 사용되고,
    상기 공구는 상기 반도체 기판과 상기 서셉터 사이의 부착성을 증가시키기 위한 부착성 증강 기구를 갖는 것인 반도체 디바이스의 제조 공구.
  26. 제25항에 있어서, 상기 부착성 증강 기구는 상기 반도체 기판이 배치되는 서셉터와, 상기 반도체 기판상에 배치되는 중량 석재를 포함하고,
    상기 중량 석재는 상기 서셉터와 상기 반도체 기판을 서로 밀접하게 부착시킬 수 있는 중량을 갖는 것인 반도체 디바이스의 제조 공구.
  27. 제26항에 있어서, 상기 부착성 증강 기구에서, 상기 반도체 기판이 유지된 경우, 상기 중량 석재는 상기 반도체 기판에 디바이스를 형성하는 영역 외부에 배치되는 것인 반도체 디바이스의 제조 공구.
  28. 제26항에 있어서, 상기 중량 석재는 가열 소자인 것인 반도체 디바이스의 제조 공구.
  29. 제25항에 있어서, 상기 부착성 증강 기구는 상기 서셉터와, 상기 반도체 기판 상에 배치되고 상기 서셉터와 결합되는 캡을 포함하는 것인 반도체 디바이스의 제조 공구.
  30. 제29항에 있어서, 상기 부착성 증강 기구에서, 상기 반도체 기판이 고정된 경우, 상기 캡은 상기 반도체 기판에 디바이스를 형성하는 영역 외부에 배치되는 것인 반도체 디바이스의 제조 공구.
  31. 제29항에 있어서, 상기 캡은 가열 소자인 것인 반도체 디바이스의 제조 공구.
  32. 제25항에 있어서, 상기 부착성 증강 기구는 서셉터와, 상기 서셉터와 반도체 기판 사이에 마련되는 접착층을 포함하는 것인 반도체 디바이스의 제조 공구.
  33. 제32항에 있어서, 상기 접착층의 주성분은 당류(saccharide)인 것인 반도체 디바이스의 제조 공구.
  34. 반도체 디바이스의 제조 공구로서,
    상기 공구는 가열 소자인 서셉터로부터의 열에 의해 반도체 기판을 사전 결정된 온도로 가열하는 경우 상기 반도체 기판을 유지하는데 사용되고,
    상기 공구는 상기 반도체 기판으로 전도되는 열을 증가시키기 위한 열 전도 증강 기구를 갖는 것인 반도체 디바이스의 제조 공구.
  35. 제34항에 있어서, 상기 열 전도 증강 기구는 상기 서셉터와, 상기 반도체 기판 상에 배치되고 복사광 흡수 능력을 가진 다수개의 소형 부재들을 포함하는 것인 반도체 디바이스의 제조 공구.
  36. 제35항에 있어서, 상기 서셉터는 다수개의 반도체 기판을 스택 형상으로 유지할 수 있는 것인 반도체 디바이스의 제조 공구.
  37. 제36항에 있어서, 상기 소형 부재들은 정면에서 봤을 때 서로 오버랩하지 않는 방식으로 배열되는 것인 반도체 디바이스의 제조 공구.
  38. 제35항에 있어서, 상기 열 전도 증강 기구에 상기 반도체 기판이 유지된 경우, 상기 소형 부재들은 상기 반도체 기판에서 디바이스를 형성하는 영역 외부에 배치되는 것인 반도체 디바이스의 제조 공구.
  39. 반도체 디바이스의 제조 장치로서,
    제25항에 기재된 반도체 디바이스의 제조 공구와,
    반도체 기판과 상기 공구를 수용하는 진공 챔버와,
    서셉터를 가열하는 가열 장치를 포함하는 것인 반도체 디바이스의 제조 장치.
  40. 반도체 디바이스의 제조 장치로서,
    제34항에 기재된 반도체 디바이스의 제조 공구와,
    반도체 기판과 상기 공구를 수용하는 진공 챔버와,
    서셉터를 가열하는 가열 장치를 포함하는 것인 반도체 디바이스의 제조 장치.
KR1020070087259A 2006-08-31 2007-08-29 반도체 디바이스를 제조하는 방법, 공구 및 장치 KR101388204B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00236606 2006-08-31
JP2006236606A JP5080043B2 (ja) 2006-08-31 2006-08-31 半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置

Publications (2)

Publication Number Publication Date
KR20080020547A true KR20080020547A (ko) 2008-03-05
KR101388204B1 KR101388204B1 (ko) 2014-04-29

Family

ID=38462395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087259A KR101388204B1 (ko) 2006-08-31 2007-08-29 반도체 디바이스를 제조하는 방법, 공구 및 장치

Country Status (5)

Country Link
US (1) US8703626B2 (ko)
EP (1) EP1895567A3 (ko)
JP (1) JP5080043B2 (ko)
KR (1) KR101388204B1 (ko)
CN (1) CN101136350A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2929959B1 (fr) * 2008-04-10 2010-08-27 Commissariat Energie Atomique Procede de preparation de polycristaux et de monocristaux d'oxyde de zinc (zno) sur un germe par sublimation activee chimiquement a haute temperature
CN102110489B (zh) * 2010-12-24 2012-08-08 中国科学院苏州纳米技术与纳米仿生研究所 高强度透明高导电性自支持碳纳米管超薄膜及其制备方法
KR101970184B1 (ko) * 2011-03-01 2019-04-18 어플라이드 머티어리얼스, 인코포레이티드 얇은 피가열 기판 지지체
US20140273533A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Annealing Method Utilizing a Vacuum Environment
US10407769B2 (en) * 2016-03-18 2019-09-10 Goodrich Corporation Method and apparatus for decreasing the radial temperature gradient in CVI/CVD furnaces

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239400A (ja) * 1984-05-11 1985-11-28 Sumitomo Electric Ind Ltd 化合物半導体のアニ−ル法
US5228501A (en) * 1986-12-19 1993-07-20 Applied Materials, Inc. Physical vapor deposition clamping mechanism and heater/cooler
JP2886878B2 (ja) * 1989-03-01 1999-04-26 株式会社日立製作所 真空処理装置
JPH0364040A (ja) * 1989-08-02 1991-03-19 Hitachi Ltd 試料ホルダ
JPH05166730A (ja) * 1991-12-12 1993-07-02 Sony Corp 半導体製造装置
JPH0717148Y2 (ja) 1992-07-28 1995-04-19 日電アネルバ株式会社 基板装置
JPH0653308A (ja) * 1992-07-31 1994-02-25 Fujitsu Ltd 基板装着方法
EP0601615A1 (en) * 1992-12-08 1994-06-15 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device whereby a semiconductor body is temporarily fastened to a further body for a processing operation
US5437757A (en) * 1994-01-21 1995-08-01 Applied Materials, Inc. Clamp ring for domed pedestal in wafer processing chamber
KR950025850A (ko) * 1994-02-17 1995-09-18 서성기 박막의 열처리 장치
US5405518A (en) * 1994-04-26 1995-04-11 Industrial Technology Research Institute Workpiece holder apparatus
US5966623A (en) * 1995-10-25 1999-10-12 Eastman Kodak Company Metal impurity neutralization within semiconductors by fluorination
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
JPH11330214A (ja) * 1998-05-19 1999-11-30 Shinko Electric Ind Co Ltd 加熱装置およびこれに用いるガイドリング
US6187135B1 (en) * 1999-03-30 2001-02-13 Sun Ho Chung Process for making recycled paper having improving strength properties
US6187134B1 (en) * 1999-07-09 2001-02-13 The Board Of Trustees Of The Leland Stanford Junior University Reusable wafer support for semiconductor processing
JP3841988B2 (ja) * 1999-09-30 2006-11-08 株式会社吉野工業所 エアゾール式噴霧器
US6593168B1 (en) * 2000-02-03 2003-07-15 Advanced Micro Devices, Inc. Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
JP3390409B2 (ja) * 2000-06-02 2003-03-24 エヌイーシーセミコンダクターズ九州株式会社 サポートフレーム貼付装置
JP4583591B2 (ja) * 2000-12-15 2010-11-17 東京エレクトロン株式会社 処理方法及び処理装置
JP3771833B2 (ja) * 2001-11-14 2006-04-26 三菱重工業株式会社 ウエハ支持装置及び半導体製造装置
SG113448A1 (en) * 2002-02-25 2005-08-29 Semiconductor Energy Lab Fabrication system and a fabrication method of a light emitting device
JP4067858B2 (ja) * 2002-04-16 2008-03-26 東京エレクトロン株式会社 Ａｌｄ成膜装置およびａｌｄ成膜方法
JP3988676B2 (ja) * 2003-05-01 2007-10-10 セイコーエプソン株式会社 塗布装置、薄膜の形成方法、薄膜形成装置及び半導体装置の製造方法
JP2005197464A (ja) 2004-01-07 2005-07-21 Rohm Co Ltd 半導体装置の製造方法
JP2006013269A (ja) * 2004-06-29 2006-01-12 Sanyo Electric Co Ltd 気相成長装置および気相成長方法

Also Published As

Publication number Publication date
JP5080043B2 (ja) 2012-11-21
EP1895567A3 (en) 2008-06-25
US8703626B2 (en) 2014-04-22
EP1895567A2 (en) 2008-03-05
CN101136350A (zh) 2008-03-05
JP2008060401A (ja) 2008-03-13
US20080052901A1 (en) 2008-03-06
KR101388204B1 (ko) 2014-04-29

Similar Documents

Publication Publication Date Title
KR100858599B1 (ko) 기상성장장치와 지지대
KR102151001B1 (ko) 실시간 열 구역 조절 성능을 갖는 고온 정전척
KR101388204B1 (ko) 반도체 디바이스를 제조하는 방법, 공구 및 장치
US7807553B2 (en) Substrate heating apparatus and semiconductor fabrication method
EP1804284B1 (en) Substrate heat treatment apparatus and substrate transfer tray used in substrate heat treatment
JPH08213337A (ja) 半導体基板の熱処理方法
WO2005101471A1 (ja) 被処理体の処理装置
EP2383367A1 (en) Substrate support stage of plasma processing apparatus
US20100226630A1 (en) Apparatus for heat-treating substrate and substrate manufacturing method
JP4278046B2 (ja) ヒータ機構付き静電チャック
JP5885284B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
US20100090227A1 (en) Method for the formation of a gate oxide on a sic substrate and sic substrates and devices prepared thereby
JP2009231341A (ja) アニール装置、ＳｉＣ半導体基板の熱処理方法
JP5478041B2 (ja) アニール装置、熱処理方法
JP3661409B2 (ja) 炭化珪素半導体装置の製造方法
JP4639563B2 (ja) 炭化珪素半導体製造装置
US20090289355A1 (en) Semiconductor manufacturing apparatus and semiconductor device
CN110911332B (zh) 静电卡盘
US9698017B2 (en) Manufacturing method of semiconductor device
JP2017168676A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP4100669B2 (ja) 炭化珪素薄膜の形成方法
JPH04360524A (ja) 化合物半導体基板用アニール処理炉
JPH04121732U (ja) 短時間アニール装置
JPH04121733U (ja) 短時間アニール装置
JPS63204713A (ja) 分子線結晶成長用基板ホルダ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee