JP5016190B2 - 線状素子及びその製造方法 - Google Patents

Description

【技術分野】
【０００１】
本発明は、線状素子及びその製造方法に関する。
【背景技術】
【０００２】
現在、集積回路を用いた各種のデバイスが広範に普及しており、より一層の高集積化、高密度化に努力が払われている。その一つとして三次元的に集積させる技術も試みられている。
【０００３】
しかし、いずれのデバイスもウエハなどのリジッドな基板を基本構成としている。リジッドな基板を基本構成とする以上、その製造方法には一定の制約を受け、また、集積度には限界がある。さらに、デバイス形状も一定のものに限定されてしまう。
【０００４】
また、綿や絹の表面を金や銅の導電性材料でめっきあるいは包んだ導電性繊維が知られている。
【０００５】
しかし、一本の糸内に回路素子が形成されている技術は知られていない。また、導電性繊維というものもあるが綿や絹などの糸自体を基本構成とし、糸自体をその中心に有している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な線状素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、押出し加工後展伸加工し、さらに前記展伸加工後リング状又はらせん状に形成加工し、回路素子が長手方向に連続的又は間欠的に形成されたことを特徴とする線状素子である。
【０００８】
また、本発明は、回路素子を形成する領域を形成する材料を、溶解、溶融又はゲル化して所望の形状に線状に押出し、該押出し後伸展加工し、さらにリング状に成形して回路素子の領域を形成したことを特徴とする線状素子の製造方法である。
すなわち、本発明においては、一つの断面内に回路を形成するように複数の領域を有している。なお、線状素子という場合先端が針状その他の形状を有しているものも含まれる。
【０００９】
（回路素子）
ここで、回路素子としては、例えば、エネルギー変換素子があげられる。エネルギー変換素子は、光エネルギーを電気エネルギーに変換したり、電気エネルギーを光エネルギーに変化する素子である。電子回路、磁気回路あるいは光回路素子があげられる。回路素子は信号を単に伝送する光ファイバーとは異なり、また、導線とも異なる。
回路素子としては、例えば、電子回路素子ないし光回路素子があげられる。より具体的には、例えば、半導体素子である。
従来のプロセス技術上の違いから分類すると、ディスクリート（個別半導体）、光半導体、メモリ等があげられる。
より具体的には、ディスクリートとして、ダイオード、トランジスタ（バイポーラトランジスタ、ＦＥＴ、絶縁ゲート型トランジスタ）、サイリスタなどがあげられる。光半導体として、発光ダイオード、半導体レーザ、発光デバイス（フォトダイオード、フォトトランジスタ、イメージセンサ）などがあげられる。また、メモリとしては、ＤＲＡＭ、フラッシュメモリ、ＳＲＡＭなどがあげられる。
【００１０】
（回路素子の形成）
本発明では、回路素子が線状体の軸方向である長手方向に連続的あるいは間欠的に形成されている。
すなわち、長手方向に対して垂直に切断した断面内に複数の領域を有し、該複数の領域が一つの回路素子を形成するように配置されており、かかる断面が長手方向に連続的にあるいは間欠的に糸状に続いている。
例えば、ＮＰＮバイポーラトランジスタを線状体の一回路素子として形成する場合、このトランジスタでは、エミッタＮ領域、ベースＰ領域、コレクタＰ領域の３つの領域から構成されるので、これらの３つの領域が線状体の断面を見たとき、必要な領域間接合を持たせて配置される。
その配置方法としては、例えば、各領域を同心円状に中心から順に配置する方法が考えられる。すなわち、中心からエミッタ領域、ベース領域、コレクタ領域を順次形成する。もちろん他の配置も考えられ、トポロジー的に同一の配置を適宜用いればよい。
なお、各領域に接続する電極は、糸状素子の端面から各領域に接続してもよい。また、当初から各領域に埋め込んでもよい。すなわち、前記同心円状に各半導体領域を配置した場合には、エミッタ領域の中心にエミッタ電極を、ベース領域にベース電極を、コレクタ領域の外周にコレクタ電極を、各半導体領域と同様に長手方向に連続的に形成すればよい。なお、ベース電極は、分割して配置すればよい。
以上のＮＰＮバイポーラトランジスタは後述する押出し形成方法により一体形成することが可能である。
以上は、ＮＰＮトランジスタを例にとったが他の回路素子についても同様に、断面内に複数の領域を必要な接合を持たせて配置し、該断面を長手方向に例えば押出しにより連続的に形成すればよい。
【００１１】
（連続形成、間欠形成）
回路素子は、連続的に形成されている場合は、どの断面をとっても同一形状をなしている。俗にいう金太郎飴状態である。
該回路素子は、同一素子を線状の長手方向に連続して形成してもよいし間欠的に形成してもよい。
【００１２】
（線状素子）
本発明における線状素子における外径は、１０ｍｍ以下が好ましく、５ｍｍ以下がより好ましい。１ｍｍ以下が好ましく、１０μｍ以下がさらに好ましい。特に延伸加工を行うことにより１μｍ以下、さらには０．１μｍ以下とすることも可能である。線状素子を織り込んで布地状とするためにも外径は小さいほど好ましい。
１μｍ以下の外径を有する極細線状体を型の孔から吐出させて形成しようとする場合には、孔のつまりが生じたり、糸状体の破断が生ずる場合がある。かかる場合には、各領域の線状体をまず形成する。次ぎにこの線状体を島として多くの島を作り、その周囲（海）を可溶性のもので取り巻き、それをロート状の口金で束ねて、小口から一本の線状体として吐出させればよい。島成分を増やして海成分を小さくすると極めて細い線状体素子をつくることができる。
他の方法として、一旦太めの線状体素子をつくり、その後長手方向に延伸すればよい。また、溶融した原料をジェット気流に乗せてメルトブローして極細化を図ることも可能である。
また、アスペクト比は、押出形成により任意の値とすることができる。紡糸による場合には糸状として１０００以上が好ましい。例えば１０００００あるいはそれ以上も可能である。切断後使用する場合には、１０〜１００００、１０以下、さらには１以下、０．１以下として小単位の線状素子としてもよい。
【００１３】
（間欠形成）
同一素子を間欠的に形成する場合、長手方向に隣接する素子を異なる素子とすることができる。例えば、長手方向に順次、ＭＯＳＦＥＴ（１）、素子間分離層（１）、ＭＯＳＦＥＴ（２）、素子間分離層（２）………ＭＯＳＦＥＴ（ｎ）、素子間分離層（ｎ）と形成すればよい。
この場合、ＭＯＳＦＥＴ（ｋ）（ｋ＝１⁻ｎ）と他のＭＯＳＦＥＴとの長さは、同じとしてもよいが異なる長さとしてもよい。希望する回路素子の特性に応じて適宜選択することができる。素子間分離層の長さについても同様である。
もちろん、ＭＯＳＦＥＴと素子分離層との間に他の層を介在せしめてもよい。
以上はＭＯＳＦＥＴを例にとって説明したが、他の素子を形成する場合、他の素子の用途上必要な層を間欠的に挿入しておけばよい。
【００１４】
（断面形状）
線状素子の断面形状は特に限定されない。例えば、円形、多角形、星型その他の形状とすればよい。例えば、複数の頂角が鋭角をなす多角形状であってもよい。
また、各領域の断面も任意にすることができる。すなわち、例えば、図１に示す構造の場合、ゲート電極を星型とし、線状素子の外側形状は円形状でもよい。素子により、隣接する層との接触面を大きくとりたい場合には、頂角が鋭角となっている多角形状とすることが好ましい。
なお、断面形状を所望の形状とするには、押出しダイスの形状を該所望する形状のものとすれば容易に実現することができる。
最外層の断面を星型あるいは頂角が鋭角をなす形状とした場合、押出し形成後、頂角同士の間の空間に、例えば、ディッピングにより他の任意の材料を埋め込むことができ、素子の用途によって素子の特性を変化させることができる。
また、断面形状が凹形状の線状素子と断面形状が凸形状の線状素子とを嵌合せしめることにより線状素子間の接続を有効的にとることも可能となる。
なお、半導体層へ不純物をドーピングしたい場合は、溶融原料中に不純物を含有せしめておいてもよいが、押出し形成後、真空室内を線状のまま通過させ、真空室内で例えばイオン注入法などにより不純物をドープしてもよい。半導体層が最外層ではなく内部に形成されている場合には、イオン照射エネルギーを制御することにより内層である半導体層のみにイオン注入すればよい。
【００１５】
（製造例 後加工形成）
上記製造例は、複数の層を有する素子を押出しにより一体形成する例であるが、素子の基本部を押出しにより線状に形成し、その後該基本部に適宜の方法により被覆を施すことにより形成してもよい。
【００１６】
（原材料）
電極、半導体層などの材料としては、導電性高分子を用いることが好ましい。例えば、ポリアセチレン、ポリアセン、（オリゴアセン）、ポリチアジル、ポリチオフェン、ポリ（３−アルキルチオフェン）、オリゴチオフェン、ポリピロール、ポリアニリン、ポリフェニレン等が例示される。これらから導電率などを考慮して電極、あるいは半導体層の材料として選択すればよい。
なお、半導体材料としては、例えば、ポリパラフェニレン、ポリチオフェン、ポリ（３−メチルチオフェン）などが好適に用いられる。
また、ソース・ドレイン材料としては、上記半導体材料に、ドーパントを混入せしめたものを用いればよい。ｎ型とするためには、例えば、アルカリ金属（Ｎａ、Ｋ，Ｃａ）などを混入せしめればよい。ＡｓＦ_５／ＡｓＦ_３やＣｌＯ_４ ⁻をドーパントとして用いる場合もある。
なお、導電性高分子材料にフラーレンを入れて用いてもよい。この場合アクセプタとして作用する。
絶縁性材料としては、一般的な樹脂材料を用いればよい。また、ＳｉＯ_２その他の無機材料を用いてもよい。
なお、中心部に半導体領域あるいは導電性領域を有する構造の線状素子の場合、中心部の領域は、アモルファス材料（アルミニウム、銅などの金属材料：シリコンなどの半導体材料）により構成してもよい。線状のアモルファス材料を型の中心部に挿通せしめて線状アモルファス材料を走行させ、その外周に、射出により他の所望の領域を被覆して形成すればよい。
（発明を実施するための最良の形態）
【００１７】
（実施例１）
図１に本発明の実施例に係る線状素子を示す。
６が線状素子であり、この例ではＭＯＳＦＥＴのデバイス構造を示している。
この素子は断面において、中心にゲート電極領域１を有し、その外側に、絶縁領域２、ソース領域４、ドレイン領域３、半導体領域５が順次形成されている。
一方、図２に、かかる線状素子を形成するための押出し装置の一般的構成を示す。
押出し装置２０は、複数の領域を構成するための原料を溶融状態あるいは溶解状態、あるいはゲル状態で保持するための原料容器２１、２２、２３を有している。図２に示す例では、３個の原料容器を示しているが、製造する線状素子の構成に応じて適宜設ければよい。
原料容器２１，２２、２３内の原料は、型２４に送られる。型２４には、製造しようとする線状素子の断面の領域配置に応じた射出孔が形成されている。射出孔から射出された線状体は、ローラ２５に巻き取られるか、あるいは必要に応じて次ぎの工程に線状のまま送られる。
【００１８】
図１に示す構造の線状素子を製造する場合には図３に示すような構成が取られる。
原料容器としてはゲート材料３０、絶縁性材料３１、ソース・ドレイン材料３２、半導体材料３４がそれぞれ容器内に溶融あるいは溶解状態、ゲル状態で保持されている。一方、型２４には、それぞれの材料容器に連通させて、孔が形成されている。
すなわち、まず、中心部には、ゲート材料３０を射出するための複数の孔３０ａが形成されている。その外側周辺には、絶縁性材料３１を射出させるための複数の孔３１ａが形成されている。そしてその外周にさらに複数の領域に対応した孔が形成され、この複数の領域に対応した孔のうちの孔３２ａ、３３ａのみがソース・ドレイン材料容器３２に連通し、他の孔３４ａは半導体材料容器３４に連通している。
各原料容器から、溶融状態、溶解状態あるいはゲル状態の原料を型２４に送入し、型２４の射出孔から原料を射出すると原料は固化する。その端を引っ張ることにより、糸状に連続して線状素子が形成される。
糸状の線状素子は、ローラ２５で巻き取る。あるいは必要に応じて次ぎの工程に糸状のまま送る。
【００１９】
ゲート電極材料としては、導電性ポリマーを用いればよい。例えば、ポリアセチレン、ポリフェニレンビニレン、ポリピロールなどが用いられる。特にポリアセチレンを用いることにより、より外径が小さな線状素子が形成できるため好ましい。
半導体材料としては、例えば、ポリパラフェニレン、ポリチオフェン、ポリ（３−メチルチオフェン）などが好適に用いられる。
また、ソース・ドレイン材料としては、上記半導体材料に、ドーパントを混入せしめたものを用いればよい。ｎ型とするためには、例えば、アルカリ金属（Ｎａ、Ｋ，Ｃａ）などを混入せしめればよい。ＡｓＦ_５／ＡｓＦ_３やＣｌＯ_４ ⁻をドーパントとして用いる場合もある。
絶縁性材料としては、一般的な樹脂材料を用いればよい。また、ＳｉＯ_２その他の無機材料を用いてもよい。
以上に例示した材料は以下の実施例に示す線状素子についても同様に用いられる。
なお、本例では、取出電極は、線状素子の端面に接続している。もちろん長手方向の適宜の位置の側面に取出口を設けてもよい。
【００２０】
（実施例２）
図４に実施例２に係る線状素子を示す。
本例では、実施例１における取出電極を線状素子の側面に設けたものである。図４（ｂ）に示す電極の取出部４１ａ，４１ｂは、長手方向の所望する位置に設定することができる。従って、線状素子の長手方向に形成される回路素子の位置に応じて取出部４１ａと取出部４１ｂとの間隔も所望の値とすることができる。（補足説明である。）
取出部４１ａのＡ−Ａ断面を図４（ａ）に示す。なお、図４（ｂ）のＢ−Ｂ断面は図１に示す端面の構造である。
本例では、ソース４、ドレイン３の側面に取り出し電極としてソース電極４５、ドレイン電極４６をそれぞれソース４、ドレイン３に接続させてある。また、半導体層５とソース電極４５、ドレイン電極４６とは絶縁層４７により絶縁されている。
かかる構成とするためには例えば図５に示す型を用いる。すなわち、この型２４にソース・ドレイン材料射出口３３ａ，３２ａの中心に対して外周側に絶縁層用の孔４０ａと取出電極形成用の孔４１ａを設ける。絶縁層用の孔４０ａは絶縁層材料容器（図示せず）に連通しており、取出電極形成用の孔４１ａは取出電極材料容器（図示せず）に連通している。
この場合、最初は、射出口３０ａ，３１ａ，３２ａ，３３ａ，３４ａからのみ原料材料を射出させる。すなわち、孔４０ａ，４１ａからの射出はオフにする。半導体層原料は、４０ａ，４１ａに対応する部分の周りに廻り込み、実施例１（図１例）に示す断面で押出される。なお、この際、絶縁層４７、ドレイン電極４５、ソース電極４６はその幅を小さく取っておく。孔４０ａ，４１ａからの射出をオフにしたとき、半導体層を形成する材料はその部分に廻り込む。
次ぎに、孔４０ａ，４１ａからの噴出をオンにする。これにより断面形状は変化し、図４（ａ）に示す断面で押出される。孔４０ａ，４１ａをオンにする時間とオフにする時間を適宜変化させることによりＡ−Ａ断面の長さ（Ａ−Ａ断面を有する領域の長手方向の長さ）、Ｂ−Ｂ断面の長さ（Ｂ−Ｂ断面を有する領域の長手方向の長さ）を任意の長さに調整することができる。
【００２１】
なお、本例断面形状を間欠的に形成する例で、図４（ｂ）に示す電極取出部４１ａの断面Ａ−Ａの代わりに他の断面形状、材料とすることもできる。例えば、Ａ−Ａ部分全部を絶縁層とすることもできる。この場合、各材料容器のうち絶縁性材料のみを孔３２ａ、３３ａ、３４ａ、４０ａ、４１ａから射出させるように不図示の切替え弁で閉じ全てを絶縁性材料で射出するようにする。他の端面形状の場合についても同様の手法により形成することができる。
なお、ドレイン電極４５、ソース電極４６の形成面積を大きくとる場合、取出電極用の孔４１ａからの射出をオフにすれば半導体層５の原料あるいは絶縁層の原料は完全には廻り込まず、ソース電極４６、ドレイン電極４５に対応する部分は空間となる。押出し後その空間に電極材料を埋め込めばよい。
【００２２】
（実施例３）
図６に実施例を示す。
実施例１、２では線状素子を型２４を介して融解した材料を押出して一体形成する場合を示したが、本例では、線状素子の中心部を押出しにより形成し、他の部分は、外部加工により形成する例を示す。
線状素子としては図４例で示す構成の線状素子を例に取る。
まず、ゲート電極１の周りに絶縁膜２が押出しにより形成された糸状の中間体を形成する（図６（ａ））。
次ぎに溶融あるいは溶解状態、ゲル状態にした半導体材料を絶縁膜２の外側にコーティングして半導体層６１を形成して、二次中間体とする（図６（ｂ））。かかるコーティングは、溶融あるいは溶解状態、ゲル状態の半導体材料の槽中を糸状の中間体を通過させればよい。あるいは蒸着などの方法を採用しても良い。
次ぎに、マスキング材６２を半導体層６１の外側にコーティングする。マスキング材６１のコーティングも溶融ないし溶解、ゲル化したマスキング材中を、二次中間体を通過させるなどして形成すればよい。
次いで、マスキング材６２の所定の位置（ドレイン・ソースに対応する位置）をエッチングなどにより除去して線状素子の長手方向に半導体層６１を細長く露出させる隙間である開口６３を形成する（図６（ｃ））。
次いで、糸状二次中間体を減圧室内を通過させながら、射程距離を制御してドーピング材となるイオンの注入を行う（図６（ｄ））。
次いで、この糸状二次中間体を、熱処理室を通過させてアニールを行うことによりソース領域、ドレイン領域が形成される。
このように、糸状の線状素子の長手方向に回路素子を形成する場合、形成する領域の配置や材料に応じて適宜押出しと外部加工とを組み合わせればよい。
【００２３】
（実施例４）
次に、図１に示す線状素子における各領域を順次形成する例を、図７を参照して説明する。
その手順を図７に示す。
まず、紡糸技術により、型ａの孔からゲート電極原料を射出してゲート電極１を形成する（図７（ｂ））。このゲート電極１を便宜上中間糸状体と呼ぶ。
次いで、図７（ｃ）に示すように、中間糸状体を型ｂの中心孔に挿通させて中間糸状体を走行させながら、型ｂの外周に沿って形成された孔から絶縁膜材料を射出して絶縁膜２を形成する（図７（ｃ））。なお、型ｂの下流側にはヒータが設けられている。必要に応じ、このヒータにより糸状体を加熱する。加熱することにより、絶縁膜中溶媒成分を絶縁膜から除去することが可能となる。以下のソース・ドレイン層、半導体層の形成についても同様である。
次いで、中間糸状体を走行させながら、ソース・ドレイン層３、４を形成する（図７（ｃ），（ｄ））。なお、ソース領域４とドレイン領域３とは絶縁膜２上で分離して形成されている。これは、型ｃの中心孔と外周との間のソース４とドレイン３に対応する領域にのみ孔を設けることにより可能となる。
次ぎに、中間糸状体を型ｄでの中心孔に挿通させて同様に走行させながら、半導体層５を同様に形成する（図７（ｅ））。
なお、図７（ｆ）に示すように、線状素子の長手方向の側面にソース・ドレイン用の取出電極を設けたい場合には型ｄの外周側に設けてある複数の孔のうちの所定の孔（ソース・ドレイン電極に対応する部分の孔）からの原料の供給をオフとすればよい。また、長手方向全体に取出用の穴を設けたい場合には図７（ｇ）に示すような型ｄ２を用いて半導体層の形成を行えばよい。
【００２４】
（実施例５）
図８に実施例５を示す。
本例は、半導体素子の形成材料として導電性ポリマーを用いる場合の導電性ポリマーの射出例を示すものである。
実施例４では、型内を中間糸状体を挿通させながら中間糸状体の表面に外層を形成する例を材料を限定せずに示した。本例は、この外層が導電性ポリマーである場合を示す。
原料８２の噴出速度をｖ _１ とし、糸状体の走行速度をｖ _０ としたとき、その差（ｖ_１−ｖ_０）を１ｍ／ｓｅｃ以上とする。好ましくは２０ｍ／ｓｅｃ以上とする。
より好ましくは、５０ｍ／ｓｅｃである。さらに好ましくは、１００ｍ／ｓｅｃ以上である。上限としては、中間糸状体が切断しない速度である。切断を生じる速度は、材料の吐出量、材料の粘度、射出温度などによっても異なるが具体的には実施の材料などの条件を設定して予め実験により求めておけばよい。
噴出速度ｖ_０と走行速度ｖ_１との差を１ｍ／ｓｅｃ以上とすることにより噴出された材料には、加速度がかかり外力が働く。外力の主な方向は走行方向である。導電性ポリマー中の分子鎖は、一般的には、図８（ｃ）に示すように撚れた状態となっており、また、その方向もランダムな方向を向いている。しかるに、噴出とともに外力が走行方向にかかると、分子鎖は図８（ｂ）に示すように、撚れがとれるとともに走行方向に平行に並ぶ。
ところで、電子（あるいはホール）は、図８（ｂ）に示すように、最も準位が近い分子鎖にホップすることにより移動する。従って、図８（ｂ）に示すように分子鎖が水平方向に配向している場合には、図８（ｃ）のようにランダムな場合に比べて電子のホッピングは極めて生じやすく電気伝導上有利となる。
つまり噴出とともに外力を走行方向にかけることにより分子鎖を図８（ｂ）に示すように配向させることができる。また、分子鎖間同士の距離も短くすることが可能となる。
なお、本例は、他の実施例においても、導電性ポリマーにより所定の領域を形成する場合には当然適用することができることはいうまでもない。
分子鎖の長手方向配向率を５０％以上とすることにより電子の移動度が高まりより優れた特性を有する線状素子とすることができる。高い配向率は、噴出速度と走行速度との差を制御することによっても制御できる。また、長手方向への延伸率を制御することによっても制御することができる。
なお、ここで言う配向率は、長手方向に対して０〜±５°の傾きを有している分子の数の全体の分子の数に対する割合に１００をかけたものである。
なお、７０％以上とすることにより、より一層優れた特性の線状素子が得られる。
【００２６】
（実施例６）
図９に実施例６に係る線状素子を示す。
本例の線状素子は、有機半導体領域５の中心に中空領域ないし絶縁領域７０を有し、有機半導体領域５内に、外方に露出するようにソース領域４及びドレイン領域３を有し、
さらに外側面に露呈されるドレイン領域３、ソース領域４、有機半導体領域５を包み込むようにその外周にゲート絶縁膜領域２及びゲート電極領域１が順次形成される。
なお、ゲート電極領域１の外方に絶縁性の樹脂などからなる保護層を設けてもよい。保護層の適宜の位置を開口させゲート電極の取り出し部分としてもよい。
なお、本例においても長手方向の任意の位置に実施例２（図４例）と同様に図７に示す断面間に別の形状を有する断面を挿入してもよい。
本例の線状素子の場合、中空領域７０と半導体領域５とを押出しにより形成後、ソース領域４、ドレイン領域３にドーピングを行い、次いで、絶縁膜領域、ゲート電極領域１をそれぞれコーティングにより形成することが好ましい。絶縁膜２としては、ＳｉＯ_２などの無機材料を用いることが好ましい。
【００２７】
（実施例７）
図１０（ａ）に実施例７に係る線状素子を示す。
本例は、ｐｉｎ構造を有する線状素子、ダイオードである。
すなわち、中心に電極領域１０２を有し、その外方に、ｎ層領域１０１、ｉ層領域１００、ｐ層領域１０３、電極領域１０４が形成されている。なお、本例では、ｐ層領域１０３の外方に透明樹脂などからなる保護層領域１０５が設けてある。
この線状素子は、電極領域１０２、ｎ層領域１０１、ｉ層領域１００を押出しにより一体的に断面を略円形形状に形成する。
ｐ層領域１０３、電極領域１０４は後付け加工により形成する。例えば、コーティングなどにより形成する。ｐ層領域１０３を後付け加工とすることによりｐ層領域１０３の厚さを薄くすることができる。そのため、図１０（ａ）例の素子を光起電力素子として用いる場合、逆バイアス状態でｐ層１０３からの入射光を効率良くｉ層領域１００の空乏層に取り込むことが可能となる。
もちろん、電極領域１０２、ｎ層領域１０１、ｉ層領域１００、ｐ層領域１０３、電極領域１０４を押出しにより一体形成してもよい。
なお、図１０（ａ）では、ｉ層の円周形状は円としたが、星型形状とすることが好ましい。これによりｐ層１０３とｉ層１００との接合面積が増大し、変換効率を高めることが可能となる。
図１０（ａ）に示す例では、電極１０４はｐ層１０３の一部に設けてあるが全周を覆って形成してもよい。
なお、ｎｐ構造の場合には、ｐ層１０３と電極１０４との間にｐ^＋層を設けてもよい。ｐ^＋層を設けることによりｐ層１０３と電極１０４とのオーミックコンタクトが取りやすくなる。また、電子はｉ層側に流れやすくなる。
ｐ層、ｎ層、ｉ層を形成するための半導体材料としては、有機半導体材料が好適に用いられる。例えば、ポリチオフェン、ポリピロール等が用いられる。ｐ型、ｎ型とするためには適宜のドーピングを行えばよい。ｐ型ポリピロール／ｎ型ポリチオフェンの組み合わせでもよい。また、電極材料としても導電性ポリマーが好ましい。
【００２８】
（実施例８）
図１０（ｂ）に実施例８に係る線状素子を示す。
実施例５では、ｐｉｎ構造を同心円状に形成したが、本例では、断面形状四角形とした。ｐ層領域１０３、ｉ層領域１００、ｎ層領域１０１を横配列とした。また、電極１０２，１０４をそれぞれ側面に形成した。
本例では、図１０（ｂ）に示す断面が長手方向に連続的に形成されているものである。
この構造の線状素子は、押出し加工により一体的に形成すればよい。
【００２９】
（実施例９）
本例では、中心部に電極領域を有し、その外周にｐ型材料とｎ型材料とを混合した材料からなる一つの領域を形成する。さらにその外周に電極領域を形成する。
すなわち、上記例では、ｐ層とｎ層との接合させた２層構造（あるいはｉ層を介在させた３層構造）のダイオード素子を示した。しかし、本例はｐ型材料とｎ型材料とを混合した材料からなる一層構造の例である。
ｐ型／ｎ型混合体材料は電子供与体導電性ポリマーと電子受容体導電性ポリマーとを混合することにより得られる。
ｐ型／ｎ型混合体材料により素子領域を形成すれば単純な構造となり好ましい。
【００３０】
（実施例１０）
本例では、上記実施例において示した線状素子をさらに長手方向に延伸させた。延伸方法は、例えば、銅線や銅管を延伸させる技術を用いればよい。
延伸させることにより径をさらに細径化させることができる。特に、導電性ポリマーを用いている場合には、前述したように、分子鎖を長手方向に平行にすることができる。のみならず、平行となった分子鎖同士の間隔を小さくすることができる。従って、電子のホッピングが効率良く行われる。その結果、より電気伝導特性の優れた線状素子を得ることができる。
延伸による絞り率は、１０％以上が好ましい。１０⁻９９％がより好ましい。なお、絞り率は、１００×（延伸前面積−延伸後面積）／（延伸前面積）である。
延伸は、複数回繰り返し行ってもよい。弾性率が大きくない材料の場合は繰り返して延伸を行えばよい。
延伸後における線状素子の外径としては、１ｍｍ以下が好ましい。１０μｍ以下がより好ましい。１μｍ以下がさらに好ましい。０．１μｍ以下が最も好ましい。
【００３１】
（実施例１１）
図１１に実施例１１を示す。
本例では、断面四角形形状に原材料を押出しにより線状に形成して中間線状押出体１１１を製造する（図１１（ａ））。他の断面形状に押し出してもよい。
次いで、中間線状押出体１１１を断面における横（幅）方向あるいは縦（高さ）方向に展伸して展伸体１１２を形成する（図１１（ｂ）。図では図面上横（幅）方向に展伸させた例を示している。
次いで、図１１（ｂ）に示す展伸体１１２を紙面の奥行き方向である長手方向に平行に適宜の数に切断して単位展伸体１１３ａ、１１３ｂ、１１３ｃ、１１３ｄを複数製造する。なお、この切断を行うことなく次ぎの工程に移行してもよい。
次いで、単位展伸体を適宜の形状に加工する。図に示す例では、リング形状（図１１（ｄ））、螺旋形状（図１１（ｅ））、二重リング形状（図１１（ｆ））に加工している。
次いで、中空部１１４ａ，１１４ｂ，１１４ｃ，１１４ｄに適宜の材料を埋め込む。単位展伸体が半導体材料である場合には電極材料を埋め込む。もちろん、リング形状などへの加工後ではなく、リング形状への加工と同時に埋め込みを行ってもよい。
また、図１１（ｆ）に示すような二重構造の場合単位展伸体１１４ｃと単位展伸体１１４ｄとは異なる材料を用いてもよい。
また、押出し後（図１１（ａ））、展伸後（図１１（ｂ）、切断後（図１１（ｄ））にその表面に他の材料をコーティングしておいてもよい。例えば、ディッピング、蒸着、めっきその他の方法によりコーティングを行えばよい。コーティングする材料は、製造する素子の機能に応じて適宜選ぶことができる。半導体材料、磁気材料、導電性材料、絶縁性材料のいずれでもよい。また、無機材料、有機材料のいずれでもよい。
【００３２】
本例において、展伸体材料として導電性ポリマーを用いた場合には、分子鎖の長手方向は、展伸方向である図１１（ｂ）における左右向きとなるように配向する。そのため、リング状に加工した後においては、図１１（ｇ）に示すように円周方向に分子鎖の長手方向が配向する。従って、電子は、分子鎖間で半径方向にホッピングしやすくなる。
また、リング状に加工する場合、開口１１５を設けておくと、この開口を例えば、電極等の取出口として用いることができる。線状素子同士を織り込んで集積装置とする際における線状素子同士の接続部とすることもできる。また、他の領域との接合面として用いることもできる。
なお、リング状形状などに加工した後は、所望の断面領域を有する線状素子を完成させるための中間体としてこのリング形状等を有する線状体を用いることができる。
なお、図１１（ｈ）に示すように、線状体の長手方向の適宜位置に周期的あるいは非周期的にくびれ部（断面の外径形状が他の部分と異なる部分）１１７を設けておいてもよい。長手方向に垂直に他の線状素子を織り込む場合、このくびれ部を位置決めの目印として利用することができる。かかるくびれ部の形成は、本例に限らず、他の線状素子においても適用することができる。
なお、円周方向への分子鎖の配向率を５０％以上とすることが好ましい。７０％以上とすることがより好ましい。これにより優れた特性の線状素子が得られる。
【００３３】
（実施例１２）
断面形状の異なる複数の回路素子が長手方向に間欠的に形成されている線状素子の製造方法例を上記実施例中においても述べたが、図１２では、押出形成の場合における他の製造例を示す。
なお、図１２では、線状素子に形成された回路素子に注目し説明する。
図１２（ａ）は、走行している糸状体である導線周りの半導体材料を射出する際にａに示すタイミングだけ半導体材料を射出するものである。導線材料を連続的に射出し、半導体材料を間欠的に射出して導線の周りに半導体とを同時に形成してもよい。また、導線部分を最初に形成し、導線を走行させながら導線の周囲に半導体材料を間欠的に射出してもよい。
図１２（ｂ）に示す例においては、最初に線状の半導体あるいは絶縁体を形成し、その後、長手方向に間欠的に導電体を蒸着などによりコーティングすることにより線状素子の外周面で長手方向に異なる断面領域を有する部分を設けるものである。
図１２（ｃ）に示す例においては、まず、有機材料を線状に形成する。次いで、長手方向に間欠的に光を照射して、照射した部分に光重合反応を起こさせる。
これにより、長手方向に異なる断面領域を有する部分を形成することができる。
図１２（ｄ）では、αは光透過性の導電性ポリマーであり、βは光硬化性の導電性ポリマーからなる２層を一体に押出により形成した中間線状体である。この中間線状体を走行させながら間欠的に光を照射するとａ部分が光硬化を起こす。これにより長手方向に異なる断面領域を有する部分を形成することができる。
図１２（ｅ）は、線状体の所定部分に異なる断面を形成するのにイオン照射を用いる例である。線状体を走行させ、その途上にイオン照射装置を設けておく。イオン照射からイオンを間欠的に照射する。イオンの照射は全方向から行ってもよいし。所定方向からのみ行ってもよい。形成しようとする断面領域に応じて適宜決定すればよい。また、イオンの射程距離も適宜決定すればよい。
【００３４】
イオン照射装置の下流に加熱装置を設けておき、イオン照射後の線状体を加熱する。加熱によりイオンが照射された部分は改質され別組織となる。
全方向から照射した場合には全面が別組織となる。また、所定の方向からのみイオンを照射した場合には、その部分のみが別組織となる。
なお、ことによりイオンが照射された部分は、図１２（ｅ）に示す例では、イオンの照射対象である中間線状体は一層構造の例を示したが、２層構造であってもイオン照射時の射程距離を制御することにより内部にのみイオンを注入することも可能である。熱処理により照射された内部に別組織を形成することができる。
中間線状体としてシリコン線状体を用い、Ｏイオンを注入すればＳｉＯ_２領域を形成することができる。射程距離を制御すればいわゆるＢＯＸ（埋め込み酸化膜）を形成することができる。なお、間欠的に別断面領域を形成する場合としてＢＯＸを述べたがＢＯＸは長手方向全域に形成してもよい。
【００３５】
（応用例１）
本例は、複数の線状素子の織り込みにより集積回路を形成する例である。
図１３に集積回路例を示す。
図１３に示す集積回路はＤＲＡＭタイプの半導体メモリである。ＤＲＡＭメモリは縦横に配列されたメモリセルからなり、その回路を図１３（ａ）に示す。
一つのセルはＭＯＳＦＥＴ２０９ａ１とコンデンサ２０７とからなる。一つ一つのセルにはビット線Ｓ１、Ｓ２……とワード線Ｇ１、Ｇ２……の導線がつながっている。
図１３（ｂ）に示すように、このセルをＭＯＳＦＥＴ線状素子２０９ａ１とコンデンサ線状素子２０７から構成する。ＭＯＳＦＥＴ線状素子を列の数だけ容易する。
このＭＯＳＦＥＴ２０９ａ１は、中心部から外周に向かいにゲート電極２０１、絶縁層２０２、ソース・ドレイン２０４、２０５、半導体層２０３が順次形成されている。
また、長手方向においては素子分離領域２１０が形成されている。ただ、ゲート電極２０１は一つの線状体を貫いている。すなわち、一つのゲート電極を共通のワード線として、一つの線状体には、複数のＭＯＳＦＥＴ２０９ａ１、２０９ｂ１、……が長手方向に形成されている。
また、図１３（ａ）のＭＯＳＦＥＴ２０９ａ２、ａ３……も同様に線状素子により構成する。
なお、このＭＯＳＦＥＴ線状素子は高分子材料から構成することが好ましい。
また、ソース領域２０４の取出部は図１３（ｃ）に示すように径方向に突出させてある。これは、ビット線Ｓ１とのコンタクトを取りやすくするためである。また、図１３（ｄ）に示すようにドレイン領域２０５も径方向に突出させてある。この突出位置は、ドレインとソースとで長手方向でずらしてある。
一方、コンデンサ線状素子２０７は、中心から電極、絶縁層、電極が外方に向かい順次形成されている。
Ｓ１はビット線であり、線状形状をなしている。材料としては導電性ポリマーを用いることが好ましい。このビット線Ｓ１２０６をソース部２０４に巻きつけソース２０４とのコンタクトをとっている。このビット線Ｓ１は、ＭＯＳＦＥＴ２０９ａ２、ａ３……をそれぞれ構成する線状ＭＯＳＦＥＴ素子のソース領域に巻きつけられている。
また、ドレイン領域２０５とコンデンサ２０７とは、線状の導電性ポリマー２１１により接続されている。
なお、図１３に示す例では、コンデンサを別の線状素子としたが、ＭＯＳＦＥＴが形成されている線状体の適宜の位置に設けておいてもよい。それにより使用する線状素子の数が少なくなり、集積度をより一層高めることができる。また、コンデンサを導電性ポリマー２１０で接続するのではなく、ＭＯＳＦＥＴ線状素子に導電性接着剤等を用いて直接接合せしめてもよい。
以上のように線状素子を縦横に織り込んだ後、全体を絶縁性材料で被覆して、導電部のリークを防いでおけばよい。
なお、コンデンサに代えてダイオードを用いてもよい。
【００３６】
（応用例２）
本例は、複数の線状素子を束ねることにより形成した集積回路を示す。
本例においてもＭＯＳＦＥＴ線状素子を使用する例を示す。もちろん他の線状素子を用いてもよい。
ＭＯＳＦＥＴ線状素子を複数個用意する。
各線状素子の端面には、信号入力素子を形成しておき、束ねれば、各種情報を感知することが可能となる。例えば、光センサ、イオンセンサ、圧力センサ等を設けておけば、人間の５感に対応した情報を感知することができる。
例えば、１００種類の信号に対応したセンサを従来の基板型半導体集積回路で形成しよとすると、１００回のフォトリソ工程を繰り返して製造しなけらばならない。しかるに、線状素子の端面を利用する場合にはかかるフォトリソ工程を繰り返すことなく簡単に１００種類の信号に対応したセンサとすることができる。また、高密度のセンサが得られる。
【００３７】
（応用例３）
例えば以下に述べるように光起電力集積装置として適用することができる。
ｐｉｎ構造を有する線状素子を束ね、撚合わせ、あるいは織り込むことにより光起電力装置とすることができる。なお、ｐｉｎ層は導電性ポリマーにより構成することが好ましい。また、増感剤を添加しておくことが好ましい。
例えば、線状素子を織り込むことにより布地とし、この布地により衣服とすることもできる。この場合、線状素子全体が光受光領域となり３６０°の角度から入射光を受けることができる。のみならず、三次元的に光を受光することができ、受光効率の優れた光起電力素子とすることができる。
また、光の取り込み効率も非常に高い。すなわち、線状素子に入力せず反射した光も布地内に取り込まれ反射を繰り返すことにより他の線状素子に入力する。なお、上記線状素子は、押出し加工により形成することが好ましい。
各素子からの電極を集電電極に接続し、この集電電極に接続端子を設けておけばよい。
また、衣服の裏地に蓄電池を組み込んでおけば、暗所においても電気を利用することができる。
また、発熱体を衣服に設けておけば、暖房効果を有する衣服とすることができる。
さらに、線状発熱体を絶縁層で被覆し、線状光起電力素子とともに布地状に織り込めば暖房効果を有する衣服を製造することができる。
また、線状素子を所望形状の基材に植毛して太陽電池とすることができる。すなわち、線状素子を毛羽立ち状態あるいはハリネズミ状態で植毛することにより非常に光取り込み効率のよい太陽電池とすることができる。
通信衛星では全体の重量の軽量化が望まれている。上記太陽電池は非常に軽量であるため通信衛星における発電装置として有効である。
可撓性を有しているため任意形状に沿わせることが可能であり、通信衛星の本体外面に接着剤を用いて貼り付けることができる。
なお、人間の頭の形状に合わせた基材を用意しその表面に線状の光起電力素子を植毛すれば発電機能を有する人工かつらとすることができる。
また、極細線状素子を用いる場合には、スエード効果を有し皮革調の表面とすることができる。かかる線状素子によりバッグにすることも可能である。すなわち、発電機能を有するバッグとすることができる。
【００３７】
（応用例４）
図１４に他の応用例を示す。
本例では、ゲート電極を絶縁層で被覆した線状体の適宜の位置に線状のソース電極とドレイン電極を接触させる。ソース電極の接触部とドレイン電極の接触部にわたる範囲に有機半導体材料を塗布する。
また、図１５に示すように、線状のソース電極あるいはドレイン電極を、ゲート電極を絶縁層で被覆した線状体に１回ないし複数回巻きつけてもよい。巻きつけることにより十分な接触をとることができる。なお、線状体にくびれを設けておけば巻きつけなどを行う際の位置決めに便宜である。
図１６に示すように、ソース電極・ドレイン電極は、適宜の線状体にのみ接触させることもできる（Ａ点）。また、ソース・ドレイン電極間をさらに他の導線で接続することができる（Ｂ点）。
図１６では、列として一列の例を示してあるが、複数列に配置することも可能である。この場合、三次元的に接続を行うえばよい。線状体、ソース電極、ドレイン電極は、可撓性を有しているため、所望する位置において所望する方向に曲げることができる。
線状体として例えばＭＯＳＦＥＴ線状素子などを用いて、三次元的に相互の接続を所望する位置でとれば、所望する論理回路を組み立てることができる。従来の半導体基板を基本構成とした場合には、電流流路が長いものとならざるを得ないが、線状素子を用いれば電流の流路は極めて短くすることが可能であり、極めて高速の論理回路を構成することが可能となる。
【００３８】
（実施例１３）
図１７に実施例１３を示す。
図１７（ａ）に示すように、本例の線状素子では、中心部に中心電極３０００を有し、該中心電極３０００の外周に絶縁層３００３が形成され、該絶縁層３００３の外周に、ソース領域３００１ａ、３００１ｂ、３００１ｃ、３００１ｄとドレイン領域３００２ａ、３００２ｂ、３００２ｃ、３００２ｄとの対が複数対３００５ａ、３００５ｂ、３００５ｃ、３００５ｄ形成されている半導体層３００４が形成されている。
図１７（ａ）に示す線状素子の等価回路を図１７（ｂ）に示す。
本例では、中心電極３０００がゲート電極となっている。また、中心電極３０００は共通電極となっている。すなわち、４つのソース・ドレイン対３００５ａ、３００５ｂ、３００５ｃ、３００５ｄの共通電極となっている。ゲート電極を一つのみ有することにより４対のＭＯＳＦＥＴを一つの線状体に作成することができている。もちろんソース・ドレイン対は、４つに限らず、２以上の複数個形成してよい。
図１７（ｃ）は、ソースを共通ラインで結んだ場合の等価回路である。線状体の上あるいは下の端面においてソースを結線すればよい。また、線状体の長手方向の中間部に露出部を形成しておき、そこから結線してもよい。
図１７（ｄ）は、ドレインを共通ラインで結んだ場合の等価回路である。ドレイン同士の結線は、ソースの場合と同様にすればよい。
本例の素子は、例えば、前述した射出成型により製造することができる。
【００３９】
（実施例１４）
図１８に実施例１４を示す。
図１８（ａ）に示すように、本例の線状素子は、中心部に電極３１００を有し、該中心電極３１００の外周に絶縁層３１０３ａが形成され、該絶縁層３１０３ａの外周に半導体層３１０４ａ、３１０４ｂ、３１０４ｃと絶縁層３１０３ｂ、３１０３ｃとが交互に複数層形成され、２層目より外側の各半導体層には、ソース領域３１０２ａとドレイン領域３１０１ａとの対が一対以上形成されるとともに、該ソース領域３１０２ａとドレイン領域３１０１ａとの間に、内側の半導体層におけるドレイン領域３１０１ａ乃至ドレイン電極が位置するように構成されている。
図１８（ｂ）に図１７（ａ）の素子の等価回路を示す。
本例では、内側に周におけるドレイン出力が、外側の周における半導体層の入力となっている。従って，一つのゲート（中心電極３１００）で多数の信号を並列処理することが可能となる。
図１８（ｃ）は、一つの半導体層に複数のＭＯＳＦＥＴを形成した場合の等価回路である。このように、本例によれば極めて集積度の高い集積回路を形成することが可能となる。
【００４０】
（実施例１５）
図１９に実施例１５を示す。
本例は、半導体層３２００の中心にソース領域３２０１を有し、該ソース領域３２０１の周囲に半導体層を介して周方向に間欠的に配列された複数のゲート電極３２０２ａ、３２０２ｂ、３２０２ｃ、３２０２ｄ、３２０２ｅ、３２０２ｆを有し、該半導体層３２００の外周にドレイン領域３２０３を有する。
本例の素子の製造例を図１９の（１）〜（５）に示す。
まず、ソース用の線３２０１を用意する。ソース用線としては、例えば、銀、金その他の導電性材料を用いればよい。
次ぎにディッピング法などによりソース用の線３２０１の表面に半導体層を被覆する。半導体としては前述した有機半導体が好ましい。
一方、ゲート電極を複数本用意し、このゲート電極を平面上に所望の間隔をおいて配置する。
このソース用線を、半導体層を被覆した後、半導体層が半乾燥状態の時点で、（３）に示すように、ゲート電極上をころがす。これにより、半導体層の表面に所望の間隔をおいてゲート電極が周状に配置された中間体が形成される。
次いで、ゲート電極が形成された中間体の表面にディッピング法などにより半導体層を形成する。
次いで，金などからなるドレイン電極を蒸着法などにより半導体層の外周に形成する。
【００４１】
（実施例１６）
線状素子に対しては各種目的をもって熱処理が行われる。また、線状素子にドーパントの注入が行われる。
図２０は、異なる温度での熱処理を行ったり、異なるドーパントの注入を行うことが可能な装置を示す図である。
本装置は、複数のパイプ２２００ａ、２２００ｂが多段状に配置されており、線状素子２２０２が多段状に配置されたパイプ２２００ａ、２２００ｂを貫いて送り込まれるようになっている。
例えば、線状素子２２０２のＡ部に酸化膜を形成したい場合には、線状素子２００２の送りを停止し、パイプ２２００ａに加温された酸化性ガスを導入してやればよい。あるいは、ドーパントを含むガスを導入すればＡ部にドーパントを注入することができる。従って、長手方向に異なる断面領域を有する線状素子を作成することができる。
また、線状素子２２０２全体を熱処理したい場合には、線状素子の送りを続けた状態でパイプ２２００ａに加温された不活性ガスを導入してやればよい。例えば、ドーパントを注入後ドーパントの拡散を行うための熱処理に用いることができる。
また、パイプ２２００ａとパイプ２２００ｂとには同じガスを流してもよいし異なるガスを流してもよい。同じガスを流す場合であってもガス温度を異なるものとしてもよいし、同じ温度としてもよい。
なお、パイプ２２００ａとパイプ２２００ｂとの間は密閉状態とし、密閉空間から排気を行えるようにしておくことが好ましい。これにより、リークガスが外部に漏れることを防止することができる。
ガスとしては、例えばジボランガスを流してもよい。この場合、線状素子は、液相を通過しているため、例えばドーピングが可能である。すなわち、図２０に示すような簡単な装置でもドーピングを行うことができる。
なお、線状素子への熱処理は、最適な接合や結晶性を得ることを目的とする熱処理、ドーパントの拡散を目的とする熱処理その他の熱処理が例示される。
（産業上の利用可能性）
【００４２】
形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な線状素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【００４３】
第１図は、実施例に係る線状素子を示す斜視図である。
第２図は、線状素子の製造装置例を示す概念正面図である。
第３図は、線状素子の製造に用いられる押出装置を示す正面図及び型の平面図である。
第４図は、線状素子の実施例を示す図である。
第５図は、線状素子の製造に用いられる型の平面図である。
第６図は、線状素子の製造工程例を示す断面図である。
第７図は、線状素子の製造工程例を示す図である。
第８図は、線状素子の製造例を示す図である。
第９図は、実施例に係る線状素子を示す斜視図である。
第１０図は、実施例に係る線状素子を示す断面図である。
第１１図は、線状素子の製造例を示す工程図である。
第１２図は、線状素子の製造例を示す斜視図である。
第１３図は、集積回路装置への応用例を示す図である。
第１４図は、集積回路装置への応用例を示す図である。
第１５図は、集積回路装置への応用例を示す図である。
第１６図は、集積回路装置への応用例を示す図である。
第１７図は、実施例１４を示す図である。
第１８図は、実施例１５を示す図である。
第１９図は、実施例１６を示す図である。
第２０図は、実施例１７を示す図である。

Claims (35)

1. 押出し加工後展伸加工し、さらに前記展伸加工後リング状又はらせん状に形成加工することにより形成された線状素子であって、
   長手方向に垂直な断面内に回路素子を構成する複数の領域を有しており、前記回路素子が長手方向に連続的又は間欠的に形成されていることを特徴とする線状素子。
2. 前記回路素子は、エネルギー変換素子、
   または、電子回路素子ないし光回路素子、
   または、半導体素子、
   または、ダイオード、トランジスタ又はサイリスタ、
   または、発光ダイオード、半導体レーザ又は受光デバイス、
   または、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリその他のメモリ、
   または、光起電力素子、
   またはイメージセンサ素子又は二次電池素子のいずれかであることを特徴とする請求項１記載の線状素子。
3. 前記線状素子の横断面形状が円形、多角形、星型、三日月、花弁、文字形状のいずれかであることを特徴とする請求項１または２記載の線状素子。
4. 前記線状素子の側面に複数の露出部を有していることを特徴とする請求項１ないし３のいずれか１項記載の線状素子。
5. 前記線状素子は、その全部又は一部が押出し加工により形成されたものであることを特徴とする請求項１ないし４のいずれか１項記載の線状素子。
6. 前記線状素子は、その一部又は全部を押出し加工後さらに展伸加工することにより形成されたものであることを特徴とする請求項５記載の線状素子。
7. 前記リングは多重リングであることを特徴とする請求項１記載の線状素子。
8. 前記多重リングは、異なる材料からなることを特徴とする請求項７記載の線状素子。
9. 前記リング又はらせんの一部が露出部となっていることを特徴とする請求項１項記載の線状素子。
10. 前記リング又はらせんの空隙部の一部又は全部に他の材料を充填したことを特徴とする請求項１項記載の線状素子。
11. 前記線状素子の断面内に、ゲート電極領域、絶縁領域、ソース及びドレイン領域、半導体領域が形成されていることを特徴とする請求項１ないし１０のいずれか１項記載の線状素子。
12. 前記線状素子は、中心にゲート電極領域を有し、その外側に、絶縁領域、ソース及びドレイン領域、半導体領域が順次形成されていることを特徴とする請求項１１項記載の線状素子。
13. 前記線状素子は、中心に中空領域ないし絶縁領域を有し、その外方に半導体領域を有し、該半導体領域内に、一部が外方に露出するようにソース及びドレイン領域を有し、その外方に絶縁領域及びゲート電極領域を有することを特徴とする請求項１１記載の線状素子。
14. 前記線状素子は、少なくともｐｎ接合ないしｐｉｎ接合を有する領域が断面内に形成されていることを特徴とする請求項１ないし１１のいずれか１項記載の線状素子。
15. 前記線状素子は、前記回路素子を形成する半導体領域が、有機半導体材料からなることを特徴とする請求項１ないし１４のいずれか１項記載の線状素子。
16. 前記有機半導体材料は、ポリチオフェン、ポリフェニレンであることを特徴とする請求項１５記載の線状素子。
17. 前記線状素子は、前記回路素子を形成する導電性領域が、導電性ポリマーからなることを特徴とする請求項１ないし１６のいずれか１項記載の線状素子。
18. 前記導電性ポリマーは、ポリアセチレン、ポリフェニレンビニレン、ポリピロール、であることを特徴とする請求項１７記載の線状素子。
19. 前記線状素子において、前記回路素子が、複数の異なる素子であって、長手方向の所定の位置に形成されていることを特徴とする請求項１ないし１８のいずれか１項記載の線状素子。
20. 前記回路素子が、複数の異なる素子であって、長手方向の所定の位置に形成されるとともに、前記回路素子間に分離領域を有することを特徴とする請求項１ないし１９のいずれか１項記載の線状素子。
21. 前記線状素子の長手方向の任意の位置に断面の外径形状が異なる部分を有することを特徴とする請求項１ないし２０のいずれか１項記載の線状素子。
22. 前記線状素子において、前記導電性ポリマーにより領域の一部が構成され、分子鎖の長手方向配向率が５０％以上であることを特徴とする請求項１ないし２１のいずれか１項記載の線状素子。
23. 前記線状素子において、前記導電性ポリマーにより領域の一部が構成され、分子鎖の長手方向配向率が７０％以上であることを特徴とする請求項１ないし２１のいずれか１項記載の線状素子。
24. 前記線状素子において、導電性ポリマーにより領域の一部が構成され、分子鎖の円周方向配向率が５０％以上であることを特徴とする請求項１ないし２１のいずれか１項記載の線状素子。
25. 前記線状素子において、導電性ポリマーにより領域の一部が構成され、分子鎖の円周方向配向率が７０％以上であることを特徴とする請求項１ないし２１のいずれか１項記載の線状素子。
26. 請求項１ないし２５のいずれか１項記載の線状素子において、前記線状素子を構成する前記回路素子が、前記線状素子の長手方向に対して垂直方向に切断して分離しても所望の機能を有するように構成されたことを特徴とする線状素子。
27. 前記線状素子は、中心部に中心電極を有し、該中心電極の外周に絶縁層が形成され、該絶縁層の外周に、ソース領域とドレイン領域との対が複数対形成され、前記対になるソース領域とドレイン領域のまわりに半導体層が形成されていることを特徴とする請求項１記載の線状素子。
28. 前記線状素子は、中心部に中心電極を有し、該中心電極の外周に絶縁層が形成され、該絶縁層の外周に半導体層と絶縁層が交互に複数層形成され、各半導体層には、ソース領域とドレイン領域との対が一対以上形成されるとともに、ソース領域とドレイン領域との間に、内側の層におけるドレイン領域乃至ドレイン電極が位置するように構成されていることを特徴とする請求項１記載の線状素子。
29. 前記線状素子は、横断面に暴露される半導体領域の略中心に、外周に絶縁層が形成されたソース電極を配し、前記半導体領域で前記絶縁層の周りに複数のゲート電極を配設すると共に、前記半導体領域の外周にドレイン電極を設けたことを特徴とする請求項１記載の線状素子。
30. 長手方向に垂直な断面内に回路素子を構成する複数の領域を有しており、前記回路素子が長手方向に連続的又は間欠的に形成されている線状素子の製造方法であって、
    材料を、溶解、溶融又はゲル化して所望の形状に線状に押出し、該押出し後伸展加工し、さらにリング状に成形することを特徴とする線状素子の製造方法。
31. 前記回路素子の導電性の領域が、導電性ポリマーにより形成されていることを特徴とする請求項３０記載の線状素子の製造方法。
32. 前記押出し後さらに延伸加工することを特徴とする請求項３０または３１記載の線状素子の製造方法。
33. 前記延伸加工後さらに展伸加工することを特徴とする請求項３２記載の線状素子の製造方法。
34. 前記複数の領域は、中心から略同心状に多層となるように配置されており、前記押出しにより一次糸状を形成し、次いで、前記一次糸状体を走行させながら、前記一次糸状体の表面に、前記材料を溶解、溶融又はゲル化して、外層とすることを特徴とする請求項３０記載の線状素子の製造方法。
35. 前記原料である導電性ポリマーの押出時、前記一次糸状体の走行速度と前記噴出の速度との差を２０ｍ／ｓｅｃ以上とすることを特徴とする請求項３４記載の線状素子の製造方法。

Images