WO2003094237A1 - Element lineaire et procede de fabrication correspondant - Google Patents

Element lineaire et procede de fabrication correspondant Download PDF

Info

Publication number
WO2003094237A1
WO2003094237A1 PCT/JP2003/005620 JP0305620W WO03094237A1 WO 2003094237 A1 WO2003094237 A1 WO 2003094237A1 JP 0305620 W JP0305620 W JP 0305620W WO 03094237 A1 WO03094237 A1 WO 03094237A1
Authority
WO
WIPO (PCT)
Prior art keywords
linear element
element according
region
linear
electrode
Prior art date
Application number
PCT/JP2003/005620
Other languages
English (en)
French (fr)
Inventor
Yasuhiko Kasama
Satoshi Fujimoto
Kenji Omote
Original Assignee
Ideal Star Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Star Inc. filed Critical Ideal Star Inc.
Priority to US10/513,145 priority Critical patent/US7491613B2/en
Priority to AU2003231387A priority patent/AU2003231387A1/en
Priority to CN038099616A priority patent/CN1650433B/zh
Priority to JP2004502357A priority patent/JP5016190B2/ja
Priority to KR10-2004-7017366A priority patent/KR20040101568A/ko
Publication of WO2003094237A1 publication Critical patent/WO2003094237A1/ja
Priority to US12/348,632 priority patent/US8212240B2/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a linear element and a method for manufacturing the same.
  • conductive fibers in which the surface of cotton or silk is plated or wrapped with a conductive material such as gold or copper are known.
  • the conductive fiber has a basic composition of yarn itself such as cotton and silk, and the yarn itself is at the center.
  • An object of the present invention is to provide a linear element having flexibility or flexibility without being limited to a shape and capable of producing various devices of an arbitrary shape, and a method of manufacturing the same. I do. Disclosure of the invention
  • the present invention provides a linear element, wherein the circuit element is formed continuously or intermittently in the longitudinal direction.
  • a linear element characterized in that a cross section having a plurality of regions forming a circuit is formed continuously or intermittently in a longitudinal direction.
  • the present invention is a method for manufacturing a linear element, which comprises melting or melting a material for forming a region for forming a circuit element, and extruding the material into a desired shape.
  • the present invention has a plurality of regions so as to form a circuit in one cross section.
  • linear element includes those having a needle-like or other shape at the tip (circuit element)
  • Examples of the circuit element include an energy conversion element.
  • An energy conversion element is an element that converts light energy into electric energy or changes electric energy into light energy.
  • Electronic circuits, magnetic circuits or optical circuit elements are used. Circuit elements are different from optical fibers, which simply transmit signals, and are also different from conductors.
  • Examples of the circuit element include an electronic circuit element and an optical circuit element.
  • a semiconductor element More specifically, for example, a semiconductor element.
  • discretes include diodes, transistors (bipolar transistors, FETs, insulated gate transistors), and thyristors.
  • Optical semiconductors include light-emitting diodes, semiconductor lasers, and light-emitting devices (photodiodes, phototransistors, image sensors). Examples of the memory include DRAM, flash memory, SRAM, and the like.
  • the circuit elements are formed continuously or intermittently in the longitudinal direction. That is, a plurality of regions are arranged in a vertical cross section in the longitudinal direction, and the plurality of regions are arranged so as to form one circuit element. ing.
  • an NPN bipolar transistor is composed of three regions: an emitter N region, a base P region, and a collector P region. Therefore, these three regions are arranged in the cross section with necessary inter-region junctions.
  • each region is formed concentrically and arranged in order from the center.
  • emitter region, a base region, and a collector region may be sequentially formed from the center.
  • base region, and a collector region may be sequentially formed from the center.
  • collector region may be sequentially formed from the center.
  • other arrangements are conceivable, and the same topological arrangement may be used as appropriate.
  • the electrode connected to each region may be connected to each region from the end face of the thread-like element. It may be embedded in each area from the beginning. That is, when the semiconductor regions are arranged concentrically, the emitter electrode is provided at the center of the emitter region, the base electrode is provided at the base region, the collector electrode is provided at the outer periphery of the collector region, and the longitudinal direction is the same as that of each semiconductor region. What is necessary is just to form continuously in the direction. Note that the base electrode may be divided and arranged.
  • the above NPN bipolar transistor can be integrally formed by an extrusion forming method described later.
  • an NPN transistor is taken as an example, but similarly for other circuit elements, a plurality of regions are arranged in a cross section with necessary junctions, and the cross section is continuously formed in the longitudinal direction by, for example, extrusion. What is necessary is just to form.
  • the circuit element may be formed by continuously forming the same element in a linear longitudinal direction or intermittently.
  • the outer diameter of the linear element in the present invention is preferably 10 mm or less, more preferably 5 mm or less. It is preferably at most 1 mm, more preferably at most 10 m. It can be reduced to 1 / m or less, and even 0.1 m or less, by performing the stretching process. The smaller the outer diameter is, the more preferable it is for weaving the linear element into a fabric.
  • an extremely fine linear body having an outer diameter of 1 / im or less is to be formed by discharging from a hole of a mold, clogging of the hole or breakage of the filament may occur.
  • a linear body in each region is formed first.
  • many islands are made using this linear body as an island, the surrounding area (sea) is surrounded by a soluble material, bundled with a funnel-shaped base, and discharged from the small edge as a single linear body Good.
  • a thick linear element may be formed once and then stretched in the longitudinal direction. Further, it is also possible to place the molten raw material in a jet airflow and melt-blow to achieve ultrafineness.
  • the aspect ratio can be set to an arbitrary value by extrusion. In the case of spinning, it is preferably 100,000 or more as a thread. For example, 100,000 or more are possible.
  • the linear element When used after cutting, the linear element may be in a small unit of 10 to 100 000, 10 or less, further 1 or less, and 0.1 or less.
  • elements adjacent in the longitudinal direction can be different elements.
  • the MOS FET (2) and the element isolation layer (2) may be formed as the MOS FET (n) and the element isolation layer (n).
  • another layer may be interposed between the MOSFET and the element isolation layer.
  • the above description has been given by taking the MOS FET as an example, when forming another element, it is sufficient to intermittently insert a layer necessary for the purpose of the other element.
  • the cross-sectional shape of the linear element is not particularly limited.
  • the shape may be a circle, polygon, star, or other shape.
  • a polygon shape in which a plurality of apex angles form an acute angle may be used.
  • the cross section of each region can be arbitrarily set. That is, for example, in the case of the structure shown in FIG. 1, the gate electrode may have a star shape, and the outer shape of the linear element may be circular.
  • the cross-sectional shape can be easily realized by setting the shape of the extrusion die to the desired shape.
  • any other material may be embedded in the space between the apex angles, for example, by divebing.
  • the characteristics of the device can be changed depending on the use of the device.
  • the impurity may be contained in the molten raw material. May be doped with impurities.
  • ions may be implanted only into the inner semiconductor layer by controlling the ion irradiation energy.
  • the above manufacturing example is an example in which an element having a plurality of layers is integrally formed by extrusion.
  • a basic part of the element By forming a basic part of the element into a linear shape by extrusion, and then coating the basic part with an appropriate method. It may be formed.
  • a conductive polymer as a material for the electrode, the semiconductor layer, and the like.
  • a conductive polymer for example, polyacetylene, polyacene, (oligoacene), boritiazyl, polythienephen, poly (3-alkylthiophene), oligothiophene, polypyrrolyl, polyaniline, polyphenylene and the like are exemplified. From these, the electrode or the material of the semiconductor layer may be selected in consideration of the conductivity and the like.
  • semiconductor material for example, polyparaphenylene, boritiophene, poly (3-methylthiophene) and the like are preferably used.
  • a material in which a dopant is mixed into the above semiconductor material may be used.
  • an alkali metal (Na, K, Ca) or the like may be mixed. Is sometimes used as a dopant bets - A s F 5 / A s F 3 and C 1 0 4.
  • fullerene may be used in a conductive polymer material. In this case, it acts as an Axep.
  • the insulating material a general resin material may be used.
  • SiO 2 or another inorganic material may be used.
  • the central region may be made of an amorphous material (a metal material such as aluminum and copper: a semiconductor material such as silicon).
  • the linear amorphous material may be formed by allowing the linear amorphous material to pass through the stopping portion of the mold, running the linear amorphous material, and coating the outer periphery with another desired area by injection.
  • FIG. 1 is a perspective view showing a linear element according to an embodiment.
  • FIG. 2 is a conceptual front view showing an example of a linear device manufacturing apparatus.
  • FIG. 3 is a front view and a plan view of a mold showing an extruder used for manufacturing a linear element.
  • FIG. 4 is a view showing an embodiment of a linear element.
  • FIG. 5 is a plan view of a mold used for manufacturing a linear element.
  • FIG. 6 is a cross-sectional view illustrating an example of a manufacturing process of a linear element.
  • FIG. 7 is a diagram showing an example of a manufacturing process of a linear element.
  • FIG. 8 is a diagram showing a production example of a linear element.
  • FIG. 9 is a perspective view showing a linear element according to the example.
  • FIG. 10 is a cross-sectional view showing a linear element according to an example.
  • FIG. 11 is a process chart showing an example of manufacturing a linear element.
  • FIG. 12 is a perspective view showing an example of manufacturing a linear element.
  • FIG. 13 is a diagram showing an example of application to an integrated circuit device.
  • FIG. 14 is a diagram showing an example of application to an integrated circuit device.
  • FIG. 15 is a diagram showing an example of application to an integrated circuit device.
  • FIG. 16 is a diagram showing an example of application to an integrated circuit device.
  • FIG. 17 is a diagram showing Example 14
  • FIG. 18 is a diagram showing Example 15
  • FIG. 19 is a diagram showing Example 16
  • FIG. 20 is a diagram showing Example 17; BEST MODE FOR CARRYING OUT THE INVENTION (Example 1)
  • FIG. 1 shows a linear element according to an embodiment of the present invention.
  • Reference numeral 6 denotes a linear element. In this example, an M0SFET is shown.
  • This element has a gate electrode region 1 at the center in the cross section, and an insulating region 2, a source region 4, a drain region 3, and a semiconductor region 5 are sequentially formed outside the gate electrode region 1.
  • c extrusion apparatus 2 0 showing the general configuration of the extrusion apparatus for forming such linear element, the raw material molten or dissolved state to form a plurality of regions or a gel state, Material containers 21, 22, and 23 for holding the raw materials.
  • three raw material containers are shown, but they may be provided as appropriate according to the configuration of the linear element to be manufactured.
  • the raw material in the raw material container 23 is sent to the mold 24.
  • the mold 24 has an injection hole corresponding to the cross section of the linear element to be manufactured.
  • the linear body injected from the injection hole is taken up by a roller 25 or, if necessary, sent to the next step in a linear state.
  • a gate material 30, an insulating material 31, a source / drain material 32, and a semiconductor material 34 are held in a molten or dissolved state or a gel state, respectively, in the container.
  • holes are formed in the mold 24 so as to communicate with the respective material containers. That is, first, a plurality of holes 30a for injecting the gate material 30 are formed in the center. A plurality of holes 31a for injecting the insulating material 31 are formed around the outside. Further, a plurality of holes are further formed on the outer periphery, and only some of the holes 32 a and 33 a communicate with the source / drain material container 32. The other hole 34 a communicates with the semiconductor material container 34.
  • the raw material in a molten state, a dissolved state or a gel state is fed into the mold 24 from each raw material container, and when the raw material is ejected from the mold 24, the raw material is ejected from each hole and solidified. By pulling the end, a linear element is formed continuously in a thread form.
  • a conductive polymer may be used as a gate electrode material.
  • polyacetylene, polyphenylenevinylene, polypyrrole and the like are used.
  • polyacetylene is preferable because a linear element having a smaller outer diameter can be formed.
  • semiconductor material for example, polyparaphenylene, polythiophene, poly (3-methylthiophene) and the like are suitably used.
  • a material in which a dopant is mixed into the above semiconductor material may be used.
  • an alkali metal (Na, K, Ca) or the like may be mixed.
  • a s F 5 / A s F 3 and C 1 0 4 one as dopant and.
  • the insulating material a general resin material may be used.
  • SiO 2 or another inorganic material may be used.
  • the extraction electrode is connected to the end face of the linear element.
  • an outlet may be provided on the side surface at an appropriate position in the longitudinal direction.
  • FIG. 4 shows a linear element according to the second embodiment.
  • the extraction electrodes in Example 1 are provided on the side surfaces of the linear element.
  • the extraction parts 4 la and 4 lb shown in FIG. 4 (b) can be set at desired positions in the longitudinal direction. it can.
  • the distance between the take-out part 41a and the take-out part 41b can also be a desired value:
  • FIG. 4 (a) shows an A-A cross section of the take-out part 41.
  • the cross section BB in FIG. 4 (b) has the structure of the end face shown in FIG.
  • the source electrode 45 and the drain electrode 46 are connected to the source 4 and the drain 4 as extraction electrodes on the side surfaces of the source 4 and the drain 3, respectively.
  • the main body layer 5, the source electrode 45, and the drain electrode 46 are insulated from each other by an insulating layer 47.
  • a mold shown in FIG. 5 is used.
  • a hole 40a for the insulating layer and a hole 41a for the extraction electrode are provided on the side of the outlets 33a and 34a.
  • the hole 40a for the insulating layer is provided in the insulating layer material container (not shown).
  • the hole 41 a for the extraction electrode communicates with the extraction electrode material container (not shown).
  • the raw material is ejected only from 30a, 31a, 32a, 33a, and 34a. That is, the ejection from 40a and 41a is turned off.
  • the semiconductor layer raw material, 4 0 a, 4 1 a to sneak into the portion corresponding, c is extruded in the cross section shown in Example 1
  • the insulating layer 4 7, the drain electrode 4 6, a source electrode 4 5 Save its width small.
  • the jets from 40a and 41a are turned on. This changes the cross-sectional shape and extrudes the cross section shown in FIG.
  • the length of the A-A section and the length of the B-B section can be adjusted to any length by appropriately changing the time for turning on and off the 40a and 41a.
  • this example is also an example in which the cross-sectional shape is formed intermittently, and other cross-sectional shapes and materials can be used as AA.
  • the entire A—A portion can be an insulating layer.
  • it can be formed by the same method.
  • the drain electrode 46 and the source electrode 45 are made large and the injection from the extraction electrode hole 41 a is turned off, the raw material of the semiconductor layer or the raw material of the insulating layer does not completely flow,
  • the part corresponding to the source electrode and the drain electrode is a space. After extrusion, the electrode material may be embedded in the space.
  • Fig. 6 shows an embodiment.
  • the linear element is integrally formed by extrusion.
  • a part of the linear element is formed by extrusion, and the other part is formed by external processing. Show.
  • the linear element shown in Embodiment 2 is taken as an example of the linear element.
  • the gate electrode 1 and the insulating film 2 are extruded to form a thread-like intermediate (FIG. 6 (a)).
  • the semiconductor material in a molten, dissolved, or gel state is coated on the outside of the insulating film 2 to form a semiconductor layer 61, which is used as a secondary intermediate (FIG. 6 (b)).
  • a coating may be performed by passing a thread-like intermediate through a bath of a semiconductor material in a molten or dissolved state or a gel state.
  • a method such as vapor deposition may be employed.
  • a masking material 62 is coated on the outside of the semiconductor layer 61.
  • the coating of the masking material 61 may also be formed by, for example, passing a secondary intermediate through a molten or dissolved or gelled masking material.
  • a predetermined position (a position corresponding to the drain / source) of the masking material 62 is removed by etching or the like to form an opening 63 (FIG. 6 (c)).
  • the ion injection is performed by controlling the range (FIG. 6 (d)).
  • annealing is performed through a heat treatment chamber to form a source region and a drain region.
  • extrusion and external processing may be appropriately combined in accordance with the arrangement of the region to be formed and the material.
  • the gate electrode 1 is formed by injecting the gate electrode material from the hole of the mold a by the spinning technique (FIG. 7 (b)). This gate electrode 1 is called an intermediate filament for convenience.
  • the insulating film material is injected from the holes formed in the mold b while the intermediate thread is passed through the center of the mold b and travels in the state of the intermediate thread. 2 is formed (Fig. 7 (c)).
  • Heat sink is provided downstream of the mold b. If necessary, the filament is heated by this heater. By heating, the solvent component in the insulating film can be removed from the insulating film. The same applies to the formation of the following source / drain layers and semiconductor layers.
  • the source / drain layers 3 and 4 are formed while running the intermediate filament (FIGS. 7 (c) and 7 (d)). Note that the source region 4 and the drain region 3 are formed separately on the insulating film 2. This is made possible by providing holes only in part of the mold c.
  • the semiconductor layer 5 is formed in the same manner while the intermediate thread is passed through the center of the mold and travels in the same manner.
  • Sauce-dore The supply of the raw material from the hole corresponding to the in-electrode may be turned off. Further, when it is desired to provide a hole for taking out the entire lengthwise direction, the semiconductor layer may be formed using a mold d2 as shown in FIG. 7 (g).
  • FIG. 8 shows a sixth embodiment.
  • This example shows an example of injection of a conductive polymer when a conductive polymer is used as a material for forming a semiconductor element.
  • Example 5 shows an example in which the outer layer is formed on the surface of the intermediate filament while passing the intermediate filament in the mold. This example shows a case where the outer layer is a conductive polymer.
  • Raw material 82 (V! -VQ) is set to l mm / sec or more. It is preferably at least 20 m / sec. More preferably, it is 5 Om / sec. More preferably, it is 10 Om / sec or more.
  • the upper limit is the speed at which the intermediate filament does not break. The cutting speed varies depending on the discharge amount of the material, the viscosity of the material, the injection temperature, and the like. Specifically, it is sufficient that the conditions such as the material to be used are set and experimentally determined in advance.
  • Spout speed V When the difference between the speed and the running speed is set to lm / sec or more, the ejected material is accelerated and an external force acts. The main direction of the external force is the traveling direction.
  • the molecular chains in the conductive polymer are generally in a twisted state as shown in FIG. 8 (c), and their longitudinal directions are also oriented in random directions. However, when an external force is applied in the running direction along with the eruption, the molecular chains are burned off and arranged in the longitudinal direction horizontally as shown in Fig. 8 (b).
  • the molecular chains By applying an external force in the running direction along with the ejection, the molecular chains can be oriented as shown in Fig. 8 (b). Further, the distance between the molecular chains can be reduced.
  • this embodiment can also be applied to other embodiments when a predetermined region is formed by a conductive polymer.
  • the orientation ratio of the molecular chains in the longitudinal direction can be set to 50% or more, electron mobility is increased, and a linear element having more excellent characteristics can be obtained.
  • High orientation rates can also be controlled by controlling the difference between the jet speed and the running speed. Further, it can be controlled by controlling the stretching ratio in the longitudinal direction.
  • the orientation ratio is obtained by multiplying the ratio of the number of molecules having an inclination of 0 to 5 ° with respect to the longitudinal direction to the total number of molecules by 100.
  • FIG. 9 shows a linear element according to the seventh embodiment.
  • the linear element of the present example has a hollow region or an insulating region 70 at the center, a semiconductor region 5 outside thereof, and a semiconductor device 5 in which a part is exposed to the outside. It has a source region 4 and a drain region 3, and has a gate insulating film region 2 and a gate electrode region 1 outside thereof.
  • a protective layer made of an insulating resin or the like may be provided outside the gate electrode region 1. An appropriate position of the protective layer may be opened to serve as a gate electrode take-out portion.
  • a cross section having another shape may be inserted between the cross sections shown in FIG. 7 as in the second embodiment at an arbitrary position in the longitudinal direction.
  • the source region 4 and the drain region 3 are doped, and then the insulating film region and the gate electrode region 1 are each coated. Preferably, it is formed.
  • the insulating film 2 an inorganic material such as SiO 2 is preferably used.
  • FIG. 10A shows a linear element according to the eighth embodiment.
  • This example is a linear element having a pin structure.
  • an electrode region 102 is provided at the center, and an n-layer region 101, an i-layer region 100, a p-layer region 103, and an electrode region 104 are formed outside thereof. .
  • a protective layer region 105 made of a transparent resin or the like is provided outside the P layer region 103.
  • the electrode region 102, the n-layer region 101, and the i-layer region 100 are integrally formed by extrusion.
  • the P layer region 103 and the electrode region 104 are formed by post-processing. For example, it is formed by coating or the like. By performing post-processing on the ⁇ -layer region 103, the thickness of the p-layer region 103 can be reduced. Therefore, when used as a photovoltaic element, incident light from the p-layer 103 can be efficiently taken into the depletion layer.
  • the electrode region 102, the n-layer region 101, the i-layer region 100, the p-layer region 103, and the electrode region 104 may be integrally formed by extrusion.
  • the circumferential shape of the i-th layer is a circle in FIG. 10A, it is preferable that the i-layer has a star shape. As a result, the junction area between the p-layer 103 and the i-layer 100 is increased, and the conversion efficiency can be increased.
  • the electrode 104 is provided on a part of the p-layer 103, but may be formed so as to cover the entire circumference.
  • a p + layer may be provided between the p layer 103 and the electrode 104.
  • the provision of the p + layer makes it easier to achieve ohmic contact between the ⁇ layer 103 and the electrode 104.
  • electrons easily flow to the i-layer side.
  • an organic semiconductor material is preferably used as a semiconductor material for forming the p-layer, the n-layer, and the i-layer.
  • an organic semiconductor material is preferably used.
  • polythiophene, polypyrrole and the like are used.
  • appropriate doping may be performed.
  • a combination of p-type polypyrrole / n-type polythiophene may be used.
  • a conductive polymer is preferable as the electrode material.
  • FIG. 10 (b) shows a linear element according to the ninth embodiment.
  • the pin structure is formed concentrically, but in the present embodiment, the cross section is quadrangular.
  • the p-layer region 83, the i-layer region 80, and the n-layer region 81 were arranged in a horizontal array. Further, electrodes 82 and 83 were formed on the side surfaces, respectively.
  • the cross section shown in FIG. 10 (b) is formed continuously in the longitudinal direction.
  • the linear element having this structure may be integrally formed by extrusion.
  • an electrode region is provided at the center, and a p-type material and an n-type material are mixed around the electrode region.
  • One region is formed of the material.
  • an electrode region is formed on the outer periphery. That is, in the above example, a diode element having a two-layer structure in which a p-layer and an n-layer are joined (or a three-layer structure in which an i-layer is interposed) is shown.
  • this example is an example of a single-layer structure made of a material in which a p-type material and an n-type material are mixed.
  • the p-type Zn-n type mixture material is obtained by mixing an electron donor conductive polymer and an electron acceptor conductive polymer.
  • the linear element shown in the above example was further stretched in the longitudinal direction.
  • a stretching method for example, a technique of stretching a copper wire or a copper tube may be used.
  • the diameter can be further reduced by stretching.
  • the molecular chains can be made parallel to the longitudinal direction as described above.
  • the distance between the parallel molecular chains can be reduced. Therefore, electron hopping is performed efficiently. As a result, a linear element having better characteristics can be obtained.
  • the draw ratio by stretching is preferably 10% or more. 10 to 99% is more preferable.
  • the drawing ratio is 100 ⁇ (area before stretching / area after stretching) / (area before stretching). Stretching may be repeated a plurality of times. In the case of a material having a low elastic modulus, stretching may be performed repeatedly.
  • the outer diameter of the linear element after stretching is preferably 1 mm or less. 10 x m or less is more preferable. 1 / zm or less is more preferable. 0.1 / zm or less is most preferable.
  • FIG. 11 shows Example 12 of the present invention.
  • an intermediate linear extruded body 11 is manufactured by extruding a raw material into a square shape in a rectangular shape by extrusion, thereby producing an intermediate linear extruded body 11 (FIG. 11 (a);
  • the intermediate linear extruded body 11 1 is stretched in the transverse direction or the longitudinal direction in the cross section to form a stretched body 112 (FIG. 11 (b)).
  • a stretched body 112 FIG. 11 (b)
  • An example is shown.
  • the extended body 1 1 2 is cut into an appropriate number in parallel with the longitudinal direction, and the unit extended body 1 1 3 a, 1 1 3b, 1 1 3c, and 1 1 1 3d are manufactured in multiple numbers.
  • the process may proceed to the next step without performing this cutting.
  • the unit wrought body is processed into an appropriate shape.
  • a ring shape (Fig. 11 (d)
  • a spiral shape (Fig. 11 (e)
  • a double ring shape (Fig. 11 (f)
  • an appropriate material is embedded in the hollow portions 114a, 114b, 114c, and 114d.
  • an electrode material is embedded.
  • embedding may be performed simultaneously with processing into a ring shape, not after processing into a ring shape or the like.
  • the surface may be coated with another material after extrusion (FIG. 11 (a)), after spreading (FIG. 11 (b)), and after cutting (FIG. 11 (d)).
  • the material may be coated by dipping, vapor deposition, plating, etc.
  • the material to be coated can be appropriately selected according to the function of the element to be manufactured Semiconductor material, magnetic material, conductive material, insulating material.
  • any of an inorganic material and an organic material may be used.
  • the long direction of the molecular chains is oriented so as to be on the left and right in the drawing, which is the stretch direction. Therefore, after processing into a ring shape, the longitudinal direction of the molecular chain is oriented in the circumferential direction as shown in FIG. 11 (g). Therefore, electrons are more likely to hop in the radial direction.
  • this opening can be used, for example, as an outlet for an electrode or the like.
  • the linear elements can be used as connecting portions between the linear elements. Further, it can be used as a bonding surface with another region.
  • the linear body having the ring shape or the like can be used as an intermediate for completing a linear element having a desired sectional area.
  • the linear member is periodically or periodically located at an appropriate position in the longitudinal direction. May be provided with an aperiodically constricted portion (a portion whose cross-sectional outer diameter shape is different from other portions). When weaving another linear element perpendicular to the longitudinal direction, this constriction can be used as a mark for positioning.
  • the formation of the constricted portion is not limited to this example, and can be applied to other linear elements.
  • the orientation ratio of the molecular chains in the circumferential direction is 50% or more. More preferably, it is 70% or more. Thereby, a linear element having excellent characteristics can be obtained. (Example 13)
  • FIG. 12 illustrates an example of a method of manufacturing an element having a cross-sectional shape formed intermittently in the above-described embodiment. In this example, another example of manufacturing in the case of extrusion forming is shown. Note that FIG. 12 shows only a part of a region where a circuit element is formed.
  • FIG. 12 (a) shows that the semiconductor material is injected only at the timing indicated by a when the semiconductor material is injected.
  • the conductive material may be continuously injected, and the semiconductor material may be intermittently injected to simultaneously form the conductive wire and the semiconductor.
  • the conductor portion may be formed first, and the semiconductor material may be intermittently injected around the conductor while the conductor is running.
  • a linear semiconductor or insulator is formed, and then a conductor is intermittently coated in the longitudinal direction by vapor deposition or the like, so that different cross-sectional areas are obtained in the longitudinal direction. Is provided.
  • an organic material is formed in a linear shape.
  • light is intermittently irradiated in the longitudinal direction to cause photopolymerization in the irradiated part.
  • ⁇ is a light-transmitting conductive polymer
  • iS is an intermediate linear body formed by integrally extruding two layers of a photocurable conductive polymer. When light is applied intermittently while running this intermediate linear body, part a undergoes photocuring. Thereby, a portion having a different cross-sectional area in the longitudinal direction can be formed.
  • Fig. 12 (e) is an example using ion irradiation.
  • the linear object is run, and an irradiation device is provided on the way.
  • the ions are intermittently irradiated from the ion irradiation. Irradiation of ions may be performed from all directions. It may be performed only from a predetermined direction. What is necessary is just to determine suitably according to the cross-sectional area to be formed. Further, the range of the ions may be determined as appropriate.
  • a heating device is provided downstream of the ion irradiation device to heat the linear body after ion irradiation. The portion irradiated with ions by heating becomes a different tissue.
  • the portion irradiated with ions has a single-layer structure of the intermediate linear body to be irradiated with ions, but has a two-layer structure.
  • Another structure can be formed in the interior irradiated by the heat treatment.
  • Silicon linear body used as an intermediate linear body it is possible to form the S i 0 2 regions be implanted 0 ions.
  • a so-called BOX buried oxide film
  • the BOX is described as a case where another cross-sectional area is formed intermittently, the BOX may be formed over the entire area in the longitudinal direction.
  • an integrated circuit is formed by weaving a plurality of linear elements.
  • Figure 13 shows an example of an integrated circuit.
  • the integrated circuit shown in FIG. 13 is a DRAM type semiconductor memory.
  • DRAM memory consists of memory cells arranged vertically and horizontally, and its circuit is shown in Figure 13 (a).
  • One cell is composed of M S F ET 209 a 1 and a capacitor 207. Each of the cells is connected to bit lines S1, S2,... And lead lines G1, G2,.
  • this cell is composed of a MOS FET linear element 209a1 and a capacitor linear element 207.
  • MOS FET linear elements are facilitated by the number of columns.
  • a gate electrode 201, an insulating layer 202, source / drain 204, 205, and a semiconductor layer 203 are sequentially formed from the center to the outer periphery.
  • An element isolation region 210 is formed in the longitudinal direction.
  • the gate electrode 201 penetrates one linear body. That is, one gate electrode is used as a common common line, and a plurality of MOS FETs 209 al, 209 bl,... Are formed in one linear body in the longitudinal direction.
  • the MOS FETs 209 a 2, a 3,... In FIG. 13A are also configured by linear elements.
  • the MOS FET linear element is preferably made of a polymer material. Further, the extraction portion of the source region 204 is projected in the radial direction as shown in FIG. 13 (c). This is to facilitate contact with the bit line S1. Further, as shown in FIG. 13 (d), the drain region 205 is also projected in the radial direction. The projecting position is shifted in the longitudinal direction between the drain and the source.
  • an electrode, an insulating layer, and an electrode are sequentially formed from the center outward.
  • the bit line S1 is a bit line and has a linear shape. It is preferable to use a conductive polymer as a material.
  • the bit line S 1206 is wound around the source section 204 to make contact with the source 204.
  • the bit line S1 is wound around the source region of the linear MOSFET element constituting each of the MOS FETs 209a2, a3,....
  • drain region 205 and the capacitor 207 are connected by a linear conductive volamer 210.
  • the capacitor is another linear element, but may be provided at an appropriate position on the linear body on which the MOS FET is formed.
  • the number of linear elements used is reduced, and the degree of integration can be further increased.
  • the capacitor may be directly bonded to the MOS FET linear element using a conductive adhesive or the like.
  • the whole may be covered with an insulating material to prevent leakage of the conductive portion.
  • a diode may be used instead of the capacitor.
  • This example shows an integrated circuit formed by bundling a plurality of linear elements.
  • This example also shows an example in which a MOS FET linear element is used.
  • a MOS FET linear element is used.
  • other linear elements may be used.
  • a signal input element is formed on the end face of each linear element, and if it is bundled, various information can be sensed. For example, if an optical sensor, an ion sensor, a pressure sensor, and the like are provided, information corresponding to five human senses can be sensed.
  • a sensor corresponding to 100 kinds of signals is to be formed by a conventional substrate-type semiconductor integrated circuit, it must be manufactured by repeating 100 times of photolithography processes.
  • a sensor corresponding to 100 kinds of signals can be easily obtained without repeating the photolithography process.
  • a high-density sensor can be obtained.
  • a photovoltaic device can be obtained by bundling, twisting, or weaving linear elements having a pin structure.
  • the pin layer is made of a conductive polymer. It is preferable to add a sensitizer.
  • a fabric can be formed by weaving the linear elements, and the cloth can be used as clothing.
  • the entire linear element becomes a light receiving area and can receive incident light from an angle of 360 °.
  • the photovoltaic element can receive light three-dimensionally and has excellent light receiving efficiency.
  • the light capture efficiency is very high. That is, light reflected without being input to a linear element is also input to another linear element by being taken into the fabric and repeating reflection.
  • the linear element is preferably formed by extrusion.
  • An electrode from each element may be connected to a current collecting electrode, and the current collecting electrode may be provided with a connection terminal.
  • a heating element to the garment and c can be a garment having a heating effect, to cover the linear heating element with an insulating layer, if Kome woven fabric-like with linear photovoltaic element Heating Garments having an effect can be manufactured.
  • the linear element can be planted on a substrate having a desired shape to form a solar cell.
  • a solar cell with high light capturing efficiency can be obtained.
  • An artificial wig having a power generation function can be obtained by easily implanting a linear photovoltaic element on the surface of a substrate conforming to the shape of a human head.
  • an ultrafine linear element In the case where an ultrafine linear element is used, it has a suede effect and can be a leather-like surface. It is also possible to make a back by such a linear element. That is, the bag can have a power generation function.
  • Figure 14 shows another application example.
  • a linear source electrode and a linear drain electrode are brought into contact with appropriate positions of a linear body in which a gate electrode is covered with an insulating layer.
  • the organic semiconductor material is applied to a region extending between the contact portion of the source electrode and the contact portion of the drain electrode.
  • a linear source electrode or a drain electrode may be wound once or plural times around a linear body in which a gate electrode is covered with an insulating layer. Sufficient contact can be obtained by winding. If a constriction is provided in the linear body, it is convenient for positioning when winding or the like is performed.
  • the source electrode and the drain electrode can be brought into contact only with an appropriate linear body (point A).
  • the source and drain electrodes can be connected with another conductor (point B).
  • FIG. 16 shows an example of one column as a column, but it is also possible to arrange in a plurality of columns.
  • the connection may be made three-dimensionally. Since the linear body, the source electrode, and the drain electrode have flexibility, they can be bent at a desired position in a desired direction.
  • an M ⁇ SFET linear element is used as a linear body and three-dimensionally connected to each other at a desired position, a desired logic circuit can be assembled.
  • a conventional semiconductor substrate is used as a basic configuration, the current path must be long.
  • the current flow path can be extremely short, and an extremely high-speed logic circuit can be configured.
  • Embodiment 17 is shown in FIG.
  • the linear element of this example has a center electrode 300 in the center, and an insulating layer 3004 is formed around the center electrode 3000.
  • an insulating layer 3004 is formed around the center electrode 3000.
  • the semiconductor layer 3003 formed with 5b, 3005c, and 3005d is formed.
  • Fig. 17 (b) shows the equivalent circuit of the linear element shown in Fig. 17 (a).
  • the center electrode 3000 is the gate electrode.
  • the center electrode 300000 is a common electrode. That is, four source-drain pairs serve as common electrodes of 3005a, 3005b, 3005c, and 3005d.
  • four pairs of MOS FETs can be formed in one linear body.
  • the number of source-drain pairs is not limited to four, and two or more pairs may be formed.
  • Figure 17 (c) is the equivalent circuit when the sources are connected by a common line.
  • the source may be connected at the upper or lower end face of the linear body.
  • an exposed portion may be formed at an intermediate portion in the longitudinal direction of the linear body, and the wire may be connected from there.
  • Figure 17 (d) is an equivalent circuit when the drains are connected by a common line.
  • the connection between the drains may be made in the same way as for the source.
  • the element of this example can be manufactured by, for example, the injection molding described above.
  • FIG. 18 shows Example 15 of the present invention.
  • the linear element of this example has an electrode 3100 at the center, and an insulating layer 3103a is formed on the outer periphery of the center electrode 3100.
  • a plurality of semiconductor layers 3104b, 3104c and insulating layers 3103b, 3103c are alternately formed on the outer periphery of the layer 3103a, and each of the semiconductor layers outside the second layer is formed.
  • Is the source area 3 10 2b and At least one pair with the rain region 3101b is formed, and between the source region 3102b and the drain region 3101b, the drain region 310a in the inner semiconductor layer is formed. Or the drain electrode is located.
  • Fig. 18 (b) shows an equivalent circuit of the element in Fig. 17 (a).
  • the drain output on the inner circumference is the input of the semiconductor layer on the outer circumference. Therefore, many signals can be processed in parallel by one gate (center electrode 3100).
  • Figure 18 (c) shows the equivalent circuit when multiple MOS FETs are formed in one semiconductor layer. As described above, according to the present embodiment, it is possible to form an integrated circuit with an extremely high degree of integration.
  • FIG. 19 shows Example 16 of the present invention.
  • This example has a source region 3201 at the center of the semiconductor layer 3200, and a plurality of gate electrodes 3202a, 3202b intermittently arranged in the circumferential direction around the source region 3201 via the semiconductor layer. , 3202c, 3202d, 3202e, and 3202f, and a drain region 3203 on the outer periphery of the semiconductor layer 3200.
  • the source line 320 First, prepare the source line 320 1.
  • the source line for example, silver, gold, or another conductive material may be used.
  • a semiconductor layer is coated on the surface of the source line 3201 by a dipping method or the like.
  • the semiconductor the organic semiconductor described above is preferable.
  • a plurality of gate electrodes are prepared, and the gate electrodes are arranged on a plane at desired intervals.
  • a semiconductor liquid layer is formed on the surface of the intermediate on which the gate electrode is formed, by a dipping method or the like.
  • a drain electrode made of gold or the like is formed around the semiconductor layer by vapor deposition or the like. I do.
  • Heat treatment is performed on the linear element for various purposes. Further, dopant is injected into the linear element.
  • FIG. 20 is a diagram showing an apparatus capable of performing heat treatment at different temperatures and implanting different dopants.
  • a plurality of pipes 2200a and 2200b are arranged in a multi-stage, and pipes 2200a and 22 in which linear elements 222 are arranged in a multi-stage. They are sent through 0 0 b.
  • the feeding of the linear element 200 is stopped, and the heated oxidizing gas is supplied to the pipe 220a.
  • the dopant can be injected into part A by introducing a gas containing a dopant. Therefore, a linear element having different cross-sectional areas in the longitudinal direction can be produced.
  • a heated inert gas may be introduced into the pipe 220a while the linear element is kept being fed.
  • a heated inert gas may be introduced into the pipe 220a while the linear element is kept being fed.
  • it can be used for a heat treatment for diffusing a dopant after implanting a dopant.
  • the same gas or different gases may flow through the pipe 222 and the pipe 220b. Even when the same gas flows, the gas temperature may be different or the same temperature.
  • the space between the pipes 2200a and 2200b be closed so that exhaust can be performed from the closed space. This can prevent the leak gas from leaking to the outside.
  • dipolane gas may be flowed.
  • the linear element since the linear element passes through the liquid phase, it can be doped, for example. That is, doping can be performed with a simple device as shown in FIG.
  • Examples of the heat treatment for the linear element include a heat treatment for the purpose of obtaining optimum bonding and crystallinity, a heat treatment for the purpose of diffusion of dopant, and other heat treatments.
  • linear element which is not limited to a shape, has flexibility or flexibility, and can produce various devices having an arbitrary shape, and a method for manufacturing the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

明 細 書 線状素子及びその製造方法 技術分野
本発明は、 線状素子及びその製造方法に関する。 背景技術
現在、 集積回路を用いた各種のデバイスが広範に普及しており、 より一層の高 集積化、 高密度化に努力が払われている。 その一つとして三次元的に集積させる 技術も試みられている。
しかし、 いずれのデバイスもウェハなどのリジッドな基板を基本構成としてい る。 リジッドな基板を基本構成とする以上、その製造方法には一定の制約を受け、 また、 集積度には限界がある。 さらに、 デバイス形状も一定のものに限定されて しまう。
また、 綿や絹の表面を金や銅の導電性材料でめっきあるいは包んだ導電性繊維 が知られている。
しかし、一本の糸内に回路素子が形成されている技術は知られていない。 また、 導電性繊維というも綿や絹などの糸自体を基本構成とし、 糸自体をその中心に有 している。
本発明は、 形状に限定されることなく、 柔軟性ないし可撓性を有し、 任意の形 状の各種装置を作成することが可能な線状素子及びその製造方法を提供すること を目的とする。 発明の開示
本発明は、回路素子が長手方向に連続して又は間欠的に形成されていることを特 徴とする線状素子。
また、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に 形成されていることを特徴とする線状素子。 本発明は、 回路素子を形成する領域を形成する材料を溶解又は溶融し、該材料を 所望の形状に線状に押出すことを特徴とする線状素子の製造方法である。
すなわち、本発明においては、一つの断面内に回路を形成するように複数の領域 を有している。
なお、線状素子という場合先端が針状その他の形状を有しているものも含まれる (回路素子）
ここで、 回路素子としては、 例えば、 エネルギ一変換素子があげられる。 ェネル ギー変換素子は、光エネルギーを電気エネルギーに変換したり、電気エネルギーを 光エネルギーに変化する素子である。電子回路、磁気回路あるいは光回路素子があ げられる。 回路素子は信号を単に伝送する光ファイバ一とは異なり、 また、 導線と も異なる。
回路素子としては、 例えば、 電子回路素子ないし光回路素子があげられる。
より具体的には、 例えば、 半導体素子である。
従来のプロセス技術上の違いから分類すると、 ディスクリート （個別半導体） 、 光半導体、 メモリ等があげられる。
より具体的には、 ディスクリートとして、 ダイオード、 トランジスタ （バイポー ラ卜ランジスタ、 F E T、 絶縁ゲート型トランジスタ） 、 サイリス夕などがあげら れる。 光半導体として、 発光ダイオード、 半導体レーザ、 発光デバイス （フォトダ ィオード、 フォトトランジスタ、 イメージセンサ) などがあげられる。 また、 メモ リとしては、 D R AM、 フラッシュメモリ、 S R A Mなどがあげられる。
(回路素子の形成）
本発明では、 回路素子が長手方向に連続的あるいは間欠的に形成されている。 すなわち、長手方向垂直断面内に複数の領域を有し、該複数の領域が一つの回路 素子を形成するように配置されており、かかる断面が長手方向に連続的にあるいは 間欠的に糸状に続いている。
例えば、 N P Nバイポーラトランジスタの場合、 エミッ夕 N領域、 ベース P領域、 コレクタ P領域の 3つの領域から構成される。従って、 これらの 3つの領域が断面 内に、 必要な領域間接合を持たせて配置されている。
その配置方法としては、例えば、各領域を同心円状に形成中心にから順に配置す る方法が考えられる。 すなわち、 中心からェミッタ領域、 ベース領域、 コレクタ領 域を順次形成すればよい。 もちろん他の配置も考えられ、 トポロジー的に同一の配 置を適宜用いればよい。
なお、 各領域に接続する電極は、糸状素子の端面から各領域に接続してもよい。 また、 当初から各領域に埋め込んでもよい。 すなわち、 前記同心円状に各半導体領 域を配置した場合には、 ェミッタ領域の中心にェミッタ電極を、 ベース領域にベー ス電極を、 コレクタ領域の外周にコレクタ電極を、 各半導体領域と同様に長手方向 に連続的に形成すればよい。 なお、 ベース電極は、 分割して配置すればよい。
以上の N P Nバイポーラトランジスタは後述する押出し形成方法により一体形 成することが可能である。
以上は、 N P Nトランジスタを例にとったが他の回路素子についても同様に、 断 面内に複数の領域を必要な接合を持たせて配置し、該断面を長手方向に例えば押出 しにより連続的に形成すればよい。
(連続形成、 間欠形成）
回路素子は、 連続的に形成されている場合は、 どの断面をとつても同一形状をな している。 俗にいう金太郎飴状態である。
該回路素子は、同一素子を線状の長手方向に連続して形成してもよいし間欠的に 形成してもよい。
(線状）
本発明における線状素子における外径は、 1 0 mm以下が好ましく、 5 mm以下 がより好ましい。 1 mm以下が好ましく、 1 0 m以下がさらに好ましい。 得延伸 加工を行うことにより 1 / m以下、 さらには 0 . 1 m以下とすることも可能であ る。 線状素子を織り込んで布地状とするためにも外径は小さいほど好ましい。
1 /i m以下の外径を有する極細線状体を型の孔から吐出させて形成しようとす る場合には、 孔のつまりが生じたり、 糸状体の破断が生ずる場合がある。 かかる場 合には、 各領域の線状体をまず形成する。次ぎにこの線状体を島として多くの島を 作り、 その周囲 （海） を可溶性のもので取り巻き、 それをロート状の口金で束ねて、 小口から一本の線状体として吐出させればよい。島成分を増やして海成分を小さく すると極めて細い線状体素子をつくることができる。 他の方法として、 一旦太めの線状体素子をつくり、その後長手方向に延伸すれば よい。 また、溶融した原料をジヱット気流に乗せてメルトブローして極細化を図る ことも可能である。
また、 アスペクト比は、 押出形成により任意の値とすることができる。 紡糸によ る場合には糸状として 1 00 0以上が好ましい。例えば 10 0000あるいはそれ 以上も可能である。 切断後使用する場合には、 10〜 1 00 00、 10以下、 さら には 1以下、 0. 1以下として小単位の線状素子としてもよい。
(間欠形成）
同一素子を間欠的に形成する場合、長手方向に隣接する素子を異なる素子とする ことができる。 例えば、 長手方向に順次、 MOS FET (1) 、 素子間分離層 （1) 、
MOS FET (2) 、 素子間分離層 （2) MOS FET (n) 、 素子間分離 層 （n) と形成すればよい。
この場合、 MOS FET (k) (k= l— n) と他の MO S F E Tとの長さは、 同じとしてもよいが異なる長さとしてもよい。希望する回路素子の特性に応じて適 宜選択することができる。 素子間分離層の長さについても同様である。
もちろん、 MO S F ΕΤと素子分離層との間に他の層を介在せしめてもよい。 以上は MOS FETを例にとって説明したが、他の素子を形成する場合、他の素 子の用途上必要な層を間欠的に挿入しておけばよい。
(断面形状）
線状素子の断面形状は特に限定されない。 例えば、 円形、 多角形、 星型その他の 形状とすればよい。 例えば、 複数の頂角が鋭角をなす多角形状であってもよい。 また、 各領域の断面も任意にすることができる。 すなわち、 例えば、 図 1に示す 構造の場合、 ゲート電極を星型とし、 線状素子の外側形状は円形状でもよい。
素子により、 隣接する層との接触面を大きくとりたい場合には、頂角が鋭角となつ ている多角形状とすることが好ましい。
なお、 断面形状を所望の形状とするには、押出しダイスの形状を該所望する形状 のものとすれば容易に実現することができる。
最外層の断面を星型あるいは頂角が鋭角をなす形状とした場合、押出し形成後、 頂角同士の間の空間に、例えば、 デイツビングにより他の任意の材料を埋め込むこ とができ、 素子の用途によって素子の特性を変化させることができる。
また、 断面形状が凹形状の線状素子と断面形状が凸形状の線状素子とを 嵌合せしめることにより線状素子間の接続を有効的にとることも可能となる。 なお、 半導体層へ不純物をドーピングしたい場合は、溶融原料中に不純物を含有 せしめておいてもよいが、 押出し形成後、 真空室内を線状のまま通過させ、 真空室 内で例えばイオン注入法などにより不純物をドープしてもよい。半導体層が最外層 ではなく内部に形成されている場合には、イオン照射エネルギーを制御することに より内層である半導体層のみにイオン注入すればよい。
(製造例 後加工形成）
上記製造例は、複数の層を有する素子を押出しにより一体形成する例であるが、 素子の基本部を押出しにより線状に形成し、その後該基本部に適宜の方法により被 覆を施すことにより形成してもよい。
(原材料）
電極、 半導体層などの材料としては、 導電性高分子を用いることが好ましい。 例えば、 ポリアセチレン、 ポリアセン、 (オリゴァセン) 、 ボリチアジル、 ポリチ 才フェン、 ポリ ( 3—アルキルチオフェン) 、 オリゴチォフェン、 ポリピロ一ル、 ポリア二リン、 ポリフエ二レン等が例示される。 これらから導電率などを考慮して 電極、 あるいは半導体層の材料として選択すればよい。
なお、 半導体材料としては、 例えば、 ボリパラフエ二レン、 ボリチォフェン、 ポ リ （3—メチルチオフェン） などが好適に用いられる。
また、 ソース · ドレイン材料としては、 上記半導体材料に、 ドーパントを混入せ しめたものを用いればよい。 n型とするためには、 例えば、 アルカリ金属 （N a、 K， C a ) などを混入せしめればよい。 A s F 5 / A s F 3や C 1 0 4—をドーパン トとして用いる場合もある。
なお、導電性高分子材料にフラーレンを入れて用いてもよい。 この場合ァクセプ 夕として作用する。
絶縁性材料としては、 一般的な樹脂材料を用いればよい。 また、 S i 0 2その他 の無機材料を用いてもよい。
なお、中心部に半導体領域あるいは導電性領域を有する構造の線状素子の場合、 中心部の領域は、 アモルファス材料 （アルミニウム、 銅などの金属材料：シリコン などの半導体材料） により構成してもよい。線状のアモルファス材料を型の中止部 を揷通せしめて線状アモルファス材料を走行させ、その外周に、 射出により他の所 望の領域を被覆して形成すればよい。 図面の簡単な説明
第 1図は、 実施例に係る線状素子を示す斜視図である。
第 2図は、 線状素子の製造装置例を示す概念正面図である。
第 3図は、 線状素子の製造に用いられる押出装置を示す正面図及び型の平面図 である。
第 4図は、 線状素子の実施例を示す図である。
第 5図は、 線状素子の製造に用いられる型の平面図である。
第 6図は、 線状素子の製造工程例を示す断面図である。
第 7図は、 線状素子の製造工程例を示す図である。
第 8図は、 線状素子の製造例を示す図である。
第 9図は、 実施例に係る線状素子を示す斜視図である。
第 1 0図は、 実施例に係る線状素子を示す断面図である。
第 1 1図は、 線状素子の製造例を示す工程図である。
第 1 2図は、 線状素子の製造例を示す斜視図である。
第 1 3図は、 集積回路装置への応用例を示す図である。
第 1 4図は、 集積回路装置への応用例を示す図である。
第 1 5図は、 集積回路装置への応用例を示す図である。
第 1 6図は、 集積回路装置への応用例を示す図である。
第 1 7図は、 実施例 1 4を示す図である。
第 1 8図は、 実施例 1 5を示す図である。
第 1 9図は、 実施例 1 6を示す図である。
第 2 0図は、 実施例 1 7を示す図である。 発明を実施するための最良の形態 (実施例 1 )
図 1に本発明の実施例に係る線状素子を示す。
6が線状素子であり、 この例では M0SFETを示している。
この素子は断面において、 中心にゲート電極領域 1を有し、 その外側に、 絶縁領 域 2、 ソース領域 4、 ドレイン領域 3、 半導体領域 5が順次形成されている。
一方、 図 2に、 かかる線状素子を形成するための押出し装置の一般的構成を示す c 押出し装置 2 0は、複数の領域を構成するための原料を溶融状態あるいは溶解状 態、 あるいはゲル状態で保持するための原料容器 2 1、 2 2、 2 3を有している。 図 2に示す例では、 3この原料容器を示しているが、 製造する線状素子の構成に応 じて適宜設ければよい。
原料容器 2 3内の原料は、 型 2 4に送られる。 型 2 4には、 製造しょうとする線 状素子の断面に応じた射出孔が形成されている。射出孔から射出された線状体は、 ローラ 2 5に巻き取られるか、あるいは必要に応じて次ぎの工程に線状のまま送ら れる。
図 1に示す構造の線状素子を製造する場合には図 3に示すような構成が取られ る。
原料容器としてはゲート材料 3 0、 絶縁性材料 3 1、 ソース · ドレイン材料 3 2、 半導体材料 3 4がそれぞれ容器内に溶融あるいは溶解状態、ゲル状態で保持されて いる。 一方、 型 2 4には、 それぞれの材料容器に連通させて、 孔が形成されている。 すなわち、 まず、 中心部には、 ゲート材料 3 0を射出するための複数の孔 3 0 a が形成されている。その外側周辺には、絶縁性材料 3 1を射出させるための複数の 孔 3 1 aが形成されている。そしてその外周にさらに複数の孔が形成され、 この複 数の孔の一部の孔 3 2 a、 3 3 aのみがソース · ドレイン材料容器 3 2に連通して いる。 他の孔 3 4 aは半導体材料容器 3 4に連通している。
各原料容器から、溶融状態、溶解状態あるいはゲル状態の原料を型 2 4に送入し、 型 2 4から原料を射出すると各孔から原料は射出し、 固化する。その端を引っ張る ことにより、 糸状に連続して線状素子が形成される。
糸状の線状素子は、 ローラ 2 5で巻き取る。 あるいは必要に応じて次ぎの工程に 糸状のまま送る。 ゲート電極材料としては、 導電性ポリマーを用いればよい。 例えば、 ポリアセチ レン、 ポリフエ二レンビニレン、 ポリピロールなどが用いられる。 特にポリアセチ レンを用いることにより、 より外径が小さな線状素子が形成できるため好ましい。 半導体材料としては、 例えば、 ポリパラフエ二レン、 ポリチォフェン、 ポリ （3 ーメチルチオフェン） などが好適に用いられる。
また、 ソース · ドレイン材料としては、 上記半導体材料に、 ド一パントを混入せ しめたものを用いればよい。 n型とするためには、 例えば、 アルカリ金属 （N a、 K, C a ) などを混入せしめればよい。 A s F 5 /A s F 3や C 1 0 4一をドーパン トとして用いる場合もある。
絶縁性材料としては、 一般的な樹脂材料を用いればよい。 また、 S i 0 2その他 の無機材料を用いてもよい。
以上に例示した材料は以下の実施例に示す線状素子についても同様に用いられ る。
なお、 本例では、 取出電極は、 線状素子の端面に接続している。 もちろん長手方 向の適宜の位置の側面に取出口を設けてもよい。
(実施例 2 )
図 4に実施例 2に係る線状素子を示す。
本例では、実施例 1における取りだし電極を線状素子の側面に設けたものである 図 4 ( b ) に示す取出部 4 l a , 4 l bは、 長手方向の所望する位置に設定するこ とができる。取出部 4 1 aと取出部 4 1 bとの間隔も所望の値とすることができる： 取出部 4 1の A— A断面を図 4 ( a ) に示す。 なお、 図 4 ( b ) の B— B断面は 図 1に示す端面の構造である。
本例では、 ソース 4、 ドレイン 3の側面に取り出し電極としてソース電極 4 5、 ドレイン電極 4 6をそれぞれソース 4、 ドレイン 4に接続させてある。 また、 本道 体層 5とソース電極 4 5、ドレイン電極 4 6とは絶縁層 4 7により絶縁されている ( かかる構成とするためには図 5に示す型を用いる。 すなわち、 ソース · ドレイン 材料噴出口 3 3 a , 3 4 aの側面に絶縁層用の孔 4 0 aと取出電極用の孔 4 1 aを 設ける。 絶縁層用の孔 4 0 aは絶縁層材料容器 （図示せず） に連通しており、 取出 電極用の孔 4 1 aは取り出し電極材料容器 （図示せず） に連通している。 この場合、 最初は、 3 0 a , 3 1 a , 3 2 a , 3 3 a , 3 4 aからのみ原料材料 を噴出させる。 すなわち、 4 0 a , 4 1 aからの噴出はオフにする。 半導体層原料 は、 4 0 a , 4 1 aに対応する部分に廻り込み、 実施例 1に示す断面で押出される c なお、 この際、 絶縁層 4 7、 ドレイン電極 4 6、 ソース電極 4 5はその幅を小さく 取っておく。 4 0 a， 4 1 aからの噴出をオフにしたとき、 半導体層を形成する材 料はその部分に廻り込む。
次ぎに、 4 0 a， 4 1 aからの噴出をオンにする。 これにより断面形状は変化し、 図 5に示す断面で押出される。 4 0 a， 4 1 aをオンにする時間とオフにする時間 を適宜変化させることにより A— A断面の長さ、 B— B断面の長さを任意の長さに 調整することができる。
なお、 本例断面形状を間欠的に形成する例でもあり、 A— Aとして他の断面形状、 材料とすることもできる。 例えば、 A— A部分全部を絶縁層とすることもできる。 他の端面形状の場合についても同様の手法により形成することができる。
なお、 ドレイン電極 4 6、 ソース電極 4 5の面積を大きくとり、 取出電極用の孔 4 1 aからの射出をオフにすれば半導体層の原料あるいは絶縁層の原料は完全に は廻り込みまず、 ソース電極 · ドレイン電極に対応する部分は空間となる。 押出し 後その空間に電極材料を埋め込めばよい。
(実施例 3 )
図 6に実施例を示す。
実施例 1、 2では線状素子を押出しにより一体形成する場合を示したが、 本例で は、 線状素子の一部を押出しにより形成し、 他の部分は、 外部加工により形成する 例を示す。
線状素子としては実施例 2で示す線状素子を例に取る。
まず、 ゲート電極 1と絶縁膜 2とを押出しにより糸状の中間体を形成する （図 6 ( a ) ) 。
次ぎに溶融あるいは溶解状態、ゲル状態にした半導体材料を絶縁膜 2の外側にコ 一ティングして半導体層 6 1を形成して、 二次中間体とする （図 6 ( b ) ) 。 かか るコ一ティングは、 溶融あるいは溶解状態、 ゲル状態に半導体材料の槽中を糸状の 中間体を通過させればよい。 あるいは蒸着などの方法を採用してもよい。 次ぎに、 マスキング材 6 2を半導体層 6 1の外側にコーティングする。マスキン グ材 6 1のコーティングも溶融ないし溶解、ゲル化したマスキング材中を二次中間 体を通過させるなどして形成すればよい。
次いで、 マスキング材 6 2の所定の位置 （ドレイン ·ソースに対応する位置） を エッチングなどにより除去して開口 6 3を形成する （図 6 ( c ) ) 。
次いで、 糸状二次中間体を減圧室内を通過させながら、射程距離を制御してィォ ン注入を行う （図 6 ( d ) ) 。
次いで、 熱処理室を通過させてァニールを行うことによりソース領域、 ドレイン 領域が形成される。
このように、形成する領域の配置や材料に応じて適宜押出しと外部加工とを組み 合わせればよい。
(実施例 4 )
本例では、 図 1に示す線状素子における各領域を順次形成する例を示す。
その手順を図 7に示す。
まず、 紡糸技術により、型 aの孔からゲート電極原料を射出してゲート電極 1を 形成する （図 7 ( b ) ) 。 このゲート電極 1を便宜上中間糸状体と呼ぶ。
次いで、 図 7 ( a ) に示すように、 中間糸状体を型 bの中心を揷通させて中間糸 状態を走行させながら、型 bに形成された孔から絶縁膜材料を射出して絶縁膜 2を 形成する （図 7 ( c ) ) 。 なお、 型 bの下流側にはヒー夕が設けられている。 必要 に応じ、 このヒータにより糸状体を加熱する。 加熱することにより、 絶縁膜中溶媒 成分を絶縁膜から除去することが可能となる。 以下のソース · ドレイン層、 半導体 層の形成についても同様である。
次いで、 中間糸状体を走行させながら、ソース' ドレイン層 3、 4を形成する（図 7 ( c ) , ( d ) ) 。 なお、 ソース領域 4とドレイン領域 3とは絶縁膜 2上で分離 して形成されている。 これは、型 cの一部にのみ孔を設けることにより可能となる。 次ぎに、 中間糸状体を型での中心を挿通させて同様に走行させながら、半導体層 5を同様に形成する。
なお、 図 7 ( :f ) に示すように、 長手方向の一部にソース · ドレイン用の取出電 極を設けたい場合には型 dに設けてある複数の孔のうちの一部の孔（ソース · ドレ イン電極に対応する部分の孔） からの原料の供給をオフとすればよい。 また、 長手 方向全体に取出用の穴を設けたい場合には図 7 (g) に示すような型 d 2を用いて 半導体層の形成を行えばよい。
(実施例 6 )
図 8に実施例 6を示す。
本例は、半導体素子の形成材料として導電性ポリマーを用いる場合の導電性ポリ マーの射出例を示すものである。
実施例 5では、型内を中間糸状体を揷通させながら中間糸状体の表面に外層を形 成する例を示した。 本例は、 この外層が導電性ポリマーである場合を示す。
原料 8 2 (V ! - V Q) を l mm/ s e c以上とする。 好ましくは 2 0 m/ s e c以上とする。 より好ましくは、 5 Om/ s e cである。 さらに好ましくは、 1 0 Om/ s e c以上である。 上限としては、 中間糸状体が切断しない速度である。 切 断を生じる速度は、 材料の吐出量、 材料の粘度、 射出温度などによっても異なるが 具体的には実施の材料などの条件を設定して予め実験により求めておけばよい。 噴出速度 V。と走行速度 との差を l m/ s e c以上とすることにより噴出さ れた材料には、 加速度がかかり外力が働く。 外力の主な方向は走行方向である。 導 電性ポリマー中の分子鎖は、 一般的には、 図 8 (c ) に示すように撚れた状態とな つており、 また、 その長手方向もランダムな方向を向いている。 しかるに、 噴出と ともに外力が走行方向にかかると、 分子鎖は図 8 (b) に示すように、 燃ればとれ るとともに長手方向に水平に並ぶ。
ところで、 電子 （あるいはホール） は、 図 8 (b) に示すように、 最も準位が近 い分子鎖にホップすることにより移動する。 従って、 図 8 (b) に示すように分子 鎖が水平方向に配向している場合には、 図 8 (c ) のようにランダムに配向してい る場合に比べて電子のホッピングは極めて生じやすくなる。
噴出とともに外力が走行方向にかけることにより分子鎖を図 8 (b) に示すよう に配向させることができる。 また、分子鎖間同士の距離も短くすることが可能とな る。
なお、 本例は、 他の実施例においても、 導電性ポリマーにより所定の領域を形成 する場合には当然適用することができることはいうまでもない。 分子鎖の長手方向配向率を 5 0 %以上とすることにより電子の移動度が高まり より優れた特性を有する線状素子とすることができる。高い配向率は、 噴出速度と 走行速度との差を制御することによつても制御できる。 また、長手方向への延伸率 を制御することによつても制御することができる。
なお、 ここで言う配向率は、長手方向に対して 0〜土 5 ° の傾きを有している分 子の数の全体の分子の数に対する割合に 1 0 0をかけたものである。
なお、 7 0 %以上とすることにより、 より一層優れた特性の線状素子が得られる。 (実施例 7 )
図 9に実施例 7に係る線状素子を示す。
本例の線状素子は、 中心に中空領域ないし絶縁領域 7 0を有し、その外方に半導 体領域 5を有し、半導体領域 5内に、一部が外方に露出するようにソース領域 4及 びドレイン領域 3を有し、その外方にゲート絶縁膜領域 2及びゲート電極領域 1を 有する。
なお、ゲート電極領域 1の外方に絶縁性の樹脂などからなる保護層を設けてもよ い。 保護層の適宜の位置を開口させゲート電極の取り出し部分としてもよい。
なお、本例においても長手方向の任意の位置に実施例 2と同様に図 7に示す断面 間に別の形状を有する断面を揷入してもよい。
本例の線状素子の場合、中空領域 7 0と半導体領域 5とを押出しにより形成後、 ソース領域 4、 ドレイン領域 3にドーピングを行い、 次いで、 絶縁膜領域、 ゲート 電極領域 1をそれぞれコーティングにより形成することが好ましい。絶縁膜 2とし ては、 S i 0 2などの無機材料を用いることが好ましい。
(実施例 8 )
図 1 0 ( a ) に実施例 8に係る線状素子を示す。
本例は、 p i n構造を有する線状素子である。
すなわち、 中心に電極領域 1 0 2を有し、 その外方に、 n層領域 1 0 1、 i層領 域 1 0 0、 p層領域 1 0 3、 電極領域 1 0 4が形成されている。 なお、 本例では、 P層領域 1 0 3の外方に透明樹脂などからなる保護層領域 1 0 5が設けてある。 この線状素子は、 電極領域 1 0 2、 n層領域 1 0 1、 i層領域 1 0 0を押出しに より一体的に形成する。 P層領域 1 0 3、 電極領域 104は後付け加工により形成する。 例えば、 コーテ ィングなどにより形成する。 ρ層領域 1 03を後付け加工とすることにより p層領 域 1 03の厚さを薄くすることができる。そのため、光起電力素子として用いる場 合、 p層 1 03からの入射光を効率良く空乏層に取り込むことが可能となる。
もちろん、 電極領域 1 02、 n層領域 1 0 1、 i層領域 1 00、 p層領域 1 03、 電極領域 1 04を押出しにより一体形成してもよい。
なお、 図 1 0 (a) では、 i層の円周形状は円としたが、 星型形状とすることが 好ましい。 これにより p層 1 03と i層 1 00との接合面積が増大し、変換効率を 高めることが可能となる。
図 1 0 (a) に示す例では、 電極 104は p層 1 0 3の一部に設けてあるが全周 を覆って形成してもよい。
なお、 n p構造の場合には、 p層 1 0 3と電極 1 04との間に p+層を設けても よい。 p+層を設けることにより ρ層 1 03と電極 1 04とのォーミックコンタク トが取りやすくなる。 また、 電子は i層側に流れやすくなる。
p層、 n層、 i層を形成するための半導体材料としては、 有機半導体材料が好適 に用いられる。 例えば、 ポリチォフェン、 ポリピロール等が用いられる。 p型、 n 型とするためには適宜のドーピングを行えばよい。 p型ポリピロール/ n型ポリチ ォフェンの組み合わせでもよい。
また、 電極材料としても導電性ポリマーが好ましい。
(実施例 9 )
図 1 0 (b) に実施例 9に係る線状素子を示す。
実施例 5では、 p i n構造を同心円状に形成したが、 本例では、 断面形状四角形 とした。 p層領域 8 3、 i層領域 80、 n層領域 8 1を横配列とした。 また、 電極 82、 83をそれぞれ側面に形成した。
本例では、 図 1 0 (b) に示す断面が長手方向に連続的に形成されているもので あ 。
この構造の線状素子は、 押出し加工により一体的に形成すればよい。
(実施例 1 0 )
本例では、 中心部に電極領域を有し、その外周に p型材料と n型材料とを混合し た材料からなる一つの領域を形成する。 さらにその外周に電極領域を形成する。 すなわち、 上記例では、 p層と n層との接合させた 2層構造 （あるいは i層を介 在させた 3層構造） のダイオード素子を示した。 しかし、 本例は p型材料と n型材 料とを混合した材料からなる一層構造の例である。
p型 Z n型混合体材料は電子供与体導電性ポリマーと電子受容体導電性ポリマ —とを混合することにより得られる。
p型/ n型混合体材料により素子領域を形成すれば単純な構造となり好ましい。 (実施例 1 1 )
本例では、上記実施例において示した線状素子をさらに長手方向に延伸させた。 延伸方法は、 例えば、 銅線や銅管を延伸させる技術を用いればよい。
延伸させることにより径をさらに細径化させることができる。特に、導電性ポリ マーを用いている場合には、 前述したように、分子鎖を長手方向に平行にすること ができる。 のみならず、平行となった分子鎖同士の間隔を小さくすることができる。 従って、 電子のホッピングが効率良く行われる。 その結果、 より特性の優れた線状 素子を得ることができる。
延伸による絞り率、 1 0 %以上が好ましい。 1 0— 9 9 %がより好ましい。 な お、 絞り率は、 1 0 0 X (延伸前面積一延伸後面積） / (延伸前面積） である。 延伸は、複数回繰り返し行ってもよい。弾性率が大きくない材料の場合は繰り返 して延伸を行えばよい。
延伸後における線状素子の外径としては、 1 mm以下が好ましい。 1 0 x m以下 がより好ましい。 1 /z m以下がさらに好ましい。 0 . 1 /z m以下が最も好ましい。
(実施例 1 2 )
図 1 1に実施例 1 2を示す。
本例では、断面四角形形状に原体材料を押出しにより線状に形成して中間線状押 出体 1 1を製造する （図 1 1 ( a ) 。 他の断面形状に押し出してもよい。
次いで、中間線状押出体 1 1 1を断面における横方向あるいは断面縦方向に展伸 して展伸体 1 1 2を形成する (図 1 1 ( b ) 。 図では図面上横方向に展伸させた例 を示している。
次いで、展伸体 1 1 2を長手方向に平行に適宜の数に切断して単位展伸体 1 1 3 a、 1 1 3 b、 1 1 3 c、 1 1 1 3 dを複数製造する。 なお、 この切断を行うこと なく次ぎの工程に移行してもよい。
次いで、 単位展伸体を適宜の形状に加工する。 図に示す例では、 リング形状 （図 1 1 (d) ) 、 螺旋形状 （図 1 1 (e) ) 、 二重リング形状 （図 1 1 ( f) ) に加 ェしている。
次いで、 中空部 1 14 a, 1 14 b， 1 14 c, 1 14 dに適宜の材料を埋め込 む。 単位展伸体が半導体材料である場合には電極材料を埋め込む。 もちろん、 リン グ形状などへの加工後ではなく、リング形状への加工と同時に埋め込みを行っても よい。
また、 図 1 1 ( f ) に示すような二重構造の場合単位展伸体 1 14 cと単位展伸 体 1 14 dとは異なる材料を用いてもよい。
また、 押出し後 （図 1 1 (a) ) 、 展伸後 （図 1 1 (b) 、 切断後（図 1 1 (d) ) にその表面に他の材料をコーティングしておいてもよい。例えば、デイツビング、 蒸着、 めっきその他の方法によりコーティングを行えばよい。 コーティングする材 料は、 製造する素子の機能に応じて適宜選ぶことができる。 半導体材料、 磁気材料、 導電性材料、 絶縁性材料のいずれでもよい。 また、 無機材料、 有機材料のいずれで もよい。
本例において、 展伸体材料として導電性ポリマーを用いた場合には、 分子鎖の長 手方向は、展伸方向である図面上における左右となるように配向する。そのため、 リング状に加工した後においては、 図 1 1 (g) に示すように円周方向に分子鎖の 長手方向が配向する。 従って、 電子は、 半径方向にホッピングしやすくなる。
また、 リング状に加工する場合、 開口 1 1 5を設けておくと、 この開口を例えば、 電極等の取出口として用いることができる。線状素子同士を織りんで集積装置とす る際における線状素子同士の接続部とすることもできる。 また、他の領域との接合 面として用いることもできる。
なお、 リング状形状などの加工した後は、所望の断面領域を有する線状素子を完 成させるための中間体としてこのリング形状等を有する線状体を用いることがで さる。
なお、 図 1 1 (h) に示すように、 線状体の長手方向の適宜位置に周期的あるい は非周期的にくびれ部（断面の外径形状が他の部分と異なる部分） 1 1 7を設けて おいてもよい。長手方向に垂直に他の線状素子を織り込む場合、 このくびれ部を位 置決めの目印として利用することができる。 かかるくびれ部の形成は、本例に限ら ず、 他の線状素子においても適用することができる。
なお、 円周方向への分子鎖の配向率を 5 0 %以上とすることが好ましい。 7 0 % 以上とすることがより好ましい。 これにより優れた特性の線状素子が得られる。 (実施例 1 3 )
図 1 2に、断面形状が間欠的に形成されている素子の製造方法例を上記実施例中 においても述べたが、 本例では、 押出形成の場合における他の製造例を示す。 なお、 図 1 2では、 回路素子を形成する領域の一部の領域のみを示す。
図 1 2 ( a ) は、 半導体材料を射出する際に aに示すタイミングだけ半導体材料 を射出するものである。導線材料を連続的に射出し、 半導体材料を間欠的に射出し て導線と半導体とを同時に形成してもよい。 また、 導線部分を最初に形成し、 導線 を走行させながら導線の周囲に半導体材料を間欠的に射出してもよい。
図 1 2 ( b ) に示す例においては、 最初に線状の半導体あるは絶縁体を形成し、 その後、長手方向に間欠的に導電体を蒸着などによりコーティングすることにより 長手方向に異なる断面領域を有する部分を設けるものである。
図 1 2 ( c ) に示す例においては、 まず、 有機材料を線状に形成する。 次いで、 長手方向に間欠的に光を照射して、 照射した部分に光重合を起こさせる。
これにより、 長手方向に異なる断面領域を有する部分を形成することができる。 図 1 2 ( d ) は、 αは光透過性の導電性ポリマーであり、 iSは光硬化性の導電性 ポリマーからなる 2層を一体に押出により形成した中間線状体である。この中間線 状体を走行させながら間欠的に光を照射すると a部分が光硬化を起こす。これによ り長手方向に異なる断面領域を有する部分を形成することができる。
図 1 2 ( e ) は、 イオン照射を用いる例である。 線状体を走行させ、 その途上に 照射装置を設けておく。イオン照射からイオンを間欠的に照射する。イオンの照射 は全方向から行ってもよいし。所定方向からのみ行ってもよい。形成しょうとする 断面領域に応じて適宜決定すればよい。 また、 イオンの射程距離も適宜決定すれば よい。 イオン照射装置の下流に加熱装置を設けておき、イオン照射後の線状体を加熱す る。 加熱によりィオンが照射された部分は別組織となる。
全方向から照射した場合には全面が別組織となる。 また、所定の方向からのみィ オンを照射した場合には、 その部分のみが別組織となる。
なお、 ことによりイオンが照射された部分は、 図 1 2 (f ) に示す例では、 ィォ ンの照射対象である中間線状体は一層構造の例を示したが、 2層構造であってもィ オン照射時の射程距離を制御することにより内部にのみイオンを注入することも 可能である。 熱処理により照射された内部に別組織を形成することができる。
中間線状体としてシリコン線状体を用い、 0イオンを注入すれば S i 02領域を 形成することができる。 射程距離を制御すればいわゆる BOX (埋め込み酸化膜） を形成することができる。なお、 間欠的に別断面領域を形成する場合として BOX を述べたが B OXは長手方向全域に形成してもよい。
(応用例 1)
本例は、 複数の線状素子の織り込みにより集積回路を形成する例である。
図 1 3に集積回路例を示す。
図 1 3に示す集積回路は DRAMタイプの半導体メモリである。 DRAMメモリ は縦横に配列されたメモリセルからなり、 その回路を図 1 3 (a) に示す。
一つのセルは M〇 S F ET 20 9 a 1とコンデンサ 207とからなる。一つ一つ のセルにはビット線 S 1、 S 2……とヮ一ド線 G 1、 G 2……の導線がつながって いる。
図 1 3 (b) に示すように、 このセルを MO S FET線状素子 209 a 1とコン デンサ線状素子 207から構成する。 MOS F ET線状素子を列の数だけ容易する。 この MOS F ET 20 9 a 1は、中心部から外周に向かいにゲート電極 2 0 1、 絶縁層 202、 ソース · ドレイン 204、 20 5、 半導体層 20 3が順次形成され ている。
また、 長手方向においては素子分離領域 2 1 0が形成されている。 ただ、 ゲート 電極 20 1は一つの線状体を貫いている。すなわち、一つのゲート電極を共通のヮ 一ド線として、 一つの線状体には、 複数の MO S FET 20 9 a l、 209 b l、 ……が長手方向に形成されている。 また、 図 1 3 (a) の MOS FET 209 a 2、 a 3……も同様に線状素子によ り構成する。
なお、 この MOS FE T線状素子は高分子材料から構成することが好ましい。 また、 ソース領域 204の取出部は図 1 3 (c) に示すように径方向に突出させ てある。 これは、 ビット線 S 1とのコンタクトを取りやすくするためである。 また、 図 1 3 (d) に示すようにドレイン領域 20 5も径方向に突出させてある。 この突 出位置は、 ドレインとソースとで長手方向でずらしてある。
一方、 コンデンサ線状素子 207は、 中心から電極、 絶縁層、 電極が外方に向か い順次形成されている。
S 1はビット線であり、線状形状をなしている。材料としては導電性ポリマ一を 用いることが好ましい。このビット線 S 1206をソース部 204に巻きつけソー ス 204とのコンタクトをとつている。 このビット線 S 1は、 MOS FET 209 a 2、 a 3……をそれぞれ構成する線状 MO S F E T素子のソース領域に巻きつけ られている。
また、 ドレイン領域 2 05とコンデンサ 207とは、線状の導電性ボリマ一 2 1 0により接続されている。
なお、 図 1 3に示す例では、 コンデンサを別の線状素子としたが、 MOS FET が形成されている線状体の適宜の位置に設けておいてもよい。それにより使用する 線状素子の数が少なくなり、 集積度をより一層高めることができる。 また、 コンデ ンサを導電性ポリマ一 2 10で接続するのではなく、 MOS FET線状素子に導電 性接着剤等を用いて直接接合せしめてもよい。
以上のように線状素子を縦横に織り込んだ後、全体を絶縁性材料で被覆して、導 電部のリークを防いでおけばよい。
なお、 コンデンサに代えてダイォードを用いてもよい。
(応用例 2)
本例は、 複数の線状素子を束ねることにより形成した集積回路を示す。
本例においても MOS FET線状素子を使用する例を示す。もちろん他の線状素 子を用いてもよい。
MO S FET線状素子を複数個用意する。 各線状素子の端面には、 信号入力素子を形成しておき、 束ねれば、 各種情報を感 知することが可能となる。 例えば、 光センサ、 イオンセンサ、 圧力センサ等を設け ておけば、 人間の 5感に対応した情報を感知することができる。
例えば、 1 0 0種類の信号に対応したセンサを従来の基板型半導体集積回路で形 成しよとすると、 1 0 0回のフォトリソ工程を繰り返して製造しなけらばならない しかるに、線状素子の端面を利用する場合にはかかるフォトリソ工程を繰り返すこ となく簡単に 1 0 0種類の信号に対応したセンサとすることができる。 また、 高密 度のセンサが得られる。
(応用例 3 )
例えば以下に述べるように光起電力集積装置として適用することができる。
p i n構造を有する線状素子を束ね、撚合わせ、 あるいは織り込むことにより光 起電力装置とすることができる。 なお、 p i n層は導電性ポリマーにより構成する ことが好ましい。 また、 増感剤を添加しておくことが好ましい。
例えば、 線状素子を織り込むことにより布地とし、 この布地により衣服とするこ ともできる。 この場合、線状素子全体が光受光領域となり 3 6 0 ° の角度から入射 光を受けることができる。 のみならず、 三次元的に光を受光することができ、 受光 効率の優れた光起電力素子とすることができる。
また、 光の取り込み効率も非常に高い。 すなわち、 線状素子に入力せず反射した 光も布地内に取り込まれ反射を繰り返すことにより他の線状素子に入力する。
なお、 上記線状素子は、 押出し加工により形成することが好ましい。
各素子からの電極を集電電極に接続し、この集電電極に接続端子を設けておけば よい。
また、衣服の裏地に蓄½池を組み込んでおけば、暗所においても電気を利用する ことができる。
また、発熱体を衣服に設けておけば、暖房効果を有する衣服とすることができる c さらに、線状発熱体を絶縁層で被覆し、線状光起電力素子とともに布地状に織り 込めば暖房効果を有する衣服を製造することができる。
また、線状素子を所望形状の基材に植毛して太陽電池とすることができる。すな わち、線状素子を毛羽立ち状態あるいは八リネズミ状態で植毛することにより非常 に光取り込み効率のよい太陽電池とすることができる。
通信衛星では全体の重量の軽量化が望まれている。 上記太陽電池は非常に軽量 であるため通信衛星における発電装置として有効である。
可撓性を有しているため任意形状に沿わせることが可能であり、 通信衛星の本 体外面に接着剤を用いて貼り付けることができる。
なお、 人間の頭の形状に合わせた基材を容易にその表面に線状の光起電力素子 を植毛すれば発電機能を有する人工かつらとすることができる。
また、 極細線状素子を用いる場合には、 スエード効果を有し皮革調の表面とす ることができる。 かかる線状素子によりバックにすることも可能である。 すなわ ち、 発電機能を有するバックとすることができる。
(応用例 4 )
図 1 4に他の応用例を示す。
本例では、 ゲート電極を絶縁層で被覆した線状体の適宜の位置に線状のソース 電極とドレイン電極を接触させる。 ソース電極の接触部とドレイン電極の接触部 にわたる範囲に有機半導体材料を塗布する。
また、 図 1 5に示すように、 線状のソース電極あるいはドレイン電極を、 ゲ一 ト電極を絶縁層で被覆した線状体に 1回ないし複数回巻きつけてもよい。 巻きつ けることにより十分な接触をとることができる。 なお、 線状体にくびれを設けて おけば巻きつけなどを行う際の位置決めに便宜である。
図 1 6に示すように、 ソース電極 · ドレイン電極は、 適宜の線状体にのみ接触 させることもできる （A点）。 また、 ソース ' ドレイン電極間をさらに他の導線で 接続することができる （B点）。
図 1 6では、 列として一列の例を示してあるが、 複数列に配置することも可能 である。 この場合、 三次元的に接続を行うえばよい。 線状体、 ソース電極、 ドレ イン電極は、 可撓性を有しているため、 所望する位置において所望する方向に曲 げることができる。
線状体として例えば M〇S F E T線状素子などを用いて、 三次元的に相互の接 続を所望する位置でとれば、 所望する論理回路を組み立てることができる。 従来 の半導体基板を基本構成とした場合には、 電流流路が長いものとならざるを得な いが、 線状素子を用いれば電流の流路は極めて短くすることが可能であり、 極め て高速の論理回路を構成することが可能となる。
(実施例 14)
図 1 7に実施例 14を示す。
図 1 7 (a) に示すように、 本例の線状素子では、 中心部に中心電極 3 00 0を 有し、 該中心電極 3000の外周に絶縁層 30 04が形成され、 該絶縁層 30 04 の外周に、 ソース領域 300 1 a、 300 1 b、 300 1 c、 300 1 dとドレイ ン領域 30 02 a、 3002 b、 3002 c、 3002 dとの対が複数対 30 05 a、 3 00 5 b、 30 05 c、 3005 d形成されている半導体層 3 00 3が形成 されている。
図 1 7 (a) に示す線状素子の等価回路を図 1 7 (b) に示す。
本例では、 中心電極 3000がゲート電極となっている。 また、 中心電極 3 00 0は共通電極となっている。 すなわち、 4つのソース ' ドレイン対 3 00 5 a、 3 005 b, 30 0 5 c, 3005 dの共通電極となっている。 ゲート電極を一つの み有することにより 4対の MOS FETがーつの線状体に作成することができて いる。 もちろんソ一ス · ドレイン対は、 4つに限らず、 2以上の複数個形成してよ い。
図 1 7 (c) は、 ソースを共通ラインで結んだ場合の等価回路である。 線状体の 上あるいは下の端面においてソースを結線すればよい。 また、線状体の長手方向の 中間部に露出部を形成しておき、 そこから結線してもよい。
図 1 7 (d) は、 ドレインを共通ラインで結んだ場合の等価回路である。 ドレイ ン同士の結線は、 ソースの場合と同様にすればよい。
本例の素子は、 例えば、 前述した射出成型により製造することができる。
(実施例 1 5)
図 1 8に実施例 1 5を示す。
図 1 8 (a) に示すように、 本例の線状素子は、 中心部に電極 3 1 00を有し、 該中心電極 3 1 00の外周に絶縁層 3 103 aが形成され、該絶縁層 3 1 03 aの 外周に半導体層 3 1 04 b、 3 1 04 cと絶縁層 3 1 03 b、 3 10 3 cとが交互 に複数層形成され、 2層目より外側の各半導体層には、 ソース領域 3 10 2 bとド レイン領域 3 1 0 1 bとの対が一対以上形成されるとともに、該ソース領域 3 1 0 2 bとドレイン領域 3 1 0 1 bとの間に、内側の半導体層におけるドレイン領域 3 1 0 a乃至ドレイン電極が位置するように構成されている。
図 1 8 (b) に図 1 7 (a) の素子の等価回路を示す。
本例では、 内側に周におけるドレイン出力が、外側の周における半導体層の入力 となっている。 従って， 一つのゲート （中心電極 3 1 00) で多数の信号を並列処 理することが可能となる。
図 1 8 (c) は、 一つの半導体層に複数の MOS FETを形成した場合の等価回 路である。 このように、本例によれば極めて集積度の高い集積回路を形成すること が可能となる。
(実施例 1 6 )
図 1 9に実施例 1 6を示す。
本例は、 半導体層 3200の中心にソース領域 320 1を有し、該ソース領域 3 20 1の周囲に半導体層を介して周方向に間欠的に配列された複数のゲート電極 3202 a、 3202 b、 3202 c、 3202 d、 3202 e、 320 2 f を有 し、 該半導体層 3 200の外周にドレイン領域 3203を有する。
本例の素子の製造例を図 1 9の①〜⑤に示す。
まず、 ソース用の線 320 1を用意する。 ソース用線としては、 例えば、 銀、 金 その他の導電性材料を用いればよい。
次ぎにデイツピング法などによりソース用の線 320 1の表面に半導体層を被 覆する。 半導体としては前述して有機半導体が好ましい。
一方、 ゲート電極を複数本用意し、 このゲート電極を平面上に所望の間隔をおい て配置する。
半導体層を被覆した後、 半導体体層が半乾燥状態の時点で、 ③に示すように、 ゲ —ト電極上をころがす。 これにより、半導体層の表面に所望の間隔をおいてゲート 電極が周状に配置された中間間が形成される。
次いで、ゲー卜電極が形成された中間体の表面にデイツピング法などにより半導 体液層を形成する。
次いで，金などからなるドレイン電極を蒸着法などにより半導体層の外周に形成 する。
(実施例 1 7 )
線状素子に対しては各種目的をもって熱処理が行われる。 また、線状素子にドー パントの注入が行われる。
図 2 0は、 異なる温度での熱処理を行ったり、異なるドーパントの注入を行うこ とが可能な装置を示す図である。
本装置は、 複数のパイプ 2 2 0 0 a、 2 2 0 0 bが多段状に配置されており、 線 状素子 2 2 0 2が多段状に配置されたパイプ 2 2 0 0 a、 2 2 0 0 bを貫いて送り 込まれるようになつている。
例えば、線状素子 2 2 0 2の A部に酸化膜を形成したい場合には、線状素子 2 0 0 2の送りを停止し、パイプ 2 2 0 0 aに加温された酸化性ガスを導入してやれば よい。 あるいは、 ドーパントを含むガスを導入すれば A部にドーパン卜を注入する ことができる。従って、長手方向に異なる断面領域を有する線状素子を作成するこ とができる。
また、 線状素子 2 2 0 2全体を熱処理したい場合には、線状素子の送りを続けた 状態でパイプ 2 2 0 0 aに加温された不活性ガスを導入してやればよい。例えば、 ドーパントを注入後ド一パントの拡散を行うための熱処理に用いることができる。 また、パイプ 2 2 0 0 とパイプ 2 2 0 0 bとには同じガスを流してもよいし異 なるガスを流してもよい。同じガスを流す場合であつたもガス温度を異なるものと してもよいし、 同じ温度としてもよい。
なお、 パイプ 2 2 0 0 aとパイプ 2 2 0 0 bとの間は密閉状態とし、 密閉空間か ら排気を行えるようにしておくことが好ましい。 これにより、 リークガスが外部に 漏れることを防止することができる。
ガスとしては、 例えばジポランガスを流してもよい。 この場合、 線状素子は、 液 相を通過しているため、 例えばドーピングが可能である。 すなわち、 図 2 0に示す ような簡単な装置でもドーピングを行うことができる。
なお、 線状素子への熱処理は、最適な接合や結晶性を得ることを目的とする熱処 理、 ド一パントの拡散を目的とする熱処理その他の熱処理が例示される。 産業上の利用可能性
形状に限定されることなく、 柔軟性ないし可撓性を有し、 任意の形状の各種装 置を作成することが可能な線状素子及びその製造方法を提供することができる。

Claims

請 求 の 範 囲
I .回路素子が長手方向に連続的又は間欠的に形成されていることを特徴とする線 状素子。
2 .回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成 されていることを特徴とする線状素子。
3 .前記素子はエネルギー変換素子であることを特徴とする請求項 1又は 2記載の 線状素子。
4 . 前記素子は、電子回路素子ないし光回路素子であることを特徴とする請求項 1 又は 2記載の線状素子。
5 . 前記素子は、半導体素子であることを特徴とする請求項 1又は 2記載の線状素 子。
6 . 前記素子は、 ダイオード、 トランジスタ又はサイリス夕であることを特徴とす る請求項 1又は 2記載の線状素子。
7 . 前記素子は、 発光ダイオード、 半導体レーザ又は受光デバイスであることを特 徴とする請求項 1又は 2記載の線状素子。
8 . 前記素子は、 D R AM、 S R AM, フラッシュメモリその他のメモリであるこ とを特徴とする請求項 1又は 2記載の線状素子。
9 . 前記素子は、光起電力素子であることを特徴とする請求項 1又は 2記載の線状 素子。
1 0 . 前記素子は、 イメージセンサ素子又は二次電池素子であることを特徴とする 請求項 1又は 2記載の線状素子。
I I . 縦断面形状が円形、 多角形、 星型、 三日月、 花弁、 文字形状その他の任意形 状を有していることを特徴とする請求項 1乃至 1 0のいずれか 1項記載の線状素 子。
1 2 .線側面に複数の露出部を有していることを特徴とする請求項 1乃至 1 1のい ずれか 1項記載の線状素子。
1 3 . 前記線状素子は、その全部又は一部が押出し加工により形成されたものであ ることを特徴とする請求項 1ないし 1 2のいずれか 1項記載の線状素子。
1 . 前記線状素子は、その一部又は全部を押出し加工後さらに延伸加工すること により形成されたものであることを特徴とする請求項 1 3記載の線状素子。
1 5 . 前記線状素子は、押出し加工後さらに展伸加工されたものであることを特徴 とする請求項 1 2ないし 1 4のいずれか 1項記載の線状素子。
1 6 . 前記展伸加工後、 リング状又はらせん状に形成したことを特徴とする請求項 1 5記載の線状素子。
1 7 .前記リングは多重リングであることを特徴とする請求項 1 6記載の線状素子
1 8 . 前記多重リングは、 異なる材料からなることを特徴とする請求項 1 7記載の 線状素子。
1 9 .リング又はらせんの一部が露出部となっていることを特徴とする請求項 1 6 ないし 1 8のいずれか 1項記載の線状素子。
2 0 .前記リング又はらせんの空隙部の一部又は全部に他の材料を充填したことを 特徴とする請求項 1 6ないし 1 9のいずれか 1項記載の線状素子。
2 1 .外径が 1 0 mm以下であることを特徴とする請求項 1乃至 2 0のいずれか 1 項記載の線状素子。
2 2 .外径が 1 mm以下であることを特徴とする請求項 1乃至 2 1のいずれか 1項 記載の線状素子。
2 3 . 外径が 1 i m以下であることを特徴とする請求項 1ないし 2 0のいずれか 1 項記載の線状素子。
2 4 .ァスぺクト比が 1 0以上であることを特徴とする請求項 1ないし 2 3のいず れか 1項記載の線状素子。
2 5 .ァスぺクト比が 1 0 0以上であることを特徴とする請求項 1乃至 2 4のいず れか 1項記載の線状素子。
2 6 . 断面内に、 ゲート電極領域、 絶縁領域、 ソース及びドレイン領域、 半導体領 域が形成されていることを特徴とする請求項 1ないし 2 5のいずれか 1項記載の 線状素子。
2 7 . 中心にゲート電極領域を有し、 その外側に、 絶縁領域、 ソース及びドレイン 領域、半導体領域が順次形成されていることを特徴とする請求項 2 6項記載の線状 素子。
2 8 . 中心に中空領域ないし絶縁領域を有し、 その外方に半導体領域を有し、 該半 導体領域内に、一部が外方に露出するようにソース及びドレイン領域を有し、その 外方に絶縁領域及びゲート電極領域を有することを特徴とする請求項 2 6記載の 線状素子。
2 9 .少なくとも p n接合ないし p i n接合を有する領域が断面内に形成されてい ることを特徴とする請求項 1ないし 2 6のいずれか 1項記載の線状素子。
3 0 . 前記回路を形成する半導体領域は、有機半導体材料からなることを特徴とす る請求項 1ないし 2 9のいずれか 1項記載の線状素子。
3 1 . 前記有機半導体材料は、 ポリチォフェン、 ポリフエ二レンであることを特徴 とする請求項 3 0記載の線状素子。
3 2 . 前記回路を形成する導電性領域は、導電性ポリマーからなることを特徴とす る請求項 1ないし 3 1のいずれか 1項記載の線状素子。
3 3 . 前記導電性ポリマーは、 ポリアセチレン、 ポリフエ二レンビニレン、 ボリピ ロール、 であることを特徴とする請求項 3 2記載の線状素子。
3 4 .長手方向の任意の位置に異なる回路素子が形成されていることを特徴とする 請求項 1ないし 3 3のいずれか 1項記載の線状素子。
3 5 .長手方向の任意の位置に回路素子分離領域を有することを特徴とする請求項 1ないし 3 4のいずれか 1項記載の線状素子。
3 6 .長手方向の任意の位置に断面の外径形状が異なる部分を有することを特徴と する請求項 1ないし 3 5のいずれか 1項記載の線状素子。
3 7 . 導電性ポリマ一により領域の一部が構成され、 分子鎖の長手方向配向率が 5 0 %以上であることを特徴とする請求項 1ないし 3 6のいずれか 1項記載の線状 素子。
3 8 . 導電性ポリマーにより領域の一部が構成され、 分子鎖の長手方向配向率が 7 0 %以上であることを特徴とする請求項 1ないし 3 6のいずれか 1項記載の線状 素子。
3 9 . 導電性ポリマ一により領域の一部が構成され、 分子鎖の円周方向配向率が 5 0 %以上であることを特徴とする請求項 1 6ないし 2 0のいずれか 1項記載の線 状素子。
4 0 . 導電性ポリマ一により領域の一部が構成され、分子鎖の円周方向配向率が 7 0 %以上であることを特徴とする請求項 1 6ないし 2 0のいずれか 1項記載の線 状素子。
4 1 . 回路素子を形成する領域を形成する材料を溶解、 溶融又はゲル化し、 該材料 を所望の形状に線状に押出すことを特徴とする線状素子の製造方法。
4 2 .前記領域の一部が導電性ポリマーにより形成されていることを特徴とする請 求項 4 1記載の線状素子の製造方法。
4 3 .前記押出し後さらに延伸加工することを特徴とする請求項 4 1又は 4 2記載 の線状素子の製造方法。
4 4 .前記押出し加工後さらに展伸加工することを特徴とする請求項 4 1又は 4 2 記載の線状素子の製造方法。 '
4 5 .前記延伸加工後さらに展伸加工することを特徴とする請求項 4 3記載の線状 素子の製造方法。
4 6 . 前記展伸加工後、 リング状に形成することを特徴とする請求項 4 4又は 4 5 記載の線状素子の製造方法。
4 7 . 中心から外方に多層に積層した線状素子の製造方法であって、 中心層を押出 しにより糸状に形成して一次糸状体とし、次いで該一次糸状体を走行させながら、 表面に外方の層の原料を射出して外方の層を順次形成することを特徴とする請求 項 4 1ないし 4 6のいずれか 1項記載の線状素子の製造方法。
4 8 . 導電性ポリマーの押出時、走行速度と噴出速度との差を 2 O mZ s e c以上 とすることを特徴とする請求項 4 7記載の線状素子の形成方法。
4 9 .請求項 1ないし 4 0のいずれか 1項記載の線状素子を長手方向垂直にスライ スして分離してなる小単位の線状素子。
5 0 . 中心部に電極を有し、 該中心電極の外周に絶縁層が形成され、 該絶縁層の外 周に、ソース領域とドレイン領域との対が複数対形成されちえる半導体層形成され ていることを特徴とする請求項 1記載の線状素子。
5 1 . 中心部に電極を有し、 該中心電極の外周に絶縁層が形成され、 該絶縁層の外 周に半導体層と絶縁層が交互に複数層形成され、各半導体層には、 ソース領域とド レイン領域との対が一対以上形成されるとともに、ソース領域とドレイン領域との 間に、内側の層におけるドレイン領域乃至ドレイン電極が位置するように構成され ていることを特徴とする請求項 1記載の線状素子。
5 2 . 半導体層の中心にソース電極を有し、 該ソース電極の周囲に半導体層を介し て周方向に間欠的に複数のゲート電極を有し、該半導体層の外周にドレイン電極を 有することを特徴とする請求項 1記載の線状素子。
PCT/JP2003/005620 2002-05-02 2003-05-02 Element lineaire et procede de fabrication correspondant WO2003094237A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US10/513,145 US7491613B2 (en) 2002-05-02 2003-05-02 Line element and method of manufacturing the line element
AU2003231387A AU2003231387A1 (en) 2002-05-02 2003-05-02 Line element and method of manufacturing the line element
CN038099616A CN1650433B (zh) 2002-05-02 2003-05-02 线状元件及其制造方法
JP2004502357A JP5016190B2 (ja) 2002-05-02 2003-05-02 線状素子及びその製造方法
KR10-2004-7017366A KR20040101568A (ko) 2002-05-02 2003-05-02 선형소자 및 그 제조방법
US12/348,632 US8212240B2 (en) 2002-05-02 2009-01-05 Line element and method of manufacturing line element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002131011 2002-05-02
JP2002-131011 2002-05-02

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10513145 A-371-Of-International 2003-05-02
US12/348,632 Division US8212240B2 (en) 2002-05-02 2009-01-05 Line element and method of manufacturing line element

Publications (1)

Publication Number Publication Date
WO2003094237A1 true WO2003094237A1 (fr) 2003-11-13

Family

ID=29397337

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/005620 WO2003094237A1 (fr) 2002-05-02 2003-05-02 Element lineaire et procede de fabrication correspondant

Country Status (7)

Country Link
US (2) US7491613B2 (ja)
JP (1) JP5016190B2 (ja)
KR (1) KR20040101568A (ja)
CN (1) CN1650433B (ja)
AU (1) AU2003231387A1 (ja)
TW (1) TW200308103A (ja)
WO (1) WO2003094237A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286620A (ja) * 2005-03-09 2006-10-19 Ideal Star Inc 線状発光素子及び表示装置
JP2012253149A (ja) * 2011-06-01 2012-12-20 Taiyo Kogyo Corp 膜状太陽光発電装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511344B2 (en) * 2007-01-17 2009-03-31 International Business Machines Corporation Field effect transistor
FR2941089B1 (fr) * 2009-01-15 2011-01-21 Commissariat Energie Atomique Transistor a source et drain filaires
WO2015194815A1 (ko) 2014-06-17 2015-12-23 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치
KR101579101B1 (ko) * 2014-06-17 2015-12-21 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치
KR101914514B1 (ko) 2017-02-08 2018-11-05 서울대학교산학협력단 섬유형 트랜지스터, 이의 제조방법 및 섬유형 트랜지스터를 포함하는 직물형 집적 회로
TWI658472B (zh) * 2017-04-28 2019-05-01 吳政雄 複合導電體結合之電導體及其製造方法
WO2021095172A1 (ja) 2019-11-13 2021-05-20 エスユウテック株式会社 串刺し装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4913744A (en) * 1987-01-13 1990-04-03 Helmut Hoegl Solar cell arrangement
JPH10256579A (ja) * 1997-03-13 1998-09-25 Toshiba Corp 光電変換素子
JPH11195808A (ja) * 1997-12-26 1999-07-21 Fuji Xerox Co Ltd 光半導体素子およびその製造方法
JP2000031006A (ja) * 1998-07-08 2000-01-28 Asahi Optical Co Ltd 半導体回路形成装置
WO2000051186A1 (en) * 1999-02-22 2000-08-31 Clawson Joseph E Jr Nanostructure device and apparatus
JP2000340785A (ja) * 1999-05-28 2000-12-08 Mitsui High Tec Inc 円筒状半導体素子及びこれを用いた半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129179A (ja) * 1984-07-19 1986-02-10 Oki Electric Ind Co Ltd 繊維状光電変換素子
JP2721183B2 (ja) * 1988-07-20 1998-03-04 キヤノン株式会社 非線形光学素子
JP3135899B2 (ja) 1989-06-06 2001-02-19 株式会社リコー 電気素子
US5719975A (en) * 1996-09-03 1998-02-17 Hughes Electronics Optically reconfigurable conductive line element
JP2001077445A (ja) * 1999-06-21 2001-03-23 Sony Corp 機能一次元構造体の製造方法および機能構造体の製造方法
US6723394B1 (en) * 1999-06-21 2004-04-20 Cambridge University Technical Services Limited Aligned polymers for an organic TFT
JP2002009290A (ja) * 2000-06-21 2002-01-11 Fuji Xerox Co Ltd 有機電子素子の製造方法、および、該製造方法により製造された有機電子素子
US6437422B1 (en) * 2001-05-09 2002-08-20 International Business Machines Corporation Active devices using threads

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4913744A (en) * 1987-01-13 1990-04-03 Helmut Hoegl Solar cell arrangement
JPH10256579A (ja) * 1997-03-13 1998-09-25 Toshiba Corp 光電変換素子
JPH11195808A (ja) * 1997-12-26 1999-07-21 Fuji Xerox Co Ltd 光半導体素子およびその製造方法
JP2000031006A (ja) * 1998-07-08 2000-01-28 Asahi Optical Co Ltd 半導体回路形成装置
WO2000051186A1 (en) * 1999-02-22 2000-08-31 Clawson Joseph E Jr Nanostructure device and apparatus
JP2000340785A (ja) * 1999-05-28 2000-12-08 Mitsui High Tec Inc 円筒状半導体素子及びこれを用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286620A (ja) * 2005-03-09 2006-10-19 Ideal Star Inc 線状発光素子及び表示装置
JP2012253149A (ja) * 2011-06-01 2012-12-20 Taiyo Kogyo Corp 膜状太陽光発電装置

Also Published As

Publication number Publication date
TWI335083B (ja) 2010-12-21
AU2003231387A1 (en) 2003-11-17
CN1650433A (zh) 2005-08-03
JPWO2003094237A1 (ja) 2005-09-08
JP5016190B2 (ja) 2012-09-05
US8212240B2 (en) 2012-07-03
US7491613B2 (en) 2009-02-17
KR20040101568A (ko) 2004-12-02
TW200308103A (en) 2003-12-16
US20090152682A1 (en) 2009-06-18
CN1650433B (zh) 2010-08-04
US20050253134A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
JP5731460B2 (ja) 集積装置
US8212240B2 (en) Line element and method of manufacturing line element
US20090083978A1 (en) End face sensor and method of producing the same
TWI449198B (zh) Selective emitter solar cell process
WO2003094247A1 (fr) Batterie solaire et vetements associes
JP5107654B2 (ja) 端面センサデバイスの製造方法
US7755141B2 (en) Complementary MISFET formed in a linear body
CN203445119U (zh) 集成式双向超低电容tvs器件
JP5467207B2 (ja) 線状素子
CN104269443B (zh) 一种恒流二极管
KR20150026119A (ko) 와이어 구조체와 이를 구비하는 반도체 소자 및 와이어 구조체의 제조방법
CN117558834A (zh) 太阳能电池的制作方法及太阳能电池、光伏组件

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2004502357

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020047017366

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038099616

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020047017366

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10513145

Country of ref document: US

122 Ep: pct application non-entry in european phase