CN1650433B - 线状元件及其制造方法 - Google Patents

线状元件及其制造方法 Download PDF

Info

Publication number
CN1650433B
CN1650433B CN038099616A CN03809961A CN1650433B CN 1650433 B CN1650433 B CN 1650433B CN 038099616 A CN038099616 A CN 038099616A CN 03809961 A CN03809961 A CN 03809961A CN 1650433 B CN1650433 B CN 1650433B
Authority
CN
China
Prior art keywords
linear device
circuit element
described linear
mentioned
foregoing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038099616A
Other languages
English (en)
Other versions
CN1650433A (zh
Inventor
笠间泰彦
藤本谕
表研次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Star Inc
Original Assignee
Ideal Star Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Star Inc filed Critical Ideal Star Inc
Publication of CN1650433A publication Critical patent/CN1650433A/zh
Application granted granted Critical
Publication of CN1650433B publication Critical patent/CN1650433B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种元件及其制造方法，其形状不受限制，具有柔软性与可挠性，并可形成具任意形状的各种装置。亦即为一种在长度方向上，连续或间隔形成具有电路元件的元件。此外，作为一种元件，在长度方向上，连续或间隔形成具有电路的多个区域的剖面。

Description

线状元件及其制造方法
技术领域
本发明是涉及一种线状元件及其制造方法。
背景技术
目前，使用集成电路的各种设备已广泛普及，并且还在积极致力于进一步的高集成、高密度化。其中之一，尝试发展三维集成技术。
然而，任何设备均以晶片等硬基板作为基本构成要素。既然以硬基板作为基材，其制造方法势必受到一定的限制，集成度也会有限度。而且，设备也会受限于某些特定的形状。
此外，在棉或绢丝的表面电镀或包覆上金或银等导电材料的导电性纤维，也为众所熟知的技术。
然而，目前尚未公开在一条线的内部形成有电路元件的技术。而且，导电性纤维也以棉线或绢丝等丝主体作为基本构成要素，丝主体位于其中心。
发明内容
本发明的目的是提供一种线状元件及其制造方法，其形状不受限制，具有柔软性与可挠性，并可形成具有任意形状的各种装置。
本发明的线状元件，其特征在于，在长度方向上连续或间隔形成有电路元件，上述线状元件是在压出加工后进行拉伸加工，之后再加工形成为环状或螺旋状的。
此外，本发明的线状元件，其特征在于，在长度方向上连续或间隔形成有具有形成电路的多个区域，上述线状元件是在压出加工后进行拉伸加工，之后再加工形成为环状或螺旋状的。
再者，本发明的线状元件的制造方法，其特征在于，将形成电路元件区域的材料进行溶解、熔融或凝胶化；并以所需的形状线状地压出该材料，之后进行拉伸加工，形成环状。
亦即，在本发明中由线状的成形体形成为在剖面由露出的多个区域形成电路。
另外，本发明线状元件也包括前端为针状或其他形状的线状元件。
(电路元件)
在此，作为构成线状元件的一个电路元件，例如也可举例能量转换元件。能量转换元件是将光能转换成电能、或将电能转换成光能的元件。例如电子电路、磁回路或光回路元件。电路元件与只传送信号的光纤不同，而且也与导线不同。
作为电路元件，例如可举例电子电路元件或光回路元件。更具体地说，例如为半导体元件。
从现有工艺技术的差异来分类，可举例如分立元件(半导体)、光电元件、存储器等。
更具体地说，分离式半导体例如为二极管、三极管(双极型三极管、FET、绝缘栅极型三极管)、晶闸管等。作为光电元件，可举例发光二极管、半导体激光器件、发光装置(光电二极管、光敏三极管、图象传感器)等。此外，作为存储器，可举例DRAM、闪存或SRAM等。
(电路元件的形成)
在本发明中，电路元件是在作为线状体轴向方向的长度方向上连续或间隔形成。
亦即，对于长度方向的垂直切断了的剖面中具有多个区域，该多个区域配置成形成一个电路元件，上述剖面在长度方向上连续或间隔形成线状。
例如，将NPN双极型三极管形成为线状体的一个电路元件的情况下，该三极管因为由射极N区、基极P区与集极P区三个区域构成，所以看这三个区域的线状体的剖面时，配置成具有所需的区间接合。
作为其配置方法，例如可考虑从形成中心起以同心圆状依次配置各区域的方法。即，从中心起依次形成射极区、基极区、集极区。当然也可考虑其他配置，例如适当使用同一拓扑结构的配置即可。
另外，连接于各区域的电极可从线状元件的端面连接到各区域，也可将其在开始时埋入各区域中。亦即，若以上述同心圆状配置各半导体区时，在长度方向上，与各半导体区相同连续形成各半导体区域即可，即在射极区的中心形成射极、在基极区形成基极、在集极区外周形成集极。而且，对于基极，只要分割配置即可。
上述的NPN双极型三极管也可通过使用导电性高分子半导体、利用以下的压出形成法一体形成。
以上，虽以NPN双极型三极管为例，但同样地，其他电路元件也可在剖面内具有多个区域间的所需接合地进行配置，并在长度方向上，例如通过压出连续形成该剖面。
(连续形成、间隔形成)
当在长度方向上连续形成电路元件时，不管从哪一剖面来看均为同一形状。即俗称的金太郎糖果状态。
对于上述电路元件，可在线状的长度方向上连续形成同一元件，也可间隔形成。
(线状)
本发明的线状元件的外径较佳为小于等于10mm或10mm以下，更佳为5mm或5mm以下。又，较佳为1mm或1mm以下，更佳为10μm或10μm以下。尤其经由延伸加工后，可形成1μm或1μm以下，进而0.1μm或0.1μm以下。为了将线状元件编织成布料，外径越小越好。
当从模具的孔中射出并形成具有1μm或1μm以下外径的极细线状体时，有时产生孔的堵塞，或者线状体断裂等问题。在上述情形时，首先形成各区域的线状体。接着，以该线状体作为岛而制造多个岛，并用可溶性物质包覆其周围(海)，然后将其用筒状的盖子捆束，由小孔射出一根线状体。当岛的成分增加，海的成分减少时，可制造出极细的线状体元件。
作为细线状体元件形成的另一方法，先形成较粗的线状体元件，之后再再长度方向上进行延伸即可。此外，也可通过喷射气流，对熔融的原料进行熔体吹拉(melt blow)，而形成极细的线状体。
再者，长宽比可设定为压出形成的任意值。利用抽丝技术时，线状的长宽比较佳为1000或1000以上。例如可为100000或100000以上。在切断后使用时，小单位线状体的长宽比可为10～10000、10或10以下、进一步为1或1以下、0.1或0.1以下。
(间隔形成)
当间隔形成同一元件时，可形成长度方向上与相邻接的元件不同的元件。例如，在度方向上，依次形成MOSFET(1)、元件之间分隔层(1)、MOSFET(2)、元件之间分隔层(2)......MOSFET(n)、元件之间分隔层(n)即可。
此时，MOSFET(k)(k＝1-n)与其他MOSFET的长度可相同，也可不同。并且，可对应于欲形成的电路元件来作适当的选择。另外，元件之间分隔层的长度也可相同样，也可不同。
当然，在MOSFET和元件分隔层之间，也可间隔其他层。
以上，虽以MOSFET为例进行了说明，但当形成其他电路元件时，也可间隔插入对该其他元件的用途上必需的层。
(剖面形状)
线状元件的剖面形状并不限定于某特定形状。例如为圆形、多边形、星形及其他形状。例如，也可为多个顶角为锐角的多边形。
而且，也可形成任意的各区域剖面。亦即，例如如图1所示的结构时，也可将栅电极形成为星形、或将线状元件的外侧形状形成为圆形。
当增大与邻接层的接触面时，最好将元件形成为项角为锐角的多边形。
此外，在将剖面形状形成为所需形状时，若将所需形状设定为压出模的形状，则可容易形成。
当将最外层的剖面形成星形或顶角为锐角的形状时，在压出成形后，例如，可通过浸渍法，在顶角间的空隙中填入其他的任意材料，并可依据元件的用途来改变元件的特性。
此外，可通过将剖面形状为凹状的线状元件和剖面形状为凸状的线状元件互相嵌合，来有效取得线状元件之间的连接。
此外，当向半导体层掺杂不纯物时，可在熔融原料中加入不纯物，也可以在压出形成后，使其维持线状地通过真空室，并在真空室中例如通过离子注入法等掺杂不纯物。当半导体层并非形成于最外层，而形成时内部时，可通过控制离子照射能量，来仅对内部的半导体层进行离子注入。
(制造例后加工形成)
上述制造方法虽以利用压出一体形成具有多个层的元件为例，但也可通过压出形成元件的基本区域来形成线状，之后，利用适当方法对该基本区域进行覆盖来形成。
(原料)
作为电极、半导体层的材料，最好使用导电性聚合物。例如，聚乙炔、聚烯烃(polyacene)、(寡烯烃(oligoacene))、聚噻唑(polythiazyl)、聚噻吩(polythiophene)、聚(3-烷基噻吩)、寡噻吩(oligothiophene)、聚吡咯(polypyrrole)、聚苯胺、聚苯撑(polyphenylene)等。从上述各种材料中，考虑导电率等进行选择作为电极或半导体层材料。
作为半导体层的材料，例如，能够作为有机半导体使用的聚对苯撑乙烯、聚噻吩、聚(3-甲基噻吩)等适用。
再者，作为源极/漏极材料，使用上述半导体层的材料中加入了掺杂剂的材料即可。为形成n型，例如混入碱金属(Na、K、Ca)等即可。此外，有时使用AsF5/AsF3或ClO4 -作为掺杂。
此外，也可以在导电性高分子材料中加入富勒烯((Fullerene))作为掺杂剂，此时作为受主。
作为绝缘性材料使用一般的树脂材料即可。此外，也可使用SiO2及其他无机材料。
此外，在中心部具有半导体区或导电性区结构的线状元件时，中心部的区域，也可以由非晶质材料(铝、铜等的金属材料，硅等的半导体材料)构成。使线状的非结晶材料插入到模具的中心部而使非结晶材料移动，并在其外周进行射出，覆盖其他所需的区域即可。
附图说明
图1是示出本发明实施例的线状元件的立体图。
图2是示出线状元件的制造装置例的示意正视图。
图3是示出用于制造线状元件的挤压机的正视图及模具的平面图。
图4是示出线状元件的实施例。
图5是示出用于制造线状元件的模具的平面图。
图6是示出线状元件的制造工序例的剖面图。
图7是示出线状元件的制造工序例的图。
图8是示出线状元件的制造例的图。
图9是示出实施例的线状元件的立体图。
图10是示出实施例的线状元件的剖面图。
图11是示出线状元件的制造工序图。
图12是示出线状元件的制造方法的立体图。
图13是示出集成电路装置的应用例的图。
图14是示出集成电路装置的应用例的图。
图15是示出集成电路装置的应用例的图。
图16是示出集成电路装置的应用例的图。
图17是示出实施例13的图。
图18是示出实施例14的图。
图19是示出实施例15的图。
图20是示出实施例16的图。
具体实施方式
(实施例1)
图1示出依据本发明实施例的线状元件。
6表示线状元件，此实施例中示出了MOSFET的装置结构。
在元件的剖面，在中心具有栅电极区1，在其外侧依次形成有绝缘区2、源极区4、漏极区3与半导体区5。
图2示出用于形成上述线状元件的挤压机的一般构造。
挤压机20具有原料容器21、22、23，使用于构成多个区域的原料保持熔融状态、或溶解状态或凝胶状态。图2中所示的例中，示出了3个原料容器，但也可依据所制造的线状元件的结构适当设计。
原料容器21、22、23内的原料被运送至模具24。模具24中具有对应于所欲制作的线状元件剖面的区域配置的射出孔。从射出孔射出的线状体被滚轮25卷取、或根据需要维持线状地运送至下一步骤。
在制造图1所示结构的线状元件时，采用图3所示的结构。
在各原料容器内，分别装有栅极材料30、绝缘性材料31、源极/漏极材料32与半导体材料34，并保持熔融或溶解状态、凝胶状态。此外，模具24上形成有孔，连通各个原料容器。
即，首先，在中心部分形成有用于射出栅极材料30的多个孔30a。在其外围形成有用于射出绝缘性材料31的多个孔30a。并且，在其外围还形成有对应多个区域的孔，对应了这些多个区域的孔中，仅有孔32a、33a与源极/漏极材料容器32连通。其他孔34a则与半导体材料容器34连通。
将熔融、溶解状态或凝胶状态的原料从原料容器送入模具24，当从模具24的射出孔射出原料时，原料凝结。通过拉动该端，线状地连续形成线状元件。
可利用滚轮25卷起线状的线状元件。或根据需要维持线状，运送至下一步骤。
栅电极材料只要使用导电性聚合物，例如聚乙炔、聚苯乙炔(polyphenylenevinylene)、聚吡咯(polypyrrole)等。尤其是利用聚乙炔，可形成外径小的线状元件，故以聚乙炔为佳。
半导体材料较佳是利用聚对苯撑乙烯(Polyparaphenylene)、聚噻吩(polythiophene)、聚(3-甲基噻吩)等。
再者，作为源极/漏极材料，使用上述半导体材料中混入掺杂剂的材料。形成n型时例如混入碱金属(Na、K、Ca)等的掺杂剂即可。有时将AsF5/AsF3或ClO4-作为掺杂剂使用。
绝缘性材料使用一般的树脂材料即可。而且，也可使用SiO2之外的无机材料。
以上举例的材料可同样用于下列实施例中所示的线状元件。
此外，在本实施例中，输出电极连接在线状元件的端面。当然，也可以在长度方向上的适当位置的侧面设置输出口。
(实施例2)
图4示出实施例2的线状元件。
在本实施例中，在线状元件的侧面设置实施例1中所述的输出电极。图4(b)所示的电极的输出部41a、41b，可以设置于长度方向上的所需位置。从而，对应在线状元件的长度方向形成的电路元件的位置，输出部41a与输出部41b之间的距离也可设定为所需的值。
图4(a)示出输出部41a的A-A的剖面的例子。此外，图4(b)的B-B剖面如图1所示的端面的构造。
本实施例中，在源极4、漏极3的侧面，将源电极45、漏电极46作为输出电极分别与源极4、漏极3连接。另外，半导体层5与源电极45、漏电极46之间分别用绝缘膜47绝缘。
为了形成上述结构，例如利用图5所示的模具。亦即，该模具24对应源极/漏极材料射出口33a、32a的中心，在外周侧设置绝缘膜用的孔40a与和输出电极形成用的孔41a。绝缘膜用的孔40a连通到绝缘膜材料容器(未示出)，输出电极形成用的孔41a则连通到输出电极材料容器(未示出)。
此时，开始的时候，仅从射出口30a、31a、32a、33a、34a射出原料材料。亦即，关闭孔40a、41a的射出。此时，半导体层原料覆盖对应40a、41a的部分的周围，从实施例1(图1)所示的剖面被压出。此外，此时将绝缘膜47、漏电极45、源电极46的宽度设置为较小。当关闭孔40a、41a的射出时，形成半导体层的材料覆盖该部分。
接着，开启孔40a、41a的射出。由此，剖面形状发生变化，以图4(a)所示的剖面被压出。通过适当地改变开启从孔40a、41a射出的时间和关闭孔40a、41a射出的时间，可将A-A剖面的长度和B-B剖面的长度调整为任意长度。
此外，本实施例中剖面形状间隔形成为例，代替在图4(b)示出的电极输出部41a的剖面A-A，形成其他剖面形状。例如，可用绝缘膜形成整个A-A部分。当形成其他端面形状时，也可利用同样的方法来形成。
另外，若将漏电极45、源电极46的形成面积设定为较大时，且关闭输出电极用的孔41a的射出，则半导体层5的原料或绝缘膜的原料不会完全覆盖，而对应于源电极46、漏电极45的部分产生空隙。在压出后，只要在该空间填入电极材料即可。
(实施例3)
图6示出另一实施例。
实施例1、2中示出了通过模具24压出融解了的材料来一体形成线状元件的例子，而本实施例中将示出通过压出而形成线状元件的中心部，其他部分则通过外部加工来形成的例子。
在此，以图4所示的构成的线状元件为例进行说明。
首先，通过在栅电极1的周围压出与绝缘膜2，形成线状的中间体(图6(a))。
接着，在绝缘膜2的外侧涂敷熔融或溶解状态、凝胶状态的半导体材料，形成半导体层61，作为二次中间体(图6(b))。上述涂敷，只要使线状的中间体通过熔融或溶解状态、凝胶状态的半导体材料的槽中即可。或者，也可以采用蒸镀等方法。
之后，在半导体层61的外侧涂敷掩模材料62。掩模材料62的涂敷，只要使二次中间体通过熔融或溶解状态、凝胶状态的掩模材料中来形成即可。
然后，以蚀刻等方法去除特定位置(漏极源极所对应的位置)的掩模材料62，而形成开口63(图6(c))。
接着，使线状的二次中间体通过减压室的同时，控制射程距离，来进行作为掺杂剂的离子注入(图6(d))。
之后，将线状的二次中间体，通过热处理室进行回火，形成源极区、漏极区。
如上所述，在线状元件的长度方向形成电路元件时，只要对应于所形成区域的配置或材料，适当地结合压出工序和外部加工工序即可。
(实施例4)
接下来，将依次形成如图1所示的线状元件中的各区域的例子，参照图7进行说明。
其工序示出于图7中。
首先，利用纺丝技术，从模具a的孔射出栅电极原料，形成栅电极1(图7(b))。为方便起见，在此将该栅电极1称为中间线状体。
接着，如图7(a)所示，使中间线状体插通模具b的中心而形成中间线状体状态的同时，沿着模具b的外周形成的孔射出绝缘膜材料，来形成绝缘膜2(图7(c))。另外，在模具b的下游侧设有加热器。必要时可利用此加热器对线状体进行加热。通过加热，可从绝缘膜去除绝缘膜中的溶剂成分。以下的源极/漏极层、半导体层的形成，也是利用相同的方法。
之后，使中间线状体进行移动，形成源极/漏极层4、3(图7(c)、(d))。此外，绝缘膜2上的源极区4和漏极区3相互分开形成。这可通过仅在模具c的一部分设置孔来形成。
然后，使中间线状体插通模具d的中心孔并同样地移动的同时，形成半导体层5(图7(e))。
如图7(f)所示，欲在线状元件的长度方向的侧面设置源极/漏极用的输出电极时，可关闭模具d的外周侧所设置的多个孔中的规定孔(对应源极/漏电极的部分孔)的原料供给。此外，欲在整个长度方向上设置输出用的孔时，可利用如图7(g)所示的模具d2来形成半导体层。
(实施例5)
图8示出实施例5。
本实施例中，示出在利用导电性聚合物作为半导体元件的形成材料时，射出导电性聚合物的例子。
实施例4中示出了使中间线状体通过模具内，并在中间线状体的表面形成外层的例子。在本实施例中，示出了此外层为导电性聚合物的情况。
将原料82的射出速度作为V1、线状体的移动速度作为V0的情况下，将它们的差(V1-V0)设定为1mm/sec或1mm/sec以上，较佳为20m/sec或20m/sec以上，更好为50m/sec，最好为100m/sec或100m/sec以上。其上限是中间线状体不会产生断裂的速度。产生断裂的速度根据材料的射出量、材料的粘度、射出温度等条件而不同，具体地说，最好设定所使用的材料等条件，并预先通过实验求出该速度。
在将射出速度V0与移动速度V1的差值设定为1m/sec或1m/sec以上的、射出的材料上，施加外力而使其具备加速度。外力的主方向即为移动方向。导电性聚合物中的分子链一般呈图8(c)所示的拧结状态，其方向朝任意方向。然而，随着射出，外力施加到移动方向时，分子链如图8(b)所示，拧结状态被拉直，并在移动方向上呈平行排列。
在此，如图8(b)所示，电子(或空穴)跳过能级最近的分子链而移动。因此，当分子链如图8(b)所示在平行方向取向时，与如图8(c)所示在任意方向上取向的情况相比，极容易产生电子的跳跃。
总之，随着射出，外力施加到移动方向时，可使分子链如图8(b)所示取向。而且，也可缩短分子链之间的距离。
除此之外，本实施例当然也可适用于用导电性聚合物形成特定区域的其他情况。
可通过将分子链的长度方向取向率设定为50％或50％以上，来提高电子的迁移率，由此可形成具有更加良好特性的线状元件。可通过控制射出速度和移动方向速度之差，来控制高取向率。此外，也可通过控制长度方向的延伸率来进行控制。
在此，所谓的取向率即为相对于长度方向具有0～±5°的倾斜角的分子数占全部分子数的百分比。
通过将该百分比设定为70％或70％以上，可获得具有更良好特性的线状元件。
(实施例6)
图9示出依据实施例6的线状元件。
本实施例的线状元件在有机半导体区域5的中心具有中空区域、或绝缘区70，在该有机半导体区5内具有向外部露出的源极区4和漏极区3，在源极区4和漏极区3的外周顺次形成有栅极绝缘膜区2和栅电极区1，以使进一步将在外面侧露出的漏极3、源极4、有机半导体区域5包在里面。
另外，可在电极区1的外侧设置由绝缘性树脂等构成的保护层。也可在保护层的适当位置形成开口，作为栅电极的输出区。
此外，本实施例也可在长度方向上的任意位置、或与实施例2(图4)同样地，在图7所示的剖面间插入具有其他形状的剖面。
本实施例的线状元件中，压出形成中空区域70和半导体区5之后，对源极区4、漏极区3进行掺杂，之后，最好通过涂敷分别形成绝缘膜区、栅电极区1，绝缘膜2的材料最好使用SiO2等无机材料。
(实施例7)
图10(a)示出实施例7的线状元件。
本实施例为具有pin结构的线状元件、二极管。
亦即，在中心具有电极区102，在其外侧形成有n层区101、i层(低浓度的杂质层)区100、p层区103、电极区104。此外，在本实施例中，还在p层区103的外侧，设有由透明树脂等形成的保护层区105。
该线状元件的电极区102、n层区101、i层区100通过压出而一体将剖面形成大致圆形形状。
经后续加工来形成p层区103、电极区104，例如，利用涂敷等方法形成。可通过后续加工，将P层区103的P层区103的厚度形成为较薄。因此，将图10(a)例子的元件当作为光电元件时，可反斜线状态将来自P层区103的入射光高效射进i层区域的空乏层。
当然，在此也可以通过压出而一体形成电极区102、n层区101、i层区100、p层区103、电极区104。
再者，在图10(a)中，i层的圆周形状虽为圆形，但最好形成星形的形状。如此，可增大p层103与i层100间的接触面积，提高转换率。
图10(a)所示的实施例中，电极104设在p层103的一部分，但也可覆盖整个圆周而形成。
此外，为np结构时，也可在p层103和电极104之间设置p+层。通过设置p+层，可使p层103和电极104之间更容易产生欧姆接触。而且，电子也更容易流向i层侧。
用于形成p层、n层、i层的半导体材料较佳为有机半导体材料，例如，聚噻吩、聚吡咯等。为了形成p型、n型，只要进行适当的掺杂即可。也可采用p型聚吡咯/n型聚吡咯的组合。
另外，电极材料最好为导电性聚合物。
(实施例8)
图10(b)示出实施例8的线状元件。
实施例4中的pin结构是形成同心圆的形状，而本实施例中，则形成四边形的剖面。横向排列p层区103、i层区100、n层区101。并且，在两侧面上分别形成电极103、104。
本实施例中，图10(b)所示的剖面是在长度方向上连续形成的。
该结构的线状元件只要通过压出加工而一体形成即可。
(实施例9)
本实施例中，在中心部具有电极区，其外围用p型材料和n型材料的混合材料形成一个区域。并在其外围形成电极区。
亦即，上述实施例中，示出了p层和n层结合的双层结构(或中间插入i层的3层结构)的二极管元件。但是，本实施例是以将p型材料和n型材料的混合材料所形成的单层结构为例。
p型/n型混合材料是通过将电子施主导电性聚合物和电子受主导电性聚合物进行混合而形成。
若用p型/n型混合材料形成元件区，则最好构成单纯结构。
(实施例10)
本实施例中，将在上述实施例中所示的线状元件，在长度方向上进行延伸。其延伸方法，例如采用延伸铜线或铜管的技术即可。
通过延伸可使直径变细。尤其是，当利用导电性聚合物时，如上所述，可使分子链在长度方向上平行。而且，可使平行的分子链之间的间隔变小。因此，电子的跳跃可更有效率地进行。因而，能够获得具有更良好电传导特性的线状元件。
延伸缩减率较佳为10％或10％以上，更好为在10～99％的范围。缩减率为100×(延伸前的截面积-延伸后的截面积)/(延伸前的截面积)。
延伸步骤也可反复进行数次。在用弹性模量不大的材料时，只要反复延伸即可。
延伸后的线状元件的外径较佳为1mm或1mm以下，更佳为10μm或10μm以下，更好为1μm或1μm以下，最好为0.1μm或0.1μm以下。
(实施例11)
图11示出实施例11。
本实施例中，通过以四边形剖面形状压出原体材料而形成线状，制造出中间线状压出体111(图11(a))。当然，也可压出其他的剖面形状。
接着，将中间线状压出体111以剖面的横(宽)向或纵(高)向进行拉伸，形成拉伸体112(图11(b))。图中所示出的是以图式的横(宽)向拉伸的例子。
然后，将拉伸体112在长度方向上平行地切成适当段数，以制造多个单位拉伸体113a、113b、113c、113d。另外，也可不进行此切断步骤，而直接进行下一步骤。
接着，对单位拉伸体进行加工形成适当的形状。图中所示的例子中，加工成环状(图11(d))、螺旋状(图11(e))、双环状(图11(f))。
之后，将适当材料填入中空部114a、114b、114c、114d中。当单位拉伸体为半导体材料时，则填入电极材料。当然，也可不在环状等加工之后，而是与环状加工同时进行填入步骤。
此外，当形成如图11(f)所示的双环结构时，也可以使用与单位拉伸体114c和单位拉伸体114d不同的材料。
另外，也可在压出后(图11(a))、拉伸后(图11(b)、切断后(图11(d)))，在其表面上涂敷其他材料。例如，可利用浸渍、蒸镀、电镀等其他方法进行涂敷。涂敷的材料可依照制造的元件功能作适当的选择。例如半导体材料、磁性材料、导电性材料、绝缘性材料中的任意材料均可。此外，也可使用无机材料或有机材料。
在本实施例中，当利用导电性聚合物作为拉伸体材料时，分子链的长度方向是按照图11(b)中的拉伸方向即左右方向来进行取向。因此，加工成环状之后，分子链的长度方向按照如图11(g)所示的圆周方向来进行取向。因此，电子在分子链间向半径方向上容易进行跳跃。
再者，加工成环状时，若设置开口115，则可将该开口例如作为电极等的输出口。在将线状元件相互编织成集成装置时，其也可作为线状元件间的连接部分。另外，也可用作与其他区域的接合面。
此外，在加工形成环状之后，也可利用具有该环状等的线状体作为中间体，以形成具有所需的剖面区域的线状元件。
另外，如图11(h)所示，也可在线状体的长度方向上的适当位置，周期性地或非周期性地设置缩颈部117(剖面的外径形状与其他部分不相同的部分)。当在长度方向上垂直地编入其他线状元件时，可将该缩颈部作为定位标记使用。该缩颈部的形成并不限于本实施例，也可适用于其他的线状元件。
又，圆周方向的分子链的取向率较好是设定为50％或50％以上，更好是设定为70％以上。如此，可得到特性优良的线状元件。
(实施例12)
上述实施例中示出了在剖面形状的不同的多个电路元件的长度方向上间隔形成线状元件的制造方法例，如图12所示，示出压出形成时的其他制造例，。
图12对由线状元件形成的电路元件特别说明。
图12(a)示出在射出作为正在移动的线状体的导线周围的半导体材料时，仅在a所示的时间点射出半导体材料。在此，可连续射出导线材料，并间歇地射出半导体材料，而在导线的周围同时形成半导体。此外，也可先形成导线部分，之后使导线移动，而在导线周围间歇地射出半导体材料。
图12(b)所示的实施例中，先形成线状的半导体或绝缘体，其后利用蒸镀等方法，在长度方向上间隔涂敷导电体，以形成在长度方向上不同的剖面区域。
图12(c)所示的实施例中，先形成线状的有机材料。接着，在长度方向上间歇地照射光，使被照射的部分产生光聚合反应。
由此，可在长度方向上形成不同的剖面区域。
图12(d)中，α表示透光性导电聚合物，β表示由光硬化性导电聚合物构成的、将两层一体压出而形成的中间线状体。当使该中间线状体移动的同时，对其间歇地照射光时，a部分产生光硬化。由此，可在长度方向上形成不同的剖面区域。
图12(e)示出用于在线状体的规定部分形成不同的截面区域的离子照射的例子。使线状体移动，并在该途中设置离子照射装置。通过离子照射间歇性地照射离子。离子的照射可在全方向上进行。也可仅在某特定方向上进行。再者，也可根据所欲形成的剖面区域来决定适当的照射方向。此外，离子的射程距离也可设定为适当的任意距离。
在离子照射装置的下游设置加热装置，在离子照射之后，对线状体进行加热。通过加热，经离子照射过的部分会变换成别的组织。
在全方向上进行照射时，整个表面转变成别的组织。此外，仅在某特定方向上照射离子时，只有该部分转变成别的组织。
通过上述而照射了离子的部分，在图12(e)所示的例中，示出了作为离子的照射对象的中间线状体为单层结构的例，但即使是双层结构，也可通过控制离子照射时的射程距离，只向内部注入离子。经由热处理，可在离子所照射过的内部形成别的组织。
中间线状体可利用硅线状体，若注入O离子，则可形成SiO2区域。若控制射程距离，则可形成所谓的BOX(嵌入氧化层)。另外，作为间歇地形成其他剖面区域的情况说明了BOX，但BOX也可连续形成于整个长度方向上。
(应用例1)
本实施例是编入多个线状元件而形成集成电路的例子。
图13示出集成电路图。
图13所示出的集成电路为DRAM型的半导体存储器。DRAM存储器由纵横排列的存储单元组成，其电路如图13(a)所示。
一个存储单元由MOSFET209a1和电容器207构成。每个存储单元上连接有位线S1、S2......和字符线G1、G2......。
如图13(b)图所示，该存储单元由MOSFET线状元件209a1和电容器线状元件207构成。仅准备与列数相等的MOSFET线状元件。
该MOSFET 209a1中，从中心部向外周方向，依次形成栅电极201、绝缘层202、源极/漏极204、205以及半导体层203。
再者，在长度方向上，形成有元件分离区210。此外，栅电极201仅贯穿一个线状体。亦即，将一个栅电极作为共通的字符线，在一个线状体上，长度方向上形成多个MOSFET 209a1、209b1......。
此外，图13(a)的MOSFET 209a2、a3......也同样由线状元件构成。
该MOSFET线状元件最好由高分子材料构成。
另外，源极区204的输出部如图13(c)所示，在直径方向上突出。这是为了使与位线S1的接触更容易进行。此外，如图13(d)所示，漏极区205也在直径方向上突出。在长度方向上，源极区和漏极区的所述突出位置互相错开。
另一方面，电容器线状元件207中，从中心向外侧依次形成电极、绝缘层和电极。
S1为位线，形成线状。作为其材料，较佳为导电性聚合物。将该位线S1206缠绕于源极部204上，使其与源极204接触。该位线S1缠绕在分别由MOSFET 209a2、a3......构成的MOSFET元件的源极区。
此外，漏极区205和电容器207通过线状的导电性聚合物211来连接。
图13的实施例中，用线状元件作为电容器，但也可设置于MOSFET所形成的线状体的适当位置。如此，可减少所使用的线状元件的个数，进一步提高集成度。而且，也可不使用导电性聚合物210来连接电容器，而利用导电性接着剂等而直接与MOSFET线状元件接合。
如上所述，将线状元件纵横编入之后，最好用绝缘性材料包覆整体，以防止导电部发生漏电。
此外，也可不使用电容器而改用二极管。
(应用例2)
本实施例中，示出了通过捆束多个线状元件来形成的集成电路。
本实施例中，示出了使用MOSFET线状元件的例子。当然，也可使用其他的线状元件。
先准备多个MOSFET线状元件。
在各线状元件的端面上形成信号输入元件，若进行了捆束，则可检测出各种信息。例如，若设置光传感器、离子传感器、压力传感器等，则可检测出对应人类五感的信息。
例如，当用现有的基板型半导体集成电路形成与100种信号对应的传感器时，必须反复进行100次光刻工序。然而，在使用线状元件的端面时，不需要反复进行光刻工序，而简单地形成对应100种信号的传感器。而且，也可获得高密度的感测器。
(应用例3)
例如，如以下所述，本发明也可作为光电集成装置。
将具有pin结构的线状元件进行捆束、加捻或编入，可作成光电装置。pin层最好由导电性聚合物形成。另外，也可添加敏化剂。
例如，也可将线状元件编织成布料，并用该布料制作衣服。此时，也将线状元件整个作为受光区，可从360°角度接受入射光。而且，也可以三维的方式受光，形成受光效率优良的光电元件。
此外，光的收集效率非常高。亦即，没有输入到线状元件而反射的光也射入布料中而反复进行反射，这样可输入到其他线状元件中。
此外，上述线状元件最好通过压出加工来形成。
最好将来自各元件的电极连接于集电极，并在该集电极上设置连接端子。
而且，若在衣服里内面组装蓄电池，也可在暗处使用电。
另外，若在衣服上装设发热器，则可制造具有暖气效果的衣服。
而且，若用绝缘体包覆线状发热体，并与线状光电元件一起织入到布料中，则可制作具有暖气效果的衣服。
此外，也可将线状元件植于规定形状的基材上，来作为太阳电池。亦即，将线状元件以毛立状态或刺猬形状进行植入，来可作为光收集效率非常好的太阳电池。
若用于通讯卫星，则可望减轻整体重量。由于上述太阳电池重量非常轻，故可有效作为通讯卫星的发电装置。
由于具有可挠性，因此可适于任意形状，故可用接着剂将其贴附于通讯卫星主体的外表面。
此外，若准备与人的头部形状相符的基材，并在其表面植入线状的光电元件，则可制造具有发电功能的人工假发。
另外，在使用极细的线状元件时，具有类似麂皮效果，可作为皮革的表面。也可以上述线状元件制造皮包。亦即，可作成具有发电功能的皮包。
(应用例4)
图14示出另一应用例。
在本实施例中，在用绝缘膜包覆栅电极的线状体的适当位置，接触线状源电极和漏电极。在与源电极的接触部和漏电极的接触部接触的范围内，涂敷有机半导体材料。
此外，也可如图15所示，在用绝缘膜包覆栅电极的线状体上，卷绕一圈或数圈的线状源电极或漏电极。通过缠绕，可获得充分接触。而且，若在线状体设置缩颈区域，可方便进行卷绕等时的定位。
如图16所示，也可使源电极/漏电极仅接触适当的线状体(A点)。也可以用其他导线连接源极/漏电极之间(B点)。
图16中，示出列数为一列的实施例，但也可配置成多个列。此时，只要以三维方式进行连接即可。由于线状体、源电极、漏电极均具有可挠性，因此，可在所需的位置按所需的方向弯曲。
也可例如使用MOSFET线状元件作为线状体，若在所希望的位置以三维的方式相互连接，则可构成所需的逻辑电路。在将现有的半导体基板作为基本构成要素时，不能使电流路径长，但通过线状元件可使电流路径极短，构成极高速的逻辑电路。
(实施例13)
图17示出实施例13。
如图17(a)所示，本实施例的线状元件中，在中心部具有中心电极3000，在该中心电极3000的外周形成绝缘层3003，在该绝缘层3003的外周形成有半导体层3004，该半导体层3004中形成有成对的源极区3001a、3001b、3001c、3001d和漏极区3002a、3002b、3002c、3002d的多对3005a、3005b、3005c、3005d。
图17(b)是示出图17(a)所示的线状元件的等价电路。
本实施例中，中心电极3000成为栅电极。此外，中心电极3000成为共用电极。亦即，成为四对成对的源极/漏极3005a、3005b、3005c、3005d即为共用电极。可通过只具有一个栅电极，来将四对的MOSFET可形成在一个线状体中。当然，源极/漏极对并不只限于四对，也可形成2以上的多个对。
图17(c)示出用共用线连结源极时的等价电路。只要在线状体的上或下端面连接源极即可。此外，也可以在线状体的长度方向上的中间部分预先形成露出区，并在该处连线。
图17(d)示出用共用线连接漏极时的等价电路。漏极间的连线只要与源极相同即可。
本实施例的元件，例如可通过前述的射出成型来制造。
(实施例14)
图18示出实施例14。
如图18(a)所示，本实施例的线状元件在中心具有中心电极3100，在该中心电极3100的外周形成有绝缘膜3103a，在该绝缘膜3103a的外周交替形成有多层的半导体层3104a、3104b、3104c和绝缘膜3103b、3103c，在第2层以外的各半导体层中，形成有一对或一对以上的成对的源极区3102a与漏极区3101a，并且，在该源极区3102a和漏极区3101a之间，设有内侧半导体层中的漏极区310a或漏电极。
图18(b)示出图17(a)所示元件的等价电路。
本实施例中，在内侧圆周的漏极输出成为外侧圆周的半导体层的输入。因此，可用一个栅极(中心电极3100)并列处理多个信号。
图18(c)示出在一层的半导体层上形成多个MOSFET时的等价电路。利用本实施例，可形成高集成度的集成电路。
(实施例15)
图19示出实施例15。
本实施例中，在半导体层3200的中心具有源极区3201，在该源极区3201的周围，间隔半导体层，在周向上间隔形成有多个栅电极3202a、3202b、3202c、3202d、3202e、3202f，并在该半导体层3200的外周具有漏极区3203。
本实施例的元件的制造例如图19的①～⑤所示。
首先，准备源极用的线3201。源极用的线例如只要使用银、金或其他导电性材料即可。
接着，以浸渍等方法，在源极用的线3201的表面上包覆半导体层。作为半导体层，最好使用上述有机半导体。
另外，准备多个栅电极，将该栅电极以希望的间隔配置于平面上。在包覆该源极用线、半导体层后，半导体层半乾燥的状态下，如③所示，将其在栅电极上滚动。由此，在半导体层的表面的以期望间隔环状地配置栅电极，以形成中间体。
然后，在形成有栅电极的中间体表面上，利用浸渍等方法形成半导体液层。
接着，以蒸镀等方法，在半导体层的外周形成由金等形成的漏电极。
(实施例16)
对线状元件进行具有各种目的的热处理。并对线状元件注入掺杂剂。
图20示出可进行不同温度的热处理、注入不同掺杂剂的装置。
本装置中，多段状地配置有管子2200a、2200b，线状元件2202贯穿多个段地配置的管子2200a、2200b来进行运送。
例如，欲在线状元件2202的A区域形成氧化膜时，只要停止线状元件2202的运送，并注入被管子2200a加热的氧化气体。或者，只要导入包含掺杂剂的气体，即可向A区域注入掺杂剂。因此，可制造在长度方向上具有不同剖面区的线状元件。
再者，欲对整个线状元件2202进行热处理时，可在持续输送线状元件的状态下，注入被管子2200a加热的惰性气体。例如，可在注入掺杂剂制后，进行用于使掺杂剂扩散的热处理。
此外，管子2200a与管子2200b中可注入相同气体，也可注入不同的气体。当注入相同气体时，可使气体温度不同，也可使气体温度相同。
而且，最好使管子2200a与管子2200b之间形成密闭状态，并可从该密闭空间进行排气。如此，可防止气体泄漏到外部。
此外，作为所述气体，也可以使用二硼烷其体。此时，线状元件通过液相，因此例如可进行掺杂。亦即，即使如图20所示的简单的装置，也可进行掺杂。
再有，线状元件的热处理，可举例以获得最佳接合或结晶性为目的的热处理、以掺杂剂的扩散为目的的热处理以外的热处理。
产业上的可利用性
本发明提供一种线状元件及其制造方法，其形状不受限制，具有柔软性与可挠性，并可作成具有任意形状的各种装置。

Claims (77)

1.一种线状元件，其特征在于，在长度方向上连续或间隔形成有电路元件，上述线状元件是在通过压出加工拉出线状的中间体后，从该线状的中间体通过拉伸加工而拉伸形成平板状的中间体，之后进一步将该平板状的中间体卷绕为环状或螺旋状来加工形成。
2.如权利要求1所述的线状元件，其中，上述电路元件为能量转换元件。
3.如权利要求1所述的线状元件，其中，上述电路元件为电子电路元件或光回路元件。
4.如权利要求1所述的线状元件，其中，上述电路元件为半导体元件。
5.如权利要求1所述的线状元件，其中，上述电路元件为二极管、三极管或晶闸管。
6.如权利要求1所述的线状元件，其中，上述电路元件为发光二极管、半导体激光器件或受光器件。
7.如权利要求1所述的线状元件，其中，上述电路元件为DRAM、SRAM或闪存。
8如权利要求1所述的线状元件，其中，上述电路元件为光电元件。
9.如权利要求1所述的线状元件，其中，上述电路元件为图象传感器元件或二次电池元件。
10.如权利要求1～9中任一项所述的线状元件，其中，横向剖面形状为圆形、多边形或星形。
11.如权利要求1～9中任一项所述的线状元件，其中，在线侧面上具有多个暴露区。
12.如权利要求1～9中任一项所述的线状元件，其中，上述环为多重环。
13.如权利要求12所述的线状元件，其中，上述多重环由不同材料形成。
14.如权利要求1～9中任一项所述的线状元件，其中，环或螺旋形成为暴露区。
15.如权利要求1～9中任一项所述的线状元件，其中，在上述环或螺旋的空隙部的一部分或全部填入电极材料。
16.如权利要求1～9中任一项所述的线状元件，其中，外径为10mm或10mm以下。
17.如权利要求1～9中任一项所述的线状元件，其中，外径为1mm或1mm以下。
18.如权利要求1～9中任一项所述的线状元件，其中，外径为1μm或1μm以下。
19.如权利要求1～9中任一项所述的线状元件，其中，长宽比为10或10以上。
20.如权利要求1～9中任一项所述的线状元件，其中，长宽比为100或100以上。
21.如权利要求1～9中任一项所述的线状元件，其中，在剖面内形成有栅电极区、绝缘区、源极与漏极区、半导体区。
22.如权利要求21所述的线状元件，其中，在中心具有栅电极区，在其外侧大致同心状依次形成有绝缘区、源极及漏极区、半导体区。
23.如权利要求21所述的线状元件，其中，
在成为筒状的半导体区的外周侧隔着绝缘区形成栅电极区，
在上述半导体区形成源极和漏极区，以使源极和漏极区大致相对置，并且形成为源极和漏极区在上述半导体区的外周面露出。
24.如权利要求1～9中任一项所述的线状元件，其中，在剖面中形成有至少具有pn接合或pin接合的区域。
25.如权利要求1～9中任一项所述的线状元件，其中，形成上述电路元件的半导体区，由有机半导体材料构成。
26.如权利要求25所述的线状元件，其中，上述有机半导体层材料为聚噻吩或聚苯撑。
27.如权利要求1～9中任一项所述的线状元件，其中，形成上述电路元件的导电性区域由导电性聚合物构成。
28.如权利要求27所述的线状元件，其中，上述导电性聚合物为聚乙炔、聚苯乙炔或聚吡咯。
29.如权利要求1～9中任一项所述的线状元件，其中，在长度方向上的规定位置形成有不同的电路元件，
30.如权利要求1～9中任一项所述的线状元件，其中，在长度方向上的规定位置具有电路元件分隔区，
多个不同的上述电路元件，在长度方向上的规定位置形成，并且在上述电路元件之间，具有分隔区。
31.如权利要求1～9中任一项所述的线状元件，其中，在长度方向上的任意位置具有剖面的外径形状不同的部分。
32.如权利要求1～9中任一项所述的线状元件，其中，形成上述电路元件的导电性的区域由导电性聚合物构成，且导电性聚合物的分子链的圆周方向的取向率为50％或50％以上。
33.如权利要求1～9中任一项所述的线状元件，其中，形成上述电路元件的导电性的区域由导电性聚合物构成，且导电性聚合物的分子链的圆周方向的取向率为70％或70％以上。
34.如权利要求1所述的线状元件，其中，在中心部具有电极，在该中心电极的外周形成绝缘层，在该绝缘层的外周形成有半导体层，该半导体层中形成有多个成对的源极区和漏极区。
35.如权利要求1所述的线状元件，其中，在中心部具有电极，在上述中心电极的外周形成绝缘层，在该绝缘层的外周交替形成多层的半导体层和绝缘层，在各半导体层中形成有一对或一对以上的成对源极区和漏极区，并且，内侧层的漏极区或漏电极形成在源极区和漏极区之间。
36.如权利要求1所述的线状元件，其中，在半导体层的中心具有源电极，在该源电极的周围，在周向上用半导体层进行间隔而形成多个栅电极，在该半导体层的外周具有漏电极。
37.一种线状元件，其特征在于，在长度方向上连续或间隔形成有形成电路元件的多个区域，上述线状元件是在通过压出加工拉出线状的中间体后，从该线状的中间体通过拉伸加工而拉伸形成平板状的中间体，之后再将该平板状的中间体卷绕为环状或螺旋状来加工形成。
38.如权利要求37所述的线状元件，其中，上述电路元件为能量转换元件。
39.如权利要求37所述的线状元件，其中，上述电路元件为电子电路元件或光回路元件。
40.如权利要求37所述的线状元件，其中，上述电路元件为半导体元件。
41.如权利要求37所述的线状元件，其中，上述电路元件为二极管、三极管或晶闸管。
42.如权利要求37所述的线状元件，其中，上述电路元件为发光二极管、半导体激光器件或受光器件。
43.如权利要求37所述的线状元件，其中，上述电路元件为DRAM、SRAM或闪存。
44.如权利要求37所述的线状元件，其中，上述电路元件为光电元件。
45.如权利要求37所述的线状元件，其中，上述电路元件为图象传感器元件或二次电池元件。
46.如权利要求37～45中任一项所述的线状元件，其中，横向剖面形状为圆形、多边形或星形。
47.如权利要求37～45中任一项所述的线状元件，其中，在线侧面上具有多个暴露区。
48.如权利要求37～45中任一项所述的线状元件，其中，上述环为多重环。
49.如权利要求48所述的线状元件，其中，上述多重环由不同材料形成。
50.如权利要求37～45中任一项所述的线状元件，其中，环或螺旋形成为暴露区。
51.如权利要求37～45中任一项所述的线状元件，其中，在上述环或螺旋的空隙部的一部分或全部填入电极材料。
52.如权利要求37～45中任一项所述的线状元件，其中，外径为10mm或10mm以下。
53.如权利要求37～45中任一项所述的线状元件，其中，外径为1mm或1mm以下。
54.如权利要求37～45中任一项所述的线状元件，其中，外径为1μm或1μm以下。
55.如权利要求37～45中任一项所述的线状元件，其中，长宽比为10或10以上。
56.如权利要求37～45中任一项所述的线状元件，其中，长宽比为100或100以上。
57.如权利要求37～45中任一项所述的线状元件，其中，在剖面内形成有栅电极区、绝缘区、源极与漏极区、半导体区。
58.如权利要求57所述的线状元件，其中，在中心具有栅电极区，在其外侧大致同心状依次形成有绝缘区、源极及漏极区、半导体区。
59.如权利要求57所述的线状元件，其中，
在成为筒状的半导体区的外周侧隔着绝缘区形成栅电极区，
在上述半导体区形成源极和漏极区，以使源极和漏极区大致相对置，并且形成为源极和漏极区在上述半导体区的外周面露出。
60.如权利要求37～45中任一项所述的线状元件，其中，在剖面中形成有至少具有pn接合或pin接合的区域。
61.如权利要求37～45中任一项所述的线状元件，其中，形成上述电路元件的半导体区，由有机半导体材料构成。
62.如权利要求61所述的线状元件，其中，上述有机半导体层材料为聚噻吩或聚苯撑。
63.如权利要求37～45中任一项所述的线状元件，其中，形成上述电路元件的导电性区域由导电性聚合物构成。
64.如权利要求63所述的线状元件，其中，上述导电性聚合物为聚乙炔、聚苯乙炔或聚吡咯。
65.如权利要求37～45中任一项所述的线状元件，其中，在长度方向上的规定位置形成有不同的电路元件。
66.如权利要求37～45中任一项所述的线状元件，其中，在长度方向上的规定位置具有电路元件分隔区，
多个不同的上述电路元件，在长度方向上的规定位置形成，并且在上述电路元件之间，具有分隔区。
67.如权利要求37～45中任一项所述的线状元件，其中，在长度方向上的任意位置具有剖面的外径形状不同的部分。
68.如权利要求37～45中任一项所述的线状元件，其中，形成上述电路元件的导电性的区域由导电性聚合物构成，且导电性聚合物的分子链的圆周方向的取向率为50％或50％以上。
69.如权利要求37～45中任一项所述的线状元件，其中，形成上述电路元件的导电性的区域由导电性聚合物构成，且导电性聚合物的分子链的圆周方向的取向率为70％或70％以上。
70.一种小单位的线状元件，对权利要求1至第69项中任一项所述的线状元件，垂直于长度方向进行切割、分离而形成。
71.一种线状元件的制造方法，其特征在于，将形成电路元件区域的材料进行溶解、熔融或凝胶化，并以所需的形状线状地压出该材料，之后进行拉伸加工，形成环状。
72.如权利要求71所述的线状元件的制造方法，其中，上述电路元件的导电性的区域由导电性聚合物形成。
73.如权利要求71或72中任一项所述的线状元件的制造方法，是由中心大致同心状层叠多层的线状元件的制造方法，其特征在于，将通过压出中心部形成线状来作为一次线状体；之后，使该一次线状体移动的同时，通过在上述一次线状体的表面射出外层原料，而依次形成上述多层。
74.如权利要求73所述的线状元件的制造方法，其中，当射出作为上述原料的导电性聚合物时，将上述一次线状体的移动速度和上述射出的速度之差设定为20m/sec或20m/sec以上。
75.一种线状元件的制造方法，其中，
将材料进行溶解、熔融或凝胶化并线状地压出为所需的形状，压出之后进行延伸加工，进行上述延伸加工之后拉伸加工，形成环状来形成电路元件的区域。
76.如权利要求75所述的线状元件的制造方法，其中，上述形成上述电路元件的导电性区域由导电性聚合物形成。
77.如权利要求75或76中任一项所述的线状元件的制造方法，是由中心大致同心状层叠多层的线状元件的制造方法，其特征在于，将通过压出中心部形成线状来作为一次线状体；之后，使该一次线状体移动的同时，通过在该一次线状体的表面射出外层原料，而依次形成上述外层。
78.如权利要求77所述的线状元件的制造方法，其中，当射出作为上述原料的导电性聚合物时，将上述一次线状体的移动速度和上述射出的速度之差设定为20m/sec或20m/sec以上。
CN038099616A 2002-05-02 2003-05-02 线状元件及其制造方法 Expired - Fee Related CN1650433B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP131011/2002 2002-05-02
JP2002131011 2002-05-02
PCT/JP2003/005620 WO2003094237A1 (fr) 2002-05-02 2003-05-02 Element lineaire et procede de fabrication correspondant

Publications (2)

Publication Number Publication Date
CN1650433A CN1650433A (zh) 2005-08-03
CN1650433B true CN1650433B (zh) 2010-08-04

Family

ID=29397337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038099616A Expired - Fee Related CN1650433B (zh) 2002-05-02 2003-05-02 线状元件及其制造方法

Country Status (7)

Country Link
US (2) US7491613B2 (zh)
JP (1) JP5016190B2 (zh)
KR (1) KR20040101568A (zh)
CN (1) CN1650433B (zh)
AU (1) AU2003231387A1 (zh)
TW (1) TW200308103A (zh)
WO (1) WO2003094237A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095812A1 (ja) * 2005-03-09 2006-09-14 Ideal Star Inc. 線状発光素子及び表示装置
US7511344B2 (en) * 2007-01-17 2009-03-31 International Business Machines Corporation Field effect transistor
FR2941089B1 (fr) * 2009-01-15 2011-01-21 Commissariat Energie Atomique Transistor a source et drain filaires
JP5941625B2 (ja) * 2011-06-01 2016-06-29 太陽工業株式会社 膜状太陽光発電装置
WO2015194815A1 (ko) 2014-06-17 2015-12-23 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치
KR101579101B1 (ko) * 2014-06-17 2015-12-21 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치
KR101914514B1 (ko) 2017-02-08 2018-11-05 서울대학교산학협력단 섬유형 트랜지스터, 이의 제조방법 및 섬유형 트랜지스터를 포함하는 직물형 집적 회로
TWI658472B (zh) * 2017-04-28 2019-05-01 吳政雄 複合導電體結合之電導體及其製造方法
WO2021095172A1 (ja) 2019-11-13 2021-05-20 エスユウテック株式会社 串刺し装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4913744A (en) * 1987-01-13 1990-04-03 Helmut Hoegl Solar cell arrangement

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129179A (ja) * 1984-07-19 1986-02-10 Oki Electric Ind Co Ltd 繊維状光電変換素子
JP2721183B2 (ja) * 1988-07-20 1998-03-04 キヤノン株式会社 非線形光学素子
JP3135899B2 (ja) 1989-06-06 2001-02-19 株式会社リコー 電気素子
US5719975A (en) 1996-09-03 1998-02-17 Hughes Electronics Optically reconfigurable conductive line element
JP3435304B2 (ja) * 1997-03-13 2003-08-11 株式会社東芝 液晶表示装置
JP3794144B2 (ja) 1997-12-26 2006-07-05 富士ゼロックス株式会社 光半導体素子およびその製造方法
JP2000031006A (ja) 1998-07-08 2000-01-28 Asahi Optical Co Ltd 半導体回路形成装置
JP4039600B2 (ja) 1999-02-22 2008-01-30 クラウソン、ジョセフ、イー、ジュニア ナノ構造デバイス及び装置
JP3217764B2 (ja) 1999-05-28 2001-10-15 株式会社三井ハイテック 円筒状半導体素子を用いた半導体装置
AU777444B2 (en) * 1999-06-21 2004-10-14 Flexenable Limited Aligned polymers for an organic TFT
JP2001077445A (ja) * 1999-06-21 2001-03-23 Sony Corp 機能一次元構造体の製造方法および機能構造体の製造方法
JP2002009290A (ja) * 2000-06-21 2002-01-11 Fuji Xerox Co Ltd 有機電子素子の製造方法、および、該製造方法により製造された有機電子素子
US6437422B1 (en) * 2001-05-09 2002-08-20 International Business Machines Corporation Active devices using threads

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4913744A (en) * 1987-01-13 1990-04-03 Helmut Hoegl Solar cell arrangement

Also Published As

Publication number Publication date
CN1650433A (zh) 2005-08-03
WO2003094237A1 (fr) 2003-11-13
AU2003231387A1 (en) 2003-11-17
TWI335083B (zh) 2010-12-21
JP5016190B2 (ja) 2012-09-05
TW200308103A (en) 2003-12-16
US20050253134A1 (en) 2005-11-17
US8212240B2 (en) 2012-07-03
KR20040101568A (ko) 2004-12-02
JPWO2003094237A1 (ja) 2005-09-08
US20090152682A1 (en) 2009-06-18
US7491613B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
US8212240B2 (en) Line element and method of manufacturing line element
JP5731460B2 (ja) 集積装置
Baeg et al. Flexible electronic systems on plastic substrates and textiles for smart wearable technologies
US6437422B1 (en) Active devices using threads
Zhou et al. Fiber crossbars: an emerging architecture of smart electronic textiles
CN100559617C (zh) 端面传感器及其制造方法
US20050224904A1 (en) Solar battery and clothes
BR102017005177A2 (pt) Method for manufacturing a photovoltaic module and photovoltaic module
JPWO2005041302A1 (ja) 相補型ｍｉｓｆｅｔ及び集積回路
JP5467207B2 (ja) 線状素子
JP5107654B2 (ja) 端面センサデバイスの製造方法
CN100487907C (zh) 线状元件
JP2005064124A (ja) 集積回路、及び集積回路の配線形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100804

Termination date: 20130502