KR20040101568A - 선형소자 및 그 제조방법 - Google Patents

선형소자 및 그 제조방법 Download PDF

Info

Publication number
KR20040101568A
KR20040101568A KR10-2004-7017366A KR20047017366A KR20040101568A KR 20040101568 A KR20040101568 A KR 20040101568A KR 20047017366 A KR20047017366 A KR 20047017366A KR 20040101568 A KR20040101568 A KR 20040101568A
Authority
KR
South Korea
Prior art keywords
linear element
region
linear
semiconductor
electrode
Prior art date
Application number
KR10-2004-7017366A
Other languages
English (en)
Inventor
가사마야스히코
후지모토사토시
오모테겐지
Original Assignee
가부시키가이샤 이디알 스타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 이디알 스타 filed Critical 가부시키가이샤 이디알 스타
Publication of KR20040101568A publication Critical patent/KR20040101568A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 형상에 한정되지 않고, 유연성 내지 가뇨성을 가져, 임의의 형상의 각종 장치를 작성할 수 있는 선형소자 및 그 제조방법을 제공하는 것을 목적으로 한다. 회로소자가 길이방향으로 연속적으로 또는 간헐적으로 형성되어 있는 것을 특징으로 하는 소자이다. 또한, 회로를 형성하는 복수의 영역을 가지는 단면이 길이방향으로 연속적으로 또는 간헐적으로 형성되어 있는 것을 특징으로 하는 소자이다.

Description

선형소자 및 그 제조방법{LINE ELEMENT AND METHOD OF MANUFACTURING THE LINE ELEMENT}
현재 집적 회로를 사용한 각종 장치가 광범위하게 보급되고 있으며, 더욱더 고집적화, 고밀도화하기 위한 노력이 이루어지고 있다. 그 한 예로서 3차원적으로 집적시키는 기술도 시도되고 있다.
하지만, 모든 장치가 웨이퍼 등의 리지드(rigid) 기판을 기본구성으로 하고 있다. 리지드 기판을 기본구성으로 하는 이상, 그 제조방법에는 일정한 제약이 따르며, 또한 집적도에도 한계가 있다. 더욱이, 장치의 형상도 일정한 것으로 한정되어 버린다.
또한, 면이나 비단의 표면을 금이나 구리의 도전성 재료로 도금 혹은 둘러싼 도전성 섬유가 알려져 있다.
하지만, 한 가닥의 실 안에 회로소자가 형성되는 기술은 알려져 있지 않다. 또한, 도전성 섬유라고 해도 면이나 비단 등의 실 자체를 기본구성으로 하여, 실 자체를 그 중심에 가지고 있다.
본 발명은 형상에 한정되지 않고, 유연성 내지 가뇨성(可撓性)을 가져, 임의의 형상의 각종 장치를 작성할 수 있는 선형소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 선형소자 및 그 제조방법에 관한 것이다.
도 1은 실시예에 따른 선형소자를 나타내는 사시도이다.
도 2는 선형소자의 제조장치예를 나타내는 개념정면도이다.
도 3은 선형소자의 제조에 사용되는 압출장치를 나타내는 정면도 및 형의 평면도이다.
도 4는 선형소자의 실시예를 나타내는 도면이다.
도 5는 선형소자의 제조에 사용되는 형의 평면도이다.
도 6은 선형소자의 제조공정예를 나타내는 단면도이다.
도 7은 선형소자의 제조공정예를 나타내는 도면이다.
도 8은 선형소자의 제조예를 나타내는 도면이다.
도 9는 실시예에 따른 선형소자를 나타내는 사시도이다.
도 10은 실시예에 따른 선형소자를 나타내는 단면도이다.
도 11은 선형소자의 제조예를 나타내는 공정도이다.
도 12는 선형소자의 제조예를 나타내는 사시도이다.
도 13은 접적회로 장치로의 응용예를 나타내는 도면이다.
도 14는 접적회로 장치로의 응용예를 나타내는 도면이다.
도 15는 접적회로 장치로의 응용예를 나타내는 도면이다.
도 16은 접적회로 장치로의 응용예를 나타내는 도면이다.
도 17은 실시예 14를 나타내는 도면이다.
도 18은 실시예 15를 나타내는 도면이다.
도 19는 실시예 16을 나타내는 도면이다.
도 20은 실시예 17을 나타내는 도면이다.
본 발명은 회로소자가 길이 방향으로 연속하거나 또는 간헐적으로 형성되어 있는 것을 특징으로 하는 선형소자이다.
또한, 회로를 형성하는 복수의 영역을 가지는 단면이 길이방향으로 연속적이거나 또는 간헐적으로 형성되어 있는 것을 특징으로 하는 선형소자이다.
본 발명은 회로소자를 구성하는 영역을 형성하는 재료를 용해 또는 용융하여, 상기 재료를 원하는 형상으로 선형으로 압출하는 것을 특징으로 하는 선형소자의 제조방법이다.
즉, 본 발명에서는 하나의 단면내에 회로를 형성하도록 복수의 영역을 가지고 있다.
한편, 선형소자의 경우, 선단이 바늘모양 그 밖의 형상을 가지는 것도 포함된다.
(회로소자)
여기서, 회로소자로서 예를 들어, 에너지 변환소자를 들 수 있다. 에너지 변환소자는 광 에너지를 전기 에너지로 변환하거나, 전기 에너지를 광 에너지로 변환하는 소자이다. 전자회로, 자기회로 혹은 광회로 소자 등을 들 수 있다. 회로소자는 신호를 단순히 전송하는 광 화이버와는 다르며, 또한 도선(導線)과도 다르다.
회로소자로서는 예를 들어, 전자 회로소자 내지 광 회로소자를 들 수 있다.보다 구체적으로는 예를 들어, 반도체 소자가 있다.
종래의 프로세스 기술상의 차이에 따라 분류하면, 디스크리트(discrete, 개별 반도체), 광 반도체, 메모리 등을 들 수 있다.
보다 구체적으로는 디스크리트로서, 다이오드, 트랜지스터(바이폴러트랜지스터, FET, 절연게이트형 트랜지스터), 사이리스터(thyristor) 등을 들 수 있다. 광 반도체로서 발광 다이오드, 반도체 레이저, 발광 디바이스(포토다이오드, 포토트랜지스터, 이미지센서) 등을 들 수 있다. 또한, 메모리로서는 DRAM, 플래쉬 메모리, SRAM 등을 들 수 있다.
(회로소자의 형성)
본 발명에서는 회로소자가 길이방향으로 연속적이거나 혹은 간헐적으로 형성되어 있다.
즉, 길이방향 수직단면 내에 복수의 영역을 가지고, 상기 복수의 영역이 하나의 회로소자를 형성하도록 배치되어 있으며, 이러한 단면이 길이방향으로 연속적으로 혹은 간헐적으로 실모양으로 이어져 있다.
예를 들어, NPN 바이폴러 트랜지스터의 경우, 에미터 N 영역, 베이스 P 영역, 컬렉터 P 영역의 3가지 영역으로 구성된다. 따라서, 이 3가지 영역이 단면 내에 필요한 영역간 접합을 가지고 배치되어 있다.
그 배치방법으로는 예를 들어, 각 영역을 동심원형으로 형성하여 중심으로부터 순서대로 배치하는 방법을 생각할 수 있다. 즉, 중심으로부터 에미터 영역, 베이스 영역, 컬렉터 영역을 차례로 형성하면 좋다. 물론 다른 배치도 가능하며, 위상기하학적으로 동일한 배치를 적절히 사용하면 좋다.
한편, 각 영역에 접속하는 전극은, 실모양 소자의 단면으로부터 각 영역으로 접속하여도 좋다. 또한, 당초부터 각 영역에 매립하여도 좋다. 즉, 상기 동심원형으로 각 반도체 영역을 배치한 경우에는, 에미터 영역의 중심에 에미터 전극을, 베이스 영역에 베이스 전극을, 컬렉터 영역의 바깥둘레에 컬렉터 영역을, 각 반도체 영역과 마찬가지로 길이 방향으로 연속적으로 형성하면 좋다. 한편, 베이스 전극은 분할하여 배치하면 좋다.
이상의 NPN 바이폴러 트랜지스터는 후술하는 압출 형성 방법에 의해 일체 형성할 수 있다.
이상은 NPN 트랜지스터를 예로 들었지만, 다른 회로소자에 대해서도 마찬가지로, 단면내에 복수의 영역을 필요한 접합을 가지고 배치하며, 상기 단면을 길이방향으로 예를 들어 압출에 의해 연속적으로 형성하면 좋다.
(연속형성, 간헐형성)
회로소자는 연속적으로 형성되어 있는 경우, 어느 단면을 잘라도 동일한 형상을 가지고 있다. 이른바 '킨타로 아메'와 같은 상태이다.
상기 회로소자는 동일 소자를 선형의 길이방향으로 연속하여 형성하여도 좋고, 간헐적으로 형성하여도 좋다.
(선형)
본 발명에서의 선형소자의 외부직경은 10mm 이하가 바람직하고, 5mm 이하가 보다 바람직하다. 1mm 이하가 바람직하고, 10㎛이하가 더욱 바람직하다. 연신가공함으로써 1㎛이하, 더욱이 0.1㎛이하로 하는 것도 가능하다. 선형소자를 짜 넣어 천모양으로 하기 위해서도 외부직경은 작을수록 바람직하다.
1㎛이하의 외부직경을 가지는 극세(極細) 선형체를 형(型)의 구멍으로부터 토출시켜 형성하려는 경우, 구멍이 막히거나 실 형상체가 파괴되는 경우가 있다. 이러한 경우에는, 각 영역의 선형체를 먼저 형성한다. 그리고, 이 선형체를 섬으로 하여 많은 섬을 만들고, 그 주위(바다)를 가용성의 물질로 둘러싸고, 그것을 깔대기 모양의 캡으로 묶어, 작은 입구로부터 하나의 선형체로서 토출시키면 좋다. 섬 성분을 늘리고, 바다 성분을 줄이면 매우 가는 선형체 소자를 만들 수 있다.
다른 방법으로는 일단 굵은 선형체 소자를 만들고, 그 후 길이방향으로 연장하면 좋다. 또한, 용융한 원료를 제트(jet) 기류에 실어 멜트 블로우(melt blow)하여 극세화를 꾀할 수도 있다.
또한, 어스팩트비는 압출형성에 의해 임의의 값으로 할 수 있다. 방사에 의한 경우에는 실모양으로서 1000이상이 바람직하다. 예를 들어, 100000 혹은 그 이상도 가능하다. 절단 후에 사용하는 경우에는 10~10000, 10이하, 더욱이는 1이하, 0.1이하로 하여 작은 단위의 선형소자로 하여도 좋다.
(간헐형성)
동일 소자를 간헐적으로 형성하는 경우, 길이방향으로 인접하는 소자를 서로 다른 소자로 할 수 있다. 예를 들어, 길이방향으로 순서대로, MOSFET(1), 소자간 분리층(1), MOSFET(2), 소자간 분리층(2) …………… MOSFET(n), 소자간 분리층(n)으로 형성하면 좋다.
이 경우, MOSFET(k)(k=1-n)와 다른 MOSFET의 길이는, 같아도 되지만 서로 다른 길이로 하여도 좋다. 원하는 회로소자의 특성에 따라 적절히 선택할 수 있다. 소자간 분리층의 길이에 대해서도 마찬가지이다.
물론, MOSFET와 소자분리층 사이에 다른 층을 끼워넣어도 좋다.
이상, MOSFET를 예로 들어 설명하였는데, 다른 소자를 형성하는 경우, 다른 소자의 용도상 필요한 층을 간헐적으로 삽입하면 좋다.
(단면형상)
선형소자의 단면형상은 특별히 한정되지 않는다. 예를 들어, 원형, 다각형, 별모양 그 밖의 형상으로 하여도 좋다. 예를 들어, 복수의 꼭지각이 뾰족한 다각형상이어도 좋다.
또한, 각 영역의 단면도 임의로 할 수 있다. 즉, 예를 들어, 도 1에 나타내는 구조의 경우, 게이트 전극을 별모양으로 하고, 선형소자의 바깥쪽 형상은 원형으로 하여도 좋다. 소자에 따라, 인접하는 층과의 접촉면을 넓히고 싶은 경우에는, 꼭지각이 뾰족한 다각형상으로 하는 것이 바람직하다.
한편, 단면형상을 원하는 형상으로 하기 위해서는, 압출 다이스의 형상을 상기 원하는 형상의 것으로 하면, 쉽게 실현할 수 있다.
가장 바깥층의 단면을 별모양 또는 꼭지각이 뾰족한 형상으로 한 경우, 압출 형성 후, 꼭지각끼리의 사이에 예를 들어, 딥핑(dipping)에 의해 다른 임의의 재료를 매립할 수 있어, 소자의 용도에 따라 소자의 특성을 변화시킬 수 있다.
또한, 단면형상이 오목한 선형소자와 단면형상이 볼록한 선형소자를 끼워맞춤으로써, 효과적인 선형소자간 접속을 얻을 수 있다.
한편, 반도체층으로 불순물을 도핑하고 싶은 경우에는, 용융원료 안에 불순물을 함유시켜도 좋지만, 압출 형성 후, 진공실내를 선형 그대로 통과시켜, 진공실 내에서 예를 들어 이온주입법 등에 의해 불순물을 도프시켜도 좋다. 반도체층이 가장 바깥층이 아닌 내부에 형성되어 있는 경우에는, 이온 조사 에너지를 제어함으로써, 내층인 반도체층에만 이온 주입하면 좋다.
(제조예: 후가공 형성)
상기 제조예는 복수의 층을 가지는 소자를 압출에 의해 일체 형성하는 예인데, 소자의 기본부를 압출에 의해 선형으로 형성하고, 그 후 상기 기본부를 적절한 방법에 의해 피복함으로써 형성하여도 좋다.
(원재료)
전극, 반도체층 등의 재료로서는 도전성 고분자를 사용하는 것이 바람직하다. 예를 들어, 폴리아세틸렌, 폴리아센(polyacene), (올리고아센), 폴리티아질(polythiazyl), 폴리티오펜, 폴리(3-알킬티오펜), 올리고티오펜, 폴리피롤, 폴리아닐린, 폴리페닐렌 등을 예로 들 수 있다. 이들로부터 도전율 등을 고려하여 전극 혹은 반도체층의 재료로서 선택하면 좋다.
한편, 반도체 재료로서는 예를 들어, 폴리파라페닐렌, 폴리티오펜, 폴리(3-메틸티오펜) 등이 적절하게 사용된다.
또한, 소스·드레인 재료로서는, 상기 반도체 재료에 도펀트를 혼입한 것을 사용하면 좋다. n형으로 하기 위해서는 예를 들어, 알칼리 금속(Na, K, Ca) 등을혼입시키면 좋다. AsF5/AsF3이나 ClO4 -를 도펀트로서 사용하는 경우도 있다.
한편, 도전성 고분자 재료에 풀러린(fullerene)을 넣어 사용하여도 좋다. 이 경우 억셉터로서 작용한다.
절연성 재료로서는 일반적인 수지재료를 사용하면 좋다. 또한, SiO2그 밖의 무기재료를 사용하면 좋다.
또한, 중심부에 반도체 영역 혹은 도전성 영역을 가지는 구조의 선형소자의 경우, 중심부 영역은 아모르퍼스 재료(알루미늄, 구리 등의 금속재료: 실리콘 등의 반도체 재료)에 의해 구성하여도 좋다. 선형 아모르퍼스 재료를 형의 중심부에 삽입하여 선형 아모르퍼스 재료를 주행시키고, 그 바깥둘레에 사출에 의해 다른 원하는 영역을 피복하여 형성하면 좋다.
(실시예 1)
도 1에 본 발명의 실시예에 따른 선형소자를 나타낸다.
인용부호 6이 선형소자이며, 이 예에서는 MOSFET를 나타내고 있다.
이 소자는 단면에 있어서, 중심에 게이트 전극영역(1)을 가지고, 그 바깥쪽에 절연영역(2), 소스영역(4), 드레인영역(3), 반도체영역(5)이 차례로 형성되어 있다.
한편, 도 2에 이러한 선형소자를 형성하기 위한 압출 장치의 일반적 구성을 나타낸다.
압출 장치(20)는 복수의 영역을 구성하기 위한 원료를 용융상태나 용해상태, 혹은 겔상태로 보유하기 위한 원료용기(21,22,23)을 가지고 있다. 도 2에 나타내는 예에서는 3개의 원료용기를 나타내고 있지만, 제조하는 선형소자의 구성에 따라 적절히 설치하면 좋다.
원료용기(23) 안의 원료는 형(24)으로 보내진다. 형(24)에는 제조하려는 선형소자의 단면에 따른 사출 구멍이 형성되어 있다. 사출 구멍으로부터 사출된 선형체는 롤러(25)에 감겨거나, 혹은 필요에 따라 다음 공정으로 선형 그대로 보내진다.
도 1에 나타내는 구조의 선형소자를 제조하는 경우에는, 도 3에 나타내는 바와 같은 구성을 가진다.
원료용기에 있어서는 게이트 재료(30), 절연성재료(31), 소스·드레인 재료(32), 반도체 재료(34)가 각각 용기안에 용융 또는 용해상태, 겔상태로 보유되어 있다. 한편, 형(24)에는 각각의 재료용기와 연결되는 구멍이 형성되어 있다.
즉, 먼저 중심부에는 게이트 재료(30)를 사출하기 위한 복수의 구멍(30a)이 형성되어 있다. 그 바깥쪽 주변에는 절연성 재료(31)를 사출하기 위한 복수의 구멍(31a)이 형성되어 있다. 그리고 그 바깥쪽에 다시 복수의 구멍이 형성되며, 그 복수의 구멍 중 일부 구멍(32a,33a)만이 소스·드레인 재료용기(32)와 연결되어 있다. 다른 구멍(34a)은 반도체 재료용기(34)와 연결되어 있다.
각 원료용기로부터 용융상태, 용해상태 혹은 겔상태의 원료를 형(24)으로 보내 형(24)으로부터 원료를 사출하면, 각 구멍으로부터 원료가 사출되어 고화한다. 그 끝을 잡아당김으로써 실모양으로 연속하여 선형소자가 형성된다.
실모양의 선형소자는 롤러(25)에 감긴다. 혹은 필요에 따라 다음 공정으로 실모양 그대로 보내진다.
게이트 전극 재료로서는 도전성 폴리머를 사용하면 좋다. 예를 들어, 폴리아세틸렌, 폴리페닐렌비닐렌, 폴리피롤 등이 사용된다. 특히 폴리아세틸렌을 사용함으로써, 보다 외부직경이 작은 선형소자를 형성할 수 있기 때문에 바람직하다.
반도체 재료로서는 예를 들어, 폴리파라페닐렌, 폴리티오펜, 폴리(3-메틸티오펜) 등이 적절하게 사용된다.
또한, 소스·드레인 재료로서는 상기 반도체 재료에 도펀트를 혼입한 것을 사용하면 좋다. n형으로 하기 위해서는 예를 들어, 알칼리 금속(Na, K, Ca) 등을 혼입하면 좋다. AsF5/AsF3나 ClO4 -를 도펀트로서 사용하는 경우도 있다.
절연성 재료로서는 일반적인 수지재료를 사용하면 좋다. 또한, SiO2그 밖의 무기재료를 사용하여도 좋다.
이상에서 예시한 재료는 아래의 실시예에 나타내는 선형소자에 대해서도 마찬가지로 사용된다.
한편, 본 실시예에서 추출 전극은, 선형소자의 단면에 접속되어 있다. 물론 길이방향의 적절한 위치의 측면에 추출구를 설치하여도 좋다.
(실시예 2)
도 4에 실시예 2에 따른 선형소자를 나타낸다.
본 실시예는 실시예 1에서의 추출 전극을 선형소자의 측면에 설치한 것이다. 도 4b에 나타내는 추출부(41a,41b)는 길이방향의 원하는 위치에 설정할 수 있다. 추출부(41a)와 추출부(41b)의 간격도 원하는 값으로 할 수 있다.
추출부(41)의 A-A 단면을 도 4a에 나타낸다. 한편, 도 4b의 B-B 단면은 도 1에 나타내는 단면의 구조이다.
본 실시예에서는 소스(4), 드레인(3)의 측면에 추출 전극으로서 소스 전극(45), 드레인 전극(46)을 각각 소스(4), 드레인(3)에 접속하고 있다. 또한, 반도체층(5)와 소스전극(45), 드레인 전극(46)과는 절연층(47)에 의해 절연되어 있다.
이러한 구성으로 하기 위해서는 도 5에 나타내는 형을 사용한다. 즉, 소스·드레인 재료 분출구(32a,33a)의 측면에 절연층용 구멍(40a)과 추출 전극용 구멍(41a)을 설치한다. 절연층용 구멍(40a)은 절연층 재료용기(도시하지 않음)에 연결되어 있으며, 추출전극용 구멍(41a)은 추출전극 재료용기(도시하지 않음)에 연결되어 있다.
이 경우, 맨 처음에는 30a, 31a, 32a, 33a, 34a로부터만 원료 재료를 분출시킨다. 즉, 40a,41a로부터의 분출은 오프로 한다. 반도체층 원료는 40a,41a에 대응하는 부분으로 돌아들어가고, 실시예 1에 나타내는 단면으로 압출된다. 한편, 이 때, 절연층(47), 드레인 전극(46), 소스 전극(45)은 그 폭을 작게해 둔다. 40a, 41a로부터의 분출을 오프로 했을 때, 반도체층을 형성하는 재료는 그 부분으로 돌아들어간다.
이어서, 40a, 41a로부터의 분출을 온으로 한다. 이에 의해, 단면형상이 변화하여, 도 5에 나타내는 단면으로 압출된다. 40a,41a를 온으로 하는 시간과 오프로 하는 시간을 적절히 변화시킴으로써, A-A 단면의 길이, B-B 단면의 길이를 임의의 길이로 조정할 수 있다.
한편, 본 실시예는 단면형상을 간헐적으로 형성하는 예이기도 하며, A-A로서 다른 단면형상, 재료로 할 수도 있다. 예를 들어, A-A 부분 전체를 절연층으로 할 수도 있다. 다른 단면형상의 경우에 대해서도 마찬가지의 방법에 의해 형성할 수 있다.
또한, 드레인 전극(46), 소스전극(45)의 면적을 넓히고, 추출전극용 구멍(41a)으로부터의 분출을 오프로 하면, 반도체층의 원료 혹은 절연층의 원료가 완전히는 돌아들어가지 않아, 소스 전극·드레인 전극에 대응하는 부분은 빈 공간이 된다. 압출 후 그 공간에 전극재료를 채워 넣으면 된다.
(실시예 3)
도 6에 실시예를 나타낸다.
실시예 1, 2에서는 선형소자를 압출에 의해 일체 형성하는 경우를 나타내었는데, 본 실시예에서는 선형소자의 일부를 압출에 의해 형성하고, 다른 부분은 외부 가공에 의해 형성하는 예를 나타낸다.
선형소자로서는 실시예 2에서 나타내는 선형소자를 예로 든다.
먼저, 게이트 전극(1)과 절연막(2)을 압출함으로써 실모양의 중간체를 형성한다(도 6a).
이어서, 용융 혹은 용해 상태, 겔 상태로 한 반도체 재료를 절연막(2)의 바깥쪽에 코팅하여 반도체층(61)을 형성하고, 2차 중간체로 한다(도 6b). 이러한 코팅은 용융 또는 용해 상태, 겔 상태의 반도체 재료의 탱크 안으로 실모양의 중간체를 통과시킴으로써 행하면 좋다. 또는 증착 등의 방법을 채용하여도 좋다.
이어서, 마스킹재(62)를 반도체층(61)의 바깥쪽에 코팅한다. 마스킹재(61)의 코팅도 용융 내지 용해, 겔화한 마스킹재 안으로 2차 중간체를 통과시키거나 하여 형성하면 좋다.
그리고, 마스킹재(62)의 소정의 위치(드레인·소스에 대응하는 위치)를 에칭 등에 의해 제거하여 개구(63)를 형성한다(도 6c).
이어서, 실모양의 2차 중간체를 감압실 내를 통과시키면서 사정거리를 제어하여 이온을 주입한다(도 6d).
계속해서, 열처리실을 통과시켜 어닐링함으로써 소스 영역, 드레인 영역이 형성된다.
이와 같이, 형성하는 영역의 배치나 재료에 따라, 압출과 외부가공을 적절히 조합하면 좋다.
(실시예 4)
본 실시예에서는 도 1에 나타내는 선형소자의 각 영역을 차례로 형성하는 예를 나타낸다.
그 순서를 도 7에 나타낸다.
먼저, 방사 기술에 의해 형 (a)의 구멍으로부터 게이트 전극원료를 사출하여 게이트 전극(1)을 형성한다(도 7b). 이 게이트 전극(1)을 편의상 중간 실 형상체라고 부른다.
이어서, 도 7a에 나타내는 바와 같이, 중간 실 형상체를 형 (b)의 중심으로 삽입 통과시켜 중간 실 형상체를 주행시키면서, 형 (b)에 형성된 구멍으로부터 절연막 재료를 사출하여 절연막(2)을 형성한다(도 7c). 한편, 형 (b)의 하류측에는 히터가 설치되어 있다. 필요에 따라, 이 히터에 의해 실 형상체를 가열한다. 가열함으로써 절연막 안의 용매성분을 절연막으로부터 제거할 수 있게 된다. 아래의 소스·드레인층, 반도체층의 형성에 대해서도 마찬가지이다.
이어서, 중간 실 형상체를 주행시키면서, 소스·드레인층(3,4)을 형성한다(도 7c, 도 7d). 한편, 소스 영역(4)과 드레인 영역(3)은 절연막(2) 위에서 분리되어 형성되어 있다. 이것은 형 (c)의 일부에만 구멍을 설치함으로써 가능해진다.
계속하여, 중간 실 형상체를 형에서의 중심을 삽입통과시켜 마찬가지로 주행시키면서, 반도체층(5)을 마찬가지로 형성한다.
한편, 도 7f에 나타내는 바와 같이, 길이방향의 일부에 소스·드레인용 추출전극을 설치하고 싶은 경우에는, 형 (d)에 설치되어 있는 복수의 구멍 중 일부의 구멍(소스·드레인 전극에 대응하는 부분의 구멍)으로부터의 원료 공급을 오프로 하면 된다. 또한, 길이방향 전체에 추출용 구멍을 설치하고 싶은 경우에는, 도 7g에 나타내는 바와 같은 형(d2)을 사용하여 반도체층을 형성하면 좋다.
(실시예 6)
도 8에 실시예 6을 나타낸다.
본 실시예는 반도체 소자의 형성재료로서 도전성 폴리머를 사용하는 경우의 도전성 폴리머의 사출예를 나타내는 것이다.
실시예 5에서는 형 안으로 중간 실 형상체를 삽입통과시키면서 중간 실 형상체의 표면에 바깥층을 형성하는 예를 나타내었다. 본 실시예에서는 이 바깥층이 도전성 폴리머인 경우를 나타낸다.
원료(82)(v1-v0)를 1m/sec 이상으로 한다. 바람직하게는 20m/sec이상으로 한다. 보다 바람직하게는 50m/sec이다. 더욱 바람직하게는 100m/sec이다. 상한은 중간 실 형상체가 절단되지 않는 속도이다. 절단이 발생하는 속도는 재료의 토출량, 재료의 점도, 사출 온도 등에 따라서도 다르지만, 구체적으로는 실시하는 재료 등의 조건을 설정하여 미리 실험에 의해 구해두면 좋다.
분출속도(v0)와 주행속도(v1)의 차이를 1m/sec 이상으로 함으로써 분출된 재료에는, 가속도가 가해져 외부 압력이 작용한다. 외부 압력의 주된 방향은 주행방향이다. 도전성 폴리머 안의 분자 체인은, 일반적으로는 도 8c에 나타내는 바와 같이 뒤틀린 상태로 되어 있으며, 그 길이방향도 랜덤한 방향을 향하고 있다. 그런데 분출과 함께 외부 압력이 주행방향으로 가해지면, 분자 체인은 도 8b에 나타내는 바와 같이, 뒤틀림이 없어지는 동시에 길이방향으로 수평하게 된다.
그런데, 전자(혹은 홀)는 도 8b에 나타내는 바와 같이, 가장 준위가 가까운 분자 체인으로 뛰어오름으로써 이동한다. 따라서, 도 8b에 나타내는 바와 같이 분자 체인이 수평방향으로 향하여 있는 경우에는, 도 8c에 나타내는 바와 같이 랜덤한 방향을 향하고 있는 경우와 비교하여, 전자의 호핑이 발생하기 매우 쉬워진다.
분출과 동시에 외부 압력이 주행방향으로 가해짐으로써, 분자 체인을 도 8b에 나타내는 바와 같이 배향시킬 수 있다. 또한, 분자 체인끼리의 거리도 좁힐 수 있게 된다.
한편, 본 실시예는 도전성 폴리머에 의해 소정의 영역을 형성하는 경우라면 다른 실시예에서도 당연히 적용할 수 있다.
분자 체인의 길이방향 배향율을 50% 이상으로 함으로써, 전자의 이동도가 올라가, 보다 뛰어난 특성을 가지는 선형소자를 만들 수 있다. 높은 배향율은 분출속도와 주행속도의 차이를 제어함으로써도 제어할 수 있다. 또한, 길이방향으로의 연신율을 제어함으로써도 제어할 수 있다.
한편, 여기서 말하는 배향율은, 길이방향에 대하여 0~±5°의 기울기를 가지는 분자갯수의 전체 분자갯수에 대한 비율에 100을 곱한 값이다.
또한, 70% 이상으로 함으로써, 보다 뛰어난 특성을 가지는 선형소자를 얻을 수 있다.
(실시예 7)
도 9에 실시예 7에 따른 선형소자를 나타낸다.
본 실시예의 선형소자는 중심에 중공 영역 내지 절연 영역(70)을 가지고, 그 바깥쪽으로 반도체 영역(5)을 가지며, 반도체 영역(5) 내에 일부가 바깥쪽으로 노출되도록 소스 영역(4) 및 드레인 영역(3)을 가지고, 그 바깥쪽에 게이트 절연막영역(2) 및 게이트 전극 영역(1)을 가진다.
한편, 게이트 전극 영역(1)의 바깥쪽에 절연성 수지 등으로 이루어지는 보호층을 설치하여도 좋다. 보호층의 적절한 위치를 개구시켜 게이트 전극의 추출 부분으로 하여도 좋다.
또한, 본 실시예에서도 길이방향의 임의의 위치에, 실시예 2와 마찬가지로 도 7에 나타내는 단면 사이에 다른 형상을 가지는 단면을 삽입하여도 좋다.
본 실시예의 선형소자의 경우, 중공 영역(70)과 반도체 영역(5)을 압출에 의해 형성한 후, 소스 영역(4), 드레인 영역(3)을 도핑하고, 이어서 절연막 영역, 게이트 전극 영역(1)을 각각 코팅에 의해 형성하는 것이 바람직하다. 절연막(2)으로서는 SiO2등의 무기재료를 사용하는 것이 바람직하다.
(실시예 8)
도 10a에 실시예 8에 따른 선형소자를 나타낸다.
본 실시예는 pin 구조를 가지는 선형소자를 나타낸다.
즉, 중심에 전극영역(102)을 가지고, 그 바깥쪽에 n층 영역(101), i층 영역(100), p층 영역(103), 전극 영역(104)이 형성되어 있다. 한편, 본 실시예에서는 p층 영역(103)의 바깥쪽에 투명 수지 등으로 이루어지는 보호층 영역(105)이 형성되어 있다.
이 선형소자는 전극영역(102), n층 영역(101), i층 영역(100)을 압출에 의해 일체적으로 형성한다.
p층 영역(103), 전극영역(104)은 추가 가공에 의해 형성한다. 예를 들어, 코팅 등에 의해 형성한다. p층 영역(103)은 추가 가공으로 함으로써, p층 영역(103)의 두께를 얇게 할 수 있다. 그 때문에, 광기전력 소자로서 사용하는 경우, p층(103)으로부터 입사광을 효율적으로 공핍층에 투여할 수 있게 된다.
물론, 전극영역(102), n층 영역(101), i층 영역(100), p층 영역(103), 전극영역(104)을 압출에 의해 일체로 형성하여도 좋다.
한편, 도 10a에서는 i층의 원주형상을 원으로 하였지만, 별모양으로 하는 것이 바람직하다. 이에 의해 p층(103)과 i층(100)의 접합 면적이 늘어나, 변환효율을 높일 수 있게 된다.
도 10a에 나타내는 예에서는 전극(104)을 p층(103)의 일부에 설치하였지만, 전체 둘레를 덮어 형성하여도 좋다.
한편, np구조의 경우에는, p층(103)과 전극(104) 사이에 p+층을 설치하여도 좋다. p+층을 설치함으로써 p층(103)과 전극(104)의 오믹 컨택트가 용이해진다. 또한, 전자는 i층쪽으로 흐르기 쉬워진다.
p층, n층, i층을 형성하기 위한 반도체 재료로서는 유기반도체 재료가 바람직하게 사용된다. 예를 들어, 폴리티오펜, 폴리피롤 등이 사용된다. p형, n형으로 하기 위해서는 적절한 도핑을 행하면 좋다. p형 폴리피롤/n형 폴리티오펜의 조합이어도 좋다.
또한, 전극재료로서도 도전성 폴리머가 바람직하다.
(실시예 9)
도 10b에 실시예 9에 따른 선형소자를 나타낸다.
실시예 8에서는 pin 구조를 동심원형으로 형성하였지만, 본 실시예에서는 단면형상을 사각형으로 하였다. p층 영역(83), i층 영역(80), n층 영역(81)을 가로로 배열하였다. 또한, 전극(82,83)을 각각 측면에 형성하였다.
본 실시예는 도 10b에 나타내는 단면이 길이방향으로 연속적으로 형성되어 있는 것이다.
이 구조의 선형소자는 압출 가공에 의해 일체적으로 형성하면 좋다.
(실시예 10)
본 실시예에서는 중심부에 전극영역을 가지고, 그 바깥둘레에 p형 재료와 n형재료를 혼합한 재료로 이루어지는 하나의 영역을 형성한다. 더욱이 그 바깥둘레에 전극영역을 형성한다.
즉, 상기 예에서는 p층과 n층을 접합시킨 2층 구조(혹은 i층을 개재시킨 3층 구조)의 다이오드 소자를 나타내었다. 하지만, 본 실시예는 p형 재료와 n형 재료를 혼합한 재료로 이루어지는 1층 구조의 예를 나타낸다.
p형/n형 혼합체 재료는 전자 공여체 도전성 폴리머와 전자 수용체 도전성 폴리머를 혼합함으로써 얻어진다.
p형/n형 혼합체 재료에 의해 소자영역을 형성하면, 구조가 단순해져 바람직하다.
(실시예 11)
본 실시예에서는 상기 실시예에서 나타낸 선형소자를 더욱 길이방향으로 연신(延伸)시켰다. 연신방법은 예를 들어, 구리선이나 구리관을 연신시키는 기술을 사용하면 좋다.
연신시킴으로써 직경을 더욱 가늘게 할 수 있다. 특히, 도전성 폴리머를 사용하고 있는 경우에는, 상술하는 바와 같이, 분자 체인을 길이방향으로 평행하게 할 수 있다. 뿐만 아니라, 평행해진 분자 체인 끼리의 간격을 좁힐 수 있다. 따라서, 전자의 호핑이 효율적으로 이루어진다. 그 결과, 보다 특성이 뛰어난 선형소자를 얻을 수 있다.
연신에 의한 압축율은 10% 이상이 바람직하다. 10~99%가 보다 바람직하다. 한편, 압축율은 100×(연신전 면적-연신후 면적)/(연신전 면적)이다.
연신은 여러번 반복하여도 좋다. 탄성율이 크지 않은 재료인 경우에는 반복하여 연신하면 좋다.
연신후의 선형소자의 외부직경으로서는 1mm 이하가 바람직하다. 10㎛이하가 보다 바람직하다. 1㎛이하가 더욱 바람직하다. 0.1㎛이하가 가장 바람직하다.
(실시예 12)
도 11에 실시예 12를 나타낸다.
본 실시예에서는 단면이 사각형이 되도록 원료재료를 압출에 의해 선형으로 형성하여 중간 선형압출체(111)를 제조한다(도 11a). 다른 단면형상으로 압출하여도 좋다.
이어서, 중간 선형압출체(111)를 단면에서의 가로방향 혹은 단면 세로방향으로 연장하여 연장체(112)를 형성한다(도 11b). 도면에서는 도면상 가로방향으로 연장시킨 예를 나타내고 있다.
계속하여, 연장체(112)를 길이방향으로 평행하게 적절한 수로 절단하여 단위연장체(113a,113b,113c,113d)를 복수개 제조한다. 한편, 절단하지 않고 다음 공정으로 이동하여도 좋다.
그리고, 단위연장체를 적절한 형상으로 가공한다. 도면에 나타내는 예에서는 링모양(도 11d), 나선모양(도 11e), 이중 링모양(도 11f)으로 가공하고 있다.
이어서, 중공부(114a,114b,114c,114d)에 적절한 재료를 채워넣는다. 단위연장체가 반도체 재료인 경우에는 전극재료를 채워넣는다. 물론, 링모양 등으로 가공한 이후가 아니라, 링모양으로 가공하는 동시에 채워넣어도 좋다.
또한, 도 11f에 나타내는 바와 같은 이중 구조인 경우, 단위연장체(114c)와 단위연장체(114d)는 서로 다른 재료를 사용하여도 좋다.
한편, 압출 후(도 11a), 연장 후(도 11b), 절단 후(도 11d)에 그 표면에 다른 재료를 코팅해 두어도 좋다. 예를 들어, 담그기(dipping), 증착, 도금 그 밖의 방법에 의해 코팅하면 좋다. 코팅하는 재료는 제조하는 소자의 기능에 따라 적절히 선택할 수 있다. 반도체 재료, 자기 재료, 도전성 재료, 절연성 재료 모두 좋다. 또한, 무기재료, 유기재료 어느 것이든 좋다.
본 실시예에서, 연장체 재료로서 도전성 폴리머를 사용한 경우에는, 분자 체인의 길이방향은 연장방향인 도면상의 좌우방향을 향하도록 한다. 때문에, 링모양으로 가공한 후에는 도 11g에 나타내는 바와 같이 분자 체인의 길이방향이 원주방향을 향하게 된다. 따라서, 전자는 반경방향으로 홉핑하기 쉬워진다.
또한, 링모양으로 가공하는 경우, 개구(115)를 설치해두면, 이 개구를 예를 들어, 전극 등의 추출구로서 사용할 수 있다. 선형소자끼리를 짜 집적장치로 할 때의 선형소자끼리의 접속부로 할 수도 있다. 또한, 다른 영역과의 접합면으로서 사용할 수도 있다.
한편, 링모양 등으로 가공한 후에는, 원하는 단면영역을 가지는 선형소자를 완성시키기 위한 중간체로서 이 링모양 등을 가지는 선형체를 사용할 수 있다.
도 11h에 나타내는 바와 같이, 선형체의 길이방향의 적절한 위치에 주기적 혹은 비주기적으로 잘록한 부분(단면의 외부직경의 형상이 다른 부분과 다른 부분)(117)을 설치해 두어도 좋다. 길이방향과 수직하게 다른 선형소자를 짜넣은 경우, 이 잘록한 부분을 위치결정용 눈금으로서 이용할 수 있다. 이러한 잘록한 부분의 형성은 본 실시예에 한정되지 않고, 다른 선형소자에도 적용할 수 있다.
한편, 분자 체인의 원주 방향으로의 배향율은 50% 이상으로 하는 것이 바람직하다. 70% 이상으로 하는 것이 보다 바람직하고, 이에 의해 뛰어난 특성의 선형소자를 얻을 수 있다.
(실시예 13)
도 12에 단면형상이 간헐적으로 형성되어 있는 소자의 제조방법예를 상기 실시예에서도 설명하였지만, 본 실시예에서는 압출형성의 경우에서의 다른 제조예를 나타낸다.
한편, 도 12에는 회로소자를 형성하는 영역의 일부 영역만을 나타낸다.
도 12a는 반도체 재료를 사출할 때 a로 나타내는 타이밍에만 반도체 재료를사출하는 것이다. 도선 재료를 연속적으로 사출하고, 반도체 재료를 간헐적으로 사출하여 도선과 반도체를 동시에 형성하여도 좋다. 또한, 도선부분을 맨 처음에 형성하고, 도선을 주행시키면서 도선의 주위에 반도체 재료를 간헐적으로 사출하여도 좋다.
도 12b에 나타내는 예에서는 맨 처음에 선형 반도체 혹은 절연체를 형성하고, 그 후 길이방향으로 간헐적으로 도전체를 증착 등에 의해 코팅함으로써, 길이방향으로 서로 다른 단면 영역을 가지는 부분을 설치하는 것이다.
도 12c에 나타내는 예에서는, 먼저 유기재료를 선형으로 형성한다. 그리고 길이방향으로 간헐적으로 광을 조사하여, 조사한 부분에 광중합을 일으킨다.
이에 의해, 길이방향으로 서로 다른 단면 영역을 가지는 부분을 형성할 수 있다.
도 12d에서는 α가 광투과성 도전성 폴리머이고, β가 광경화성 도전성 폴리머이며, 이들로 이루어지는 2층을 일체로 압출에 의해 형성한 중간선형체를 나타낸다. 이 중간선형체를 주행시키면서 간헐적으로 광을 조사하면 a부분이 광경화를 일으킨다. 이에 의해 길이방향으로 서로 다른 단면 영역을 가지는 부분을 형성할 수 있다.
도 12e는 이온 조사를 사용하는 예이다. 선형체를 주행시키고, 그 도중에 조사장치를 설치해 둔다. 이온조사로 이온을 간헐적으로 조사한다. 이온의 조사는 모든 방향으로부터 행하여도 좋고, 소정 방향에서만 행하여도 좋다. 형성하려는 단면영역에 따라 적절히 결정하면 좋다. 또한, 이온의 사정거리도 적절히 결정하면 좋다.
이온조사 장치의 하류에 가열장치를 설치해 두고, 이온 조사 후의 선형체를 가열한다. 가열에 의해 이온이 조사된 부분은 별도의 조직이 된다.
모든 방향에서 조사한 경우에는 전체면이 별도의 조직이 된다. 또한, 소정 방향에서만 이온을 조사한 경우에는 그 부분만이 다른 조직이 된다.
한편, 도 12에 나타내는 예에서는 이온의 조사대상인 중간선형체가 1층 구조인 경우를 나타내었지만, 경우에 따라 이온이 조사된 부분은, 2층 구조에서도 이온 조사시의 사정거리를 제어함으로써 내부에만 이온을 주입할 수도 있다. 열처리에 의해 조사된 내부에 별도의 조직을 형성할 수 있다.
중간선형체로서 실리콘 선형체를 사용하고, O이온을 주입하면 SiO2영역을 형성할 수 있다. 사정거리를 제어하면 이른바 BOX(매립산화막)를 형성할 수 있다. 한편, 간헐적으로 별도의 단면영역을 형성하는 경우로서 BOX를 설명하였지만, BOX는 길이방향 전체 영역에 형성하여도 좋다.
(응용예 1)
본 예는 복수의 선형소자를 짜넣음으로써 집적회로를 형성하는 예이다.
도 13에 집적회로의 예를 나타낸다.
도 13에 나타내는 집적회로는 DRAM 타입의 반도체 메모리이다. DRAM 메모리는 가로세로로 배열된 메모리셀로 이루어지며, 그 회로를 도 13a에 나타낸다.
하나의 셀은 MOSFET(209a1)와 컨덴서(207)로 이루어진다. 하나하나의 셀에는비트선(S1,S2……)과, 워드선(G1,G2……)의 도선이 이어져 있다.
도 13b에 나타내는 바와 같이, 이 셀을 MOSFET 선형소자(209a1)와 컨덴서 선형소자(207)로 구성한다. MOSFET 선형소자를 열의 수만큼 준비한다.
이 MOSFET(209a1)는 중심부로부터 바깥둘레를 향하여 게이트 전극(201), 절연층(202), 소스·드레인(204,205), 반도체층(203)이 차례로 형성되어 있다.
또한, 길이방향에서는 소자분리 영역(210)이 형성되어 있다. 단, 게이트 전극(201)은 하나의 선형체를 관통하고 있다. 즉, 하나의 게이트 전극을 공통의 워드선으로 하여, 하나의 선형체에는 복수의 MOSFET(209a1, 209b1……)가 길이방향으로 형성되어 있다.
또한, 도 13a의 MOSFET(209a2,a3……)도 마찬가지로 선형소자에 의해 구성한다.
한편, 이 MODFET 선형소자는 고분자 재료로 구성하는 것이 바람직하다.
또한, 소스 영역(204)의 추출부는 도 13c에 나타내는 바와 같이 직경 방향으로 돌출되어 있다. 이것은 비트선(S1)과의 컨택트를 용이하게 하기 위한 것이다. 또한, 도 13d에 나타내는 바와 같이, 드레인 영역(205)도 직경방향으로 돌출되어 있다. 이 돌출위치는 드레인과 소스로 길이방향에서 어긋나 있다.
한편, 컨덴서 선형소자(207)는 중심으로부터 전극, 절연층, 전극이 바깥쪽을 향하여 순차 형성되어 있다.
S1는 비트선이며, 선형상을 하고 있다. 재료로서는 도전성 폴리머를 사용하는 것이 바람직하다. 이 비트선(S1206)을 소스부(204)에 감아 소스(204)와 컨택트되어 있다. 이 비트선(S1)은 MOSFET(209a2,a3……)를 각각 구성하는 선형 MOSFET소자의 소스영역에 감겨 있다.
또한, 드레인 영역(205)과 컨덴서(207)는, 선형 도전성 폴리머(210)에 의해 접속되어 있다.
한편, 도 13에 나타내는 예에서는 컨덴서를 별도의 선형소자로 하였지만, MOSFET가 형성되어 있는 선형체의 적절한 위치에 설치해 두어도 좋다. 이에 의해 사용하는 선형소자의 수가 적어져, 집적도를 한층 높일 수 있다. 또한, 컨덴서를 도전성 폴리머(210)로 접속하는 것이 아니라, MOSFET 선형소자에 도전성 접착제 등을 사용하여 직접 접합시켜도 좋다.
이와 같이 선형소자를 가로세로로 짜넣은 후, 전체를 절연성 재료로 피복하여 도전부의 리크를 방지하면 좋다.
한편, 컨덴서 대신에 다이오드를 사용하여도 좋다.
(응용예 2)
본 예에서는 복수의 선형소자를 묶음으로써 형성한 집적회로를 나타낸다.
본 예에서도 MOSFET 선형소자를 사용하는 예를 나타낸다. 물론 다른 선형소자를 사용하여도 좋다.
MOSFET 선형소자를 복수개 준비한다.
각 선형소자의 단면에 신호입력소자를 형성해두고 묶으면, 각종 정보를 감지할 수 있게 된다. 예를 들어, 광센서, 이온 센서, 압력 센서 등을 설치해두면, 인간의 오감에 대응한 정보를 감지할 수 있다.
예를 들어, 100종류의 신호에 대응한 센서를 종래의 기판형 반도체 집적회로에서 형성하려고 하면, 100번의 포토리소 공정을 반복하여 제조해야 한다. 그런데, 선형소자의 단면을 이용하는 경우에는 이러한 포토리소 공정을 반복하지 않고 간단하게 100종류의 신호에 대응할 수 있는 센서가 가능해진다. 또한, 고밀도의 센서를 얻을 수 있다.
(응용예 3)
예를 들어, 아래에 설명하는 바와 같이 광기전력 집적장치로서 적용할 수 있다.
pin구조를 가지는 선형소자를 묶거나, 비틀거나, 또는 짜넣음으로써 광기전력 장치로 할 수 있다. 한편, pin층은 도전성 폴리머에 의해 구성하는 것이 바람직하다. 또한, 증감제를 첨가해두는 것이 바람직하다.
예를 들어, 선형소자를 짜넣음으로써 천을 만들어, 이 천으로 의복을 만들 수도 있다. 이 경우, 선형소자 전체가 수광 영역이 되어 360°의 각도로부터 입사광을 받을 수 있다. 뿐만 아니라, 삼차원적으로 광을 수광할 수 있어, 수광 효율이 뛰어난 광기전력 소자를 얻을 수 있다.
또한, 광의 취입 효율도 매우 높다. 즉, 선형소자에 입력되지 않고 반사된 광도 천 안으로 취입되어 반사를 반복함으로써 다른 선형소자에 입력된다. 한편, 상기 선형소자는 압출 가공에 의해 형성하는 것이 바람직하다.
각 소자로부터의 전극을 집적전극에 접속하고, 이 집전전극에 접속단자를 설치해두면 좋다.
또한, 의복의 안쪽에 축전지를 끼워넣어 두면, 어두운 곳에서도 전기를 이용할 수 있다.
또한, 발열체를 의복에 구비해 두면, 난방효과를 가지는 의복이 가능해진다.
더욱이, 선형 발열체를 절연층으로 피복하고, 선형 광기전력 소자와 함께 천모양으로 짜넣으면 난방효과를 가지는 의복을 제조할 수 있다.
또한, 선형소자를 원하는 형상의 기재에 심어 태양전지로 할 수 있다. 즉, 선형소자를 보풀이 일어난 상태 혹은 고슴도치와 같은 상태로 심음으로써, 광 취입 효율이 매우 좋은 태양전지를 만들 수 있다.
통신위성에서는 전체 중량의 경량화가 요구되고 있다. 상기 태양전지는 매우 가볍기 때문에, 통신위성에서의 발전장치로서 유효하다.
가뇨성을 가지고 있기 때문에 임의의 형상에 맞출 수 있으며, 통신위성의 본체 바깥면에 접착제를 사용하여 접착할 수 있다.
한편, 인간의 머리 형상에 맞춘 기재의 표면에 선형 광기전력 소자를 심으면, 발전기능을 가지는 인공 가발을 만들 수 있다.
또한, 극세 선형소자를 사용하는 경우에는, 스웨이드(suede) 효과를 가져, 피혁조의 표면으로 할 수 있다. 이러한 선형소자에 의해 가방을 만들 수도 있다. 즉, 발전기능을 가지는 가방을 만들 수 있다.
(응용예 4)
도 14에 다른 응용예를 나타낸다.
본 예에서는 게이트 전극을 절연층으로 피복한 선형체의 적절한 위치에 선형 소스전극과 드레인 전극을 접촉시킨다. 소스전극의 접촉부와 드레인 전극의 접촉부에 걸친 범위에 유기반도체 재료를 도포한다.
또한, 도 15에 나타내는 바와 같이, 선형 소스전극 혹은 드레인 전극을 게이트 전극을 절연층으로 피복한 선형체에 1회 내지 여러 번 감아도 좋다. 이에 의해, 충분한 접촉을 얻을 수 있으며, 선형체에 잘록한 부분을 형성하여 두면, 소스·드레인 전극을 감을 때 위치결정에 편리하다.
도 16에 나타내는 바와 같이, 소스전극·드레인 전극은 적당한 선형체에만 접촉시킬 수도 있다(A 점). 또한, 소스·드레인 전극 사이를 더욱이 다른 도선으로 접속할 수 있다(B 점).
도 16에서는 하나의 열을 예로 들고 있지만, 복수개의 열을 배치하는 것도 가능하다. 이 경우, 삼차원적으로 접속하면 좋다.선형체, 소스전극, 드레인전극은 가뇨성이 있기 때문에, 원하는 위치에서 원하는 방향으로 구부릴 수 있다.
선형체로서 예를 들어, MOSFET 선형소자 등을 사용하여, 삼차원적으로 원하는 위치에서 서로 접속시키면, 원하는 논리회로를 조립할 수 있다. 종래의 반도체 기판을 기본구성으로 한 경우에는, 전류 유로가 길어지지 않을 수 없지만, 선형소자를 사용하면 전류의 유로를 매우 짧게 할 수 있어, 매우 빠른 논리회로를 구성할 수 있게 된다.
(실시예 14)
도 17에 실시예 14를 나타낸다.
도 17a에 나타내는 바와 같이, 본 실시예의 선형소자에서는 중심부에 중심전극(3000)을 가지고, 상기 중심전극(3000)의 바깥둘레에 절연층(3004)이 형성되며, 상기 절연층(3004)의 바깥둘레에 소스 영역(3001a,3001b,3001c,3001d)과 드레인 영역(3002a,3002b,3002c,3002d)의 쌍이 여러 쌍(3005a,3005b,3005c,3005d) 형성되어 있는 반도체층(3003)이 형성되어 있다.
도 17a에 나타내는 선형소자의 등가회로를 도 17b에 나타낸다.
본 예에서는 중심전극(3000)이 게이트 전극으로 되어 있다. 또한, 중심전극(3000)은 공통전극으로 되어 있다. 즉, 4개의 소스·드레인의 쌍(3005a,3005b, 3005c,3005d)의 공통전극으로 되어 있다. 게이트 전극을 하나만 가짐으로써, 4쌍의 MOSFET를 하나의 선형체에 작성할 수 있게 된다. 물론, 소스·드레인의 쌍은 4개로 한정되지 않고, 2개 이상의 복수개를 형성하면 좋다.
도 17c는 소스를 공통라인으로 묶은 경우의 등가회로이다. 선형체의 위 또는 아래의 단면에서 소스를 묶으면 좋다. 또한, 선형체의 길이방향 중간부에 노출부를 형성해두고, 그곳에서 묶어도 좋다.
도 17d는 드레인을 공통라인으로 묶은 경우의 등가회로이다. 드레인끼리의 결합은 소스의 경우와 마찬가지로 하면 된다.
본 예의 소자는 예를 들어, 상술한 사출성형에 의해 제조할 수 있다.
(실시예 15)
도 18에 실시예 15를 나타낸다.
도 18a에 나타내는 바와 같이, 본 실시예의 선형소자는 중심부에 전극(3100)을 가지고, 상기 중심전극(3100)의 바깥둘레에 절연층(3103a)이 형성되며, 상기 절연층(3103a)의 바깥둘레에 반도체층(3104b, 3104c)과 절연층(3103b, 3103c)이 교차로 복수층 형성되어, 두번째 층부터 바깥쪽의 각 반도체층에는 소스 영역(3102b)과 드레인 영역(3101b)의 쌍이 한 쌍 이상 형성되는 동시에, 상기 소스 영역(3102b)과 드레인 영역(3101b)의 사이에, 안쪽 반도체층에서의 드레인 영역(3101a) 내지 드레인 전극이 위치하도록 구성되어 있다.
도 18b에 도 17a의 소자의 등가회로를 나타낸다.
본 예에서는 안쪽 둘레에서의 드레인 출력이, 바깥쪽 둘레에서의 반도체층의 입력이 된다. 따라서, 하나의 게이트(중심전극(3100))로 여러개의 신호를 병렬 처리할 수 있게 된다.
도 18c는 하나의 반도체층에 복수의 MOSFET를 형성한 경우의 등가회로이다. 이와 같이, 본 예에 따르면 매우 집적도가 높은 집적회로를 형성할 수 있게 된다.
(실시예 16)
도 19에 실시예 16을 나타낸다.
본 실시예는 반도체층(3200)의 중심에 소스 영역(3201)을 가지고, 상기 소스 영역(3201)의 둘레에 반도체층을 통하여 둘레방향으로 간헐적으로 배열된 복수의 게이트 전극(3202a, 3202b, 3202c, 3202d, 3202e, 3202f)를 가지며, 상기 반도체층(3200)의 바깥둘레에 드레인 영역(3203)을 가진다.
본 예에 따른 소자의 제조예를 도 19의 ①~⑤에 나타낸다.
먼저, 소스용 선(3201)을 준비한다. 소스용 선으로서는 예를 들어, 은, 금 그 밖의 도전성 재료를 사용하면 좋다.
이어서, 딥 코팅법 등으로 소스용 선(3201)의 표면에 반도체층을 피복한다. 반도체로서는 상술한 유기반도체가 바람직하다.
한편, 게이트 전극을 복수개 준비하고, 이 게이트 전극을 평면위에 소정의 간격을 가지고 배치한다.
반도체층을 피복한 후, 반도체층이 반건조 상태인 시점에서, ③에 나타내는 바와 같이, 게이트 전극 위를 굴린다. 이에 의해, 반도체층의 표면에 원하는 간격으로 게이트 전극이 둘레모양으로 배치된 중간체가 형성된다.
이어서, 게이트 전극이 형성된 중간체의 표면에 딥 코팅법 등으로 반도체층을 형성한다.
이어서, 금 등으로 이루어지는 드레인 전극을 증착법 등으로 반도체층의 바깥둘레에 형성한다.
(실시예 17)
선형소자에 대해서는 각종 목적을 가지고 열처리가 이루어진다. 또한, 선형소자에 도펀트의 주입이 행해진다.
도 20은 서로 다른 온도에서 열처리하거나, 서로 다른 도펀트를 주입하는 것이 가능한 장치를 나타내는 도면이다.
본 장치는 복수의 파이프(2200a,2200b)가 다단으로 배치되어 있으며, 선형소자(2202)가 다단으로 배치된 파이프(2200a,2200b)를 관통하여 들어가도록 되어 있다.
예를 들어, 선형소자(2202)의 A부분에 산화막을 형성하고 싶은 경우에는, 선형소자(2202)의 이동을 중지하고, 파이프(2200a)에 가열된 산화성 가스를 도입하면 된다. 혹은 도펀트를 포함하는 가스를 도입하면 A부분에 도펀트를 주입할 수 있다. 따라서, 길이방향으로 서로 다른 단면 영역을 가지는 선형소자를 작성할 수 있다.
또한, 선형소자(2202) 전체를 열처리하고 싶은 경우에는, 선형소자를 계속 이동시키는 계속한 상태에서 파이프(2200a)에 가열된 불활성 가스를 도입하면 된다. 예를 들어, 도펀트를 주입한 후 도펀트를 확산하기 위한 열처리를 사용할 수 있다.
또한, 파이프(2200a)와 파이프(2200b)에는 같은 가스를 흘려도 좋고 서로 다른 가스를 흘려도 좋다. 같은 가스를 흘리는 경우이더라도 가스 온도를 서로 다르게 하여도 좋고, 같은 온도로 하여도 좋다.
한편, 파이프(2200a)와 파이프(2200b) 사이는 밀폐상태로 하고, 밀폐공간으로부터 배기할 수 있도록 해두는 것이 바람직하다. 이에 의해, 리크가스가 외부로 빠져 나가는 것을 방지할 수 있다.
가스로서는 예를 들어, 디보란(diborane) 가스를 흘려도 좋다. 이 경우, 선형소자는 액상을 통과하고 있기 때문에, 예를 들어 도핑이 가능하다. 즉, 도 20에 나타내는 바와 같은 간단한 장치이어도 도핑할 수 있다.
한편, 선형소자로의 열처리는, 적당한 접합이나 액정성을 얻는 것을 목적으로 하는 열처리, 도펀트의 확산을 목적으로 하는 열처리, 그 밖의 열처리를 예로들 수 있다.
형상에 한정되지 않고, 유연성 내지 가뇨성을 가져, 임의의 형상의 각종 장치를 작성할 수 있는 선형소자 및 그 제조방법을 제공할 수 있다.

Claims (52)

  1. 회로소자가 길이방향으로 연속적으로 또는 간헐적으로 형성되어 있는 것을 특징으로 하는 선형소자.
  2. 회로를 형성하는 복수의 영역을 가지는 단면이 길이방향으로 연속적으로 또는 간헐적으로 형성되어 있는 것을 특징으로 하는 선형소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 소자는 에너지 변환소자인 것을 특징으로 하는 선형소자.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 소자는 전자 회로소자 내지 광 회로소자인 것을 특징으로 하는 선형소자.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 소자는 반도체 소자인 것을 특징으로 하는 선형소자.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 소자는 다이오드, 트랜지스터 또는 사이리스터인 것을 특징으로 하는선형소자.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 소자는 발광 다이오드, 반도체 레이저 또는 수광 디바이스인 것을 특징으로 하는 선형소자.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 소자는 DRAM, SRAM, 플래쉬 메모리, 그 밖의 메모리인 것을 특징으로 하는 선형소자.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 소자는 광기전력 소자인 것을 특징으로 하는 선형소자.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 소자는 이미지 센서 소자 또는 이차 전지 소자인 것을 특징으로 하는 선형소자.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    종단면 형상이 원형, 다각형, 별모양, 초승달모양, 꽃잎, 문자형상, 그 밖의 임의의 형상을 가지고 있는 것을 특징으로 하는 선형소자.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    선 측면에 복수의 노출부를 가지고 있는 것을 특징으로 하는 선형소자.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 선형소자는 그 전부 또는 일부가 압출 가공에 의해 형성된 것인 것을 특징으로 하는 선형소자.
  14. 제 13 항에 있어서,
    상기 선형소자는 그 일부 또는 전부를 압출 가공한 후, 다시 연신가공함으로써 형성된 것인 것을 특징으로 하는 선형소자.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 선형소자는 압출 가공한 후, 다시 연장 가공된 것인 것을 특징으로 하는 선형소자.
  16. 제 15 항에 있어서,
    상기 연장 가공한 후, 링모양 또는 나선형으로 형성한 것을 특징으로 하는 선형소자.
  17. 제 16 항에 있어서,
    상기 링은 다중 링인 것을 특징으로 하는 선형소자.
  18. 제 17 항에 있어서,
    상기 다중 링은 서로 다른 재료로 이루어지는 것을 특징으로 하는 선형소자.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    링 또는 나선의 일부가 노출부로 되어 있는 것을 특징으로 하는 선형소자.
  20. 제 16 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 링 또는 나선의 공핍부의 일부 또는 전체에 다른 재료를 충진한 것을 특징으로 하는 선형소자.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    외부직경이 10mm이하인 것을 특징으로 하는 선형소자.
  22. 제 1 항 내지 제 21 항 중 어느 한 항에 있어서,
    외부직경이 1mm이하인 것을 특징으로 하는 선형소자.
  23. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    외부직경이 1㎛이하인 것을 특징으로 하는 선형소자.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
    어스펙트비가 10이상인 것을 특징으로 하는 선형소자.
  25. 제 1 항 내지 제 24 항 중 어느 한 항에 있어서,
    어스펙트비가 100이상인 것을 특징으로 하는 선형소자.
  26. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    단면내에 게이트 전극영역, 절연영역, 소스 및 드레인 영역, 반도체 영역이 형성되어 있는 것을 특징으로 하는 선형소자.
  27. 제 26 항에 있어서,
    중심에 게이트 전극영역을 가지고, 그 바깥쪽에 절연영역, 소스 및 드레인 영역, 반도체 영역이 순서대로 형성되어 있는 것을 특징으로 하는 선형소자.
  28. 제 26 항에 있어서,
    중심에 중공 영역 내지 절연영역을 가지고, 그 바깥쪽에 반도체 영역을 가지고, 상기 반도체 영역 안에 일부가 바깥쪽으로 노출하도록 소스 및 드레인 영역을 가지며, 그 바깥쪽으로 절연영역 및 게이트 전극영역을 가지는 것을 특징으로 하는선형소자.
  29. 제 1 항 내지 제 26 항 중 어느 한 항에 있어서,
    적어도 pn 접합 내지 pin 접합을 가지는 영역이 단면안에 형성되어 있는 것을 특징으로 하는 선형소자.
  30. 제 1 항 내지 제 29 항 중 어느 한 항에 있어서,
    상기 회로를 형성하는 반도체 영역은 유기반도체 재료로 이루어지는 것을 특징으로 하는 선형소자.
  31. 제 30 항에 있어서,
    상기 유기반도체 재료는 폴리티오펜, 폴리페닐렌인 것을 특징으로 하는 선형소자.
  32. 제 1 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 회로를 형성하는 도전성 영역은 도전성 폴리머로 이루어지는 것을 특징으로 하는 선형소자.
  33. 제 32 항에 있어서,
    상기 도전성 폴리머는 폴리아세틸렌, 폴리페닐렌비닐렌, 폴리피롤인 것을 특징으로 하는 선형소자.
  34. 제 1 항 내지 제 33 항 중 어느 한 항에 있어서,
    길이방향의 임의의 위치에 서로 다른 회로 소자가 형성되어 있는 것을 특징으로 하는 선형소자.
  35. 제 1 항 내지 제 34 항 중 어느 한 항에 있어서,
    길이방향의 임의의 위치에 회로소자 분리영역을 가지는 것을 특징으로 하는 선형소자.
  36. 제 1 항 내지 제 35 항 중 어느 한 항에 있어서,
    길이방향의 임의의 위치에 단면의 외부직경 형상이 서로 다른 부분을 가지는 것을 특징으로 하는 선형소자.
  37. 제 1 항 내지 제 36 항 중 어느 한 항에 있어서,
    도전성 폴리머에 의해 영역의 일부가 구성되며, 분자 체인의 길이방향 배향율이 50% 이상인 것을 특징으로 하는 선형소자.
  38. 제 1 항 내지 제 36 항 중 어느 한 항에 있어서,
    도전성 폴리머에 의해 영역의 일부가 구성되며, 분자 체인의 길이방향 배향율이 70% 이상인 것을 특징으로 하는 선형소자.
  39. 제 16 항 내지 제 20 항 중 어느 한 항에 있어서,
    도전성 폴리머에 의해 영역의 일부가 구성되며, 분자 체인의 원주방향 배향율이 50% 이상인 것을 특징으로 하는 선형소자.
  40. 제 16 항 내지 제 20 항 중 어느 한 항에 있어서,
    도전성 폴리머에 의해 영역의 일부가 구성되며, 분자 체인의 원주방향 배향율이 70% 이상인 것을 특징으로 하는 선형소자.
  41. 회로소자를 형성하는 영역을 형성하는 재료를 용해, 용융 또는 겔화하여, 상기 재료를 원하는 형상으로 선형으로 압출하는 것을 특징으로 하는 선형소자의 제조방법.
  42. 제 41 항에 있어서,
    상기 영역의 일부가 도전성 폴리머에 의해 형성되어 있는 것을 특징으로 하는 선형소자의 제조방법.
  43. 제 41 항 또는 제 42 항에 있어서,
    상기 압출 후 다시 연신가공하는 것을 특징으로 하는 선형소자의 제조방법.
  44. 제 41 항 또는 제 42 항에 있어서,
    상기 압출가공 후 다시 연장가공하는 것을 특징으로 하는 선형소자의 제조방법.
  45. 제 43 항에 있어서,
    상기 연신가공 후 다시 연장가공하는 것을 특징으로 하는 선형소자의 제조방법.
  46. 제 44 항 또는 제 45 항에 있어서,
    상기 연장가공 후, 링 모양으로 형성하는 것을 특징으로 하는 선형소자의 제조방법.
  47. 제 41 항 내지 제 46 항 중 어느 한 항에 있어서,
    중심으로부터 바깥쪽으로 다층으로 적층된 선형소자의 제조방법으로서, 중심층을 압출에 의해 실모양으로 형성하여 일차 실 형상체로 하고, 이어서 상기 일차 실 형상체를 주행시키면서, 표면에 바깥쪽 층의 원료를 사출하여 바깥쪽의 층을 차례로 형성하는 것을 특징으로 하는 선형소자의 제조방법.
  48. 제 47 항에 있어서,
    도전성 폴리머의 압출 시, 주행속도와 분출속도의 차이를 20m/sec 이상으로 하는 것을 특징으로 하는 선형소자의 형성방법.
  49. 제 1 항 내지 제 40 항 중 어느 한 항에 기재된 선형소자를 길이방향으로 수직하게 얇게 잘라 분리하여 이루어지는 소단위의 선형소자.
  50. 제 1 항에 있어서,
    중심부에 전극을 가지고, 상기 중심전극의 바깥둘레에 절연층이 형성되며, 상기 절연층의 바깥둘레에 소스영역과 드레인 영역의 쌍이 복수쌍 형성되어 있는 반도체층이 형성되어 있는 것을 특징으로 하는 선형소자.
  51. 제 1 항에 있어서,
    중심부에 전극을 가지고, 상기 중심전극의 바깥둘레에 절연층이 형성되며, 상기 절연층의 바깥둘레에 반도체층과 절연층이 번갈아 복수층 형성되고, 각 반도체층에는 소스 영역과 드레인 영역의 쌍이 한쌍 이상 형성되는 동시에, 소스 영역과 드레인 영역 사이에, 안쪽 층에서의 드레인 영역 내지 드레인 전극이 위치하도록 구성되어 있는 것을 특징으로 하는 선형소자.
  52. 제 1 항에 있어서,
    반도체층의 중심에 소스전극을 가지고, 상기 소스전극의 주위에 반도체층을통하여 둘레방향으로 간헐적으로 복수의 게이트 전극을 가지며, 상기 반도체층의 바깥둘레에 드레인 전극을 가지는 것을 특징으로 하는 선형소자.
KR10-2004-7017366A 2002-05-02 2003-05-02 선형소자 및 그 제조방법 KR20040101568A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002131011 2002-05-02
JPJP-P-2002-00131011 2002-05-02
PCT/JP2003/005620 WO2003094237A1 (fr) 2002-05-02 2003-05-02 Element lineaire et procede de fabrication correspondant

Publications (1)

Publication Number Publication Date
KR20040101568A true KR20040101568A (ko) 2004-12-02

Family

ID=29397337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7017366A KR20040101568A (ko) 2002-05-02 2003-05-02 선형소자 및 그 제조방법

Country Status (7)

Country Link
US (2) US7491613B2 (ko)
JP (1) JP5016190B2 (ko)
KR (1) KR20040101568A (ko)
CN (1) CN1650433B (ko)
AU (1) AU2003231387A1 (ko)
TW (1) TW200308103A (ko)
WO (1) WO2003094237A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101579101B1 (ko) * 2014-06-17 2015-12-21 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치
WO2015194815A1 (ko) * 2014-06-17 2015-12-23 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095812A1 (ja) * 2005-03-09 2006-09-14 Ideal Star Inc. 線状発光素子及び表示装置
US7511344B2 (en) * 2007-01-17 2009-03-31 International Business Machines Corporation Field effect transistor
FR2941089B1 (fr) * 2009-01-15 2011-01-21 Commissariat Energie Atomique Transistor a source et drain filaires
JP5941625B2 (ja) * 2011-06-01 2016-06-29 太陽工業株式会社 膜状太陽光発電装置
KR101914514B1 (ko) 2017-02-08 2018-11-05 서울대학교산학협력단 섬유형 트랜지스터, 이의 제조방법 및 섬유형 트랜지스터를 포함하는 직물형 집적 회로
TWI658472B (zh) * 2017-04-28 2019-05-01 吳政雄 複合導電體結合之電導體及其製造方法
WO2021095172A1 (ja) 2019-11-13 2021-05-20 エスユウテック株式会社 串刺し装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129179A (ja) * 1984-07-19 1986-02-10 Oki Electric Ind Co Ltd 繊維状光電変換素子
DE3700792C2 (de) * 1987-01-13 1996-08-22 Hoegl Helmut Photovoltaische Solarzellenanordnung und Verfahren zu ihrer Herstellung
JP2721183B2 (ja) * 1988-07-20 1998-03-04 キヤノン株式会社 非線形光学素子
JP3135899B2 (ja) 1989-06-06 2001-02-19 株式会社リコー 電気素子
US5719975A (en) 1996-09-03 1998-02-17 Hughes Electronics Optically reconfigurable conductive line element
JP3435304B2 (ja) * 1997-03-13 2003-08-11 株式会社東芝 液晶表示装置
JP3794144B2 (ja) 1997-12-26 2006-07-05 富士ゼロックス株式会社 光半導体素子およびその製造方法
JP2000031006A (ja) 1998-07-08 2000-01-28 Asahi Optical Co Ltd 半導体回路形成装置
JP4039600B2 (ja) 1999-02-22 2008-01-30 クラウソン、ジョセフ、イー、ジュニア ナノ構造デバイス及び装置
JP3217764B2 (ja) 1999-05-28 2001-10-15 株式会社三井ハイテック 円筒状半導体素子を用いた半導体装置
AU777444B2 (en) * 1999-06-21 2004-10-14 Flexenable Limited Aligned polymers for an organic TFT
JP2001077445A (ja) * 1999-06-21 2001-03-23 Sony Corp 機能一次元構造体の製造方法および機能構造体の製造方法
JP2002009290A (ja) * 2000-06-21 2002-01-11 Fuji Xerox Co Ltd 有機電子素子の製造方法、および、該製造方法により製造された有機電子素子
US6437422B1 (en) * 2001-05-09 2002-08-20 International Business Machines Corporation Active devices using threads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101579101B1 (ko) * 2014-06-17 2015-12-21 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치
WO2015194815A1 (ko) * 2014-06-17 2015-12-23 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치
US9733209B2 (en) 2014-06-17 2017-08-15 Korea Institute Of Machinery & Materials Organic semiconductor element, fabrication method thereof, woven and non-woven fabric structures therewith, and semiconductor device therewith

Also Published As

Publication number Publication date
CN1650433A (zh) 2005-08-03
CN1650433B (zh) 2010-08-04
WO2003094237A1 (fr) 2003-11-13
AU2003231387A1 (en) 2003-11-17
TWI335083B (ko) 2010-12-21
JP5016190B2 (ja) 2012-09-05
TW200308103A (en) 2003-12-16
US20050253134A1 (en) 2005-11-17
US8212240B2 (en) 2012-07-03
JPWO2003094237A1 (ja) 2005-09-08
US20090152682A1 (en) 2009-06-18
US7491613B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
JP5731460B2 (ja) 集積装置
US8212240B2 (en) Line element and method of manufacturing line element
US20090083978A1 (en) End face sensor and method of producing the same
KR20040104659A (ko) 태양전지 및 의복
US7755141B2 (en) Complementary MISFET formed in a linear body
CN106158851A (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
JP5107654B2 (ja) 端面センサデバイスの製造方法
CN203445119U (zh) 集成式双向超低电容tvs器件
CN113964197B (zh) 一种低泄漏电流的igbt器件及其制备方法
CN206301790U (zh) 一种双向超低电容瞬态电压抑制器
JP2011254099A (ja) 線状素子
CN100487907C (zh) 线状元件
JP2011243826A (ja) 有機薄膜太陽電池素子、太陽電池モジュールおよび有機薄膜太陽電池素子の製造方法
CN112786600B (zh) 三维存储器、电路芯片及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee