TWI335083B - - Google Patents

Download PDF

Info

Publication number
TWI335083B
TWI335083B TW092112103A TW92112103A TWI335083B TW I335083 B TWI335083 B TW I335083B TW 092112103 A TW092112103 A TW 092112103A TW 92112103 A TW92112103 A TW 92112103A TW I335083 B TWI335083 B TW I335083B
Authority
TW
Taiwan
Prior art keywords
region
linear
semiconductor
layer
source
Prior art date
Application number
TW092112103A
Other languages
English (en)
Other versions
TW200308103A (en
Inventor
Yasuhiko Kasama
Kenji Omote
Original Assignee
Ideal Star Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Star Inc filed Critical Ideal Star Inc
Publication of TW200308103A publication Critical patent/TW200308103A/zh
Application granted granted Critical
Publication of TWI335083B publication Critical patent/TWI335083B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

1335083
五、發明說明（1) 發明所屬之技術領域： 本發明是有關於一種線狀元件及其製造方法 先前技 S 也積極 試發展 铁 基板作 度也會 此 料之導 缺 技術® 配置於 因 法，其 任意形 電路製 集化與 積集化 置均以 製造方 且，裝 絹的表 亦為眾 未揭露 性纖維 之目的 制，具 置。 術： 前利用積體 致力於高積 三度空間的 而，任何裝 為基材，其 有限度。而 外，於棉或 電性纖維， 而，習知尚 而且，導電 中心。 此，本發明 形狀不受限 狀之各種裝 造之各種裝 高密度化的 技術。 硬式基板作 法勢必會受 置亦會受限 面電鍍或包 所熟知之J 於-條4 也以棉線或 係提供〜蘇 有柔軟性與 置相當的普及’各界 開發。其中界者正嘗 為基材。既然以硬式 到一定的限制，積集 於某些特定之形狀。 覆上金或銀等導電材 術〇 内部形成f路元件的 絹線作為基松&的 材，線則 線狀元件；^ A 可撓性以製造方
發明内容： 本發明提供一種線狀元件，发 連續或間隔性地形成有電路元件’、特徵在於 本發明又提供一種線狀元件j 上連續或間隔性地形成有具有電其特徵在 ^ <複數區 於長方向上
於： 域42向
1335083 五、發明說明（2) 再者，本發明提供一種線狀元件之製造方法，其特徵 在於：將形成電路元件區域之材料形成溶解、熔融或膠質 狀態；押出上述材料成線狀，並形成所需之形狀。 · 亦即，本發明具有複數區域，而於其中一個剖面内形 成有電路。 另外，本發明亦包括前端為針狀或其他形狀之線狀元 件。 (電路元件） 在此，電路元件例如為能量轉換元件。能量轉換元件 為一種能將光能轉換成電能、將電能轉換成光能之元件。4 例如電子電路、磁性電路或光電路元件。電路元件與只傳 送信號的光纖不同，而且也與導線不同。 電路元件例如為電子電路元件或光電路元件。更具體 地說，例如為半導體元件。 以習知之製程技術的差異來分類，電路元件例如為分 離式半導體、光電元件、記憶體等。 具體地說，分離式半導體例如為二極體、電晶體（雙 載子電晶體、FET、絕緣栅雙載子電晶體）、矽控整流器 等。光電元件例如為發光二極體、半導體雷射、發光裝置 (光電二極體、光電晶體、影像感測器）等。記憶體例如為Μ DRAM、快閃記憶體、SRAM等。 (電路元件之形成） 於本發明中，電路元件係以長的方向連續或間隔性地 形成。
2015-5632-PF(Nl).ptd 第5頁 1335083 五、發明說明（3) < 亦即’於長方向之垂直剖面中具有複數區域，上述複 數區域中具有一個電路元件，上述剖面於長方向上連續
間隔性地形成線狀。 S 例如NPN雙載子電晶體，其係由射極N區、基極p區與 集極P區三個區域所構成。因此，必須使此三個區域於剖 面中可產生區域間之接合來進行配置。 其配置方法例如為從形成中心起以同心圓狀依序配置 各區域的方法。亦即，最好由中心起依序形成射極區、基 極區、集極區❾當然也可考慮其他的配置，例如同一配^ 之拓樸的適當配置。
另外， 接各區域， 上述同心圓 同，於長的 極區形成基 好進行分割 連接於各區 亦可將其由 狀配置各半 方向上連續 極、於集極 後來配置。 域之電極可 前端起埋入 導體區時， 地於射極區 區之外圍形 從線狀元件 各區域中。 較佳與各半 之中心形成 成集極。而 之底面來連 亦即，若以 導體區相 射極、於基 且’基極最 成 上述之NPN雙载子電晶體亦 可利用押出形成法一體形 以上雖以NPN雙载子電b俨蛊〇 , 件也可於剖面内產生電二體數為「例J但㈣ 置，並於長方Θ u ，复數^域間必要之接合來進行配 (連續形成門Λ例如以押出法連續形成該剔面。 L逕.貝办成、間隔性形成） 當連續形成電路元伴睥 -形狀。即俗稱的金太。果：J從哪-剖面來看均為同
1335083
五、發明說明（4) 上述電路元件可於線狀之長方向上連續形成同一 _ 件’亦可間隔性地形成。 疋 (線狀） 本發明之線狀元件之外徑較佳為丨〇Dlm以下，更佳為 5ππη以下’又更佳為1 mm以下，最佳為1 〇仁m以下。經由 伸加工後’可形成至liWm以下，亦可至Olem以下。 了編織線狀元件成布料，外徑則愈小愈好。
當由模具的孔洞中射出形成具有1仁m以下之外徑的極 細線狀體時’有時會產生孔洞的堵塞 '與線狀體的斷炉^ 問題。於上述情形時，首先形成各區域之線狀體。接著 以此線狀體作為島而製造很多個島，並以可溶性物質包 其周圍（海），然後將其以喇叭狀的金屬環綑綁，由小孔同 射出一根線狀體。當島的成分增加，海的成分減少時，^ 製造出極細的線狀體元件。 另一方法中亦可先形成較厚的線狀體元件，之後再於 長的方向上進行延伸。此外，也可藉由喷射氣流，將熔融 狀態之原料形成熔體流動，而形成極細的線狀體。 再者’兩寬比可設定為押出形成之任意值。利用抽絲 技術時’線狀之高寬比較佳為i 〇 〇 〇以上。例如可為丨〇 〇 〇 〇 〇 或1 000 00以上。於切斷後使用時，小單位線狀體之高寬比Ο 可為10〜10000、10以下、1以下、或以下。 (間隔性形成） 當間隔性地形成同一元件時，可形成於長方向上與相 鄰接的元件不同之元件。例如，於長方向上依序形成
2015-5632-PF(Nl).ptd 第7頁 1335083
五、發明說明（5) V MOSFET(l)、元件分隔層（1)、M0SFET (2)、元件分隔層 (2) ......MOSFET(n)、元件分隔層（η)。 此時，MOSFET(k) (k = l-n)與其他M0SFET之長度可為 相同’亦可為不同《並可對應所欲形成之電路元件來作適 當的選擇。另外’元件分隔層之長度也是同樣的。 、 當然M0SFET與元件分隔層之間亦可間隔其他層。 以上雖以M0SFET為例作說明，但當形成另一元件時， 也可間隔性地插入對該另一元件之用途上必需的層。 (剖面形狀） 線狀元件之剖面形狀並不限定於某特定形狀.例如 圓形、多邊形、星形等形狀1外 ： 角之多邊形。 〇攸数】只月馮銳 而且，亦可形成任意的各區 。 1圖所示之結構時，亦可將閘極電極° θ'、p ’例如如第 元件之外側形狀形成為圓形。 生/、或將線狀 若欲增大與鄰接層的接觸面 角之多邊形。 父佳為頂角為銳 此外，於將剖面形狀形成為所 形狀設定為押出模頭之形狀，如 — T，可將所需 當最外層之剖面為星形或 t谷易形成。 出成：後，可例如以浸泡法u 形狀時，於押 之任意材料，並可依據元件之用 S ]隙中填入其他 此外’將剖面形狀為d來改變元件之特性。 政取得線狀元件間的接觸。
2015-5632-PF(Nl).ptd 狀之線狀元件互相嵌合^元件與剖面形狀為凸 1335083 五、發明說明（6) 又當對半導體層進行捧雜時，可於溶融原料中加入不 純物，亦可於押出形成後，維持 介它▲ 户付跟狀逋過真空室，而於真 i 進行不純物的摻雜。此外，當 ::體層並非形成於最外層’而是形成時内部b寺可藉由 :制離子照射能量’而僅對内部之半導體層進行離子植 0 (製造方法 後加工形成） 株在六述製造方法雖以利用押出一體形成具有複數層之元 =，但亦可採用押出形成元件基本區域以形成線狀， 之後利用適當方法對該基本區域進行覆蓋 (原料） 電極、半導體層之材料較佳利用導電性高分子。例如 聚乙炔、聚荦（寡审Kp〇lyacene(oligoacene))、聚噻唑 、^噻吩 '聚（3_曱基噻吩）、寡噻吩（〇lig〇thi〇phene) 、，咯、聚苯胺、聚伸苯等。電、半導體層之材料最 好從这些材料中考慮導電率等條件來作選擇。 半導體材料例如使用聚對位伸苯、多噻吩、 基噻吩）等。 τ 再者，源極•汲極材料最好使用於上述半導體材料中 加入摻雜的材料。若欲形成11型，則例如可加入鹼金屬 (Na、Κ、Ca)等的摻雜。此外也可使用AsF“AsF3或cl〇4_作 為換雜。 也可對導電性高分子加入富勒烯（C6〇)，作為受體。 絕緣性材料可使用一般的樹脂材料。亦可使用Si〇2等
1335083 五、發明說明（7) 的無機材料 一此外’若為中心具有半導體區或導電性區結構的線狀 元件時，中心的區域較佳以非晶質材料（鋁、銅等之金屬 材料，矽等之半導體材料）形成。其形成較佳使線狀之非 晶質材料通過模具的中心，使非晶質材料進行運動，並對 其外圍進行射出，覆蓋其他所需的區域。 實施方式： (實施例1) 第1圖繪示依據本發明實施例之線狀元件。 才承號6表示線狀元件’此實施例係以Μ 〇 s F E T為例。 此元件剖面的中心為閘極電極區〗，其外側依序形成 有絕緣區2、源極區4、汲極區3與半導體區5。 第2圖則繪示一般形成上述線狀元件用之押出機構造 圖。 押出機20具有將構成複數區域用之原料保持於炫融 態、或溶解狀態或膠質狀態之原料容器2丨、22、^ / 圓中雖繪示3個原料容器，—但本發明亦可依據所製造之 狀元件的結構作適當的改變。 ν 原料容器2 3中之原料被運送至模具2 4。模具2 4中具 對應所欲製作之線狀元件剖面之射出孔。由射出、孔射、有 線狀體可利用滾輪25捲起、或因應需要唯持線狀，，軍 的 下一步驟。 …、 达至 第3圖繪示製造如第1圖所示之線狀元件結構的裝置構
2015-5632-PF(Nl).ptd 1335083 五、發明說明（8) 造圖。 固原料容器中分別裝有閘極材料30、絕緣性材 、源極•汲極材料32與半導體材料34，於容器中 於炫融或溶解狀態、膠質狀態。此外，模具24上形成ΐ持 洞’連接各個原料容器。 有孔
具體地說，首先，於中心形成射出閘極材料3〇用的、& 2洞3〇a。於其外圍形成射出絕緣性材料3ι用的複數複 :31a。接著，再於其外圍形成複數孔洞，這些複數=L 32，ί Ϊ二部份的孔洞m…連接源極·汲極材料容器 32。其他的孔洞則連接半導體材料容器34。 盗 將各個原料容器中於熔融 料送至模具24，由模且2“+ “二阱狀^膠質狀態之原 射出，並進行固化;==料。此時，原料由各孔_ 線狀元件。 s由抽取另一端，使線狀連續而形成 線狀之線狀元件可利田.办〇「 線狀，運送至下—步驟。滾輪25捲起。&因應需要維持 閘極電極材料較祛β 炔、聚笨基乙烯、聚哒：孳用：：二高分子，例如聚乙 形成外徑小的線狀元杜 。尤/、是利用聚乙炔時，因可 半導體材料較佳：利2聚乙块為佳。 甲基噻吩）等。 用聚對位伸苯、多噻吩、聚（3、 再者，源極•沒極纟， 加入摻雜的材料。若斗最好使用於上述半導體材料中 (Na、K、Ca)等的採:人形成11型，則例如可加入鹼金屬 的以°此外也可使射sF5/AsF3g1〇4、作
2015-5632-PF(Nl).ptd 1335083 % 五、發明說明（ίο) 首先，僅從30a、31a、3 2a、33a、34a射出原料材 料。亦即，先關閉40a、41a之射出。此時，半導體層原料 會覆蓋對應4 0 a、4 1 a之部分，押出如實施例1所示之剖 面。在此，將絕緣層4 7、汲極電極4 6、源極電極4 5的寬度 設小，於是當關閉40a、41a之射出時，形成半導體層之材 料便會覆蓋該部份。
接著’開啟4 0 a、4 1 a之射出。隨著此步驟，剖面形壯 產生變化’押出如第5圖所設定之剖面。藉由適當地改變 關閉40a、41a之時間與開啟4〇a、41a之時間，可將A_A剖 面之長度與B-B剖面之長度調整為任意長度。 此外，本實施例亦可間隔性地形成剖"面 用其他的材料或形成其他的剖面形狀， 亦可利 如，可以絕緣層形成整個A-A部分。當 _A。例 狀時’也可以利用同樣的方法。 ’八他的底面形 另外，若將汲極電極46、源極電極 關閉輸出電極用之孔洞4 la的射出時，的面積設大，且 或絕緣層之原料不會完全覆蓋，而合於料處導體層之原料 極電極之部分i生空隙。故於押‘，應源極電極•沒 於此空隙中。 最好填入電極材料 (實施例3)
第6圖繪示另一實施例。 實施例1、2中揭露以押出法一體 子；而本實施例中則揭露以押出法形 ，狀几件的例 件，再以外部加工形成其他部分之實施例部份之線狀元
1335083 五、發明說明（π) 在此以實施例2所示之線狀元件為例來作說明。 首先，押出閘極電極1與絕緣層2 ,形成線狀之中間體 (第6(a)圖）。 接著於絕緣層2之外側塗佈熔融或溶解狀態、膠質 狀態之半導體材料，形成半導體層6 1，以作為二次中間體 (第6(b)圖）。上述塗佈最好讓線狀之中間體通過置有溶融 或♦解狀…膝質狀態之半導體材料的槽中，或者採用蒗 鍍等的方法來進行。 … 之ί仗ΐ半導體層61之外側塗佈罩幕材料62。罩幕材 料6 2的塗佈最好讓二次中ρ弓姊.s .Α里士 _ # ,站々s甘 人中間祖通過置有溶融或溶解狀態、 膠質狀態之罩幕材料的槽中來進行。 然後’以餘刻等方法丰哈姓令#罢,，a 也t « Ν ΛΑ S « 沄去除特疋位置（汲極•源極所對 應之位，）、罩幕材料，而形成開口 63(第6(c)圖）。 接著，使線狀之二次中間體通過減 距離，進行離子植入（第6⑷圖）。 並控制射私 之後’通過熱處理室進行回火，以形成源極區'汲極 區。 如此制1更可對應所形成之區域的配置與材料，適當地 結合押出製程與外部加工製程。 〇 (實施例4 ) 本Ϊ 2 Ϊ說明依序形成如第1圖所示之線狀元件中 之各區域的方法。 此流程繪示於第7圖中。 首先’以紡絲技術，由模具3的孔洞射出間極電㈣
2015-5632-PF(Nl).pttl 第14頁 1335083 五、發明說明（12) 料’以形成閘極電極1(第7(b)圓）。在此，將閘極電極1簡 稱為中間線狀體。 接著’如第7(a)圖所示，一方面使中間線狀體通過模 具b的中心’使中間線狀體進行運動，另一方面從模具b上 所形成的孔洞射出絕緣層材料，而形成絕緣層2 (第7 (c) 圖）。另外，於模具b之下游側設置一加熱器。必要時可利 用此加熱益進行線狀體之加熱。藉由此加熱步驟，可由絕 緣層中去除絕緣層中之溶劑成分。以下之源極.汲極層、 半導體層之形成也是利用相同的方法。 之後’使中間線狀體進行運動，形成源極·汲極層 4、3 (第7 (c )、（ d)圖）。此外，絕緣層2上之源極區4與汲 極區3相互分離。這可利用僅於模具^的一部分上設置孔洞 來達成。 然後’同樣地使中間線狀體通過模具的中心進行運 動’而形成半導體層5。 如第7 ( f )圖所示，若欲於部分之長方向上設置源極· 汲極用之輸出電極時，可關閉模具d上所設置之複數孔洞 中之部刀孔洞（對應源極•汲極電極之部分孔洞）的原料供 給。此外’若欲於整個長方向上設置輸出用之孔洞時，可 利用如第7(g)圖所示之模具d2來形成半導體層。 (實施例5) 第8圖繪示實施例5。 本實施例揭露利用導電性高分子作為半導體元件之形 成材料，射出導電性高分子。
2015-5632-PF(Nl).ptd 第15頁 1335083 五、發明說明（13) 實施例4中係揭露使中間線狀體通過模具中，而於中 間線狀體之表面上形成外層。而本實施例則以此外層為導 電性高分子之情況為例。 將原料82的（V1-V0)設定為lmm/sec以上，較佳為 20m/sec以上’更好為50m/sec ’最好為100m/sec以上。此 上限為中間線狀體不會產生斷裂之速度。產生斷裂之速产 會隨材料之射出量、材料之黏度、射出溫度等條件而改 變’具體地說’最好根據所使用的材料等設定條件，並預 先以實驗求出該速度。 將射出速度V0與運動速度VI的差值設定為im/sec以 上’如此被射出之材料因加速度產生外力而進行運動。外 力的方向即為運動方向。導電性高分子中之分子鏈一般呈 第8 ( c )圖所示之緊結狀態，其長的方向係朝任意方向。然 而’隨著射出’外力施於運動方向時，分子鏈會如第8(b) 圖所示，緊結狀態被拉直，並在長的方向上呈水平排列。 在此，如第8(b)圖所示，電子（或電洞）會藉由跳過能 階最近的分子鏈而產生移動。因此，分子键如第8(b)圖所 示呈水平方向配位時，會遠比如第8 ( c )圖所示呈任意方向 的情況容易產生電子的跳躍。 隨著射出，外力施於運動方向時，巧·使分子鏈呈第 8 ( b )圖所示之方向。而且，亦可縮短分子鍵與分子鏈間之 距離" 除此之外，本實施例亦可適用於以導電性高分子形成 特定區域之其他實施例中。
2015-5632-PF(Nl).ptd 第16頁 1335083 五、發明說明（14) 將分子鏈之長方向的配位率設定為50 %以上的話，可 提高電子之移動率，形成更良好特性之線狀元件。高的配 位率可藉由控制射出速度與運動方向速度的差來加以控 制。 在此，所謂的配位率即為，相對於長方向上具有0〜 + 50之傾斜角的分子數佔全部分子數的百分比。 當此百分比為7 0 %以上時，可獲得具有非常良好特性 的線狀元件。 (實施例6) 第9圖繪示依據實施例6之線狀元件。 本實施例之線狀元件的中心為中空區域、或絕緣區 7 0，其外側形成有半導體區5，其中具有源極區4與汲極區 3，暴露出部分的半導體區5，又其外側形成有閘極絕緣層 區2與問極電極區1。 另外，可於閘極電極區1之外側設置由絕緣性樹脂等 所形成之保護層。亦可於保護層之適當位置形成開口，作 為閘極電極的輸出區。 此外，本實施例亦可於長方向上之任意位置、或與實 施例2相同，於第7圖所示之剖面間插入具有其他形狀的剖 面。 本實施例之線狀元件中，以押出形成中空區域70與半 導體區5後，對源極區4、汲極區3進行摻雜，之後，最好 利用塗佈法分別形成絕緣層區、閘極電極區1。絕緣層2之 材料較佳為S i 02等無機材料。
2015-5632-PF(Nl).ptd 第17頁 1335083 五、發明說明（15) (實施例7 ) 第10(a)圖繪示依據實施例7之線狀元件。 本實施例為具有p i η結構之線狀元件。 亦即’於中心具有電極區1 〇 2，其外側形成有η層區 101、i層區100、ρ層區103、電極區104。此外，於本實施 例中還於Ρ層區1 03之外側形成由透明樹脂等所形成之保護 層區1 0 5。 此線狀元件係以押出一體形成電極區1 〇 2、η層區 101 、i 層區100。
ρ層區1 0 3、電極區1 〇 4是利用後續加工來形成，例如 利用塗佈等方法形成。由於P層區1 〇 3係以後續加工形成， 故可形成厚度較小的P層區103。因此，當作為太陽能發電 元件時，則可有效使由P層區103之入射光射進空乏層。 當然在此亦可以押出一體形成電極區丨〇 2、n層區 101、i層區100、p層區103、電極區1〇4。 再者’於第10(a)圖中’i層之圓周形狀雖為圓形，但 最好形成星形的形狀。如此’可增大{)層1〇3與丄層1〇〇間的 接觸面積丫提高轉換率。 S θ 第10(a)圖所示之實施例中雖然以電極1〇4形成於部分 之Ρ層1 03中的情況為例’但亦可覆蓋整個圓周而形成。。刀 此外，若為ηρ結構時，亦可於ρ層103與電極1〇4間哎 置Ρ+層。設置Ρ+層可使ρ層103與電極104間更容易產生歐Χ 接觸。而且，電子也更容易流向i層側。 辦 形成P層、η層、i層用之半導體材料較佳為有機半導
2015-5632-PF(Nl).ptd 1335083 五 —發明說明（16) ^料，例如多噻吩、聚％咯等。為了形成P型、η型，較 $進灯適當的捧雜。亦可採用ρ型聚喵咯/η型聚嗞咯的組 合0 (實施例8) 另外，電極材料較佳為導電性高分 fU(b)圖繪示依據實施例8之線狀元件。 只，允例7中之p 1 η結構係形成同心圓的形狀，而本實施 =則形成四邊形之剖面。將？層區丨〇 3、i層區丨〇 〇、η層區 作桜向排列。並於兩側面上分別形成電極1〇2、1〇4。 本實施例中’第1 〇 (b)圖中所示之剖面於長的方向上 是連續形成的。 此結構之線狀元件較佳以押出加工一體形成。 (實施例9) 本實施例中，於中心具有電極區，其外圍處以p型材 料與η型材料之混合材料形成一個區域。接著，再於1 圍形成電極區。 八卜 亦即’上述實施例中係揭露ρ層與η層結合之雙層結構 (或中間插入i層之3層結構）的二極體元件，但本實施；是 以由ρ型材料與11型材料之混合材料所形成之單層結 例。 巧 Ρ型/η型混合材料是藉由混合電子施體之導電性 子與電子受體之導電性高分子所形成。 在此以利用ρ型/η型混合材料形成元件區之單純結構 為佳。
1335083 五、發明說明（π) ---- (實施例1 0 ) 本實施例係揭露對上述實施例中所述之線狀元件，於 長的方向進行延伸。其延伸方法例如為延伸銅線或銅管的 技術。 藉由延伸可使直徑變細。尤其是當利用導電性高分子 時，如上所述，可使分子鏈於長方向上呈水平狀態。而 且，可使平行之分子鏈間之間隔變小。如此，電子的跳躍 可更有效率地進行，因而獲得具有更良好特性的線狀元 件。 延伸所造成之縮減率較佳為丨0%以上，最好於i 〇〜99% 之範圍。縮減率為X (延伸前之面積-延伸後之面 積）/(延伸前之面積）的比值。 延伸步驟亦可反複進行數次。若使用彈性模數不大的 材料時，可反覆進行延伸步驟。 延伸後的線狀元件之外徑較佳為lmm以下，更佳為10 以下’更好為1 以下，最好為〇.1 以下。 (實施例1 1 ) 第1 1圖繪示實施例1 1之圖式。 本實施例中，首先以押出原料材料形成具四邊形剖面 的線狀，以製造出中間線狀押出體i i丨（第i i (a)圖♦然 亦可押出其他的剖面形狀。 田… 接著，將中間線狀押出體丨i丨以剖面之橫向、或剖面 之縱向進行拉伸，以形成拉伸體丨丨2(第i丨（b)圖）。圖中所 繪示的係以圚式之檢向進行拉伸的例子。
2015-5632-PF(Nl).ptd 第20頁 ^35083
五、發明說明（18) 然後’將長方向上$如油mm 盔，ν Λ，士々机门上之拉伸體11 2切成平行的適當段 „ + π γ w 早位拉伸體H3a、U3b、113c、113d ❶ 另外，亦可不進行此切斷步 二士认 ^ .. y ϋ刀斲，驟，而直接進行下一步驟。 接者，對早位拉伸體推# Α , 沐〜J t 1 π丄 甲體進仃加工形成適當的形狀。圖中 所不之例子係加工成規壯f,/ Jm、 nn nr赞"狀（第U(d)圖）' 螺旋狀（第U(e) 圓）、雙锿狀（第11(f)圖）。 之後，以材料填入中空區域U4a、ii4b、114C、 d中。例如當單位拉伸體為半導體材料時，則填入電極 材料。當然亦可不於環狀等加 狀加工的同時，進行填入：力;；…後’而是於進行環 此外，當形成如第11(f)圖所示之雙環結構時 拉伸體114c之材料亦可使用蛊星垃柚 〇早位拉伸體11 4d不同之材 TT ° 另外，亦可於押出後（第u(a)圖）、拉伸 圖、切斷後（第11(d)圖）），於1 面二乐 v, , ^ μ 、兵表&上塗佈其他的材料。 列可利用 >父泡、祭鍍、電錢等其他方法進行 之材料可依照製造之元件機能作適當的選擇。例如 $ 材料、磁性材料、導電性材肖、絕緣性材料中之任竟= 均可。此外，亦可使用無機材料或有機材料。 “ 7 Ο 於本實施例中，^利用導電性高分子作為 時，分子鏈之長方向會以圖式中拉伸方向 】：枓 向。因此，加工成環狀之後，分子键之 心： u(g)圖所示之圓周方向來配向。如此， 二如第 行半徑方向上的跳躍。 更合易進
2015-5632-PF(Nl).ptd
明 5083 五、 發明說明（19)
者，加工成環狀時，可設置開口 1 15，此開口例如 為電極等的輸出。若欲編織線狀元件成堆疊裝置時，其 可作為線狀元件間之連接部分。另外，亦可作為與其他 之剖面區域的線狀 此外，於加工形成環狀之後，亦可利用具有此環狀等 之線狀體作為中間體’以形成具有所需 元件。 另外’如第11 (h)圖所示，亦可於線狀元件之長方向 上的適當位置’週期性地或非週期性地設置沙漏狀區域 11 7 (剖面之外徑形狀與其他不相同的部分）。當在長方向 i與其他線狀元件垂直進行編織時，此沙漏狀β區域可作為 疋位之a己號。此沙漏狀區域的形成並不僅限於本實施例， 亦可適用於其他的線狀元件。 = 又圓周方向之分子鏈的配向率較佳設定為5 0 %以上， 最好設定為7 0%以上。如此，可得到特性佳的線狀元件。 (實施例1 2 ) 上述貫施例中曾揭露間隔性地形成剖面形狀的元件製 造方法，本實施例則揭露其他以押出形成之實施例的製造 方法，如第1 2圖所示。 第12圖僅繪示出部分的電路元件形成區域。 第12(a)圖繪示當半導體材料射出時，僅於^所示之時 間點射出半導體材料。在此，可連續射出導線材料，並間 隔性地射出半導體材料，而同時形成導線與半導體。此 外，亦可先形成導線部分，之後使導線產生運動，而對導
2015-5632-PF(Nl).ptd 第22頁 1335083 五、發明說明（20) 線周圍間隔性地射出半導體材料。 第12(b)圖所示之實施例係先形成線狀之半導體或絕 緣體，其後利用蒸鍍等方法，於長方向上間隔性地塗佈導 電體，以形成於長方向上不同之剖面區域。 第1 2 ( c )圖所示之實施例中係先形成線狀的有機材 料’接著，於長方向上間隔性地進行光的照_ ’使照射的 部分產生光聚合反應。 如此，便可於長方向上形成不同之剖面區域。 第12(d)圖中係繪示押出透光性導電高分子^、與光 硬化性導電高分子0所一體形成之雙層中間線狀體。使此 :間線狀體進行運動，並對其進行間隔性的光照射時，可 V域部。分產生光硬化。藉此可於長方向上形成不同之到面 第1 2 ( e )圖繪示利用雜；6 行運動，计紅a 子…、射之貫施例。使線狀體進 订建動，並以運動途徑的 ^ 行間隔性的離子职射。先設置之照射裝置㈠ 僅由某特定方向進行。；：的：射可由全方向進行… 域來決定適當的照射方向 可根據所欲形成之刮面β 定為適當的任意^離。° 。此外，離子的射程距離也可言 於離子照射裝晉的 射過後的線狀體進行加熱\^置加熱裝置，以對離子照 變成別的組成。 …、° "，、經離子照射過的部分會轉 而若由全方向進行 。若僅由某特定方
照射時，則 向照射離子 組成 整個表面會轉變成別的 時’則只有此部份轉變
1335083 五、發明說明（21) ' --1 成別的組成。 雖然第1 2 ( e )圖以作為離子照射對象之中間線狀體為 單層結構為例’但即使是雙層結構，也可藉由控制離子~照 射之射程距離’只對内部進行離子植入。經由熱處理，^ 子所照射過之内部會轉變成別的組成。 中間線狀體可利用矽線狀體，並植入〇離子以形成Si〇 區域。控制射程距離，便可形成所謂的BOX (嵌入氧化 2 層）。另外’在此雖揭露間隔性地形成其他剖面區域的 BOX ’但BOX亦可連續形成於整個長的方向上。 (應用例1 ) ^ 本實施例係以編織複數線狀元件所形成之積體電路為 例0 第1 3圖係繪不積體電路圖。 第13圖所繪示之積體電路為DRAM之半導體記憶體。 DRAM記憶體由縱橫向排列之記憶胞所組成，電路如第 13(a)圖所示。 其中之一個記憶胞中具有MOSFET 209al與電容器 2 0 7。每個記憶胞間位元線S 1、S 2......與字元線G1、 G 2......是相接的。 如第13(b)圖所示，此記憶胞由M0SFET線狀元件20 9al f 與電容器207構成。在此’ MOSFET線狀元件僅簡單以列的 數字來標示。 MOSFET 2 09al係由中心朝外圍方向，依序形成閘極電 極201、絕緣層202、源極·汲極204、205與半導體層203
2015-5632-PF(Nl).ptd 第24頁 1335083 五、發明說明（22) 來形成。 再者’於長方向上形成有元件分離區2丨〇。閘極電極 20 1僅貫穿一個線狀體。亦即，將一個閘極電極作為共通 的字元線’在長方向上—個線狀體中形成有複數個m〇sfet 2093 1、209bl ....... 也同樣以 此外，第13(a)圖之m〇sfET 209a2、a3..· 線狀元件構成。 此Μ 0 S F E T線狀元件較佳以高分子材料形成。 的 極 子 觸 另外’源極區204之輸出區如第13(c)圖所示，朝直徑 方向突出。這是為了能夠更容易取得與位元線S1間之接觸 的緣故。此外，汲極區亦朝直徑方向突出，如第丨3 (d)圖 所示。於長方向上源極區與汲極區之突出位置是互相避開 另一方面，電容器207係由中心朝外側依序形成電 絕緣層與電極所形成。 S1為位元線，且為線狀。其材料較佳為導電性高分 以此位元線S1 206纏繞源極區204，使其與源極2〇4接 _二位：纏繞由Μ_ 2_、心......分別構成的 MOSFET tl件之源極區。 此外’汲極區205與電容器2 07藉由蠄肿々道兩以一八 子210來連接。 錯由線狀之導電性南分 第1 3圓之實施例中，電容器為 # ^ ，於M0SFET所形成之線狀體的適當位置。如此，可減少所 使用之線狀元件的個數，提高積隼声 買果度。而且，也可不使用
1335083 五、發明說明（23) 導電性高分子21〇來連接電容器，而改利用導電性接著劑 等直接與MOSFET作接合。 如上所述將線狀元件作縱橫地編織之後，最好以絕緣 性材料包覆住整體，以防止導電區發生漏電問題。 此外’亦可不使用電容器而改採用二極體。 (應用例2) 本實施例係以綑綁複數線狀元件所形成之積體電路為 例。 本實施例係以MOSFET線狀元件為例。當然亦可使用其 他之線狀元件。 首先，先準備複數個MOSFET線狀元件。 於各線狀元件之底面上形成彳㊁號輸入元件，如此在綑 綁時’便可偵測出各種訊號。例如設置光感測器、離子感 測器、壓力感測器等’便可偵測出對應人類五感之訊號。 例如’若欲於習知之基板型半導體積體電路上形成對 應1 0 0種信號之感測器的話’則必須反覆進行丨〇 〇次的黃光 製程才能形成。然而，若使用線狀元件之底面的話，則不 需反覆進行黃光製程’僅簡單地形成對應1 〇〇種信號的感 測器即可。而且，也可獲得高密度的感測效果。 (應用例3 ) 例如如以下所述’本發明亦可作為太陽能發電堆疊裝 置。 ’ 將具有p i η .结構的線狀元件進行綑綁、加撚或編織， 即可作為太陽能發電裝置。Pin層可以導電性高分子形
20i5-5632-PF(Nl).ptd 第 26 頁 1335083 五、發明說明（25) 裝置。 又因為具有可撓性’適於任意形狀，故可以接著劑將 其貼附於整個通訊衛星的外表面。 因容易將線狀之太陽能發電元件植於於符合人類頭部 形狀的基材之表面上，故可用來作為具有發電機能的人工 假髮。 另外，利用極細之線狀元件時，具有類似麂皮效果， 可作為皮革的表面。也可以上述線狀元件作成皮包。亦 即’可作成具有發電機能的皮包。 (應用例4 ) ^ 第1 4圖繪示另一應用例。 _ 於本實施例中，使線狀源極電極與汲極電極分別於以 絕緣層包覆閘極電極之線狀體的適當位置進行接觸。對由 源極電極之接觸部分至汲極電極之接觸部分的範圍，塗佈 有機半導體材料。 此外’亦可如第1 5圖所示，分別將線狀之源極電極或 沒極電極，一次或數次纏繞於以絕緣層包覆之閘極電極的 線狀體上。藉由纏繞可充分取得接觸。而且，最好對線狀 體設置沙漏狀區域，如此可於進行纏繞時作定位。 另外，如第16圖所示，也可使源極電極•没極電極僅f 接觸適當的線狀體（A點）。亦可以其他的導線接觸源極· 汲極電極之間（B點）。 第1 6圖中雖繪示列數為一列的實施例，但本例亦可配 置成複數列。此時’最好進行三度空間的接觸。由於線狀
2015-5632-PF(Nl).ptd 第28頁
1335083 五'發明說明（26) — 體、源極電極、沒極電極均具有可挽性，因此可於所需的 位置處彎曲成所需的方向。 線狀體也可例如使用M0SFET線狀元件，於所欲的位置 以三度空間相互連接，便可建立所需之邏輯電路。若以習 知之半導體基板作為基材時，雖然電流路徑長，但藉由線· 狀元件可縮短電流路徑，建立快速的邏輯電路。 (實施例1 3 ) 第1 7圖繪示實施例1 3。 如第1 7 ( a )圖所示，本實施例之線狀元件於其中心具 有中心電極3 000，於該中心電極3〇〇〇之外側形'成有絕緣層 3003，於該絕緣層3003之外側形成有半導體層3〇〇4，其中噘 半導體層3004中形成有複數對成對之源極區3〇〇〗a、 300 1b、300 1 c、3001d、與汲極區 30 02a、3〇〇2b、3〇〇2c、 3002d 。 第17(b)圖係繪示第17(a)圖所示之線狀元件的等價電 路。 本貫施例以中心電極3 0 0 〇作為閘極電極。中心電極 3 00 0亦為共同電極。亦即’四對成對之源極•汲極 300 5a、3005b、30 05c、300 5d即為共同電極。因只有一個 閘極電極，故四對之MOSFET可形成一個線狀體。當然源 極•汲極對並不只限於四對，亦可形成2以上的複數對。 : 第1 7 (c )圖繪示以共同的線連接源極時之等價電路。 最好以線狀體之上方或下方之底面連接源極。此外，於線 狀體之長方向上的中間部分最好預先形成暴露區，以於該
2015-5632-PF(Nl).ptd 第29頁 1335083
五、發明說明（27) 處進行連接。 第17(d)圖係繪示以共同的線連接汲極時之等價電 路。汲極間的連線最好與源極相同。 本實施例之元件例如可以前述之射出成型來製造。 (實施例1 4 ) 第1 8圖係繪示實施例1 4。 如第1 8 ( a )圖所示，本實施例之線狀元件於其中心具 有中心電極3100，於該中心電極31 00之外側形成有絕緣層 3103a，於該絕緣層31 03a之外側交互形成有複數層之半導 體層3104b、3104c與絕緣層3103b、3103c，在第2層以外 的各半導體層中，隨著形成一對以上成對的源極區31〇2b 與汲極區3 1 0 1 b，其内側之半導體層中的汲極區3 1 0 a與汲 極電極便會定位於該源極區3 1 0 2 b與汲極區3 1 0 1 b間。 第18(b)圖繪示第17(a)圖所示之元件的等價電路。 本實施例中，於内側圓周之汲極輸出即為外側圓周之 半導體層之輸入。因此，可以一個閘極（中心電極3 1 0 0 )並 列處理多個信號》 第18(c)圖繪示於一層之半導體層上形成複數M OSFET 的等價電路。利用本實施例，便可形成高積集度之積體電 路0 (實施例1 5 ) 第1 9圖繪示實施例1 5。 本實施例中，於半導體層3 2 〇 〇之中心形成有源極區 3201 ’於該源極區3201之周圍，間隔半導體層，於圓周方
2015-5632-PF(Nl).ptd 第30頁 1335083 五、發明說明（28) 向上間隔性地形成有複數閘極電極3202a、3202b、 3202c、3202d、3202e、3202 f，而於該半導體層 3200 之外 側形成有汲極區3 2 0 3。 本實施例之元件的製造方法繪示於第19圖之①〜⑤。 首先’先準備源極用的線3 2 〇 1。源極用的線例如可使 用銀、金或其他導電性材料。 接著’以浸泡等方法，於源極用的線32〇丨的表面上包 覆半導體層。半導體層較佳係使用上述之有機半導體。 另外’準備複數之閘極電極，將此閘極電極以所欲之 間隔配置於平面上。 於包覆半導體層後，於半導體層半乾燥的狀態下，如 ③所示將其於閘極電極上進行滚動。如此，可以所欲之 間隔’將問極電極環狀配置於半導體層之表面上，以形成 中間體。 λ 然後’於閘極電極所形成之中間體表面上，利用浸泡 等方法形成半導體液層。 接著’以蒸鍵等方法，於半導體層之外圓周上形成以 金等所形成之汲極電極。 (實施例1 6 ) 在此’對線狀元件進行具有各種目的之熱處理。並對0 線狀元件進行摻雜。 第20圖綠示可進行不同溫度之熱處理、進行不同摻雜 之裝置圖。 本裝置圖中配置有複數段的管子2200a、2200b，線狀
第31頁 1335083 五、發明說明（29) 元件2202則貫穿以複數段進行配置的管子2200a、2200b來 進行運送。 例如，若欲於線狀元件2202之A區域形成氧化層時， 可停止線狀元件22 02的運送，並注入被管子220 0a加熱之 氧化性氣體。或者亦可注入包含摻雜之氣體，對A區域進 行推雜。如此，可製成於長方向上具有不同剖面區的線狀 元件。 再者’若欲對整個線狀元 持續輸送線狀元件之狀態下， 活性氣體。例如，可於進行摻 熱處理。 件2 2 0 2進行熱處理時，可於 注入被管子2 2 〇 〇 a加熱之不 雜後’進行使摻雜擴散用之
入相同氣體，亦 可以不同的溫度 佳為密閉狀態， 防止氣體漏出於 此外’管子2200a與管子220 0b中可注 可注入不同的氣體。當注入相同氣體時， 進行’亦可以相同的溫度來進行。 :而且，管子22〇〇a與管子22〇〇b之間較 且最好由該密閉空間進行排氣。如此，可 外部。 此外’氣體可例如使用二硼烷。 通過液相，因此可例如使用摻雜。亦 示之簡單的裝置’也可進行摻雜。 此時’由於線狀元件 即’即使如第2 〇圖所
線狀元件之熱處理雖為以獲得最適化 為目的之埶#拥，柏介7 a A 〜按合與結晶 z 之熱處理但亦可使用使摻雜擴散為目μ + # π 處理。 勺曰的之其他
2015-5632-PF(Nl).ptd 第32頁 1335083
2015-5632-PF(Nl).ptd 第33頁 1335083 圈式簡單說明 第1圖係繪示依據本發明實施例之線狀元件之立體 圖。 第2圖係繪示線狀元件之製造裝置的正視圖。 第3圖係繪示用來製造線狀元件之押出機的正視圖與 平面圖。 第4圖（a )〜（b)繪示線狀元件之實施例。 第5圖係繪示用來製造線狀元件之模具的平面圖。 第6圖（a )〜（d )係繪示線狀元件之製造流程剖面圖。 第7圖（a ) ~ ( h )係繪示線狀元件之製造流程圖。 第8圖（a )〜（c )係繪示線狀元件之製造方法。 第9圖係繪示依據實施例之線狀元件的立體圖。 第1 0圖（a )〜（b )係繪示依據實施例之線狀元件的剖面 圖 第11圖（a) ~ (h )係繪示線狀元件之製造流程圖。 第1 2圖（a )〜（e )係繪示線狀元件之製造方法的立體 圖 第1 3圖（a)〜（d )係繪示積體電路裝置之應用例。 第1 4圖係繪示積體電路裝置之應用例。 第1 5圖係繪示積體電路裝置之應用例。 第1 6圖係繪示積體電路裝置之應用例。 第1 7圖（a )〜（d )係繪示實施例1 3之圖式。 第1 8圖（a )〜（c )係繪示實施例1 4之圖式。 第1 9圖係繪示實施例1 5之圖式。 第2 0圖係繪示實施例1 6之圖式。
2015-5632-PF(Nl).ptd 第34頁 1335083
符號說明： 1 :閘極電極區 3 :汲極區 5 :半導體區 20 :押出機 24 :模具 30 :閘極材料 3〇a、31a、32a、33a 31 :絕緣性材料 34、61 :半導體材料 4 5 :源極電極 47 :絕緣層 63、Π5 :開口 1 0 1 : η層區 I 0 3 : ρ層區 II 1 :中間線狀押出體 2 :絕緣區 4 :源極區 6 ' 81、2202 :線狀元件 21、22、23 :原料容器 2 5 :滾輪 34a 、40a 、41a :孔洞
3 2 :源極汲極材料 41 、41a、41b :輸出區 4 6 :汲極電極 62 :罩幕材料 1 0 0 : i層區 1 0 2、1 0 4 ·‘電極區 1 0 5 :保護層區 11 2 :拉伸體 114a、114b、114c、ii4d :中空區域 11 7 :沙漏狀區域
201、 3000、3100 :閘極電極 202、 3003、310 3a、3103b、3103c :絕緣層 203、 3004、3104b '3104c、3200 :半導體層 204、 3001a、3001b、3001c、3001d、3102b :源極 20 5、30 02a、3002b、3 002c、3 0 02d、3101b :汲極
2015-5632-PF(Nl).ptd 第35頁 1335083 圖式簡單說明 20 7 :電容器 209al 、 209bl 、 209a2 、209a3 : MOSFET 2 1 0 :元件分離區 2200a 、 2200b :管子
2015-5632-PF(Nl).ptd 第36頁

Claims (1)

1335083 ___案號92112103__气ή #丨月__修正方___ 六、申請專利範圍 1. 一種線狀元件，其特徵在於： 於長方向上連續或間隔性地形成有包含形成半導體電 路的複數區域之剖面，且形成上述半導體電路的半導體區 域是藉由有機半導體材料形成， 其中於該線狀元件之剖面中形成有閘極電極區域、絕 緣區域、源極與汲極區域、半導體區域，且該線狀元件之 中心具有該閘極電極區域，而該中心外侧依序形成有該絕 緣區域、該源極與汲極區域、該半導體區域，且該線狀元 件是一體成型而成的線狀元件。 2. 如申請專利範圍第1項所述之線狀元件，其中上述 複數區域是藉由高分子材料形成。 3，如申請專利範圍第2項所述之線狀元件，其中具有 形成上述半導體電路之複數個區域之剖面，是由通過形成 有對應於上述複數個區域的孔洞的模具之已溶解、熔融咬 膠質化的材料押出成線狀的所需之形狀而一體成型的結 構。 4 ·如申請專利範圍第2項所述之線狀元件，其中於剖 面中形成至少具有pn接合或pin接合之區域。 、° 5. —種線狀元件，其特徵在於： 於長方向上連續或間隔性地形成有包含形成半導體 路的複數區域之剖面，且形成上述半導體電路的半二 域是藉由有機半導體材料形成， 區 其中於該線狀元件之剖面中形成有閘極電極區域、 緣區域、源極與汲極區域、半導體區域， 、
2015-5632-PF5(Nl).ptc 第37頁 1335083 _案號 92112103_f?年 I 月 f f 曰_i±^_ 六、申請專利範圍 其中於該線狀元件之中心具有上述絕緣區域，於其外 側具有上述半導體區域，於上述半導體區域中形成有部份 暴露於外的上述源極與上述汲極區域，於其外側形成有上 述絕緣區域與上述閘極電極區域。 6. —種線狀元件之製造方法，其特徵在於：將形成電 路元件之區域之材料溶解、熔融或膠質化，且通過形成有 對應各區域的孔洞的模具，押出該材料成線狀，並形成所 需之形狀。 7. 如申請專利範圍第6項所述之線狀元件之製造方 法，其中上述線狀元件係由在以押出加工一部分或全部之 後，進行延伸加工所形成。 8. 如申請專利範圍第6項所述之線狀元件之製造方 法，其中上述線狀元件係由在押出加工後，進行拉伸加工 所形成。
2015-5632-PF5(Nl).ptc 第38頁
TW092112103A 2002-05-02 2003-05-02 Line-shape device and its manufacturing method TW200308103A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002131011 2002-05-02

Publications (2)

Publication Number Publication Date
TW200308103A TW200308103A (en) 2003-12-16
TWI335083B true TWI335083B (zh) 2010-12-21

Family

ID=29397337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112103A TW200308103A (en) 2002-05-02 2003-05-02 Line-shape device and its manufacturing method

Country Status (7)

Country Link
US (2) US7491613B2 (zh)
JP (1) JP5016190B2 (zh)
KR (1) KR20040101568A (zh)
CN (1) CN1650433B (zh)
AU (1) AU2003231387A1 (zh)
TW (1) TW200308103A (zh)
WO (1) WO2003094237A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658472B (zh) * 2017-04-28 2019-05-01 吳政雄 複合導電體結合之電導體及其製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286620A (ja) * 2005-03-09 2006-10-19 Ideal Star Inc 線状発光素子及び表示装置
US7511344B2 (en) * 2007-01-17 2009-03-31 International Business Machines Corporation Field effect transistor
FR2941089B1 (fr) * 2009-01-15 2011-01-21 Commissariat Energie Atomique Transistor a source et drain filaires
JP5941625B2 (ja) * 2011-06-01 2016-06-29 太陽工業株式会社 膜状太陽光発電装置
WO2015194815A1 (ko) 2014-06-17 2015-12-23 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치
KR101579101B1 (ko) * 2014-06-17 2015-12-21 한국기계연구원 유기 반도체 소자 및 이의 제조 방법, 이를 이용한 직물 구조체 및 부직물 구조체, 그리고 이를 이용한 반도체 장치
KR101914514B1 (ko) 2017-02-08 2018-11-05 서울대학교산학협력단 섬유형 트랜지스터, 이의 제조방법 및 섬유형 트랜지스터를 포함하는 직물형 집적 회로
JP7218965B2 (ja) 2019-11-13 2023-02-07 エスユウテック株式会社 串刺し装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129179A (ja) * 1984-07-19 1986-02-10 Oki Electric Ind Co Ltd 繊維状光電変換素子
DE3700792C2 (de) * 1987-01-13 1996-08-22 Hoegl Helmut Photovoltaische Solarzellenanordnung und Verfahren zu ihrer Herstellung
JP2721183B2 (ja) * 1988-07-20 1998-03-04 キヤノン株式会社 非線形光学素子
JP3135899B2 (ja) 1989-06-06 2001-02-19 株式会社リコー 電気素子
US5719975A (en) * 1996-09-03 1998-02-17 Hughes Electronics Optically reconfigurable conductive line element
JP3435304B2 (ja) * 1997-03-13 2003-08-11 株式会社東芝 液晶表示装置
JP3794144B2 (ja) 1997-12-26 2006-07-05 富士ゼロックス株式会社 光半導体素子およびその製造方法
JP2000031006A (ja) * 1998-07-08 2000-01-28 Asahi Optical Co Ltd 半導体回路形成装置
EP1159761B1 (en) 1999-02-22 2010-04-21 Joseph E. Clawson, Jr. Electronic nanostructure device
JP3217764B2 (ja) * 1999-05-28 2001-10-15 株式会社三井ハイテック 円筒状半導体素子を用いた半導体装置
BR0011888A (pt) * 1999-06-21 2004-03-09 Univ Cambridge Tech Processo para formar um dispositivo eletrônico, dispositivo eletrônico, circuito lógico, visor de matriz ativa, e, transistor de polímero
JP2001077445A (ja) * 1999-06-21 2001-03-23 Sony Corp 機能一次元構造体の製造方法および機能構造体の製造方法
JP2002009290A (ja) * 2000-06-21 2002-01-11 Fuji Xerox Co Ltd 有機電子素子の製造方法、および、該製造方法により製造された有機電子素子
US6437422B1 (en) * 2001-05-09 2002-08-20 International Business Machines Corporation Active devices using threads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658472B (zh) * 2017-04-28 2019-05-01 吳政雄 複合導電體結合之電導體及其製造方法

Also Published As

Publication number Publication date
US7491613B2 (en) 2009-02-17
US20050253134A1 (en) 2005-11-17
US8212240B2 (en) 2012-07-03
US20090152682A1 (en) 2009-06-18
JP5016190B2 (ja) 2012-09-05
TW200308103A (en) 2003-12-16
CN1650433B (zh) 2010-08-04
CN1650433A (zh) 2005-08-03
KR20040101568A (ko) 2004-12-02
AU2003231387A1 (en) 2003-11-17
JPWO2003094237A1 (ja) 2005-09-08
WO2003094237A1 (fr) 2003-11-13

Similar Documents

Publication Publication Date Title
JP5731460B2 (ja) 集積装置
US8212240B2 (en) Line element and method of manufacturing line element
US20090083978A1 (en) End face sensor and method of producing the same
TW200832516A (en) Layered structure with silicon nanocrystals, solar cell, nonvolatile memory element, photo sensitive element and fabrications thereof, and method for forming silicon nanocrystals
US8759830B2 (en) Vertical organic field effect transistor and method of its manufacture
US20160181952A1 (en) Energy generating device, and method of manufacturing the same
KR100624433B1 (ko) Ｐ형 반도체 탄소 나노튜브 및 그 제조 방법
Lee et al. Large‐Scale Highly Aligned Nanowire Printing
TW200308102A (en) Solar cell and clothes
JPWO2010126162A1 (ja) 太陽電池および光電変換素子
JP5107654B2 (ja) 端面センサデバイスの製造方法
KR101541529B1 (ko) 그래핀 소자 및 그의 제조방법
US20210197517A1 (en) Fabric-based substrate and organic electronic device including the same
JPWO2005041302A1 (ja) 相補型ｍｉｓｆｅｔ及び集積回路
JP2005064124A (ja) 集積回路、及び集積回路の配線形成方法
Tao et al. Novel electron devices based on laser scribed graphene
WO2005018003A1 (ja) 線状素子
DE102016103282A1 (de) Organisches lichtemittierendes Bauelement und Verfahren zur Herstellung eines organischen lichtemittierenden Bauelements

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees