JP5000660B2 - コンデンサ装置、電子部品、フィルタ装置、通信装置、およびコンデンサ装置の製造方法 - Google Patents

コンデンサ装置、電子部品、フィルタ装置、通信装置、およびコンデンサ装置の製造方法 Download PDF

Info

Publication number
JP5000660B2
JP5000660B2 JP2008537480A JP2008537480A JP5000660B2 JP 5000660 B2 JP5000660 B2 JP 5000660B2 JP 2008537480 A JP2008537480 A JP 2008537480A JP 2008537480 A JP2008537480 A JP 2008537480A JP 5000660 B2 JP5000660 B2 JP 5000660B2
Authority
JP
Japan
Prior art keywords
capacitor
capacitive element
dielectric layer
capacitor device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008537480A
Other languages
English (en)
Other versions
JPWO2008041565A1 (ja
Inventor
秀治 栗岡
宏 勝田
佳洋 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008537480A priority Critical patent/JP5000660B2/ja
Publication of JPWO2008041565A1 publication Critical patent/JPWO2008041565A1/ja
Application granted granted Critical
Publication of JP5000660B2 publication Critical patent/JP5000660B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Description

本発明は、移動体通信機の無線通信回路等に主に用いられるコンデンサ装置に関し、特にリーク電流特性等の特性劣化が低減され、安定なコンデンサ装置、それを用いた電子部品、フィルタ装置、ならびにそれを用いた通信装置、およびコンデンサ装置の製造方法に関するものである。
常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜や、強誘電体であるチタン酸ストロンチウムバリウム（（Ｂａ，Ｓｒ）ＴｉＯ３）薄膜（以下、ＢＳＴ膜ともいう）等のペロブスカイト構造を有する強誘電体酸化物薄膜を誘電体層として用いた薄膜コンデンサが提案されている（例えば、特開平８−３４００９０号公報を参照）。またこの誘電体層に所定のバイアス信号（バイアス電圧）を印加することにより、誘電体層の誘電率を所望の値に制御して容量特性を制御する可変容量コンデンサが提案されている（例えば、特開平１１−２６０６６７号公報を参照）。さらに可変容量素子が複数個直列に接続され、支持基板上に外部接続電極が形成され、可変容量素子を層間絶縁膜および保護層で覆った可変容量コンデンサが提案されている（例えば、特開２００４−２０７６３０号公報を参照）。
上記のようなコンデンサは、種々の薄膜プロセスを経て作製されるが、一般的に薄膜誘電体層はこれらのプロセスの影響を受け、特性が変化することが知られている。特に、ペロブスカイト構造を有する誘電体材料からなる場合にはそれが顕著である。また、プロセスや構造、コンデンサを形成する材料により、薄膜誘電体層にかかる応力が変化すると、その応力の変化によっても、薄膜誘電体層の特性は変化することが知られている。従って、コンデンサを安定に再現性高く作製するためには、プロセスや応力等に対する薄膜誘電体層の特性変化を低減することが重要である。
発明者が鋭意検討した結果、とりわけリーク電流特性は、薄膜誘電体層にかかる応力や周辺環境、プロセスなどによる薄膜誘電体層の僅かな変質により大幅に劣化するため、可能な限り薄膜誘電体層の変質を抑制することが、コンデンサを安定に再現性高く作製する上で重要であることがわかった。
たとえば、層間絶縁膜や保護膜により被覆されている薄膜誘電体層の場合には、層間絶縁膜や保護膜による膜応力により、可変容量コンデンサのリーク電流特性等の特性が劣化する。また、耐湿性等の信頼性を向上するため、可変容量コンデンサを窒素、アルゴン等の不活性ガスでパッケージ内に導入して封止した場合には、薄膜誘電体層の酸素と導入雰囲気との平衡反応により酸素空孔が生じ、可変容量コンデンサのリーク電流特性等の特性が劣化する。また、可変容量コンデンサを樹脂モールドした場合、樹脂中の成分により薄膜誘電体層が還元されて、可変容量コンデンサのリーク電流特性等特性が劣化する。
誘電体層の誘電率の電圧依存性を利用した可変容量コンデンサにおいて、誘電体層とリーク電流との間のこのような知見はこれまで知られておらず、本発明者がはじめて確認したものである。
本発明の目的は、リーク電流等の特性劣化が少なく、耐湿性に優れたコンデンサ装置、電子部品、フィルタ装置および通信装置を提供することである。
本発明は、支持基板と、酸化物からなる薄膜誘電体層と前記薄膜誘電体層を挟持して成る上部電極と下部電極とで構成される一対の電極とを含み、前記支持基板上に形成された容量素子と、前記容量素子を間隙を介して封止する封止体と、を有し、前記薄膜誘電体層は、その上に上部電極以外が接さないとともに、前記間隙に露出する露出部を有し、前記間隙には、前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体が導入されている、コンデンサ装置である。また、前記露出部は、前記薄膜誘電体層の側面の厚み方向全体にわたり形成されていてもよい。
すなわち、本発明のコンデンサ装置は、間隙内に前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体が導入されることより、間隙内には前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体が充填されたものとなる。
本発明によれば、容量素子が封止体により間隙を介して封止されており、耐湿性を確保することができるので信頼性の高いものとすることができる。また、容量素子が保護膜やモールド樹脂に被覆されていないため、保護膜等による膜応力が新たに薄膜誘電体層にかかることがなくなる。このため、封止によってコンデンサ装置のリーク電流等の特性劣化が低減され、特性の安定したコンデンサ装置を提供することができる。また、酸化物からなる薄膜誘電体層は間隙に露出する露出部を有し、間隙には前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体が導入されていることから、モールド樹脂や層間絶縁膜に被覆されることに起因する、樹脂からの不純物の混入、薄膜誘電体層を構成する材料の還元反応が起きず、安定したリーク電流特性を有するコンデンサ装置を提供することができる。
特に間隙には前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体が導入されていることから、酸化物からなる薄膜誘電体層を構成する材料の新たな酸素欠陥の発生を抑制するとともに、酸素抜けによる変質を抑制することができる。このため、安定したリーク電流特性を有するコンデンサ装置を提供することができる。
また、本発明は、支持基板と、前記支持基板上の厚み方向に順次積層された、下部電極、酸化物からなる薄膜誘電体層、上部電極を含む容量素子が複数個配列された容量素子群であって、第１容量素子と、第２容量素子と、を含む容量素子群と、前記第１容量素子の前記上部電極又は前記下部電極に接続され、前記第１容量素子を外部回路に電気的に接続する第１接続体と、前記第２容量素子の前記上部電極又は前記下部電極に接続され、前記第２容量素子を前記外部回路に電気的に接続する第２接続体と、を含み、前記第１接続体および前記第２接続体は、それぞれ前記外部回路に接続されて、前記第１容量素子と前記第２容量素子とを電気的に接続する、コンデンサと、導電体を有し、前記コンデンサが実装された回路基板であって、前記第１接続体および前記第２接続体が、それぞれ前記導電体を介して、前記第１容量素子と前記第２容量素子とが電気的に接続されるようにした回路基板と、前記容量素子群を間隙を介して封止する封止体と、を含み、前記薄膜誘電体層は、その上に前記上部電極以外と接しておらず、かつ、前記間隙に露出された露出部を有し、前記間隙は、前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体が導入されている、コンデンサ装置である。
本発明によれば、複数の容量素子を第１および第２接続体と外部回路とを介して接続するため、従来必要であった層間絶縁膜や保護膜が不要となり、層間絶縁膜や保護膜による膜応力が薄膜誘電体層にはたらくことがなくなるので、リーク電流の少ないものとすることができる。また、第１容量素子と第２容量素子とを直列に接続することができるので、コンデンサに印加される高周波信号（高周波電圧）が分圧され、歪みの少ないコンデンサとすることができる。
また、複数の容量素子を第１および第２接続体と回路基板とを介して接続するため、従来必要であった層間絶縁膜や保護膜が不要となり、層間絶縁膜や保護膜による膜応力が薄膜誘電体層にはたらくことがなくなるので、リーク電流の少ないものとすることができる。
また、本発明は、共振回路を構成する電子部品であって、上記のコンデンサ装置を用いた電子部品である。
本発明によれば、リーク電流特性等の特性劣化を低減したコンデンサ装置を用いることから、信頼性の高いものとすることができる。
また、本発明は、入力端子と出力端子と基準電位端子とを有し、前記入力端子と前記出力端子とをつなぐ入出力ライン上、または前記入出力ラインと前記基準電位端子との間に、上記に記載の電子部品を設けたフィルタ装置である。
本発明によれば、フィルタ装置を、特性変化の少ない、信頼性の高い電子部品を用いることから、通過特性、減衰特性等のフィルタ特性の安定した、信頼性の高いものとすることができる。
また、本発明は、上記のフィルタ装置を有する、受信回路および送信回路の少なくとも一方を備える通信装置である。
本発明によれば、信頼性の高いフィルタ装置を用いたことから、通話品質の優れたものとすることができる。
また、本発明は、酸化物からなる薄膜誘電体層と前記薄膜誘電体層を挟持して成る上部電極および下部電極で構成される一対の電極とを含む容量素子を、前記薄膜誘電体層上に前記上部電極以外が接さないように、前記支持基板上に形成する工程と、酸素を含む雰囲気下で前記容量素子を封止体により間隙を介して封止する工程であって、前記間隙内が前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧となった状態で、前記薄膜誘電体層の一部を前記間隙内において露出させるように、前記容量素子を前記封止体により封止する工程と、を有するコンデンサ装置の製造方法である。
本発明によれば、間隙内で薄膜誘電体層が露出部を有し、その露出部が前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体と接することから、安定したリーク電流特性を有するコンデンサ装置を提供することができる。
以上により、本発明によれば、複数の容量素子を直列接続する際に保護膜や層間絶縁膜が不要となるので薄膜誘電体層にかかる応力を低減でき、リーク電流特性等の特性劣化を低減したコンデンサ装置を提供することができる。さらに、酸化物からなる薄膜誘電体層が前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体中で露出する露出部を有する場合には、薄膜誘電体層の還元による、コンデンサのリーク電流特性等の特性の劣化が低減され、安定した品質のコンデンサ装置を提供することができる。また、間隙を有する封止構造を用いることにより、耐湿性に優れ、小型で低背なコンデンサ装置を実現することができる。さらに、これらの優れたコンデンサ装置を用いた、信頼性の高い電子部品、フィルタ装置、通信装置、コンデンサ装置の製造方法を提供することができる。
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本発明の第１の実施形態のコンデンサ装置を示す断面図である。 図２Ａおよび図２Ｂは、それぞれ、本発明の第２の実施形態のコンデンサ装置を示す断面図である。 図３Ａは、本発明の第３の実施形態のコンデンサ装置を示す断面図であり、図３Ｂおよび図３Ｃはそれぞれ、その変形例を示す平面図および断面図である。 本発明のコンデンサ装置の変形例を示す断面図である。 本発明の第４の実施形態のコンデンサ装置を示す等価回路図である。 本発明の第４の実施形態のコンデンサ装置の支持基板上に形成されたコンデンサを示す透視状態の平面図である。 本発明の第４の実施形態のコンデンサ装置の回路基板上に形成されたコンデンサを示す透視状態の平面図である。 本発明の第４の実施形態のコンデンサ装置の断面図である。 図９Ａおよび図９Ｂは、それぞれ、本発明の第４の実施形態のコンデンサ装置の変形例を示す平面図および要部断面図である。 図１０Ａ〜図１０Ｇは、それぞれ、本発明のコンデンサ装置の封止体を製造する製造工程を示す工程毎の断面図である。 図１１Ａ〜図１１Ｃは、それぞれ、本発明の第１の実施例のコンデンサ装置の封止前後のＩ−Ｖ特性のグラフである。 本発明の第１の実施例のコンデンサ装置の時間に対するリーク電流の変化を示す線図である。 本発明の第１の実施例のコンデンサ装置と比較例のコンデンサ装置との封止前のＩ−Ｖ特性を示す線図である。 本発明の第２の実施例のコンデンサ装置の封止前後のＩ−Ｖ特性のグラフである。 本発明の第３の実施例のコンデンサ装置の封止前後のＩ−Ｖ特性のグラフである。 図１６Ａおよび図１６Ｂは、それぞれ、本発明の第１の実施形態のコンデンサを示す断面図である。 本発明の第２の実施形態のコンデンサを示す断面図である。 図１８Ａおよび図１８Ｂは、それぞれ、本発明の第３の実施形態のコンデンサを示す断面図である。 本発明の第５の実施形態のコンデンサ装置を示す断面図である。 本発明の第６の実施形態のコンデンサ装置を示す断面図である。 本発明の第７の実施形態のコンデンサ装置を示す断面図である。 本発明の第８の実施形態のコンデンサ装置を示す断面図である。 本発明の一実施形態の電子部品を示す等価回路図である。 本発明の一実施形態のフィルタ装置を示す等価回路図である。 本発明の一実施形態の通信装置を示すブロック図である。
以下図面を参考にして本発明の好適な実施形態を詳細に説明する。
以下、本発明のコンデンサ装置について図面を参照しつつ詳細に説明する。
図１は、本発明の第１の実施形態のコンデンサ装置を示す断面図である。なお、以下の図面でも同様であるが、同様の箇所には同一の符号を付し、重複する説明は省略する。
図１において、１は支持基板、２は支持基板１上に形成された下部電極、４は下部電極２上に形成された誘電体層、５は誘電体層４上に形成された上部電極、２１は下部電極２、誘電体層４、上部電極５からなる容量素子、２４は容量素子２１を収容する、アルミナ等のセラミックスからなるパッケージ、２５はパッケージ２４に容量素子２１を間隙２２を介して封止する蓋体、２６はパッケージ２４と蓋体２５を接合するシールリングである。蓋体２５は、例えば、コバール（Ｆｅ−Ｎｉ−Ｃｏ合金）または、コバールにＮｉを無電界メッキしたもの等を用いることができる。シールリング２６は、コバールまたは４２アロイ（Ｆｅ−４２重量％Ｎｉ合金）にＮｉとＡｕをメッキしたもの等を用いることができる。このパッケージ２４と蓋体２５とシールリング２６とで、容量素子２１を封止する封止体を構成する。
ここで、下部電極２と上部電極５とで、酸化物からなる誘電体層４を挟持して成る一対の電極を構成する。また、誘電体層４は間隙２２に露出する露出部２３を有している。
下部電極２および上部電極５は、パッケージ２４に形成された、外部回路と接続するための端子電極層１２に金属線１１を介して接続されている。この端子電極層１２は、パッケージ２４を介して外部の電源回路などと接続されている。
このように、容量素子２１が保護膜に被覆されておらず、誘電体層４が間隙２２に露出されている露出部２３を有するため、誘電体層４が保護膜に被覆された場合に発生する応力が誘電体層４にはたらくことがなくなるので、コンデンサ装置のリーク電流等の特性劣化が低減される。また、容量素子２１が樹脂モールドされておらず、誘電体層４が直接樹脂に接触していないので、樹脂からの不純物が混入したり、誘電体層４が還元されたりするのを防ぐことができる。このため、安定した特性を有するコンデンサ装置を提供することができる。また、気密封止されることにより、小型で耐湿性に優れたコンデンサ装置を提供することができる。
また、誘電体層４に、少なくともＢｉ、Ｓｒ、Ｔｉを含むペロブスカイト型酸化物である場合には、誘電率が高く、Ｑ値が高く、損失の少ないコンデンサ装置とすることができることから、近年需要の高い小型、高容量のコンデンサ装置を作製することが容易となるので好ましい。
さらに、間隙２２に酸素を含む気体、例えば乾燥空気が導入されている場合には、湿気による電極２，５の変質を防ぐとともに、封止される雰囲気は、封止後の酸化物からなる誘電体層４中での新たな酸素空孔の生成を抑制するのに十分な酸素分圧を長期間にわたり保持できるので、コンデンサ装置として、封止後のリーク電流等の特性劣化を大幅に低減することができ、信頼性の高いコンデンサ装置を提供することができる。また、封止される雰囲気中に十分な酸素が存在するので、誘電体層４が薄膜のＢＳＴ膜等の酸化物で形成されていた場合には、誘電体層４が還元されて誘電体層４中から酸素が抜けても、雰囲気中の酸素が補われるため、誘電体層４が変質することがない。このため、コンデンサ装置としてリーク電流等の特性劣化が低減され、安定した品質のコンデンサ装置を提供することができる。
特に誘電体層４がＢＳＴからなる場合には、酸素空孔が生じやすい。また、この酸素空孔により誘電体としての特性も変化する。このため、特に誘電体層４がＢＳＴからなる場合には、誘電体層４が酸素を含む気体が導入されている間隙２２内で露出部２３を有することが特に重要となる。
また、間隙２２内に導入される気体は、酸化物からなる誘電体層４の酸素と平衡反応をして誘電体層４の変質を防ぐように酸素を供給できる酸素分圧を有していれば良く、乾燥空気に限定されるものではない。
ここで、乾燥空気とは、全く水分を含まない空気という意味ではなく、通常の空気と比較して水分が少ない（低湿度の）空気をさす。具体的には、相対湿度４０％以下に乾燥させた空気をさす。
封止された雰囲気は、例えば、剥離、破壊等により容量素子群を封止する封止体を真空中で解き、出てきたガスをガスクロマトグラフィー，質量分析計等で分析すればよい。
また、封止された雰囲気の湿度を測定するには、例えば、以下のようにすればよい。まず、湿度の異なる空気を導入したサンプルを作製し、低温にして結露させた状態で電気特性を測定する。次に、実際に湿度を測定したいサンプルの電気特性を低温にして結露させた状態で測定し、事前に測定した結果と比較することで湿度を推定する。
さらに、誘電体層４が圧電性を有する場合には、電圧の印加により容量形成部が厚み方向に振動し、その影響で周期的に特定の周波数でＱ値が減少するという現象が生じる。これに対して、図１に示す構成のコンデンサ装置は、容量形成部、すなわち容量素子２１のうち下部電極２、誘電体層４、上部電極５が厚み方向で重なる部位の、厚み方向の上部に（上部電極５の上面に）、金属線１１が形成されている。このような金属線１１としては、例えばボンディングワイヤ等を用いることができる。このような構成により、容量形成部の厚み方向に伝搬してきた振動を、金属線１１により散乱させることができ、無用の共振を低減することができる。このため、特定の周波数でＱ値が減少することがない、安定して高いＱ値を有するコンデンサ装置とすることができる。
次に、製造方法を例に、図１の構成を具体的に説明する。
まず、容量素子２１の製造方法について説明する。
支持基板１は、アルミナセラミックス等のセラミック基板や、サファイア等の単結晶基板等である。この支持基板１の上に下部電極２、誘電体層４および上部電極５を順次、支持基板１のほぼ全面に成膜する。これら各層の成膜終了後、上部電極５、誘電体層４および下部電極２を順次所定の形状にエッチングする。
下部電極２は、誘電体層４の形成に高温スパッタが必要となるため、その高温に耐えられるように高融点であることが必要である。具体的には、Ｐｔ、Ｐｄ、Ｉｒ等の金属材料及びＩｒＯ２等の酸化物から成るものである。この下部電極２も、高温スパッタで形成される。さらに、下部電極２は、高温スパッタによる形成後に、誘電体層４のスパッタ温度である７００〜９００℃へ加熱され、誘電体層４のスパッタ開始まで一定時間保持することにより、平坦な層となる。
下部電極２の厚みは、電極としての抵抗成分および下部電極２の連続性を考慮した場合には厚い方が望ましいが、支持基板１との密着性を考慮した場合には相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、０．１μｍ〜１０μｍである。下部電極２の厚みが０．１μｍよりも薄くなると、下部電極２自身の抵抗が大きくなるほか、下部電極２の連続性が確保できなくなる可能性がある。１０μｍより厚くすると、内部応力が大きくなって、支持基板１との密着性が低下したり、支持基板１の反りを生じたりするおそれがある。
なお、下部電極２は容量形成部の外側まで延在するように形成されている。
誘電体層４は、酸化物材料であればよいが、少なくともＢａ、Ｓｒ、Ｔｉを含有するペロブスカイト型酸化物結晶から成る高誘電率の誘電体層であることが好ましい。この誘電体層４は、下部電極２の表面に形成されている。例えば、ペロブスカイト型酸化物結晶が得られる誘電体材料をターゲットとして、スパッタリング法による成膜を所望の厚みになるまで行なう。このとき、基板温度を高く、例えば８００℃として高温スパッタリングを行なうことにより、スパッタ後の熱処理を行なうことなく、高誘電率で容量変化率の大きい、低損失の誘電体層４を得ることができる。
上部電極５の材料としては、この層の抵抗を下げるため、抵抗率の小さなＡｕが望ましいが、誘電体層４との密着性向上のためには、Ｐｔ等を密着層として用いることが望ましい。この上部電極５の厚みは０．１μｍ〜１０μｍとなっている。この厚みの下限については、下部電極２と同様に、上部電極５自身の抵抗を考慮して設定される。また、厚みの上限については、誘電体層４との密着性を考慮して設定される。
ここで、上部電極４を、平面視で誘電体層４の内に配置したり、誘電体層４の側面を露出させることで、露出部２３となる部位を形成することができる。このように、誘電体層４の露出部２３を設けるためには、誘電体層４上に上部電極５以外のものが接しないように、上部電極５側から順にパターニングして形成するのが好ましい。さらに、容量素子２１を間隙２２を介して封止する際に、犠牲層などを用いることなく封止することが好ましい。この例では、パッケージ２４に収容することから、犠牲層を用いることなく封止できるため、Ｑ値の高いコンデンサ装置とすることができる。
このようにして、支持基板１上に容量素子２１が形成される。
次に、支持基板１上に容量素子２１が形成されたコンデンサを、アルミナ等からなるパッケージ２４内に配置する。パッケージ２４には、端子電極層１２が形成されている。端子電極層１２は、例えばＡｕ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄ、Ｗ等の金属導体をスクリーン印刷等の成膜法により形成し、エッチングによりパターニングして形成したり、下層から順にＷ、Ｎｉ、Ａｕを積層した導体層を電界めっき法または無電解めっき法によって所望のパターンに形成したりして形成してもよい。この端子電極層１２と下部電極２、上部電極５とを通常の金属線１１で接続する。
次に、パッケージ２４の上部にコバール等からなるシールリング２６を印刷し、このシールリング２６上にパッケージ２４の凹部を覆い、間隙２２を形成するような蓋体２５を配置する。このように、パッケージ２４と蓋体２５とをシールリング２６でシーム溶接して接続することで、図１に示すコンデンサ装置を得ることができる。
次に、図２Ａおよび図２Ｂに本発明の第２の実施形態のコンデンサ装置を示す。図２Ａは、本発明のコンデンサ装置の断面図である。図２Ａに示すコンデンサ装置は、図１に示すコンデンサ装置とは封止体の構成が異なる。
図２Ａにおいて、１３は、支持基板１上に覆蓋させたキャップ状のキャップ部材である。このキャップ部材１３は、例えばエポキシ系の樹脂材料からなり、予めキャップ状に加工されたものを支持基板１上に配置して接合すればよい。また、端子電極層１２は、支持基板１上に形成されている。
ここで、可変容量素子２１は、図１に示すコンデンサ装置と同様にして作製すればよい。また、端子電極層１２は、支持基板１上に、容量素子２１の下部電極２または上部電極５を形成する際に、同一の材料で同時に形成すればよい。
このように、キャップ部材１３により容量素子２１を封止することができるので、図１の構成のコンデンサ装置に比べて、容量素子２１を簡易な構成で間隙２２を介して封止することができる。したがって、コンデンサ装置を小型化および低背化させることができる。また、容量素子２１を封止するための必要部品数も少なくなるため、生産性の高いものとすることができる。
図２Ｂは、図２Ａの変形例を示す断面図である。
図２Ｂにおいて、キャップ部材１３は、２層となっており、支持基板１上に形成され、容量素子２１側、すなわち内側に位置する第１キャップ部材１３ａと、支持基板１上に形成され、第１キャップ部材１３ａを覆う第２キャップ部材１３ｂと、からなる。さらに、端子電極層１２は、支持基板１上の第１キャップ部材１３ａ配置位置の外側まで延在しており、その延在部上にそれぞれ第１柱状電極１４ａおよび第２柱状電極１４ｂが形成されている。すなわち、第１柱状電極１４ａは、容量素子２１の下部電極２に電気的に接続される。第２柱状電極１４ｂは、容量素子２１の上部電極５に電気的に接続される。この第１柱状電極１４ａおよび第２柱状電極１４ｂは、第２キャップ部材１３ｂの上部から端面を露出させている。
このような構成としたので、第１柱状電極１４ａおよび第２柱状電極１４ｂの露出部を外部回路に接続することで、容量素子２１を気密封止した状態で、実装することができる。このため、実装が容易で、小型で低背なコンデンサ装置を提供することができる。
次に、図３Ａを用いて、本発明の第３の実施形態のコンデンサ装置について説明する。図３Ａに示す構成では、図１、図２Ａおよび図２Ｂに示す構成と、封止体の構成が異なる。
図３Ａにおいて、４１は、支持基板１と対向して配置される回路基板であり、４２は、回路基板４１上の端子電極層（以下、端子部ともいう）１２に対応する位置に形成されたパッド部であり、４０は、支持基板１と回路基板４１とを相互に電気的に接続する接続体であり、４３は、支持基板１上に、容量素子２１および端子部１２が形成された領域を囲うように形成された環状電極層であり、４４は、回路基板４１上に、環状電極層４３に対応する位置に形成された環状パッド部である。
端子部１２とパッド部４２との間、環状電極層４３と環状パッド部４４との間は、それぞれ接続体４０で接続されている。このような接続体４０は、例えば半田材料やロウ材からなる。そして、環状電極層４３と環状パッド部４４とそれらを接続する接続体４０とから、環状部材４９が構成される。
ここで、環状部材４９を構成する接続体４０としては、半田、Ａｕ−Ｓｎ半田、異方性導電樹脂、エポキシ樹脂等の材料を用いることができる。また、環状パッド部４４および環状電極層４３は、例えば、Ｃｒ、Ｎｉ、Ａｕ、Ｐｔ等を用いることができる。
このような構成では、封止体は、回路基板４１と、容量素子２１が形成された領域を取り囲むように形成され、回路基板４１と支持基板１とを接続して封止する環状部材４９と、から成る。このように、回路基板４１と環状部材４９とを貼り合わせることで、容量素子２１を間隙２２を介して封止することができるので、パッケージを用いる場合に比べて小型かつ低背で生産性の高いものとすることができる。さらに、環状部材４９を半田またはロウ材などの金属材料で形成したときには、容量素子２１を気密封止することができ、その結果、湿気を良好に遮断することができるので、信頼性のより高いものとすることができる。
次に、図３Ａに示すコンデンサ装置の構成について、製造方法を例に説明する。
容量素子２１は、図１に示すコンデンサ装置と同様にして作製する。端子電極層１２は、支持基板１の上面に、下部電極２や上部電極５を形成する際に同一材料および同一工程で同時に形成すればよい。この端子電極層１２と、下部電極２、上部電極５とを周知の技術により金属線１１で接続する。
また、環状電極層４３は、支持基板１の上面の、容量素子２１が形成された領域を取り囲むように設けられる。この環状電極層４３は、下部電極２や上部電極５を形成する際に同一材料および同一工程で同時に形成すればよい。
次に、端子電極層１２、環状電極層４３の上面に、接続体４０を形成する。接続体４０は、後述の回路基板４１に形成されたパッド部４２、環状パッド部４４に接続することで、回路基板４１への実装を容易にするために形成する。環状電極層４３は、後述の回路基板４１に形成された環状パッド部４４と接続することで、容量素子２１が形成された領域を密閉する封止空間を形成し、この封止（密閉）空間への湿気の侵入を防ぐとともに、コンデンサ装置の機械的強度を高めるために形成する。これら接続体４０は、所定のマスクを用いて半田ペーストを印刷後、リフローを行なうことにより形成するのが一般的である。
次に、回路基板４１は、絶縁性の材料からなり、例えば、複数の絶縁層を積層したものを用いる。これら絶縁層には例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics：低温同時焼成セラミックス）、アルミナセラミックス等のセラミックスやガラスセラミックスが用いられる。回路基板４１は、セラミックス等の金属酸化物と有機バインダとを有機溶媒等で均質混練したスラリーをシート状に成型したグリーンシートを作製し、所望の導体パターンや貫通導体のパターン（ビアホール）を適宜形成した後、これらグリーンシートを積層し圧着することにより一体形成し、これを焼成することによって作製される。なお、回路基板４１は積層体に限定されるものではなく、アルミナ基板等を用いることもできる。
回路基板４１の、支持基板１が接続される側の面（上面、表面）には、接続体４０と接続されるパッド部４２、環状パッド部４４が形成される。
このパッド部４２、環状パッド部４４は、例えばＡｕ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄ、Ｗ等の金属導体をスクリーン印刷等の成膜法により形成し、エッチングによりパターニングして形成したり、下層から順にＷ、Ｎｉ、Ａｕを積層した導体層を電界めっき法または無電解めっき法によって所望のパターンに形成したりして形成する。
次に、この回路基板４１と支持基板１とを接合する。
具体的には、支持基板１上に形成された環状電極層４３と回路基板４１の環状パッド部４４とが対応するように配置し、リフロー炉にて２４０℃で５分間、リフロー溶融させて半田から成る接続体４０により両者を接合して、図３Ａに示すコンデンサ装置とする。
次に、図３Ｂおよび図３Ｃは、図３Ａの変形例である。図３Ｂは、図３Ａの変形例を示す平面図であり、図３Ｃは、図３ＢのＡ−Ａ線矢視断面図である。なお、図３Ｂは、構成を分かり易くするために、上部に位置する接続体４０、回路基板４１を省略しており、接続体４０が形成される部位を点線で示している。
図３Ａでは端子電極層１２と環状電極層４３とが別体であったのに対して、図３Ｂおよび図３Ｃの構成では、２つある端子電極層１２の一方（第１端子）を、容量素子２１と端子電極層１２の他方（第２端子）とが形成された領域を取り囲むように形成することで、端子電極層１２の一方が、環状電極層４３として機能するものである。このように構成することで、図３Ａに示すコンデンサ装置に比べ、回路基板４１と支持基板１とを接合するために新たな構成を必要としないので、さらに小型なコンデンサ装置とすることができる。また、容量素子２１に高い電圧が印加され発熱した場合には、第１端子を介して面積の広い回路基板４１へ放熱させることができ、より信頼性の高いコンデンサ装置を提供することができる。
このような構成とすることで、端子電極層１２の一方が環状部材４９の一部として機能するものとなる。
以上の図２Ａおよび図２Ｂ、図３Ａおよび図３Ｂに示す例では、端子電極層１２と容量素子２１の電極２，５とが金属線１１によって電気的に接続されている。したがって、層間絶縁層を設けることなく可変容量素子２１と端子電極層１２とを接続することができるので、露出部２３を多くすることができ、その結果、層間絶縁層の形成に起因する誘電体層の還元反応を防ぎ、特性の安定したコンデンサ装置を提供することができる。
以上の図２Ａおよび図２Ｂ、図３Ａおよび図３Ｂに示す例では、端子電極層１２と容量素子２１とを電気的に接続するために金属線１１を用いた例について説明したが、金属線１１を必ずしも要するわけではない。例えば、下部電極２の容量形成部の外側に延在する部分に、端子電極層１２としての機能を持たせてもよい。具体的には、図２Ａおよび図２Ｂ、図３Ａおよび図３Ｂにおいて、下部電極２の延在部と端子電極層１２とを一体に形成すればよい。
さらに、誘電体層４を容量形成部の外側の支持基板１上まで形成し、上部電極５をこの誘電体層４を介して支持基板１上まで延在させることで、この延在部に端子電極層１２としての機能を持たせてもよい。具体的には、上部電極５の延在部と端子電極層１２とを一体に形成すればよい。
このように、金属線１１を用いない場合には、図２Ａおよび図２Ｂに示すようなキャップ部材１３の形成方法に様々な手法を用いることができるので好ましい。例えば、犠牲層を設け、それを覆う層を形成し、この層に貫通孔を形成し、この貫通孔から犠牲層を除去した後にこの貫通孔を塞いでキャップ部材１３を形成することもできる。
また、図１、図２Ａ、図２Ｂ、図３Ａおよび図３Ｂに示す例では、容量素子２１を１つ含むコンデンサ装置について説明したが、図４に示すように、容量素子２１を複数個（図４の例では５個）設けても良い。図４は、本発明のコンデンサ装置の変形例を示す断面図であり、容量素子２１が２つの端子電極層１２の間に５個直列接続された構成を示している。なお、図４では、封止体の図示を省略している。複数の容量素子２１は、例えば下部電極２を共有して形成することで直列に接続したり、上部電極５同士を金属線１１で接続して直列接続したりすればよい。このように、容量素子２１を複数個設けるときには、容量素子２１の下部電極２、上部電極５は、他の容量素子２１を介して、それぞれ第１および第２端子１２に接続されているとみなすことができる。なお、金属線１１で接続される一方の容量素子２１を第１容量素子、他方の容量素子を第２容量素子という。このように容量素子２１を複数個設けることで、コンデンサ装置全体の容量を適宜設計することができる。さらに、容量素子２１を直列接続することで、２つの端子電極層１２間に高周波電圧を印加してもこの電圧は複数個の容量素子２１に分圧されるので、高周波電圧による影響の少ないコンデンサ装置とすることができる。
また、第１容量素子と第２容量素子とがそれぞれ端子電極層１２に金属線１１で接続されるので、複数の容量素子を層間絶縁層を設けることなく接続することができ、露出部２３を多くすることができ、その結果、誘電体層４の還元反応を防ぎ、特性の安定したコンデンサ装置を提供することができる。
なお、図４に示すコンデンサに、図３Ａおよび図３Ｂに示す封止体を用いることで、誘電体層４が間隙２２に露出する露出部２３を有するコンデンサ装置とすることができる。また、接続体４０、環状電極層４３に代えて、図１、図２Ａおよび図２Ｂに示す封止体を用いることもできる。
次に、図５〜図８を用いて、本発明の第４の実施形態を説明する。第４の実施形態の構成は、図４に示す構成に図３Ａおよび図３Ｂに示す封止体を用いた場合に近いが、容量素子２１に直流電圧を印加して容量を変化させるためのバイアスラインを含んでいる点と、複数個の容量素子を互いに接続するために回路基板４１上に形成された配線パターンを用いる点とが異なる。また、誘電体層４として、バイアスラインにより容量素子２１の誘電体層４に電圧を印加することで、誘電率が印加する電圧に応じた値に変化するものを用いるものとする。
図５〜図８は、３つの容量素子２１を有するコンデンサ装置を可変容量コンデンサとして用いる場合の例を示すものであり、図５は等価回路図、図６は支持基板１上に形成されたコンデンサを回路基板４１に接続したときに、支持基板１の裏面からみたときの透視状態の平面図、図７は、図６に示すコンデンサが接続される回路基板４１の平面図、図８は、図６に示すコンデンサと図７に示す回路基板４１とを接続してコンデンサ装置としたものの、図６および図７に示すＢ−Ｂ’線、Ｃ−Ｃ’線における矢視断面図である。図６において、点線部は後述する回路基板４１に形成された配線パターン４５が配置される位置を示す。
図５に示す等価回路図において、符号Ｃ１，Ｃ２，Ｃ３はいずれも容量素子２１であり、Ｂ１１，Ｂ１２は抵抗成分およびインダクタ成分の少なくとも一方を含む第１バイアスライン（同図では、抵抗成分Ｒ１１，Ｒ１２を示す）であり、Ｂ２１，Ｂ２２は抵抗成分およびインダクタ成分の少なくとも一方を含む第２バイアスライン（同図では、抵抗成分Ｒ２１，Ｒ２２を示す）であり、Ｖ１１，Ｖ１２は第１バイアスラインＢ１１，Ｂ１２にそれぞれ接続されたバイアス端子、Ｖ２１，Ｖ２２は第２バイアスラインＢ２１，Ｂ２２にそれぞれ接続されたバイアス端子である。
高周波信号を入出力する入出力端子間に容量素子Ｃ１〜Ｃ３が直列に接続されており、一方の入出力端子と容量素子Ｃ１との間、容量素子Ｃ１と容量素子Ｃ２との間、容量素子Ｃ２と容量素子Ｃ３との間、容量素子Ｃ３と他方の入出力端子との間に第１バイアスライン（Ｂ１１，Ｂ１２）と第２バイアスライン（Ｂ２１，Ｂ２２）とがそれぞれ交互に接続されている。バイアスラインＢ１１〜Ｂ２２は、直流では容量素子Ｃ１〜Ｃ３の絶縁抵抗に対して抵抗が低く、かつ交流では容量素子Ｃ１〜Ｃ３のインピーダンスより大きい必要がある。容量素子に印加される直流電圧は、バイアスラインの抵抗と容量素子の絶縁抵抗の分圧で決まるため、インダクタやλ／４線路を用いた場合は、直流では低抵抗となるため、抵抗を使用した場合に比べ、分圧により、容量素子に印加できる直流電圧を大きくすることができる。
このような構成のコンデンサ装置においては、高周波信号は、直列接続された容量素子Ｃ１，Ｃ２，Ｃ３を介して入出力端子間に流れることになる。
また、容量素子Ｃ１の容量成分を制御するバイアス信号は、バイアス端子Ｖ１１から供給され、容量素子Ｃ１を介してバイアス端子Ｖ２１（図５ではグランド）に流れる。この容量素子Ｃ１に印加される電圧に応じて、容量素子Ｃ１は所定の誘電率となり、その結果、所望の容量成分が得られることになる。同様に、容量素子Ｃ２，Ｃ３についても、バイアス信号は、バイアス端子Ｖ１２から供給され、容量素子Ｃ２，Ｃ３を介してバイアス端子Ｖ２１，Ｖ２２（グランド）に流れる。この容量素子Ｃ２，Ｃ３に印加される電圧に応じて、容量素子Ｃ２、Ｃ３は所定の誘電率となり、その結果、所望の容量成分が得られることになる。つまり、容量素子Ｃ１〜Ｃ３は直流的に並列接続されているので、直流的にバイアス端子から印加されるバイアス信号と同じ大きさのバイアス信号が印加され、所定の容量成分を得ることができる。
その結果、容量素子Ｃ１，Ｃ２，Ｃ３の容量を所望の値に制御するための直流バイアス信号を、安定してそれぞれ別々に容量素子Ｃ１，Ｃ２，Ｃ３に供給することができ、バイアス信号の印加による容量素子Ｃ１，Ｃ２，Ｃ３の誘電体層における誘電率を所望通りに変化させることができ、よって容量成分の制御が容易なコンデンサ装置となっている。
また、コンデンサ装置に入力される高周波信号、つまり容量素子Ｃ１，Ｃ２，Ｃ３に入力される高周波信号は、抵抗成分Ｒ１１，Ｒ１２およびＲ２１，Ｒ２２が高周波信号の周波数領域での容量素子Ｃ１，Ｃ２，Ｃ３のインピーダンスに対して大きなインピーダンス成分となっていることから、第１バイアスラインＢ１１，Ｂ１２および第２バイアスラインＢ２１，Ｂ２２を介して漏れることがない。これによって、高周波信号の周波数領域において、コンデンサ装置のＱ値はバイアスラインの抵抗成分の影響を受けることはなく、Ｑ値の高いコンデンサ装置とすることができる。
つまり、コンデンサ装置においては、Ｎ個（Ｎは２以上の整数）、ここでは３個の容量素子Ｃ１，Ｃ２，Ｃ３は、高周波的には直列接続された容量素子と見ることができる。
したがって、これら直列接続された容量素子Ｃ１，Ｃ２，Ｃ３に印加される高周波電圧は各々の容量素子Ｃ１，Ｃ２，Ｃ３に分圧されるので、個々の容量素子Ｃ１，Ｃ２，Ｃ３に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
また、容量素子Ｃ１，Ｃ２，Ｃ３を直列接続したことにより、高周波的には容量素子の誘電体層の層厚を厚くしたのと同じ効果があり、コンデンサ装置の損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力性を向上することができる。
なお、第１バイアスラインＢ１１，Ｂ１２を電気的に接続し、バイアス端子Ｖ１１とバイアス端子Ｖ１２とを共通化してもよい。同様に、第２バイアスラインＢ２１，Ｂ２２を電気的に接続し、バイアス端子Ｖ２１とバイアス端子Ｖ２２とを共通化してもよい。
さらに、奇数個の容量素子を接続した場合には、高周波信号の入出力端子とバイアス信号のバイアス端子とを共通化してもよい。
次に、本発明の第４の実施形態のコンデンサ装置の具体的な構成を、作製方法の例に沿って説明する。
図６〜図８において、３１〜３４は導体部、６１〜６４は印刷抵抗である。また、高周波信号の入出力端子は、第１信号端子（入力端子）および第２信号端子（出力端子）から成り、端子電極層１２と半田拡散防止層１６と接続体４０とで構成されている。
まず、図６を用いて、支持基板１上に形成されるコンデンサの構成を説明する。なお、各部の構成を分かり易くするために、上部に位置する接続体４０および一部の半田拡散防止層１６を省略している。
容量素子Ｃ１〜Ｃ３は、下部電極２、誘電体層４、上部電極５が重なった部分である容量形成部と、この容量形成部の外側に延在する下部電極２の延在部とがある。そして、上部電極５上および下部電極２の延在部上に半田拡散防止層１６が形成され、その上に接続体４０が形成される。そして、容量素子Ｃ１の下部電極２の延在部上に形成された接続体４０と、容量素子Ｃ２の上部電極５上に形成された接続体４０とが、回路基板４１に形成された１つの配線パターンに接続されることで、容量素子Ｃ１，Ｃ２が直列接続される。
同様に、容量素子Ｃ２，Ｃ３が直列に接続され、また、容量素子Ｃ１の上部電極４および容量素子Ｃ３の下部電極２の延在部が端子電極層１２としての機能を有する。
この端子電極層１２を、回路基板４１上に形成されたパッド部４２に接続することで、入力端子と出力端子との間に可変容量素子Ｃ１〜Ｃ３が直列接続されたコンデンサ装置とすることができる。
これにより、各容量素子を従来のように層間絶縁膜および保護膜により被覆しなくても直列接続することができる。したがって、層間絶縁膜や保護膜の膜応力が誘電体層４にはたらくことがなくなるので、コンデンサ装置のリーク電流等の特性劣化を低減できる。
可変容量素子Ｃ１〜Ｃ３は、図１のコンデンサ装置における容量素子２１と同様に作製し、上部電極５の上面および下部電極２の容量形成部の外側に延在した部位に半田拡散防止層１６を形成する。
半田拡散防止層１６は、接続体４０が半田からなる場合に、接続体４０の形成時のリフローや実装の際に、接続体４０が下部電極２へ拡散することを防止するために形成する。この半田拡散防止層１６の材料としては、Ｎｉが好適である。また、半田拡散防止層１６の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ，Ｃｕ等を０．１μｍ程度形成する場合もある。
また、環状電極層４３は、支持基板１の上面の、容量素子Ｃ１〜Ｃ３からなる容量素子群が形成された領域を取り囲むように設けられる。この環状電極層４３は、下部電極２や上部電極５を形成する際に同一材料および同一工程で同時に形成すればよい。また、その上に半田拡散防止層１６を形成してもよい。
最後に、半田拡散防止層１６の上に接続体４０を形成して、図６に示すコンデンサが形成される。接続体４０は、後述の回路基板４１に形成された配線パターン４５、パッド部４２、環状パッド部４４に接続することで、容量素子Ｃ１〜Ｃ３を直列に接続するとともに、回路基板４１への実装を容易にするために形成する。環状電極層４３は、後述の回路基板４１に形成された環状パッド部４４と接続することで、容量素子群が形成された領域を密閉する封止空間を形成し、この封止（密閉）空間への湿気の侵入を防ぐとともに、コンデンサ装置の機械的強度を高めるために形成する。これら接続体４０は、所定のマスクを用いて半田ペーストを印刷後、リフローを行なうことにより形成するのが一般的である。
環状部材４９を構成する接続体４０としては、図３Ａに示すコンデンサ装置と同様の材料を用いることができる。
なお、容量素子Ｃ１の上部電極５および容量素子Ｃ３の下部電極２上に形成された接続体４０は半田拡散防止層１６とで、高周波信号の入出力端子となる。
このような構成とすることで、容量素子Ｃ１〜Ｃ３を接続するための部分が全て上面に露出するようにすることができる。このため、回路基板４１への実装が容易になる。
なお、容量素子Ｃ１の外側には、支持基板１と回路基板４１との接続強度を増すために、補助接続部３０を設けている。補助接続部３０は、下部電極２や上部電極５を形成する際に同一材料に同一工程で同時に形成すればよい。この補助接続部３０の上面には、半田拡散防止層１６、接続体４０を形成し、回路基板４１と接続する。
次に、図７および図８を用いて、回路基板４１の構成について説明する。
回路基板４１は、図３Ａに示すコンデンサ装置と同様の材料を用いることができる。
回路基板４１の、支持基板１が接続される側の面（上面、表面）には、接続体４０と接続される配線パターン１８、パッド部４２、環状パッド部４４が形成される。
この配線パターン１８、パッド部４２、環状パッド部４４は、例えばＡｕ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄ、Ｗ等の金属導体をスクリーン印刷等の成膜法により形成し、エッチングによりパターニングして形成したり、下層から順にＷ、Ｎｉ、Ａｕを積層した導体層を電界めっき法または無電解めっき法によって所望のパターンに形成したりして形成する。
回路基板４１には、容量素子Ｃ１の上部電極５上に形成された入出力端子としての接続体４０を外部回路に接続するパッド部４２ａ、容量素子Ｃ１の下部電極２と容量素子Ｃ２の上部電極５とを接続する配線パターン１８ａ、容量素子Ｃ２の下部電極２と容量素子Ｃ３の上部電極５とを接続する配線パターン１８ｂ、容量素子Ｃ３の下部電極２上に形成された入出力端子としての接続体４０を外部回路に接続するパッド部４２ｂ、これらを取り囲むように環状パッド部４４が形成されている。
また、回路基板４１に容量素子Ｃ１〜Ｃ３に電圧を印加するためのバイアス供給回路を構成するバイアスラインＢ１１、Ｂ１２、Ｂ２１、Ｂ２２が形成されている。回路基板４１にバイアスラインＢ１１〜Ｂ２２を形成することで、抵抗、インダクタ、λ／４線路等を回路基板４１側に内蔵させたり、回路基板４１の表面等に形成させたりすることができる。このため、バイアスラインとしてインダクタ、λ／４線路を用いても装置を大型化させることがなく、所望のバイアスラインを形成することができる。また、容量素子群と別個に形成することができるので、回路基板４１上に最適な材料を用いて容易に形成することができる。このようなバイアス供給回路を構成する第１バイアスラインＢ１１，Ｂ１２は、印刷抵抗６１，６２とそれにそれぞれ接続された導体部３１，３２とから構成される。同様に、第２バイアスラインＢ２１，Ｂ２２は印刷抵抗６３，６４とそれにそれぞれ接続された導体部３３，３４とから構成されている。
印刷抵抗６１〜６４の材料としては、ＲｕＯ２等を用い形成される。抵抗値としては、使用周波数でコンデンサ装置のインピーダンスに悪影響を与えないように設定する。例えば、コンデンサ装置を周波数１ＧＨｚで使用し、容量素子Ｃ１〜Ｃ３の容量を５ｐＦとした場合には、この周波数の１／１０（１００ＭＨｚ）からインピーダンスに悪影響を与えないように印刷抵抗６１〜６４を容量素子Ｃ１〜Ｃ３の１００ＭＨｚでのインピーダンスの１０倍以上の抵抗値に設定する。この場合には、必要な第１および第２バイアスラインＢ１１，Ｂ１２，Ｂ２１，Ｂ２２の抵抗値は、約３．２ｋΩ以上に設定すればよい。
この導体部３１〜３４の材料としては、第１および第２バイアスラインＢ１１〜Ｂ１３，Ｂ２１〜Ｂ２３の抵抗値のばらつきを抑制するために、低抵抗であるＡｕ、Ａｇ、Ｃｕその他の貴金属、またはそれらを含む合金が望ましいが、印刷抵抗６１〜６６の抵抗が十分に高いので、Ａｇを用い、回路基板４１にＬＴＣＣを用いて、同時焼成してもよい。
貫通導体１５は、例えばＡｇ等の導体からなり、グリーンシートの所望の位置に貫通孔（ビアホール）をマイクロドリル、パンチング、レーザ加工、金型打ち抜き加工、フォトリソグラフィ法等で形成し、貫通孔に例えばＡｇ系の導体ペーストを導入して形成されるか、または、無電解めっき法によって形成される。この貫通導体１５により、回路基板４１の上面から下面に入出力端子を導出することができる。また、同様にバイアス供給回路も回路基板４１の上面から下面に導出することがきる。
回路基板４１側の環状パッド部４４は、支持基板１上に形成された環状電極層４３に対応した形状とし、Ｃｒ、Ｎｉ、Ａｕ等からなる層をスパッタ法または無電解めっき法、電解めっき法により所定の位置に形成する。この環状パッド部４４は、一層のみでもよいし、複数層を積層したものとしてもよい。
また、回路基板４１の下面には、貫通導体１５で入出力端子、バイアスラインに接続された外部接続端子１９が形成されている。この外部接続端子１９は、導体であれば材料は特に限定されず、例えばＡｇ、Ａｕ、Ｃｕその他の貴金属、またはそれらを含む合金を用いればよい。
次に、この回路基板４１と図６に示すコンデンサとを接合して、図８に示すコンデンサ装置とする。
具体的には、支持基板１上に形成された環状電極層４３と回路基板４１の環状パッド部４４とが対応するように、図６に示すコンデンサと回路基板４１の上面とを対面させて配置し、リフロー炉にて２４０℃で５分間、リフロー溶融させて半田から成る接続体４０により両者を接合する。
この環状部材４９により、容量素子群が形成された領域を封止することができ、この封止（密閉）空間への湿気の侵入を防ぐと共に、コンデンサ装置の機械的強度を高めることができる。
回路基板４１と図６に示すコンデンサとを酸素を含む気体の下で接合すれば、間隙２２内の間隙２２に酸素を含む気体で導入させることができる。特に、回路基板４１と図６に示すコンデンサとを乾燥空気下で接合すれば、封止空間に乾燥空気を導入することができる。
以上により、本発明によれば、誘電体層に膜応力を及ぼす層間絶縁膜および保護膜が不要となるので、リーク電流等の特性劣化を低減させコンデンサ装置を提供することができる。さらに、誘電体層４が還元されにくくなるので、コンデンサ装置のリーク電流等の特性の劣化を低減し、安定した品質のコンデンサ装置を提供することができる。また、間隙を有する封止体を用いることにより、耐湿性に優れ、小型で低背な可変容量コンデンサを実現することができる。さらに、犠牲層を必要とせずに容量素子２１を封止できるので、Ｑ値の高いコンデンサ装置を実現することができる。
また、バイアス電圧を、容量素子Ｃ１および第２容量素子Ｃ２の接続点から印加し、容量素子Ｃ１の上部電極５、並びに容量素子Ｃ２の下部電極２まで印加する場合には、容量素子Ｃ１と容量素子Ｃ２とでリーク電流が流れる向きが厚み方向で反対となる。このとき、容量素子Ｃ１でのリーク電流の大きさをＩ（−）、容量素子Ｃ２でのリーク電流の大きさをＩ（＋）とすると、Ｉ（−）≠Ｉ（＋）であり、容量素子Ｃ１と容量素子Ｃ２との全体でのリーク電流の大きさはＩ（−）＋Ｉ（＋）となる。ここで、バイアス電圧の極性を変更した場合、容量素子Ｃ１でのリーク電流の大きさはＩ（＋）、容量素子Ｃ２でのリーク電流の大きさはＩ（−）となり、この場合も、容量素子Ｃ１と容量素子Ｃ２との全体でのリーク電流の大きさはＩ（−）＋Ｉ（＋）となる。すなわち、容量素子Ｃ１と容量素子Ｃ２との全体でみると、バイアス電圧の極性によるリーク電流の違いを打ち消すようになるため、リーク電流の極性依存性を低減することができる。その結果、バイアス電圧の極性を入れ替えても、コンデンサ装置としてリーク電流特性が大きく変化しないものを得ることができるので、信頼性の高いコンデンサ装置を提供することができる。このような効果は容量素子が偶数個のときにさらに顕著である。
なお、図６〜図８に示す例では、バイアスラインを全て回路基板４１に形成したが、一部または全てを支持基板１上に形成してもよい。また、図６〜図８に示す例では、複数の容量素子２１を回路基板４１に形成された配線パターン１８を介して接続したが、金属線１１等を用いて接続しても良い。
図９Ａおよび図９Ｂに、本発明の第４の実施形態のコンデンサ装置の変形例を示す。図９Ａは支持基板１上に形成されるコンデンサの平面図であり、図９Ｂは図９ＡのＤ−Ｄ’線矢視断面図であり、バイアスラインを含む点以外は図４と同様である。なお、図９Ａにおいて、上部に位置する接続体４０の図示を省略している。
図９Ａおよび図９Ｂは、図６〜図８に示す例と、バイアスラインが全て支持基板１上に形成されている点、複数の容量素子２１同士を金属線１１で接続している点、容量素子２１の個数の点で異なる。
なお、図９Ａおよび図９Ｂに示すように、支持基板１上にバイアスラインを形成する場合、印刷抵抗６１〜６４の材料としては、タンタル（Ｔａ）を含有し、かつその比抵抗が１ｍΩ・ｃｍ以上であるものが望ましい。具体的な材料としては、窒化タンタル（ＴａＮ）やＴａＳｉＮ、Ｔａ−Ｓｉ−Ｏを例示することができる。例えば、窒化タンタルの場合であれば、Ｔａをターゲットとして、窒素を加えてスパッタリングを行なうリアクティブスパッタ法により、所望の組成比および抵抗率の印刷抵抗６１〜６４を成膜することができる。
このスパッタリングの条件を適宜選択することにより、膜厚が４０ｎｍ以上で、比抵抗が１ｍΩ・ｃｍ以上の印刷抵抗６１〜６４を形成することができる。さらに、スパッタリングの終了後、レジストを塗布して所定の形状に加工した後、反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスを行なうことにより、簡便にパターニングすることができる。このように、高抵抗の材料を用いることができるので、印刷抵抗６１〜６４のアスペクト比を大きくすることなく、所望の抵抗値を得ることができる。これにより、コンデンサ装置を小型化することができる。
次に、図１０Ａ〜図１０Ｇを用いて、図２Ａおよび図２Ｂで説明した本発明のコンデンサ装置のキャップ部材１３から成る封止体の作製方法の例について説明する。ただし、容量素子２１と端子電極層１２との間、もしくは複数の容量素子２１間は金属線１１を用いることなく接続されているものとする。図１０Ａ〜図１０Ｇは、キャップ部材１３からなる封止体の作製方法の各工程を示す断面図である。
図１０Ａにおいて、容量素子２１、これに接続された端子電極層１２が形成された支持基板１上に、離型材で保護されたネガタイプのフィルムレジスト２７を、ローラーにより加圧して貼り合わせる。次に、フィルムレジスト２７から、離型材を剥離した後、１００℃で加熱してフィルムレジスト２７を加熱硬化させる。
次に、図１０Ｂに示すように、支持基板１上に貼り付けたフィルムレジスト２７にフォトマスクまたはレチクルを合わせた後、ＵＶ光を露光照射させ、ＵＶ光を照射された部分のみ、重合および架橋反応を生じて安定化させる。
次に、図１０Ｃに示すように、現像してキャップ部材１３の支柱部分１３ｃ以外の不要箇所を除去した後、ベーキングにより乾燥させる。
次に、図１０Ｄに示すように、支柱部分１３ｃ上に、図１０Ａおよび図１０Ｂと同様にして、フィルムレジスト２７を配置し、露光および現像してキャップ部材１３の蓋体１３ｄとなる以外の不要箇所を除去した後、ベーキングにより乾燥させる。ここで、加熱により、支柱部分１３ｃと蓋体１３ｄとが接合されて一体化され、第１キャップ部材１３ａとなる。
次に、図１０Ｅに示すように、無電解メッキ法により、２つの端子電極層１２上にＣｕから成る第１柱状電極１４ａと第２柱状電極１４ｂとを形成する。
次に、図１０Ｆに示すように、支持基板１上から第１キャップ部材１３ａ、柱状電極１４の上部にエポキシ樹脂等の樹脂材料をモールドし、この樹脂材料を、グラインド技術にて切削加工し、第１柱状電極１４ａと第２柱状電極１４ｂとの上面を露出させた第２キャップ部材１３ｂとする。
最後に、図１０Ｇに示すように、半田等の電極材料により、露出した柱状電極１４ａ，１４ｂの上面にバンプ接続体を形成して、キャップ部材１３で封止されたコンデンサ装置を得ることができる。
以上のような製造プロセスにより、ウェハレベルパッケージングが可能となり、簡便な方法で実装構造を作製することができ、さらに小型で低背なコンデンサ装置を実現することができる。
図１に示す本発明のコンデンサ装置を例に、容量素子２１を封止体で封止する前後でのリーク電流特性の変化を調べた。
まず、支持基板１として表面に熱酸化膜を形成したＳｉ基板を用いた。この支持基板１上に密着層としてＴｉＯ２を形成した後、Ｐｔからなる下部電極２、ＢＳＴからなる誘電体層４、下層から順にＰｔ、Ａｕを積層してなる上部電極５を積層し、容量素子２１を形成した。この状態で、封止前のリーク電流特性（Ｉ−Ｖ特性）を測定した。Ｉ−Ｖ特性の測定は、アジレント社製のピコアンメータ４１４０Ｂを用いた。
この容量素子２１をアルミナからなるパッケージ２４に収容し、乾燥大気雰囲気中でこのパッケージ２４と蓋体２５（リッド）とをシールリング２６を介してシーム溶接して封止した。封止後、サンプルをＨｅリークテストおよびａｉｒリークテストを実施して気密封止されていることを確認し、封止後のリーク電流特性（Ｉ−Ｖ特性）を測定した（第１の実施例）。
図１１Ａ〜図１１Ｃに、本発明のコンデンサ装置を大気雰囲気で封止した場合のＩ−Ｖ特性のグラフを示した。横軸は電圧（単位：Ｖ）、縦軸はリーク電流（単位：Ａ）である。図１１Ａ〜図１１Ｃはそれぞれ、３種類のサンプル＃１〜＃３の封止前後の特性を示すものである。
図１１Ａ〜図１１Ｃに示すように、本発明の実施例のように大気封止した場合は、封止前後でコンデンサ装置のＩ−Ｖ特性の特性劣化が生じることはなかった。
また、この第１の実施例のサンプルについて、８５℃にて６．０Ｖを印加し続けたときのリーク電流の時間による変化を測定した結果を図１２に示す。図１２より明らかなように、本実施例のサンプルは、時間経過によってリーク電流の電流値はほとんど変化せず、低い電流値を維持しており、高い信頼性を有していることが確認された。
次に、比較例として、容量素子２１を絶縁性保護膜であるＳｉＯ２で覆い、誘電体層４に露出部２３がないコンデンサ装置を作製した。ＳｉＯ２膜には、電気的測定のために、上部電極５および下部電極２の一部のみが露出するような貫通孔を各電極上に形成し、誘電体層４には露出部２３が無い構造とした。図１３に実施例と比較例のＩ−Ｖ特性を示した。この図から明らかなように、本発明の実施例のサンプルに比べて比較例のリーク電流は全体的に大きかった。このことから、誘電体層４が間隙２２に露出する露出部２３を設け、誘電体層４に絶縁保護膜などによる応力のかからない構成とすることが効果的であることを確認した。
次に、間隙内の雰囲気を変えたサンプルを用意し、同様に、封止の前後でリーク電流特性を測定した。具体的には、窒素雰囲気下および真空下でシーム溶接を行ない、第２の実施例として窒素封止サンプルおよび第３の実施例として真空封止サンプルを作製した。
図１４に、窒素封止を行なった第２の実施例のリーク電流特性を示した。図１４に示すように窒素封止を行なった場合には、封止前は図１３に示す比較例に比べ優れたリーク電流特性を有することが確認された。しかしながら、封止前後でコンデンサ装置のＩ−Ｖ特性は、大幅に劣化していた。これは、誘電体層４中の酸素と窒素封止された雰囲気との間の平衡反応により、誘電体層４中に新たに酸素空孔が発生したためと推察される。
図１５に、真空封止を行なった第３の実施例のリーク電流特性を示した。図１５に示すように、真空封止した場合は、封止前は図１３に示す比較例に比べ優れたリーク電流特性を有することが確認された。しかしながら、封止前後で大幅にＩ−Ｖ特性が劣化している。これは、誘電体層４中の酸素と真空封止された雰囲気との間の平衡反応により、誘電体層４中に酸素空孔が発生したためと推察される。さらに、真空封止後、蓋体（リッド）２５を除去してリーク電流特性を測定すると、リーク電流（Ｉ−Ｖ）特性が若干回復した。しかしながら、封止前のリーク電流特性に比べると大幅に劣化した状態であった。さらに、蓋体（リッド）２５除去後に、５００℃にて１ｈｒ大気中にて支持基板１ごとアニールしたところ、Ｉ−Ｖ特性は大幅に改善し、封止前に近い特性となった。しかしながら、リーク電流特性は真空封止前と比較して、低電圧領域では同等であるが、電流の立ち上がる電圧が低くなっており、完全には真空封止前の状態には戻らなかった。以上のことより、真空封止した場合も封止前後でＩ−Ｖ特性が劣化していることより、雰囲気中の水素等の還元元素が影響するのではなく、酸素の有無がＩ−Ｖ特性の変化に対して重要な要素となっているものと推察される。また、一度誘電体層４が変質すると、例え酸素のある雰囲気下に戻してもリーク電流特性は劣化した状態を保持することから、容量素子２１を封止する際には、犠牲層などを用いることなく封止することが重要であることが分かった。
なお、比較例のコンデンサ装置は封止したときに、第２および第３の実施例の場合に比べ、更にリーク電流は大きかった。
以上のことをまとめると、誘電体層４に絶縁保護膜などによる圧力を付加しない構成とするとともに、誘電体層４が間隙２２に露出する露出部２３を設けることにより、リーク電流特性の優れたコンデンサ装置とすることができることが分かった。さらに、間隙２２内を、大気で封止することにより、一定量の酸素が雰囲気中に存在するため、誘電体層４が還元することがなく、リーク電流が低い状態でかつ経時変化のない、安定した品質のコンデンサ装置を提供することができることを確認した。
図１６Ａは、本発明の第１の実施形態のコンデンサを示す断面図である。
本発明のコンデンサは、外部回路に接続されて用いられるものである。例えば、配線パターン１８等の導電体を有する回路基板４１（図中に点線で示す。詳しくは後述するため、ここでの詳細な説明は省略する。）に実装されて用いられるものであり、支持基板１上に、その厚み方向に順次積層された、下部電極２、誘電体層４、上部電極５を含む容量素子Ｃ１，Ｃ２が配列された容量素子群８を有する。ここで、下部電極２、誘電体層４、上部電極５が重なる領域を容量形成部とする。容量素子群８は、容量素子Ｃ１，Ｃ２を含み、それぞれを第１容量素子６と第２容量素子７とする。さらに、第１容量素子６の上部電極５には半田拡散防止層１６を介して第１接続体９が接続され、第２容量素子７の上部電極５には半田拡散防止層１６を介して第２接続体１０が接続されている。この第１接続体９および前記第２接続体１０は、それぞれ回路基板４１の配線パターン１８に接続されて、第１容量素子６と第２容量素子７とを直列に接続する。すなわち、回路基板４１の配線パターン１８が第１接続体および第２接続体１０の双方に接続されることにより上部電極５同士が接続されることなる。そして、第１容量素子６と第２容量素子７との誘電体層４は、その一部が露出した状態となっている。
また、第１容量素子６および第２容量素子７の下部電極２は、コンデンサの入出力端子に接続するために、支持基板１上に容量形成部の外側まで延在している。この延在部上に半田拡散防止層１６、端子用接続体１７を順次積層し入出力端子が形成される。この入出力端子を、回路基板４１上に形成された入出力端子用の配線パターン１８に接続することで、入力端子と出力端子との間に容量素子Ｃ１，Ｃ２が直列接続されたコンデンサとすることができる。
これにより、各容量素子を従来のように層間絶縁膜および保護膜により被覆しなくても接続することができる。したがって、層間絶縁膜や保護膜の膜応力が誘電体層４にはたらくことがなくなるので、コンデンサのリーク電流特性等の特性劣化を低減できる。
なお、以下のコンデンサの実施形態においても同様であるが、誘電体層として電圧の印加により誘電率が変化するものを用いて、各容量素子の容量を変化させるためにバイアス電圧を印加することにより、可変容量コンデンサとして機能させてもよい。バイアス電圧印加方法については、後述のコンデンサ装置についての説明において説明する。
図１６Ｂは図１６Ａの変形例を示す断面図である。
図１６Ｂは、第１容量素子Ｃ１の下部電極２のうち、容量形成部の外側に延在しした延在部上に半田拡散防止層１６を介して第１接続体９が形成されている点で、図１６Ａと異なる。この第１接続体９と、第２容量素子Ｃ２の上部電極５上に形成された第２接続体１０とが、回路基板４１に形成された配線パターン１８を介して接続されることにより、第１容量素子Ｃ１と第２容量素子Ｃ２とが直列に接続される。
このような構成の場合には、コンデンサの入出力端子は、第１容量素子Ｃ１の上部電極５と、第２容量素子Ｃ２の下部電極２とに接続される。このため、第１容量素子Ｃ１の上部電極５上に端子用接続体１７を設けた構成となっている。
さらに、回路基板４１とコンデンサとの接続強度を向上させるために、接続用導体２０を設けてもよい。接続用導体２０は、第１接続体９、第２接続体１０、端子用接続体１７と高さを合わせるために、支持基板１上に形成された下部電極２、半田拡散防止層１６上に形成することが好ましい。
図１７は、本発明の第２の実施形態のコンデンサを示す断面図である。
図１７に示すコンデンサは、複数の容量素子Ｃ１〜Ｃ５が配列されており、そのうち容量素子Ｃ１および容量素子Ｃ２、容量素子Ｃ３および容量素子Ｃ４は互いに下部電極２を共有している。また、これらの容量素子Ｃ１〜Ｃ５の上部電極５上にはそれぞれ接続体４０が形成されている。
このコンデンサを、容量素子Ｃ１の上部電極５と接続される第１配線パターン１８ｃと、容量素子Ｃ２と容量素子Ｃ３との上部電極５同士を接続する第２配線パターン１８ｄと、容量素子Ｃ４と容量素子Ｃ５との上部電極５同士を接続する第３配線パターン１８ｅと、容量素子Ｃ５の下部電極２に接続された入出力端子用接続体１７に接続する第４配線パターン１８ｆとを有する回路基板４１に接続すれば、容量素子Ｃ１〜Ｃ５が直列接続される。
ここで、容量素子Ｃ３と容量素子Ｃ４とに着目する。
容量素子Ｃ３と容量素子Ｃ４とは下部電極２を共有して、電気的に接続されている。これにより、容量素子Ｃ３，Ｃ４の一端同士を接続する工程を省略でき、作製を容易となり、生産性の高いものとすることができる。
また、容量素子Ｃ３の上部電極５上に形成された接続体４０と、容量素子Ｃ４の上部電極５上に形成された接続体４０とを、それぞれ回路基板４１上に形成された別個の配線パターン（第２配線パターン１８ｄと第３配線パターン１８ｅと）に接続することにより、第２配線パターン１８ｄから、接続体４０を介して容量素子Ｃ３に接続され、下部電極２を共有することにより容量素子Ｃ３と容量素子Ｃ４とが接続され、接続体４０を介して容量素子Ｃ４と第３配線パターン１８ｅとが接続され、容量素子Ｃ３と容量素子Ｃ４とが直列接続されたものとなる。
このような容量素子Ｃ３と容量素子Ｃ４とを、それぞれ第１容量素子６、第２容量素子７とし、それぞれに接続された接続体４０を、第１接続体９および第２接続体１０とみなすことができる。なお、第１接続体９および第２接続体１０の機能は、第１容量素子６と第２容量素子７とを図１６Ａのように直接直列接続する場合のみでなく、図１７のように第１容量素子６と第２容量素子７とを直列接続させた状態でコンデンサとして機能するように回路基板４１に接続する場合も含むものとする。
図１６Ａ、図１６Ｂおよび図１７に示すコンデンサは、支持基板１上に下部電極２、誘電体層４、上部電極５を構成する層を積層後に、上に位置する層から順にパターニングすることでコンデンサを形成することができる。このため、生産性が高くなるとともに、同一バッチで形成することができるので、各層の間での異物等の付着を防ぐことができるので、信頼性の高いものとすることができる。
図１８Ａは、本発明の第３の実施形態のコンデンサを示す断面図である。
図１８Ａに示すコンデンサは、支持基板１上に第１容量素子６となる容量素子Ｃ１と第２容量素子７となる容量素子Ｃ２とが形成されており、容量素子Ｃ１の上部電極５と容量素子Ｃ２の下部電極２とが電気的に接続されたものである。
容量素子Ｃ１の下部電極２のうち容量形成部の外側に延在する延在部の上面および容量素子Ｃ２の上部電極５の上面には第１接続体９および第２接続体１０がそれぞれ形成されている。この第１接続体９および第２接続体１０は端子用接続体１７の機能を有する。そして、第１接続体９および第２接続体１０を配線基板に形成された別個の配線パターン１８に接続することで、容量素子Ｃ１および容量素子Ｃ２が直列接続されたコンデンサとなる。
このような構成とすることで、複数の容量素子同士の一端同士を接続させる工程を省くことができ、生産性の高いコンデンサを提供することができる。また誘電体層４を電圧の印加に応じて変わるものとし、バイアス電圧を第１容量素子６および第２容量素子７の接続点と、第１容量素子６の下部電極２および第２容量素子７の上部電極との間に印加する場合には、第１容量素子６と第２容量素子７とでリーク電流が流れる向きが厚み方向で反対となる。このため、第１容量素子６と第２容量素子７との全体でみると、リーク電流の極性依存性を小さくすることができる。
図１８Ｂは、図１８Ａの変形例を示す断面図である。
図１８Ｂに示すコンデンサは、支持基板１上に５つの容量素子Ｃ１〜Ｃ５が形成されている点で、図１８Ａに示すコンデンサと異なる。この容量素子Ｃ１〜Ｃ５は、隣り合う一方の容量素子の上部電極５が他方の容量素子の下部電極２に接続され、配列方向に直列に接続されている。また、容量素子Ｃ１の下部電極２のうち容量形成部の外側に延在する延在部の上面および容量素子Ｃ５の上部電極５の上面に接続体４０が形成されている。この接続体４０は端子用接続体を兼ねている。
ここで、容量素子Ｃ１を第１容量素子６、容量素子Ｃ５を第２容量素子７とすると、第１容量素子６に接続された接続体４０が第１接続体９となり、第２容量素子７に接続された接続体４０が第２接続体１０となる。この第１接続体９および第２接続体１０により、容量素子Ｃ１から容量素子Ｃ５まで直列に接続させた状態で、第１容量素子６（Ｃ１）と第２容量素子７（Ｃ５）とを、コンデンサとして機能するように回路基板４１に接続することができる。
このような構成とすることで、複数の容量素子同士の一端同士を接続させる工程を省くことができるとともに、接続体４０の必要数が２個と少ないため、生産性の高いコンデンサを提供することができる。
次に、本発明のコンデンサを回路基板４１に接続してなるコンデンサ装置について説明する。
図１９は、本発明の第５の実施形態のコンデンサ装置を示す断面図である。このコンデンサ装置は、図１７に示す本発明のコンデンサと、導電体を有し、図１７に示すコンデンサが実装された回路基板４１と、容量素子Ｃ１〜Ｃ５からなる容量素子群８を間隙２２を介して封止する封止体とからなる。そして、容量素子を構成する誘電体層４は、間隙２２内において露出する露出部２３を有している。なお、図１９に示す例では、導電体として、配線パターン１８を用いた例について説明する。この回路基板４１の配線パターン１８に、コンデンサの接続体４０をそれぞれ接続させて、容量素子Ｃ１〜Ｃ５が順次直列に接続される。ここで、第１容量素子６と第２容量素子７との組み合わせは、隣り合う容量素子同士であればどのような組み合わせでも良く、例えば容量素子Ｃ１と容量素子Ｃ２と、容量素子Ｃ３と容量素子Ｃ４と、の組み合わせや、容量素子Ｃ２と容量素子Ｃ３と、容量素子Ｃ４と容量素子Ｃ５と、の組み合わせが挙げられる。なお、配線パターン１８は、容量素子Ｃ１と外部接続端子１９ａとを接続する配線パターン１８ｃ、容量素子Ｃ２と容量素子Ｃ３とを接続する配線パターン１８ｄ、容量素子Ｃ４と容量素子Ｃ５とを接続する配線パターン１８ｅ、容量素子Ｃ５と外部接続端子１９ｂとを接続する配線パターン１８ｆとからなる。このうち、配線パターン１８ｃ，１８ｆは、外部接続端子１９ａ，１９ｂに接続する端子接続電極の機能を兼ねている。貫通導体１５は、配線パターン１８ｃ，１８ｆと外部接続端子１９ａ，１９ｂとを接続しており、外部接続端子１９は、回路基板４１の配線パターン１８が形成された側と反対側の主面に形成されている。
このような構成により、コンデンサに保護膜や層間絶縁膜を設けなくても複数の容量素子を直列に接続することができ、その結果、誘電体層４に膜応力を及ぼす層間絶縁膜および保護膜が不要となるので、コンデンサのリーク電流特性等の特性劣化が低減できる。また、コンデンサ装置は、容量素子Ｃ１〜Ｃ５が高周波的に直列接続されているため、容量素子に印加される高周波電圧が各々の容量素子に分圧されるので、個々の容量素子に印加される高周波電圧は分圧されて減少することとなる。このことから、コンデンサ装置の高周波信号に対する容量変動を小さく抑えることができる。しかも、容量素子Ｃ１〜Ｃ５が高周波的に直列接続されているため、容量素子の誘電体層の膜厚を厚くしたのと同じ効果が得られ、コンデンサ装置の損失抵抗による単位体積あたりの発熱量を小さくすることができる。このため、コンデンサ装置の耐電力を向上することができる。
また、封止体としては、回路基板４１上に、コンデンサが接続された領域を囲うようなセラミックスからなる枠体２８を形成し、この枠体２８の上面にシールリング２６を介して蓋体２５を接続した構成となっている。また、枠体２８と蓋体２５とをシールリング２６により接続するには、シーム溶接により接続したり、シールリング２６としてＡｕ−Ｓｎ合金半田や樹脂を用いて接続したりすればよい。
ここで、回路基板４１と枠体２８とでコンデンサを収容するパッケージとなっている。間隙２２には、酸素を含む気体が導入されている。
このような構成により、本発明の第１の実施形態のコンデンサ装置と同様の効果を達成することができる。
図２０は、本発明の第６の実施形態のコンデンサ装置を示す断面図である。
図２０に示すコンデンサ装置は、図１９に示す構成とは封止体の構成が異なる。すなわち、図２０における封止体は、回路基板４１と、容量素子群８が形成された領域を取り囲むように形成され、回路基板４１と支持基板１とを接合して封止する環状部材４９とを有している。環状部材４９は、環状電極層４３と、環状パッド部４４と、これらを相互に接続する接続体４０とからなる。ここで、環状部材４９を構成する接続体４０は、支持基板１上に容量素子群８が形成された領域を取り囲むように形成された環状電極層４３を介して支持基板１に接続され、回路基板４１上に、環状電極層４３に対応するように形成された環状パッド部４４を介して回路基板４１に接続される。
このような構成により、簡便な構成でコンデンサを封止することができるので、パッケージが不要となり、小型で低背なコンデンサ装置を実現することができる。また環状部材４９が無機材料または金属材料からなる場合には、気密封止することができるので、さらに安定した、信頼性の高いコンデンサ装置を提供することができる。
また、支持基板１の、回路基板４１と対向していない側の面（裏面）および側面と環状部材４９を封止樹脂で封止してもよい。
図２１は、本発明の第７の実施形態のコンデンサ装置を示す断面図である。
図２１に示すコンデンサ装置は、図１９に示す構成とは封止体の構成が異なる。すなわち、図２１における封止体は、回路基板４１のコンデンサが接続される側の主面から、支持基板１の側面と回路基板４１に対向しない側の主面とにかけて被覆する樹脂部材５０から成る。このような、樹脂部材５０は、密閉空間への湿気の侵入を防ぐと共に、コンデンサ装置の機械的強度を高めるために設けられ、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂、ポリフェニレンサルファイド樹脂等の熱可塑性樹脂、紫外線硬化樹脂または低融点ガラス等を用いることができ、これらをポッティング法または印刷法により塗布した後硬化処理して形成すればよい。例えば、エポキシ樹脂からなる樹脂部材５０を用いた場合には、ポッティング法により回路基板４１上に接続されたコンデンサを覆うように塗布した後、乾燥炉で１５０℃にて５分間加熱して硬化させればよい。
このように、支持基板１の側面と回路基板４１に対向しない側の主面とが樹脂部材５０により被覆された簡便な構成であるので、容量素子群８を封止する工程を簡略化することができ、生産性の高いコンデンサ装置を提供することができる。また、容量素子群８を封止するためにパッケージ等が不要となるため、小型で低背なコンデンサ装置を実現することができる。
図２２は、本発明の第８の実施形態のコンデンサ装置を示す断面図である。
図２２に示すコンデンサ装置は、図２１に示す構成とは封止体の構成が異なる。すなわち、図２１の封止体がポッティング法等で形成された樹脂部材５０であるのに対して、図２２における封止体は、シート状樹脂部材５１からなる。
このシート状樹脂部材５１は、回路基板４１の上面から、支持基板１の側面と回路基板４１に対向しない側の主面（裏面）とにかけて被覆するように設けられている。
ここで、シート状樹脂部材５１は、エポキシ樹脂、フェノール樹脂等からなる。このシート状樹脂部材５１は、シート状の未硬化樹脂を支持基板１を覆うように配置し、シート状の未硬化樹脂を上から加圧して、支持基板１の裏面、回路基板４１の上面に接合させた後、加熱硬化させて形成する。この加熱温度は使用樹脂により異なるが、例えば、エポキシ樹脂からなるシート状樹脂部材５１を用いた場合には、１５０℃で処理すればよい。
このような構成とすることにより、容量素子群８を簡便な構成で封止することができるので、作製工程を簡略化することができ、生産性の高いコンデンサ装置を提供することができる。また、容量素子群８を封止するためのパッケージが不要であり、且つ、薄いシート状樹脂部材５１のみで封止することができるので、小型で低背なコンデンサ装置を実現することができる。
また、本発明のコンデンサ装置において、封止体により容量素子群８を封止する際、上述の実施形態と同様の理由で、間隙２２には酸素を含む気体、例えば乾燥空気が導入されていることが好ましい。
なお、上述の図１９〜図２２に示すコンデンサ装置においては、導電体として配線パターン１８を用いた例で説明したが、導電体は配線パターン１８のみに限定されるものではない。例えば、接続体４０は回路基板４１のビアに接続されて、回路基板４１内の配線の引き回しにより第１容量素子と第２容量素子とを電気的に接続してもよい。
また、上述のコンデンサ装置において、誘電体層を電圧の印加に応じて誘電率が変化するものを用いることで可変容量コンデンサ装置としての機能を持たせてもよい。その場合には、バイアス電圧は、例えば外部接続端子１９ａ，１９ｂ間に高周波信号に重畳させて印加すればよいが、コンデンサ装置の容量可変率を大きくするために、図５〜図９に示されるように、各容量素子に個別にバイアス電圧を印加するためのバイアスラインを形成してもよい。
またバイアス電圧の極性を入れ替えても、リーク電流特性が大きくしないコンデンサとしては、図１６Ｂ、図１８Ｂに示す構成が挙げられる。容量素子間で、バイアス電圧の印加によりリーク電流が流れる向きが厚み方向で反対となり、リーク電流の極性を打ち消すようになるためである。
次に、上述のコンデンサ装置を用いた、本発明の電子部品について説明する。
図２３は本発明の一実施形態の電子部品を示す等価回路図である。図２３に示す等価回路図において、符号Ｃｔは本発明のコンデンサ装置であり、Ｔｔは伝送線路としてのλｇ／４伝送線路、Ｃｃは高周波接地用容量を形成する高周波接地用コンデンサ、Ｓは信号入力端子、ここで、λｇは信号入力端子Ｓから入力される高周波信号がλｇ／４可変伝送線路Ｔｔを伝搬する際の実効波長である。
図２３において、信号入力端子Ｓと基準電位部との間に、コンデンサ装置Ｃｔが、伝送線路Ｔｔと高周波接地用コンデンサＣｃとが直列に接続された回路に並列接続されている。なお、ここで基準電位部は接地電位としている。
このような構成とすることで、所望の共振特性を有する共振回路を構成する電子部品を提供することができる。ここで、本発明のコンデンサ装置Ｃｔを用いていることから、信頼性の高い電子部品とすることができる。また、コンデンサ装置Ｃｔに、可変容量コンデンサとしての機能をもたせた場合には、共振周波数を任意の値に変化させることができるものとなる。
次に、本発明のフィルタ装置について説明する。
図２４は、本発明の一実施形態のフィルタ装置を示す等価回路図である。
本発明のフィルタ装置は、図２４に示すように、入力端子Ｉｎと出力端子Ｏｕｔとをつなぐ入出力ラインと基準電位端子との間および入出力ライン上に、本発明の電子部品１００ａ，１００ｂを接続すればよい。なお、この例では、基準電位端子は接地されている。
また、入力端子Ｉｎと出力端子Ｏｕｔとをつなぐ入出力ラインと基準電位端子との間のみに、本発明の電子部品１００ａを接続したり、入出力ライン上のみに、電子部品１００ｂを接続したりしてもよい。
このようにしてラダー型のフィルタ装置を形成してもよいし、非平衡入力―平衡出力等のバランス型のフィルタ装置を形成してもよい。
このような構成の本発明のフィルタ装置によれば、本発明の電子部品１００ａ，１００ｂをフィルタを構成する共振子として用いたことにより、信頼性の高いデバイスを提供できるようになる。
次に、本発明のフィルタ装置を用いて通信装置を形成した例について説明する。
図２５は、本発明の一実施形態の通信装置を示すブロック図である。
図２５において、アンテナ１４０に送信回路Ｔｘと受信回路Ｒｘが分波器１５０を介して接続されている。送信される高周波信号は、フィルタ２１０によりその不要信号が除去され、パワーアンプ２２０で増幅された後、アイソレータ２３０と分波器１５０を通り、アンテナ１４０から放射される。また、アンテナ１４０で受信された高周波信号は、分波器１５０を通りローノイズアンプ１６０で増幅されフィルタ１７０でその不要信号を除去された後、アンプ１８０で再増幅されミキサ１９０で低周波信号に変換される。
図２５において、分波器１５０、フィルタ１７０、フィルタ２１０のいずれかに、本発明のフィルタ装置を用いれば、信頼性の高いものとすることができる。
なお、図２５では送信回路Ｔｘと受信回路Ｒｘとを有する通信装置について説明したが、送信回路Ｔｘまたは受信回路Ｒｘのいずれか一方を有する通信装置としてもよい。
このような構成の本発明の通信装置によれば、本発明のフィルタ装置を有することにより、信頼性が高い通信装置を提供することができる。
なお、本発明は以上の実施形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。
例えば、印刷抵抗を回路基板４１の内部や裏面に形成したり、印刷抵抗の変わりにλ／４線路やインダクタを回路基板４１の表層、内層、裏面に形成したりしてもよい。
また、接続用導体２０や、入出力端子のいずれか一方に、環状電極層４３としての機能をもたせても構わない。
また、図７および図８に示す本発明の実施形態のコンデンサ装置では、バイアスラインを全て回路基板４１側に形成しているが、バイアスラインの一部だけを回路基板４１側に形成し、一部を支持基板上に形成してもよい。
また、入出力端子を回路基板４１の下面に導出した例について説明したが、上面で外部回路に接続してもよい。
さらに、第１容量素子６、第２容量素子７を直列に接続する例について説明したが、並列に接続してもよい。例えば、図１６Ａにおいて、入出力端子用の配線パターンを基準電位に接続し、第１容量素子６、第２容量素子７を電気的に接続する配線パターンに高周波信号の入力端子を接続すれば、第１容量素子６、第２容量素子は並列に接続されたものとなる。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。

Claims (23)

  1. 支持基板と、
    酸化物からなる薄膜誘電体層と前記薄膜誘電体層を挟持して成る上部電極および下部電極で構成される一対の電極とを含む、前記支持基板上に形成された容量素子と、
    前記容量素子を間隙を介して封止する封止体と、を有し、
    前記薄膜誘電体層は、その上に前記上部電極以外が接しておらず、かつ、前記間隙内において露出する露出部を有し、
    前記間隙には、前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体が導入されていることを特徴とするコンデンサ装置。
  2. 前記薄膜誘電体層は、少なくともＢｉ、Ｓｒ、Ｔｉを含むペロブスカイト型酸化物であり、
    前記露出部は、前記薄膜誘電体層の側面の厚み方向全体にわたり形成されていることを特徴とする請求項１に記載のコンデンサ装置。
  3. 前記間隙には、乾燥空気が導入されていることを特徴とする請求項１に記載のコンデンサ装置。
  4. 前記封止体は、キャップ状のキャップ部材であって、前記支持基板上に覆蓋されて成ることを特徴とする請求項１に記載のコンデンサ装置。
  5. 前記容量素子の前記一対の電極の少なくも一方に電気的に接続された端子部と、
    前記端子部と対応する位置に設けられたパッド部を含む回路基板であって、前記端子部と前記パッド部とが相互に電気的に接続するように搭載された回路基板と、をさらに含み、
    前記封止体は、
    前記回路基板と、
    前記容量素子が形成された領域を取り囲むように形成され、前記回路基板と前記支持基板とを接合して封止する環状部材と、を含んで成ることを特徴とする請求項１に記載のコンデンサ装置。
  6. 前記端子部は、前記一対の電極の一方に接続された第１端子と、前記一対の電極の他方に接続された第２端子とを含み、
    前記第１端子は、前記容量素子が形成された領域および前記第２端子を取り囲むように形成され、前記環状部材として機能することを特徴とする請求項５に記載のコンデンサ装置。
  7. 前記一対の電極の少なくとも一方と前記端子部とは、金属線により電気的に接続されていることを特徴とする請求項５に記載のコンデンサ装置。
  8. 前記一対の電極の一方に電気的に接続され、前記キャップ部材の上部から端面を露出させた第１柱状電極と、
    前記一対の電極の他方に電気的に接続され、前記キャップ部材の上部から端面を露出させた第２柱状電極と、をさらに含むことを特徴とする請求項４に記載のコンデンサ装置。
  9. 前記容量素子は複数個あり、複数個の前記容量素子は、第１容量素子と、前記第１容量素子に金属線により接続された第２容量素子とを含むことを特徴とする請求項１に記載のコンデンサ装置。
  10. 前記薄膜誘電体層は、電圧の印加に応じて誘電率が変化し、
    前記容量素子に電圧を印加するためのバイアスラインをさらに含むことを特徴とする請求項１に記載のコンデンサ装置。
  11. 支持基板と、前記支持基板上の厚み方向に順次積層された、下部電極、酸化物からなる薄膜誘電体層、上部電極を含む容量素子が複数個配列された容量素子群であって、第１容量素子と、第２容量素子と、を含む容量素子群と、前記第１容量素子の前記上部電極又は前記下部電極に接続され、前記第１容量素子を外部回路に電気的に接続する第１接続体と、前記第２容量素子の前記上部電極又は前記下部電極に接続され、前記第２容量素子を前記外部回路に電気的に接続する第２接続体と、を含み、前記第１接続体および前記第２接続体が、それぞれ前記外部回路に接続されて、前記第１容量素子と前記第２容量素子とを電気的に接続するコンデンサと、
    導電体を有し、前記コンデンサが実装された回路基板であって、前記第１接続体および前記第２接続体が、それぞれ前記導電体を介して、前記第１容量素子と前記第２容量素子とが電気的に接続されるようにした回路基板と、
    前記容量素子群を間隙を介して封止する封止体と、を含み、
    前記薄膜誘電体層は、その上に前記上部電極以外と接しておらず、かつ、前記間隙内において露出された露出部を有し、
    前記間隙は、前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧を有している気体が導入されていることを特徴とするコンデンサ装置。
  12. 前記第１容量素子と前記第２容量素子とは、前記下部電極を共有していることを特徴とする請求項１１に記載のコンデンサ装置。
  13. 前記第１容量素子の前記上部電極と、前記第２容量素子の前記下部電極とが電気的に接続されて成ることを特徴とする請求項１１に記載のコンデンサ装置。
  14. 前記間隙には、乾燥空気が導入されていることを特徴とする請求項１１に記載のコンデンサ装置。
  15. 前記封止体は、前記容量素子群が形成された領域を取り囲むように形成され、前記回路基板と前記支持基板とを接合して封止する環状部材を含んで成ることを特徴とする請求項１１に記載のコンデンサ装置。
  16. 前記封止体は、前記回路基板の前記コンデンサが接続される側の主面から、前記支持基板の側面と前記回路基板に対向しない側の主面とにかけて被覆する樹脂部材から成ることを特徴とする請求項１１に記載のコンデンサ装置。
  17. 前記樹脂部材は、シート状樹脂部材であることを特徴とする請求項１６に記載のコンデンサ装置。
  18. 前記薄膜誘電体層は、電圧の印加に応じて誘電率が変化し、
    前記回路基板は、前記第１容量素子および第２容量素子に電圧を印加するためのバイアスラインが形成されていることを特徴とする請求項１１に記載のコンデンサ装置。
  19. 前記第１容量素子と前記第２容量素子とは、直列に接続されていることを特徴とする請求項１１に記載のコンデンサ装置。
  20. 共振回路を構成する電子部品であって、
    請求項１１に記載のコンデンサ装置を用いた電子部品。
  21. 入力端子と出力端子と基準電位端子とを有し、前記入力端子と前記出力端子とをつなぐ入出力ライン上、または前記入出力ラインと前記基準電位端子との間に、請求項２０に記載の電子部品を設けたフィルタ装置。
  22. 請求項２１に記載のフィルタ装置を有する、受信回路および送信回路の少なくとも一方を備える通信装置。
  23. 酸化物からなる薄膜誘電体層と前記薄膜誘電体層を挟持して成る上部電極および下部電極で構成される一対の電極とを含む容量素子を、前記薄膜誘電体層上に前記上部電極以外が接さないように前記支持基板上に形成する工程と、
    酸素を含む雰囲気下で前記容量素子を封止体により間隙を介して封止する工程であって、前記間隙内が前記薄膜誘電体層の酸素と平衡反応を保つ酸素分圧となった状態で、前記薄膜誘電体層の一部を前記間隙内において露出させるように、前記容量素子を前記封止体により封止する工程と、を有することを特徴とするコンデンサ装置の製造方法。
JP2008537480A 2006-09-27 2007-09-25 コンデンサ装置、電子部品、フィルタ装置、通信装置、およびコンデンサ装置の製造方法 Expired - Fee Related JP5000660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008537480A JP5000660B2 (ja) 2006-09-27 2007-09-25 コンデンサ装置、電子部品、フィルタ装置、通信装置、およびコンデンサ装置の製造方法

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2006262920 2006-09-27
JP2006262920 2006-09-27
JP2006321805 2006-11-29
JP2006321805 2006-11-29
JP2007019282 2007-01-30
JP2007019282 2007-01-30
JP2008537480A JP5000660B2 (ja) 2006-09-27 2007-09-25 コンデンサ装置、電子部品、フィルタ装置、通信装置、およびコンデンサ装置の製造方法
PCT/JP2007/068588 WO2008041565A1 (fr) 2006-09-27 2007-09-25 Condensateur, dispositif de condensateur, composant électronique, dispositif de filtre, dispositif de communication et procédé de fabrication d'un dispositif de condensateur

Publications (2)

Publication Number Publication Date
JPWO2008041565A1 JPWO2008041565A1 (ja) 2010-02-04
JP5000660B2 true JP5000660B2 (ja) 2012-08-15

Family

ID=39268427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008537480A Expired - Fee Related JP5000660B2 (ja) 2006-09-27 2007-09-25 コンデンサ装置、電子部品、フィルタ装置、通信装置、およびコンデンサ装置の製造方法

Country Status (3)

Country Link
US (1) US8320102B2 (ja)
JP (1) JP5000660B2 (ja)
WO (1) WO2008041565A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035169A (ko) * 2013-09-27 2015-04-06 한국전력공사 텐던의 긴장력 평가 장치 및 이를 이용한 평가 방법
US9704847B2 (en) 2014-04-03 2017-07-11 Murata Manufacturing Co., Ltd. Variable capacitance device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5484338B2 (ja) * 2009-01-22 2014-05-07 京セラ株式会社 素子搭載用基板、およびこれを用いた素子収納用パッケージ
KR101046502B1 (ko) * 2010-11-12 2011-07-04 주식회사 케이엠더블유 통신용 함체
US8787003B2 (en) * 2011-10-12 2014-07-22 Infineon Technologies Ag Low inductance capacitor module and power system with low inductance capacitor module
JP6056259B2 (ja) * 2012-08-18 2017-01-11 セイコーエプソン株式会社 電子部品の製造方法、電子デバイスの製造方法
JP6284859B2 (ja) * 2014-08-29 2018-02-28 太陽誘電株式会社 可変容量デバイス及びアンテナ装置
US9768872B2 (en) * 2014-11-20 2017-09-19 Sumitomo Electric Industries, Ltd. Optical transceiver outputting wavelength multiplexed signal and receiving another wavelength multiplexed signal
DE102016101801B4 (de) * 2016-02-02 2021-01-14 Infineon Technologies Ag Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür
WO2018030486A1 (ja) 2016-08-10 2018-02-15 京セラ株式会社 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置
US10236852B2 (en) * 2016-12-09 2019-03-19 Nxp Usa, Inc. Parallel LC resonator and method therefor
TWI629700B (zh) * 2017-03-01 2018-07-11 鈺邦科技股份有限公司 電容器封裝結構
US10480962B2 (en) * 2017-04-21 2019-11-19 Capsule Technologies, Inc. Electronic device including a capacitive sensor in a housing
JP6826947B2 (ja) * 2017-05-18 2021-02-10 新光電気工業株式会社 配線基板、配線基板の製造方法
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
CN110148634A (zh) * 2018-02-02 2019-08-20 华星光通科技股份有限公司 防止湿气进入的光感测器电极堆迭结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54150665A (en) * 1978-05-18 1979-11-27 Nitto Electric Ind Co Seal device for electrical component and method of producing same
JPH04111461A (ja) * 1990-08-31 1992-04-13 Sanyo Electric Co Ltd 混成集積回路装置
JPH04209513A (ja) * 1990-12-07 1992-07-30 Murata Mfg Co Ltd 標準コンデンサ
JP2000357630A (ja) * 1999-06-14 2000-12-26 Nissin Electric Co Ltd 乾式直流コンデンサ
JP2001085272A (ja) * 1999-07-14 2001-03-30 Matsushita Electric Ind Co Ltd 可変容量コンデンサ
JP2005236089A (ja) * 2004-02-20 2005-09-02 Matsushita Electric Ind Co Ltd 三次元実装構造体、三次元実装構造体を備えた携帯用電子機器、および、三次元実装構造体の製造方法
JP2005340470A (ja) * 2004-05-26 2005-12-08 Kyocera Corp 可変コンデンサ，回路モジュールおよび通信装置
JP2006196704A (ja) * 2005-01-13 2006-07-27 Kyocera Corp 可変容量コンデンサ，回路モジュールおよび通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611338U (ja) * 1992-07-10 1994-02-10 ティーディーケイ株式会社 非直線性誘電体装置
JP3076507B2 (ja) 1995-06-13 2000-08-14 松下電子工業株式会社 半導体装置、半導体集積回路装置及びその製造方法
JP3599558B2 (ja) 1998-03-10 2004-12-08 シャープ株式会社 高周波用容量可変素子の製造方法及び高周波用容量可変素子
JP3656465B2 (ja) 1999-06-15 2005-06-08 ティアック株式会社 記録媒体装填装置
US6549396B2 (en) * 2001-04-19 2003-04-15 Gennum Corporation Multiple terminal capacitor structure
JP3898638B2 (ja) 2002-12-26 2007-03-28 京セラ株式会社 容量可変薄膜コンデンサ及び高周波部品
WO2005101502A1 (en) * 2004-04-16 2005-10-27 Koninklijke Philips Electronics N.V. An integrated circuit, a method and an assembly for manufacturing the integrated circuit, and a mobile phone having the integrated circuit
JP2007074647A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 薄膜圧電共振器及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54150665A (en) * 1978-05-18 1979-11-27 Nitto Electric Ind Co Seal device for electrical component and method of producing same
JPH04111461A (ja) * 1990-08-31 1992-04-13 Sanyo Electric Co Ltd 混成集積回路装置
JPH04209513A (ja) * 1990-12-07 1992-07-30 Murata Mfg Co Ltd 標準コンデンサ
JP2000357630A (ja) * 1999-06-14 2000-12-26 Nissin Electric Co Ltd 乾式直流コンデンサ
JP2001085272A (ja) * 1999-07-14 2001-03-30 Matsushita Electric Ind Co Ltd 可変容量コンデンサ
JP2005236089A (ja) * 2004-02-20 2005-09-02 Matsushita Electric Ind Co Ltd 三次元実装構造体、三次元実装構造体を備えた携帯用電子機器、および、三次元実装構造体の製造方法
JP2005340470A (ja) * 2004-05-26 2005-12-08 Kyocera Corp 可変コンデンサ，回路モジュールおよび通信装置
JP2006196704A (ja) * 2005-01-13 2006-07-27 Kyocera Corp 可変容量コンデンサ，回路モジュールおよび通信装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035169A (ko) * 2013-09-27 2015-04-06 한국전력공사 텐던의 긴장력 평가 장치 및 이를 이용한 평가 방법
US9704847B2 (en) 2014-04-03 2017-07-11 Murata Manufacturing Co., Ltd. Variable capacitance device
US9991251B2 (en) 2014-04-03 2018-06-05 Murata Manufacturing Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20100020469A1 (en) 2010-01-28
US8320102B2 (en) 2012-11-27
WO2008041565A1 (fr) 2008-04-10
JPWO2008041565A1 (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
JP5000660B2 (ja) コンデンサ装置、電子部品、フィルタ装置、通信装置、およびコンデンサ装置の製造方法
KR100463092B1 (ko) 세라믹 적층 소자
JP2001189605A (ja) セラミック積層ｒｆデバイス
JP7425084B2 (ja) 広帯域性能を有するコンパクトな薄膜表面実装可能結合器
JPWO2012070540A1 (ja) 電子部品
US10930435B2 (en) Multilayer element and LC filter
JP2004289760A (ja) ローパスフィルタ内蔵配線基板
JP4502609B2 (ja) 可変コンデンサ
JP4749052B2 (ja) 可変容量コンデンサ，回路モジュールおよび通信装置
JP2002111218A (ja) セラミック積層デバイス
WO2014013831A1 (ja) モジュールおよびこのモジュールの製造方法
US7009276B2 (en) Thin film capacitor, thin film capacitor array and electronic component
JP2003060107A (ja) 半導体モジュール
JP3898638B2 (ja) 容量可変薄膜コンデンサ及び高周波部品
JP2006303389A (ja) 薄膜コンデンサ素子および薄膜コンデンサアレイ
JP2008211064A (ja) 可変容量コンデンサアレイ及び可変容量コンデンサリレー
JP2003204163A (ja) 多層配線基板
KR20040106598A (ko) 세라믹 패키지 및 그 제조방법
JP4493405B2 (ja) 可変コンデンサ，回路モジュールおよび通信装置
JP2010103453A (ja) 配線基板および半導体素子収納用パッケージならびに半導体装置
JP4307141B2 (ja) 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品
TW202236734A (zh) 微型化薄膜表面安裝耦合器
JP2005210569A (ja) アンテナ装置およびそれを用いた無線通信装置
JP2005197389A (ja) 半導体モジュール
KR100802569B1 (ko) 다층 필터 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120516

R150 Certificate of patent or registration of utility model

Ref document number: 5000660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees