JP4917242B2 - 集積回路パッケージの製造方法 - Google Patents

集積回路パッケージの製造方法 Download PDF

Info

Publication number
JP4917242B2
JP4917242B2 JP2002561275A JP2002561275A JP4917242B2 JP 4917242 B2 JP4917242 B2 JP 4917242B2 JP 2002561275 A JP2002561275 A JP 2002561275A JP 2002561275 A JP2002561275 A JP 2002561275A JP 4917242 B2 JP4917242 B2 JP 4917242B2
Authority
JP
Japan
Prior art keywords
layer
die
ihs
thermal interface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002561275A
Other languages
English (en)
Other versions
JP2005500668A (ja
Inventor
クライスラー，グレゴリー，エム
ワトウェ，アブヘイ，エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2005500668A publication Critical patent/JP2005500668A/ja
Application granted granted Critical
Publication of JP4917242B2 publication Critical patent/JP4917242B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、一般的に、電子回路の実装技術に関し、さらに詳細には、集積回路と集積型ヒートスプレッダーとの間に高性能集積回路が発生する熱を放散させるための高容量の熱インターフェイスを備えた集積回路パッケージの製造方法に関する。
集積回路（ＩＣ）のパッケージへの組込みは、それらを有機またはセラミック材料の基板に物理的及び電気的に結合することにより行うのが一般的である。１またはそれ以上のＩＣパッケージをプリント回路板（ＰＣＢ）に物理的及び電気的に結合すると、「電子組立体」が形成される。「電子組立体」は「電子システム」の一部を構成することができる。「電子システム」は、本願において、広義に、「電子組立体」より成る任意の製品と定義する。電子システムの例として、コンピューター（例えば、デスクトップ、ラップトップ、ハンドヘルド、サーバーなど）、無線通信装置（例えば、セルラー電話、コードレス電話、ページャーなど）、コンピューター関連の端末装置（例えば、プリンター、スキャナー、モニターなど）、エンターテイメント装置（テレビジョン、ラジオ、ステレオ、テープ、コンパクトディスクプレイヤー、カセットレコーダー、ＭＰ３（Motion Picture Experts Group, Audio Layer 3）プレイヤー）等が含まれる。
電子システム分野の製造者は、製造コストを削減しながら装置の性能を改善する競争圧力に絶えずさらされている。これは、特に基板上のＩＣの実装についても言うことができ、実装技術の世代が代わる毎に、特にコンポーネント数の増加及びクロック周波数の増加のような性能が改善されると共にサイズが一般的に小型化またはコンパクト化される必要がある。ＩＣ密度及びクロック周波数が増加すると、発生する熱量が増加する。しかしながら、ＩＣがさらされる温度が上昇するとその性能及び信頼性が低下することが知られており、そのため、ＩＣパッケージを含むＩＣ環境からの適切な放熱がますます重要になっている。
ＩＣ基板は選択的にパターン形成された多数の金属層を有し、これらの金属層により、金属の配線（ここでは「トレース」と呼ぶ）と、基板の１またはそれ以上の表面上に取付けられた１またはそれ以上の電子コンポーネントが提供される。電子コンポーネントは、基板のトレースを含む導電パスの階層構造により電子システムの他のエレメントに機能的に接続される。基板のトレースは通常、システムのＩＣのような電子コンポーネント間を伝送される信号を搬送する。一部のＩＣは、比較的多数の入出力（Ｉ／Ｏ）端子（「ランド」と呼ぶ）と共に多数の電力及びアース端子またはランドを有する。
プロセッサーのようなＩＣの内部回路の動作周波数がますます高くなり、またＩＣの動作電力レベルがますます増加するにつれて、かかるＩＣが発生する熱量が増加するため、それらの動作温度が受け入れ不可のレベルになる可能性がある。
上述した理由、及び当業者であれば本願明細書を読むと明らかになる他の理由により、高いクロック周波数及び高い電力密度に付随する放熱の問題を最小限に抑えるためのＩＣを基板に実装する装置及び方法が、当該技術分野において求められている。
以下の詳細な説明において、本発明の特定の好ましい実施例を例示し、本願の一部を構成する添付図面を参照する。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されている。他の実施例も利用可能であり、本発明の思想及び範囲から逸脱しないで構造的、機械的、組成的及び電気的な変形を行えることを理解されたい。従って、以下の詳細な説明は限定の意味で捉えるべきではなく、本発明の範囲は、頭書の特許請求の範囲をこの範囲に当然備わるべきである均等物の全範囲と共に正しく解釈することにより決定される。
本発明によると、集積回路パッケージの製造方法であって、集積型ヒートスプレッダーの蓋の下側表面上にクロム、金、ニッケル、白金、銀、チタン、タングステン及びバナジウムより成る群から選択された金属材料の層を形成し、ダイアモンドより成る熱伝導性材料の層を金属材料の層の上で成長させ、ダイの下側表面上の電気接点が基板の上側表面上の電気接点に結合されるようにダイを基板上に取付け、熱伝導性材料の層がダイの上側表面と接触するように集積型ヒートスプレッダーの蓋をダイ上に取付けるステップより成る集積回路パッケージの製造方法が提供される。
本発明は、回路密度が高く、高クロック速度及び高電力レベルで動作する集積回路の従来の実装方法に付随する放熱の問題を、１またはそれ以上のＩＣとヒートスプレッダーとの間の熱インターフェイスとして高い熱容量の材料を用いることにより解決するものである。以下において、種々の実施例を説明する。
１つの実施例において、ＩＣダイの表側表面を、Ｃ４(controlled collapse chip connect)法により有機ランドグリッドアレイ（ＯＬＧＡ）基板上にフリップチップ方式で取付ける。ダイと集積型ヒートスプレッダー（ＩＨＳ）との表面を適当に調製した後、高容量熱インターフェイスをダイの裏側表面とＩＨＳの間に固着する。１つの実施例において、高容量熱インターフェイス材料は、ダイアモンド、ダイアモンド複合材またはグラファイトより成る。また、ＩＨＳの側壁を適当な熱封止材によりダイの周囲部の周りでＯＬＧＡ基板に結合することにより、機械的強度だけでなく放熱をさらに増加することができる。
図１は、本発明の一実施例による高容量熱インターフェイスを有する少なくとも１つの電子組立体４を組込んだ電子システム１のブロック図である。電子システム１は、本発明を利用できる電子システムの一例にすぎない。この例の電子システム１は、種々のコンポーネントがシステムバス２により結合されたデータ処理システムより成る。システムバス２は、電子システム１の種々のコンポーネント間の通信リンクを提供し、単一バスとしてまたはバスの組合せとして若しくは他の任意適当な態様で実現することができる。
電子組立体４はシステムバス２に結合されている。電子組立体４は、任意の回路または回路の組合せより成ることが可能である。１つの実施例において、電子組立体４は、任意タイプのプロセッサー６を有する。本願中の用語「プロセッサー」は、マイクロプロセッサー、マイクロコントローラー、複合命令セット計算（ＣＩＳＣ）マイクロプロセッサー、縮小命令セット計算（ＲＩＳＣ）マイクロプロセッサー、超長命令ワード（ＶＬＩＷ）マイクロプロセッサー、グラフィックスプロセッサー、デジタル信号プロセッサー（ＤＳＰ）または他の任意タイプのプロセッサーまたは処理回路のような（それらに限定されない）任意のタイプの計算回路を意味する。
電子組立体４に組込み可能な他のタイプの回路には、例えば、セルラー電話、ページャー、ポータブルコンピューター、二方向無線装置及び同様な電子システムのような無線装置に用いる１またはそれ以上の回路（例えば、通信回路７）のような特注回路、特定用途向けＩＣ（ＡＳＩＣ）などがある。ＩＣは他の任意タイプの機能を実行できる。
電子システム１は外部メモリー１０を備え、この外部メモリーは、ランダムアクセスメモリー（ＲＡＭ）より成るメインメモリー１２、１またはそれ以上のハードドライブ１４、フロッピーディスケット、コンパクトディスク（ＣＤ）、デジタルビデオディスク（ＤＶＤ）などのような取外し可能のメディア１６のような特定のアプリケーションに適した１またはそれ以上の記憶装置を備えることができる。
電子システム１はまた、ディスプレイ装置８、１またはそれ以上のスピーカー９、キーボード及び／またはコントローラー２０を備えることが可能であり、コントローラーはマウス、トラックボール、ゲームコントローラー、音声認識装置またはシステムユーザーが電子システム１へ情報を入力するかまたはそのシステムから情報を受けるのを可能にする他の任意の装置を含むことができる。
図２は、従来技術のＩＣパッケージ３０の断面図である。ＩＣパッケージ３０は、ＩＣダイ４０が、そのランド（図示せず）を下向きにして半田ボールまたはバンプ４２により基板５０の上方表面上の対応ランド５２と結合させる「フリップチップ」方式で取付けられる典型的な従来型構造を表す。基板５０は単層または多層ボードであり、別のパッケージ構造（図示せず）と接続するために反対側の表面に別のランド５４を備えることができる。
ダイ４０はその下方表面近くの配線トレースを含む内部構造より熱を発生するが、発生した熱の大部分はその上方表面から放熱される。ダイ４０内に集中する熱は、通常、銅またはアルミニウムのような金属製のヒートスプレッダー６０により提供される、ダイ４０と接触する大きな表面へ放熱される。ダイ４０とヒートスプレッダー６０との間の熱伝導性を改善するためには、ダイ４０とヒートスプレッダー６０との間に熱インターフェイス材料７０を配設することが多い。熱インターフェイス材料７０は通常、金属粒子を含む耐熱ゲルまたはグリースである。
ヒートスプレッダー６０からさらに放熱させるために、オプションとしてヒートフィン８２を有するヒートシンク８０をヒートスプレッダー６０に結合することが多い。ヒートシンク８０は周囲環境へ放熱する。
ＩＣ上の電子デバイスの接合温度Ｔjが上昇すると、デバイスの動作寿命に悪影響が出る可能性がある。接合温度は、３つのファクター、即ち、接合・周囲間熱抵抗、電力消費及び周囲温度の関数である。Ｔjは式１で表すことができる。
（式１） Ｔj＝（（ｊa ｘ Ｐd）＋Ｔa
上式において、Ｔj＝接合温度（℃）；
（ｊa＝接合・周囲間熱抵抗（℃／ワット）；
Ｐd＝Ｔjにおける電力消費（ワット）；及び
Ｔa＝周囲温度（℃）。
接合・周囲間熱抵抗（ｊaは式２で表すことができる。
（式２） （ｊa＝（ｊc＋（ｊcs＋（ｊsa
上式において、（ｊc＝接合・ケース間熱抵抗（℃／ワット）；
（ｊcs＝ケース・シンク間熱抵抗（℃／ワット）；
（ｊsa＝シンク・周囲間熱抵抗（℃／ワット）。
上記の定義において、ケースの適当な位置は、ＩＣパッケージの一部を形成する任意のＩＨＳを含むＩＣパッケージの上部中心である。シンクの適当な位置は、ヒートシンクの幾何学的中心でありうる。
図２のＩＣパッケージ３０は、接合・周囲間熱抵抗（ｊaで表される今日の高性能電子組立体の放熱条件を、大部分の目的のもとでもはや満足することができない。
本発明は、接合・ケース間熱抵抗（ｊc及びケース・シンク間熱抵抗（ｊcsの両方を減少することによりデバイスの接合温度Ｔjを減少させる。高性能サーバーのプロセッサー組立体は、ダイの表面にわたって電力マップが非常に不均等である。即ち、ダイの表面にわたり熱束のばらつきが非常に大きい。三次元の熱マッピングによると、例えば、高温スポットがダイの上方表面にわたって山のピークとして現れる。通常、最も高い熱束領域の温度を特定の値またはそれ以下に保つ必要がある。シリコンのダイには横方向の熱の拡散がある程度あるが、ピーク温度をかなり減少させても十分とは言えない。
高い熱伝導性を有する銅（シリコンの３倍より大きい）でも高温スポットに対処するには不十分である。既存の放熱構造では放熱が不十分でダイのピーク温度を特定の値以下に維持できないならば、温度に依存するプロセッサー電力制御プロセスに戻ることにより電子組立体の性能を落とす必要がある。そうしなければ、電子組立体は動作不具合になるかまたは壊滅的な故障を経験することになるであろう。従って、電子組立体の放熱条件の増加により、熱インターフェイス材料及び集積型ヒートスプレッダーの性能の実質的な改善が必要になっている。
図３は、本発明の一実施例による高容量熱インターフェイスまたは熱伝導性要素１１０を備えたＩＣパッケージを有する電子組立体１００の断面図である。ＩＣパッケージは、有機ランドグリッドアレイ（ＯＬＧＡ）基板５０上に取付けたダイ４０と、集積型ヒートスプレッダー（ＩＨＳ）１２０とより成る。ＯＬＧＡ基板を図示したが、本発明はＯＬＧＡ基板の使用に限定されず、他の任意タイプの基板を用いることが可能である。図３に示すＩＣパッケージは、図１に示す電子組立体４の一部を形成することができる。ダイ４０は任意タイプのものでよい。１つの実施例において、ダイ４０はプロセッサーである。
図３において、ダイ４０は、底面（図示せず）上の電気接点またはランドで終端する複数の信号導体（図示せず）を有する。これらのランドは、Ｃ４半田バンプ４２のような適当な接続部によりＯＬＧＡ基板５０の上方表面５６上の信号、電力またはアースノードを表す対応電気接点またはランドに結合することができる。エポキシ材料のような適当なアンダーフィル（図示せず）によりＣ４半田バンプ４０を取囲んで、機械的安定性及び強度を与えることができる。
引き続き図３を参照して、集積型ヒートスプレッダー（ＩＨＳ）１２０はダイ４０を覆うカバーを形成する。ＩＨＳ１２０は、高容量熱インターフェイス１１０を介してダイ４０の上方表面に熱的結合されている。このため、ダイ４０は、実質的な量の熱を熱インターフェイス１１０を介して横方向及び垂直方向にＩＨＳ１２０へ放熱することが可能である。
熱インターフェイス１１０は、高速で熱を伝導できる材料より成る。１つの実施例において、この熱インターフェイス１１０はダイアモンドより成る。ダイアモンドより成る熱インターフェイス１１０の層は、その層内の全ての方向で非常に高い熱伝導性を有する。他の実施例において、熱インターフェイス１０を、ダイアモンド複合材またはグラファイトのような熱的性質がダイアモンドよりわずかに劣るにすぎない他の材料で構成してもよい。適当なダイアモンド複合材として、ダイアモンド粒子と、アルミニウムまたは銅のような他の物質の粒子との混合物より成るものがある。グラファイト材料は所与の平面内で優れた熱伝導性を示すが、１つの平面に垂直な方向では熱の良導体ではない。しかしながら、グラファイトは最適の放熱を必要としない用途では十分なものである。
ＩＨＳまたはヒートスプレッダー１２０は、蓋１２２と、側壁または支持部材１２４とを有する。熱インターフェイス１１０は、蓋１２２の下方表面５８及びダイ４０の上方表面と接触している。１つの実施例において、熱インターフェイス１１０はダイ４０及び／または蓋１２２に固着される。１つの実施例において、ヒートスプレッダー１２０の蓋１２２は平坦であり、その表面積（第１の表面積）はダイ４０の表面積（第２の表面積）より大きい。
熱インターフェイス１１０は、少なくとも２つの異なる方法で形成することができる。図５に関してさらに説明するように、例えば、熱インターフェイス１１０を、蓋１２２の下方表面５８上に成長させることができる。あるいは、熱インターフェイス１１０を、ＩＨＳ１２０から離れた所で形成した後、図６及び７に関して説明するように、ＩＨＳ１２０の蓋１２２に固着すればよい。
１つの実施例において、熱インターフェイス１１０は蓋１２２の底面積と実質的に同じ表面積を有する。例えば、図３に示すように、熱インターフェイス１１０は蓋１２２の底面全体を実質的に覆う。熱インターフェイス１１０は、支持部材１２４と接触するように横方向に延びることができる。
ＩＨＳ１２０は、支持部材１２４を適当な封止材料６６を介してＯＬＧＡ基板５０の上方表面５６に結合することにより機械的に支持することができる。１つの実施例において、支持部材１２４はＩＨＳ１２０の周囲部に位置する。しかしながら、他の実施例では、ＩＨＳ１２０の蓋１２２が支持部材１２４を越えて延びるようにしてもよい。
封止材料６６は、耐熱グリースまたはゲルのような熱伝導性材料または熱硬化性樹脂またはエポキシのような熱硬化性材料より成るものでよい。熱伝導性材料は金属または他の熱伝導性物質の粒子より成る。
ＩＨＳ１２０からの放熱速度をさらに増加するには、任意適当な形状（オプションとしてのヒートフィン８２を含む）、材料及びサイズのヒートシンク８０をオプションとしてＩＨＳ１２０の蓋１２２の上方表面に結合するかまたはその一部として形成することができる。
ＯＬＧＡ基板５０は、多層基板を含む任意タイプのものでよい。ＯＬＧＡ基板５０は、プリント回路板（ＰＣＢ）またはカードのような別の基板１３０に装着可能である。ＯＬＧＡ基板５０は、例えば、ボールグリッドアレイ（ＢＧＡ）半田ボール１２７のような適当な接続手段により基板１３０の対応ランド１２８に機械的及び電気的に結合可能な複数のランド１２６を備えることができる。
図３は、ＯＬＧＡ基板５０を基板１３０に結合するＢＧＡ装置１２５を示すが、本発明はＢＧＡ装置の利用に限定されず、他の任意タイプの実装技術を用いることができる。さらに、本発明はＣ４パッケージの使用に限定されると解釈すべきでなく、本願で述べる本発明の特徴により利点が得られる他の任意タイプのＩＣパッケージに使用することができる。
図４は、本発明の別の実施例による、高容量熱インターフェイスを備えたマルチチップＩＣパッケージより成る電子組立体２００の断面図である。図３の実施例を単一のＩＣデバイスに関連して説明したが、本発明は単一のＩＣの実装に限定されず、多数のＩＣの実装にも利用できる。一例として図４に示すマルチチップＩＣモジュールがある。
電子組立体２００は、ダイ２４１−２４４より成る複数のＩＣにより構成され、これらのＩＣは対応の半田ボールまたはバンプ２５３により基板２５０（ＯＬＧＡ基板でよい）の上方表面２５６上のランド２５２に取付けられている。ＯＬＧＡ基板を示すが、本発明はＯＬＧＡ基板の使用に限定されず、他の任意タイプの基板を用いることができる。図４に示すマルチチップモジュールは、図１の電子組立体４の一部を形成することができる。ダイ２４１−２４４は任意タイプのものでよい。１つの実施例において、ダイ２４３はプロセッサーである。
ダイ２４１−２４４のうちのあるものは大きな発熱体であり、それらは対応の高容量熱インターフェイスを介してＩＨＳ２２０に結合されている。例えば、ダイ２４１、２４３は大きな熱出力を発生し、高容量熱インターフェイス２０５、２１０を介してそれぞれＩＨＳ２２０の下方表面２５８に熱的結合されている。通常、熱インターフェイスは、熱インターフェイス２０５に示すようにダイより幅が広いが、熱インターフェイス２１０により示すように、熱インターフェイスはダイと同じ幅かダイの幅より小さいことがありうる。さらに、熱インターフェイスの寸法はダイの高温スポットに合わせることができる。例えば、１またはそれ以上の熱インターフェイスを対応する数のダイの高温スポット上に配置することが可能である。
ＩＨＳ２２０は、蓋２２２と、側壁または支持部材２２４を有する。熱インターフェイス２０５、２１０はそれぞれ、蓋２２２の下方表面２５８及びダイ２４１、２４３の上方表面と接触する。
ＩＨＳ２２０は、適当な封止材料２６６を介して支持部材２２４をＯＬＧＡ基板２５０の上方表面２５６に結合することにより、機械的に固定できる。図３に関連して述べたように、支持部材２２４をＩＨＳ２２０の周囲部に位置するとして示したが、他の実施例では、ＩＨＳ２２０の蓋２２２が支持部材２２４を越えて延びることがある。ＩＨＳ２２０からの放熱速度をさらに増加させるには、任意適当な形状、材料及びサイズのヒートシンクをＩＨＳ２２０の蓋２２２の上方表面に、オプションとして、結合するかその一部として形成することができる。
ＯＬＧＡ基板２５０は、多層基板を含む任意タイプのものでよい。ＯＬＧＡ基板２５０は、プリント回路板（ＰＣＢ）またはカードのような基板２３０に取付けることができる。ＯＬＧＡ基板２５０は例えば複数のランド２２６を有し、これらのランドはボールグリッドアレイ（ＢＧＡ）半田ボール２２７のような適当な接続手段により基板２３０の対応ランド２２８に機械的及び電気的に結合することができる。
図４は、ＯＬＧＡ基板２５０を基板２３０に結合するＢＧＡ装置２２５を示すが、本発明はＢＧＡ装置の利用に限定されず、他の任意タイプの実装技術を用いることができる。さらに、本発明はＣ４パッケージの使用に限定されると解釈すべきでなく、本願で述べる本発明の特徴により利点が得られる他の任意タイプのＩＣパッケージに使用することができる。
図４の実施例では熱インターフェイス２０５、２１０のような個々の熱インターフェイスがダイ２４１及び２４３のようなある特定のダイに限り設けられているが、マルチチップモジュールの別の実施例では、全てのダイ２４１−２４４とＩＨＳ２２０の蓋２２２との間に連続する熱インターフェイス層を設けることが可能である。かかる熱インターフェイスは、蓋２２２の底面領域と実質的に同延な表面領域を有する。
高容量熱インターフェイスを有するＩＣパッケージの製造方法について以下に説明する。
製造
上述した利点を有するＩＣパッケージを成功裏に製造するには、ダイアモンドのような高容量熱インターフェイス材料の層を形成する必要がある。また、高容量熱インターフェイス層をＩＨＳの上側だけでなく下側にも固定することが重要である。そうするためには、ダイの表面を半田付けが容易な状態にすることが必要である。熱インターフェイスをＩＨＳから離れた所で成長させる実施例でも、半田付けが容易なＩＨＳを用いることが必要である。また、熱インターフェイス上に少なくとも１つの半田付け可能な表面を用意することが望ましい。上述の各ファクターについて、当業者が本発明を理解し実施できるに十分な程度詳細に説明する。
図５は、本発明の一実施例による、ＩＨＳ１２０上に形成された高容量熱インターフェイス１１０の断面図である。上述したように、熱インターフェイス１１０（図３を参照）は、蓋１２２の下側表面５８上で成長させて形成することができる。一実施例において、非晶質またな多結晶ダイアモンドの層を、化学的気相成長（ＣＶＤ）のような適当な化学的付着法により表面５８上に成長させる。一般的に、多結晶ダイアモンドが非晶質ダイアモンドよりも好ましいが、その理由は前者の放熱特性が優れているからである。
ダイアモンド層をＩＨＳの蓋１２２の裸の（メッキなしの）表面５８上に成長させるには、適当な材料の１またはそれ以上の接着層１３１−１３３を最初に表面５８に固着しなければならない。ＩＨＳ１２０は、この例では銅より成るものと想定するが、銅とは異なる材料で形成してもよい。
１またはそれ以上の接着層１３１−１３３は、クロム、金、ニッケル、白金、銀、チタン、タングステン及びバナジウムまたはそれらの合金を含む群から選択される材料で形成できる。ＣＶＤ法により成長させたダイアモンドはチタンとの接着性に優れているため、ダイアモンドと接触する層としては一般的にチタンを使用する。しかしながら、チタンの代わりにタングステンを用いてもよい。
ニッケル層１３１を、最初に蓋１１２の表面５８上に形成する。
次いで、ニッケル−バナジウムの層１３２を層１３１上に形成する。ニッケル−バナジウムの代わりに白金かクロムを用いてもよい。
次に、チタンの層１３３を層１３２上に形成する。
次いで、ダイアモンド材料の熱インターフェイス層１１０を接着層１３３上に、例えば、ＣＶＤにより形成する。熱インターフェイス層１１０は、ＩＣパッケージの熱的条件にとって好適な厚さに形成することができる。即ち、放熱条件が高ければ高いほど厚くすればよく、または放熱条件が低ければ薄くすればよい。熱インターフェイス１１０の厚さは、例えば、高放熱条件で５００ミクロン、低放熱条件で７５ミクロンでよい。
熱インターフェイス１１０の下側表面上に適当な半田付け可能な表面を用意するには、１またはそれ以上の別の接着層１３４−１３６を設ける。
一実施例において、チタン層１３４を最初に熱インターフェイス層１１０に適用する。
次に、ニッケル−バナジウム層１３５を層１３４上に形成する。ニッケル−バナジウムの代わりに白金またはクロムを用いてもよい。
最後に、金の層１３６を層１３５上に形成する。金の代わりにニッケルでもよい。
さらに、１またはそれ以上の接着層１４１−１４３をダイ４０の上側表面５７上に形成することにより、ＩＨＳ１２０の最も下側の接着層１３６を固着するための適当な材料を用意することができる。
一実施例において、チタン層１４１をダイ４０の上側表面５７上に形成する。
次に、ニッケル−バナジウム層１４２を層１４１上に形成する。ニッケル−バナジウムの代わりに白金またはクロムを用いても良い。
最後に、金の層１４３を層１４２上に形成する。金の代わりにニッケルを用いてもよい。
半田のリフローを受ける前に、層１３６及び１４３のうちの一方または両方に適当なフラックスまたは半田ペーストを適用し、ＩＨＳ２２０を矢印１１７の方向に移動させて、層１３６を層１４３と接触させる。
一実施例において、チタン層の厚さは約２００−５００オングストローム、ニッケル−バナジウム層の厚さは約３５００オングストローム、また金の層の厚さは約１０００オングストロームである。
図６は、本発明の別の実施例による、ＩＨＳ１２０に固着される高容量熱インターフェイス１１１を示す断面図である。
上述したように、熱インターフェイス１１１をＩＨＳ１２０とは離れた所で形成した後、図６及び７に関連して説明するように、ＩＨＳ１２０の蓋１２２の下側表面５８に固着することができる。
非晶質または多結晶ダイアモンド層１１１は、任意適当な方法で成長可能である。層１１１の厚さは、ＩＣパッケージの熱的条件に応じて異なる。１つの実施例において、層１１１の厚さは数百ミクロンであるが、本発明は任意特定の厚さに限定されない。
熱インターフェイス層１１１のＩＨＳ１２０の下側表面５８への固着を容易にするには、適当な材料の１またはそれ以上の接着層１２１を蓋１２２の下側表面５８に形成することができる。さらに、適当な材料の１またはそれ以上の接着層１５１−１５３を熱インターフェイス１１１の上側表面に形成することができる。さらに、適当な材料の１またはそれ以上の接着層１５４−１５６を熱インターフェイス層１１１の下側表面上に形成して、ダイ４０の上側表面（図５を参照）に接続するための適当なボンディングプラットフォームを提供することができる。
接着層１２１及び１５１−１５６は、クロム、金、ニッケル、白金、銀、チタン、タングステン及びバナジウムまたはそれらの合金を含む群から選択される金属により形成できる。１つの実施例において、層１５１及び１５４はチタンより成り、層１５２及び１５５はニッケル−バナジウム、層１２１、１５３及び１５６は金より成る。しかしながら、図５に関連して述べたように、これら特定の材料の代わりに他の材料を用いてもよい。
半田リフローを受ける前に、層１２１及び１５３の一方または両方に適当なフラックス及び半田ペーストを適用し、熱インターフェイス１１１を矢印１１８の方向に移動させて、層１５３を層１２１に接触させる。
図５及び６に示す実施例では、熱インターフェイス１１０を半田によりＩＨＳ１２０及びダイ４０に固着するものとして説明したが、他の固着法を用いることも可能である。これらの層の上述した組成、寸法、数及び順序は図示の実施例の単なる例示にすぎず、限定の意味を持たない。
図７は、本発明の別の実施例に従ってＩＨＳとは別個に成長させたダイアモンドの熱インターフェイス材料のウェファー及びＩＨＳに固着する前のセグメント１４５を示す。
任意の接着層１５１−１５６を含む、図６で説明した熱インターフェイス１１１は通常、複数の個々の熱伝導性要素１４４より成る大型ウェファー１４０の形に形成される。これらの要素をウェファー１４０から分離する。例えば、要素１４５はウェファー１４０から分離したものである。
図８は、本発明の一実施例によるＩＣパッケージ製造方法を示す流れ図である。この方法は３００でスタートする。
３０２において、熱伝導性材料の層を集積型ヒートスプレッダー（ＩＨＳ）（例えば、図３の１２０）の下側表面（例えば、図３の５８）に固着する。この操作の詳細については、図９及び以下の説明を参照されたい。
３２０において、ダイの下側表面上の電気接点が基板の上側表面（例えば、図３の５６）上の対応する接点（例えば、図３の５２）に結合されるように、少なくとも１つのダイ（例えば、図３の４０）を基板（例えば、図３の５０）上に取付ける。
３２２において、熱伝導性材料がダイの上側表面と接触するように、ＩＨＳを少なくとも１つのダイの上に取付ける。
３２４において、ＩＨＳの壁部（例えば、図３の１２４）を熱伝導性材料（例えば、図３の６６）により基板の上側表面に結合する。
３２２及び３２０を実施する適当なプロセスを、図３を参照して説明する。最初に、半田ペーストをダイ４０の裏側表面に適用する。あるいは、半田ペーストをダイの裏側表面に対向する熱伝導性要素１１０の表面に適用してもよい。その後、ＩＨＳ１２０をダイ４０上に配置するとそのＩＨＳ１２０の周囲部または境界部が接触するＯＬＧＡ基板５０の所に、適当な封止材料を適用する。
次に、ＩＨＳ１２０を整列させ、例えば、ばねを用いて適当な力を印加することによりＩＨＳ１２０を定位置に保持する。その後、パッケージをフロー炉のような適当な加熱環境内に置いて半田をリフローさせる。熱インターフェイスの半田接合が完了すると、ＩＨＳの境界部における封止材料を従来型オーブンで硬化させる。硬化後、固定ばねを取り外す。
図８に示す方法は３２６で終了する。
図９は、熱伝導性材料の層を集積型ヒートスプレッダー（ＩＨＳ）に固着する２つの別の方法を示す流れ図である。図９は図８の３０２についてさらに詳しく説明するものである。
３０４において、熱伝導性材料の層をＩＨＳの下側表面上に成長させるべきか否かの決定を行う。イエスであれば、方法は３０６へ進み、そうでなければ３１０へ進む。
３０６において、接着層（例えば、図５の１またはそれ以上の層１３１−１３３）をＩＨＳの表面上に形成する。
３０８において、熱伝導性材料の層（例えば、図５の１１０）をＩＨＳの表面の接着層上に形成する。その材料は、ダイアモンド、ダイアモンド複合材及びグラファイトより成る群から選ぶ。
３１０において、熱伝導性材料の層（例えば、図５の１１１をＩＨＳの表面とは離れた所で成長させる。材料は、ダイアモンド、ダイアモンド複合材及びグラファイトより成る群から選択する。その層はウェファー（図７の１４０）の形に成長させることができる。
３１２において、接着層（例えば、図６の１またはそれ以上の層１５１−１５６）を熱伝導性材料の層の少なくとも１つの表面上に形成する。
３１４において、それぞれ独立の熱伝導性要素（例えば、図７の１４５）を、成長させた層から分離する。
３１６において、それぞれ別個の熱伝導性要素を各ＩＨＳ（例えば、図６の１２０）の下側表面に固定する。この方法は３１８で終了する。
図８及び９に示す方法について説明した操作は、上述したものとは異なる順序で行うことが可能である。
層の材料、幾何学的形状、数、順序、寸法及び組成、固着機構及び組立て順序についての上述した選択は、パッケージの熱的性能を最適化するために当業者により変更可能である。
金属層を付着させる任意適当な方法及び異なる方法の組合せを用いることができるが、それらには、例えば、メッキ、スパッタリング、気相成長、スクリーニング、ステンシリング、化学的気相成長（ＣＶＤ）を含む化学的方法、真空などなどがある。
１またはそれ以上の金属層を付着させる前に、所望であればダイの表面をスパッタエッチングにより調製してダイ表面に対する接着層の接着性を改善することができるが、スパッタエッチングは必須ではない。ウェファーの表面条件も必須のものではない。ウェファーの表面は未研磨、研磨済みまたはバックグラウンド状態でよい。
ＩＣパッケージの特定の実施例は、その構成要素の配向、サイズ、数、順序及び組成の点で高い柔軟性を有する。本発明の種々の実施例は、本発明の利点を得るために、基板技術、ＩＨＳ技術、高容量熱インターフェイス材料、接着材料及び封止材料の種々の組合せを用いて実現できる。使用材料、寸法、レイアウト、幾何学的形状などを含むＩＣパッケージの構造は、それが一部となる電子組立体の条件に応じて多種多様な実施例において実現できる。
図３−７は例示にすぎず、実尺ではない。ある特定の比率、面積などは誇張したものであり、最小化したものもある。図３−７は、当業者であれば理解し適当に実施できる本発明の種々の実施例を説明するためのものである。
結論
本発明は、高電力の搬送に付随する放熱問題を最小限に抑える電子組立体及びその製造方法を提供する。本発明を利用する１またはそれ以上の電子組立体を組込んだ電子システム及び／またはデータ処理システムは、高性能集積回路に付随する比較的高電力密度に対処することが可能であり、そのため、かかるシステムは商業上非常に魅力あるものとなる。
高性能電子組立体からの放熱を実質的に増加させることにより、かかる電子装置を高いクロック周波数で動作させることができる。あるいは、信頼性を増加させるために、かかる装置を低いクロック周波数で、しかしながら低い動作温度で作動させてもよい。
上述したように、本発明は、放熱構造、集積回路パッケージ、電子組立体、データ処理システムの形の電子システム及びＩＣパッケージの種々の製造方法を含む多数の異なる実施例で実施可能である。他の実施例も当業者にとって容易に明らかになるであろう。要素、材料、幾何学的形状、寸法及び操作順序は、特定の実装条件に合うように全て変更可能である。
ある特定の操作を上側表面及び下側表面に関連して述べたが、これらの説明は相対的なものであり、ＩＣパッケージを逆向きにすればそれらは互いに反対であることを理解されたい。従って、これらの用語に限定的な意図はない。
特定の実施例について説明したが、当業者は同一目的を達成するように意図された任意構成を図示の特定の実施例の代わりに使用できることが明らかである。本願は、本発明の任意の変形例または設計変更を包含するものと意図されている。従って、本発明は、頭書の特許請求の範囲及びその均等物によってのみ限定されることが明らかである。
本発明の一実施例による高容量熱インターフェイスを備えた少なくとも１つの電子組立体を有する電子システムのブロック図である。 従来技術のＩＣパッケージの断面図である。 本発明の一実施例による高容量熱インターフェイスを備えたＩＣパッケージを有する電子組立体の断面図である。 本発明の別の実施例による高容量熱インターフェイスを備えたマルチチップＩＣパッケージを有する電子組立体の断面図である。 本発明の一実施例による、集積型ヒートスプレッダー上に形成された高容量熱インターフェイスを示す断面図である。 本発明の別の実施例による、集積型ヒートスプレッダーに固着された高容量熱インターフェイスの断面図である。 本発明の別の実施例による、ＩＨＳとは別に成長されたダイアモンドの熱インターフェイス材料のウェファーと、ＩＨＳに固着する前のそのセグメントを示す図である。 本発明の一実施例によるＩＣパッケージの製造方法を示す流れ図である。 熱伝導性材料の層を集積型ヒートスプレッダー（ＩＨＳ）に固着する２つの別の方法を示す流れ図である。

Claims (3)

  1. 集積回路パッケージの製造方法であって、
    集積型ヒートスプレッダーの蓋の下側表面上にクロム、金、ニッケル、白金、銀、チタン、タングステン及びバナジウムより成る群から選択された金属材料の層を形成し、
    ダイアモンドより成る熱伝導性材料の層を金属材料の層の上で成長させ、
    ダイの下側表面上の電気接点が基板の上側表面上の電気接点に結合されるようにダイを基板上に取付け、
    熱伝導性材料の層がダイの上側表面と接触するように集積型ヒートスプレッダーの蓋をダイ上に取付けるステップより成る集積回路パッケージの製造方法。
  2. 集積型ヒートスプレッダーは側壁を有し、基板の上側表面にヒートスプレッダーの側壁を結合するステップをさらに含む請求項１の方法。
  3. 集積型ヒートスプレッダーの側壁は熱伝導性材料により基板の上側表面に結合される請求項２の方法。
JP2002561275A 2000-12-14 2001-11-20 集積回路パッケージの製造方法 Expired - Fee Related JP4917242B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/737,117 2000-12-14
US09/737,117 US6653730B2 (en) 2000-12-14 2000-12-14 Electronic assembly with high capacity thermal interface
PCT/US2001/044650 WO2002061825A2 (en) 2000-12-14 2001-11-20 Electronic assembly with high capacity thermal interface and methods of manufacture

Publications (2)

Publication Number Publication Date
JP2005500668A JP2005500668A (ja) 2005-01-06
JP4917242B2 true JP4917242B2 (ja) 2012-04-18

Family

ID=24962646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002561275A Expired - Fee Related JP4917242B2 (ja) 2000-12-14 2001-11-20 集積回路パッケージの製造方法

Country Status (8)

Country Link
US (3) US6653730B2 (ja)
EP (1) EP1342268A2 (ja)
JP (1) JP4917242B2 (ja)
KR (1) KR100617416B1 (ja)
CN (1) CN100583420C (ja)
AU (1) AU2002249773A1 (ja)
MY (1) MY128398A (ja)
WO (1) WO2002061825A2 (ja)

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864915B2 (ja) * 1992-12-07 1999-03-08 株式会社日立製作所 半導体装置の製造方法
US6613070B2 (en) * 1998-08-04 2003-09-02 Baxter International Inc. System and method for sealing vascular penetrations with hemostatic gels
US6472742B1 (en) * 1999-09-30 2002-10-29 Intel Corporation Thermal gap control
US7078109B2 (en) * 2000-02-25 2006-07-18 Thermagon Inc. Heat spreading thermal interface structure
WO2001069676A2 (en) * 2000-03-13 2001-09-20 Sun Microsystems, Inc. Method and apparatus for bonding substrates
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
US6921462B2 (en) * 2001-12-17 2005-07-26 Intel Corporation Method and apparatus for producing aligned carbon nanotube thermal interface structure
US20030152773A1 (en) * 2002-02-14 2003-08-14 Chrysler Gregory M. Diamond integrated heat spreader and method of manufacturing same
US20060246621A1 (en) * 2002-02-14 2006-11-02 Intel Corporation Microelectronic die including thermally conductive structure in a substrate thereof and method of forming same
US6791832B2 (en) * 2002-03-26 2004-09-14 Intel Corporation Electronic package
US6891724B2 (en) * 2002-06-12 2005-05-10 Intel Corporation Increasing thermal conductivity of thermal interface using carbon nanotubes and CVD
TW200409246A (en) * 2002-07-15 2004-06-01 Honeywell Int Inc Thermal interconnect and interface systems, methods of production and uses thereof
US6621022B1 (en) * 2002-08-29 2003-09-16 Intel Corporation Reliable opposing contact structure
US7173334B2 (en) * 2002-10-11 2007-02-06 Chien-Min Sung Diamond composite heat spreader and associated methods
US20060113546A1 (en) * 2002-10-11 2006-06-01 Chien-Min Sung Diamond composite heat spreaders having low thermal mismatch stress and associated methods
AU2003284065A1 (en) * 2002-10-11 2005-05-05 Chien-Min Sung Carbonaceous heat spreader and associated methods
TWI290757B (en) * 2002-12-30 2007-12-01 Advanced Semiconductor Eng Thermal enhance MCM package and the manufacturing method thereof
US7031155B2 (en) * 2003-01-06 2006-04-18 Intel Corporation Electronic thermal management
US7316061B2 (en) * 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
US7126822B2 (en) 2003-03-31 2006-10-24 Intel Corporation Electronic packages, assemblies, and systems with fluid cooling
KR20060040580A (ko) * 2003-04-02 2006-05-10 허니웰 인터내셔날 인코포레이티드 열적 상호접속 및 인터페이스 시스템, 및 이들의 제조 및사용 방법
WO2004109795A2 (en) * 2003-06-06 2004-12-16 Honeywell International Inc. Thermal interconnect system and method of production thereof
US6924170B2 (en) * 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
US7168484B2 (en) * 2003-06-30 2007-01-30 Intel Corporation Thermal interface apparatus, systems, and methods
US7372147B2 (en) * 2003-07-02 2008-05-13 Hewlett-Packard Development Company, L.P. Supporting a circuit package including a substrate having a solder column array
US7365980B2 (en) * 2003-11-13 2008-04-29 Intel Corporation Micropin heat exchanger
US7456052B2 (en) * 2003-12-30 2008-11-25 Intel Corporation Thermal intermediate apparatus, systems, and methods
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
JP4413649B2 (ja) * 2004-03-03 2010-02-10 日産自動車株式会社 放熱構造体及びその製造方法
EP1731002A4 (en) * 2004-03-30 2010-05-26 Honeywell Int Inc THERMAL DISSIPATOR, INTEGRATED CIRCUIT, METHODS OF MANUFACTURING THERMAL DISSIPATOR AND METHODS OF MAKING THE INTEGRATED CIRCUIT
US20050238835A1 (en) * 2004-04-24 2005-10-27 Chien-Min Sung Graphite composite thermal sealants and associated methods
US6977818B1 (en) * 2004-05-10 2005-12-20 Apple Computer, Inc. Heat dissipating device for an integrated circuit chip
TWI228811B (en) * 2004-05-28 2005-03-01 Taiwan Electronic Packaging Co Package for integrated circuit chip
US7362580B2 (en) * 2004-06-18 2008-04-22 Intel Corporation Electronic assembly having an indium wetting layer on a thermally conductive body
US7364063B2 (en) * 2004-08-09 2008-04-29 Intel Corporation Thermally coupling an integrated heat spreader to a heat sink base
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
US7268019B2 (en) * 2004-09-22 2007-09-11 Halliburton Energy Services, Inc. Method and apparatus for high temperature operation of electronics
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7713839B2 (en) * 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
US7701728B2 (en) * 2004-10-28 2010-04-20 Kyocera Corporation Electronic component module and radio comunications equipment
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US7230334B2 (en) * 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
JP4575147B2 (ja) * 2004-12-28 2010-11-04 株式会社東芝 半導体装置
US20060170094A1 (en) * 2005-02-02 2006-08-03 Intel Corporation Semiconductor package integral heat spreader
US7170169B2 (en) * 2005-03-11 2007-01-30 Tyco Electronics Corporation LGA socket with EMI protection
US7160757B2 (en) * 2005-04-25 2007-01-09 Intel Corporation Gap control between interposer and substrate in electronic assemblies
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
US20070004216A1 (en) * 2005-06-30 2007-01-04 Chuan Hu Formation of assemblies with a diamond heat spreader
US7328508B2 (en) * 2005-07-05 2008-02-12 International Business Machines Corporation Anisotropic heat spreading apparatus and method for semiconductor devices
US7723759B2 (en) * 2005-10-24 2010-05-25 Intel Corporation Stacked wafer or die packaging with enhanced thermal and device performance
US7445968B2 (en) * 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
US20070199681A1 (en) * 2006-02-24 2007-08-30 Ming-Hang Hwang Dissipation Heat Pipe Structure and Manufacturing Method Thereof
US8952524B2 (en) * 2006-04-28 2015-02-10 Juniper Networks, Inc. Re-workable heat sink attachment assembly
JP4868547B2 (ja) * 2006-06-08 2012-02-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 熱伝導モジュールとその製造方法、並びに、高熱伝導で柔軟なシートの製造方法
US8063482B2 (en) 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
US7684198B2 (en) * 2006-08-31 2010-03-23 Adlink Technology Inc. Stacked heat-transfer interface structure
US20080057279A1 (en) * 2006-08-31 2008-03-06 Adlink Technology Inc. Laminated heat-transfer interface for cooler module
US7626251B2 (en) * 2006-09-29 2009-12-01 Intel Corporation Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same
US7489033B2 (en) * 2006-11-10 2009-02-10 Intel Corporation Electronic assembly with hot spot cooling
JP2008135627A (ja) * 2006-11-29 2008-06-12 Nec Electronics Corp 半導体装置
US8081484B2 (en) * 2006-11-30 2011-12-20 Cisco Technology, Inc. Method and apparatus for supporting a computer chip on a printed circuit board assembly
US20080128895A1 (en) * 2006-12-05 2008-06-05 Oman Todd P Wafer applied thermal-mechanical interface
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US20080239660A1 (en) * 2007-03-29 2008-10-02 Lateef Mustapha Flux precoated solder preform for thermal interface material
US20080266786A1 (en) * 2007-04-25 2008-10-30 Behdad Jafari Method and apparatus for heat dissipation
US20080296756A1 (en) * 2007-05-30 2008-12-04 Koch James L Heat spreader compositions and materials, integrated circuitry, methods of production and uses thereof
US20080298021A1 (en) * 2007-05-31 2008-12-04 Ali Ihab A Notebook computer with hybrid diamond heat spreader
US7791188B2 (en) * 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
US7678615B2 (en) * 2007-08-29 2010-03-16 Advanced Micro Devices, Inc. Semiconductor device with gel-type thermal interface material
US7833839B1 (en) 2007-09-15 2010-11-16 Globalfoundries Inc. Method for decreasing surface delamination of gel-type thermal interface material by management of the material cure temperature
US20090079064A1 (en) * 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US20090166890A1 (en) * 2007-12-31 2009-07-02 Chrysler Gregory M Flip-chip package
WO2009101685A1 (ja) * 2008-02-14 2009-08-20 Mitsubishi Heavy Industries, Ltd. 半導体素子モジュール及びその製造方法
US7883266B2 (en) * 2008-03-24 2011-02-08 International Business Machines Corporation Method and apparatus for defect detection in a cold plate
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
US20090321922A1 (en) * 2008-06-30 2009-12-31 Ravi Shankar Self-healing thermal interface materials for semiconductor packages
US20090323295A1 (en) * 2008-06-30 2009-12-31 Houle Sabina J Injection molded metal stiffener and integrated carrier for packaging applications
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US9142480B2 (en) * 2008-08-15 2015-09-22 Intel Corporation Microelectronic package with high temperature thermal interface material
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
US8018051B2 (en) 2009-02-02 2011-09-13 Maxim Integrated Products, Inc. Thermally enhanced semiconductor package
US8477499B2 (en) 2009-06-05 2013-07-02 Laird Technologies, Inc. Assemblies and methods for dissipating heat from handheld electronic devices
US8879263B2 (en) 2009-08-17 2014-11-04 Seagate Technology Llc Conducting heat away from a printed circuit board assembly in an enclosure
US9078357B2 (en) 2009-08-17 2015-07-07 Seagate Technology Llc Internal cover thermal conduction
US8174112B1 (en) * 2009-08-20 2012-05-08 Xilinx, Inc. Integrated circuit device with low capacitance and high thermal conductivity interface
RU2480860C2 (ru) * 2009-12-31 2013-04-27 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Система монтажа полупроводникового кристалла к основанию корпуса
TWI401773B (zh) * 2010-05-14 2013-07-11 Chipmos Technologies Inc 晶片封裝裝置及其製造方法
US9006086B2 (en) 2010-09-21 2015-04-14 Chien-Min Sung Stress regulated semiconductor devices and associated methods
US8778784B2 (en) 2010-09-21 2014-07-15 Ritedia Corporation Stress regulated semiconductor devices and associated methods
TWI464839B (zh) 2010-09-21 2014-12-11 Ritedia Corp 單層鑽石顆粒散熱器及其相關方法
DE102010062653A1 (de) * 2010-12-08 2012-06-14 Robert Bosch Gmbh Steuermodul und Verfahren zu seiner Herstellung
US8552540B2 (en) 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
CN102394461B (zh) * 2011-07-13 2013-10-09 台达电子企业管理（上海）有限公司 防电磁干扰插座的制造方法及防电磁干扰的插座
JP5974454B2 (ja) * 2011-11-14 2016-08-23 イビデン株式会社 電子部品
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
JP5983032B2 (ja) * 2012-05-28 2016-08-31 富士通株式会社 半導体パッケージ及び配線基板ユニット
US9190341B2 (en) * 2012-06-05 2015-11-17 Texas Instruments Incorporated Lidded integrated circuit package
US8587945B1 (en) * 2012-07-27 2013-11-19 Outlast Technologies Llc Systems structures and materials for electronic device cooling
US9041192B2 (en) 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US8941236B2 (en) 2012-09-28 2015-01-27 Intel Corporation Using collapse limiter structures between elements to reduce solder bump bridging
CN103841798A (zh) * 2012-11-23 2014-06-04 博世汽车部件(苏州)有限公司 用于电子控制单元的主板及其装配方法
JP6157998B2 (ja) * 2013-09-03 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
US9406650B2 (en) 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9329646B2 (en) * 2014-03-20 2016-05-03 Qualcomm Incorporated Multi-layer heat dissipating apparatus for an electronic device
US9425114B2 (en) * 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
US20160021788A1 (en) * 2014-07-16 2016-01-21 General Electric Company Electronic device assembly
GB201421259D0 (en) * 2014-12-01 2015-01-14 Element Six Technologies Ltd Bonding scheme for diamond components which has low thermal barrier resistance in high power density applications
US10509447B2 (en) * 2015-09-16 2019-12-17 Nvidia Corporation Thermal shield can for improved thermal performance of mobile devices
US20170105278A1 (en) * 2015-10-13 2017-04-13 Google Inc. Integrated heat spreader and emi shield
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
US9947603B2 (en) 2015-12-09 2018-04-17 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US10049896B2 (en) 2015-12-09 2018-08-14 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US11335621B2 (en) 2016-07-19 2022-05-17 International Business Machines Corporation Composite thermal interface objects
CN106774705A (zh) * 2016-12-06 2017-05-31 郑州云海信息技术有限公司 一种刀片服务器
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
US11062970B2 (en) * 2017-08-29 2021-07-13 Intel Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages
CN112074949A (zh) * 2018-06-28 2020-12-11 松下知识产权经营株式会社 电子装置及其制造方法
WO2020103145A1 (zh) * 2018-11-23 2020-05-28 北京比特大陆科技有限公司 芯片散热结构、芯片结构、电路板和超算设备
WO2020103137A1 (zh) * 2018-11-23 2020-05-28 北京比特大陆科技有限公司 芯片散热结构、芯片结构、电路板和超算设备
US11545410B2 (en) * 2018-12-17 2023-01-03 Intel Corporation Enhanced systems and methods for improved heat transfer from semiconductor packages
CN110720145B (zh) 2019-04-30 2021-06-22 长江存储科技有限责任公司 具有三维相变存储器的三维存储设备
US10643924B1 (en) * 2019-05-01 2020-05-05 Yuci Shen Heat-dissipating lid with reservoir structure and associated lidded flip chip package allowing for liquid thermal interfacing materials
US11923264B2 (en) * 2019-09-20 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor apparatus for discharging heat
WO2022059822A1 (ko) * 2020-09-21 2022-03-24 삼성전자 주식회사 전자 장치
CN114334854A (zh) 2020-09-30 2022-04-12 华为技术有限公司 芯片及其制造方法、电子设备
US20220285244A1 (en) * 2021-03-08 2022-09-08 Electronics And Telecommunications Research Institute Semiconductor device with high heat dissipation property using hexagonal boron nitride and method of manufacturing the same
US11705381B2 (en) 2021-06-04 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. High efficiency heat dissipation using thermal interface material film

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914551A (en) 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
EP0509825A3 (en) 1991-04-16 1993-11-24 Nec Corp Package structure for semiconductor device
EP0637078A1 (en) 1993-07-29 1995-02-01 Motorola, Inc. A semiconductor device with improved heat dissipation
JP3034180B2 (ja) 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
US6114256A (en) 1995-08-18 2000-09-05 California Institute Of Technology Stable metallization for diamond and other materials
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
US5895972A (en) 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
JP3161362B2 (ja) 1997-05-01 2001-04-25 富士ゼロックス株式会社 微小構造体、その製造方法、その製造装置、基板および成形型
US5907189A (en) * 1997-05-29 1999-05-25 Lsi Logic Corporation Conformal diamond coating for thermal improvement of electronic packages
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
US6118177A (en) 1998-11-17 2000-09-12 Lucent Technologies, Inc. Heatspreader for a flip chip device, and method for connecting the heatspreader
US6091603A (en) 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
AU1348901A (en) 1999-10-28 2001-05-08 P1 Diamond, Inc. Improved diamond thermal management components
US6292369B1 (en) * 2000-08-07 2001-09-18 International Business Machines Corporation Methods for customizing lid for improved thermal performance of modules using flip chips
US6317326B1 (en) 2000-09-14 2001-11-13 Sun Microsystems, Inc. Integrated circuit device package and heat dissipation device
US6390181B1 (en) * 2000-10-04 2002-05-21 David R. Hall Densely finned tungsten carbide and polycrystalline diamond cooling module
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface

Also Published As

Publication number Publication date
JP2005500668A (ja) 2005-01-06
US20020074649A1 (en) 2002-06-20
US20040082188A1 (en) 2004-04-29
US20020105071A1 (en) 2002-08-08
KR20040022203A (ko) 2004-03-11
WO2002061825A3 (en) 2002-11-21
US6706562B2 (en) 2004-03-16
CN1554120A (zh) 2004-12-08
WO2002061825A8 (en) 2003-05-01
CN100583420C (zh) 2010-01-20
KR100617416B1 (ko) 2006-08-30
AU2002249773A1 (en) 2002-08-12
US6653730B2 (en) 2003-11-25
WO2002061825A2 (en) 2002-08-08
EP1342268A2 (en) 2003-09-10
MY128398A (en) 2007-01-31
US7098079B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
JP4917242B2 (ja) 集積回路パッケージの製造方法
TW550774B (en) Electronic assembly comprising solderable thermal interface and methods of manufacture
US7132313B2 (en) Diamond heat spreading and cooling technique for integrated circuits
US7704798B2 (en) Electronic assemblies with hot spot cooling and methods relating thereto
TWI357642B (en) Thermal interface material and method
US7183641B2 (en) Integrated heat spreader with intermetallic layer and method for making
US6590292B1 (en) Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
US20190181093A1 (en) Active package substrate having embedded interposer
US6794748B1 (en) Substrate-less microelectronic package
JPH05251596A (ja) フリップチップ方式ｉｃチップ実装構造
JPH10256414A (ja) 半導体パッケージ
JPH04299849A (ja) 半導体装置
TWM610405U (zh) 半導體元件及包括其的半導體元件封裝結構
JPH04342162A (ja) 半導体集積回路装置およびその実装構造
JPS60241240A (ja) 半導体装置
JPS61150251A (ja) 半導体装置
JP2001217361A (ja) 放熱材及びそれを用いた半導体装置及び電子装置
JPH11251359A (ja) 半導体装置およびその製造方法
JPH09321174A (ja) 半導体パッケージ及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080519

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081016

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090706

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090804

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110822

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110825

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees