KR100617416B1 - 고용량 써멀 인터페이스를 구비한 전자 조립체 및 그의제조 방법 - Google Patents

고용량 써멀 인터페이스를 구비한 전자 조립체 및 그의제조 방법 Download PDF

Info

Publication number
KR100617416B1
KR100617416B1 KR1020037007997A KR20037007997A KR100617416B1 KR 100617416 B1 KR100617416 B1 KR 100617416B1 KR 1020037007997 A KR1020037007997 A KR 1020037007997A KR 20037007997 A KR20037007997 A KR 20037007997A KR 100617416 B1 KR100617416 B1 KR 100617416B1
Authority
KR
South Korea
Prior art keywords
thermally conductive
conductive element
die
substrate
lid
Prior art date
Application number
KR1020037007997A
Other languages
English (en)
Other versions
KR20040022203A (ko
Inventor
크라이슬러그레고리엠.
와트위아브헤이에이.
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20040022203A publication Critical patent/KR20040022203A/ko
Application granted granted Critical
Publication of KR100617416B1 publication Critical patent/KR100617416B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

고성능 집적 회로와 관련된 높은 전력 밀도를 수용하기 위해, 집적 회로 패키지는 하나 이상의 다이스 표면으로부터 다이아몬드, 다이아몬드 복합체 또는 그라파이트로 형성된 고용량 써멀 인터페이스를 통해 집적 열 스프레더(IHS)로 방열하는 방열 구조를 포함한다. 일 실시예에서, 다이아몬드 층은 IHS 상에서 성장한다. 다른 실시예에서, 다이아몬드 층은 별도 형성되어 IHS에 부착된다. 전자 조립체 및 전자 시스템의 패키지 응용뿐만 아니라 제조 방법이 또한 설명된다.
써멀 인터페이스, IHS, 열 전도성 소자, 버스, 접착층

Description

고용량 써멀 인터페이스를 구비한 전자 조립체 및 그의 제조 방법{Electronic Assembly With High Capacity Thermal Interface and Methods of Manufacture}
본 발명은 일반적으로 전자 패키징에 대한 것이다. 더 상세히는, 본 발명은 고성능 집적 회로에서 발생된 열을 방열하기 위해 집적 회로와 열 스프레더 사이에 고용량 써멀 인터페이스를 갖는 집적 회로 패키지를 포함하는 전자 조립체 및 그의 제조 방법에 대한 것이다.
집적 회로(IC)는 통상적으로 유기질 또는 세라믹 재료로 제조된 기판에 물리적 및 전기적으로 이들을 결합시킴으로써 패키지 내에 조립된다. 하나 이상의 IC 패키지는 "전자 조립체"를 형성하도록 인쇄 회로 기판(PCB)에 물리적 및 전기적으로 결합될 수 있다. "전자 조립체"는 "전자 시스템"의 일부일 수 있다. "전자 시스템"은 "전자 조립체"를 포함하는 임의의 제품과 같이 본원에서 광범위하게 한정된다. 전자 시스템의 예는 컴퓨터(예컨대, 데스크 탑, 랩탑, 핸드 헬드, 서버 등), 무선 통신 장치(예컨대, 휴대 전화, 무선 전화기, 무선 호출기 등), 컴퓨터 관련 주변 기기(예컨대, 프린터, 스캐너, 모니터 등), 오락 장치[예컨대, 텔레비전, 라디오, 스테레오, 테이프 및 컴팩트 디스크 플레이어, 비디오 카세트 레코더, MP3(동화상 전문가 그룹, 오디오 계층3) 플레이어 등] 등을 포함한다.
전자 시스템 업계에서, 제조 비용을 줄이면서 설비의 성능을 향상시키기 위한 제조자들 사이의 끊임없는 경쟁 압박이 있다. 이는 특히 일반적으로 크기가 소형화되거나 또는 더 컴팩트하게 되는 동시에, 증가된 부품 수와 더 높은 클럭 주파수에 대해, 각각의 새로운 세대의 패키징이 개선된 성능을 제공해야만 하는, 기판 상에 IC를 패키징하는 것에 대해 특히 사실이다. IC의 밀도와 클럭 주파수가 증가함에 따라, 대량의 열이 발생된다. 그러나, 발생되는 온도가 증가함에 따라 IC의 성능과 신뢰성이 감소되는 것이 공지되었고, 그래서 IC 패키지를 포함하는 IC 환경으로부터 적절히 방열하는 것이 중요하게 되었다.
IC 기판은 금속 상호연결 라인(본원에서 "트레이스"라 함)을 제공하도록 선택적으로 패터닝된 다수의 금속층과, 하나 이상의 기판의 표면에 장착된 하나 이상의 전자 부품 또는 부품들을 포함한다. 전자 부품 또는 부품들은 전자 시스템의 다른 소자에 기판 트레이스를 포함하는 도전성 경로의 계층을 통해 기능적으로 접속된다. 기판 트레이스는 통상적으로 시스템의 IC들과 같은 전자 부품들 사이에서 전송되는 신호를 운반한다. 몇몇 IC들은 복수개의 전원 및 접지 단자 또는 랜드들 뿐만 아니라 비교적 많은 수의 입/출력(I/O) 단자(또한 "랜드"라 함)를 갖는다.
더 높은 클럭 주파수에서 작동하는 프로세서와 더 높은 전원 수준에서 작동하는 IC들과 같은 IC들의 내부 회로에 따라, 이러한 IC들에 의해 발생되는 열의 양이 이들의 동작 온도를 허용할 수 없는 수준으로 증가시킨다.
본원 명세서를 판독하고 이해함으로써 해당 업계 종사자에게 명백하게 되는 전술한 이유와 후술하는 다른 이유로, 높은 클럭 주파수와 높은 전력 밀도에 관련된 발열 문제를 최소화하는, 기판 상에 IC를 패키징하는 장치 및 방법에 대해 해당 기술분야의 상당한 요구가 있다.
다음 본 발명의 실시예의 상세한 설명에서, 본원의 일부로써 형성되고 본 발명이 실시될 수 있도록 특정한 양호한 실시예로써 도시된 첨부된 도면을 참조한다. 이들 실시예는 해당 업계 종사자가 본 발명을 실시할 수 있도록 충분히 상세하게 설명되며, 다른 실시예가 활용될 수 있음이 이해될 것이고, 구조적, 기계적, 구성적 및 전자적인 변화는 본 발명의 사상과 범주로부터 벗어나지 않고 실시될 수 있을 것이다. 따라서, 이하의 상세한 설명은 의미를 제한하는 것이 아닐뿐더러 본 발명의 범주는 첨부된 청구범위에 의해서만 제한된다.
본 발명은 하나 이상의 IC들과 열 스프레더 사이의 써멀 인터페이스로서 고용량 써멀 재료를 채용하여 높은 회로 밀도를 갖고 높은 클럭 속도와 높은 전력 수준을 갖는 집적 회로의 종래 패키징 기술과 관련된 방열 문제에 대한 해결책을 제공한다. 다양한 실시예들이 본원에서 도시되고 설명될 것이다.
일 실시예에서, IC 다이의 전면은 "제어된 컬랩스 칩 접속(controlled collapse chip connect)" (C4) 기술을 이용한 유기질 랜드 그리드 어레이(OLGA) 기판에 장착된 플립 칩이다. 고용량 써멀 인터페이스 재료는 다이와 IHS면의 적합한 준비 후에 다이의 후면과 집적 열 스프레더(IHS) 사이에 부착된다. 일 실시예에서, 고용량 써멀 재료는 다이아몬드, 다이아몬드 복합체 또는 그라파이트를 포함한 다. IHS의 측벽은 기계적인 강도뿐만 아니라 방열을 제공하도록 적절한 써멀 밀봉제를 갖고 다이 외주 주위에서 OLGA 기판과 결합될 수 있다.
도1은 본 발명의 일 실시예에 따른 고용량 써멀 인터페이스를 갖는 적어도 하나의 전자 조립체를 합체한 전자 시스템의 블록도이다.
도2는 종래 IC 패키지의 단면도를 도시한다.
도3은 본 발명의 일 실시예에 따른 고용량 써멀 인터페이스를 갖는 IC 패키지를 포함하는 전자 조립체의 단면도를 도시한다.
도4는 본 발명의 일 실시예에 따른 고용량 써멀 인터페이스를 갖는 다중 칩 IC 패키지를 포함하는 전자 조립체의 단면도를 도시한다.
도5는 본 발명의 일 실시예에 따른 집적 열 스프레더 상에 형성된 고용량 써멀 인터페이스의 단면도를 도시한다.
도6은 본 발명의 다른 실시예에 따른 집적 열 스프레더 상에 부착된 고용량 써멀 인터페이스의 단면도를 도시한다.
도7은 본 발명의 다른 실시예에 따른 IHS로부터 분리되어 성장한 다이아몬드 써멀 인터페이스 재료의 웨이퍼와 IHS에 부착하기 전의 세그먼트의 도면이다.
도8은 본 발명의 일 실시예에 따른 IC 패키지를 제조하는 방법의 흐름도이다.
도9는 집적 열 스프레더(IHS)에 열 전도성 재료의 층을 부착하는 두 개의 대체 방법들의 흐름도이다.
도1은 본 발명의 일 실시예에 따른 고용량 써멀 인터페이스를 가지며 적어도 하나의 전자 조립체(4)를 합체한 전자 시스템(1)의 블록도이다. 전자 시스템(1)은 본 발명에서 사용되는 전자 시스템의 일 예일 뿐이다. 본 예에서, 전자 시스템(1)은 시스템의 다양한 부품들을 결합시키는 시스템 버스(2)를 갖는 데이터 처리 시스템을 포함한다. 시스템 버스(2)는 전자 시스템(1)의 다양한 부품들 사이에 통신 링크를 제공하고 단일 버스로써, 버스들의 조합으로써 또는 임의의 다른 적합한 방식으로 채용될 수 있다.
전자 조립체(4)는 시스템 버스(2)와 결합된다. 전자 조립체(4)는 임의의 회로 또는 회로들의 조합을 포함할 수 있다. 일 실시예에서, 전자 조립체(4)는 임의의 형식의 프로세서(6)를 포함한다. 본원에서 사용된 용어 "프로세서"는 마이크로프로세서, 마이크로제어기, 복합 명령 세트 컴퓨팅(CISC) 마이크로프로세서, 축소 명령 세트 컴퓨팅(RISC) 마이크로프로세서, 장문 명령어(VLIW; very long instruction word) 마이크로프로세서, 그래픽 프로세서, 디지털 신호 프로세서(DSP) 또는 임의의 형식의 프로세서 또는 프로세싱 회로와 같은, 하지만 이에 제한되지 않는 임의의 형식의 계산 회로를 의미한다.
전자 조립체(4) 내에 포함될 수 있는 다른 형식의 회로는 예컨대, 휴대 전화, 무선 호출기, 휴대용 컴퓨터, 양방향 라디오 및 유사한 전자 시스템과 같은 무선 장치에 사용하기 위한 [통신 회로(7)와 같은] 하나 이상의 회로와 같은 주문 회로, 주문형 집적 회로(ASIC) 등이다. IC는 임의의 다른 형식의 기능을 수행할 수 있다.
전자 시스템(1)은 또한 랜덤 액세스 메모리(RAM) 형의 주 메모리(12), 하나 이상의 하드 드라이브(14) 및/또는 플로피 디스크, 컴팩트 디스크(CD), 디지털 비디오 디스크(DVD)와 같은 착탈식 매체(14)를 처리하는 하나 이상의 드라이브 등과 같은 특정 응용에 적합한 하나 이상의 메모리 소자를 차례로 포함할 수 있는 외부 메모리(10)를 포함할 수 있다.
전자 시스템(1)은 디스플레이 장치(8), 하나 이상의 스피커(9) 및 키보드 및/또는 마우스, 트랙볼, 게임 컨트롤러, 음성 인식 장치 또는 시스템 사용자가 정보를 입력할 수 있고 전자 시스템으로부터 정보를 받을 수 있는 다른 장치를 포함할 수 있는 제어기(20)를 포함할 수 있다.
도2는 종래 IC 패키지(30)의 단면도를 도시한다. IC 패키지(30)는 납땜 볼 또는 범프(42)를 통해 기판(50)의 상부면 상에 있는 대응 랜드(52)와 결합하기 위해 하향 대면하는 랜드(도시 안됨)로써 "플립 칩" 배향으로 장착된 IC 다이(40)를 포함하는 통상적인 종래 기술 구조를 나타낸다. 기판(50)은 1층 기판 또는 다층 기판일 수 있고 부가의 패키징 구조(도시 안됨)와 정합하기 위하여 대향면에 부가적인 랜드(54)를 포함할 수 있다.
다이(40)는 하부면의 근방에 위치된 배선 트레이스를 포함하는 내부 구조로부터 열을 발생시키지만, 대부분의 열은 상부면을 통해 방열된다. 다이(40) 내에 집중되는 열은 통상적으로 구리 또는 알루미늄과 같은 금속으로 형성된 열 스프레더(60)의 형상의 다이(40)와 접촉하는 넓은 표면에 방열된다. 다이(40)와 열 스프 레더(60) 사이의 열 전도성을 개선하기 위해, 써멀 인터페이스 재료(70)가 종종 다이(40)와 열 스프레더(60) 사이에 제공된다. 써멀 인터페이스 재료(70)는 통상적으로 금속 입자를 포함한 써멀 겔 또는 그리스이다.
열 스프레더(60)로부터 열을 더 방열시키기 위해, 선택적으로 열 핀(82)을 갖는 열 싱크(80)가 종종 열 스프레더(60)에 결합된다. 열 싱크(80)는 대기중으로 방열한다.
IC 상의 전자 장치의 접합부 온도(Tj)의 증가는 장치의 작동 수명에 불리한 영향을 준다. 접합부 온도는 접합부 대 대기 열 저항, 전력 소산 및 대기 온도의 3개의 인자의 함수이다. Tj는 수학식1로 표현될 수 있다.
[수학식1]
Tj = ((ja x Pd) + Ta
여기서, Tj는 접합부 온도(℃)
(ja = 접합부 대 대기 열 저항(℃/와트)
Pd = Tj에서의 전력 소산
Ta = 대기 온도(℃)
접합부 대 대기 열 저항((ja)은 수학식2로 표현될 수 있다.
[수학식2]
(ja = (jc + (cs + (sa
여기서, (jc = 접합부 대 케이스 열 저항(℃/와트),
(cs = 케이스 대 싱크 열 저항(℃/와트),
(sa = 싱크 대 대기 열 저항(℃/와트)
상기 정의에서, 케이스의 적절한 위치는 IC 패키지의 일부를 형성하는 임의의 IHS를 포함하는, IC 패키지의 상단 중심이다. 싱크의 적절한 위치는 열 싱크의 기하학적 중심이 될 수 있다.
도2의 IC 패키지(30)는 접합부 대 대기 열 저항((ja)에 관하여 표현된 바와 같이, 오늘날 고성능 전자 조립체의 방열 요건을 더 이상 만족시킬 수 없는 대부분의 목적을 위한 것이다.
본 발명은 접합부 대 케이스 열 저항((jc) 및 케이스 대 싱크 열 저항((cs) 모두를 감소시킴으로써 장치 접합부 온도(Tj)를 감소시킨다. 고성능 서버에 대한 프로세서 조립체는 매우 불균일한 전력 맵 또는 다이의 표면을 가로지르는 열 플럭스 변화를 갖는다. 3D 써멀 사상(mapping)에서, 열점(hot spot)은 예컨대, 상부 다이 표면을 가로지르는 산 정상과 같이 나타난다. 이것은 전형적으로 특정 값에서 또는 그 이하에서 유지되야 하는 가장 높은 플럭스 영역의 온도이다. 실리콘 다이가 일부 측방향 열 확산을 제공하는 동안에, 정점 온도를 현저히 감소시키는 것은 불충분하다.
구리의 (실리콘의 세배 이상인) 열 전도성은 높을지라도 열점을 다루기에는 불충분하다. 방열 구조체의 존재가 특정 값 이하로 다이 정점 온도를 유지하기위해 충분한 열을 방열할 수 없다면, 전자 조립체의 성능은 온도-종속 프로세서 전력 제어 프로세스로 복귀함으로써 억제될 것이다. 그렇지 않으면, 전자 조립체는 고장이 나거나 치명적 파손을 입을 수 있다. 따라서, 전자 조립체를 위한 증가된 방열 조건으로써, 써멀 인터페이스 재료 및 집적 열 스프레더의 성능을 실질적으로 개선할 필요가 있게 된다.
도3은 본 발명의 일 실시예에 따른, 고용량 써멀 인터페이스(110)를 갖는 IC 패키지를 포함하는 전자 조립체(100)의 단면도를 도시한다. IC 패키지는 유기 랜드 그리드 어레이(OLGA) 기판(50) 상에 장착된 다이(40) 및 집적 열 스프레더[IHS(120)]을 포함한다. OLGA 기판이 도시되었으나, 본 발명은 OLGA 기판의 사용이 제한되지 않고, 임의의 다른 기판도 사용될 수 있다. 도3에 도시된 IC 패키지는 도1에 도시된 전자 조립체(4)의 일부를 구성할 수 있다. 다이(40)는 임의의 타입이 될 수 있다. 일 실시예에서, 다이(40)는 프로세서이다.
도3에서, 다이(40)는 다이(40)의 바닥면(도시 안됨) 상에 전기 접촉부 또는 랜드를 종결하는 복수개의 신호 컨덕터(도시 안됨) 를 포함한다. 이러한 랜드는 C4 납땜 범프(42)등과 같은 적절한 연결에 의해 OLGA 기판(50)의 상부면(56) 상의 신호, 전력 또는 접지 노드를 나타내는 대응 전기 접촉부 또는 랜드(52)와 결합될 수 있다. 에폭시 재료 등, 적절한 언더필(underfill)(도시 안됨)이 기계적 안정성 및 강도를 제공하기 위해 C4 납땜 범프(42)를 둘러싸도록 사용될 수 있다.
도3을 참조하면, 집적 열 스프레더[IHS(120)]는 다이(40)를 덮는 커버를 형성한다. IHS(120)는 고용량 써멀 인터페이스(110)를 통하여 다이(40)의 상부면에 열적으로 결합된다. 따라서, 다이(40)는 써멀 인터페이스(110)의 측방향 및 수직 방향 모두를 통하여 IHS(120)에 상당한 양의 열을 방열할 수 있다.
써멀 인터페이스(110)는 높은 속도로 열을 전도할 수 있는 재료를 포함한다. 일 실시예에서, 써멀 인터페이스(110)는 다이아몬드를 포함한다. 다이아몬드를 포함하는 써멀 인터페이스(110)의 층은 층 내에 모든 방향으로 매우 높은 열 전도성을 갖는다. 다른 실시예에서, 써멀 인터페이스(110)는 다이아몬드 복합체, 또는 그라파이트 등 다이아몬드보다 조금 열등한 열 특성을 갖는 다른 재료를 포함할 수 있다. 적합한 다이아몬드 복합체는 알루미늄 또는 구리 등 다른 물질의 입자 및 다이아몬드 입자의 혼합물을 포함할 수 있다. 그라파이트는 그라파이트 재료의 주어진 평면 내에서는 우수한 열 전도체인 반면, 평면에 수직인 방향으로는 양호한 열 전도체가 아니다. 그러나, 그라파이트는 최적의 방열을 요구하지 않는 응용에 대해서 만족시킬 수 있다.
IHS(120)는 뚜껑(122) 및 측벽 또는 지지 부재(124)를 포함한다. 써멀 인터페이스(110)는 뚜껑(122)의 하부면(58)과 접촉하고 다이(40)의 상부면과 접촉한다. 일 실시예에서, 써멀 인터페이스(110)는 다이(40) 및/또는 뚜껑(122)에 부착된다. 일 실시예에서, 열 스프레더(120)의 뚜껑(122)은 실질적으로 평면이고, 다이(40)보다 실질적으로 큰 표면적을 갖는다. 본 명세서에서 열 스프레더 뚜껑(122)과 다이(40)의 표면적의 상대적인 크기를 비교하기 위하여 사용되는 "실질적으로 크다" 또는 "실질적으로 작다"는 표현은, 각각 적어도 5% 정도 크거나 작은 것을 의미한다.
써멀 인터페이스(110)는 적어도 두 개의 상이한 방법으로 형성될 수 있다. 예컨대, 써멀 인터페이스(110)는 도5에 관하여 보다 설명한 바와 같이, 뚜껑(122)의 하부면(58) 상에서 이를 성장시킴으로써 형성될 수 있다. 이와 달리, 도6 및 도7에 관하여 보다 설명된 바와 같이, 써멀 인터페이스(110)는 IHS(120)으로부터 이격되어 형성되고 이어서 IHS(120)의 뚜껑(122)에 부착될 수 있다.
일 실시예에서, 써멀 인터페이스(110)는 뚜껑(122)의 바닥 표면적과 실질적으로 동일한 표면적을 갖는다. 예컨대, 도3에 도시된 바와 같이, 써멀 인터페이스(110)는 실질적으로 뚜껑(122)의 전체 바닥면을 덮는다. 써멀 인터페이스(110)는 지지 부재(124)와 접촉 상태에 있기 위해 측방향으로 연장할 수 있다.
IHS(120)는 그 지지 부재(124)를 적절한 밀봉부(66)를 통해 OLGA 기판(50)의 상부면(56)에 결합함으로써 기계적으로 지지될 수 있다. 일 실시예에서, 지지 부재(124)는 IHS(120)의 주연부에 위치된다. 그러나, 다른 실시예에서, IHS(120)의 뚜껑(122)은 지지 부재(124)를 지나서 연장할 수 있다.
밀봉제(66)는 써멀 그리스 또는 겔 등 열 전도성 재료 또는 열경화성 수지 또는 에폭시 등 열 경화성(curable) 재료를 포함한다. 열 전도성 재료는 금속 입자 또는 다른 열 전도성 물질을 포함할 수 있다.
IHS(120)로부터의 방열 속도를 보다 증가시키기 위해, [선택적으로 열 핀(82)을 포함하는] 어떤 적합한 형상, 재료 및 크기의 열 싱크(80)가 IHS(120)의 뚜껑(122)의 상부면에 선택적으로 결합되거나 그 일부로써 형성될 수 있다.
OLGA 기판(50)은 다층 기판을 포함하는, 임의의 형태가 될 수 있다. OLGA 기판(50)은 인쇄 회로 기판(PCB) 또는 카드와 같은 부가적인 기판(130)에 장착될 수 있다. OLGA 기판(50)은 볼 그리드 어레이(BGA) 납땜 볼(127)과 같은 적합한 커넥터에 의해 기판(130)의 대응 랜드(128)에 기계적 및 전기적으로 결합될 수 있는, 예컨대, 복수개의 랜드(126)를 포함할 수 있다.
기판(130)에 OLGA 기판(50)을 결합하기 위한 BGA 장치(125)가 도3에서 도시된 반면에, 본 발명은 BGA 장치를 이용하는 것으로 한정되지 않고, 패키징 기술의 임의의 다른 형태가 이용될 수 있다. 또한, 본 발명은 C4 패키지를 사용하는 것으로 한정되도록 구성될 수 없고, 본 명세서에 설명된 본 발명의 특징이 이점을 제공하는 IC 패키지의 임의의 다른 타입이 사용될 수 있다.
도4는 본 발명의 다른 실시예에 따라 고용량 써멀 인터페이스를 갖는 다중 칩 IC 패키지를 포함하는 전자 조립체(200)를 나타내는 단면도를 도시한다. 도3에 도시된 실시예가 단일 IC 장치를 참조하여 설명되지만, 본 발명은 단일 IC를 패키징하는 데 한정되지 않고 다중 IC를 패키징하는 데 사용될 수 있다. 그러한 하나의 예시가 도4에 도시된 다중 칩 IC 패키지 또는 다중 칩 모듈이다.
전자 조립체(200)는 대응하는 땜납 볼 또는 범프(253)를 거쳐 (OLGA 기판일 수 있는) 기판(250)의 상부면(256) 상의 랜드(252)에 장착되는, 다이스(241 내지 244) 형태인 복수의 IC를 포함한다. OLGA 기판이 도시되지만, 본 발명은 OLGA 기판을 사용되는 것에 한정되지 않으며, 임의의 형태의 기판이 채용될 수 있다. 도4에 도시된 다중 칩 모듈은 도1에 도시된 전자 조립체(4)의 일부를 형성할 수 있다. 다이스(241 내지 244)는 임의의 형태일 수 있다. 다른 실시예에서, 다이(243)는 프로세서이다.
소정의 다이스(241 내지 244)는 고열을 발생시키고, 대응하는 고용량 써멀 인터페이스를 통해 IHS(220)에 결합된다. 예컨대, 다이스(241, 243)는 고열 출력 을 발생시키고, 대용량 써멀 인터페이스(205, 210)를 통해 IHS(220)의 측면 아래에 열적으로 결합된다. 통상, 써멀 인터페이스(205)에 의해 예시된 바와 같이 써멀 인터페이스는 다이 보다 넓다. 그러나, 써멀 인터페이스(210)에 의해 예시된 바와 같이 써멀 인터페이스의 폭은 다이의 폭과 동일하거나 작을 수 있다. 또한, 써멀 인터페이스의 치수는 다이 열점에 맞추어질 수 있다. 예컨대, 하나 이상의 써멀 인터페이스가 다이 열점의 대응 개수의 상방에 위치될 수 있다.
IHS(220)은 뚜껑(222) 및 측벽 또는 지지 부재(224)를 포함한다. 써멀 인터페이스(205, 210)는 뚜껑(222)의 하부면과 다이스(241, 243)의 상부면에 각각 접촉한다.
IHS(220)은 적절한 밀봉제(266)를 통해 지지 부재(224)를 OLGA 기판의 상부면(256)에 결합함으로써 기계적으로 고정될 수 있다. 도3과 관련하여 설명한 바와 같이, 지지 부재(224)는 IHS(220)의 주연에 위치되는 것으로 도시되지만, 다른 실시예에서, IHS(220)의 뚜껑(222)이 지지 부재(224)를 지나서 연장할 수 있다. IHS(220)으로부터의 방열 속도를 더욱 증가시키기 위해, 적절한 형태, 재료 및 크기의 임의의 열 싱크(도시 안됨)가 선택적으로 IHS(220)의 뚜껑(222)의 상부면에 결합되거나, IHS(220)의 뚜껑(222)의 상부면의 일부로 형성될 수 있다.
OLGA 기판(250)은 다층 기판을 포함하는, 임의의 형태일 수 있다. OLGA 기판(250)은 인쇄 회로 보드(PCB) 또는 카드와 같은 부가적인 기판(230)에 장착될 수 있다. OLGA 기판(250)은 예컨대 볼 그리드 어레이(BGA) 땜납 볼(227)과 같은 적절한 커넥터에 의해 기판의 대응하는 랜드(228)에 기계적 및 전기적으로 결합될 수 있는 복수의 랜드(226)를 포함할 수 있다.
BGA 배열체(225)가 OLGA 기판(250)을 기판(230)에 결합하는 것으로 도4에 도시되어 있지만, 본 발명은 BGA 배열체를 사용하는 것에 한정되지 않고 임의의 패키징 기술 형태를 사용할 수 있다. 또한, 본 발명은 C4 패키지를 사용하는 것으로 한정되지 않고, 명세서에서 설명된 본 발명의 특징을 장점으로 제공하는 임의의 형태의 IC 패키지를 사용할 수 있다. 도4에 도시된 실시예에서, 써멀 인터페이스(205, 210)와 같은 각각의 써멀 인터페이스가 다이스(241, 243)와 같은 소정의 다이스를 위해 제공되는 것으로 도시되지만, 다중 칩 모듈의 다른 실시예에서 연속적인 써멀 인터페이스 층이 모든 다이스(241 내지 244)와 IHS(200)의 뚜껑(222) 사이에 제공될 수 있다. 그러한 써멀 인터페이스는 대체로 뚜껑(222)의 바닥 표면적과 동일한 표면적을 가질 수 있다.
고용량 써멀 인터페이스를 포함하는 IC 패키지의 제조 방법이 설명될 것이다.
제조
전술된 장점을 갖는 IC 패키지를 성공적으로 제조하기 위해, 다이아몬드와 같은 고용량 써멀 인터페이스 재료를 형성해야 한다. 또한, 대용량 써멀 인터페이스를 IHS 측면 아래, 그리고 다이의 상부측에 부착하는 것이 중요하다. 이를 위해, 다이면은 납땜하기 용이해야 한다. 써멀 인터페이스가 IHS로부터 이격되어 성장하는 실시예에서도 IHS가 납땜하기 용이해야 하는 것이 중요하다. 써멀 인터페이스 상에 적어도 하나의 납땜 가능한 표면을 구비하는 것이 바람직하다. 전술된 요인들 각각은 당해 분야의 숙련자들이 본 발명을 이해하여 실시할 수 있도록 충분히 상세하게 설명할 것이다.
도5는 본 발명의 일실시예에 따라 IHS(120) 상에 형성된 대용량 써멀 인터페이스(110)의 단면도를 도시한다. 위에서 언급한 바와 같이, 써멀 인터페이스(110, 도3 및 도5)는 뚜껑(22)의 표면(58) 아래에서 성장하여 형성될 수 있다. 일실시예에서, 비결정질 또는 다결정질 다이아몬드의 층이 화학 증착법(CVD)과 같은 적절한 화학 침전 방법을 사용하여 표면(58) 아래에서 성장된다. 일반적으로, 다결정질 다이아몬드는 우수한 방열 특성을 가지기 때문에 비결정질 다이아몬드보다 바람직하다.
IHS(120)의 뚜껑(122)의 노출된(도금되지 않은) 표면 상에 다이아몬드 층을 성장시키기 위해, 하나 이상의 적절한 재료의 접착층(131 내지 133)이 표면(58)에 우선 부착되어야 한다. 이러한 예에서 IHS(120)이 구리로 구성된다고 가정되지만, 구리 이외의 다른 재료로 구성될 수 있다.
하나 이상의 접착층(131 내지 133)은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐을 포함하는 그룹의 금속 또는 이들의 합금을 포함할 수 있다. CVD 공정을 통해 성장하는 다이아몬드가 티타늄에 잘 접착하기 때문에, 일반적으로 다이아몬드와 접착하는 층으로 티타늄이 사용된다. 그러나, 텅스텐이 티타늄 대용으로 쓰일 수 있다.
니켈층(131)은 뚜껑(122)의 표면(58) 상에 먼저 형성된다.
다음으로, 니켈-바나듐층(132)이 층(131) 상에 형성된다. 백금 또는 크롬이 니켈-바나듐을 대체할 수 있다.
다음으로, 티타늄층(133)이 층(132) 상에 형성된다.
다음으로, 다이아몬드 재료의 써멀 인터페이스층(110)이 접착층(133) 상에, 예컨대 CVD를 사용하여 형성된다. 써멀 인터페이스층(110)은 IC 패키지의 열적 조건들에 적합한 두께로 형성될 수 있다. 즉, 더 높은 방열 조건들에 대해서는 더 두껍게 또는 방열 조건들이 적게 요구되는 경우에는 더 얇을 수 있다. 써멀 인터페이스(110)의 두께는, 예컨대 높은 방열에 대해서는 500 미크론 또는 낮은 방열에 대해서는 75 미크론일 수 있다.
써멀 인터페이스(110)의 하부면 상에 적절한 납땜 가능한 표면을 제공하기 위하여, 하나 이상의 접착층(134 내지 136)이 추가된다.
일 실시예에서, 티타늄층(134)이 써멀 인터페이스층(110)에 먼저 인가된다.
다음으로, 니켈-바나듐층(135)이 층(134) 상에 형성된다. 백금 또는 크롬이 니켈-바나듐을 대체할 수 있다.
최종적으로, 금층(136)이 층(135) 상에 형성된다. 니켈이 금을 대체할 수 있다.
또한, 하나 이상의 접착층(141 내지 143)은 부착할 IHS(120)의 최하부 접착층(136)에 대하여 적절한 재료를 제공하도록 다이(40)의 상부면(57) 상에 형성될 수 있다.
일 실시예에서, 티타늄층(141)은 다이(40)의 상부면(57) 상에 형성된다.
다음으로, 니켈-바나듐층(142)은 층(141) 상에 형성된다. 백금 또는 크롬이 니켈-바나듐을 대체할 수 있다.
최종적으로, 금층(143)은 층(142) 상에 형성된다. 니켈이 금을 대체할 수 있다.
땜납 역류를 겪기 전에, 적절한 플럭스 및 땜납 페이스트가 층(136, 143)들 중 하나 또는 둘 모두에 인가되고, IHS(120)는 화살표(117)에 의해 지시된 방향으로 이동되어서, 층(136)은 층(143)과 접촉된다.
일 실시예에서, 티타늄층들은 두께가 대략 200 내지 500 옹스트롬(A)이고, 니켈-바나듐층들은 대략 3500 A이며, 금층들은 대략 1000 A이다.
도6은 본 발명의 다른 실시예에 따라, IHS(120)에 부착될 고용량 써멀 인터페이스(111)의 단면도를 도시한다.
이전에 설명된 바와 같이, 써멀 인터페이스(111)는 IHS(120)로부터 별도로 형성될 수 있고, 도6 및 도7에 대해 이하에 설명되는 바와 같이 연속하여 IHS(120)의 뚜껑(122)의 하부면(58)에 부착된다.
비결정질 또는 다결정질 다이아몬드층(11)이 임의의 적절한 방법에 의해 성장될 수 있다. 층(111)의 두께는 IC 패키지의 써멀 요구 조건에 따라서 변화할 수 있다. 일 실시예에서, 층(111)은 수백 미크론 두께이지만 본 발명은 임의의 특정 두께로 제한되지 않는다.
써멀 인터페이스층(111)을 IHS(120)의 하부면(58)에 용이하게 부착하도록, 적절한 재료의 하나 이상의 접착층(121)이 뚜껑(122)의 하부면(58) 상에 형성될 수 있다. 또한, 적절한 재료의 하나 이상의 접착층(151 내지 153)들은 써멀 인터페이 스층(111)의 상부면 상에 형성될 수 있다. 또한, 적절한 재료의 하나 이상의 접착층(154 내지 156)들은 다이(40)의 상부면과 연결하도록 적절한 결합 플랫폼을 제공하기 위해 써멀 인터페이스층(111)의 하부면 상에 형성될 수 있다(도5 참조).
접착층(121 및 151 내지 156)들은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐 또는 이의 합금들을 포함하는 그룹으로 된 금속을 포함할 수 있다. 일 실시예에서, 층(151, 154)들은 티타늄으로 구성되고, 층(152, 155)들은 니켈-바나듐으로 구성되고, 층(121, 153, 156)들은 금으로 구성된다. 하지만, 도5와 관련하여 상기 설명된 바와 같이, 다른 재료들은 이러한 특정 물질들로 대체될 수 있다.
땜납 역류를 겪기 전에, 적절한 플럭스 및 땜납 페이스트가 층(121, 153)들 중 하나 또는 둘 모두에 인가되고, 써멀 인터페이스층(111)은 화살표(118)에 의해 지시된 방향으로 이동되어서, 층(153)은 층(121)과 접촉된다.
도5 및 도6에 도시된 실시예들에서 써멀 인터페이스(110)는 땜납의 사용을 통해 IHS(120) 및 다이(40)에 부착된 것으로 설명되지만, 다른 부착 기술들이 또한 사용될 수 있다.
상기 설명된 구성물, 치수, 개수 및 층들의 순서는 기술된 실시예들의 단지 예에 불과하며, 이들이 제한을 의미하지는 않는다.
도7은 본 발명의 다른 실시예에 따라, IHS와 개별적으로 생성되는 다이아몬드 써멀 인터페이스 재료의 웨이퍼(140) 및 IHS에 부착되기 전의 그 세그먼트(145)의 도면이다.
임의의 층(151 내지 156)들을 포함하는 도6에 도시된 써멀 인터페이스(111)는 복수의 열 전도성 소자(144)를 포함하는 대형 웨이퍼(140)에 전형적으로 형성된다. 이러한 소자들은 웨이퍼(140)로부터 분리될 수 있다. 예컨대, 소자(145)는 웨이퍼(140)로부터 분리된다.
도8은 본 발명의 일 실시예에 따라, IC 패키지를 제조하는 방법의 흐름도이다. 방법은 300에서 개시된다.
302에서, 열 전도성 재료층은 집적 열 스프레더(IHS)(예컨대, 도3에서 120)의 하부면(예컨대, 도3의 58)에 부착된다. 이러한 작동에 대한 상세한 설명에 대해서는 도9 및 아래에서의 설명을 참조한다.
320에서, 적어도 하나의 다이(예컨대, 도3에서의 40)는 기판(예컨대, 도3의 50) 상에 장착되어서, 다이의 하부면 상에서의 전기 접촉부가 기판의 상부면(예컨대, 도3의 56) 상에서 대응 접촉부(예컨대, 도3에서의 52)와 결합된다.
322에서, IHS는 열 전도성 재료가 다이의 상부면과 접촉하게 적어도 하나의 다이 상에 장착된다.
324에서, IHS 벽(예컨대, 도3의 124)은 열 전도성 재료(예컨대, 도3의 66)를 갖춘 기판의 상부면에 결합된다.
322 및 324를 수행하기 위한 적절한 과정은 도3을 참조하여 설명될 것이다. 땜납 페이스트가 다이(40)의 배면에 먼저 인가된다. 다르게는, 땜납 페이스트는 다이의 배면과 대향하는 열 전도성 소자(110)의 표면에 인가될 수 있다. 이후, 다이(40)의 위에 위치 설정될 때, IHS(120)의 주연 또는 경계가 접촉하는 OLGA 기판(50)에 적절한 밀봉제(66)가 인가된다.
다음으로, IHS(120)가 정렬되고, IHS(120)가 제위치에 유지되도록, 예컨대 스프링을 사용하면서 적절한 힘이 인가될 수 있다. 패키지는 땜납 역류에 대해서 유동노와 같은 적절한 가열 환경 내로 투입된다. 써멀 인터페이스의 땜납 접합을 하고 나서, IHS 경계에서의 밀봉제는 일반적인 오븐에서 경화된다. 경화 후, 고정 스프링이 제거된다.
도8에 도시된 방법은 326에서 종료된다.
도9는 열 전도성 재료층을 집적 열 스프레더(IHS)에 접착하는 2개의 다른 방법들의 흐름도이다. 도9는 도8의 302에 대해서 상세하게 설명한다.
304에서, 열 전도성 재료층이 IHS의 하부면 상에서 성장되는 지에 대하여 결정된다. 만일 그러하다면, 방법은 306으로 진행하고, 그러지 않다면 310으로 진행한다.
306에서, 접착층[예컨대, 도5에서의 하나 이상의 층(131 내지 133)]이 IHS 표면 상에 형성된다.
308에서, 열 전도성 재료(예컨대, 도5에서의 110)는 IHS 표면의 접착층 상에서 성장된다. 재료는 다이아몬드, 다이아몬드 복합체 및 그라파이트로 구성되는 그룹으로부터 된다.
310에서, 열 전도성 재료층(예컨대, 도5에서의 111)은 IHS 표면으로부터 별도로 성장된다. 재료는 다이아몬드, 다이아몬드 복합체 및 그라파이트로 구성되는 재료로부터 선택된다. 층은 웨이퍼(도7에서의 140)의 형태로 성장될 수 있다.
312에서, 접착층[예컨대, 도6에서의 하나 이상의 층(151 내지 156)]이 열 전도성 재료층의 적어도 하나의 표면 상에 형성된다.
314에서, 각각의 열 전도성 소자(예컨대, 도7에서의 145)가 성장된 층으로부터 분리된다.
316에서, 각각의 열 전도성 소자들은 각각의 IHS(예컨대, 도6에서의 120)의 하부면에 고정된다. 방법들은 318에서 종료된다.
도8 및 도9에 도시된 방법들에 대해 상기 설명된 동작들은 본문에 설명된 것들과 상이한 순서로 실행될 수 있다.
상기 설명된 재료들의 선택, 기하형상, 층들의 개수, 순서, 치수 및 구성들, 부착 메카니즘 및 조립 시퀀스는 패키지의 열적 성능을 최적화하기 위하여 본 기술분야의 당업자에 의해 변화될 수 있다.
금속층들을 적층하기 위한 임의의 적절한 방법 또는 다양한 방법들의 조합은 도금, 스퍼터링, 증기, 전기적, 차폐, 스텐실, 화학 증착(CVD)을 포함하는 화학적 방법, 진공 등과 같이 사용될 수 있다.
하나 이상의 금속층의 적층 전에, 다이의 표면은 필요하다면 다이 표면에 접착층의 부착을 향상시키기 위해 스퍼터 에칭이 준비될 수 있다. 하지만, 스퍼터 에칭은 필수적이지 않다. 필수적인 웨이퍼 표면의 상태가 아니다. 웨이퍼 표면은 비연마, 연마 또는 백그라운드 폼일 수 있다.
IC 패키지의 특정한 구현은 배향, 크기, 개수 및 그 구성 요소들의 구성에 대하여 매우 융통성이 있다. 본 발명의 다양한 실시예들은 기판 기술, IHS 기술, 고용량 써멀 인터페이스 재료, 부착 재료 및 본 발명의 장점들을 달성하기 위한 밀봉제의 다양한 조합들을 사용하면서 수행될 수 있다. 사용된 타입의 재료, 치수, 레이아웃, 기하형상 등을 포함하는, IC 패키지의 구조는 부품을 형성하는 전자 조립체의 요구 조건에 따라 다양한 실시예들로 구현될 수 있다.
도3 내지 도7은 단지 대표적인 것이며, 척도로서 도시되지 않는다. 그 임의의 부분들은 과장될 수 있으며, 다른 부분들은 축소될 수 있다. 도3 내지 도7은 본 기술분야의 당업자에 의해 이해될 수 있고 적절하게 수행될 수 있는 다양한 실시예를 도시하는 것이 목적이다.
결론
본 발명은 전자 조립체 및 고출력 수송과 관련된 방열 문제들을 최소화하는 그 방법들을 제공한다. 본 발명을 이용하는 하나 이상의 전자 조립체들을 구현하는 전자 시스템 및/또는 데이터 처리 시스템은 고성능 집적 회로와 관련된 상대적으로 높은 출력 밀도를 다룰 수 있고, 따라서 이러한 시스템들은 상업적으로 매력이 있다.
고성능 전자 조립체로부터의 방열을 실질적으로 증가시킴으로써, 이러한 전자 장비는 증가된 클럭 주파수에서 작동될 수 있다. 다르게는, 이러한 장비는 감소된 클럭 주파수로 작동될 수 있지만, 증가된 신뢰성을 위해 낮은 작동 온도일 수 있다.
본문에 설명된 바와 같이, 본 발명은 방열 구조, 집적 회로 패키지, 전자 조립체, 데이터 처리 시스템의 형태인 전자 시스템 및 IC 패키지를 제작하는 다양한 방법들을 포함하는 다양한 실시예들로 실시될 수 있다. 다른 실시예들은 본 기술분야의 당업자들에게 용이하게 분명해질 것이다. 소자, 재료, 기하형상, 치수 및 작동 시퀀스는 특정 패키징 요구 조건들을 만족시키도록 모두 변화될 수 있다.
임의의 작동들이 "상부" 및 "하부"면들에 대해 본문에서 설명되었지만. 이러한 설명어들은 상대적이며, IC 패키지가 바뀐다면 역으로 될 수 있다는 것은 이해될 것이다. 따라서, 이러한 용어들은 제한할 목적으로 사용된 것이 아니다.
특정 실시예들이 본문에 설명되고 도시될 지라도, 동일한 목적을 달성하게 계획되는 임의의 장치가 도시된 특정 실시예로 대체될 수 있다는 것은 본 기술분야의 당업자에 의해 평가될 것이다. 본 출원은 본 발명의 임의의 개조 또는 변경예들을 다룰 목적을 가지고 있다. 따라서, 본 발명이 단지 청구범위 및 그의 동등물에 의해 제한될 수 있다는 것이 명백하게 지시된다.

Claims (62)

  1. 뚜껑과,
    상기 뚜껑에 결합되며, 기판에 결합되는 표면을 포함하는 벽과,
    상기 뚜껑에 결합된 제1 표면과 집적 회로 다이에 결합된 제2 표면을 포함하는 열 전도성 소자와,
    상기 열 전도성 소자에 결합되는 적어도 하나의 접착층을 포함하고,
    상기 열 전도성 소자는 다이아몬드, 다이아몬드 복합체 및 그라파이트로 구성된 그룹으로 이루어지고,
    상기 적어도 하나의 접착층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성된 것을 특징으로 하는 집적 회로 다이용 방열 구조체.
  2. 제1항에 있어서, 상기 적어도 하나의 접착층은 상기 뚜껑과 상기 열 전도성 소자의 상기 제1 표면 사이에 존재하는 것을 특징으로 하는 방열 구조체.
  3. 삭제
  4. 제1항에 있어서, 상기 적어도 하나의 접착층은 상기 열 전도성 소자의 상기 제2 표면과 접촉하는 것을 특징으로 하는 방열 구조체.
  5. 삭제
  6. 제1항에 있어서, 상기 열 전도성 소자는 상기 뚜껑의 표면적과 실질적으로 동일한 표면적을 가지는 것을 특징으로 하는 방열 구조체.
  7. 제1항에 있어서, 상기 열 전도성 소자는 상기 벽과 접촉하는 것을 특징으로 하는 방열 구조체.
  8. 기판과,
    상기 기판의 표면 상에 위치된 적어도 하나의 다이와,
    상기 적어도 하나의 다이 상방에 위치된 뚜껑과,
    상기 뚜껑에 결합되며, 상기 기판에 결합된 표면을 포함하는 벽과,
    상기 뚜껑과 상기 적어도 하나의 다이 사이에 결합된 열 전도성 소자와,
    상기 열 전도성 소자에 결합되는 적어도 하나의 접착층을 포함하고,
    상기 열 전도성 소자는 다이아몬드, 다이아몬드 복합체 및 그라파이트로 구성된 그룹으로 이루어진 재료를 포함하고,
    상기 적어도 하나의 접착층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성된 것을 특징으로 하는 집적 회로 패키지.
  9. 제8항에 있어서, 상기 적어도 하나의 접착층은 상기 뚜껑과 상기 열 전도성 소자 사이에 존재하는 것을 특징으로 하는 집적 회로 패키지.
  10. 삭제
  11. 제8항에 있어서, 상기 적어도 하나의 접착층은 상기 열 전도성 소자와 상기 적어도 하나의 다이 사이에 존재하는 것을 특징으로 하는 집적 회로 패키지.
  12. 삭제
  13. 제8항에 있어서, 상기 열 전도성 소자는 상기 뚜껑의 표면적과 실질적으로 동일한 표면적을 가지는 것을 특징으로 하는 집적 회로 패키지.
  14. 제8항에 있어서, 상기 열 전도성 소자는 상기 벽과 접촉하는 것을 특징으로 하는 집적 회로 패키지.
  15. 제8항에 있어서, 상기 기판은 유기 기판이며, 상기 적어도 하나의 다이는 랜드 그리드 어레이를 통해 상기 기판 상에 위치된 것을 특징으로 하는 집적 회로 패키지.
  16. 기판과,
    상기 기판의 표면 상에 위치된 적어도 하나의 다이와,
    상기 적어도 하나의 다이 상방에 위치된 뚜껑과,
    상기 뚜껑에 결합되며, 상기 기판에 결합된 표면을 포함하는 벽과,
    상기 뚜껑과 상기 적어도 하나의 다이 사이에 결합된 열 전도성 소자 - 상기 열 전도성 소자는 다이아몬드, 다이아몬드 복합체 및 그라파이트로 구성된 그룹으로 이루어진 재료를 포함함 - 와,
    상기 열 전도성 소자에 결합되는 적어도 하나의 접착층 - 상기 적어도 하나의 접착층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성됨 - 을 포함하는 적어도 하나의 집적 회로 패키지를 포함하는 전자 조립체.
  17. 제16항에 있어서, 상기 적어도 하나의 접착층은 상기 뚜껑과 상기 열 전도성 소자 사이에 존재하는 것을 특징으로 하는 전자 조립체.
  18. 삭제
  19. 제16항에 있어서, 상기 열 전도성 소자는 상기 뚜껑의 표면적과 실질적으로 동일한 표면적을 가지는 것을 특징으로 하는 전자 조립체.
  20. 제16항에 있어서, 상기 열 전도성 소자는 상기 벽과 접촉하는 것을 특징으로 하는 전자 조립체.
  21. 데이터 처리 시스템에 있어서,
    상기 데이터 처리 시스템 내의 버스 결합 소자와,
    상기 버스에 결합된 디스플레이와,
    상기 버스에 결합된 외부 메모리와,
    기판,
    상기 기판의 표면 상에 위치된 적어도 하나의 다이,
    상기 적어도 하나의 다이 상방에 위치된 뚜껑,
    상기 기판에 결합된 표면을 포함하며 상기 뚜껑에 결합되는 벽,
    상기 뚜껑과 상기 적어도 하나의 다이 사이에 결합되는 열 전도성 소자 - 상기 열 전도성 소자는 다이아몬드, 다이아몬드 복합체 및 그라파이트로 구성된 그룹으로 이루어진 재료를 포함함 - , 및
    상기 뚜껑과 상기 열 전도성 소자 사이에 결합되는 접착층 - 상기 접착층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성됨 - 를 포함하는 적어도 하나의 집적 회로 패키지를 포함하는 전자 조립체를 포함하고 상기 버스에 결합되는 프로세서
    를 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  22. 삭제
  23. 제21항에 있어서, 상기 열 전도성 소자는 상기 뚜껑의 표면적과 실질적으로 동일한 표면적을 가지며, 상기 열 전도성 소자는 상기 벽과 접촉하는 것을 특징으로 하는 데이터 처리 시스템.
  24. 다이아몬드, 다이아몬드 복합체 및 그라파이트로 구성된 그룹으로 이루어진 재료인 열 전도성 재료를 집적 열 스프레더(IHS)의 하부면에 고정하는 단계와,
    다이의 하부면 상의 전기 접촉부가 기판의 상부면 상의 전기 접촉부에 결합되도록 기판 상에 다이를 장착하는 단계와,
    열 전도성 재료가 다이의 상부면과 접촉 상태에 있도록 다이 상방에 IHS를 장착하는 단계와,
    크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료의 층을 IHS 표면 상에 형성하는 단계
    를 포함하는 것을 특징으로 하는 집적 회로 패키지의 제조 방법.
  25. 제24항에 있어서, 고정하는 단계는 IHS 표면상의 열 전도성 재료의 층을 성장시키는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 삭제
  27. 제24항에 있어서, IHS 표면으로부터 이격된 열 전도성 재료의 층을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  28. 제27항에 있어서, 티타늄 및 텅스텐으로 구성된 그룹으로 이루어진 금속의 층을 열 전도성 재료의 층의 적어도 하나의 표면 상에 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  29. 제24항에 있어서, 상기 IHS는 벽을 포함하며, 상기 방법은 IHS 벽을 기판의 상부면에 결합하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  30. 제29항에 있어서, 상기 IHS 벽은 열 전도성 재료를 구비한 기판의 상부면에 결합되는 것을 특징으로 하는 방법.
  31. 기판과,
    상기 기판의 표면 상에 위치된 적어도 하나의 다이와,
    상기 적어도 하나의 다이 상방에 위치된 뚜껑과,
    상기 뚜껑에 결합되며, 상기 기판에 결합된 표면을 포함하는 벽과,
    상기 뚜껑과 상기 적어도 하나의 다이 사이에 결합된 열 전도성 소자와,
    상기 뚜껑과 상기 열 전도성 소자 사이에 결합된 접착층을 포함하며,
    상기 열 전도성 소자는 다이아몬드, 다이아몬드 복합체 및 그라파이트로 구성된 그룹으로 이루어진 재료를 포함하고,
    상기 접착층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성된 것을 특징으로 하는 집적 회로 패키지.
  32. 삭제
  33. 삭제
  34. 제31항에 있어서, 상기 열 전도성 소자는 적어도 하나의 납땜 가능한 층을 포함하는 것을 특징으로 하는 집적 회로 패키지.
  35. 제34항에 있어서, 상기 적어도 하나의 납땜 가능한 층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성된 것을 특징으로 하는 집적 회로 패키지.
  36. 제31항에 있어서, 상기 열 전도성 소자는 상기 뚜껑의 표면적과 실질적으로 동일한 표면적을 가지는 것을 특징으로 하는 집적 회로 패키지.
  37. 제31항에 있어서, 상기 열 전도성 소자는 상기 벽과 접촉하는 것을 특징으로 하는 집적 회로 패키지.
  38. 제31항에 있어서, 상기 기판은 유기 기판이며, 상기 적어도 하나의 다이는 랜드 그리드 어레이를 통해 상기 기판 상에 위치된 것을 특징으로 하는 집적 회로 패키지.
  39. 데이터 처리 시스템에 있어서,
    상기 데이터 처리 시스템 내의 버스 결합 소자와,
    상기 버스에 결합된 디스플레이와,
    상기 버스에 결합된 외부 메모리와,
    기판,
    상기 기판의 표면 상에 위치된 적어도 하나의 다이,
    상기 적어도 하나의 다이 상방에 위치된 뚜껑,
    상기 기판에 결합된 표면을 포함하며 상기 뚜껑에 결합되는 벽,
    상기 뚜껑과 상기 적어도 하나의 다이 사이에 결합되는 열 전도성 소자 - 상기 열 전도성 소자는 다이아몬드, 다이아몬드 복합체 및 그라파이트로 구성된 그룹으로 이루어진 재료를 포함함 - 및
    상기 열 전도성 소자에 결합되는 적어도 하나의 접착층 - 상기 적어도 하나의 접착층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성됨 - 을 포함하는 적어도 하나의 집적 회로 패키지를 포함하는 전자 조립체를 포함하고 상기 버스에 결합되는 프로세서
    를 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  40. 삭제
  41. 제39항에 있어서, 상기 열 전도성 소자는 상기 뚜껑의 표면적과 실질적으로 동일한 표면적을 가지는 것을 특징으로 하는 데이터 처리 시스템.
  42. 제1 표면적을 갖는 실질적으로 평면인 열 스프레더와,
    상기 열 스프레더에 결합되는 제1 표면 및 집적 회로 다이에 결합되는 제2 표면을 포함하는 열 전도성 소자와,
    상기 열 전도성 소자 상에 형성되는 적어도 하나의 접착층을 포함하고,
    상기 집적 회로 다이는 상기 제1 표면적보다 실질적으로 작은 제2 표면적을 가지며,
    상기 열 전도성 소자는 다이아몬드를 포함하고,
    상기 적어도 하나의 접착층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성된 것을 특징으로 하는 장치.
  43. 제42항에 있어서, 상기 적어도 하나의 접착층은 상기 열 전도성 소자의 상기 제1 표면상에 형성되는 것을 특징으로 하는 장치.
  44. 삭제
  45. 제42항에 있어서, 상기 적어도 하나의 접착층은 상기 열 전도성 소자의 상기 제2 표면상에 형성되는 것을 특징으로 하는 장치.
  46. 삭제
  47. 제42항에 있어서, 상기 열 전도성 소자는 상기 열 스프레더의 표면적과 실질적으로 동일한 표면적을 가지는 것을 특징으로 하는 장치.
  48. 기판과,
    상기 기판의 표면 상에 위치된 적어도 하나의 다이와,
    상기 적어도 하나의 다이 상방에 위치된 실질적으로 평면인 열 스프레더 - 상기 열 스프레더는 상기 적어도 하나의 다이의 표면적보다 실질적으로 큰 표면적을 가짐- 와,
    상기 열 스프레더와 상기 적어도 하나의 다이 사이에 결합된 열 전도성 소자와,
    상기 열 전도성 소자 상에 형성되는 적어도 하나의 접착층을 포함하고,
    상기 열 전도성 소자는 다이아몬드를 포함하며,
    상기 적어도 하나의 접착층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성된 것을 특징으로 하는 집적 회로 패키지.
  49. 제48항에 있어서, 상기 적어도 하나의 접착층은 상기 열 스프레더와 상기 열 전도성 소자 사이에 존재하는 것을 특징으로 하는 집적 회로 패키지.
  50. 삭제
  51. 제48항에 있어서, 상기 적어도 하나의 접착층은 상기 열 전도성 소자와 상기 적어도 하나의 다이 사이에 존재하는 것을 특징으로 하는 집적 회로 패키지.
  52. 삭제
  53. 제48항에 있어서, 상기 열 전도성 소자는 상기 열 스프레더의 표면적과 실질적으로 동일한 표면적을 가지는 것을 특징으로 하는 집적 회로 패키지.
  54. 제48항에 있어서, 상기 기판은 유기 기판이며, 상기 적어도 하나의 다이는 랜드 그리드 어레이를 통해 상기 기판 상에 위치된 것을 특징으로 하는 집적 회로 패키지.
  55. 기판과,
    상기 기판의 표면 상에 위치된 적어도 두 개의 다이스와,
    상기 적어도 두 개의 다이스 상방에 위치된 열 스프레더와,
    상기 열 스프레더와 상기 적어도 두 개의 다이스 사이에 결합된 열 전도성 소자와,
    상기 열 스프레더와 상기 열 전도성 소자 사이에 결합된 접착층을 포함하고,
    상기 열 전도성 소자는 다이아몬드를 포함하며,
    상기 접착층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성된 것을 특징으로 하는 집적 회로 패키지.
  56. 삭제
  57. 삭제
  58. 제55항에 있어서, 상기 열 전도성 소자는 적어도 하나의 납땜 가능한 층을 포함하는 것을 특징으로 하는 집적 회로 패키지.
  59. 제58항에 있어서, 상기 적어도 하나의 납땜 가능한 층은 크롬, 금, 니켈, 백금, 은, 티타늄, 텅스텐 및 바나듐으로 구성된 그룹으로 이루어진 재료로 형성된 것을 특징으로 하는 집적 회로 패키지.
  60. 제55항에 있어서, 상기 열 전도성 소자는 상기 열 스프레더의 표면적과 실질적으로 동일한 표면적을 가지는 것을 특징으로 하는 집적 회로 패키지.
  61. 제55항에 있어서, 상기 기판은 유기 기판이며, 상기 적어도 두 개의 다이스는 랜드 그리드 어레이를 통해 상기 기판 상에 위치된 것을 특징으로 하는 집적 회로 패키지.
  62. 제55항에 있어서, 상기 열 스프레더는 실질적으로 평면인 것을 특징으로 하는 집적 회로 패키지.
KR1020037007997A 2000-12-14 2001-11-20 고용량 써멀 인터페이스를 구비한 전자 조립체 및 그의제조 방법 KR100617416B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/737,117 US6653730B2 (en) 2000-12-14 2000-12-14 Electronic assembly with high capacity thermal interface
US09/737,117 2000-12-14
PCT/US2001/044650 WO2002061825A2 (en) 2000-12-14 2001-11-20 Electronic assembly with high capacity thermal interface and methods of manufacture

Publications (2)

Publication Number Publication Date
KR20040022203A KR20040022203A (ko) 2004-03-11
KR100617416B1 true KR100617416B1 (ko) 2006-08-30

Family

ID=24962646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037007997A KR100617416B1 (ko) 2000-12-14 2001-11-20 고용량 써멀 인터페이스를 구비한 전자 조립체 및 그의제조 방법

Country Status (8)

Country Link
US (3) US6653730B2 (ko)
EP (1) EP1342268A2 (ko)
JP (1) JP4917242B2 (ko)
KR (1) KR100617416B1 (ko)
CN (1) CN100583420C (ko)
AU (1) AU2002249773A1 (ko)
MY (1) MY128398A (ko)
WO (1) WO2002061825A2 (ko)

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864915B2 (ja) * 1992-12-07 1999-03-08 株式会社日立製作所 半導体装置の製造方法
US6613070B2 (en) * 1998-08-04 2003-09-02 Baxter International Inc. System and method for sealing vascular penetrations with hemostatic gels
US6472742B1 (en) * 1999-09-30 2002-10-29 Intel Corporation Thermal gap control
US7078109B2 (en) * 2000-02-25 2006-07-18 Thermagon Inc. Heat spreading thermal interface structure
WO2001069676A2 (en) * 2000-03-13 2001-09-20 Sun Microsystems, Inc. Method and apparatus for bonding substrates
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
US6921462B2 (en) * 2001-12-17 2005-07-26 Intel Corporation Method and apparatus for producing aligned carbon nanotube thermal interface structure
US20060246621A1 (en) * 2002-02-14 2006-11-02 Intel Corporation Microelectronic die including thermally conductive structure in a substrate thereof and method of forming same
US20030152773A1 (en) * 2002-02-14 2003-08-14 Chrysler Gregory M. Diamond integrated heat spreader and method of manufacturing same
US6791832B2 (en) * 2002-03-26 2004-09-14 Intel Corporation Electronic package
US6891724B2 (en) * 2002-06-12 2005-05-10 Intel Corporation Increasing thermal conductivity of thermal interface using carbon nanotubes and CVD
CN1681648A (zh) * 2002-07-15 2005-10-12 霍尼韦尔国际公司 热互连和界面系统,其制备方法及其应用
US6621022B1 (en) * 2002-08-29 2003-09-16 Intel Corporation Reliable opposing contact structure
US7173334B2 (en) * 2002-10-11 2007-02-06 Chien-Min Sung Diamond composite heat spreader and associated methods
US20060113546A1 (en) * 2002-10-11 2006-06-01 Chien-Min Sung Diamond composite heat spreaders having low thermal mismatch stress and associated methods
AU2003284065A1 (en) * 2002-10-11 2005-05-05 Chien-Min Sung Carbonaceous heat spreader and associated methods
TWI290757B (en) * 2002-12-30 2007-12-01 Advanced Semiconductor Eng Thermal enhance MCM package and the manufacturing method thereof
US7031155B2 (en) 2003-01-06 2006-04-18 Intel Corporation Electronic thermal management
US7316061B2 (en) 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
US7126822B2 (en) 2003-03-31 2006-10-24 Intel Corporation Electronic packages, assemblies, and systems with fluid cooling
WO2004090938A2 (en) * 2003-04-02 2004-10-21 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
CN101448382A (zh) * 2003-06-06 2009-06-03 霍尼韦尔国际公司 热互连系统及其制造和使用的方法
US6924170B2 (en) * 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
US7168484B2 (en) * 2003-06-30 2007-01-30 Intel Corporation Thermal interface apparatus, systems, and methods
US7372147B2 (en) * 2003-07-02 2008-05-13 Hewlett-Packard Development Company, L.P. Supporting a circuit package including a substrate having a solder column array
US7365980B2 (en) * 2003-11-13 2008-04-29 Intel Corporation Micropin heat exchanger
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
US7456052B2 (en) * 2003-12-30 2008-11-25 Intel Corporation Thermal intermediate apparatus, systems, and methods
JP4413649B2 (ja) * 2004-03-03 2010-02-10 日産自動車株式会社 放熱構造体及びその製造方法
US20090027857A1 (en) * 2004-03-30 2009-01-29 Dean Nancy F Heat spreader constructions, intergrated circuitry, methods of forming heat spreader constructions, and methods of forming integrated circuitry
US20050238835A1 (en) * 2004-04-24 2005-10-27 Chien-Min Sung Graphite composite thermal sealants and associated methods
US6977818B1 (en) * 2004-05-10 2005-12-20 Apple Computer, Inc. Heat dissipating device for an integrated circuit chip
TWI228811B (en) * 2004-05-28 2005-03-01 Taiwan Electronic Packaging Co Package for integrated circuit chip
US7362580B2 (en) 2004-06-18 2008-04-22 Intel Corporation Electronic assembly having an indium wetting layer on a thermally conductive body
US7364063B2 (en) * 2004-08-09 2008-04-29 Intel Corporation Thermally coupling an integrated heat spreader to a heat sink base
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
US7268019B2 (en) * 2004-09-22 2007-09-11 Halliburton Energy Services, Inc. Method and apparatus for high temperature operation of electronics
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7713839B2 (en) * 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
CN101996962B (zh) * 2004-10-28 2013-01-16 京瓷株式会社 电子部件模块以及无线通信设备
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US7230334B2 (en) * 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
JP4575147B2 (ja) * 2004-12-28 2010-11-04 株式会社東芝 半導体装置
US20060170094A1 (en) * 2005-02-02 2006-08-03 Intel Corporation Semiconductor package integral heat spreader
US7170169B2 (en) * 2005-03-11 2007-01-30 Tyco Electronics Corporation LGA socket with EMI protection
US7160757B2 (en) * 2005-04-25 2007-01-09 Intel Corporation Gap control between interposer and substrate in electronic assemblies
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
US20070004216A1 (en) * 2005-06-30 2007-01-04 Chuan Hu Formation of assemblies with a diamond heat spreader
US7328508B2 (en) * 2005-07-05 2008-02-12 International Business Machines Corporation Anisotropic heat spreading apparatus and method for semiconductor devices
US7723759B2 (en) * 2005-10-24 2010-05-25 Intel Corporation Stacked wafer or die packaging with enhanced thermal and device performance
US7445968B2 (en) * 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
US20070199681A1 (en) * 2006-02-24 2007-08-30 Ming-Hang Hwang Dissipation Heat Pipe Structure and Manufacturing Method Thereof
US8952524B2 (en) * 2006-04-28 2015-02-10 Juniper Networks, Inc. Re-workable heat sink attachment assembly
CN101449374B (zh) * 2006-06-08 2011-11-09 国际商业机器公司 高热传导性柔软片及其制造方法
US8063482B2 (en) 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
US7684198B2 (en) * 2006-08-31 2010-03-23 Adlink Technology Inc. Stacked heat-transfer interface structure
US20080057279A1 (en) * 2006-08-31 2008-03-06 Adlink Technology Inc. Laminated heat-transfer interface for cooler module
US7626251B2 (en) * 2006-09-29 2009-12-01 Intel Corporation Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same
US7489033B2 (en) * 2006-11-10 2009-02-10 Intel Corporation Electronic assembly with hot spot cooling
JP2008135627A (ja) * 2006-11-29 2008-06-12 Nec Electronics Corp 半導体装置
US8081484B2 (en) * 2006-11-30 2011-12-20 Cisco Technology, Inc. Method and apparatus for supporting a computer chip on a printed circuit board assembly
US20080128895A1 (en) * 2006-12-05 2008-06-05 Oman Todd P Wafer applied thermal-mechanical interface
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US20080239660A1 (en) * 2007-03-29 2008-10-02 Lateef Mustapha Flux precoated solder preform for thermal interface material
US20080266786A1 (en) * 2007-04-25 2008-10-30 Behdad Jafari Method and apparatus for heat dissipation
US20080296756A1 (en) * 2007-05-30 2008-12-04 Koch James L Heat spreader compositions and materials, integrated circuitry, methods of production and uses thereof
US20080298021A1 (en) * 2007-05-31 2008-12-04 Ali Ihab A Notebook computer with hybrid diamond heat spreader
US7791188B2 (en) 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
US7678615B2 (en) * 2007-08-29 2010-03-16 Advanced Micro Devices, Inc. Semiconductor device with gel-type thermal interface material
US7833839B1 (en) 2007-09-15 2010-11-16 Globalfoundries Inc. Method for decreasing surface delamination of gel-type thermal interface material by management of the material cure temperature
US20090079064A1 (en) * 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US20090166890A1 (en) * 2007-12-31 2009-07-02 Chrysler Gregory M Flip-chip package
KR101194092B1 (ko) * 2008-02-14 2012-10-24 미츠비시 쥬고교 가부시키가이샤 반도체 소자 모듈 및 그 제조 방법
US7883266B2 (en) * 2008-03-24 2011-02-08 International Business Machines Corporation Method and apparatus for defect detection in a cold plate
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
US20090321922A1 (en) * 2008-06-30 2009-12-31 Ravi Shankar Self-healing thermal interface materials for semiconductor packages
US20090323295A1 (en) * 2008-06-30 2009-12-31 Houle Sabina J Injection molded metal stiffener and integrated carrier for packaging applications
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US9142480B2 (en) * 2008-08-15 2015-09-22 Intel Corporation Microelectronic package with high temperature thermal interface material
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US8202765B2 (en) 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
US8018051B2 (en) 2009-02-02 2011-09-13 Maxim Integrated Products, Inc. Thermally enhanced semiconductor package
US8477499B2 (en) 2009-06-05 2013-07-02 Laird Technologies, Inc. Assemblies and methods for dissipating heat from handheld electronic devices
US9078357B2 (en) 2009-08-17 2015-07-07 Seagate Technology Llc Internal cover thermal conduction
US8879263B2 (en) 2009-08-17 2014-11-04 Seagate Technology Llc Conducting heat away from a printed circuit board assembly in an enclosure
US8174112B1 (en) * 2009-08-20 2012-05-08 Xilinx, Inc. Integrated circuit device with low capacitance and high thermal conductivity interface
RU2480860C2 (ru) * 2009-12-31 2013-04-27 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Система монтажа полупроводникового кристалла к основанию корпуса
TWI401773B (zh) * 2010-05-14 2013-07-11 Chipmos Technologies Inc 晶片封裝裝置及其製造方法
WO2012040373A2 (en) 2010-09-21 2012-03-29 Ritedia Corporation Diamond particle mololayer heat spreaders and associated methods
US8778784B2 (en) 2010-09-21 2014-07-15 Ritedia Corporation Stress regulated semiconductor devices and associated methods
US9006086B2 (en) 2010-09-21 2015-04-14 Chien-Min Sung Stress regulated semiconductor devices and associated methods
DE102010062653A1 (de) * 2010-12-08 2012-06-14 Robert Bosch Gmbh Steuermodul und Verfahren zu seiner Herstellung
US8552540B2 (en) 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
CN102394461B (zh) * 2011-07-13 2013-10-09 台达电子企业管理（上海）有限公司 防电磁干扰插座的制造方法及防电磁干扰的插座
JP5974454B2 (ja) * 2011-11-14 2016-08-23 イビデン株式会社 電子部品
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
JP5983032B2 (ja) * 2012-05-28 2016-08-31 富士通株式会社 半導体パッケージ及び配線基板ユニット
US9190341B2 (en) * 2012-06-05 2015-11-17 Texas Instruments Incorporated Lidded integrated circuit package
US8587945B1 (en) * 2012-07-27 2013-11-19 Outlast Technologies Llc Systems structures and materials for electronic device cooling
US9041192B2 (en) 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US8941236B2 (en) 2012-09-28 2015-01-27 Intel Corporation Using collapse limiter structures between elements to reduce solder bump bridging
CN103841798A (zh) * 2012-11-23 2014-06-04 博世汽车部件(苏州)有限公司 用于电子控制单元的主板及其装配方法
JP6157998B2 (ja) * 2013-09-03 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
US9406650B2 (en) 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9329646B2 (en) * 2014-03-20 2016-05-03 Qualcomm Incorporated Multi-layer heat dissipating apparatus for an electronic device
US9425114B2 (en) * 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
US20160021788A1 (en) * 2014-07-16 2016-01-21 General Electric Company Electronic device assembly
GB201421259D0 (en) * 2014-12-01 2015-01-14 Element Six Technologies Ltd Bonding scheme for diamond components which has low thermal barrier resistance in high power density applications
US10509447B2 (en) * 2015-09-16 2019-12-17 Nvidia Corporation Thermal shield can for improved thermal performance of mobile devices
US20170105278A1 (en) * 2015-10-13 2017-04-13 Google Inc. Integrated heat spreader and emi shield
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
US10049896B2 (en) * 2015-12-09 2018-08-14 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US9947603B2 (en) 2015-12-09 2018-04-17 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US11335621B2 (en) 2016-07-19 2022-05-17 International Business Machines Corporation Composite thermal interface objects
CN106774705A (zh) * 2016-12-06 2017-05-31 郑州云海信息技术有限公司 一种刀片服务器
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
US11062970B2 (en) 2017-08-29 2021-07-13 Intel Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages
JP7324974B2 (ja) * 2018-06-28 2023-08-14 パナソニックＩｐマネジメント株式会社 電子装置およびその製造方法
WO2020103137A1 (zh) * 2018-11-23 2020-05-28 北京比特大陆科技有限公司 芯片散热结构、芯片结构、电路板和超算设备
WO2020103145A1 (zh) * 2018-11-23 2020-05-28 北京比特大陆科技有限公司 芯片散热结构、芯片结构、电路板和超算设备
US11545410B2 (en) * 2018-12-17 2023-01-03 Intel Corporation Enhanced systems and methods for improved heat transfer from semiconductor packages
EP3928353B1 (en) 2019-04-30 2023-11-08 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with three-dimensional phase-change memory
US10643924B1 (en) * 2019-05-01 2020-05-05 Yuci Shen Heat-dissipating lid with reservoir structure and associated lidded flip chip package allowing for liquid thermal interfacing materials
US11923264B2 (en) * 2019-09-20 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor apparatus for discharging heat
WO2022059822A1 (ko) * 2020-09-21 2022-03-24 삼성전자 주식회사 전자 장치
CN114334854A (zh) 2020-09-30 2022-04-12 华为技术有限公司 芯片及其制造方法、电子设备
US20220285244A1 (en) * 2021-03-08 2022-09-08 Electronics And Telecommunications Research Institute Semiconductor device with high heat dissipation property using hexagonal boron nitride and method of manufacturing the same
US11705381B2 (en) 2021-06-04 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. High efficiency heat dissipation using thermal interface material film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915504A1 (en) * 1994-04-28 1999-05-12 Fujitsu Limited Semiconductor package and method of forming the same
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
US5291064A (en) 1991-04-16 1994-03-01 Nec Corporation Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing
EP0637078A1 (en) 1993-07-29 1995-02-01 Motorola, Inc. A semiconductor device with improved heat dissipation
US6114256A (en) 1995-08-18 2000-09-05 California Institute Of Technology Stable metallization for diamond and other materials
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
US5895972A (en) 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
JP3161362B2 (ja) 1997-05-01 2001-04-25 富士ゼロックス株式会社 微小構造体、その製造方法、その製造装置、基板および成形型
US5907189A (en) * 1997-05-29 1999-05-25 Lsi Logic Corporation Conformal diamond coating for thermal improvement of electronic packages
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
US6118177A (en) 1998-11-17 2000-09-12 Lucent Technologies, Inc. Heatspreader for a flip chip device, and method for connecting the heatspreader
AU1348901A (en) 1999-10-28 2001-05-08 P1 Diamond, Inc. Improved diamond thermal management components
US6292369B1 (en) * 2000-08-07 2001-09-18 International Business Machines Corporation Methods for customizing lid for improved thermal performance of modules using flip chips
US6317326B1 (en) 2000-09-14 2001-11-13 Sun Microsystems, Inc. Integrated circuit device package and heat dissipation device
US6390181B1 (en) * 2000-10-04 2002-05-21 David R. Hall Densely finned tungsten carbide and polycrystalline diamond cooling module
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915504A1 (en) * 1994-04-28 1999-05-12 Fujitsu Limited Semiconductor package and method of forming the same
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips

Also Published As

Publication number Publication date
KR20040022203A (ko) 2004-03-11
AU2002249773A1 (en) 2002-08-12
WO2002061825A3 (en) 2002-11-21
WO2002061825A2 (en) 2002-08-08
CN1554120A (zh) 2004-12-08
JP2005500668A (ja) 2005-01-06
JP4917242B2 (ja) 2012-04-18
WO2002061825A8 (en) 2003-05-01
US20020074649A1 (en) 2002-06-20
MY128398A (en) 2007-01-31
US6706562B2 (en) 2004-03-16
US20020105071A1 (en) 2002-08-08
EP1342268A2 (en) 2003-09-10
CN100583420C (zh) 2010-01-20
US20040082188A1 (en) 2004-04-29
US6653730B2 (en) 2003-11-25
US7098079B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
KR100617416B1 (ko) 고용량 써멀 인터페이스를 구비한 전자 조립체 및 그의제조 방법
US7132313B2 (en) Diamond heat spreading and cooling technique for integrated circuits
US6724078B1 (en) Electronic assembly comprising solderable thermal interface
US7489033B2 (en) Electronic assembly with hot spot cooling
US10475750B2 (en) Systems, methods, and apparatuses for implementing an organic stiffener with an EMI shield for RF integration
US7886813B2 (en) Thermal interface material with carbon nanotubes and particles
US6519154B1 (en) Thermal bus design to cool a microelectronic die
US6717066B2 (en) Electronic packages having multiple-zone interconnects and methods of manufacture
US20150171063A1 (en) Thermally Enhanced Wafer Level Fan-Out POP Package
US6437984B1 (en) Thermally enhanced chip scale package
US6794748B1 (en) Substrate-less microelectronic package
US6750536B2 (en) Current supply and support system for a thin package
US20230317556A1 (en) Chassis customization with high throughput additive manufactured modification structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee