JP4888975B2 - チャネルアクセストランジスタおよび積層型蓄積キャパシタを備えた垂直ｄｒａｍ装置および関連方法 - Google Patents
チャネルアクセストランジスタおよび積層型蓄積キャパシタを備えた垂直ｄｒａｍ装置および関連方法 Download PDFInfo
- Publication number
- JP4888975B2 JP4888975B2 JP2007241699A JP2007241699A JP4888975B2 JP 4888975 B2 JP4888975 B2 JP 4888975B2 JP 2007241699 A JP2007241699 A JP 2007241699A JP 2007241699 A JP2007241699 A JP 2007241699A JP 4888975 B2 JP4888975 B2 JP 4888975B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- drain
- gate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 32
- 238000003860 storage Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 title description 9
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims 2
- 210000004027 cell Anatomy 0.000 description 49
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、電子回路、特に集積回路メモリ装置および関連する方法に関する。
半導体集積回路の変らず続いている傾向は、回路密度を増大させ、それによって所定の領域においてより多くの回路を提供する、というものである。特に、パーソナルコンピュータ等のメモリ集約的な装置によって、メモリ回路の密度を増大させる必要が更に高まってきた。従って、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）等のメモリチップ上においてメモリセルの数を増大させることにより、チップのサイズを増大させることなくより大量のメモリを提供することが望ましい。一般的なＤＲＡＭは、複数の記憶セルを含み、各セルはアクセストランジスタと、アクセストランジスタに接続された蓄積キャパシタとを含んでいる。
ＤＲＡＭセルの密度を増大させる１つの手法は、アクセストランジスタ上にキャパシタを垂直に積層するというものである。その結果が水平面積は小さく、チップ上により多くのメモリセルを含むことができるメモリセルである。更に、例えば、「Ｍｅｔｈｏｄ ｆｏｒ Ｆｏｒｍｉｎｇ Ｃｏｍｐａｃｔ Ｍｅｍｏｒｙ Ｃｅｌｌ Ｕｓｉｎｇ Ｖｅｒｔｉｃａｌ Ｄｅｖｉｃｅｓ」と題されたＭａに対する米国特許第５，８８５，８６４号に開示されているように、垂直チャネルアクセストランジスタを含む積層型構成を使用することにより、各セルのサイズを低減することができる。
不都合なことに、メモリセルのための領域が低減されると、蓄積キャパシタに利用可能な領域もまた低減する。従って、情報を正確に格納するために利用可能な静電容量もまた低減する可能性がある。上述したＭａに対する特許において、比較的小さい領域に十分な静電容量を提供するために、円筒状の積層型蓄積キャパシタが使用されている。不都合なことに、かかる積層型円筒キャパシタと垂直チャネルトランジスタとは、非常に多くの製造上の欠点をもたらす可能性がある。特に、垂直チャネルアクセストランジスタは、制御可能でかつ一貫したチャネルを提供する一方で作成が困難である可能性がある。更に、円筒キャパシタ構造もまた、比較的複雑であり、静電容量を増大させるために上方に規模を拡大することが困難である可能性がある。
従って、上述した背景を考慮すると、本発明の目的は、適当な装置動作に対する十分な静電容量レベルを維持しながら、比較的高密度な集積回路メモリ装置を提供することである。
本発明の更なる目的は、容易に製造することができるかかるメモリ装置を提供することである。
本発明のこれらおよび他の目的、特徴および利点は、内部に少なくとも１つの接続線を有する基盤と、基板上に複数のメモリセルが形成されている、集積回路メモリ装置によって提供される。各メモリセルは、エピタキシャルシリコンで形成される場合もあるピラーを含む。ピラーは、セルアクセストランジスタのための下部ソース／ドレイン領域を含み、それは基板の少なくとも１つの接続線に電気的に接続されている。また、ピラーは、セルアクセストランジスタのための上部ソース／ドレイン領域と、下部ソース／ドレイン領域と上部ソース／ドレイン領域との間に垂直方向に延在する少なくとも１つのチャネル領域と、を含む。ピラーの形状は、略円筒形または矩形であってよい。
更に、各メモリセルは、垂直方向に基板に隣接し横方向にピラーに隣接する、少なくとも１つの下部誘電体層と、垂直方向に少なくとも１つの下部誘電体層の上方に間隔を空けて配置され、横方向にピラーに隣接する、少なくとも１つの上部誘電体層と、を含んでもよい。また、下部および上部誘電体層の間に、セルアクセストランジスタのチャネルのための少なくとも１つのゲートが設けられており、それら誘電体層の間の垂直方向の間隔が、セルアクセストランジスタのゲート長を規定する。垂直チャネルアクセストランジスタの構成により、チャネルの長さの正確な制御が可能となる。各メモリセルには、セルアクセストランジスタの上部ソース／ドレイン領域に隣接して蓄積キャパシタが設けられ、それは電気的に上部ソース／ドレイン領域に接続される。
ピラーの上部ソース／ドレイン領域と蓄積キャパシタとの間には、導電性ソース／ドレイン層が形成されてよい。導電性ソース／ドレイン層は、上面部とそこから下方に形成された垂直側壁部とを有している。本発明の有利な特徴は、蓄積キャパシタが上面部に隣接しかつ導電性ソース／ドレイン層の垂直側壁部に隣接して延在することができるため、蓄積キャパシタの領域が増大する、ということである。導電性ソース／ドレイン層は、垂直側壁が比較的大きく作成することができるものであるため、比較的高静電容量を提供するために垂直方向に比較的容易に延在させることが可能である。これは、各セルの水平領域の規模が低減されてもそのようになる。
導電性ソース／ドレイン層の垂直側壁部に隣接して、少なくとも１つの誘電体スペーサが提供されてよい。蓄積キャパシタは、ピラーの上部ソース／ドレイン領域に隣接しピラーが電気的に接続されている第１の電極層と、第１の電極層に隣接する誘電体層と、誘電体層に隣接する第２の電極層と、を備えてよい。
本発明の他の有利な特徴では、少なくとも１つの接続線に、少なくとも１つの導電線が好ましくは間欠的に接続されてよい。接続線は、ドープされた基板領域によって提供されてよく、ストラッピングは金属であってよく、それによりドープされた基板領域の実行電気抵抗が低減される。
本発明の方法の態様は、集積回路メモリ装置を作成する方法である。本方法は、基板内に少なくとも１つの接続線を形成することと、接続線上にピラーを形成することと、を含む。ピラーは、少なくとも１つの接続線に電気的に接続されたセルアクセストランジスタのための下部ソース／ドレイン領域と、セルアクセストランジスタのための上部ソース／ドレイン領域と、下部ソース／ドレイン領域および上部ソース／ドレイン領域の間に垂直方向に延在する少なくとも１つのチャネル領域と、を含む。更に、本方法は、垂直方向に基板に隣接し横方向にピラーに隣接する少なくとも１つの下部誘電体層を形成することと、垂直方向に少なくとも１つの下部誘電体層の上方に間隔を空けて配置され、横方向にピラーに隣接する、少なくとも１つの上部誘電体層を形成することと、を含む。また、下部および上部誘電体層の間に、セルアクセストランジスタの少なくとも１つのチャネルのために少なくとも１つのゲートが形成され、下部および上部誘電体層の間の垂直方向の間隔が、セルアクセストランジスタのゲート長を規定する。更に、セルアクセストランジスタの上部ソース／ドレイン領域に隣接しかつそれに電気的に接続されるキャパシタが形成される。
ここで、本発明の好ましい実施の形態を示す添付の図面を参照して、以下本発明についてより完全に説明する。しかしながら、本発明は、他の多くの形態で具体化されてよく、本明細書で示されている実施の形態に限定されるものとして解釈されるべきではない。むしろ、これら実施の形態は、本開示が完全となるように、かつ発明の範囲を当業者に完全に伝えるように、提供される。同様の数字は全体を通して同様の要素を参照し、代替的な実施の形態における同様の要素を示すために、プライムおよびダブルプライム記号が使用されている。
図１を参照して、まず本発明による集積回路メモリ装置のメモリセル２０について説明する。メモリセル２０は、内部に少なくとも１つの接続線２３を有する半導体基板２２を含む。ピラー４０は、少なくとも１つの接続線２３に電気的に接続された下部ソース／ドレイン領域４２と、上部ソース／ドレイン領域４４と、下部ソースドレイン領域４２および上部ソース／ドレイン領域４４の間に垂直方向に延在する少なくとも１つのチャネル領域４６と、を有する。導電性ソース／ドレイン層４８が、ピラー４０の上部ソース／ドレイン領域４４に垂直方向に隣接している。導電性ソース／ドレイン層４８は、上面部とそこから下方に形成された垂直側壁部とを有しており、上面と垂直側壁部とに隣接して、少なくとも１つの誘電体スペーサ５０が形成されている。
少なくとも１つの下部誘電体層には、例示的に、第１の酸化物層２４と第１の酸化物層２４上の第２の酸化物層２６と第２の酸化物層２６上の窒化珪素層２８とが積層されている。少なくとも１つの下部誘電体層は、垂直方向に基板２２に隣接し、横方向にピラー４０に隣接している。少なくとも１つの上部誘電体層には、例示的に、第１の窒化珪素層５５と第１の窒化珪素層５５上の酸化物層３６と酸化物層３６上の第２の窒化珪素層３８とが積層されている。少なくとも１つの上部誘電体層は、垂直方向に少なくとも１つの下部誘電体層の上方にあり、横方向にピラー４０に隣接している。
少なくとも１つの下部誘電体層と少なくとも１つの上部誘電体層との間に、少なくとも１つのゲートが配置されており、それは例示的に、導電性ゲート層５２と、その導電性ゲート層５２とピラー４０の隣接部分との間のゲート酸化物層５１と、を含む。
なお、上記構造はメモリセル２０のためのセルアクセストランジスタを形成するということが理解されよう。このセルアクセストランジスタは、本発明の譲受人に譲渡され、引用をもってその開示内容すべてが本明細書内に包含されたものとする「Ｐｒｏｃｅｓｓ ｆｏｒ Ｆａｂｒｉｃａｔｉｎｇ Ｖｅｒｔｉｃａｌ Ｔｒａｎｓｉｓｔｏｒｓ」と題されたＨｅｒｇｅｎｒｏｔｈｅｒ等に対する米国特許第６，０２７，９７５号に開示されている、垂直金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と同様である。セルアクセストランジスタの構造およびその製作については後述する。しかしながら、この垂直ＭＯＳＦＥＴおよびその製作に関する更なる詳細は、言及した特許に見ることができる。当然ながら、当業者には、本発明が、米国特許第６，０２７，９７５号に開示されている垂直ＭＯＳＦＥＴの他の実施の形態を包含してよく、本明細書に述べられている１つの実施の形態に限定されるものではない、ということが認められよう。
また、メモリセル２０は、セルアクセストランジスタの上部ソース／ドレイン領域４４に隣接する蓄積キャパシタを含み、セルアクセストランジスタはその蓄積キャパシタに電気的に接続されている。蓄積キャパシタは、上部ソース／ドレイン領域４４に隣接する第１の電極層５６を含み、それは、導電性ソース／ドレイン層４８によって電気的に上部ソース／ドレイン領域４４に接続されている。誘電体層５８は、第１の電極層５６に隣接しており、第２の電極層６０は、その誘電体層５８に隣接している。この配置により、蓄積キャパシタが垂直に延在することによって領域が拡大する。
メモリセル２０の製作について、図２ないし図９を参照して説明する。図２に示すように、半導体基板２２の一部が変性的にドープされることにより、メモリセル２０のための少なくとも１つの接続線２３がその中に形成される。ドーピングは、当業者には容易に認められるように、イオン注入または他のドーピング技術によって行われてよい。
図３に示すように、当業者には認められるような従来の技術を用いて、基板２２および接続線２３上に第１の酸化物層２４が形成されてよい。そして、例示として、例えば、第１の酸化物層２４の上部に第２の酸化物層２６を堆積した後、第２の酸化物層２６上に窒化珪素層２８を堆積または形成することにより、少なくとも１つの下部誘電体層２５が形成される。窒化珪素層２８上には犠牲ゲート層３０が形成されてよい。犠牲ゲート層３０は、好ましくは酸化物層である。
その後、例示として、例えば、犠牲ゲート層３０上に第１の窒化珪素層３４、第１の窒化珪素層３４上に酸化物層３６、および酸化物層３６上に第２の窒化珪素層３８を堆積または形成することにより、少なくとも１つの上部誘電体層３２が形成される。次に、図４に示されているように、窒化珪素層３８で開始し下方の接続線２３まで達するよう、窓３９がエッチングされる。当業者には理解されるように、窓３９は、従来のリソグラフィック技術を用いて形成されてよい。そして、図５に示すように、窓３９内にエピタキシャルシリコン等の単結晶半導体材料からなるピラー４０が形成される。その後、ピラー４０は、破線で示される、下部および上部ソース／ドレイン領域４２，４４それぞれとチャネル領域４６とを規定するようにドープされる。ドーピングについては、Ｈｅｒｇｅｎｒｏｔｈｅｒ等に対する上述した特許に更に述べられている。
図６に示すように、窒化珪素層３８および上部ソース／ドレイン領域４４の上部に、導電性ソース／ドレイン層４８が形成される。導電性ソース／ドレイン層４８は、本技術分野で周知のポリシリコンもしくは他の適切な材料から形成されてよい。そして、図７に示すように、ピラー４０の両側に、導電性ソース／ドレイン層４８、窒化珪素層３８および酸化物層３６がパターニングされる。パターニングは、従来からのリソグラフィック技術によって行われる。
次に、誘電体スペーサを提供する誘電体層５０が形成される。誘電体スペーサ５０もまた、窒化珪素であってよい。ドライプラズマエッチ等の異方性エッチング液を使用して、誘電体層５０および窒化珪素層３４の一部が除去され、それによって犠牲ゲート層３０が露出される。犠牲ゲート３０はその後、図８に示すように除去することができる。この犠牲ゲート層３０は、例えばウェットエッチング（例えば、水性フッ化水素酸）もしくは等方ドライエッチング（例えば、無水フッ化水素酸）等の、エッチングによって除去される。
その後、図９に示すように、犠牲ゲート層３０が以前占めていた空間において、ピラー４０の周囲にゲート酸化物層５１が形成される。当然ながら、１つのゲート酸化物層５１の代りに、ピラー４０に隣接して別々のゲート酸化物層を形成することも可能である。そして、ゲート酸化物層５１に隣接し、かつ犠牲ゲート層３０が以前占めていた空間に、導電性ゲート層５２が形成される。ここでもまた、１つの導電性ゲート層５２の代りに別々の導電性ゲート層を形成することも可能である。
次に、導電性ゲート層５２の上部に、図１に示すように窒化珪素層５５が誘電体スペーサ５０に接触するよう付加されてよい。その後、誘電体スペーサ５０および窒化珪素層５５の上に第１の電極層５６を堆積することにより、メモリセル２０の蓄積キャパシタが形成される。そして、第１の電極層５６上に誘電体層５８が形成され、誘電体層５８上に第２の電極層６０が形成されることにより、蓄積キャパシタが完成する。図１は、第１および第２の電極層５６，６０が金属であることを示しているが、当業者に周知の他の適切な導電性材料でも十分である。
誘電体スペーサ５０は、導電性ソース／ドレイン層４８の上面に向かってテーパ状になるよう、その上端部が概して丸み付けされていることが望ましい。従って、誘電体スペーサ５０により、その上に形成される第１の電極層５６に平滑な弧が提供され、また蓄積キャパシタのための領域が増大する。また、誘電体スペーサ５０は蓄電キャパシタにおいて鋭角が形成されるのを防止するため、蓄電キャパシタが電流漏れを起こさないようにする。しかし、誘電体スペーサ５０は、導電性ソース／ドレイン層４８の上面に向かって、かつ窒化珪素層５５の上部に、完全に延在する必要はない。更に、１つの誘電体スペーサ５０の代りに別個の誘電体スペーサを形成することも可能である。
蓄積キャパシタの静電容量は、導電性ソース／ドレイン層４８の高さを増大するかまたは低減することによって調整することができる。図１０に、メモリセル２０’の代替的な実施の形態を示す。導電性ソース／ドレイン層４８’は、垂直方向に延在されており、その結果第１および第２の電極層５６’、６０’および蓄積キャパシタの誘電体層５８’が対応して延在している。かかる垂直方向の延在は、比較的容易に形成することができ、メモリセル２０’の蓄積キャパシタに対し比較的高い静電容量を提供する。メモリセル２０’の他の要素は、上述したものと同様であり、ここではこれ以上説明の必要はない。
窓３９の形状、およびそれに従ってピラー４０の形状は、図１１に示すように、略円筒状であってもよい。代替的な実施の形態では、図１２に示すように、ピラー４０”は略矩形状に形成することも可能である。しかしながら、当業者は、ピラー４０，４０”には、他の形状もまた可能であるということを認めるであろう。
本発明によるメモリ装置７０を図１３に示す。メモリ装置７０は、メモリ装置の接続線２３上に形成された複数のメモリセル２０を含み、それによりメモリアレイが規定されている。接続線２３に間欠的に導電線７４が接続されることにより、その実効抵抗率が低減される。導電線７４は金属であってよいが、他の適切な導電性材料でも十分である。
当業者は、上述した説明および関連する図面において示されている教示の利点を知れば、本発明の多くの変更態様および他の実施の形態を思い付くであろう。従って、本発明は、開示された特定の実施の形態に限定されるものではなく、変更態様および実施の形態は添付の特許請求の範囲内に含まれることが意図されている、ということが理解されなければならない。
Claims (10)
- 集積回路メモリ装置であって、
基板と、
セルアクセストランジスタと、
蓄積キャパシタを含み、
前記セルアクセストランジスタが、
前記基板に少なくとも一部沿って延伸する接続線と、
前記接続線に電気的に接続された導電的にドープされた下部ソース／ドレイン領域と、
前記導電的にドープされた下部ソース／ドレイン領域上に渡って配置され、チャネル領域を規定する導電的にドープされた上部ソース／ドレイン領域と、ここで、前記導電的にドープされた下部ソース／ドレイン領域、前記チャネル領域及び前記導電的にドープされた上部ソース／ドレイン領域はトランジスタピラーを形成し、
前記チャネル領域に近接する前記トランジスタピラーの表面上に配置されたゲート誘電体層及び導電ゲート層を含むゲートと、
前記上部ソース／ドレイン領域上に渡って配置され直接接触する導電性ソース／ドレイン層と、ここで、前記導電性ソース／ドレイン層は平面上部表面を有し、
前記導電性ソース／ドレイン層の側面と接触し、それに沿って下方に向かって延在した誘電体スペーサを含み、ここで、前記導電性ソース／ドレイン層の平面上部表面と前記誘電体スペーサの上部表面は同一平面を構成し、
前記蓄積キャパシタが前記導電性ソース／ドレイン層と電気的に接続し、前記蓄積キャパシタはさらに前記導電性ソース／ドレイン層の前記平面上部表面上に渡って配置される第１の部分と、前記誘電体スペーサに完全に沿って延伸し直接接触する第２の部分を有する
ことを特徴とする集積回路メモリ装置。 - 前記蓄積キャパシタは、
前記導電性ソース／ドレイン層の前記平面上部表面に隣接し、それに電気的に接続されている、第１の電極層と、
該第１の電極層に隣接する誘電体層と、
該誘電体層に隣接する第２の電極層と、
を含む請求項１記載の集積回路メモリ装置。 - 垂直方向に前記基板に隣接し横方向に前記ピラーに隣接する、少なくとも１つの下部誘電体層と、
垂直方向に該少なくとも１つの下部誘電体層の上方に間隔を空けて配置され、横方向に前記ピラーに隣接する、少なくとも１つの上部誘電体層とを含み、
前記ゲートは前記少なくとも一つの下部誘電体層と前記上部誘電体層の間にあることを特徴とする請求項１記載の集積回路メモリ装置。 - 前記ゲートは、チャネル領域に近接する前記ピラーの互いに対向する表面上に配置された第１のゲートと第２のゲートからなることを特徴とする請求項３記載の集積回路メモリ装置。
- 前記少なくとも一つの上部誘電体層が、前記ゲート上の酸化物層及び前記酸化物層上の窒化物層を含むことを特徴とする請求項４記載の集積回路メモリ装置。
- 集積回路メモリ装置を製造する方法であって、
セルアクセストランジスタを形成する工程と、ここで、前記セルアクセストランジスタは、
基板に少なくとも一部沿って延伸する接続線を形成し、
前記接続線に電気的に接続された導電的にドープされた下部ソース／ドレイン領域を形成し、
前記導電的にドープされた下部ソース／ドレイン領域上に渡って配置され、チャネル領域を規定する導電的にドープされた上部ソース／ドレイン領域を形成し、ここで、前記導電的にドープされた下部ソース／ドレイン領域、前記チャネル領域及び前記導電的にドープされた上部ソース／ドレイン領域はトランジスタピラーを形成し、
前記チャネル領域に近接する前記トランジスタピラーの表面上に配置されたゲート誘電体層及び導電ゲート層を含むゲートを形成し、
前記上部ソース／ドレイン領域上に渡って配置され直接接触する導電性ソース／ドレイン層を形成し、ここで、前記導電性ソース／ドレイン層は平面上部表面を有し、
前記導電性ソース／ドレイン層の側面と接触し、それに沿って下方に向かって延在した誘電体スペーサを形成する工程を含み、ここで、前記導電性ソース／ドレイン層の平面上部表面と前記誘電体スペーサの上部表面は同一平面を構成し、
前記蓄積キャパシタを前記導電性ソース／ドレイン層と電気的に接続する工程を含み、
前記蓄積キャパシタはさらに前記導電性ソース／ドレイン層の前記平面上部表面上に渡って配置される第１の部分と、前記誘電体スペーサに完全に沿って延伸し直接接触する第２の部分を有する
ことを特徴とする集積回路メモリ装置の製造方法。 - 前記蓄積キャパシタは、
前記導電性ソース／ドレイン層の前記平面上部表面に隣接し、それに電気的に接続されている、第１の電極層と、
該第１の電極層に隣接する誘電体層と、
該誘電体層に隣接する第２の電極層と、
を含む請求項６記載の集積回路メモリ装置の製造方法。 - 垂直方向に前記基板に隣接し横方向に前記ピラーに隣接する、少なくとも１つの下部誘電体層と、
垂直方向に該少なくとも１つの下部誘電体層の上方に間隔を空けて配置され、横方向に前記ピラーに隣接する、少なくとも１つの上部誘電体層とを含み、
前記ゲートは前記少なくとも一つの下部誘電体層と前記上部誘電体層の間にあることを特徴とする請求項６記載の集積回路メモリ装置の製造方法。 - 前記ゲートは、チャネル領域に近接する前記ピラーの互いに対向する表面上に配置された第１のゲートと第２のゲートからなることを特徴とする請求項８記載の集積回路メモリ装置の製造方法。
- 前記少なくとも一つの上部誘電体層が、前記ゲート上の酸化物層及び前記酸化物層上の窒化物層を含むことを特徴とする請求項８記載の集積回路メモリ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/553868 | 2000-04-20 | ||
| US09/553,868 US6603168B1 (en) | 2000-04-20 | 2000-04-20 | Vertical DRAM device with channel access transistor and stacked storage capacitor and associated method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001122417A Division JP2001308203A (ja) | 2000-04-20 | 2001-04-20 | チャネルアクセストランジスタおよび積層型蓄積キャパシタを備えた垂直ｄｒａｍ装置および関連方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008047933A JP2008047933A (ja) | 2008-02-28 |
| JP4888975B2 true JP4888975B2 (ja) | 2012-02-29 |
Family
ID=24211094
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001122417A Pending JP2001308203A (ja) | 2000-04-20 | 2001-04-20 | チャネルアクセストランジスタおよび積層型蓄積キャパシタを備えた垂直ｄｒａｍ装置および関連方法 |
| JP2007241699A Expired - Fee Related JP4888975B2 (ja) | 2000-04-20 | 2007-09-19 | チャネルアクセストランジスタおよび積層型蓄積キャパシタを備えた垂直ｄｒａｍ装置および関連方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001122417A Pending JP2001308203A (ja) | 2000-04-20 | 2001-04-20 | チャネルアクセストランジスタおよび積層型蓄積キャパシタを備えた垂直ｄｒａｍ装置および関連方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6603168B1 (ja) |
| EP (1) | EP1148552A3 (ja) |
| JP (2) | JP2001308203A (ja) |
| KR (1) | KR100757697B1 (ja) |
| TW (1) | TW490840B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706603B2 (en) * | 2001-02-23 | 2004-03-16 | Agere Systems Inc. | Method of forming a semiconductor device |
| US6478231B1 (en) * | 2001-06-29 | 2002-11-12 | Hewlett Packard Company | Methods for reducing the number of interconnects to the PIRM memory module |
| US20030052365A1 (en) * | 2001-09-18 | 2003-03-20 | Samir Chaudhry | Structure and fabrication method for capacitors integratible with vertical replacement gate transistors |
| US7372091B2 (en) * | 2004-01-27 | 2008-05-13 | Micron Technology, Inc. | Selective epitaxy vertical integrated circuit components |
| JP4164452B2 (ja) * | 2004-02-02 | 2008-10-15 | キヤノン株式会社 | 情報処理方法及び装置 |
| US7504685B2 (en) * | 2005-06-28 | 2009-03-17 | Micron Technology, Inc. | Oxide epitaxial isolation |
| JP5525156B2 (ja) * | 2008-12-09 | 2014-06-18 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置、および該半導体装置の製造方法 |
| JP4530098B1 (ja) | 2009-05-29 | 2010-08-25 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
| US9177872B2 (en) | 2011-09-16 | 2015-11-03 | Micron Technology, Inc. | Memory cells, semiconductor devices, systems including such cells, and methods of fabrication |
| KR20230104756A (ko) * | 2012-05-10 | 2023-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9698261B2 (en) | 2014-06-30 | 2017-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical device architecture |
| US9911848B2 (en) * | 2014-08-29 | 2018-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical transistor and method of manufacturing the same |
| CN118235532A (zh) * | 2021-11-09 | 2024-06-21 | 新加坡优尼山帝斯电子私人有限公司 | 半导体内存装置及半导体内存装置的制造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4554570A (en) * | 1982-06-24 | 1985-11-19 | Rca Corporation | Vertically integrated IGFET device |
| JPH0793365B2 (ja) * | 1984-09-11 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US5140389A (en) | 1988-01-08 | 1992-08-18 | Hitachi, Ltd. | Semiconductor memory device having stacked capacitor cells |
| JP2941039B2 (ja) * | 1990-11-08 | 1999-08-25 | 沖電気工業株式会社 | 半導体メモリ装置の製造方法 |
| JPH04188869A (ja) * | 1990-11-22 | 1992-07-07 | Mitsubishi Electric Corp | 接合型電界効果トランジスタとキャパシタとを含む半導体記憶装置およびその製造方法 |
| KR940000513B1 (ko) * | 1991-08-21 | 1994-01-21 | 현대전자산업 주식회사 | Dram셀 및 그 제조방법 |
| US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
| US5234856A (en) | 1992-04-15 | 1993-08-10 | Micron Technology, Inc. | Dynamic random access memory cell having a stacked-trench capacitor that is resistant to alpha particle generated soft errors, and method of manufacturing same |
| US5335138A (en) | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| JPH06260610A (ja) * | 1993-03-02 | 1994-09-16 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP3403231B2 (ja) * | 1993-05-12 | 2003-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3197134B2 (ja) * | 1994-01-18 | 2001-08-13 | 株式会社東芝 | 半導体装置 |
| KR0135803B1 (ko) | 1994-05-13 | 1998-04-24 | 김광호 | 상.하로 분리된 커패시터를 갖는 반도체 메모리장치 및 그 제조방법 |
| JP3745392B2 (ja) * | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5885882A (en) | 1995-07-18 | 1999-03-23 | Micron Technology, Inc. | Method for making polysilicon electrode with increased surface area making same |
| US5668036A (en) | 1996-06-21 | 1997-09-16 | Vanguard International Semiconductor Corporation | Fabrication method of the post structure of the cell for high density DRAM |
| US5712813A (en) | 1996-10-17 | 1998-01-27 | Zhang; Guobiao | Multi-level storage capacitor structure with improved memory density |
| KR19980028402A (ko) * | 1996-10-22 | 1998-07-15 | 문정환 | 디램(dram) 셀의 구조 및 그 제조 방법 |
| US5885864A (en) | 1996-10-24 | 1999-03-23 | Micron Technology, Inc. | Method for forming compact memory cell using vertical devices |
| US5824582A (en) | 1997-06-04 | 1998-10-20 | Vanguard International Semiconductor Corporation | Stack DRAM cell manufacturing process with high capacitance capacitor |
| US5909618A (en) | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
| US6078072A (en) * | 1997-10-01 | 2000-06-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a capacitor |
| US6027975A (en) | 1998-08-28 | 2000-02-22 | Lucent Technologies Inc. | Process for fabricating vertical transistors |
-
2000
- 2000-04-20 US US09/553,868 patent/US6603168B1/en not_active Expired - Lifetime
-
2001
- 2001-04-19 KR KR1020010021021A patent/KR100757697B1/ko not_active IP Right Cessation
- 2001-04-19 TW TW090109388A patent/TW490840B/zh not_active IP Right Cessation
- 2001-04-20 EP EP01303617A patent/EP1148552A3/en not_active Withdrawn
- 2001-04-20 JP JP2001122417A patent/JP2001308203A/ja active Pending
-
2007
- 2007-09-19 JP JP2007241699A patent/JP4888975B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6603168B1 (en) | 2003-08-05 |
| EP1148552A3 (en) | 2005-10-12 |
| KR20010098730A (ko) | 2001-11-08 |
| JP2001308203A (ja) | 2001-11-02 |
| EP1148552A2 (en) | 2001-10-24 |
| KR100757697B1 (ko) | 2007-09-13 |
| JP2008047933A (ja) | 2008-02-28 |
| TW490840B (en) | 2002-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4888975B2 (ja) | チャネルアクセストランジスタおよび積層型蓄積キャパシタを備えた垂直ｄｒａｍ装置および関連方法 | |
| US7888725B2 (en) | Electronic devices including electrode walls with insulating layers thereon | |
| JPH1022476A (ja) | 容量素子 | |
| KR20000023205A (ko) | 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법 | |
| KR20030080234A (ko) | 트렌치 커패시터 및 그 제조 방법 | |
| JPH11261026A (ja) | トレンチ埋込みストラップを形成する方法および構造 | |
| US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
| KR100572382B1 (ko) | 반도체 장치의 커패시터 및 이의 제조 방법 | |
| US9136269B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6518613B2 (en) | Memory cell configuration with capacitor on opposite surface of substrate and method for fabricating the same | |
| US5783848A (en) | Memory cell | |
| US7504299B2 (en) | Folded node trench capacitor | |
| CN110459507B (zh) | 一种半导体存储装置的形成方法 | |
| KR100743294B1 (ko) | 집적 회로 구성과 그의 생성 방법 | |
| JP3685997B2 (ja) | 集積回路装置に適した凹部を備えた基板及びその製造方法 | |
| TW410440B (en) | Manufacturing method for crown type capacitor of dynamic random access memory | |
| CN219437502U (zh) | 半导体器件 | |
| TW434890B (en) | Method for forming multi-cylinder capacitor | |
| US5902123A (en) | Method of fabricating a stacked capacitor of a dynamic random access memory | |
| JP3171242B2 (ja) | 半導体装置およびその製造方法 | |
| CN116801613A (zh) | 半导体器件及其制作方法 | |
| KR19990001772A (ko) | 실린더형 하부전극을 갖는 반도체장치의 커패시터 제조방법 | |
| KR20050095196A (ko) | 반도체 소자의 커패시터 제조방법 | |
| JP2001203333A (ja) | 半導体装置の製造方法 | |
| KR20020058311A (ko) | 반도체장치의 스토리지노드 전극 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100621 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100921 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110509 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111114 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4888975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |