JP4864705B2 - 四元以上のｉ−ｉｉｉ−ｖｉ族アロイ半導体膜 - Google Patents

Description

本発明は四元以上のＩ−ＩＩＩ−ＶＩ族アロイ半導体膜に関する。さらに具体的には、本発明は、限定するものではないが、実質的に均質である四元以上のＩ−ＩＩＩ−ＶＩ族アロイに関する。

本発明はさらに、光起電力セル／ソーラ・セルにおいて半導体膜として使用するのに適した実質的に均質である四元以上のＩ−ＩＩＩ−ＶＩ族アロイ半導体膜に関する。

定義
本願明細書の目的のために、「五元アロイ」という用語は異なる５つの元素を有するアロイを意味する。例えば、Ｃｕ（Ｉｎ、Ｇａ）（Ｓ、Ｓｅ）_２は異なる５つの元素が銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレン（Ｓｅ）および硫黄（Ｓ）である五元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイである。同様に、「四元アロイ」という用語は異なる４つの元素を有するアロイを意味する。例えば、Ｃｕ（Ｉｎ、Ｇａ）Ｓｅ_２は四元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイである。同じく、三元アロイは異なる３つの元素を有し、二元アロイは異なる２つの元素を有する。

「均質な」という用語は、アロイが全体にわたって実質的に一定の格子定数、格子面間隔（以下、ｄ間隔と呼ぶ）およびバンド・ギャップ値を有するように、アロイを構成する異なる元素が均質に分布されているということを意味する。すなわち、０．２°〜１０°の視射角に対するすれすれ入射Ｘ線回折によって特徴付けられるアロイの回折主ピーク［２θ_{（１１２）}］の絶対的なずれは無視できるものである。

さらに本願明細書の目的のために、「不均質な」アロイとは、アロイが傾斜バンド・ギャップ構造を含み、アロイの構成元素の１つまたは複数の原子濃度がアロイ全体にわたって変わるような組成傾斜を有することを意味する。不均質なアロイはさらに、結晶構造の点で格子不整合を含むかもしれず、したがって、アロイ全体にわたって結晶構造の格子定数の変動を有することになりうる。

便宜上、元素は銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレン（Ｓｅ）、硫黄（Ｓ）、アルゴン（Ａｒ）、モリブデン（Ｍｏ）およびアルミニウム（Ａｌ）を含むそれらの一般に受け入れられた化学記号により言及する。また、（例えば、Ｃｕ−Ｉｎ−ＧａまたはＣｕ−Ｉｎにおいて）ハイフンを使用することは必ずしも化合物を示すものではないが、ハイフンによって連結された元素が共存する混合物であることを示す。

わかり易いように、ＩＢ族に言及することは、Ｃｕ、ＡｇおよびＡｕの元素を含む周期表内の族を指す。ＩＩＩＡ族に言及することは、Ｂ、Ａｌ、Ｇａ、ＩｎおよびおＴｌの元素を含む周期表内の族を指す。さらに、ＶＩＡ族に言及することはＯ、Ｓ、Ｓｅ、ＴｅおよびＰｏの元素を含む周期表内の族を指す。

２つの元素の間でコンマを使用すること、例えば、（Ｓｅ、Ｓ）、（Ｉｎ、Ｇａ）は便宜上使用されているに過ぎず、例えば、（Ｓｅ、Ｓ）は（Ｓｅ_１−ｙＳ_ｙ）の省略形である。

半導体膜材料
今日まで結晶シリコンおよび多結晶シリコンはソーラ・モジュール／光起電力セルの製造に使用される主要材料である。この材料に関連する主な問題は製造コストが高いことである。製造コストを低減し、材料の利用性を向上させようとする試みにおいては、半導体薄膜アロイは徹底的な調査の対象となってきた。この点で、ＣｕＩｎＳｅ_２、ＣｕＧａＳｅ_２およびＣｕＩｎＳ_２などのＩＢ−ＩＩＩＡ−ＶＩＡ族アロイは、薄膜光起電力セルまたはデバイスにおける吸収層として有望な候補である。

アロイが別のＩＩＩ族元素と組み合わせてＧａを含んだＩＢ−ＩＩＩＡ−ＶＩＡ族アロイを含んだ半導体膜は特に関心がある。これはそのような膜にＧａが存在することによって、より高いバンド・ギャップ値を有する半導体膜が得られ、次いで、ソーラ・セル／光起電力セル・デバイスにおいては、より高い開回路電圧を有し短絡電流が低減された半導体膜が得られるためである。五元アロイ（五元アロイ半導体膜）を含む半導体膜はさらにいっそう関心がある。

一般式としてＣｕ（Ｉｎ_１−ｘＧａ_ｘ）（Ｓｅ_１−ｙＳ_ｙ）_２を有する五元アロイを含んだ半導体膜については、太陽スペクトルとの最適な適合性を達成するために、バンド・ギャップは１．０〜２．４ｅＶ間で体系的にずらされ得る。この材料系の最適化によって研究室規模では変換効率が１８％を超えるソーラ・セルデバイスが既に得られている。

先行技術のプロセス
ＩＢ−ＩＩＩＡ−ＶＩＡ族半導体膜を製造する方法は多数あり、そのうち最も一般的な２つの方法は従来の２段階プロセスおよび共蒸着プロセスである。

従来の２段階プロセス
上記プロセスは典型的には、（ｉ）多くの場合モリブデンで被覆された基板の上にＣｕ、ＩｎおよびＧａなどの金属前駆体をＤＣマグネトロン・スパッタリングによって成膜し、次いで（ｉｉ）Ｓｅおよび／またはＳの蒸気またはＨ_２Ｓｅ／Ａｒおよび／またはＨ_２Ｓｅ／Ａｒガスを含んだ雰囲気下で前駆体を反応性アニーリングすることを伴う。このような技術は、Ｖ．Ａｌｂｅｒｔｓ、Ｊ．Ｈ．Ｓｃｈｏｎ、およびＥ．ＢｕｃｈｅｒのＪｏｕｒｎａｌ ｏｆ Ａｐｐｌ．Ｐｈｙｓ．８４（１２）、１９９８年、６８８１およびＡ．ＧｕｐｔａおよびＳ．ＩｓｏｍｕｒａのＳｏｌ．Ｅｎｅｒｇｙ Ｍａｔｅｒ．Ｓｏｌ．Ｃｅｌｌｓ ５３、１９９８年、３８５による論文に開示されている。

理論に拘束されず、Ｊ．Ｐａｌｍ、Ｖ．Ｐｒｏｂｓｔ、Ｗ．Ｓｔｅｔｔｅｒらによる論文Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ、４５１〜４５２（２００４）５４４〜５５１を参照すると、Ｃｕ−Ｉｎ−Ｇａ金属前駆体をセレン化すればＣｕＳｅおよびＩｎ_４Ｓｅ_３、Ｃｕ_２−ｘＳｅおよびＩｎＳｅなどの二元アロイが製造されると考えられる。次に、３７０℃を超える温度でこの二元の前駆体相間で反応させることによって、ＣｕＩｎＳｅ_２（ＣＩＳ）の三元アロイが形成される。セレン化中、ＧａがＣＩＳの形成中にモリブデン基板の方に追いやられるように、後者のアロイのみが形成され、Ｇａのセレン化は動力学的に妨げられると考えられる。また、さらにアニーリングすることにより、結果として二重層構造が裏電極と接するＧａリッチな細粒ＣＩＧＳ層の上部に十分に結晶化されたＣＩＳ層を含むように、Ｃｕ（Ｉｎ、Ｇａ）Ｓｅ_２（ＣＩＧＳ）の別個の層が形成されると考えられる。商業上好ましくないが、さらにアニーリングすればＧａは裏電極から構造の表面まで拡散することになる。

ガリウムの大半が膜の裏側に存在する分離膜構造または傾斜膜構造の効果は、吸収膜が光起電力セルの活性領域において低いバンド・ギャップ値を呈することであり、これは最終的にデバイスのＶ_ｏｃを制限する。（ソーラ・モジュール／光起電力セルの開回路電圧（Ｖ_ｏｃ）および短絡電流（Ｊ_ｓｃ）は、半導体材料のバンド・ギャップに直接関連する。１ｅＶという低いバンド・ギャップ値のＣｕＩｎＳｅ_２では、Ｖ_ｏｃ値は典型的には５００ｍＶに制限されるが、１．６５ｅＶという高いバンド・ギャップ値のＣｕＧａＳｅ_２吸収層を用いれば、１０００ｍＶに近い値を達成することができる。）

また、極端な傾斜の場合、傾斜になった吸収膜内の格子不整合は電気的活性構造欠陥を引き起こし、これはデバイス性能に悪影響を及ぼす。
従来の２段階プロセスによって形成された低バンド・ギャップの不均質なＣｕ（Ｉｎ、Ｇａ）Ｓｅ_２アロイの不利を克服するために、一般的に膜をＨ_２Ｓと反応させる。

現行の工業プロセスには膜の最上面領域のある割合のセレン種が硫黄と置換される硫化後工程を含む（Ｋ．Ｋｕｓｈｉｙａ、Ｍ．Ｔａｃｈｉｙｕｋｉ、Ｔ．Ｋａｓｅ、Ｉ．Ｓｕｇｉｙａｍａ、Ｙ．Ｎａｇｏｙａ、Ｄ．Ｏｋｕｍｕｒａ、Ｍ．Ｓａｔｏｈ、Ｏ．Ｙａｍａｓｅ、およびＨ．ＴａｌｅｓｈｉｔａのＳｏｌ．Ｅｎｅｒｇｙ Ｍａｔｅｒ．Ｓｏｌ．Ｃｅｌｌｓ ４９．１９９７年、２７７；Ｒ．Ｇａｙ、Ｍ．Ｄｉｅｔｒｉｃｈ、Ｃ．Ｆｒｅｄｒｉｃ、Ｃ．Ｊｅｎｓｅｎ、Ｋ．Ｋｎａｐｐ、Ｄ．Ｔａｒｒａｎｔ、およびＤ．Ｗｉｌｌｅｔｔ、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｅ．Ｃ．Ｐｈｏｔｏｖｏｌｔａｉｃ Ｓｏｌａｒ Ｅｎｅｒｇｙ、Ｖｏｌ．１２（１）、１９９４年、９３５；およびＴ．Ｎａｋａｄａ、Ｈ．Ｏｈｂｏ、Ｔ．Ｗａｔａｎａｂｅ、Ｈ．Ｎａｋａｚａｗａ、Ｍ．ＭａｔｓｕｉおよびＡ．Ｋｕｎｉｏｋａ、Ｓｏｌａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｓｏｌａｒ Ｃｅｌｌｓ ４９、１９９７年、２８５）。

このアプローチにより、薄いＣｕ（Ｉｎ、Ｇａ）（Ｓｅ、Ｓ）_２表面層が、得られた傾斜状のＣｕ（Ｉｎ_１−ｘＧａ_ｘ）Ｓｅ_２構造の上に最終的には形成される。この表面層は傾斜が急峻になっており、Ｃｕ（Ｉｎ、Ｇａ）Ｓｅ_２構造への深さは約５０ｎｍである。

既に工業規模で適用されている上記硫化後工程の不利は次のようなものである：
（ｉ）そのような膜におけるセレン種と硫黄種との間の交換速度が遅い；
（ｉｉ）ソーラ・セル素子の開回路電圧はほんの僅かしか増大されない；
（ｉｉｉ）十分な程度に硫黄を取り込むには、高温で９０〜１２０分という長い反応時間が必要となるので、最終的に製造プロセスのコストが上昇する；
（ｉｖ）得られるアロイは不均質になるので、格子定数およびバンド・ギャップ値の効果的な制御が妨げられる。

Ｍ．Ｍａｒｕｄａｃｈａｌａｍ、Ｈ．Ｈｉｃｈｒｉ、Ｒ．Ｋｌｅｎｋ、Ｒ．Ｗ．Ｂｉｒｋｍｉｒｅ、Ｗ．Ｎ．ＳｃｈｆａｒｍａｎおよびＪ．Ｍ．Ｓｃｈｕｌｔｚ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６７（２６）、１９９５年、３９７８による論文では、均質性が改善されたＣｕ（Ｉｎ、Ｇａ）Ｓｅ_２薄膜は、ＣｕＩｎＳｅ_２およびＣｕＧａＳｅ_２の相が分離した混合物をアルゴン中で５００℃〜６００℃で６０〜１２０分間、ｉｎ ｓｉｔｕでアニーリングすることによって製造できることも実証されている。しかし、このような特定のアロイのオージェ深さ分布は依然として深さに対してＩｎおよびＧａ濃度に実質的なばらつきがあり、不均質なアロイを示すことがわかっている。

また、不活性雰囲気下でアニーリング後工程を行えば膜からＳｅがかなり失われることになり、Ｈ_２Ｓｅ／Ａｒ中で第２のアニーリング工程が必要となった。不活性雰囲気に加えＨ_２Ｓｅ／Ａｒ下でのこの付加的なアニーリング後工程は、プロセスの再現性を弱めるだけでなく、商業上引き合わないものにする。

シングル・ステージ技術
均質な五元アロイを製造する別の試みでは、複雑なシングル・ステージ技術が開発された。この技術では、すべての元素（Ｃｕ、Ｉｎ、Ｇａ、Ｓｅ、およびＳ）は個々の源からの高真空下で一定の流束で共蒸着されることが、Ｉ．Ｍ．Ｋｏｔｓｃｈａｕ、Ｈ．Ｋｅｒｂｅｒ、Ｈ．Ｗｉｅｓｎｅｒ、Ｇ．ＨａｎｎａおよびＨ．Ｗ．Ｓｃｈｏｃｋよる論文、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １６ｔｈ Ｅｕｒｏｐｅａｎ Ｐｈｏｔｏｖｏｌｔａｉｃ Ｓｏｌａｒ Ｅｎｅｒｇｙ Ｃｏｎｆｅｒｅｎｃｅ、２０００年５月１〜５日、英国グラスゴー、７２４〜７２７頁に開示されている。

この技術によってガリウムおよび硫黄の膜への取り込みの制御が可能となるので、アロイの格子定数が低減される。次に、五元アロイのバンド・ギャップ値が増大するので、最終的には完成されソーラ・セルデバイスの開回路電圧が大きくなる。しかし、０．４°〜５°の入射角におけるすれすれ入射角Ｘ線回折（ＧＩＸＲＤ）は、材料の表面とバルクとの間で格子定数が著しくずれることを示した。著者らはこの現象は層の表面では銅が少ないことが原因であると考え、これがアロイを均質なものでなく組成的に傾斜状にしていることを裏付けた。

現在驚くべきことに、セレン化反応が最後まで進んで、二元アロイが存在しない完全に反応した三元アロイが形成されることがないように、セレン化工程における三元アロイの形成を制御することによって上記の重大な問題は少なくとも部分的に克服または低減することができることが発明者によって認められた。

本発明の目的は新規な四元アロイおよび五元アロイを提供することにある。
本発明のさらなる目的は半導体膜として使用するのに適した新規な実質的に均質な四元アロイおよび五元アロイを提供することにあり、そのようなアロイを使用すれば、不均質なアロイを含んだ半導体膜に関する関連する不利の少なくとも一部が最小化される。

本発明によれば、以下の一般式（Ｉ）を有する四元以上のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイが提供される：
Ａ（Ｂ_１−ｘＣ_ｘ）（Ｄ_１−ｙＥ_ｙ）_２・・・・（Ｉ）
上式中：
ＡはＩＢ族元素；
ＢはＩＩＩＡ族元素；
ＣはＢとは異なるＩＩＩＡ族元素；
Ｄは第１のＶＩＡ族元素（以下、ＶＩＡ _１と呼ぶ）；
Ｅは第２のＶＩＡ族元素（以下、ＶＩＡ _２と呼ぶ）；
ｘおよびｙが同時にゼロではないと仮定すれば、ｘおよびｙの各々は独立して０から１まで変動し得る；
このアロイは、４０ｋＶのＣｕ線について、２６°〜２８°の２θ角において（１１２）主ピーク（２θ_{［１１２］}）を有するＸ線回折パターン（ＸＲＤ）によって特徴付けられ、０．２°〜１０°の視射角に対するすれすれ入射Ｘ線回折パターン（ＧＩＸＲＤ）が０．０６°未満の前記２θ_{［１１２］}角の絶対的なずれを表わす。

このアロイは単位セルの格子を含んだ結晶構造を有することが好ましく、結晶面はすべて０．０１未満のｄ間隔の変動を示す。
本発明の好適な実施形態では、ＸＰＳ深さ分布によって特徴付けられるようなアロイの元素Ａ、Ｂ、Ｃ、ＤおよびＥの元素濃度は、アロイ全体にわたって実質的に均質である。

五元アロイ
本発明の一実施形態では、式（Ｉ）中、ＡはＣｕ、ＢはＩｎまたはＡｌ、好適にはＩｎ、ＣはＧａ、ＤはＳｅ、ＥはＳである。ｘおよびｙはともに０より大きい。

五元アロイは式（ＩＩ）を有することが好ましい：
Ｃｕ（Ｉｎ_１−ｘＧａ_ｘ）（Ｓｅ_１−ｙＳ_ｙ）_２（ＩＩ）

本発明の好適な実施形態では、ｘは０．２５から０．３まで変動し得、ｙは０．０５から０．８まで変動し得る。

式（ＩＩ）のアロイは単位セルの格子を含んだ結晶構造を有することが好ましく、結晶面はすべて０．００１未満のｄ間隔の変動を示す。
２θ_{［１１２］}角の絶対的なずれは０．０１°未満であることが好ましい。

Ｃｕ、Ｉｎ、Ｇａ、ＳｅおよびＳの濃度は、ＸＰＳ深さ分布によって特徴付けられるようなアロイの深さにわたって一定であることが好ましい。

好適な実施形態では、式（ＩＩ）のアロイは、３．３１１７〜３．１８４０のｄ間隔で計測したときに、４０ｋＶのＣｕ線について、２６．９°〜２８°の２θ角において（１１２）主ピーク（２θ_{［１１２］}）を有するＸ線回折パターン（ＸＲＤ）によって特徴付けられ得る。

２θ_{［１１２］}ピークは実質的に対称であることが好ましい。好適な実施形態では、２θ_{［１１２］}ピークは２７．０°から２７．５°であり得る。

式（ＩＩ）のアロイは、そのバンド・ギャップが１ｅＶから２．４ｅＶまで、好適には１．１ｅＶから１．５ｅＶまで連続的にずれ得るという点でさらに特徴付けられ得る。
本発明の好適な実施形態では、Ｓ対Ｓｅ＋Ｓの原子比、すなわち、Ｓ／（Ｓ＋Ｓｅ） によって表される硫黄含有量は０．０５〜０．７にある。
本発明の好適な実施形態では、式（ＩＩ）のアロイは均質である。

四元アロイ
Ｃｕ（Ｉｎ、Ｇａ）Ｓｅ_２
本発明の別の実施形態では、ＡはＣｕ、ＢはＩｎ、ＣはＧａ、ＤはＳｅであり、ｙ＝０である。

四元アロイは式（ＩＩＩ）を有することが好ましい：
Ｃｕ（Ｉｎ_１−ｘＧａ_ｘ）（Ｓｅ）_２ （ＩＩＩ）
本発明の好適な実施形態では、ｘは０．２５〜０．３まで変動し得る。

式（ＩＩＩ）のアロイは単位セルの格子を含んだ結晶構造を有することが好ましく、この場合すべての結晶面は０．００６未満のｄ間隔の変動を示す。２θ_{［１１２］}角の絶対的なずれは０．０５°未満であることが好ましい。

Ｃｕ、Ｉｎ、ＧａおよびＳｅの濃度はＸＰＳ深さ分布によって特徴付けられるようなアロイの深さにわたって一定であることが好ましい。

本発明の好適な実施形態では、式（ＩＩＩ）のアロイは、３．３２３６〜３．２９９０のｄ間隔で計測したときに、４０ｋＶのＣｕ線について、２６．８°〜２７°の２θ角において（１１２）主ピーク（２θ_{［１１２］}）を有するＸ線回折パターン（ＸＲＤ）によって特徴付けられ得る。

この２θ_{［１１２］}ピークは実質的に対称であることが好ましい。本発明の好適な実施形態では、この２θ_{［１１２］}ピークは２６．８５°〜２６．９°になり得る。

式（ＩＩＩ）のアロイは、そのバンド・ギャップが１．１ｅＶ〜１．２ｅＶ、好適には１．１５ｅＶ〜１．１８ｅＶまで変動し得るという点でさらに特徴付けられ得る。

本発明の好適な実施形態では、Ｇａ対Ｇａ＋Ｉｎの原子比、すなわち、Ｇａ／（Ｇａ＋Ｉｎ） によって表されるガリウム含有量は０．２５〜０．３にある。

本発明の好適な実施形態では、式（ＩＩＩ）のアロイは実質的には均質である。
ＣｕＩｎ（Ｓｅ、Ｓ）_２
本発明のまた別の実施形態によれば、ＡはＣｕ、ＢはＩｎ、ＤはＳｅ、ＥはＳであり、ｘ＝０である。

四元アロイは式（ＩＶ）：
ＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２ （ＩＶ）
を有することが好ましい。
本発明の好適な実施形態では、ｙは０．１〜０．５まで変動し得る。

式（ＩＶ）のアロイは単位セルの格子を含んだ結晶構造を有することが好ましく、この場合すべての結晶面は０．００７未満のｄ間隔の変動を示す。２θ_{［１１２］}角の絶対的なずれは０．０６°未満であることが好ましい。

Ｃｕ、Ｉｎ、ＳｅおよびＳの濃度はＸＰＳ深さ分布によって特徴付けられるようなアロイの深さにわたって一定であることが好ましい。

本発明の好適な実施形態では、式（ＩＶ）のアロイは、３．３２３６〜３．２６４０のｄ間隔で計測したとき、４０ｋＶのＣｕ線について、２６．８０°〜２７．３°の２θ角において（１１２）主ピーク（２θ_{［１１２］}）を有するＸ線回折パターン（ＸＲＤ）によって特徴付けられ得る。

この２θ_{［１１２］}ピークは実質的に対称であることが好ましい。本発明の好適な実施形態では、この２θ_{［１１２］}ピークは２７．０°〜２７．２°であり得る。
式（ＩＶ）のアロイは、そのバンド・ギャップが１．０５ｅＶ〜１．２３ｅＶ、好適には１．１５ｅＶ〜１．２０ｅＶまで変動し得るという点でさらに特徴付けられ得る。

本発明の好適な実施形態では、Ｓ対Ｓ＋Ｓｅの原子比、すなわち、Ｓ／（Ｓ＋Ｓｅ） によって表されるＳ含有量は０．１〜０．５にある。
本発明の好適な実施形態では、式（ＩＶ）のアロイは実質的には均質である。

本発明の別の態様によれば、式（Ｉ）のアロイを含む半導体膜が提供される。この半導体膜は式（Ｉ）のアロイのための支持体、好適には基板を含むことが好ましい。
本発明の好適な実施形態では、基板はその上に金属層を含み得る。この金属層は、好ましくはＭｏ層であり得る。
式（Ｉ）のアロイを含む半導体膜は１．５〜２．０μｍの厚さを有し得る。

本発明のさらに別の態様によれば、式（Ｉ）のアロイを含んだ半導体膜を含む光起電力セル／ソーラ・セルが提供される。本発明の好適な実施形態では、この光起電力セル／ソーラ・セルの変換効率は８〜１５％である。

本発明のさらなる態様によれば、四元以上のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイ半導体膜を製造する方法が提供され、この方法は次の工程を含む：
ｉ．ＩＢ族金属およびＩＩＩＡ族金属の混合物を含む金属膜を与える工程；
ｉｉ．第１のＶＩＡ族元素（以下、前記第１のＶＩＡ族元素をＶＩＡ_１と呼ぶ）の源の存在下で、ＩＢ−ＶＩＡ_１族アロイおよびＩＩＩＡ−ＶＩＡ_１族アロイからなる群から選択された少なくとも１つの二元アロイおよび少なくとも１つの三元のＩＢ−ＩＩＩＡ−ＶＩＡ_１族アロイを含む第１の膜を形成するような条件下で、金属膜を熱処理する工程；
ｉｉｉ．第２のＶＩＡ族元素（以下、前記第２のＶＩＡ族元素をＶＩＡ_２と呼ぶ）の源の存在下で、ＩＢ−ＶＩＡ_１−ＶＩＡ_２族アロイおよびＩＩＩＡ−ＶＩＡ_１−ＶＩＡ_２族アロイからなる群から選択された少なくとも１つのアロイ、および工程（ｉｉ）の少なくとも１つの三元のＩＢ−ＩＩＩ−ＶＩＡ_１族アロイを含む第２の膜に第１の膜を転換するような条件下で、第１の膜を任意的に熱処理する工程；
ｉｖ．第１の膜または第２の膜のいずれかを熱処理して、ＶＩＡがＶＩＡ_１および／またはＶＩＡ_２であり得る四元以上のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイ半導体膜を形成する工程。

第１の膜の混合物は、ＩＢ−ＶＩＡ_１族アロイおよび／またはＩＩＩＡ−ＶＩＡ_１族アロイすべてと少なくとも１つの三元のＩＢ−ＩＩＩＡ−ＶＩＡ_１族アロイとのモル比が実質的に一定のままである安定した混合物であることが好ましい。

工程（ｉ）
工程（ｉ）の金属膜は基板上に設けることができる。この基板は上記方法の反応条件および熱処理工程下で不活性であることが好ましい。適した基板にはガラス、可撓性の金属箔またはポリマー箔等がある。基板は０．０５μｍ〜３．０μｍの厚さであることが好ましい。

この基板は任意的に金属層、好適には厚さが０．５〜１．０ ｍのＭｏ層で被覆されてよい。金属膜はこの金属層上に設けられることが好ましい。金属層は光起電力セルにおいて電気的コンタクト層として機能することもできる。

工程（ｉ）の金属膜は複数の金属の混合物を含み、一実施形態では、少なくとも２つの異なるＩＩＩＡ族金属を含むことが好ましい。

好適な実施形態では、工程（ｉ）の金属膜は、Ｃｕ、ＩｎおよびＧａ、好適にはＣｕ、ＩｎおよびＧａの組み合わせからなる群から選択された金属の混合物を含む。この金属は元素形態またはアロイ形態であり得る。ＣｕおよびＧａの源はアロイ、好適にはＣｕ_０．７５Ｇａ_０．２５のアロイであることが好ましい。金属膜はＣｕ−Ｉｎ−Ｇａアロイであることが好ましい。Ｇａに加えて重要なＩＩＩＡ族元素はＡｌおよびＴｌである。

本発明の別の実施形態では、工程（ｉ）の金属膜はＧａが存在しない場合に限りＣｕおよびＩｎの混合物を含む。この金属膜はＣｕ−Ｉｎアロイであることが好ましい。

本発明の好適な実施形態では、基板上に成膜されるＩＩＩＡ族元素の総量はＩＢ族元素とＩＩＩＡ族元素とのモル比が、例えば、Ｃｕ／（Ｉｎ＋Ｇａ）が０．７〜１．０、好適には０．８〜１．０、さらに好適には０．９０〜０．９５になるように十分なものになろう。

当該分野では周知の直流（ＤＣ）マグネトロン・スパッタリングなどの技術によって基板上にこの金属を堆積させて、厚さ０．６〜１μｍ、好適には厚さ０．６μｍになり得る金属膜を形成することができる。ＩＢ族金属およびＩＩＩＡ族金属、またはそれらのアロイを基板上に堆積させることのできる、例えば電着または電子ビーム蒸着などによる他の手段があることが理解されよう。

工程（ｉｉ）
工程（ｉ）の金属膜をＶＩＡ_１の源の存在下で熱処理する。ＶＩＡ_１はＳｅであることが好ましい。この源はＨ_２Ｓｅと好適には少なくとも１つの他のガス、好適にはＡｒなどの不活性ガスとの気体混合物を含むことがさらに好ましい。蒸気形態の元素のＳｅを用いてよいことも想起される。

少なくとも１つの他のガス、好適にはＡｒに対するＳｅのモル濃度は、０．０１〜１５モル％、好適には０．１〜１．０モル％であってよく、少なくとも１つの他のガスに対するＳｅの濃度は０．１２％であることが最も好適である。

本発明の一実施形態では、工程（ｉｉ）は反応温度が３００℃〜５００℃、好適には３５０℃〜４５０℃である反応条件下で実行される。

本発明の好適な実施形態では、工程（ｉ）の金属膜を上で定めた反応温度まで５〜３０分以内、好適には１０〜２０分以内に加熱する。

工程（ｉ）の金属膜を１０〜１２０分間、好適には１５〜９０分間、さらに好適には３０〜６０分間、ＶＩＡ_１元素の源に暴露することが好ましい。工程（ｉｉ）中の圧力を１０^４Ｐａ〜１０^５Ｐａ、好適には５×１０^４Ｐａ〜９×１０^４Ｐａに維持する。

本発明の一実施形態では、Ｓｅの源の存在下で工程（ｉ）の金属膜を熱処理して、ＣｕＳｅ、ＩｎＳｅおよびＧａ_２Ｓｅ_３を含む二元アロイと少なくとも１つの三元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイとの安定した混合物を含む第１の膜を形成する。

工程（ｉｉ）の第１の膜は５０原子％未満のＶＩＡ_１元素を有することが好ましい。第１の膜は第１の膜が５０原子％未満のＳｅを有するという点でＳｅが欠損していることがさらに好ましい。第１の膜は化学量論的に完全に反応した膜に必要な５０原子％に対して４３から４７原子％のＳｅ濃度を有することが好ましい。Ｓｅ／（Ｃｕ＋Ｇａ＋Ｉｎ）比は１未満であることが好ましい。

上に定めた方法の好適な実施形態では、本発明の工程（ｉｉ）を実行後、二元アロイと少なくとも１つの三元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイとの混合物が安定したままになるように確実にする条件下である処理工程に第１の膜を晒すことができる。

この条件には、ＶＩＡ_１元素の源を除去することにより混合物の安定性を維持することが含まれることが好ましい。好適な実施形態では、この条件には第１の膜を不活性雰囲気、好適にはアルゴンに５〜２０分間、好適には１０〜１５分間暴露することが含まれることもできる。第１の膜を好適には２００℃以下の温度まで冷却することもできる。

五元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイ半導体膜の形成方法
工程（ｉ）および（ｉｉ）
工程（ｉ）および（ｉｉ）は上記のように定められる。さらに具体的に言えば、工程（ｉ）は少なくとも１つのＩＢ族元素と、第１のＩＩＩＡ族元素（以下、この第１のＩＩＩＡ族元素をＩＩＩＡ_１と呼ぶ）と、第２のＩＩＩＡ族元素（以下、この第２のＩＩＩＡ族元素をＩＩＩＡ_２と呼ぶ）との混合物を含む金属膜を設ける工程を含む。工程（ｉｉ）は、ＩＢ−ＶＩＡ_１族アロイ、ＩＩＩＡ_１−ＶＩＡ_１族アロイ、およびＩＩＩＡ_２−ＶＩＡ_１族アロイからなる群から選択された二元アロイと２つの三元アロイ、すなわちＩＢ−ＩＩＩＡ_１−ＶＩＡ_１族アロイおよびＩＢ−ＩＩＩＡ_２−ＶＩＡ_１族アロイとの混合物を含んだ第１の膜を形成するような条件下で、ＶＩＡ_１の源の存在下で工程（ｉ）の金属膜を熱処理する工程を含む。

工程（ｉｉｉ）
本発明の一実施形態では、好適には、ＩＢ−ＶＩＡ_１−ＶＩＡ_２族アロイおよびＩＩＩＡ−ＶＩＡ_１−ＶＩＡ_２族アロイ、好適にはＩＩＩＡ_１−ＶＩＡ_１−ＶＩＡ_２族アロイおよびＩＩＩＡ_２−ＶＩＡ_１−ＶＩＡ_２族アロイからなる群から選択される少なくとも１つのアロイと、工程（ｉｉ）の少なくとも１つの三元のＩＢ−ＩＩＩＡ−ＶＩＡ_１族アロイとを含んだ第２の膜に第１の膜を転換するように、工程（ｉｉ）の第１の膜を第２のＶＩＡ_２族元素の存在下で熱処理する。

ＶＩＡ_２はＳの源であることが好ましい。本発明の好適な実施形態では、Ｓの源はＨ_２Ｓと少なくとも１つの不活性ガス、好適にはＡｒなどの不活性ガスとのガス状混合物を含む。

本発明の好適な実施形態では、少なくとも１つの不活性ガス、好適にはＡｒに対するＳのモル濃度は０．１から１０モル％まで、好適には０．３から０．５モル％の間で変動し得、最も好適には少なくとも１つの他のガスに対するＳの濃度は０．３５％である。

工程（ｉｉｉ）の熱処理は、５〜１０分間、好適には５分間、１００℃〜５００°、好適には４００℃〜５００°、さらに好適には４５０℃であり得る。
本発明の好適な実施形態では、ＩＢ族元素はＣｕ、ＩＩＩＡ_１族元素はＩｎ、ＩＩＩＡ_２族元素はＧａ、ＶＩＡ_１はＳｅ、ＶＩＡ_２はＳである。

第２の膜はＣｕ（Ｓｅ、Ｓ）、Ｉｎ（Ｓｅ、Ｓ）およびＧａ（Ｓｅ、Ｓ）からなる群から選択されたアロイの混合物、好適にはこれら３つ全部と、三元アロイ、すなわちＣｕＧａＳｅ_２およびＣｕＩｎＳｅ_２、好適にはこの両方とを含むことが好ましい。

工程（ｉｖ）
本発明の好適な実施形態では、ＩＢ−ＶＩＡ_１−ＶＩＡ_２族アロイ、ＩＩＩＡ_１−ＶＩＡ_１−ＶＩＡ_２族アロイおよびＩＩＩＡ_２−ＶＩ_１−ＶＩ_２族アロイからなる群から選択されたアロイの少なくとも１つが、工程（ｉｉ）の少なくとも１つの三元のＩＢ−ＩＩＩＡ−ＶＩＡ_１族アロイと反応して、２つのＩＩＩＡ族金属または２つのＶＩＡ族元素、すなわちＶＩＡ_１およびＶＩＡ_２のいずれかを含んだ四元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイの混合物を含む第３の膜を形成するように、４５０℃〜６００℃で、好適には５００℃〜５５０℃で、さらに好適には５００℃で、５〜１０分間、好適には５分間、Ｓの源の存在下で工程（ｉｉｉ）の第２の膜がアニーリングされ得る。

第３の膜はＩＢ−ＩＩＩＡ_１−ＶＩ_１−ＶＩＡ_２族アロイおよびＩＢ−ＩＩＩＡ_２−ＶＩＡ_１−ＶＩＡ_２族アロイからなる群から選択された四元アロイの混合物を含むことがさらに好ましい。第３の膜はＣｕＩｎ（Ｓｅ、Ｓ）_２およびＣｕＧａ（Ｓｅ、Ｓ）_２の混合物を含むことがさらに好ましい。ＣｕＩｎ（Ｓｅ、Ｓ）_２およびＣｕＧａ（Ｓｅ、Ｓ）_２の四元アロイは実質的に均質であることが好ましい。

５００°から６００°で、好適には５２０℃から５８０℃で、さらに好適には５５０°で１５〜９０分、さらに好適には３０分間、第３の膜をアニーリングして、一般式ＩＩを有する五元アロイを形成することが好ましい：
Ｃｕ（Ｉｎ_１−ｘＧａ_ｘ）（Ｓｅ_１−ｙＳ_ｙ）_２ ・・・・ （ＩＩ）
上式中、ｘは０．１〜０．５、好適には０．２５〜０．３で変動し得、ｙは好適には０〜１、さらに好適には０．０５〜０．７で変動し得る。

この五元アロイは実質的に均質であり、さらなる時間間隔、好適には１５分間アニーリングしてアロイの構造特性を最適化し得ることも好ましい。均質な膜は厚さ１．５μｍ〜２．０μｍになり得る。

四元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイ半導体膜の形成方法
四元のＣｕ（Ｉｎ、Ｇａ）Ｓｅ_２アロイ半導体膜
工程Ｉおよび工程ＩＩ
工程ｉおよび工程ｉｉは上に定めたようなものである。さらに具体的には、工程（ｉ）は少なくとも１つのＩＢ族元素、ＩＩＩＡ_１元素およびＩＩＩＡ_２元素の混合物を含んだ金属膜を与える工程を含む。工程（ｉｉ）はＩＢ−ＶＩＡ_１族アロイ、ＩＩＩＡ_１−ＶＩＡ_１族アロイ、およびＩＩＩＡ_２−ＶＩＡ_１族アロイからなる群から選択された二元アロイとＩＢ−ＩＩＩＡ_１−ＶＩＡ_１族アロイである三元アロイとの混合物を含む第１の膜を形成するような条件下で、ＶＩＡ_１の源の存在下で工程（ｉ）の金属膜を熱処理する工程を含む。

本発明の好適な実施形態では、第１の膜が、ＩＢはＣｕ、ＩＩＩＡ_１はＩｎ、ＩＩＩＡ_２はＧａ、およびＶＩＡ_１はＳｅであるＣｕＳｅ、ＩｎＳｅおよびＧａ_２Ｓｅ_３からなる群から選択された二元アロイと、単一の三元アロイ、すなわちＣｕＩｎＳｅ_２との安定した混合物を含むように、工程（ｉｉ）を３５０℃〜４５０℃、好適には、４００℃で実行する。ＣｕＧａＳｅ_２の形成が妨げられることが好ましい。

工程（ｉｖ）
本発明の一実施形態では、工程（ｉｉ）の第１の膜を第１の熱処理工程に晒し、次いでＩＢ−ＩＩＩＡ_１−ＩＩＩＡ_２−ＶＩＡ_１族アロイを形成するように、第２の熱処理工程に晒す。

本発明の好適な実施形態では、工程（ｉｖ）の第１の熱処理工程は、不活性ガス、好適にはＡｒを含んだ雰囲気下で工程（ｉｉ）の第１の膜を１００℃〜６００℃の反応温度まで加熱する工程を含む。工程（ｉｉ）の第１の膜を５分以内に反応温度まで加熱することが好ましい。

工程（ｉｖ）の第２の熱処理工程は、まず不活性雰囲気、好適にはＡｒの存在下で第１の膜をアニーリングする工程を含む。工程（ｉｉ）の第１の膜をまずＡｒを含んだ雰囲気下で、好適には１００℃〜６００℃、好適には２００℃〜５５０℃、さらに好適には５００℃〜５５０℃で１０〜６０分間、好適には１５〜３０分間アニーリングし、次にＶＩＡ_１元素の源の存在下で第２のアニーリングをすることが好ましい。

ＶＩＡ_１は工程ｉｉのようなＳｅであることが好ましい。工程（ｉｉ）の第１の膜をＳｅの源の存在下で好適には１０〜６０分間、さらに好適には３０分間、１００℃〜６００℃、好適には２００℃〜５５０℃、さらに好適には５００℃でアニーリングして、ＩＢはＣｕ、ＩＩＩＡ_１はＩｎ、ＩＩＩＡ_２はＧａ、およびＶＩＡ_１はＳｅである式（ＩＩＩ）の四元アロイを形成する：
Ｃｕ（Ｉｎ_１−ｘＧａ_ｘ）Ｓｅ_２・・・・（ＩＩＩ）
上式中、ｘは０．２５〜０．３０の間で変動し得る。

Ｓｅの源はＨ_２Ｓｅおよび少なくとも１つの他のガス、好適にはＡｒなどの不活性ガスの雰囲気であることが好ましい。少なくとも１つの他のガスに対するＳｅのモル濃度は０．１２％であることが好ましい。

本発明の好適な実施形態では、第１の膜（ｉｉ）を以下の連続工程に晒す；
（ａ）第１の膜をＡｒの不活性雰囲気の反応管で反応温度５００℃まで５分間加熱する；
（ｂ）第１の膜をＡｒを含んだ雰囲気の反応管で５００℃で少なくとも１５分間アニーリングする；
（ｃ）第１の膜をＡｒ中Ｈ_２Ｓｅ０．１２モル％存在下で５００℃で３０分間アニーリングする。
式（ＩＩＩ）の四元アロイは実質的に均質である。

四元のＣｕＩｎ（Ｓｅ、Ｓ）_２アロイ半導体膜
工程（ｉ）および（ｉｉ）
工程（ｉ）および（ｉｉ）は上記と同じものである。さらに具体的には、工程（ｉ）は少なくとも１つのＩＢ族元素およびＩＩＩＡ族元素の混合物を含む金属膜を与える工程を含む。工程（ｉｉ）は、ＩＢ−ＶＩＡ_１族アロイおよびＩＩＩＡ−ＶＩＡ_１族アロイからなる群から選択された二元アロイとＩＢ−ＩＩＩＡ−ＶＩＡ_１族アロイである三元アロイとの混合物を含む第１の膜を形成するような条件下で、ＶＩＡ_１の源の存在下で工程（ｉ）の金属膜を熱処理する工程を含む。

本発明の好適な実施形態では、ＩＢはＣｕ、ＩＩＩＡはＩｎ、およびＶＩＡ_１はＳｅである。工程（ｉ）の金属膜はＣｕ−Ｉｎアロイであることが好ましい。

本発明の好適な実施形態では、二元アロイおよび工程（ｉｉ）の三元アロイの混合物が確実に安定したままであるように、工程（ｉｉ）の第１の膜をある処理工程に晒す。ＶＩＡ_１元素の源を除去することが好ましい。また、工程（ｉｉ）の第１の膜を２００℃以下まで冷却してよい。

工程（ｉｉｉ）
この工程は実行されない。

工程（ｉｖ）
本発明の一実施形態では、工程（ｉｉ）の第１の膜を第１の熱処理工程に晒し、次いで、ＩＢ−ＩＩＩＡ_１−ＶＩＡ_１−ＶＩＡ_２族元素を形成するように工程（ｉｉ）の第１の膜がＶＩＡ_２の源の存在下でアニーリングされる第２の熱処理工程に晒す。

工程（ｉｖ）の第１の熱処理工程は１００〜６００℃、好適には２００〜５５０℃、およびさらに好適には５００〜５５０℃の反応温度まで１０〜６０分間、好適には１５〜３０分間、工程（ｉｉ）の第１の膜を加熱する工程を含む。

次に、工程（ｉｉ）の第１の膜をＶＩＡ_２の源の存在下でアニーリングする。
ＶＩＡ_２はＳであることが好ましい。工程（ｉｉ）の第１の膜を、Ｓの源の存在下で好適には１０〜６０分間、さらに好適には３０分間、２００℃〜６００℃、好適には２００℃〜５５０℃、さらに好適には５００℃でアニーリングして、ＩＢはＣｕ、ＩＩＩＡ_１はＩｎ、ＶＩＡ_１はＳｅ、ＶＩＡ_２はＳである式（ＩＩＩ）の四元アロイを形成する：
ＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２・・・・（ＩＶ）
上式中ｙは０．１〜０．５の間で変動し得る。

Ｓの源はＨ_２Ｓおよび少なくとも１つの他のガス、好適にはＡｒなどの不活性ガスの雰囲気であることが好ましい。少なくとも１つの他のガスに対するＳのモル濃度は０．３５％であることが好ましい。

本発明の好適な実施形態では、第１の膜（ｉｉ）を以下の連続工程に晒す；
（ａ）第１の膜を反応管で反応温度５００℃〜５５０℃まで１５〜３０分間加熱する；および
（ｂ）式（ＩＩＩ）の四元アロイを形成するように、Ａｒ（ｇ）に対するＳのモル濃度が０．３５であるＨ_２ＳおよびＡｒ（ｇ）の気体混合物の存在下で第１の膜をアニーリングする。
（ＩＶ）の四元アロイは実質的に均質である。

ここで以下の実施例を用いて本発明の実施形態を記載するが、それにより本発明の範囲を制限するものではなく、単に例示として用いたものである。実施例では添付図面を参照する。

本発明のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイを特徴付ける際に、以下の方法および個々の条件を用いた：
１．ＸＰＳ：ＡｌのＫα線を２０Ｗのビーム・エネルギーでＰｈｙｓｉｃｓ Ｅｌｅｃｔｒｏｎｉｃｓ（ＰＨＩ）Ｑｕａｎｔｕｍ ２０００ Ｓｃａｎｎｉｎｇ ＸＰＳシステムを利用したＸ線光電子分光法（ＸＰＳ）によりサンプルの濃度分布を決定した。スポット・サイズを１００μｍとし、アルゴン・イオン銃を２ｋＶで動作させる。
２．ＸＲＤ：ＣｕのＫα線（０．１５４０５６Å）を４０ｋＶおよび４０ｍＡにてＰｈｉｌｌｉｐｓ Ｘ’ｐｅｒｔ回折システムを用いてＸ線回折（ＸＲＤ）走査を記録した。
３．ＳＥＭ：垂直入射ビームが２０ｋＶであるＮｏｒａｎ ＥＤＳを備えたＪｅｏｌ ＪＳＭ ５６００走査型電子顕微鏡（ＳＥＭ）を用いて膜のモルフォロジおよび組成をそれぞれ試験した。
４．ＧＩＸＲＤ：ＣｕのＫα線（０．１５４０５６Å）を４０ｋＶおよび４０ｍＡでＰｈｉｌｌｉｐｓ Ｘ’ｐｅｒｔ ＰＷ３０４０−ＭＰＤシステムを用いて、すれすれ入射角ＸＲＤ（ＧＩＸＲＤ）によってサンプルの深さの関数である格子パラメータを決定した。
５．Ａ．Ｍ．１．５（１００ｍＷｃｍ^−２）の標準条件下で２５℃でソーラ・セルデバイスを測定した。量子効率測定値から個々のデバイスのスペクトル応答を決定した。スペクトル応答測定値の長波長カットオフ値から、対応する吸収膜のバンド・ギャップ値を導いた。

一般的な実験手順
光起電力セルが半導体膜、この場合はＩＢ−ＩＩＩＡ−ＶＩＡ族アロイ半導体膜を支持する基板を含むことは当業者には周知である。典型的には、半導体膜と反応せず、半導体の性質を変質させるものではない任意の適した基板を用いてよい。適した基板にはガラス、可撓性の金属箔またはポリマー箔等がある。

基板は０．０５〜３．０ｍｍの厚さを有してよく、得られる半導体膜の基板への接着性を増強するためおよび完成された光起電力デバイスにおいてコンタクトとして機能するために、多くの場合モリブデンの金属層で被覆される。

Ｍｏコーティングの厚さは一般に０．５〜１．０ ｍであり、０．１〜０．８Ｐａの作業圧でＤＣマグネトロン・スパッタリングによって基板上に成膜される。金属層の使用および蒸着に関連する当該分野で知られた多数の他の技術が存在し、例えば、２つ以上の層が存在してよく、またはモリブデンの代わりにクロムが用いられてよいことが理解されよう。

工程（ｉ）
実験のために、２ｍｍ厚のソーダ石灰ガラス基板を用いた。ホルダに設置した基板を超音波撹拌した石鹸水中で１０分間、やさしく動かすことによって基板を洗浄する。次に、冷たい脱イオン水の蛇口の下で数分間基板を保持して基板上の過剰な石鹸を確実に除去した。この後、超音波撹拌した脱イオン化した温水槽中で基板ホルダをやさしく動かすことによって基板を洗浄した。最後に、１２０℃に維持した炉内で乾燥窒素を用いて１０分間基板を乾燥させた。

乾燥したら、Ｍｏ層を基板上に蒸着させた。続いて、Ｃｕ（Ｉｎ_１−ｘＧａ_ｘ）Ｓｅ_２アロイ半導体膜およびＣｕ（Ｉｎ_１−ｘＧａ_ｘ）（Ｓｅ_１−ｙＳ_ｙ）_２アロイ半導体膜を作成するために、Ｃｕ、ＧａおよびＩｎの金属膜をＭｏ層上に共スパッタリングした。ＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２アロイ半導体膜を作成する場合、ＣｕおよびＩｎを基板上に共スパッタリングさせた。Ｍｏの蒸着、および共スパッタリングは、Ｍｏの３つの２２．８６ｃｍ（９インチ）の円形カソード（ターゲット）、純粋なＩｎおよびＣｕ_０．７５Ｇａ_０．２５アロイのターゲットを収容する蒸着チャンバからなるＤＣマグネトロン・スパッタリング・ユニットを用いて実行した。また、ＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２アロイ半導体膜を作成する場合は、ターゲットはＭｏ、ＣｕおよびＩｎとした。

少なくとも３時間、蒸着チャンバを５×１０^−５Ｐａのベース・プレッシャーまで真空排気する。Ａｒをプラズマ・ガスとして用いて、０．５Ｐａ〜０．７Ｐａの作業圧で基板を意図的に加熱することなくＭｏ層を蒸着させる。Ｍｏ層の総厚は１μｍとした。

五元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイを製造するための実験手順
図１は五元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイ半導体膜を製造するための本発明の方法の略図である。

工程ｉ
一般的な実験手順に定めたように工程（ｉ）を行った。さらに具体的には、Ｍｏ層の成膜後、減圧を中断せずに、０．３Ｐａの作業圧でＣｕ_０．７５Ｇａ_０．２５およびＩｎを共スパッタリングした。意図的に基板を加熱することなく、金属Ｃｕ、ＩｎおよびＧａの共スパッタリングも実行し、Ｃｕ−Ｇａ−Ｉｎアロイの混合を強化するために共スパッタリング中に基板を回転させた。Ｃｕ−Ｉｎ−Ｇａアロイの総厚は０．６μｍとし、Ｃｕ／（Ｉｎ＋Ｇａ）およびＧａ／（Ｇａ＋Ｉｎ）の原子比をそれぞれ０．９および０．２５に維持した。

工程ｉｉ
工程ｉの共スパッタリングした金属膜を有する基板を水平の石英管反応炉（以下、反応管と呼ぶ）に設置した。基板を黒鉛の基板ホルダ上に置いて、反応管内に設置した。確実に基板を均一に加熱するために黒鉛の基板ホルダを用いた。

工程ｉｉを実行する前に少なくとも２時間、２．６７×１０^−４Ｐａまで反応管を真空排気した。次に、反応管を加圧し、毎分１３００標準立法センチメートル（以下、ｓｃｃｍと呼ぶ）の一定のＡｒの流れを確立し、反応プロセスの間維持した。

不活性ガスの流れが一定になると、金属膜を有する基板の温度を以下の表１に記載の反応温度まで５分間で徐々に上げた。

二元アロイ、すなわちＣｕＳｅ、ＩｎＳｅおよびＧａ_２Ｓｅ_３と以下の三元アロイ、すなわち、ＣｕＩｎＳｅ_２およびＣｕＧａＳｅ_２との安定した混合物を含む第１の膜を形成するように、表１に記載の反応期間、表１に記載の反応温度まで基板を加熱しながら、反応ガス混合物（Ａｒ中０．１２モル％のＨ_２Ｓｅ）を反応管に通した。三元アロイの一方または両方が存在するかどうかは、工程ｉｉの反応温度に左右され、以下に示すように、４００℃ではＣｕＧａＳｅ_２は形成されない。

サンプル２００２５０−ａに関する表１に記載の反応条件下で作成した工程ｉｉの第１の膜のＸＲＤパターンである図２．１を参照すると、３つの二元アロイおよびＣｕＩｎＳｅ_２の混合物が存在することは明らかである。サンプル２００２５０−ａの反応条件下では、４００℃ではＣｕＧａＳｅ_２が形成されたことの証拠はない。

サンプル２００２５１−ａに関する以下の表１に記載の反応条件下で作成した工程ｉｉの第１の膜のＸＲＤパターンである図２．２を参照すると、反射［１１２］、［２２０／２０４］および［３１２／１１６］は、（ａ）ＣｕＩｎＳｅ_２に対応する比較的鋭く形成されたピーク位置および（ｂ）ＣｕＧａＳｅ_２および残りの二元アロイのＣｕＳｅおよびＧａ_２Ｓｅ_３の存在から生じる肩部分を含んでいる。

表１に定めた反応期間が完了すると、得られた安定した混合物の安定性をさらに維持するために、サンプルを処理工程に晒した。これは反応管内のＨ_２Ｓｅの流れを止め、サンプルを２００℃以下の温度まで急激に冷却することにより行った。サンプルを１５分間上記条件に保ち、反応管から確実にＨ_２Ｓｅ種を完全に除去した。

図２．１および２．２はともに、先行技術の場合のように、以下の表１に記載の反応条件が反応が完了するのを妨げ、これによりＣｕＳｅ、ＩｎＳｅおよびＧａ_２Ｓｅ_３の不存在下でＣｕＩｎＳｅ_２およびＣｕＧａＳｅ_２の完全に反応した三元アロイが形成する安定した混合物を示している。

セレン化反応の完了を妨げて完全に反応した三元アロイを形成するように、極端に低濃度のＳｅを用い、かつ低い温度を用いることによってＳｅの系を不足させれば、図２．１または２．２に示したような安定した混合物を得ることができると本発明者は考えた。

工程（ｉｉｉ）
次に、二元アロイがＳと反応して工程ｉｉの第１の膜を、スルホセレニド、すなわちＣｕ（Ｓｅ、Ｓ）、Ｉｎ（Ｓｅ、Ｓ）およびＧａ（Ｓｅ、Ｓ）と工程（ｉｉ）の三元アロイとの混合物を含む第２の膜に転換するように、上記表１の反応条件下で形成した工程（ｉｉ）の第１の膜を、反応管でＨ_２ＳおよびＡｒ（気体混合物中のＳのモル百分率はＡｒに対して０．３５％付近に維持する）の気体混合物中で４５０℃の反応温度で５分間加熱した。

サンプル２００５１−ａのＸＲＤパターン、特に工程（ｉｉｉ）のＸＲＤである図３を参照すると、Ｉｎ（Ｓｅ、Ｓ）が存在することがわかるが、Ｃｕ（Ｓｅ、Ｓ）およびＧａ（Ｓｅ、Ｓ）の残りのスルホセレニドは選択された２θ範囲には示されていない。

本発明者は約４５０℃の温度では、工程（ｉｉｉ）のＸＲＤに示したように、気体雰囲気中の既存のＳ種と工程（ｉｉ）の三元アロイとの反応（図３において２６．７１°のピーク１および２７．７５°のピーク２で示される）は実質的に重要ではないと考える。つまり、Ｓと三元アロイとの反応はこの特定の温度では重要ではない。

工程（ｉｖ）
次に、工程（ｉｉｉ）の第２の膜を反応管で次の熱処理工程に晒す：
（ａ）スルホセレニドが三元アロイと反応してＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２およびＣｕＧａ（Ｓｅ_１−ｙＳ_ｙ）_２（工程（ｉｖ）（ａ）のＸＲＤにおいて２７．０１°のピーク３および２８．０５°のピーク４で示した）の四元アロイを含んだ第３の膜を生成するように、工程（ｉｉｉ）の第２の膜を約５００℃で５分間熱処理する。

本発明者は工程ｉｉを４００℃で行い、かつＣｕＧａＳｅ_２が存在しない場合、この工程ではスルホセレニドが直接反応してＣｕＧａ（Ｓｅ_１−ｙＳ_ｙ）_２を形成するかもしれないと考える。しかし、そのような状況では、得られる四元アロイはより高いＳ濃度を含み、その結果、ピーク４は図３に示したものより高い２θ値にずれるであろう。

Ｓの工程（ｉｉ）の三元アロイとの反応は、スルホセレニドが無いこと、例えば、ＣｕＩｎＳｅ_２と反応してＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２を形成するということを示している図３の工程（ｉｖ）（ａ）のＸＲＤパターンにＩｎ（Ｓｅ、Ｓ）ピークが無いことによって示されている。

図３の工程（ｉｉｉ）のＸＲＤを図３の工程（ｉｖ）（ａ）のＸＲＤと比較すれば、三元アロイ（［１１２］ピーク１および２で示される）がスルホセレニドと反応して四元アロイＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２およびＣｕＧａ（Ｓｅ_１−ｙＳ_ｙ）_２（［１１２］ピーク３および４で示される）を含む第３の膜を形成したことが、次の２θのずれから明らかである。

位置１から３へ、および２から４への［１１２］ピークのずれの程度を三元アロイと反応するのに利用可能なスルホセレニドの体積分率によって決定した。また、スルホセレニドの体積分率は、工程（ｉｉ）の反応条件によって制御される、工程ｉｉの第１の膜に存在する二元アロイの体積分率に依存する。

安定した完全に反応した四元アロイが約５００℃で形成されると、反応プロセスは拡散制限になり、Ｈ_２Ｓ／Ａｒを５００℃で時間を延長してさらに反応させても、複合アロイの結晶状態およびＳ含有量に大きな影響を及ぼすことはない。

（ｂ）ＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２およびＣｕＧａ（Ｓｅ_１−ｙＳ_ｙ）_２の四元アロイが反応して五元のＣｕ（Ｉｎ_１−ｘＧａ_ｘ）（Ｓｅ_１−ｙＳ_ｙ）_２アロイ半導体膜（ｘは０．１〜０．５、好適には０．２５〜０．３の間で変動し得、ｙは０〜１、好適には０．０５〜０．５の間での間であり得る）を形成するように、工程（ｉｖ）（ａ）の第３の膜を反応管で５５０℃の温度で１５分間アニーリングする。四元アロイ状態から五元アロイ状態への転移（図３の工程（ｉｖ）（ｂ）のＸＲＤにおいて２７．２°のピーク５で示される）は、Ｈ_２Ｓとの反応の１０〜１５分以内に生じるが、典型的には、さらに１５分間アニーリングすることが五元アロイの構造特性を最適化するのに必要である。

Ｃｕ（Ｉｎ_１−ｘＧａ_ｘ）（Ｓｅ_１−ｙＳ_ｙ）_２の五元アロイ中の硫黄含有量は四元アロイＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２およびＣｕＧａ（Ｓｅ_１−ｙＳ_ｙ）_２の硫黄含有量に左右されること、およびｘおよびｙの値はスルホセレニドの体積分率に左右されることに注意することが重要である。実際、この関係は図１に示すように数学的に表すことができるので、最終的な五元アロイ中の硫黄含有量（すなわち、図１のｚの値）は個々の四元アロイ中の硫黄の濃度（すなわち、図１のｘおよびｙの値）によって決定される。数学的には、この依存性をｚ＝ｘ＋ｙ／２で表すことができる。最終的にはｚの値は五元アロイの［１１２］回折ピークの２θ値を、したがってアロイの格子定数およびバンド・ギャップを決定する。

この実験のために、両工程（ｉｉｉ）および（ｉｖ）をＨ_２Ｓ反応性ガス混合物中で連続的に行った。温度は４５０℃から５５０℃まで徐々に上昇させた。

両工程（ｉｉｉ）および（ｉｖ）が完了すると、反応管から有毒ガスを確実に完全に除去するために、反応管を２．６７×１０^−４Ｐａまで少なくとも２時間真空排気した。次に、反応管を加圧し、サンプルを取り出した。

本発明者は上に定めた方法を実行することによって、先行技術によって形成される半導体膜に比して特性が改善された実質的に均質な五元アロイ半導体膜が形成されると考える。

本発明の方法に従って作成したＣｕ（Ｉｎ_１−ｘＧａ_ｘ）（Ｓｅ_１−ｙＳ_ｙ）_２アロイ半導体膜の特性の考察
上の表１に記載のサンプルを工程（ｉｉｉ）および（ｉｖ）に晒して実質的に均質な半導体五元アロイを形成し、Ｃｕ／（Ｉｎ＋Ｇａ）、Ｇａ／（Ｇａ＋Ｉｎ）、およびＳ／（Ｓｅ＋Ｓ）原子比を参照してエネルギー分散Ｘ線分光法（ＥＤＳ）によって決定されるそれらの対応する化学組成を以下の表２に示す。以下の表２にはサンプル各々のバンド・ギャップ値のほか［１１２］回折ピークの位置も示す。

^†これらの試験はＡｒで希釈した０．１２％Ｈ_２ＳｅおよびＡｒで希釈した０．３５％Ｈ_２Ｓの一定流れの下で行った。五元アロイの［１１２］ピークの２θ位置をＣｕ管を用い４０ｋＶでＧＩＸＲＤによって測定した。これに対応するバンド・ギャップ値を量子効率測定値から算出した。^‡工程ｖｉ（ｂ）の時間間隔を９０分まで引き伸ばした。

表２の最初の４つのサンプルを比較すると、本発明の工程ｉｉの条件が表のＳ／（Ｓ＋Ｓｅ）列に例示した硫黄取り込みの程度に影響を及ぼすことが明らかである。したがって、工程ｉｉの条件を変えれば、本発明の工程（ｉｉｉ）中の次の反応速度が変更され、その結果、最終のＣｕ（Ｉｎ_０．７５Ｇａ_０．２５）（Ｓｅ_１−ｙＳ_ｙ）_２半導体膜中の硫黄取り込みが変化することになる。

サンプル２００２５０−ａおよび２００２５１−ａを比較すれば、工程ｉｉの反応温度が４００℃〜４５０℃まで上昇することで、如何に硫黄取り込みが大幅に減少し、故に［１１２］回折ピークがより小さい角度へずれるかがわかる。

最後の２つのサンプル（すなわち、２００２５１−ａおよび２００２５２−ａ）の場合、工程ｉｉの反応条件を一定に維持したが、上記工程（ｉｖ）（ｂ）で得られた複合アロイをアニーリングする反応期間は３０分から９０分まで延長した。

これらのサンプルを比較すれば、Ｈ_２Ｓ／Ａｒ雰囲気下で３０分を超えてさらなる期間アニーリングしても硫黄取り込みの程度にはごく小さな影響しか及んでいないことは明白である。

したがって、これは実質的に均質な五元アロイがＨ_２Ｓ／Ａｒ中で５５０℃でアニーリングして僅か３０分後に形成されたことを示している。完全に反応した均質な五元アロイが生成されると、反応プロセスは拡散が制限になり、さらなる硫黄の取り込みはセレン種の置換を介して生じることが必要になることもさらに示唆している。

図４．１および４．２は上の表２に記載のサンプル２００２５１ａおよび２００２５０ａの［１１２］反射のすれすれ入射Ｘ線回折（ＧＩＸＲＤ）パターンである。この特徴付け方法では、入射角の量が小さくなれば、Ｘ線ビームの進入深さが小さくなる。０．２°〜１０°の散乱角がサンプルの表面とバルクとの間に格子定数のずれが実質的にないことを示していることに注意することが重要であり、これは五元アロイが均質であることを裏付けるものである。工程ｉｉ条件が変われば、［１１２］回折ピークの２θ位置は大幅にずれることも同じく重要である。複合アロイすべてにおいてガリウム含有量は実質的に一定であるので、この相対的なずれの原因は硫黄取り込みの程度の変動である。以下の表３は２θ角の種々のずれを示し、表４は対応する表２のいくつかの五元アロイのｄ間隔のずれを示している。

ｄ間隔の全体的なずれは、本発明の方法に従って作成したサンプルのアロイ半導体膜が単位セルの格子を含む結晶構造によって特徴付けられることを示しており、全結晶面は０．００１未満のｄ間隔の変動を示している。

図５は、サンプル２００３０７８−ａに関する表２の工程（ｉｖ）の条件下で、（ｉ）まずセレン化を行い、次に（ｉｉ）硫化したＣｕＩｎ_０．７５Ｇａ_０．３前駆体の［１１２］回折ピークの位置を示している。Ｓ含有量（すなわち、Ｓ／Ｓｅ＋Ｓ＝０．７）が高い五元アロイ（サンプル２００３０７８−ａ）を生成するために、セレン化／硫化中の実験条件を操作した。２６．６０°のピーク（ｉ）はセレン化後のＣｕＩｎＳｅ_２の予測された［１１２］ピーク位置である。プロセスのこの段階でピークが非対称的な挙動になっているのはＧａが傾斜になっていることによる。

しかし、［１１２］ピーク位置が硫化後に２７．８°の角度までずれていることに注意することが重要である。ベガード則を用い、Ｇａ濃度が約２５％であると仮定すれば、これはＳ含有量が約７０％であること、故に均質なＣｕ（Ｉｎ_０．７Ｇａ_０．３）（Ｓｅ_０．３Ｓ_０．７）_２アロイに相当する。これらの組成をＥＤＳ測定値によって確認した。ピーク（ｉｉ）は対称になっており、組成の幅の広がりは認められないことに注意することが特に重要である。ＱＥ測定値から決定されたサンプル２００３０７８−ａのバンド・ギャップは１．４ｅＶ（図７を参照）である。このバンド・ギャップは最適な変換効率のためには高過ぎるかもしれないが、高濃度のＳを含む膜であっても均質な材料を生成することができることは上記から明白である。

図８は上記方法で作成した種々の均質なＣｕ（Ｉｎ、Ｇａ）（Ｓｅ、Ｓ）_２の［１１２］ピーク位置、さらに具体的には、サンプル２００３０７６−ｃ、サンプル２００２５１−ａおよびサンプル２００２５０−ａの［１１２］ピーク位置を示している。前駆体のＧａ濃度は一定であると再度仮定し、表２に示すようにセレン化／硫化反応条件を操作してＳ取り込みの程度を、すなわち格子パラメータを制御する。

図８からは［１１２］ピークの位置は２６．９°〜２７．４°の間で変動しており、これはサンプル２００３０７６−ｃ、サンプル２００２５１−ａおよびサンプル２００２５０−ａについて表２に示したように０．０５〜０．４のＳ／Ｓｅ＋Ｓ原子比に相当することがわかる。後者の値をベガード則から再度推定し、均質な五元アロイおよび０．２５のＧａ／Ｇａ＋Ｉｎ比を仮定する。これに対応するバンド・ギャップ値のずれは、これらの特定のアロイについては１．１ｅＶ〜１．３ｅＶである。図９は、例えば、均質なＣｕ（Ｉｎ_０．７５Ｇａ_０．２５）（Ｓｅ_０．７５Ｓ_０．２５）_２アロイ、すなわちサンプル２００２５１−ａに関する典型的なＱＥ曲線を示しており、［１１２］ピーク位置は２７．２°近傍にある。図１０はバンド・ギャップ値をＳ／Ｓｅ＋Ｓ比の関数としてグラフで示している。

図１１、１２および１３は実施例１で作成したＣｕ（Ｉｎ、Ｇａ）（Ｓｅ、Ｓ）_２アロイ半導体薄膜の典型的な表面モルフォロジを示しており、Ｓ含有量、故にバンド・ギャップが変動する。図１１（サンプル２００２５１−ａ）の場合、［１１２］ピークの位置は２７．２°にあり、これに対応するバンド・ギャップは１．２０ｅＶである（図９を参照）。図１２のアロイ（サンプル２００２５０−ａ）の［１１２］ピーク位置は２７．４°にある。図１３はアロイの構造的特徴を示しており、［１１２］ピーク位置は２７．８°近傍にあり（サンプル２００３０７８−ａ）、図７に示すように対応するバンド・ギャップ値は１．４ｅＶである。

図１１、１２および１３からは、得られたアロイは典型的な約１μｍの粒径の比較的均一な表面モルフォロジを有することがわかる。

図１４はサンプル２００２５１−ａの元素Ｃｕ、Ｉｎ、Ｇａ、Ｓｅ、およびＳの濃度の深さ分布である。サンプルの性質が実質的に均質であることがその分布に示されており、アロイ中の元素の濃度はＭｏ金属層まで実質的に一定である。

本発明の方法で作成した実質的に均質な五元アロイ半導体膜を含んだ種々のソーラ・セルデバイスの開回路電圧の決定
標準的なセル作製手順に従って、５０ｎｍのＣｄＳバッファ層および５０ｎｍの真性のＺｎＯ／１５０ｎｍのインジウムスズ酸化物（ＩＴＯ）窓層を含んだソーラ・セルデバイスを作製した。ガラス／Ｍｏ／Ｃｕ（Ｉｎ、Ｇａ）（Ｓｅ、Ｓ）_２／ＣｄＳ／ＺｎＯセル構造体を、シミュレーションした２５℃のＡ．Ｍ．１．５条件で評価した。表２に示すように工程ｉｉの反応条件を変えることによって、実質的に均質な五元アロイのバンド・ギャップ値を変えた。対応するセル・パラメータを以下の表５に記載する。

変換効率はサンプル・アロイのバンド・ギャップに非常に関連し、８％〜１５％の間で変動するが、最良のデバイスはバンド・ギャップが最低のものである（サンプル２００３７５−ｂ）。すべてのデバイスの開回路電圧（Ｖ_ｏｃ）は６００ｍＶを超えた。また、サンプル２００２５１−ａの上記反応条件下で作成した五元アロイ半導体膜を含んだ２４個の光起電力セルを作製した。これらセルのＶ_ｏｃ値は６００〜６４０ｍＶ（図６を参照）の範囲の値に制限され、これは本発明の方法に再現性がある証拠であると本発明者は考える。

四元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイを製造するための実験手順
工程（ｉ）
工程ｉは一般的な実験手順に記載のものと同じである。さらに具体的には、減圧を中断せずに、Ｍｏ層を蒸着させた後、Ｃｕ_０．７５Ｇａ_０．２５およびＩｎを作業圧０．３Ｐａで共スパッタリングした。また、意図的に基板を加熱することなく共スパッタリングを行い、Ｃｕ−Ｇａ−Ｉｎアロイの混合を強化するために共スパッタリング中は基板を回転させた。Ｃｕ−Ｉｎ−Ｇａアロイの総厚を０．６μｍとし、Ｃｕ／（Ｉｎ＋Ｇａ）およびＧａ／（Ｇａ＋Ｉｎ）の原子比をそれぞれ０．９および０．２５に維持した。

工程ｉｉ
この場合、上記実験１の工程ｉｉに記載のものと同じ方法に従ったが、二元アロイおよびＣｕＩｎＳｅ_２のみの安定した混合物を含んだ第１の膜を形成するように、反応温度は４００℃に維持した。

本発明者は四元アロイ半導体膜を製造する場合、均質な四元アロイを得るように、第２の三元アロイ、すなわちＣｕＧａＳｅ_２の形成を阻止することが重要であると考える。これは反応温度を４００℃に維持することによって達成された。

上記のように、Ｈ_２Ｓｅの流れを終了させ、第１の膜を１００℃以下まで冷却する処理に工程ｉｉの第１の膜を晒し、混合物の安定性を維持する。この場合のＡｒの流れは、再び確実にＨ_２Ｓｅ種を完全に除去するために少なくとも１５分間維持した。

工程（ｉｉｉ）
四元アロイ半導体膜を製造する場合は、この工程は実行されない。

工程（ｉｖ）
第１の膜を以下の連続工程に晒す：
（ａ）工程（ｉｉ）の第１の膜をＡｒの不活性雰囲気の反応管で反応温度５００℃まで５分間加熱する；
（ｂ）工程（ｉｉ）の第１の膜をＡｒを含んだ雰囲気の反応管で５００℃で少なくとも１５分間アニーリングする；
（ｃ）第１の膜をＡｒ中で０．１２モル％のＨ_２Ｓｅ存在下で５５０℃で３０分間アニーリングして、ｘが０．２５〜０．３である均質な四元のＣｕ（Ｉｎ_１−ｘＧａ_ｘ）Ｓｅ_２アロイ半導体膜を形成する。

五元アロイを形成する場合のように、反応管から有毒ガスを確実に完全に除去するために、反応管を２．６７×１０^−４Ｐａまで少なくとも２時間真空排気した。次に、反応管を加圧し、サンプルを取り出した。

再び、本発明者は実施例２に記載の反応条件および方法に従うことによって、実質的に均質なＣｕ（Ｉｎ_１−ｘＧａ_ｘ）Ｓｅ_２半導体膜を形成することができると考える。
３種のサンプルを実験２に記載の条件下で作成した。反応条件およびＣｕ／（Ｉｎ＋Ｇａ）およびＧａ／（Ｇａ＋Ｉｎ）原子比を参照してエネルギー分散Ｘ線分光法（ＥＤＳ）により決定されたそれらの化学組成を、以下の表６に記載する。

^†これらの試験は工程（ｉｉ）のＡｒで希釈した０．１２％Ｈ_２Ｓｅおよび工程（ｉｖ）（ｃ）のＡｒで希釈した０．１２％Ｈ_２Ｓｅの一定の流れの下で行った。五元アロイの［１１２］ピークの２θ位置をＣｕ管を用いて４０ｋＶでＧＩＸＲＤによって測定した。これに対応するバンド・ギャップ値を量子効率測定値から算出した。

以下表７には、上記サンプルの全体的な２θのずれを示し、表８には、対応するｄ間隔の全体的ずれも示す。

ｄ間隔の全体的なずれは、本発明の方法に従って作成したサンプルのアロイ半導体膜が単位セルの格子を含む結晶構造によって特徴付けられることを示しており、全結晶面は０．０６未満のｄ間隔の変動を示す。

本発明の方法により作成した四元アロイの均質な特性をさらに例示するために、先行技術のサンプルを作成し、その特徴を実施例２に記載の方法で作成したサンプルと比較した。

図１５．１および１５．２はＸＲＤパターンであり、典型的な傾斜になった四元アロイ（先行技術のサンプル）および均質な四元アロイ（すなわち、サンプル２００２５９−ａ）の結晶の特徴をそれぞれ示し、アロイは以下に記載の方法で作成したものである。いずれの場合も、４０ｋＶのＣｕのＫα線で測定した。

傾斜になった四元アロイ（先行技術のサンプル）（図１５．１のＸＲＤパターンを参照）の場合、アロイをＨ_２Ｓｅ存在下で５分未満で急速に５００℃まで加熱し、次に、Ａｒ中５モル％のＨ_２Ｓｅ中で５００℃で６０分間アニーリングした。この手順によってＩｎリッチ相とＧａリッチ相と間には相当な程度の相互拡散が生じ、ＸＲＤ分析は傾斜になったＣｕ（Ｉｎ_ｘＧａ_１−ｘ）Ｓｅ構造体が存在することを示した。この現象は［１１２］、［２２０／２０４］および［３１２／１１６］回折ピークの非対称的な幅の広がりにより示される。この点で、２６．６５°における［１１２］回折ピークの位置は依然として純粋なＣｕＩｎＳｅ_２相の格子パラメータを表すが、肩部はＣｕＧａＳｅ_２のピーク位置までずっと延びるＧａの量の増大によるものであることに注意することが重要である。したがって、吸収膜の表面は純粋なＣｕＩｎＳｅ_２を含んでおり、ガリウムはＭｏのバック・コンタクトに向かって徐々に増大すると仮定することが合理的である。

この第２のサンプル、すなわち、サンプル２００２５９−ａは表６の実施例２の工程ｉ、ｉｉおよび（ｉｖ）に記載の実験条件に基づいて作成した。二元アロイの反応速度を制御するために、Ａｒ中のＨ_２Ｓｅが０．１２モル％という極度に低いガス濃度を用いて工程ｉｉを４００℃で実行した。反応期間は３０分に固定した。反応ゾーンからＳｅ種を完全に除去した後、第１の膜をＡｒ存在下で５００℃の温度で１５分間アニーリングし、その後直ちにＡｒ中０．１２モル％のＨ_２Ｓｅで３０分間アニーリング工程を行った。

図１５．２に示したサンプル２００２５９−ａのＸＲＤ試験から、得られた膜は均質で、材料が全く分離していないことがわかった。［１１２］、［２２０／２０４］および［３１２／１１６］ピークが急峻ではっきりとしていることは、高い結晶品質であることを示す。［１１２］ピーク位置が（図１５．１に示したような）純粋なＣｕＩｎＳｅ_２に典型的である約２６．６５°から２θ値の２６．８５°まで増大していることに注意することも重要である。より大きな２θ値に向かう［１１２］ピークの後者のずれは、四元系のＧａ含有量の増大による格子定数の低減に一致する。より高い２θ値に向かう回折ピークのこのずれの程度はベガード則にまさに一致し、均質な材料およびＧａ／（Ｇａ＋Ｉｎ）原子比は０．２５近傍になる。

図１６は０．５°〜１０°の入射角におけるサンプル２００２５９−ａの［１１２］ピークのＧＩＸＲＤパターンを示す。入射角が小さくなればＸ線ビームの進入深さが減少することが再度理解されよう。図１６からは０．５°〜１０°の散乱角は表面材料とバルク材料との間で格子定数のずれが実質的になく、これは膜は組成的に傾斜になっているのではなく均一であることを裏付けていることに注意することが重要である。

四元アロイの深さ方向の組成的特徴をＸ線蛍光法（ＸＲＦ）によって求めた。この特徴付け方法では、サンプルを臭素−メタノールで繰り返しエッチングし、各エッチング工程の後に残っている材料のＸＲＦのＫ_α１、２線強度を測定した。これらの分析から、先行技術のサンプルおよびサンプル２００２５９−ａの化学組成を膜厚のほぼ全体を通して評価することができる。

図１７．１は図１５．１の組成的に傾斜になった先行技術のＣｕ（Ｉｎ_０．７５Ｇａ_０．２５）Ｓｅ_２アロイ膜の深さ方向の組成の均一性を示している。図１７．１からＣｕおよびＳｅの元素濃度は膜の厚さ全体にわたって実質的に一定なままであったことに注意することが重要である。さらにいっそう重要なことは、連続的なエッチング工程後の残りの材料は徐々にガリウムリッチになるが、インジウムについては反対の傾向が観察されたことがわかる。得られたＧａ／（Ｇａ＋Ｉｎ）の原子比はエッチング前のサンプルの０．２８から最後のエッチング工程後の０．７５まで値が増大している。サンプル深さに対してＧａ／（Ｇａ＋Ｉｎ）原子比がこのように連続的に増大していることは、図１５．１のＸＲＤ試験において観察されたＣｕ（Ｉｎ_ｘＧａ_１−ｘ）Ｓｅ_２相が傾斜になっていることと一致する。

図１７．２はサンプル２００２５９−ａの深さ方向の組成的特性を示している。Ｃｕ、Ｉｎ、ＧａおよびＳｅ濃度はこれらの特定の四元アロイの層厚全体にわたって実質的に一定のままであったことがわかる。したがって、このような結果は図１５．２に示したＸＲＤデータと一致しており、この成長プロセスがＣｕ（Ｉｎ_ｘＧａ_１−ｘ）Ｓｅ_２相のガリウムおよびインジウムの傾斜化を排除し、均質な四元アロイが得られたことを裏付けている。

サンプル２００２５９−ａの均質性は図１８の濃度分布に示されており、元素Ｃｕ、Ｉｎ、ＧａおよびＳｅの濃度はサンプル・アロイを通して実質的に一定である。

四元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイの製造−ＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２の製造のための実験手順
工程ｉ
この場合、Ｇａも含んだ先の場合とは異なり、ＣｕおよびＩｎのみを含む金属膜を作成した。さらに具体的には、Ｌｅｙｂｏｌｄ Ｚ６５０ ＤＣ Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒｉｎｇ Ｓｙｓｔｅｍを用いてＣｕおよびＩｎの金属前駆体を基板上に共スパッタリングした。このシステムは３つの別個のターゲット（すなわち、Ｍｏ、Ｃｕ、およびＩｎ）を収容し、ＣｕおよびＩｎの相互混合を促進するために蒸着中に基板を連続して回転させた。５Ｎの純粋なＭｏターゲットから作業圧０．３Ｐａ〜０．７ＰａでＭｏバック・コンタクト（厚さ約１μｍ）をスパッタリングした。このＭｏ膜を真空で室温まで冷却し、次に５Ｎの純粋なＣｕおよびＩｎターゲットからＣｕおよびＩｎ層を共スパッタリングした。銅−インジウム・アロイの総厚を０．６μｍとし、個々の蒸着プロセス中、Ｉｎ出力を１．０〜１．４Ｗ．ｃｍ^−２の間で変えながらＣｕ出力を０．７２Ｗ．ｃｍ^−２の一定に保つことによって、０．８５〜０．９の所望のＣｕ／Ｉｎの原子比が得られた。Ｃｕ−Ｉｎ層すべてを作業圧０．５Ｐａで蒸着させた。

工程ｉｉ
この場合、実施例２に記載のものと同様の方法を用いた。ＣｕおよびＩｎ前駆体を含んだ金属膜を反応管に入れ、大気残存物の痕跡をすべて除去するために１×１０^−４Ｐａまで真空排気した。反応ガス混合物（Ａｒ中のＨ_２Ｓｅ約０．１２％）を反応管に流しながら、基板を３５０℃〜４５０℃で１０〜６０分間加熱してＩｎＳｅ、ＣｕＳｅおよびＣｕＩｎＳｅ_２の安定した混合物を含んだ膜を形成した。

金属膜をセレン化した直後に、第１の膜を急速冷却し、安定した混合物を維持するようにガス混合物の流れを遮断した。

工程（ｉｉｉ）
四元アロイ半導体膜を製造する場合、この工程は実行されない。

工程（ｉｖ）
工程（ｉｖ）の熱処理には、まず工程（ｉｉ）の第１の膜を５００〜５５０℃の所望の反応温度まで少なくとも３０分以内に熱処理する工程を含む。

次に、工程（ｉｉ）の第１の膜を引き続きＡｒ中のＨ_２Ｓの気体混合物（Ａｒ中Ｈ_２Ｓは０．３５モル％）の存在下で約５５０℃の温度で３０分間アニーリングした。

上記工程中、ＣｕＳｅおよびＩｎＳｅの既存の二元アロイはＳと反応してＣｕ（Ｓｅ、Ｓ）およびＩｎ（Ｓｅ、Ｓ）のスルホセレニドを形成し、次にこのスルホセレニドはＣｕＩｎＳｅ_２の三元アロイと反応してＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２アロイ半導体膜を形成する。

五元アロイを形成する場合のように、反応管から有毒ガスを確実に完全に除去するために、反応管を圧力２．６７×１０^−４Ｐａまで少なくとも２時間真空排気した。次に、反応管を加圧し、サンプルを取り出した。

再度、本発明者は実施例３に記載の反応条件および方法に従うことによって、実質的に均質なＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２半導体膜を形成することができると考える。
３種のサンプルを実験３に記載の条件下で作成した。反応条件およびＣｕ／ＩｎおよびＳ／（Ｓｅ＋Ｓ）原子比を参照してエネルギー分散Ｘ線分光法（ＥＤＳ）により決定されたそれらの化学組成を、以下の表９に記載する。

以下の表１０には、上記サンプルの全体的な２θのずれを示し、表１１には、対応するｄ間隔の全体的ずれも示す。

^†これらの試験は工程（ｉｉ）のＡｒで希釈した０．１２％Ｈ_２Ｓｅおよび工程（ｉｖ）のＡｒで希釈した０．３５％Ｈ_２Ｓの一定の流れの下で行った。五元アロイの［１１２］ピークの２θ位置をＣｕ管を用いて４０ｋＶでＧＩＸＲＤによって測定した。これに対応するバンド・ギャップ値を量子効率測定値から算出した。

ｄ間隔が全体的にずれていることは、本発明の方法に従って作成したサンプルのアロイ半導体膜が単位セルの格子を含む結晶構造によって特徴付けられることを示しており、全結晶面は０．００７未満のｄ間隔の変動を示す。

本発明の方法により作成した四元アロイの均質な特性をさらに例示するために、先行技術のサンプルを作成し、その特徴を実施例３に記載の方法で作成したサンプル、すなわちより具体的には２００２５９−ｃと比較した。

第１のサンプルを先行技術の条件下で作成した。この条件では、ＣｕおよびＩｎを含んだ金属膜を４５０℃で６０分間セレン化して完全に反応したＣｕＩｎＳｅ_２膜を生成した。次に、サンプルを引き続き５５０℃で３０分間硫化した。

図１９はサンプル２００２５９−ｃのＸＲＤパターンを示す。先行技術の反応プロセスでは２つの別個の三元の相、すなわちＣｕＩｎＳｅ_２およびＣｕＩｎＳ_２が形成されたことに注意することが重要である。２６．６８°における［１１２］回折ピークの位置はＣｕＩｎＳｅ_２の格子定数を表し、２７．８４°におけるピーク位置はＣｕＩｎＳ_２の格子定数を表す。２７°近傍で弱い反射が存在していることは、四元のＣｕＩｎ（Ｓｅ、Ｓ）_２の相が形成されたことを表す。この変則的な成長挙動は硫化中のサンプルからＳｅが制御されずに外部へ拡散した結果、Ｓが急速に取り込まれたことに関連する。これによって最終的には、大半が分離したＣｕＩｎＳｅ_２およびＣｕＩｎＳ_２の相を含んだアロイが形成された。６０分以上硫化を行う極端な場合、サンプルからは完全にＳｅがなくなり、ＣｕＩｎＳ_２アロイが形成された。ＳＥＭ試験（図２０）は予測された不均質なアロイの不均一な構造的性質を明らかにした。典型的には、これらの膜は細粒材料に埋め込まれた大きな滑らかな面のクリスタライトからなる。

図２１はＣｕＩｎ（Ｓｅ_０．７Ｓ_０．３）_２アロイ（サンプル２００２５９−ｃ）のＳＥＭ顕微鏡写真である。このアロイ膜は約１μｍの典型的な粒径を有する緻密で比較的均一な構造によって特徴付けられる。図２２はサンプル２００２５９−ｃの（１１２）反射を示している。比較のために、単相のＣｕＩｎＳｅ_２およびＣｕＩｎＳ_２の（１１２）反射の理論的に予測される２θ位置を図２２に点線で示す。ＣｕＩｎ（Ｓｅ、Ｓ）_２膜の（１１２）反射が純粋なＣｕＩｎＳｅ_２の約２６．６３°からＳ取り込み後の２７．１°まで増大したことに注意することが重要である。この現象はＳｅがＳ種と均質に置換されるためにアロイのｄ間隔が低減することと直接関連する。この回折ピークは、図１９の場合のような組成の幅の広がり、すなわちピークの分割のない、程度の高い対称性があることも示している。

図２３はサンプル２００２５８−ｂの濃度分布であり、元素Ｃｕ、Ｉｎ、ＳｅおよびＳの濃度がアロイの深さにわたってＭｏ層まで実質的に一定であるという点でサンプル・アロイが実質的に均質であることを表している。

図２４はサンプル２００２６３−ｂのＧＩＸＲＤパターンであり、サンプルが実質的に均質で、０．５°〜１０°の視射角に対して４．６％の絶対的な２θのずれを有することを示している。

上記は本発明の実施形態に過ぎず、主張されるような本発明の範囲および精神から逸脱せずに詳細における多くの変更が可能であることが理解されよう。

本発明の五元のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイ半導体膜を製造する方法を示す略図である。 実施例１の工程ｉｉに従って形成された第１の膜のＸ線回折スペクトルを示すグラフであり、より具体的にはサンプル２００２５０−ａの第１の膜のＸＲＤパターンである。 実施例１の工程ｉｉに従って形成された第１の膜のＸ線回折スペクトルを示すグラフであり、より具体的にはサンプル２００２５１−ａの第１の膜のＸＲＤパターンである。 工程（ｉｉ）ならびに工程（ｉｖ）（ａ）および（ｉｖ）（ｂ）におけるサンプル２００２５１−ａの三元アロイ状態から四元および五元アロイ状態への転移を示す第２の膜のＸ線回折スペクトルを示すグラフである。 実施例１のサンプル２００２５１−ａの五元アロイ半導体膜の［１１２］ピーク位置のＧＩＸＲＤパターンを示すグラフである。 実施例１のサンプル２００２５０−ａの五元アロイ半導体膜の［１１２］ピーク位置のＧＩＸＲＤパターンを示すグラフである。 実施例１のサンプル２００３０７８−ａのＸＲＤパターンを示すグラフである。 サンプル２００２５１−ａの半導体膜を有するいくつかの光起電力セルの開回路電圧（Ｖ_ｏｃ）を示すグラフである。 実施例１のサンプル２００３０７８の量子効率（ＱＥ）を示すグラフである。 実施例１のＣｕ（Ｉｎ_０．７５Ｇａ_０．２５）（Ｓｅ_０．９５Ｓ_０．０５）_２アロイ半導体膜（サンプル２００３０７６）、Ｃｕ（Ｉｎ_０．７５Ｇａ_０．２５）（Ｓｅ_０．７５Ｓ_０．２５）アロイ半導体膜（サンプル２００２５１−ａ）、およびＣｕ（Ｉｎ_０．７５Ｇａ_０．２５）（Ｓｅ_０．６Ｓ_０．４）_２アロイ半導体膜（サンプル２００２５０−ａ）のＸＲＤパターンを示すグラフである。 実施例１の均質なＣｕ（Ｉｎ_０．７５Ｇａ_０．２５）（Ｓｅ_０．７５Ｓ_０．２５）_２アロイ半導体膜（サンプル２００２５１−ａ）の量子効率（ＱＥ）を示すグラフである。 実施例１に記載の工程に従って作成した一連の均質な五元アロイのＳ／Ｓｅ＋Ｓ比の関数としてバンド・ギャップ値を示すグラフである。 実施例１のＣｕ（Ｉｎ_０．７５Ｇａ_０．２５）（Ｓｅ_０．７５Ｓ_０．２５）_２アロイ半導体膜（サンプル２００２５１−ａ）の表面モルフォロジを示すＳＥＭ顕微鏡写真である。 実施例１のＣｕ（Ｉｎ_０．７５Ｇａ_０．２５）（Ｓｅ_０．６Ｓ_０．４）_２アロイ半導体膜（サンプル２００２５０−ａ）の表面モルフォロジを示すＳＥＭ顕微鏡写真である。 実施例１のＣｕ（Ｉｎ_０．７５Ｇａ_０．２５）（Ｓｅ_０．３Ｓ_０．７）_２アロイ半導体膜（サンプル２００３７８−ａ）の表面モルフォロジを示すＳＥＭ顕微鏡写真である。 実施例１の五元アロイのＸＰＳ濃度深さ分布、より具体的にはサンプル２００２５１−ａの濃度分布を示すグラフである。 実施例２で特定した先行技術の条件下で作成した四元アロイのＸＲＤパターンを示すグラフである。 実施例２の、具体的にはサンプル２００２５９−ａの四元アロイのＸＲＤパターンを示すグラフである。 実施例２のサンプル２００２５９−ａの［１１２］ピーク位置のＧＩＸＲＤパターンを示すグラフである。 実施例２で特定した先行技術の条件下で作成した四元アロイの深さ方向の組成特性を示すＸ線蛍光分布である。 実施例２のサンプル２００２５９−ａの条件下で作成した四元アロイの深さ方向の組成特性を示すＸ線蛍光分布である。 実施例２の四元アロイのＸＰＳ濃度深さ分布、より具体的にはサンプル２００２５９−ａの濃度分布を示すグラフである。 実施例３に記載の先行技術の条件下で作成した四元アロイのＸＲＤパターンを示すグラフである。 実施例３に記載の先行技術の条件下で作成した四元アロイの表面モルフォロジを示すＳＥＭ顕微鏡写真である。 実施例３のサンプル２００２５９−ｃの表面モルフォロジを示すＳＥＭ顕微鏡写真である。 実施例３のサンプル２００２５９−ｃのＸＲＤパターンを示すグラフである。 実施例３の四元アロイのＸＰＳ濃度深さ分布、より具体的にはサンプル２００２５８−ｂの濃度深さ分布を示すグラフである。 実施例３のサンプル２００２６３−ｂの［１１２］ピーク位置のＧＩＸＲＤパターンを示すグラフである。

Claims (39)

1. 一般式(Ｉ)を有する四元以上のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイであって、
   Ａ（Ｂ_１−ｘＣ_ｘ）（Ｄ_１−ｙＥ_ｙ）_２・・・・（Ｉ）
   （上式中、
   ＡはＣｕであり、
   ＢはＩｎであり、
   ＣはＧａであり、
   Ｄは第１のＶＩＡ族元素であり、
   Ｅは第２のＶＩＡ族元素であり、そして
   ｘおよびｙが同時にゼロではないと仮定すれば、ｘおよびｙの各々は独立して０から１まで変動する）
   該アロイが４０ｋＶのＣｕ線について２６°〜２８°の２θ角において（１１２）主ピーク（２θ_{［１１２］}）を有するＸ線回折パターン（ＸＲＤ）によって特徴付けられ、０．５°、１°、２°、５°及び１０°の視射角に対するすれすれ入射Ｘ線回折パターン（ＧＩＸＲＤ）が０．０６°未満の前記２θ_{［１１２］}角の絶対的なずれを表わすことを特徴とする四元以上のＩＢ−ＩＩＩＡ−ＶＩＡ族アロイ。
2. 前記アロイが単位セルの格子を含んだ結晶構造を有し、前記単位セルの結晶面がすべて０．０１Å未満のｄ間隔の変動を示す請求項１に記載のアロイ。
3. ＸＰＳ深さ分布によって特徴付けられる元素Ａ、Ｂ、Ｃ、ＤおよびＥの元素濃度が、前記アロイの全体にわたって均一である請求項１または２に記載のアロイ。
4. ＤがＳｅ、ＥがＳであり、前記アロイが式（ＩＩ）
   Ｃｕ（Ｉｎ_１−ｘＧａ_ｘ）（Ｓｅ_１−ｙＳ_ｙ）_２・・・・（ＩＩ）
   （上式中、ｘおよびｙはともに０より大きくかつ１より小さい）を有する請求項１に記載のアロイ。
5. ｘが０．２５〜０．３であり、ｙが０．０５〜０．８である請求項４に記載のアロイ。
6. 前記Ｘ線回折パターン（ＸＲＤ）が、３．３１１７Å〜３．１８４０Åのｄ間隔で計測したときに、４０ｋＶのＣｕ線について２６．９°〜２８°の２θ角において（１１２）主ピーク（２θ_{［１１２］}）を有する請求項４に記載のアロイ。
7. 前記２θ_{［１１２］}角の絶対的ずれが０．０１°未満である請求項４に記載のアロイ。
8. 前記アロイは単位セルの格子を含んだ結晶構造を有し、前記単位セルの結晶面がすべて０．００１Å未満のｄ間隔の変動を示す請求項４に記載のアロイ。
9. 前記（１１２）主ピークが２７．０°から２７．５°の２θ角である請求項６に記載のアロイ。
10. 前記（１１２）主ピークが対称である請求項６に記載のアロイ。
11. 前記アロイが、１ｅＶから２．４ｅＶまでずれ得るバンド・ギャップを有する請求項４に記載のアロイ。
12. 前記アロイが、１．１ｅＶから１．５ｅＶまでずれ得るバンド・ギャップを有する請求項１１に記載のアロイ。
13. Ｓ／（Ｓ＋Ｓｅ） のモル比によって表されるＳ含有量が０．０５〜０．７である請求項４に記載のアロイ。
14. ＤがＳｅであり、ｙ＝０であり、前記アロイが一般式（ＩＩＩ）
    Ｃｕ（Ｉｎ_１−ｘＧａ_ｘ）Ｓｅ_２ ・・・・ （ＩＩＩ）
    （上式中、ｘは０より大きくかつ１より小さい）を有する請求項１に記載のアロイ。
15. ｘが０．２５〜０．３である請求項１４に記載のアロイ。
16. 前記アロイが単位セルの格子を含んだ結晶構造を有し、前記単位セルの結晶面がすべて０．００６Å未満のｄ間隔の変動を示す請求項１４に記載のアロイ。
17. 前記Ｘ線回折パターン（ＸＲＤ）が、３．３２３６Å〜３．２９９０Åのｄ間隔で計測したときに４０ｋＶのＣｕ線について２６．８０°〜２７．０°の２θ角において（１１２）主ピーク（２θ_{［１１２］}）を有する請求項１４に記載のアロイ。
18. 前記２θ_{［１１２］}角の絶対的ずれが０．０５°未満である請求項１４に記載のアロイ。
19. 前記主（１１２）ピークが２６．８５°〜２６．９°の２θ角に存在する請求項１７に記載のアロイ。
20. 前記主（１１２）ピークが対称である請求項１７に記載のアロイ。
21. 前記アロイが、１．１ｅＶ〜１．２ｅＶまでずれ得るバンド・ギャップを有する請求項１４に記載のアロイ。
22. 前記アロイが、１．１５ｅＶ〜１．１８ｅＶまでずれ得るバンド・ギャップを有する請求項２１に記載のアロイ。
23. Ｇａ／（Ｇａ＋Ｉｎ）のモル比によって表されるＧａ含有量が０．２５〜０．３である請求項１４に記載のアロイ。
24. ＤがＳｅ、ＥがＳであり、ｘ＝０であり、一般式（ＩＶ）
    ＣｕＩｎ（Ｓｅ_１−ｙＳ_ｙ）_２ ・・・・ （ＩＶ）
    （上式中、ｙは０より大きくかつ１より小さい）を有する請求項１に記載のアロイ。
25. ｙが０．１〜０．５である請求項２４に記載のアロイ。
26. 前記アロイが単位セルの格子を含んだ結晶構造を有し、前記単位セルの結晶面がすべて０．００７Å未満のｄ間隔の変動を示す請求項２４に記載のアロイ。
27. 前記Ｘ線回折パターン（ＸＲＤ）が、３．３２３６Å〜３．２６４０Åのｄ間隔で計測したときに４０ｋＶのＣｕ線について２６．８０°〜２７．３°の２θ角において（１１２）主ピーク（２θ_{［１１２］}）を有する請求項２４に記載のアロイ。
28. 前記２θ_{［１１２］}角の絶対的ずれが０．０６°未満である請求項２４に記載のアロイ。
29. 前記（１１２）主ピークが２７．０°〜２７．２°の２θ角に存在する請求項２７に記載のアロイ。
30. 前記アロイが、１．０５ｅＶ〜１．２３ｅＶまでずれ得るバンド・ギャップを有する請求項２４に記載のアロイ。
31. 前記アロイが、１．１５ｅＶ〜１．２０ｅＶまでずれ得るバンド・ギャップを有する請求項３０に記載のアロイ。
32. Ｓ／（Ｓ＋Ｓｅ）の比によって表されるＳ含有量が０．１〜０．５にある請求項２４に記載のアロイ。
33. 下記式を有する五元アロイであって、
    Ｃｕ（Ｉｎ _１−ｘ Ｇａ _ｘ ）（Ｓｅ _１−ｙ Ｓ _ｙ ） _２
    （上式中、ｘおよびｙはともに０より大きくかつ１より小さい）
    該アロイが４０ｋＶのＣｕ線について２６°〜２８°の２θ角において（１１２）主ピーク（２θ _{［１１２］} ）を有するＸ線回折パターン（ＸＲＤ）によって特徴付けられ、０．５°、１°、２°、５°及び１０°の視射角に対するすれすれ入射Ｘ線回折パターン（ＧＩＸＲＤ）が０．０１°未満の前記２θ _{［１１２］} 角の絶対的なずれを表わすことを特徴とするアロイ。
34. ｘが０．２５〜０．３であり、ｙが０．０５〜０．５である請求項３３に記載のアロイ。
35. 請求項１〜３４のいずれか一項に記載のアロイの膜を含む半導体膜。
36. 請求項１〜３４のいずれか一項に記載のアロイが該アロイの支持体として働く基板の上に蒸着される請求項３５に記載の半導体膜。
37. 前記アロイが、１．５〜２．０μｍの厚さを有する膜の形態である請求項３５または３６に記載の半導体膜。
38. 請求項１〜３４のいずれか一項に記載に記載のアロイの半導体膜を含む光起電力セル。
39. 前記光起電力セルが８〜１５％の変換効率を有する請求項３８に記載の光起電力セル。

Images