JP4804215B2 - 画像形成装置及びその制御方法 - Google Patents

Description

本発明は、マスタＣＰＵとスレーブＣＰＵとを有し、これらＣＰＵ間で通信を行って画像形成動作を制御する画像形成装置及びその制御方法に関する。

従来のプリンタ装置では、メイン基板にマスタＣＰＵとＡＳＩＣ（カスタマ専用ＬＳＩ）が配置され、例えばパルスモータの駆動モジュール、高電圧モジュール等の負荷制御をＡＳＩＣが全て行っていた。又、プリンタ装置が長時間使用されないときにスリープ状態にして省電力を節約する省エネルギーモードでは、マスタＣＰＵのクロックの周波数や駆動用の供給電圧を低下させたり、或いはゼロにする等の制御が行われていた。

このような技術を開示している文献として特許文献１がある。これによれば、待機時等の所定条件下で（マスタ）ＣＰＵへのクロックの周波数と供給電圧をそれぞれ低下させることにより、消費電力を削減する技術が記載されている。また特許文献２には、省エネルギーモードであって、プリンタの稼働率の低い時間帯で、かつプリントスピードが要求されない時刻指定プリント（タイマ印刷）時に、クロック信号や駆動電流を低減した状態で印刷するプリンタ装置が記載されている。
特開平１０−０３１５３１号公報 特開２００２−０８６８４４号公報

上述した従来技術では、消費電力を抑えた制御を行おうとする時、マスタＣＰＵのクロックの周波数や供給電圧を低下させるか、或いはゼロにしている。このため、そのプリンタ装置内の全ての負荷が同じように省エネルギーモードになってしまう。このように従来は、複数の負荷のそれぞれごとに最適な省エネルギーモードを設定することができず、より消費電力を抑えるのが難しいという問題があった。

本発明の目的は、上記従来技術の問題点を解決することにある。

また本発明の目的は、各制御対象に応じたサブ基板ごとに動作条件を設定して、サブ基板ごとに省電力制御を行うことにある。

上記目的を達成するために本発明の一態様に係る画像形成装置は以下のような構成を備える。即ち、
互いに消費電力が異なる複数の動作モードを有する画像形成装置であって、
マスタＣＰＵを有し、前記画像形成装置全体の動作を制御するメイン基板と、
それぞれがスレーブＣＰＵを有し、それぞれ対応する制御対象を制御する複数のサブ基板と、
前記マスタＣＰＵと前記複数のサブ基板の各スレーブＣＰＵとの間で通信を行う通信手段と、
前記複数の動作モードに対応して前記各スレーブＣＰＵの電力消費に関する動作条件を記憶する記憶手段と、
を有し、
前記複数のサブ基板の各スレーブＣＰＵは、前記通信手段により前記マスタＣＰＵから前記画像形成装置の動作モードが通知されると前記記憶手段に記憶されている前記動作条件を参照して当該スレーブＣＰＵへ供給される電圧値或いはクロックの周波数を個別に設定することを特徴とする。

上記目的を達成するために本発明の一態様に係る画像形成装置の制御方法は以下のような工程を備える。即ち、
マスタＣＰＵを有し、画像形成装置全体の動作を制御するメイン基板と、それぞれがスレーブＣＰＵを有し、それぞれ対応する制御対象を制御する複数のサブ基板と、前記マスタＣＰＵと前記複数のサブ基板の各スレーブＣＰＵとの間で通信を行う通信手段と、前記画像形成装置の互いに消費電力が異なる複数の動作モードに対応して前記各スレーブＣＰＵの電力消費に関する動作条件を記憶する記憶手段とを有する画像形成装置の制御方法であって、
前記画像形成装置の消費電力の大きさに係わる動作モードを前記マスタＣＰＵから前記複数のサブ基板のスレーブＣＰＵに通知する通知工程と、
前記通知工程による通知に応じて、各スレーブＣＰＵが前記記憶手段に記憶されている前記動作条件を参照して当該スレーブＣＰＵへ供給される電圧値或いはクロックの周波数を個別に設定する工程と、を有することを特徴とする。

尚、この課題を解決するための手段は、本願発明の特徴の全てを列挙しているものではなく、特許請求の範囲に記載された他の請求項及びそれら特徴群の組み合わせも発明になり得る。

本発明によれば、各制御対象に応じたサブ基板ごとに動作条件を設定できる。これにより、例えば各制御対象に応じたサブ基板ごとに省電力制御等を行うことができるという効果がある。

以下、添付図面を参照して本発明の好適な実施の形態を詳しく説明する。尚、以下の実施の形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施の形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。

［実施の形態１］
図１は、本発明の実施の形態１に係るレーザプリンタ装置（画像形成装置）の構成を説明するブロック図である。

図１において、１００は、このレーザプリンタ装置を制御する制御部が搭載されているメイン基板を示す。マスタＣＰＵ１０１は、ＲＯＭ１０３に記憶されているプログラムやデータに従って、このプリンタ装置の各種動作を制御している。ＲＡＭ１０４は、ＣＰＵ１０３による処理時にワークエリアとして使用されるメモリ領域を提供している。ＡＳＩＣ１０２は、特定の処理を実行するために設計されたカスタマ（専用）ＬＳＩで、マスタＣＰＵ１０１から読み書きできるレジスタを含んだロジック回路等を具備している。セレクタ１０５，１０６のそれぞれはマスタＣＰＵ１０１からのセレクト信号１１０，１１１により、それぞれ入力されるクロック、電圧を選択してＣＰＵ１０１に出力している。ここではセレクタ１１０は、後述する複数の電圧レベルの電源電圧を電源ライン２１３から入力し、セレクト信号１１０で選択された電圧を選択してＣＰＵ１０１に供給している。またセレクタ１１１は、後述する複数の周波数のクロックが含まれるクロック信号線２１４を入力し、セレクト信号１１１で選択された周波数のクロックを選択してＣＰＵ１０１に供給している。

２００は第１のサブ基板で、この第１のサブ基板２００には、ワンチップマイコン２０１が搭載されている。ワンチップマイコン２０１は、メイン基板１００のマスタＣＰＵ１０１との間で、信号線２１０を介してシリアル通信を行っている。また、このワンチップマイコン２０１には、モータ２５１，２５２、紙パスセンサ２５３，２５４が接続されている。尚、この第１のサブ基板２００と、これらモータ２５１，２５２やセンサ２５３，２５４とはインターフェース回路を介して接続されているが、ここではその回路は省略して示している。これは後述する他のサブ基板３００，４００でも同様である。尚、ここで例えば、第１のサブ基板２００は、半導体レーザから照射されるレーザ光の走査制御や、感光ドラムの回転制御等の像形成制御を行っている。従って、この第１のサブ基板２００は、接続されている負荷に対し常に応答速度の速い制御が要求される。よって、この第１のサブ基板２００のワンチップマイコン２０１のクロックの周波数を低下させたり、或いは停止させることは像形成速度の点から困難である。尚、各サブ基板に搭載されているワンチップマイコンは、マイクロコンピュータの内部にプログラムＲＯＭやＲＡＭを含む１チップのマイクロプロセッサである。

３００は第２のサブ基板で、この第２のサブ基板３００には、ワンチップマイコン３０１が搭載されている。ワンチップマイコン３０１は、メイン基板１００のＡＳＩＣ１０２との間で、信号線２１１を介してシリアル通信を行っている。また、このワンチップマイコン３０１には、モータ３５１，３５２、紙パスセンサ３５３，３５４が接続されている。尚、ここで例えば、第２のサブ基板３００は、接続されているモータ３５１，３５２を励磁するだけの制御といった比較的低速の処理を行うものとする。この第２のサブ基板３００の場合には、省エネルギーモードでは、ワンチップマイコン３０１に供給するクロックを停止することが可能であるものとする。なお、省エネルギーモードとは、通常動作やスタンバイ状態での消費電力よりも少ない消費電力となるモードのことである。

４００は第３のサブ基板で、この第３のサブ基板４００には、ワンチップマイコン４０１が搭載されている。このワンチップマイコン４０１は、メイン基板１００のＡＳＩＣ１０２との間で、信号線２１２を介してシリアル通信を行っている。また、このワンチップマイコン４０１には、ドアオープンソレノイド４５１，紙サイズ検知センサ４５２、紙パスセンサ４５３，４５４が接続されている。尚、ここで例えば、第３のサブ基板４００は、給紙カセットからの記録紙の検知や、記録紙の給紙のための搬送の制御等を行っているものとする。この第３のサブ基板４００は、接続されている負荷に対し比較的応答速度が遅くても構わない制御、例えば、ドアオープン／クローズの制御や、給紙動作開始まで行う紙サイズの検知処理を行う。この第３のサブ基板４００では、省エネルギーモードのとき、ワンチップマイコン４０１のクロック周波数を低下させることが可能であるものとする。

尚、ここでは３枚のサブ基板を示しているが本願発明はこれらの数に限定されない。例えば、これらサブ基板の総数（Ｎ）は、約５０枚程度にもなる。

電源１５０は、電源電圧Ｖcc，Ｖcc／２，０Ｖ（ゼロボルト）といった３種類の電源電圧を供給する。これら３種類の電源電圧は電源ライン２１３に纏められている。Ｖcc／２は、Ｖccよりも低電圧という意味であり、１／２という数字に限定されるものではない。又、０Ｖ（ゼロボルト）とは、電源電圧を供給しないと云う意味合いで便宜上示したもので、実際の回路では、Ｖccや１／Ｖccの供給を遮断する方法なども含まれる。尚、各サブ基板のＣＰＵに供給する電源電圧を切り替える制御は、メイン基板１００で行うのではなく、各サブ基板のスレーブＣＰＵが行うものとする。発振器１５２は、周波数ｆ，ｆ／２，０Ｈｚ（ゼロヘルツ）といった３種類の周波数を供給する。これら３種類の周波数のクロック信号を纏めてクロック信号線２１４で示している。ｆ／２は、ｆよりも低い周波数をクロックとして各ＣＰＵに供給するという意味であり、１／２という数字に限定されるものではない。またクロックの周波数が０Ｈｚ（ゼロヘルツ）にするとは、ＣＰＵにクロックを供給しないと云う意味合いで便宜上示したもので、実際の回路では、ｆやｆ／２の供給を遮断する方法なども含まれる。尚、各サブ基板のＣＰＵに供給するクロックの周波数を切り替える制御は、電源電圧の切替えと同様にメイン基板１００ではなく、それぞれ対応するサブ基板で行う。

尚、２１０〜２１２のそれぞれは、各サブ基板のワンチップマイコンとＡＳＩＣ１０２との間での通信を行うための信号線である。

図２は、本実施の形態１に係るサブ基板２００のワンチップマイコン２０１の詳細構成を説明するブロック図である。尚、他のサブ基板の構成も基本的に同じであるため、それらの説明を省略する。

ワンチップマイコン２０１は、スレーブＣＰＵ２０１ａ、スレーブＣＰＵ２０１ａの処理のプログラムを格納したＲＯＭ２０１ｄ、スレーブＣＰＵ２０１ａが読み書きできるＲＡＭ２０１ｅを有している。また入出力（Ｉ／Ｏ）インターフェース２０１ｆは、スレーブＣＰＵ２０１ａとモータ２５１，２５２及びセンサ２５３，２５４との間のインターフェースを制御している。シリアル通信ユニット２０１ｂは、メイン基板１００との間で信号線２１０を介してシリアル通信するための通信ユニットである。レジスタ群２０１ｃは、シリアル通信ユニット２０１ｂと接続し、スレーブＣＰＵ２０１ａから読み書きできる。

セレクタ２０１ｇは、周波数ｆ，ｆ／２，０Ｈｚ（ゼロヘルツ）３種類の周波数をまとめてクロック信号線２１４で入力し、スレーブＣＰＵ２０１ａからのセレクト信号２２０に従って、スレーブＣＰＵ２０１ａに供給するクロック２２３を選択する。またセレクタ２０１ｈは、電源電圧Ｖcc，Ｖcc／２，０Ｖ（ゼロボルト）の３種類の電源電圧をまとめた電源ライン２１３を入力し、スレーブＣＰＵ２０１ａからのセレクト信号２２１に従って、スレーブＣＰＵ２０１ａに供給する電源電圧を選択して電源電圧２２２として出力する。このようにして各サブ基板のＣＰＵに供給するクロックの周波数及び電源電圧の切り替える制御は、それぞれ対応するサブ基板で実行される。

レジスタ群２０１ｃは、１６ビットの次回送信データレジスタ２４０、１６ビットの前回受信データレジスタ２４１、１ビットの通信イネーブルフラグ２４２、１ビットの完了フラグ２４３を有している。ここでシリアル通信は送受信とも１６ビット単位で行われている。送信信号（不図示）と受信信号（不図示）は、通信同期クロックと同期して動作する。この部分の動作は一般的な同期シリアル通信なので以下に簡単に説明するのに留める。

スレーブＣＰＵ２０１ａは、次の送信タイミングで送信したいデータを次回送信データレジスタ２４０に書き込む。これにより次に１６ビットデータを送信する際、シリアル通信ユニット２０１ｂは、このレジスタ２４０に記憶されているデータを信号線２１０を介してＡＳＩＣ１０２（又はマスタＣＰＵ１０１）に送信する。また前回受信データレジスタ２４１には、ＡＳＩＣ１０２（又はマスタＣＰＵ１０１）から信号線２１０を介してシリアル通信ユニット２０１ｂが、最も最近受信したデータが格納されている。これによりスレーブＣＰＵ２０１ａは、その最新の受信データを読み取ることができる。通信イネーブルフラグ２４２は、シリアル通信ユニット２０１ｂを介した通信が可能か否かを示すフラグである。この通信イネーブルフラグ２４２がオンの時に、次に送信したいデータを次回送信データレジスタ２４０に書き込むことにより、信号線２１０を介してＡＳＩＣ１０２（又はマスタＣＰＵ１０１）に送信できる。完了フラグ２４３は、シリアル通信２０１ｂが１回の送受信を完了するごとに「１」が書き込まれる。スレーブＣＰＵ２０１ａは、この完了フラグが「１」になっていると、送受信が完了したことを認識すると共に、その認識する度にその完了フラグに「０」を書き込む。尚、個ここで、この完了フラグ２４３の認識は割り込みで行われ、割り込みを受け付けることで自動的に完了フラグに「０」が書き込まれるようになっている。よって、完了フラグに「０」を書き込む処理をプログラムで記述する必要はない。またＲＡＭ２０１ｅには、Ｉ／Ｏインターフェース２０１ｆの前回入力データとチャタリング除去データとチャタリング除去フラグが格納されている。これらの詳細な説明は省略する。

図２の説明は第１のサブ基板２００に関するものであるが、第２のサブ基板３００或いは第３のサブ基板４００に関しても同様なので説明を省略する。但し、各サブ基板２００、３００、４００の意味合いの差は、前述した通りである。

図３は、本実施の形態に係るメイン基板１００のＡＳＩＣ１０２を説明するブロック図で、前述の図面と共通する部分は同じ記号で示し、それらの説明を省略している。

シリアル通信ユニット１０２ｄは、信号線２１０を介して第１のサブ基板２００とシリアルで通信する。レジスタ１０２ａは、送信データをデータ番号順に格納したレジスタである。マスタＣＰＵ１０１が、このレジスタ１０２ａに８ビットの送信データを書き込むと、その格納されているデータ番号の順に応じて、データコントローラ１０２ｃが、上位８ビットのデータ番号を付け、合計１６ビットのデータをシリアル通信ユニット１０２ｄに送る。このように、１６ビットの送受信データは、その上位の８ビットがデータ番号を示し、下位の８ビットが意味のあるデータとなっている。

レジスタ１０２ｂは、１６ビットの受信データを、その上位８ビットが示すデータ番号順に格納したレジスタである。即ち、データコントローラ１０２ｃは、シリアル通信ユニット１０２ｄにより受信した１６ビットの受信データの上位８ビットをデータ番号として解釈し、下位８ビットをそのデータ番号に対応する受信データ格納レジスタ１０２ｂの番地に格納する。

これによりマスタＣＰＵ１０１は、受信データ格納レジスタ１０２ｂに格納された受信データを読み取って第１のサブ基板２００から送られてくる紙パスセンサ２５３，２５４の状態を検出できる。

尚、ここで第２のサブ基板３００、第３のサブ基板４００に対応する、レジスタ１０２ｅ，１０２ｆ，１０２ｉ，１０２ｊ、データコントローラ１０２ｇ，１０２ｋ及びシリアル通信ユニット１０２ｈ，１０２ｍも同様に動作するため、それらの説明を省略する。

図４は、本実施の形態に係るプリンタ装置における各種状態及び省エネルギーモードに対応する各サブ基板におけるＣＰＵへのクロック及び供給電圧の関係を説明する図である。尚、このサブ基板は１〜Ｎで示しているが、各サブ基板は前述の第１〜第３のサブ基板２００，３００，４００をも含むものとする。

図において、縦方向がサブ基板でその総数をＮとする。横方向はプリンタ装置の動作モードでその総数はＭとする。この動作モードは、スリープ、低電力、スタンバイ、スキャン、プリント（給紙動作まで、給紙動作から排紙まで、排紙から後処理まで）等のモードのことである。そして、各動作モードごとに、以下に示す状態Ａ〜Ｄが存在している。ここではスリープ状態では、省エネルギー制御のために、いずれのサブ基板においても、各スレーブＣＰＵへの電力供給が停止されている（状態Ｄ）。

状態Ａは、スレーブＣＰＵが通常動作を行う状態を示す。状態Ｂは、スレーブＣＰＵに供給するクロックの周波数を低速にした状態を示す。状態Ｃは、スレーブＣＰＵへのクロックの供給を停止した状態を示す。状態Ｄは、スレーブＣＰＵへの電力供給を停止した状態を示す。ここで参照１と参照２に関して説明する。実際の制御では、参照１、参照２以外にも、全ての動作モードに対応して状態Ａ〜Ｄの何れかが定められているが、ここでは省略している。

参照１では、第１〜第３のサブ基板１（２００），２（３００），３（４００）のそれぞれが、低電力、スタンバイ、スキャンの各動作モードに応じて、上述の状態Ａ〜Ｄのいずれかを設定する事を示している。

第１のサブ基板１（２００）では、接続されている負荷に対し、常に応答速度の速い制御が要求される。このため低電力の動作中、スタンバイ中、スキャン中の全ての動作モードにおいてスレーブＣＰＵ２０１ａを通常動作させねばならない。従って、これら動作モードではいずれも「状態Ａ」がセットされている。

第２のサブ基板２（３００）では、接続されている負荷が励磁を保持していれば良いモータであり、ワンチップマイコン３０１のＲＡＭやレジスタの内容が保持されれば良い。このため、スキャン中はスレーブＣＰＵを通常動作させる（状態Ａ）が、スタンバイ中にはスレーブＣＰＵのクロックの周波数を低速にできる（状態Ｂ）。更に低電力の動作中では、更にスレーブＣＰＵへのクロックの供給を停止する（状態Ｃ）。以上の制御によって、従来の制御よりも更なる省エネルギー制御が可能になる。

また第３のサブ基板３（４００）では、接続されている負荷に対し比較的応答速度が遅くても構わない制御を行う。ここでは例えば、その制御速度が要求されないドアオープン／クローズ制御、或いは給紙動作開始までに間に合いさえすればそれ程速く行わなくても済む、紙サイズの検知を行う。このためスキャン中、スタンバイ中はスレーブＣＰＵを通常動作させる（状態Ａ）が、低電力の動作中では、スレーブＣＰＵのクロックの周波数を低速にする（状態Ｂ）。以上の制御によって、従来よりも更なる省エネルギー制御が可能になる。

尚、本実施の形態においては、第１〜第３のサブ基板２００，３００，４００のそれぞれが、プリンタ装置の動作モードに応じて、マスタＣＰＵ１０１（メイン基板１０１）に頼らずに、最適な省エネルギーを実施できる。しかし、マスタＣＰＵ１０１の負荷が完全にゼロになる訳ではなく、マスタＣＰＵ１０１と各スレーブＣＰＵとの間で、「いまのプリンタ装置の動作モードは低電力モードである」の旨のやり取りが必要になる。

しかし、一旦その通信を行えば、後は各サブ基板がそれぞれ独自にマスタＣＰＵ１０１とは独立して最適な省エネルギー制御を行う。実際のプリンタ装置では、例えば、制御すべき負荷の数（＝Ｎ）は、約５０個、動作モードの数（＝Ｍ）は約２０であり、マスタＣＰＵ１０１の負荷低減の効果は大きいものとなる。

参照２では、従来は、動作モードを分類する際に、例えばプリント中では省エネルギーモードはずっと一定であり、プリント動作期間を複数に分割して各期間で省エネルギーモードを変更することは行っていなかった。

しかし本実施の形態では、動作モードを更に分類し、その分類した動作モードごとに最適な省エネルギー制御を設定することにより、従来制御よりも更なる省エネルギー制御が可能になる。例えば、４４０で示す給紙系負荷では、給紙動作が終了すると、その時点で可能な省エネルギーモードに移行できる。よって給紙系の負荷では、給紙動作（開始前）までは、そのサブ基板のスレーブＣＰＵが通常動作（状態Ａ）である。そして給紙動作（開始後）から排紙（画像形成装置本体内からの排紙）までは、そのサブ基板のスレーブＣＰＵのクロックの周波数を低下させる（状態Ｂ）。そして排紙から後処理までは、そのサブ基板のスレーブＣＰＵへのクロックの供給を停止する（状態Ｃ）。

同様に、４４１で示す給紙系負荷では、給紙動作までは、そのサブ基板のスレーブＣＰＵが通常動作（状態Ａ）である。そして給紙動作から排紙までは、そのサブ基板のスレーブＣＰＵへのクロックの供給を停止する（状態Ｃ）。そして排紙から後処理までは、そのサブ基板のスレーブＣＰＵへの電力供給を停止する（状態Ｄ）。

また４４２で示す作像系負荷では、給紙動作までは、そのサブ基板のスレーブＣＰＵへのクロックの周波数を低下させ（状態Ｂ）、給紙動作から排紙までは、そのサブ基板のスレーブＣＰＵの動作を通常の動作にする（状態Ａ）。そして排紙から後処理までは、そのサブ基板のスレーブＣＰＵへのクロックの周波数を低下させる（状態Ｂ）。

更に後処理系の負荷においても、４４３で示すように、給紙動作までは、そのサブ基板のスレーブＣＰＵへのクロックの供給を停止する（状態Ｃ）。そして給紙動作から排紙までは、そのサブ基板のスレーブＣＰＵへのクロックの周波数を低下させる（状態Ｂ）。そして排紙から後処理までは、そのサブ基板のスレーブＣＰＵを通常動作させる（状態Ａ）。

即ち、あるサブ基板で、省エネルギーの状態Ａ，Ｂ，Ｃ，Ｄの中でどれが最適かを考える際に、そのサブ基板が制御する負荷に要求される応答速度と、更にはプリンタ装置の状態との二つの要素から決定する。尚、本実施の形態は、省エネルギーモードにおける制御を状態Ａ，Ｂ，Ｃ，Ｄの４種類の場合で説明したが、本発明はこれら種類に限定されるものではなく、その種類と数は説明例に限定されない。

この図４に示すような、動作モードに対応する各サブ基板における状態Ａ〜Ｄを示すデータを、例えばテーブル形式で、各サブ基板のＲＯＭ（サブ基板２００の場合は２０１ｄ）に格納しておく。これにより、各サブ基板のスレーブＣＰＵは、そのプリンタの動作モードに応じて、そのサブ基板ごとに最適な省エネルギー制御を行うことができる。

状態Ａ，Ｂ，Ｃ，ＤのそれぞれでＣＰＵを動作させる手段は、前述した様に、周波数ｆ，ｆ／２，０Ｈｚ（ゼロヘルツ）３種類の周波数がクロック信号線２１４を介して入力される。そして第１のサブ基板２００の場合では、スレーブＣＰＵが信号線２２０を介してセレクタ２０１ｇを切替えることにより、指定する周波数のクロック２２３がスレーブＣＰＵ２０１ａに送られる。またセレクタ２０１ｈは、電源電圧Ｖcc，Ｖcc／２，０Ｖ（ゼロボルト）３種類の電源電圧を入力し、スレーブＣＰＵ２０１ａから信号線２２１で指示される電源電圧２２０をスレーブＣＰＵ２０１ａに供給する。

以上説明したように本実施の形態１によれば、プリンタの動作モードにおける各状態に応じて、各サブ基板ごとに省エネルギー制御を実行できる。これにより、より細かい省エネルギー制御を行うことができる。

［実施の形態２］
図５は、本発明の実施の形態２に係るレーザプリンタ装置（画像形成装置）の構成を説明するブロック図で、前述の図１と共通する部分は同じ記号で示し、それらの説明を省略する。

前述の実施の形態１では、各スレーブＣＰＵ（例えば２０１ａ）には発振器１５２からの各周波数のクロックがまとめて入力されていた。これに対し、この実施の形態２では、シリアル通信ユニット（例えば２０１ｂ）に入力される同期通信クロック及びその分周回路により形成したクロック信号を用いる。

図６は、本発明の実施の形態２に係るワンチップマイコン２０１の構成を説明するブロック図で、前述の図２と共通する部分は同じ記号で示し、それらの説明を省略する。

分周回路２０１ｉは、シリアル通信ユニット２０１ｂに入力される同期通信クロックを入力する。クロック２３０は２種類のクロックがあり、ここには入力された同期通信クロックと、分周回路２０１ｉにより分周されたクロック信号が含まれている。これらクロック信号は、セレクト信号２２０に従ってセレクタ２０１ｇで選択され、その選択された周波数のクロック信号がスレーブＣＰＵ２０１ａに入力される。このように、この実施の形態２では、発振器１５２が不要になる。

尚、ここでセレクタ２０１ｇは、セレクト信号２２０に従って、いずれのクロック信号をも選択しないように設定することにより、前述の実施の形態１のように、ＣＰＵへのクロックの供給も停止できる。

このように本実施の形態２によれば、プリンタの動作モードにおける各状態に応じて、各サブ基板ごとに省エネルギー制御を実施できる。これにより、より細かい省エネルギー制御を行うことができる。また実施の形態１と比較して、発振器１５２を省略できるため、装置のコストダウンを図ることができる。

図７は、本実施の形態に係る各サブ基板のスレーブＣＰＵによる処理を説明するフローチャートである。尚、ここでは第１のサブ基板２００のスレーブＣＰＵ２０１ａによる処理の場合で説明するが、他のサブ基板のスレーブＣＰＵの場合も基本的に同じ処理となるため、その説明を省略する。またこの処理を実行するプログラムはスレーブＣＰＵに接続されたＲＯＭに記憶されている。

この処理はこの実施の形態に係るプリンタ装置が電源オンされることにより起動される。まずステップＳ１で、マスタＣＰＵ１０１からのデータがあるかを調べ、あればそのデータを受信して解析するデータ通信処理を実行する。受信データがあるときはステップＳ２に進み、そのデータが画像形成装置の動作モードの指示データかどうかを判定する。ここでは、各サブ基板が制御している機能に応じて、給紙動作の開始や像形成の開始、用紙の排紙などの指示が含まれる。また各サブ基板に共通して送られる消費電力の大きさに係わる動作モードとしては、消費電力の多い順に、通常動作、スタンバイ、低電力モード、スリープモードなどがある。

ここで動作モードの指示データであればステップＳ３に進み、ＲＯＭ２０１ｄに記憶されているテーブル（図４参照）を参照して、このスレーブＣＰＵ２０１ａの動作状態を決定する。そしてステップＳ４で、それに応じてセレクト信号２２０，２２１を出力して、スレーブＣＰＵ２０１ａに供給されるクロック及び電圧を決定する。そしてステップＳ５で、その指示された動作モードに応じた処理を実行する。この処理は各サブ基板ごとに異なるため、ここでは詳細な説明を省略する。こうして指示された処理が終了すると、マスタＣＰＵ１０１に対して、その処理の結果を通知する。そしてステップＳ１に戻る。

一方、ステップＳ２で動作モードの指示データでないときはステップＳ６に進み、動作モードの変更が通知されたかをみる。ここでは例えば、スリープモードからスタンバイモードへの変更などが判定される。動作モードが変更されたと判断するとステップＳ７に進み、ステップＳ３と同様にして、ＲＯＭ２０１ｄに記憶されているテーブル（図４参照）を参照して、その変更された動作モードに対応する、このスレーブＣＰＵ２０１ａの動作状態（Ａ〜Ｄ）を決定する。そしてステップＳ８で、その決定した状態に応じてセレクト信号２２０，２２１を出力して、スレーブＣＰＵ２０１ａに供給されるクロック及び／或いは電圧を決定する。そしてステップＳ１に戻る。

尚、ここでマスタＣＰＵ１０１は、プリンタ装置の各動作モードに応じて、それぞれ対応するサブ基板に対して処理命令（動作モード指令）を発行する。またスリープ、スタンバイ等といった装置全体の動作に関する情報は、マスタＣＰＵ１０１から全てのサブ基板に送られるものとする。

以上説明したように本実施の形態によれば、制御対象である各負荷の制御を各サブ基板で行い、メイン基板のＡＳＩＣは画像データの処理及び各サブ基板とマスタＣＰＵ間の通信制御を行う。またサブ基板ごとに複数の省エネルギーモードを有し、更に装置の状態モードに応じてその省エネルギーモードを変更できるため、装置全体の更なる省エネルギー制御が可能になる。

例えば、本実施の形態に係るプリンタ装置では、制御すべき制御対象の数（＝Ｎ）が多く、また動作モードの数（＝Ｍ）も多くなる。例えば、プリントの動作モードも更に分類され、給紙開始前、給紙終了後に分類できる。これによりプリント時であっても、給紙制御を司るサブ基板のスレーブＣＰＵの動作を停止させて省エネルギー制御を行うことができる。

また、各サブ基板のスレーブＣＰＵがそれぞれ、自らの省エネルギー制御を行っているので、Ｎ×Ｍの値が非常に大きくなった場合でも、マスタＣＰＵの負荷を増大させることなく、これらのジョブを処理することができる。

尚、本実施の形態では、上述のジョブを処理する為に、マスタＣＰＵの負荷が完全にゼロになる訳ではなく、マスタＣＰＵとスレーブＣＰＵとの間で、「今、画像形成装置の状態モードは、低電力モードである」の旨のやり取りは必要になる。しかし実際のプリンタ装置では、例えば上述の制御対象の負荷の数（＝Ｎ）は約５０個、動作モードの数（＝Ｍ）は約２０であり、本実施の形態に係るマスタＣＰＵの負荷低減の効果は大きいものとなる。

尚、この実施の形態では、動作条件を設定して行う制御を、消費電力の制御の場合で説明したが本発明はこれに限定されるものでなく、例えば、各制御対象の動作履歴の収集や、トナー等の消耗品の消費累積の計算処理、各制御対象の経年変化情報の収集等の処理にも適用できる。

本発明の実施の形態１に係るレーザプリンタ装置（画像形成装置）の構成を説明するブロック図である。 本実施の形態１に係るサブ基板のワンチップマイコンの詳細構成を説明するブロック図である。 本実施の形態に係るメイン基板のＡＳＩＣを説明するブロック図である。 本実施の形態に係るプリンタ装置における各種状態及び省エネルギーモードに対応する各サブ基板におけるＣＰＵへのクロック及び供給電圧の関係を説明する図である。 本発明の実施の形態２に係るレーザプリンタ装置（画像形成装置）の構成を説明するブロック図である。 本発明の実施の形態２に係るワンチップマイコンの構成を説明するブロック図である。 本実施の形態に係る各サブ基板のスレーブＣＰＵによる処理を説明するフローチャートである。

Claims (6)

1. 互いに消費電力が異なる複数の動作モードを有する画像形成装置であって、
   マスタＣＰＵを有し、前記画像形成装置全体の動作を制御するメイン基板と、
   それぞれがスレーブＣＰＵを有し、それぞれ対応する制御対象を制御する複数のサブ基板と、
   前記マスタＣＰＵと前記複数のサブ基板の各スレーブＣＰＵとの間で通信を行う通信手段と、
   前記複数の動作モードに対応して前記各スレーブＣＰＵの電力消費に関する動作条件を記憶する記憶手段と、
   を有し、
   前記複数のサブ基板の各スレーブＣＰＵは、前記通信手段により前記マスタＣＰＵから前記画像形成装置の動作モードが通知されると前記記憶手段に記憶されている前記動作条件を参照して当該スレーブＣＰＵへ供給される電圧値或いはクロックの周波数を個別に設定することを特徴とする画像形成装置。
2. 複数の互いに異なる電圧値の電源電圧を発生する電源部を更に有し、
   前記複数のサブ基板のそれぞれは、前記電源部から供給される前記電源電圧を入力し、当該サブ基板のスレーブＣＰＵから出力される選択信号に応じて選択した電圧を当該スレーブＣＰＵに供給する第１選択手段を更に有することを特徴とする請求項１に記載の画像形成装置。
3. 複数の互いに異なる周波数の複数のクロック信号を発生するクロック信号発生器を更に有し、
   前記複数のサブ基板のそれぞれは、前記クロック信号発生器から供給される前記複数のクロック信号を入力し、当該サブ基板のスレーブＣＰＵから出力される選択信号に応じて選択した周波数のクロック信号を当該スレーブＣＰＵに供給する第２選択手段を更に有することを特徴とする請求項１又は２に記載の画像形成装置。
4. 前記複数のサブ基板のそれぞれは、前記通信手段で使用される通信クロックを分周する分周手段と、
   前記通信クロック及び前記分周手段で分周されたクロック信号を入力し、当該サブ基板のスレーブＣＰＵから出力される選択信号に応じて選択したクロック信号を当該スレーブＣＰＵに供給する第２選択手段を更に有することを特徴とする請求項１又は２に記載の画像形成装置。
5. 前記複数のサブ基板の１つは、画像が形成される記録紙を給紙する給紙部を制御するものであり、前記複数の動作モードは、画像形成動作を給紙動作開始前と給紙動作開始後とに分類した動作モードを含むことを特徴とする請求項１乃至４のいずれか１項に記載の画像形成装置。
6. マスタＣＰＵを有し、画像形成装置全体の動作を制御するメイン基板と、それぞれがスレーブＣＰＵを有し、それぞれ対応する制御対象を制御する複数のサブ基板と、前記マスタＣＰＵと前記複数のサブ基板の各スレーブＣＰＵとの間で通信を行う通信手段と、前記画像形成装置の互いに消費電力が異なる複数の動作モードに対応して前記各スレーブＣＰＵの電力消費に関する動作条件を記憶する記憶手段とを有する画像形成装置の制御方法であって、
   前記画像形成装置の消費電力の大きさに係わる動作モードを前記マスタＣＰＵから前記複数のサブ基板のスレーブＣＰＵに通知する通知工程と、
   前記通知工程による通知に応じて、各スレーブＣＰＵが前記記憶手段に記憶されている前記動作条件を参照して当該スレーブＣＰＵへ供給される電圧値或いはクロックの周波数を個別に設定する工程と、を有することを特徴とする画像形成装置の制御方法。

Images