JP4157063B2 - 節電管理装置 - Google Patents

節電管理装置 Download PDF

Info

Publication number
JP4157063B2
JP4157063B2 JP2004087643A JP2004087643A JP4157063B2 JP 4157063 B2 JP4157063 B2 JP 4157063B2 JP 2004087643 A JP2004087643 A JP 2004087643A JP 2004087643 A JP2004087643 A JP 2004087643A JP 4157063 B2 JP4157063 B2 JP 4157063B2
Authority
JP
Japan
Prior art keywords
cpu
cpu board
power saving
external event
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004087643A
Other languages
English (en)
Other versions
JP2005275771A (ja
Inventor
智明 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2004087643A priority Critical patent/JP4157063B2/ja
Publication of JP2005275771A publication Critical patent/JP2005275771A/ja
Application granted granted Critical
Publication of JP4157063B2 publication Critical patent/JP4157063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Power Sources (AREA)

Description

本発明は、複写機やファクシミリ装置などの画像形成装置の節電管理装置に関し、機能ブロック毎に制御する複数のCPUボードを選択的に組み合わせたマスタースレーブ方式により制御され、待機時の消費電力を低減させる省電力モードを備えた節電管理装置に関する。
従来、メインCPUを含む本体制御部以外にサブCPUを備え、省電力モード時にメインCPUを含む本体制御部を停止させ、サブCPUのみを駆動させるとともに、省電力モードに移行する前の設定条件を記憶する不揮発性メモリを備えたものが提案されていた。
上述の従来技術によれば、消費電力の多いメインCPUを停止させることにより省電力効果を高めることができるものである。
特開平08−254922号公報
しかし、上述の従来技術によれば、メインCPU以外に省電力モードから復帰するためにのみ別途のCPUを設ける必要があり、それだけ部品コストが嵩むという不都合があった。
また、近年の画像形成装置では、一般的に機能ブロック毎に制御する複数のCPUボードを選択的に組み合わせたマスタースレーブ方式により制御されるものが多く、メインCPU、即ちマスターCPUだけの省電力効果を高めても他のスレーブCPUによる消費電力を低減できないという不都合もあり、省電力モード時にこのようなスレーブCPUに対して一律に電力を停止させると、省電力モードから復帰する必要のある外部イベントを検出できない場合があるという問題があった。
例えば、ファクシミリ機能を備えた画像形成装置において、省電力モード時に当該ファクシミリ機能を制御するCPUボードへの給電を停止するともはや外部からの受信を検出できなくなるのである。
本発明は、上述の従来欠点に鑑み、別途の専用のCPUを備えることなく省電力効果の高い省電力制御を可能とし、さらには、省電力モードから復帰すべき外部イベントを確実に検出できる節電管理装置を提供する点にある。
上述の目的を達成するため、本発明による画像形成装置の節電管理装置の第一の特徴構成は、特許請求の範囲の欄の請求項1に記載した通り、機能ブロック毎に制御する複数のCPUボードを選択的に組み合わせたマスタースレーブ方式により制御され、待機時の消費電力を低減させる省電力モードを備えた節電管理装置であって、マスターCPUボードが、前記複数のCPUボードのうち最も消費電力が少ないCPUボードを外部イベントに基づいて省電力モードから復帰制御するCPUボードとして選択する点にある。
上述の構成によれば、システムを構築する複数のCPUボードのうちの消費電力が最も少ないCPUボードをアクティブに維持し、他のCPUボードを省電力モードに移行させることにより、新たなCPUを設けなくとも最も省電力効果の高い省電力モードを実現できるのである。この場合、アクティブなCPUボードが外部イベントを監視し、何らかの外部イベントを検出すると他のCPUボードを復帰制御するのである。ここで、アクティブとは、外部イベントを検知可能に維持された状態をいい、スリープモードであっても外部イベントによる割り込み信号によりスリープモードから復帰できる状態をいう。
同第二の特徴構成は、同請求項2に記載した通り、上述の第一特徴構成に加えて、前記マスターCPUボードは、各スレーブCPUボードの消費電力比較テーブルを備え、CPUボードのうち、最も消費電力が少ないCPUボードを前記消費電力比較テーブルに基づいて判別し、当該CPUボードを外部イベントに基づいて省電力モードから復帰制御するCPUボードとして選択する点にある。
マスターCPUボードに接続されているスレーブCPUボードは一定ではなく、システムにより変動するものである。また、部品の改良などにより消費電力が変動する場合もある。そこで、各スレーブCPUボードの消費電力比較テーブルを備えることにより、接続されているスレーブCPUボードから最も消費電力の少ないCPUボードを正確に判別することができるのであり、当該消費電力比較テーブルを更新することにより接続されているCPUボードの最新の消費電力情報に基づいて判別できるようになるのである。
同第三の特徴構成は、同請求項3に記載した通り、上述の第一または第二特徴構成に加えて、特定の外部イベントを検出するCPUボードを、前記最も消費電力が少ないCPUボードに優先して外部イベントに基づいて省電力モードから復帰制御するCPUボードとして選択する点にある。
上述の構成によれば、省電力効果の最も高いCPUボードでは検知できない特定の外部イベントを検出可能なCPUボードを、当該省電力効果の最も高いCPUボードに優先して省電力モードから復帰制御するCPUボードとして選択することにより、特定の外部イベントに基づいて確実に省電力モードから復帰できるようになるのである。
以上説明した通り、本発明によれば、別途の専用のCPUを備えることなく省電力効果の高い省電力制御を可能とし、さらには、省電力モードから復帰すべき外部イベントを確実に検出できる節電管理装置を提供することができるようになった。
以下に本発明による画像形成装置の節電管理装置の実施の形態を説明する。画像形成装置として、複写機構、プリント機能、ファクシミリ機能を備えた複合機は、機能ブロック毎に制御する複数のCPUボードを選択的に組み合わせたマスタースレーブ方式により制御され、詳述すると、図1に示すように、画像形成エンジン部を制御するエンジン制御部2と、原稿画像を読取制御するスキャナ制御部3と、ファクシミリ通信を制御するファクシミリ制御部4と、出力された用紙を綴じ処理するフィニッシャー制御部5と、出力された用紙を丁合制御するソーター制御部6と、ネットワークインターフェース制御を行なうネットワーク制御部7などの複数のスレーブCPUボードと、それらスレーブCPUボードに対して制御コマンドを発し、所定の画像処理プロセスを制御するマスターCPUボード1とから構成される。
各CPUボードは、夫々CPUとCPUの実行プログラムが格納されたROMとデータメモリとして使用されるRAM及び負荷に対する駆動回路やセンサからの入力回路などの周辺回路を備えて構成され、各スレーブCPUはマスターCPUと制御コマンドのやり取りを行なうシリアルバスライン8で接続されている。
マスターCPUボード1及び各スレーブCPUボードに搭載されているCPUには、図2に示すような省電力管理回路が設けられている。各CPUには内部メモリのデータを保持しながらもプログラムの実行を停止するスリープ機能を備え、マスターCPUから発信された省電力モードへの移行命令に対して自らスリープ状態に移行するように構成されている。スリープ状態にあるCPUは、第一の割込み端子INT1へ外部からの割込み信号が入力されたときに当該スリープモードから通常の動作モードへの復帰するように構成されている。
外部割込み信号は、インバータゲート回路13a,13b,・・・を介して第一の割込み端子INT1に入力され、インバータゲート回路13a,13b,・・・に対するゲート制御信号が自らの出力端子CNTから出力されるように構成されている。スリープ状態では出力端子CNTからの出力がハイインピーダンスとなるが図外のプルダウン抵抗によりローレベルに維持され、インバータゲート回路13a,13b,・・・からの外部割込み信号が入力可能に構成され、通常の動作モードでは出力端子CNTからハイレベルの信号を出力することにより、インバータゲート回路13a,13b,・・・からの外部割込み信号が入力不能に構成されている。
一方、装置の省電力モードからの復帰条件である操作部のキー操作や原稿カバーの開閉操作などの複数の操作信号が入力されるオアゲート10からの出力信号(ここでは、「イベント信号」という。)が、インバータゲート回路11a,11b,・・・を介して第二の割込み端子INT0に入力され、インバータゲート回路11a,11b,・・・に対するゲート制御信号がオアゲート12a,12b,・・・から出力されるように構成されている。前記オアゲート12a,12b,・・・は当該CPU以外のCPUの出力ポートPO0からの制御信号が入力され、通常の動作モードでは出力端子PO0からハイレベルの制御信号が出力されることにより、インバータゲート回路11a,11b,・・・からの外部割込み信号が入力不能となる。スリープ状態では出力端子PO0からの出力がハイインピーダンスとなるが図外のプルダウン抵抗によりローレベルに維持され、インバータゲート回路11a,11b,・・・からの外部割込み信号が入力可能に構成されている。
上述の省電力管理回路が設けられたマスター及びスレーブCPUボードにより制御システムが構成されている画像形成装置の省電力制御について、図3に示すフローチャートに基づいて詳述する。
画像形成装置に電源スイッチが投入されると(S1)、マスターCPUボードのマスターCPUは、シリアルバスライン8を介して各スレーブCPUボードのスレーブCPUと交信を行ない、システムに接続されているスレーブCPUを確認する(S2)。装置が画像形成ジョブを実行できるスタンバイ状態にあり、一定の時間に操作がなされないとき、または、操作部の省電力モード移行キーが操作されたときに、マスターCPUは装置を省電力モードに移行させる(S3)。
マスターCPUはRAMに各スレーブCPUボードの消費電力比較テーブルを備え、画像形成装置に接続されているCPUボードのうち、最も消費電力が少ないCPUボードを当該消費電力比較テーブルに基づいて判別し、当該CPUボード(当該実施形態では、図2のファクシミリ制御部4が選択された場合を説明する)を外部イベントに基づいて省電力モードから復帰制御するCPUボードとして選択し(S4)、当該選択CPUボードにはその旨のコマンド及び省電力モードに移行する旨のコマンドを発信し、他のCPUボードには省電力モードに移行する旨のコマンドを発信し(S5)、自らはホルト(HALT)命令を実行してスリープモードに入る(S6)。当該選択CPUボード以外のスレーブCPUボードのCPUも同様にマスターCPUからのコマンドを受信して自らホルト命令を実行してスリープモードに移行する(S6)。
この状態で、アクティブなCPUは当該選択CPUボードのCPU(ファクシミリ制御部4のCPU)のみとなり、消費電力を大きく低減させることができる。このような省電力モード時に外部からのイベント信号がオアゲート10、インバータゲート回路11aを介して第二の割込み端子INT0に入力されると(S7)、対応する割込み処理を実行する。即ち、ファクシミリ制御部4のCPUは、出力端子CNTからハイレベルの信号を出力してインバータゲート回路13aを閉じ、出力端子PO1から他のCPUボードに対してスリープモード解除のための割込み信号を出力するのである(S8)。当該割込み信号が入力された他のCPUはスリープ状態から通常の動作状態に復帰し、その後はマスターCPUにより当該装置のシステム制御が行なわれる。即ち、上述のステップS1からS8を実行するCPU及びその実行プログラムと、省電力管理回路とで節電管理装置が構成される。
以下、別実施形態を説明する。上述した実施形態で説明した省電力管理回路は例示でありその構成に限定されるものではない。本実施形態は画像形成装置を例に説明したが、機能ブロック毎に制御する複数のCPUボードを有する電気機器にも適用できることは言うまでも無い。また装置が省電力モードに移行したときに各CPUがスリープモードに移行し、選択CPUのみが通常の動作状態にあるものを説明したが、装置の省電力モードにおけるCPUの状態はこのようなものに限定されるものではなく、電力の供給が停止されるものであってもよい。この場合は上述の省電力管理回路も各CPUボードへの給電の可否を制御する回路となる。
上述の消費電力比較テーブルは、消費電力データが格納されるものや、消費電力の降べき順または昇べき順に順序データが付加されるものなど、少なくとも各CPUボードの消費電力が比較できるデータが格納されていればよく、データの更新処理が可能な不揮発性メモリに格納されるものであってもよい。
省電力モードにおける管理用のCPU、つまり上述した選択CPUの動作モードは、通常の動作モードで作動するものに限定されるものではなく、例えば、動作クロックの周波数を通常よりも低下させた省電力状態での動作、つまり外部イベント信号が検出可能な状態で動作しているものであればよく、スリープモードであっても外部イベントによる割り込み信号によりスリープモードから復帰できる状態であればよい。
上述した実施形態では、マスターCPUボードに、各スレーブCPUボードの消費電力比較テーブルを備え、画像形成装置に接続されているCPUボードのうち、最も消費電力が少ないCPUボードを前記消費電力比較テーブルに基づいて判別し、当該CPUボードを外部イベントに基づいて省電力モードから復帰制御するCPUボードとして選択するものを説明したが、特定の外部イベントを検出するCPUボードを、最も消費電力が少ないCPUボードに優先して外部イベントに基づいて省電力モードから復帰制御するCPUボードとして選択するように構成することも可能である。
つまり、全ての外部イベント信号をオアゲート10から出力可能に構成できない場合に備えて、特定の外部イベント信号を検出可能なスレーブCPUボードを、外部イベントに基づいて省電力モードから復帰制御するCPUボードとして優先的に選択することにより、外部イベント信号により確実に通常動作モードに復帰させることができるのである。例えば、図2に示すように、ファクシミリ制御部4のみが電話回線を介した外部からの受信リクエストを検出可能な場合に、当該ファクシミリ制御部4のCPUボードを装置の省電力モードから復帰するための監視用のCPUボードとして選択するものである。
画像形成装置の制御システムのブロック構成図 画像形成装置の節電管理装置の要部の回路図 フローチャート
符号の説明
1:マスターCPUボード
2〜7:スレーブCPUボード

Claims (3)

  1. 機能ブロック毎に制御する複数のCPUボードを選択的に組み合わせたマスタースレーブ方式により制御され、待機時の消費電力を低減させる省電力モードを備えた節電管理装置であって、
    前記省電力モードにおいては、複数のCPUボードのうち一のCPUボードが外部イベントを検知可能な状態に維持されており、
    マスターCPUボードが、前記複数のCPUボードのうち最も消費電力が少ないCPUボードを、外部イベントを検知可能な状態に維持しておくCPUボードとして選択し、
    前記省電力モードにおいて前記選択されたCPUボードが外部イベントを検知すると、他のCPUボードに対して、通常の動作状態に復帰するための信号を出力し復帰制御する節電管理装置。
  2. 前記マスターCPUボードは、各スレーブCPUボードの消費電力比較テーブルを備え、CPUボードのうち、最も消費電力が少ないCPUボードを前記消費電力比較テーブルに基づいて判別し、当該CPUボードを外部イベントを検知可能な状態に維持しておくCPUボードとして選択する請求項1記載の節電管理装置。
  3. 前記外部イベントには、外部イベント信号が前記複数のCPUボードのうち一部の所定のCPUボードによってのみ検出可能となっている特定の外部イベントを含み、
    当該特定の外部イベントを検出するCPUボードを、前記最も消費電力が少ないCPUボードに優先して外部イベントに基づいて省電力モードから復帰制御するCPUボードとして選択する請求項1または2記載の節電管理装置。
JP2004087643A 2004-03-24 2004-03-24 節電管理装置 Expired - Fee Related JP4157063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004087643A JP4157063B2 (ja) 2004-03-24 2004-03-24 節電管理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004087643A JP4157063B2 (ja) 2004-03-24 2004-03-24 節電管理装置

Publications (2)

Publication Number Publication Date
JP2005275771A JP2005275771A (ja) 2005-10-06
JP4157063B2 true JP4157063B2 (ja) 2008-09-24

Family

ID=35175391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004087643A Expired - Fee Related JP4157063B2 (ja) 2004-03-24 2004-03-24 節電管理装置

Country Status (1)

Country Link
JP (1) JP4157063B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804215B2 (ja) * 2006-04-25 2011-11-02 キヤノン株式会社 画像形成装置及びその制御方法
JP5052177B2 (ja) * 2006-05-15 2012-10-17 株式会社リコー 画像形成装置の省電力制御方法及び画像形成装置
JP2008204209A (ja) * 2007-02-21 2008-09-04 Sony Corp 電子機器、復帰用インターフェース設定方法、復帰通信方法及びコンピュータプログラム
JP4858792B2 (ja) 2009-09-30 2012-01-18 ブラザー工業株式会社 画像処理装置およびプログラム
JP5182268B2 (ja) * 2009-10-30 2013-04-17 ブラザー工業株式会社 電子機器および電子機器の動作モード切替方法
JP5857695B2 (ja) * 2011-12-07 2016-02-10 株式会社リコー 情報処理装置、情報処理システム
JP5699102B2 (ja) * 2012-02-29 2015-04-08 京セラドキュメントソリューションズ株式会社 画像形成装置
JP6772007B2 (ja) 2016-09-12 2020-10-21 キヤノン株式会社 情報処理装置及びその制御方法、コンピュータプログラム

Also Published As

Publication number Publication date
JP2005275771A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US7890784B2 (en) Power supplying mode switching controller, image forming apparatus, and image reading apparatus
US20110083027A1 (en) Controller for image processing apparatus
US8032774B2 (en) Information processing apparatus
JP4280244B2 (ja) ジョブ処理装置
JP2008167224A (ja) 画像処理装置、画像処理システム、画像処理方法、および画像処理プログラム
US8954772B2 (en) Data processing apparatus capable of controlling power supply, control method therefor, and storage medium
JP2010201770A (ja) 画像形成装置
JP4157063B2 (ja) 節電管理装置
JP2007047966A (ja) 省電力制御システム
JP2016103704A (ja) 画像形成装置、画像形成装置の制御方法およびプログラム
JP4820271B2 (ja) 画像処理装置及び画像処理方法
JP5882591B2 (ja) 画像処理装置、情報処理装置、その制御方法、プログラム、及び記憶媒体
US20170315606A1 (en) Apparatus and method for information processing
JP2002359703A (ja) 画像形成装置
JP2006174307A (ja) 情報機器
JP2017163194A (ja) 画像処理装置、その制御方法、および、プログラム
JP4187135B2 (ja) 電子装置
JP5083017B2 (ja) 画像処理装置
JP5440153B2 (ja) 画像処理装置
JP6402798B2 (ja) 車両パワーウインドウ装置用の制御装置
JP5757249B2 (ja) 画像処理装置および画像処理デバイス
JP2011079176A (ja) 画像処理装置用コントローラー
JP2017068790A (ja) 制御装置および制御方法
JP2005262586A (ja) 画像形成装置
JP2018157603A (ja) 画像形成装置、画像形成装置の制御方法およびコンピュータプログラム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees