JP4790926B2 - ゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネル、ゲート信号遅延補償回路及びその方法 - Google Patents
ゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネル、ゲート信号遅延補償回路及びその方法 Download PDFInfo
- Publication number
- JP4790926B2 JP4790926B2 JP2001112125A JP2001112125A JP4790926B2 JP 4790926 B2 JP4790926 B2 JP 4790926B2 JP 2001112125 A JP2001112125 A JP 2001112125A JP 2001112125 A JP2001112125 A JP 2001112125A JP 4790926 B2 JP4790926 B2 JP 4790926B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- liquid crystal
- crystal display
- thin film
- signal delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ装置、液晶パネル、より詳しくは、ゲートラインの抵抗及び容量によるゲートオン信号の遅延を補償するためのゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネルに関する。
また本発明は、ゲート信号遅延補償方法、より詳しくは、液晶ディスプレイパネルにおいてゲート信号の遅延を補償する方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ型液晶表示装置（ＴＦＴ-ＬＣＤ）は現在生産されているメイン機種となる液晶ディスプレイ装置であり、液晶ディスプレイパネルの大型化と高解像度化が今後の最も大きな課題である。このように液晶ディスプレイパネルが大型化し解像度が高くなるほど、パネル内のデータラインとゲートラインとが長くなってライン抵抗が増加し、各ライン間に交差（ｃｒｏｓｓｏｖｅｒ）する地点が多くなるので各ラインの寄生容量（ｃａｐａｃｉｔａｎｃｅ）も増加し、特に今後に要求される高開口率のパネルの設計時には画素と各ラインとの間の重畳（ｏｖｅｒｌａｐ）が増加して信号遅延が非常に深刻になる。
【０００３】
図３では従来の技術の液晶ディスプレイパネルでの前記ゲート信号遅延を図示している。前記図３を参照すると、ゲート信号は入力地点では矩形波であるが、パネル上の該当ラインに伝送されながらゲートラインの端部では前記ラインの抵抗及び容量によって信号遅延が発生し、それに基づいて前記矩形波が歪曲される結果を招く。前記図３（ｂ）に示すように、ゲートライン端部のゲート信号は歪曲によって遅延された波形を有し、このようなゲート信号遅延は液晶ディスプレイパネル内の各画素での充電特性を悪化させるようになるが、これは信号遅延が著しいほどゲート信号のゲートオン区間が短くなり、これによって各画素の充電量が不充分になるためである。
【０００４】
高解像度の大型液晶ディスプレイパネルではこのような信号遅延により画質が低下する問題を解決するために、液晶ディスプレイパネル内のゲートラインの両側で信号を印加する駆動方法が主に用いられている。
【発明が解決しようとする課題】
しかし、このような方法は駆動集積回路（ＤｒｉｖｅｒＩＣ）の数が２倍に増加するために製品の価格競争力が低下するようになる問題点がある。
【０００５】
本発明はこのような問題点を解決するためのものであって、生産費用の上昇を招く別途の駆動ＩＣの付加なく既存の液晶ディスプレイパネルの製造とともに容易に形成することができ、簡単な回路で構成されて液晶ディスプレイパネルの特性に不必要な影響を与えず、ゲートラインの抵抗及び容量によるゲートオン信号の遅延を補償するためのゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するために、本発明に係るゲート信号遅延補償機能を有する液晶ディスプレイ装置は、
多数のゲートライン、前記多数のゲートラインと絶縁されて交差する多数のデータライン、前記ゲートラインに連結されるゲート電極と前記データラインに連結されるソース電極とを有する多数の薄膜トランジスタ、前記薄膜トランジスタのドレーン電極に連結される画素電極、及び前記画素電極に対向して共通電圧を印加するための共通電極が形成されており、前記画素電極と前記共通電極との間に液晶が注入されており、各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含み、ゲート信号遅延を補償するための信号遅延補償部を含む液晶ディスプレイパネル;
前記液晶ディスプレイパネルを駆動させるために前記ゲートラインに薄膜トランジスタをオン／オフさせるゲート信号を印加するゲートドライバー;
前記液晶ディスプレイパネルを駆動させるために前記データラインに画像信号を現わすデータ信号を印加するデータドライバー;
前記信号遅延補償部にゲート信号遅延補償のための所定のパルスを出力する信号源；
前記ゲートドライバーから前記薄膜トランジスタをオンさせるための信号を印加するようにし、前記データドライバーから前記画素にデータ信号を印加するようにする信号制御部；を含んでいる。
【０００７】
好ましくは、前記信号遅延補償部は、前記ゲートライン端部に配置される薄膜トランジスタのドレーンを一つに連結し、前記液晶ディスプレイパネルの外部から所定の直流電圧を伝達する補償電圧伝達ラインをさらに含むことを特徴とする。
【０００８】
好ましくは、前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されることを特徴とする。
【０００９】
本発明のまた他の一つの特徴によるゲート信号遅延補償回路は、液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための信号遅延補償回路であり、各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素、及び前記遅延補償要素と連結され、前記液晶ディスプレイパネルの外部から所定の直流電圧の供給を受けて前記多数の遅延補償要素の各々に伝達するための補償電圧伝達ラインを含む。
【００１０】
本発明のまた他の一つ特徴によるゲート信号遅延補償方法は、液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素と補償電圧伝達ラインととを含む信号遅延補償回路を用いるゲート信号遅延補償方法であり、前記補償電圧伝達ラインに所定の直流電圧を印加する第１段階、及び前記各々の遅延補償要素によって遅延されたゲート信号が入力されているゲートラインだけを前記補償電圧伝達ラインと通じるようにして前記遅延されたゲート信号が前記所定の直流電圧によって上昇するようにする第２段階を含む。
【００１１】
好ましくは、前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されており、前記薄膜トランジスタのドレーンは前記補償電圧伝達ラインと連結されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明による好ましい実施例を詳細に説明する。
【００１３】
図１は、本発明のゲート信号遅延補償機能を備えた液晶ディスプレイ装置の好ましい一実施例の構成を示す。
【００１４】
前記図１に示したように、本発明のゲート信号遅延補償機能を備えた液晶ディスプレイ装置の好ましい一実施例は、多数のゲートライン８２０、多数のデータライン８３０、ゲート電極とソース電極とを有する多数の薄膜トランジスタ（ＴＦＴ）、画素電極、及び共通電極が形成されており、画素電極と共通電極との間に液晶が注入されており、多数のゲートライン８２０の端部に連結されてゲート信号遅延を補償するための信号遅延補償部８５０を含む液晶ディスプレイパネル８００と、ゲートドライバー６００と、データドライバー５００と、信号源１００と、信号制御部３００とを含む。
【００１５】
図２は、本発明のゲート信号遅延補償機能を備えた液晶ディスプレイパネルの好ましい一実施例の構成を示す。
【００１６】
前記図２に示したように、ゲート信号遅延補償液晶ディスプレイパネルの好ましい一実施例は、多数のゲートライン８２０、多数のデータライン８３０、多数の薄膜トランジスタ、画素電極、共通電極、液晶、及び前記多数のゲートライン８２０の端部に連結されてゲート信号遅延を補償するための信号遅延補償部８５０を含むが、ここで、前記信号遅延補償部８５０は、前記多数のゲートライン８２０の各々の端部に連結される多数の遅延補償要素３０、及び前記遅延補償要素３０と連結され、前記液晶ディスプレイパネルの外部から所定の直流電圧の供給を受けて前記多数の遅延補償要素の各々に伝達するための補償電圧伝達ライン４０を含む。
【００１７】
また、ここで前記遅延補償要素３０は、電流出力端子が前記ゲートライン８２０の端部に連結され、電流入力端子が薄膜トランジスタ２０のソースと連結されて、前記電流入力端子から前記電流出力端子の方向にだけ電流が流れるようにするダイオード素子１０、及びゲートが前記ダイオード素子１０の電流出力端子及び前記ゲートラインの共通端に連結され、ソースが前記ダイオード素子１０の電流入力端子に連結され、ドレーンが前記補償電圧伝達ライン４０に連結されて、前記ゲートと前記ソースとの間の電圧差によって前記ドレーンから前記ソースに電圧補償のための電流が流れるようにする遅延補償薄膜トランジスタ２０を含む。
【００１８】
図３は、本発明によって信号遅延が補償されたゲート信号を、従来の技術の遅延されたゲート信号と比較して示す。
【００１９】
本発明によるゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法によれば、前記図３（ｃ）に示したように、ゲート信号遅延が補償され、ゲートがハイレバルに維持される。即ち、ゲートオン区間でのゲート波形が、図３（ａ）のゲートライン入力波形と同等な程度に回復可能であり、ゲート信号遅延による充電時間の不足問題を克服することができる。
【００２０】
ゲートラインの端部から前記遅延されたゲート信号が入力されると、前記遅延補償要素３０内のダイオード素子１０には逆方向の電圧がかかって電流は前記ダイオード素子１０を通じて流れることができず、それによってゲートラインに連結された遅延補償薄膜トランジスタ２０のゲート電圧のみが上昇して前記遅延補償薄膜トランジスタ２０のゲートとソースとの間の電圧差が発生し、一般的なＭＯＳトランジスタの特性上、前記ゲートとソースとの間の電圧差がしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を越える場合に、前記遅延補償薄膜トランジスタ２０はオン状態になる。
【００２１】
従って、前記遅延補償薄膜トランジスタ２０のドレーンに連結された補償電圧伝達ライン４０から前記ドレーンの電位と前記ソースの電位とが同等になるまで補償電流が流れるようになり、この電流によって前記ゲートラインの電位が上昇して前記ゲート信号遅延は補償されて最終的に前記図３の下段のようなゲート信号の波形を得るようになる。
【００２２】
また、前記ゲート信号が全く印加されない他のゲートラインに連結された遅延補償薄膜トランジスタ２０のゲートでは前記遅延された信号程度の電圧上昇さえも起こらないので、遅延補償薄膜トランジスタ２０がオンにならず、その結果、前記遅延されたゲート信号が印加されるゲートラインのみが選択的に前記補償電圧伝達ライン４０と通じるので、駆動されてはならない他のゲートラインが同時に駆動されて画像の質を低下させる問題は発生しない。
【００２３】
本発明によるゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法は、本発明の技術的思想の範囲内で多様な形態に変形、応用可能であり、前記好ましい実施例に限定されない。
【００２４】
また、前記実施例と図面は発明の内容を詳細に説明するためだけであり、発明の技術的思想の範囲を限定しようとする目的ではなく、以上で説明した本発明は本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想をはずれない範囲内で多様な置換、変形及び変更可能であるので、前記実施例及び添付した図面に限定されるわけではない。
【００２５】
【発明の効果】
本発明によるゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法によって、生産費用の上昇を招く別途の駆動ＩＣの付加なく既存の液晶ディスプレイパネルの製造とともに容易に形成することができ、簡単な回路で構成されて液晶ディスプレイパネルの特性に不必要な影響を与えず、ゲートラインの抵抗及び容量によるゲートオン信号の遅延を補償するためのゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法を提供することができる。
【図面の簡単な説明】
【図１】本発明のゲート信号遅延補償機能を備えた液晶ディスプレイ装置の好ましい一実施例の構成を示す図面である。
【図２】本発明のゲート信号遅延補償液晶ディスプレイパネルの好ましい一実施例の構成を示す図面である。
【図３】本発明によって信号遅延が補償されたゲート信号を従来の技術の遅延されたゲート信号と比較して示す図面である。
【符号の説明】
１０ ダイオード素子
２０ 遅延補償薄膜トランジスタ
３０ 遅延補償要素
４０ 補償電圧伝達ライン
１００ 信号源
３００ 信号制御部
５００ データドライバー
６００ ゲートドライバー
８００ 液晶ディスプレイパネル
８２０ ゲートライン
８３０ データライン
８５０ 信号遅延補償部
【発明の属する技術分野】
本発明は、液晶ディスプレイ装置、液晶パネル、より詳しくは、ゲートラインの抵抗及び容量によるゲートオン信号の遅延を補償するためのゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネルに関する。
また本発明は、ゲート信号遅延補償方法、より詳しくは、液晶ディスプレイパネルにおいてゲート信号の遅延を補償する方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ型液晶表示装置（ＴＦＴ-ＬＣＤ）は現在生産されているメイン機種となる液晶ディスプレイ装置であり、液晶ディスプレイパネルの大型化と高解像度化が今後の最も大きな課題である。このように液晶ディスプレイパネルが大型化し解像度が高くなるほど、パネル内のデータラインとゲートラインとが長くなってライン抵抗が増加し、各ライン間に交差（ｃｒｏｓｓｏｖｅｒ）する地点が多くなるので各ラインの寄生容量（ｃａｐａｃｉｔａｎｃｅ）も増加し、特に今後に要求される高開口率のパネルの設計時には画素と各ラインとの間の重畳（ｏｖｅｒｌａｐ）が増加して信号遅延が非常に深刻になる。
【０００３】
図３では従来の技術の液晶ディスプレイパネルでの前記ゲート信号遅延を図示している。前記図３を参照すると、ゲート信号は入力地点では矩形波であるが、パネル上の該当ラインに伝送されながらゲートラインの端部では前記ラインの抵抗及び容量によって信号遅延が発生し、それに基づいて前記矩形波が歪曲される結果を招く。前記図３（ｂ）に示すように、ゲートライン端部のゲート信号は歪曲によって遅延された波形を有し、このようなゲート信号遅延は液晶ディスプレイパネル内の各画素での充電特性を悪化させるようになるが、これは信号遅延が著しいほどゲート信号のゲートオン区間が短くなり、これによって各画素の充電量が不充分になるためである。
【０００４】
高解像度の大型液晶ディスプレイパネルではこのような信号遅延により画質が低下する問題を解決するために、液晶ディスプレイパネル内のゲートラインの両側で信号を印加する駆動方法が主に用いられている。
【発明が解決しようとする課題】
しかし、このような方法は駆動集積回路（ＤｒｉｖｅｒＩＣ）の数が２倍に増加するために製品の価格競争力が低下するようになる問題点がある。
【０００５】
本発明はこのような問題点を解決するためのものであって、生産費用の上昇を招く別途の駆動ＩＣの付加なく既存の液晶ディスプレイパネルの製造とともに容易に形成することができ、簡単な回路で構成されて液晶ディスプレイパネルの特性に不必要な影響を与えず、ゲートラインの抵抗及び容量によるゲートオン信号の遅延を補償するためのゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するために、本発明に係るゲート信号遅延補償機能を有する液晶ディスプレイ装置は、
多数のゲートライン、前記多数のゲートラインと絶縁されて交差する多数のデータライン、前記ゲートラインに連結されるゲート電極と前記データラインに連結されるソース電極とを有する多数の薄膜トランジスタ、前記薄膜トランジスタのドレーン電極に連結される画素電極、及び前記画素電極に対向して共通電圧を印加するための共通電極が形成されており、前記画素電極と前記共通電極との間に液晶が注入されており、各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含み、ゲート信号遅延を補償するための信号遅延補償部を含む液晶ディスプレイパネル;
前記液晶ディスプレイパネルを駆動させるために前記ゲートラインに薄膜トランジスタをオン／オフさせるゲート信号を印加するゲートドライバー;
前記液晶ディスプレイパネルを駆動させるために前記データラインに画像信号を現わすデータ信号を印加するデータドライバー;
前記信号遅延補償部にゲート信号遅延補償のための所定のパルスを出力する信号源；
前記ゲートドライバーから前記薄膜トランジスタをオンさせるための信号を印加するようにし、前記データドライバーから前記画素にデータ信号を印加するようにする信号制御部；を含んでいる。
【０００７】
好ましくは、前記信号遅延補償部は、前記ゲートライン端部に配置される薄膜トランジスタのドレーンを一つに連結し、前記液晶ディスプレイパネルの外部から所定の直流電圧を伝達する補償電圧伝達ラインをさらに含むことを特徴とする。
【０００８】
好ましくは、前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されることを特徴とする。
【０００９】
本発明のまた他の一つの特徴によるゲート信号遅延補償回路は、液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための信号遅延補償回路であり、各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素、及び前記遅延補償要素と連結され、前記液晶ディスプレイパネルの外部から所定の直流電圧の供給を受けて前記多数の遅延補償要素の各々に伝達するための補償電圧伝達ラインを含む。
【００１０】
本発明のまた他の一つ特徴によるゲート信号遅延補償方法は、液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素と補償電圧伝達ラインととを含む信号遅延補償回路を用いるゲート信号遅延補償方法であり、前記補償電圧伝達ラインに所定の直流電圧を印加する第１段階、及び前記各々の遅延補償要素によって遅延されたゲート信号が入力されているゲートラインだけを前記補償電圧伝達ラインと通じるようにして前記遅延されたゲート信号が前記所定の直流電圧によって上昇するようにする第２段階を含む。
【００１１】
好ましくは、前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されており、前記薄膜トランジスタのドレーンは前記補償電圧伝達ラインと連結されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明による好ましい実施例を詳細に説明する。
【００１３】
図１は、本発明のゲート信号遅延補償機能を備えた液晶ディスプレイ装置の好ましい一実施例の構成を示す。
【００１４】
前記図１に示したように、本発明のゲート信号遅延補償機能を備えた液晶ディスプレイ装置の好ましい一実施例は、多数のゲートライン８２０、多数のデータライン８３０、ゲート電極とソース電極とを有する多数の薄膜トランジスタ（ＴＦＴ）、画素電極、及び共通電極が形成されており、画素電極と共通電極との間に液晶が注入されており、多数のゲートライン８２０の端部に連結されてゲート信号遅延を補償するための信号遅延補償部８５０を含む液晶ディスプレイパネル８００と、ゲートドライバー６００と、データドライバー５００と、信号源１００と、信号制御部３００とを含む。
【００１５】
図２は、本発明のゲート信号遅延補償機能を備えた液晶ディスプレイパネルの好ましい一実施例の構成を示す。
【００１６】
前記図２に示したように、ゲート信号遅延補償液晶ディスプレイパネルの好ましい一実施例は、多数のゲートライン８２０、多数のデータライン８３０、多数の薄膜トランジスタ、画素電極、共通電極、液晶、及び前記多数のゲートライン８２０の端部に連結されてゲート信号遅延を補償するための信号遅延補償部８５０を含むが、ここで、前記信号遅延補償部８５０は、前記多数のゲートライン８２０の各々の端部に連結される多数の遅延補償要素３０、及び前記遅延補償要素３０と連結され、前記液晶ディスプレイパネルの外部から所定の直流電圧の供給を受けて前記多数の遅延補償要素の各々に伝達するための補償電圧伝達ライン４０を含む。
【００１７】
また、ここで前記遅延補償要素３０は、電流出力端子が前記ゲートライン８２０の端部に連結され、電流入力端子が薄膜トランジスタ２０のソースと連結されて、前記電流入力端子から前記電流出力端子の方向にだけ電流が流れるようにするダイオード素子１０、及びゲートが前記ダイオード素子１０の電流出力端子及び前記ゲートラインの共通端に連結され、ソースが前記ダイオード素子１０の電流入力端子に連結され、ドレーンが前記補償電圧伝達ライン４０に連結されて、前記ゲートと前記ソースとの間の電圧差によって前記ドレーンから前記ソースに電圧補償のための電流が流れるようにする遅延補償薄膜トランジスタ２０を含む。
【００１８】
図３は、本発明によって信号遅延が補償されたゲート信号を、従来の技術の遅延されたゲート信号と比較して示す。
【００１９】
本発明によるゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法によれば、前記図３（ｃ）に示したように、ゲート信号遅延が補償され、ゲートがハイレバルに維持される。即ち、ゲートオン区間でのゲート波形が、図３（ａ）のゲートライン入力波形と同等な程度に回復可能であり、ゲート信号遅延による充電時間の不足問題を克服することができる。
【００２０】
ゲートラインの端部から前記遅延されたゲート信号が入力されると、前記遅延補償要素３０内のダイオード素子１０には逆方向の電圧がかかって電流は前記ダイオード素子１０を通じて流れることができず、それによってゲートラインに連結された遅延補償薄膜トランジスタ２０のゲート電圧のみが上昇して前記遅延補償薄膜トランジスタ２０のゲートとソースとの間の電圧差が発生し、一般的なＭＯＳトランジスタの特性上、前記ゲートとソースとの間の電圧差がしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を越える場合に、前記遅延補償薄膜トランジスタ２０はオン状態になる。
【００２１】
従って、前記遅延補償薄膜トランジスタ２０のドレーンに連結された補償電圧伝達ライン４０から前記ドレーンの電位と前記ソースの電位とが同等になるまで補償電流が流れるようになり、この電流によって前記ゲートラインの電位が上昇して前記ゲート信号遅延は補償されて最終的に前記図３の下段のようなゲート信号の波形を得るようになる。
【００２２】
また、前記ゲート信号が全く印加されない他のゲートラインに連結された遅延補償薄膜トランジスタ２０のゲートでは前記遅延された信号程度の電圧上昇さえも起こらないので、遅延補償薄膜トランジスタ２０がオンにならず、その結果、前記遅延されたゲート信号が印加されるゲートラインのみが選択的に前記補償電圧伝達ライン４０と通じるので、駆動されてはならない他のゲートラインが同時に駆動されて画像の質を低下させる問題は発生しない。
【００２３】
本発明によるゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法は、本発明の技術的思想の範囲内で多様な形態に変形、応用可能であり、前記好ましい実施例に限定されない。
【００２４】
また、前記実施例と図面は発明の内容を詳細に説明するためだけであり、発明の技術的思想の範囲を限定しようとする目的ではなく、以上で説明した本発明は本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想をはずれない範囲内で多様な置換、変形及び変更可能であるので、前記実施例及び添付した図面に限定されるわけではない。
【００２５】
【発明の効果】
本発明によるゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法によって、生産費用の上昇を招く別途の駆動ＩＣの付加なく既存の液晶ディスプレイパネルの製造とともに容易に形成することができ、簡単な回路で構成されて液晶ディスプレイパネルの特性に不必要な影響を与えず、ゲートラインの抵抗及び容量によるゲートオン信号の遅延を補償するためのゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法を提供することができる。
【図面の簡単な説明】
【図１】本発明のゲート信号遅延補償機能を備えた液晶ディスプレイ装置の好ましい一実施例の構成を示す図面である。
【図２】本発明のゲート信号遅延補償液晶ディスプレイパネルの好ましい一実施例の構成を示す図面である。
【図３】本発明によって信号遅延が補償されたゲート信号を従来の技術の遅延されたゲート信号と比較して示す図面である。
【符号の説明】
１０ ダイオード素子
２０ 遅延補償薄膜トランジスタ
３０ 遅延補償要素
４０ 補償電圧伝達ライン
１００ 信号源
３００ 信号制御部
５００ データドライバー
６００ ゲートドライバー
８００ 液晶ディスプレイパネル
８２０ ゲートライン
８３０ データライン
８５０ 信号遅延補償部
Claims (10)
- 多数のゲートライン、前記多数のゲートラインと絶縁されて交差する多数のデータライン、前記ゲートラインに連結されるゲート電極と前記データラインに連結されるソース電極とを有する多数の薄膜トランジスタ、前記薄膜トランジスタのドレーン電極に連結される画素電極、及び前記画素電極に対向して共通電圧を印加するための共通電極が形成されており、前記画素電極と前記共通電極との間に液晶が注入されており、各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含み、ゲート信号遅延を補償するための信号遅延補償部を含む液晶ディスプレイパネル;
前記液晶ディスプレイパネルを駆動させるために前記ゲートラインに薄膜トランジスタをオン／オフさせるゲート信号を印加するゲートドライバー;
前記液晶ディスプレイパネルを駆動させるために前記データラインに画像信号を現わすデータ信号を印加するデータドライバー;
前記信号遅延補償部にゲート信号遅延補償のための所定のパルスを出力する信号源；
前記ゲートドライバーから前記薄膜トランジスタをオンさせるための信号を印加するようにし、前記データドライバーから前記画素にデータ信号を印加するようにする信号制御部；
を含むことを特徴とするゲート信号遅延補償機能を有する液晶ディスプレイ装置。 - 前記信号遅延補償部は、
前記ゲートラインの端部に配置される薄膜トランジスタのドレーンを一つに連結し、前記液晶ディスプレイパネルの外部から所定の直流電圧を伝達する補償電圧伝達ラインをさらに含むことを特徴とする請求項１に記載のゲート信号遅延補償機能を有する液晶ディスプレイ装置。 - 前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されることを特徴とする請求項２に記載のゲート信号遅延補償機能を有する液晶ディスプレイ装置。
- 多数のゲートライン;
前記多数のゲートラインと絶縁して交差する多数のデータライン;
前記ゲートラインに連結されるゲート電極と前記データラインに連結されるソース電極とを有する多数の薄膜トランジスタ;
前記薄膜トランジスタのドレーン電極に連結される画素電極;
前記画素電極に対向して共通電圧を印加するための共通電極;
前記画素電極と前記共通電極との間に注入される液晶;
各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含み、ゲート信号遅延を補償するための信号遅延補償部；
を含むことを特徴とするゲート信号遅延補償機能を有する液晶ディスプレイパネル。 - 前記信号遅延補償部は、前記ゲートライン端部に配置される薄膜トランジスタのドレーンを一つに連結し、前記液晶ディスプレイパネルの外部から所定の直流電圧を伝達する補償電圧伝達ラインをさらに含むことを特徴とする請求項４に記載のゲート信号遅延補償機能を有する液晶ディスプレイパネル。
- 前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されることを特徴とする請求項５に記載のゲート信号遅延補償機能を有する液晶ディスプレイパネル。
- 液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための信号遅延補償回路において、
各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素;
前記遅延補償要素と連結され、前記液晶ディスプレイパネルの外部から所定の直流電圧の供給を受けて前記多数の遅延補償要素の各々に伝達するための補償電圧伝達ライン；
を含むことを特徴とするゲート信号遅延補償回路。 - 前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されており、前記薄膜トランジスタのドレーンは前記補償電圧伝達ラインと連結されることを特徴とする請求項７に記載のゲート信号遅延補償回路。
- 液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素と補償電圧伝達ラインとを含む信号遅延補償回路を用いるゲート信号遅延補償方法において、
前記補償電圧伝達ラインに所定の直流電圧を印加する第１段階;
前記各々の遅延補償要素によって遅延されたゲート信号が入力されているゲートラインだけを前記補償電圧伝達ラインと通じるようにして前記遅延されたゲート信号が前記所定の直流電圧によって上昇するようにする第２段階；
を含むことを特徴とするゲート信号遅延補償方法。 - 前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されており、前記薄膜トランジスタのドレーンは前記補償電圧伝達ラインと連結されることを特徴とする請求項９に記載のゲート信号遅延補償方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-420 | 2001-01-04 | ||
| KR1020010000420A KR100796787B1 (ko) | 2001-01-04 | 2001-01-04 | 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002236280A JP2002236280A (ja) | 2002-08-23 |
| JP4790926B2 true JP4790926B2 (ja) | 2011-10-12 |
Family
ID=19704270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001112125A Expired - Fee Related JP4790926B2 (ja) | 2001-01-04 | 2001-04-11 | ゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネル、ゲート信号遅延補償回路及びその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7133034B2 (ja) |
| EP (1) | EP1223571A3 (ja) |
| JP (1) | JP4790926B2 (ja) |
| KR (1) | KR100796787B1 (ja) |
| CN (1) | CN100369098C (ja) |
| TW (1) | TWI240236B (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4366914B2 (ja) * | 2002-09-25 | 2009-11-18 | 日本電気株式会社 | 表示装置用駆動回路及びそれを用いた表示装置 |
| CN100440296C (zh) * | 2002-10-29 | 2008-12-03 | 东芝松下显示技术有限公司 | 平面显示装置 |
| CN1296753C (zh) * | 2003-07-11 | 2007-01-24 | 友达光电股份有限公司 | 多晶硅薄膜晶体管液晶显示器的电路布局方法 |
| JP4474262B2 (ja) * | 2003-12-05 | 2010-06-02 | 株式会社日立製作所 | 走査線選択回路及びそれを用いた表示装置 |
| KR20060041949A (ko) * | 2004-04-15 | 2006-05-12 | 미쓰비시덴키 가부시키가이샤 | 오프셋 보상기능을 갖는 구동회로 및 그것을 사용한 액정표시장치 |
| KR100674919B1 (ko) * | 2004-11-06 | 2007-01-26 | 삼성전자주식회사 | 팬-아웃 라인 저항에 무관하게 개선된 화질을 제공하는ｌｃｄ용 게이트 구동 집적 회로 |
| JP4517837B2 (ja) * | 2004-12-06 | 2010-08-04 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
| KR100717193B1 (ko) * | 2005-09-07 | 2007-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치 |
| US8441424B2 (en) * | 2006-06-29 | 2013-05-14 | Lg Display Co., Ltd. | Liquid crystal display device and method of driving the same |
| KR101351384B1 (ko) * | 2006-06-30 | 2014-01-16 | 엘지디스플레이 주식회사 | 화상표시장치 및 이의 구동방법 |
| TWI340943B (en) * | 2006-09-29 | 2011-04-21 | Chimei Innolux Corp | Liquid crystal panel and driving circuit of the same |
| TWI356376B (en) * | 2006-11-21 | 2012-01-11 | Chimei Innolux Corp | Liquid crystal display, driving circuit and drivin |
| TW200823840A (en) * | 2006-11-27 | 2008-06-01 | Innolux Display Corp | Liquid crystal display, driving circuit and driving method thereof |
| TWI356377B (en) * | 2006-11-27 | 2012-01-11 | Chimei Innolux Corp | Liquid crystal display device and driving circuit |
| TWI350506B (en) * | 2006-12-01 | 2011-10-11 | Chimei Innolux Corp | Liquid crystal display and driving method thereof |
| CN101290409B (zh) * | 2007-04-17 | 2010-05-19 | 北京京东方光电科技有限公司 | 栅极驱动电路及液晶显示器 |
| CN101324715B (zh) * | 2007-06-15 | 2011-04-20 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
| CN101399022B (zh) * | 2007-09-29 | 2010-09-15 | 北京京东方光电科技有限公司 | 栅极驱动装置及方法 |
| CN101408684B (zh) * | 2007-10-12 | 2010-08-25 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
| TWI383352B (zh) * | 2007-10-18 | 2013-01-21 | Chunghwa Picture Tubes Ltd | 影像顯示裝置的低功率驅動方法與驅動信號產生方法 |
| TW200918993A (en) * | 2007-10-23 | 2009-05-01 | Chunghwa Picture Tubes Ltd | Active device array for reducing delay of scan signal and flat panel display using the same |
| CN101493615B (zh) * | 2008-01-21 | 2011-05-04 | 北京京东方光电科技有限公司 | 薄膜晶体管液晶显示器的驱动装置 |
| JP2010224438A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
| CN101847376B (zh) | 2009-03-25 | 2013-10-30 | 北京京东方光电科技有限公司 | 公共电极驱动电路和液晶显示器 |
| CN101963724B (zh) | 2009-07-22 | 2012-07-18 | 北京京东方光电科技有限公司 | 液晶显示驱动装置 |
| KR101292046B1 (ko) * | 2009-12-29 | 2013-08-01 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| TWI433100B (zh) | 2011-03-21 | 2014-04-01 | Au Optronics Corp | 平面顯示器之時序控制器輸出訊號的控制方法 |
| TW201327517A (zh) * | 2011-12-21 | 2013-07-01 | Fitipower Integrated Tech Inc | 電子裝置以及切換第一顯示單元及第二顯示單元的方法 |
| CN104217688B (zh) * | 2013-05-31 | 2016-08-10 | 京东方科技集团股份有限公司 | 一种lcd面板及显示装置 |
| CN103365015B (zh) * | 2013-07-11 | 2016-01-06 | 北京京东方光电科技有限公司 | 一种阵列基板及液晶显示器 |
| CN103926772B (zh) * | 2013-10-07 | 2018-01-23 | 上海天马微电子有限公司 | Tft阵列基板、显示面板和显示装置 |
| KR102211764B1 (ko) * | 2014-04-21 | 2021-02-05 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
| CN104299569B (zh) * | 2014-10-30 | 2019-03-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其驱动方法、显示装置 |
| KR102290915B1 (ko) | 2014-12-18 | 2021-08-19 | 삼성디스플레이 주식회사 | 게이트 드라이버 및 그것을 포함하는 표시 장치 |
| US9678371B2 (en) * | 2015-06-01 | 2017-06-13 | Apple Inc. | Display with delay compensation to prevent block dimming |
| CN105374330B (zh) * | 2015-12-01 | 2018-01-26 | 深圳市华星光电技术有限公司 | 显示装置及其驱动方法 |
| CN105529006A (zh) * | 2016-01-25 | 2016-04-27 | 武汉华星光电技术有限公司 | 一种栅极驱动电路以及液晶显示器 |
| CN105825803B (zh) * | 2016-05-06 | 2018-12-28 | 深圳市华星光电技术有限公司 | 显示装置 |
| KR20180018889A (ko) | 2016-08-09 | 2018-02-22 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| CN106054483B (zh) * | 2016-08-17 | 2019-02-26 | 京东方科技集团股份有限公司 | 阵列基板及其控制方法、制作方法、显示装置 |
| TWI643332B (zh) * | 2017-08-30 | 2018-12-01 | 友達光電股份有限公司 | 顯示裝置 |
| CN107481669A (zh) * | 2017-09-08 | 2017-12-15 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| KR102472083B1 (ko) | 2018-03-14 | 2022-11-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109256106B (zh) * | 2018-11-14 | 2020-02-28 | 成都中电熊猫显示科技有限公司 | 面板亮度的调整方法、装置及屏驱动板 |
| CN111489710B (zh) * | 2019-01-25 | 2021-08-06 | 合肥鑫晟光电科技有限公司 | 显示器件的驱动方法、驱动器以及显示器件 |
| KR20210116786A (ko) | 2020-03-16 | 2021-09-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
| CN111681624A (zh) * | 2020-06-19 | 2020-09-18 | 武汉华星光电技术有限公司 | 显示面板及栅极驱动电路驱动方法、显示装置 |
| JP2022541692A (ja) | 2020-06-19 | 2022-09-27 | 武漢華星光電技術有限公司 | 表示パネル及びゲート駆動回路駆動方法、表示装置 |
| CN115394265B (zh) * | 2022-08-29 | 2023-07-18 | 惠科股份有限公司 | 显示驱动电路及液晶显示屏 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2676916B2 (ja) * | 1989-05-26 | 1997-11-17 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JP3703857B2 (ja) * | 1993-06-29 | 2005-10-05 | 三菱電機株式会社 | 液晶表示装置 |
| JPH07218896A (ja) * | 1994-02-02 | 1995-08-18 | Sanyo Electric Co Ltd | アクティブマトリックス型液晶表示装置 |
| JP2739821B2 (ja) * | 1994-03-30 | 1998-04-15 | 日本電気株式会社 | 液晶表示装置 |
| FR2723462B1 (fr) | 1994-08-02 | 1996-09-06 | Thomson Lcd | Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en oeuvre |
| KR100230793B1 (ko) | 1995-07-28 | 1999-11-15 | 김영환 | 엘씨디의구동방식 |
| KR0182016B1 (ko) * | 1995-12-05 | 1999-05-01 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판 |
| JP3037886B2 (ja) | 1995-12-18 | 2000-05-08 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置の駆動方法 |
| KR970066649A (ko) * | 1996-03-28 | 1997-10-13 | 김광호 | 게이트 라인의 신호 지연을 방지한 tft lcd 구조 |
| JPH1039325A (ja) * | 1996-07-26 | 1998-02-13 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JP2959509B2 (ja) * | 1997-03-11 | 1999-10-06 | 日本電気株式会社 | 液晶表示装置 |
| TW439000B (en) * | 1997-04-28 | 2001-06-07 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and its driving method |
| KR100262403B1 (ko) * | 1997-06-25 | 2000-08-01 | 김영환 | 액정표시소자의 주사라인 구동회로 |
| KR100483384B1 (ko) * | 1997-08-13 | 2005-08-29 | 삼성전자주식회사 | 액정표시장치 |
| TW444184B (en) * | 1999-02-22 | 2001-07-01 | Samsung Electronics Co Ltd | Driving system of an LCD device and LCD panel driving method |
-
2001
- 2001-01-04 KR KR1020010000420A patent/KR100796787B1/ko not_active IP Right Cessation
- 2001-04-11 JP JP2001112125A patent/JP4790926B2/ja not_active Expired - Fee Related
- 2001-05-07 TW TW090110841A patent/TWI240236B/zh not_active IP Right Cessation
- 2001-11-01 US US09/985,030 patent/US7133034B2/en not_active Expired - Fee Related
- 2001-11-05 EP EP20010125461 patent/EP1223571A3/en not_active Ceased
- 2001-11-06 CN CNB011436557A patent/CN100369098C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1223571A2 (en) | 2002-07-17 |
| TWI240236B (en) | 2005-09-21 |
| KR20020057408A (ko) | 2002-07-11 |
| JP2002236280A (ja) | 2002-08-23 |
| US7133034B2 (en) | 2006-11-07 |
| EP1223571A3 (en) | 2006-05-03 |
| CN1363919A (zh) | 2002-08-14 |
| US20020084968A1 (en) | 2002-07-04 |
| CN100369098C (zh) | 2008-02-13 |
| KR100796787B1 (ko) | 2008-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790926B2 (ja) | ゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネル、ゲート信号遅延補償回路及びその方法 | |
| US8228273B2 (en) | Active matrix substrate and display device having the same | |
| US7215311B2 (en) | LCD and driving method thereof | |
| CN100397446C (zh) | 脉冲输出电路、移位寄存器和显示器件 | |
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| US20060092121A1 (en) | Liquid crystal display device | |
| US10121440B2 (en) | Display device | |
| US20050057480A1 (en) | Gate driving circuit of LCD | |
| WO2013143195A1 (zh) | 馈通电压补偿电路、液晶显示装置和馈通电压补偿方法 | |
| US8581814B2 (en) | Method for driving pixels of a display panel | |
| TWI397033B (zh) | 位準移位器以及包括位準移位器之顯示裝置 | |
| US20080122875A1 (en) | Liquid crystal display device and driving circuit and driving method of the same | |
| US7573456B2 (en) | Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device | |
| JPH1039277A (ja) | 液晶表示装置およびその駆動方法 | |
| WO2019061729A1 (zh) | 显示装置及其驱动方法 | |
| WO2019061730A1 (zh) | 显示装置及其驱动方法 | |
| WO2015000273A1 (zh) | 一种阵列基板、显示面板和显示装置 | |
| JP3610415B2 (ja) | スイッチング回路及びこの回路を有する表示装置 | |
| TW200816123A (en) | Liquid crystal panel and driving circuit of the same | |
| JP2010002812A (ja) | 液晶表示装置 | |
| JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
| CN114627836B (zh) | 显示面板及显示装置 | |
| JPH11272240A (ja) | アレイ基板及び液晶表示装置 | |
| JP2010217892A (ja) | 液晶ディスプレイにおけるゲート駆動電圧制御装置 | |
| JP4200709B2 (ja) | 表示駆動方法、表示素子、及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071001 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071203 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |