CN100440296C - 平面显示装置 - Google Patents

平面显示装置 Download PDF

Info

Publication number
CN100440296C
CN100440296C CNB2003801022436A CN200380102243A CN100440296C CN 100440296 C CN100440296 C CN 100440296C CN B2003801022436 A CNB2003801022436 A CN B2003801022436A CN 200380102243 A CN200380102243 A CN 200380102243A CN 100440296 C CN100440296 C CN 100440296C
Authority
CN
China
Prior art keywords
voltage
pixel
film transistor
thin film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801022436A
Other languages
English (en)
Other versions
CN1708780A (zh
Inventor
富谷央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Japan Display Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Publication of CN1708780A publication Critical patent/CN1708780A/zh
Application granted granted Critical
Publication of CN100440296C publication Critical patent/CN100440296C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及的平面显示装置，具备：多个显示像素、多个薄膜晶体管(TFT)、多个栅极、多个源极、多个存储电容元件、多个第1存储电容电极、以及多个第2存储电容电极，在各第1存储电容电极上施加的第1补偿电压和在各第2存储电容电极上施加的第2补偿电压具有相互不同的电压极性，同一栅极上连接的多个薄膜晶体管中，在第1存储电容电极上的薄膜晶体管上设置的源极端子上，通过源极施加的图像信号电压，与通过连接于第2存储电容电极上的薄膜晶体管上设置的源极端子上，通过源极施加的图像信号电压，具有互不相同的电压极性。

Description

平面显示装置
技术区域
本发明涉及在驱动显示像素的薄膜晶体管上连接存储电容元件的平面显示装置。
背景技术
图9是已有的平面显示装置90的结构的平面图。平面显示装置90具有大致形成矩阵状配置的单个液晶9和为驱动各液晶9分别设置的多个薄膜晶体管(TFT)4。各液晶9为电容性负荷。晶体管4是N道晶体管。
在各薄膜晶体管4上分别设置栅极端子5、源极端子6、和漏极端子7。各液晶9分别连接于各薄膜晶体管4上分别设置的漏极端子7上。
各薄膜晶体管4上分别设置的栅极端子5上，连接分别保持规定的间隔沿着水平方向配置的多个栅极19。各薄膜晶体管4上分别设置的源极6上，连接分别保持规定的间隔沿着垂直方向配置的多个源极3。
各液晶9和分别驱动各液晶9的薄膜晶体管4上设置的漏极端子7上，分别连接存储电容元件8。各液晶9通过存储电容元件8分别连接于分别保持规定的间隔沿着水平方向配置的多个存储电容电极91。夹着各液晶8在薄膜晶体管4的相反侧分别设置对置电极22。
在各源极3与各栅极19分别交叉的位置上分别设置寄生电容23。各源极3和各存储电容电极91分别交叉的位置上分别设置寄生电容24。
各栅极3分别连接于源极驱动电路92。各栅极19和各存储电容电极91分别连接于扫描电路25。
下面，说明这样构成的平面显示装置90的动作。图9是说明平面显示装置90的动作用的波形图。首先，扫描电路25为了依序扫描各存储电容电极91，施加补偿电压12、13、14、15。各补偿电压12、13、14、15具有高电压、中电压和低电压3个值。不对存储电容电极91进行扫描时3个值的补偿电压中，将中电压的补偿电压施加于存储电容电极91。进行扫描时根据像素电压的极性，3个值的补偿电压中，将高电压和低电压的补偿电压交替施加。在下一帧周期27中，施加与前一帧周期27中施加的补偿电压具有相反的极性的补偿电压。
然后，扫描电路25为了使同一栅极19上连接的薄膜晶体管4导通，依序对各栅极19施加栅极驱动电压16、17、18。各栅极驱动电压16、17、18中，高电平表示薄膜晶体管4导通的电压，低电平表示薄膜晶体管4截止的电压。栅极驱动电压16、17、18依序改变脉冲，以此依序对各栅极19进行扫描。在接着的帧周期27再度改变脉冲，依序对各栅极19进行扫描。
源极驱动电路92通过对各源极3施加与应该显示的图像对应的图像信号电压93，通过各薄膜晶体管4将各存储电容元件8和各液晶9充电到所希望的电压。在图像信号电压93，对扫描的各行使极性依照正、负、正的顺序反转。在接着的帧周期27中，使极性依照负、正、负的顺序反转。
然后，扫描电路25为了使同一栅极19上连接的薄膜晶体管4截止，使栅极驱动电压16为低电平。一旦各薄膜晶体管4截止，就保持对各存储电容元件8和各液晶充电的电压。接着，扫描电路25将施加于存储电容电极91上的补偿电压12切换为中电压。以此在各液晶9上保持的电压上叠加补偿电压，作为像素电压加以保持。像素电压保持到下一次扫描。这样，通过依序对栅极线进行扫描，显示整个画面。
一旦对一个画面份额的扫描结束，为了使液晶交流化，使图像信号电压和补偿电压的电压极性反向，以使作为像素电压保持的电压的极性为相反极性，然后再度进行扫描。
为了抑制画面显示中的闪烁，通常是使像素电压保持的极性反转，对每一行进行扫描，通常被称为线反转驱动。
图10是是奇数帧中施加的像素施加电压的极性的说明用的示意图，(b)是偶数帧中施加的像素施加电压的极性的说明用的示意图。各方框中表示各显示像素的像素电压的极性，分别用+或-号区别表示。行反向是扫描方向。已有的平面显示装置中，在各行内像素电压的极性一致，各行不同。又，奇数帧和偶数帧中使在各显示像素上施加的电压的极性不同，对液晶进行交流驱动。
像素施加电压95、96、97表示构成像素的液晶上施加的电压的波形。首先，对存储电容电极91施加低电压的补偿电压12。接着，对栅极19施加高电平的栅极驱动电压16时，利用对源极3提供的像素信号电压93对液晶充电。接着，对栅极19提供低电平的栅极驱动电压16，提供给源极3的图像信号电压93保持于液晶。
接着，通过对存储电容电极91施加中电压的补偿电压12，在先前保持的图像信号电压上重叠补偿电压的变化份额的差电压并施加于液晶，作为像素施加电压95加以保持。
在接着的帧周期27，施加不同极性的图像信号电压93和补偿电压12，以此使对每一帧周期27施加的像素施加电压95的极性不同，进行液晶的交流化。又，通过对每一行使图像信号电压和补偿电压的极性不同，以此改善闪烁情况。
一旦平面显示装置实现大画面化和高清晰度化，源极与栅极交叉的位置上的寄生电容以及源极与存储电容电极交叉的位置上的寄生电容增大。又，源极、栅极、以及存储电容电极的配线电阻也增加。因此，源极、栅极、以及存储电容电极的充电时的常数变大，结果是发生在驱动波形中钝化和畸变增大的问题。特别是，源极和存储电容电极交叉的位置上的寄生电容的增大以及配线电阻的增加引起的充电时的常数的增大是显著的。
使图像信号电压对于每一行相同，切换其极性进行充电的已有的平面显示装置的驱动方法中，扫描时每一行份额的像素的存储电容元件和源极与存储电容电极交叉的位置上的寄生电容充放电用的电流同时流向存储电容电极。存储电容电极由于配线电阻高，不能够充分流过这样的电流，充电时常数大，发生驱动波形钝化。其结果是，存在不能够使液晶充电到所希望的像素电压的问题。
又，在不扫描的情况下，源极与存储电容电极交叉的位置上的寄生电容充放电用的电流，也根据对于每一行同时切换其极性的像素电压流动。因此，配线电阻高的存储电容电极不能够充分流过这样的电流，充电时常数变大，驱动波形发生畸变。其结果是，存在不能够使液晶充电到所希望的像素电压的问题。
因此，在已有的平面显示装置中显示图像时出现的称为交调失真的横方向的显示不均匀，存在使其显示质量显著降低的问题。
本发明是为解决所述存在问题而作出的，其目的在于提供具有均匀的良好的显示质量的平面显示装置。
专利文献1：日本特开平4-52684号公报
专利文献2：日本特开2002-140043号公报
发明内容
为了实现本发明的目的，本发明的平面显示装置，具备
配置成矩阵状的多个显示像素、
为驱动各显示像素分别设置的多个薄膜晶体管(TFT)、
分别保持规定的间隔沿着水平方向配置，使得与设置于各薄膜晶体管的栅极端子连接的多个栅极、
分别保持规定的间隔沿着垂直方向配置，使得与设置于各薄膜晶体管的源极端子连接的多个源极、
分别连接于各薄膜晶体管上设置的漏极端子和各显示像素的多个存储电容元件、
分别保持规定的间隔沿着水平方向配置，以便通过所述存储电容元件与所述多个显示像素的一部分连接的多个第1存储电容电极、以及
分别保持规定的间隔沿着水平方向配置，以便通过所述存储电容元件与所述多个显示像素的其他部分连接的多个第2存储电容电极，
在各第1存储电容电极上施加的第1补偿电压和在各第2存储电容电极上施加的第2补偿电压，具有相互不同的电压极性，
同一栅极上连接的多个薄膜晶体管中，通过所述源极向设置在第1组所述薄膜晶体管上的所述源极端子施加的图像信号电压、与通过所述源极向设置在第2组所述薄膜晶体管上的所述源极端子施加的图像信号电压，具有互不相同的电压极性，所述第1组薄膜晶体管是通过所述存储电容元件连接于所述第1存储电容电极上的所述薄膜晶体管，所述第2组薄膜晶体管是通过所述存储电容元件连接于所述第2存储电容电极上的所述薄膜晶体管。
本发明的另一种平面显示装置，具备
多个像素电极沿着水平方向配置的像素电极线沿着垂直方向配置多条的显示区域、
为驱动各像素电极分别设置的多个薄膜晶体管(TFT)、
连接于设置在各薄膜晶体管上的栅极端子上，沿着所述像素电极线相互大致平行配置的多个栅极、
连接于设置在各薄膜晶体管上的漏极端子上，沿着垂直方向相互大致平行配置的多个源极、
在各薄膜晶体管上设置的漏极上连接其一端的存储电容元件、以及
连接于所述存储电容元件的另一端，沿着所述像素电极线相互大致平行地配置的多条存储电容元件配线，
所述存储电容元件配线，沿着所述像素电极线至少对于一个或一个以上的规定的像素电极的每一个，连接于与排列在不同的像素电极线侧的像素电极对应的存储电容元件上。
附图说明
图1A是表示实施形态1的平面显示装置的结构的平面图。
图1B是表示实施形态1的平面显示装置的关键部分的平面图。
图2是说明实施形态1的平面显示装置的动作用的波形图。
图3A是实施形态1的平面显示装置上设置的液晶上施加的像素施加电压的极性的说明用的示意图。(a)是奇数帧中施加的像素施加电压的极性的说明用的示意图，(b)是偶数帧中施加的像素施加电压的极性的说明用的示意图。
图3B是表示实施形态1的其他平面显示装置的结构的平面图。
图3C是表示实施形态1的其他平面显示装置的结构的平面图。
图3D是表示实施形态1的平面显示装置上设置的校正电路的结构的方框图。
图4是表示实施形态2的平面显示装置的结构的平面图。
图5图是说明实施形态2的平面显示装置的动作用的波形图。
图6是表示实施形态3的平面显示装置的结构的平面图。
图7是说明实施形态3的平面显示装置的动作用的波形图。
图8是表示已有的平面显示装置的结构的平面图。
图9是说明已有的平面显示装置的动作用的波形图。
图10是已有的平面显示装置上设置的液晶上施加的像素施加电压的极性的说明用的示意图。(a)是奇数帧中施加的像素施加电压的极性的说明用的示意图，(b)是偶数帧中施加的像素施加电压的极性的说明用的示意图。
最佳实施方式
在本实施形态的平年显示装置中，同一栅极上连接的多个薄膜晶体管中，通过存储电容元件连接于第1存储电容电极上的薄膜晶体管上设置的源极端子上通过源极施加的图像信号电压，与通过存储电容元件连接于第2存储电容电极上的薄膜晶体管上设置的源极端子上通过源极施加的图像信号电压，具有互不相同的电压极性。因此，通过存储电容元件连接于第1存储电容电极上的薄膜晶体管上设置的源极端子上连接的源极流过的第1电流的方向，与通过存储电容元件连接于第2存储电容电极上的薄膜晶体管上设置的源极端子上连接的源极流过的第2电流的方向为相反方向。因此，连接于第1存储电容电极上的薄膜晶体管上设置的源极端子上连接的源极与第1存储电容电极交叉的位置上的寄生电容量与连接于第2存储电容电极上的薄膜晶体管上设置的源极端子上连接的源极与第2存储电容电极交叉的位置上的寄生电容量减少，所以第1和第2存储电容电极上的驱动波形的钝化和驱动波形的畸变减少。其结果是，能够得到不发生交调失真(cross talk)的均匀的，具有良好的显示质量的平面显示装置。
最好是还具有为在各源极上施加所述图像信号电压而设置的源极驱动电路。
最好是所述源极驱动电路对各源极进行时分驱动。
最好是所述源极驱动电路对多个源极中的每一源极依序施加所述图像信号电压。
最好是还具备为依序施加下述图像信号电压而设置的开关电路，所述图像信号电压即所述第1存储电容电极上连接的所述薄膜晶体管上设置的所述源极端子上施加的图像信号电压、以及所述第2存储电容电极上连接的所述薄膜晶体管上设置的所述源极端子上施加的图像信号电压。
最好是所述开关电路从所述源极驱动电路接收所述图像信号电压，减少所述图像信号电压的电压极性的切换次数地，依序施加所述图像信号电压，
最好是所述开关电路接收具有所述互不相同的电压极性的图像信号电压，根据来自所述源极驱动电路的指示依序施加所述图像信号电压。
最好是所述多个显示像素配置成P行Q列的矩阵状(P和Q为2或2以上的整数)，各第1存储电容电极配置成与第2N行上配置的显示像素和第(2N+1)行上配置的显示像素分别连接(1≤N≤(P-1)/2)，各第2存储电容电极配置成与第2N-1行上配置的显示像素和所述第2N行上配置的显示像素分别连接。
最好是所述存储电容元件配线，沿着所述像素电极线，对于一个像素电极的每一个，连接于与排列在不同的像素电极线侧的像素电极对应的存储电容元件上。
最好是所述存储电容元件配线，沿着所述像素电极线，对于多个像素电极的每一个，连接于与排列在不同的像素电极线侧的像素电极对应的存储电容元件上。
最好是在相互邻近的存储电容元件配线上施加具有互不相同的电压极性的电压信号。
最好是所述电压信号是对所述像素电极进行CC驱动用的电压信号。
最好是所述存储电容元件配线配置于相互邻近的像素电极线之间。
最好是所述栅极配置于所述像素电极下侧。
最好是所述像素电极隔着层间绝缘膜配置于所述薄膜晶体管上。
最好是还具备修正输入图像数据的校正电路，所述校正电路包含：接收所述输入图像数据，根据为修正所述输入图像数据的浓淡不均设定规定的函数的表，生成修正图像数据的检查表(look up表)、利用水平同步信号复位，对传送所述输入图像数据用的打点时钟信号进行计数，生成奇数列偶数列识别信号的列计数器、以及根据所述列计数器提供的所述奇数列偶数列识别信号，对所述检查表中生成的所述修正图像数据和所述输入图像数据进行选择，然后提供给为驱动所述源极而设置的源极驱动电路的选择器。
以下参照附图对本发明的实施形态进行说明。
实施形态1
图1A是表示实施形态1的平面显示装置100的结构的平面图。图1B是表示平面显示装置100的要部的平面图。平面显示装置100具备配置成P行Q列的矩阵状(P和Q为2或2以上的整数)的多个液晶9和为驱动各液晶9分别设置的多个薄膜晶体管4(TFT)。各液晶9形成电容性负荷。薄膜晶体管4是N道晶体管。液晶9隔着层间绝缘膜配置于薄膜晶体管4上。
各薄膜晶体管4上分别设置栅极端子5、源极端子6、以及漏极端子7。各液晶9分别连接于在各薄膜晶体管4上设置的漏极端子7。
在各薄膜晶体管4上分别设置的栅极端子5上，连接分别保持规定的间隔沿着水平方向配置的多个栅极19。栅极19配置于液晶9的下侧。各薄膜晶体管4上分别设置的源极端子6上，连接分别保持规定的间隔沿着垂直方向配置的多个源极3。
各源极9和分别驱动各源极9的薄膜晶体管4上设置的漏极7上，分别连接存储电容元件8。奇数编号的列上配置的各液晶9，通过存储电容元件8分别连接于分别保持规定的间隔沿着水平方向配置的多个存储电容电极(存储电容配线)1。偶数编号的列上配置的各液晶9，通过存储电容元件8分别连接于分别保持规定的间隔沿着水平方向配置的多个存储电容电极(存储电容配线)2。夹着各液晶8在薄膜晶体管4的相反侧分别设置对置电极22。各存储电容配线1和各存储电容配线2上，分别设置存储电容焊盘1A和2A。
各存储电容电极1，分别与配置于第N行(1≤N≤(P-1)/2)的液晶9和配置于第2N+1行的液晶9连接着配置，各存储电容电极2，分别与配置于第2N-1行的液晶9和配置于第2N行的液晶9连接着配置。
各源极3与各栅极19分别交叉的位置上分别设置寄生电容24。各源极3与各存储电容电极1和各存储电容电极2分别交叉的位置上分别设置寄生电容23。
各源极3连接于源极驱动电路20。各栅极19、各存储电容电极1、及各存储电容电极2连接于扫描电路25。
这样，存储电容配线1和2，沿着多个液晶9沿水平方向排列的像素电极线，对于一个液晶9的每一个，连接于与排列在不同的像素电极线侧的液晶9对应的存储电容元件8上。
下面对这样构成的平面显示装置100的动作进行说明。图2是说明平面显示装置100的动作用的波形图。
参照图1A、图1B及图2，通过存储电容元件8连接于存储电容电极1上的薄膜晶体管4上设置的源极端子6上通过奇数列的源极3施加的图像信号电压10，其极性对于每一水平同步信号都改变。通过存储电容元件8连接于存储电容电极2的薄膜晶体管4上设置的源极端子6上通过偶数列编号的源极3施加的图像信号电压11，也与图像信号电压10一样，每一水平同步周期26极性发生变化。图像信号电压10和图像信号电压11，在相同的水平同步周期26间具有相互不同点电压极性。
图像信号电压10施加于奇数列编号的源极3。图像信号电压11施加于偶数列编号的源极3。因此，施加图像信号电压10的源极3和施加图像信号电压11的源极3大约各半。
存储电容电极1上施加的补偿电压12、存储电容电极2上施加的补偿电压13、其他存储电容电极1上施加的补偿电压14、以及其他存储电容电极2上施加的补偿电压15中，施加电压极性对于每一线反转一边进行扫描。各补偿电压12、补偿电压13、补偿电压14以及补偿电压15，其施加的电压极性对于每一帧周期27分别反转。
对构成像素的液晶9，每一线上施加的像素施加电压28、像素施加电压29、像素施加电压30以及像素施加电压31的电压极性对于每一线不同。各液晶9为了响应有效值，使像素施加电压28、像素施加电压29、像素施加电压30、以及像素施加电压31的电压有效值相等。
在分别保持规定的间隔沿着水平方向设置的多个栅极19上分别施加的栅极驱动电压16、栅极驱动电压17、栅极驱动电压18在每一水平同步周期26依序分别导通，使得与各薄膜晶体管4上设置的栅极端子5连接。
一旦栅极驱动电压16在T1期间和T2期间之间导通，则图像信号电压10和图像信号电压11通过设置有施加栅极驱动电压16的各栅极端子5的薄膜晶体管4对存储电容元件8和液晶9施加。
接着，一旦补偿电压12在T2期间和T3期间之间从低电位变为中电位，就在构成像素的液晶9上施加的像素施加电压28上叠加补偿电压12的差电压，重叠补偿电压12的差电压的像素施加电压28保持其电压值。
图3A是平面显示装置100上设置的液晶9上施加的像素施加电压的极性的说明用的示意图。图3(a)是奇数帧中施加的像素施加电压的极性的说明用的示意图，图3(b)是偶数帧中施加的像素施加电压的极性的说明用的示意图。像素施加电压的极性对于每一行是不同的。而且像素施加电压的极性由于在奇数帧与偶数帧之间交流液晶而在奇数帧与偶数帧之间反转。
这样，图像信号电压10和图像信号电压11在同一水平同步周期26间具有互不相同的电压极性，施加图像信号电压10的源极3和施加图像信号电压11的源极3大约各半数。
图3B是表示实施形态1的其他平面显示装置100C的结构的平面图。参照图1，上述平面显示装置100中，存储电容元件配线1和2，沿着多个液晶9沿水平方向排列的像素电极线，对于一个液晶9的每一个，连接于与排列在不同的像素电极线侧的液晶9对应的存储电容元件8上。但是本发明不限于此。如图3B所示，存储电容元件配线1和2，也可以沿着像素电极线，对于2个液晶9的每一个，连接于与排列在不同的像素电极线侧的液晶9对应的存储电容元件8上。
图3C是表示实施形态1的又一平面显示装置100D的结构的平面图。如图3C所示，存储电容元件配线1和2，也可以沿着像素电极线，对于3个液晶9的每一个，连接于与排列在不同的像素电极线侧的液晶9对应的存储电容元件8上。
这样，存储电容元件配线1和2，也可以沿着像素电极线，对于至少一个的规定的液晶9的每一个，连接于与排列在不同的像素电极线侧的液晶9对应的存储电容元件8上
图3D是表示实施形态1的平面显示装置上设置的校正电路的结构的方框图。该校正电路是为提供将CCDI驱动的上下像素之间的有效电压差改变为源调谐电压进行修正而设定的。
校正电路具备下像素(后写入)用的检查表5。检查表5接收向平面显示装置100输入的输入数字图像数据1，为了对输入的数字图像数据1的浓淡不均进行修正，根据设定规定的函数的表生成修正图像数据6。
在校正电路中设置列计数器7。列计数器7利用水平同步信号4复位，对传送数字图像数据用的打点时钟信号3进行计数，将奇数列偶数列识别信号8提供给选择器9。图像列的奇数列和偶数列对应于像素配置中的上像素(前写入)和下像素(后写入)。
选择器9根据列计数器7提供的奇数列偶数列识别信号8选择检查表5中生成的修正图像数据6和输入数字图像数据1，作为输出图像数据2输出，向设置于平面显示装置100的源极驱动电路提供。
选择器9在上像素(前写入)的情况下选择输入数字图像数据1作为输出图像数据2输出，在下像素(后写入)的情况下，将利用规定的运算计算出的修正图像数据6作为输出图像数据2对每一列交替输出，提供给源极驱动电路。规定的运算是用于将8位输入图像量化用的运算，使用下述(式1)。
y＝f(x)、y＝x、(0≤x＜32)、y＝x-1、(32＜x≤255)…(式1)
还有，通过利用线性插补等进行高精度修正，能够得到更大的效果。
如上所述，通过将上下图像的有效电压的偏差作为源调谐电压提供规定的差分以进行修正，能够改善每一列的显示浓淡不均，得到均匀的显示。
如上所述采用实施形态1，在同一栅极19上连接的多个薄膜晶体管4中通过存储电容元件8连接于存储电容电极1的薄膜晶体管4上设置的源极端子6上，通过源极3施加的图像信号电压时与通过存储电容元件8连接于存储电容电极2的薄膜晶体管4上设置的源极端子6上，通过源极3施加的图像信号电压11，具有互不相同的电压极性。
因此，通过存储电容元件8连接于存储电容电极1的薄膜晶体管4上设置的源极端子6上连接的源极3流过的电流的方向与通过存储电容元件8连接于存储电容电极2的薄膜晶体管4上设置的源极端子6上连接的源极3流过的电流的方向相互反向。
从而，连接于存储电容电极1的薄膜晶体管4上设置的源极端子6上连接的源极3与存储电容电极1交叉的位置上的寄生电容23的电容量和连接于存储电容电极2的薄膜晶体管4上设置的源极端子6上连接的源极3与存储电容电极2交叉的位置上的寄生电容24的电容量减少，因此，存储电容电极1和存储电容电极2的驱动波形的钝化和驱动波形畸变减少。
又，流向施加图像信号电压10的源极3上连接的寄生电容23的电流的方向与流向施加图像信号电压11的源极3上连接的寄生电容23的电流的方向相反，因此，两电流互相抵消，其结果是，寄生电容23上连接的存储电容电极1和存储电容电极2中驱动电压畸变被消除。
其结果是，能够得到不发生交调失真的均匀的，具有良好的显示质量的平面显示装置。
实施形态2
图4是表示实施形态2的平面显示装置100A的结构的平面图。实施形态1中，参照图1，对于与上述平面显示装置100的结构要素相同的结构要素标以相同的符号。从而，这些结构要素的详细说明省略。与上述平面显示装置100不同之处在于，还具备开关电路21，而且还用源极驱动电路20A代替源极驱动电路20。
开关电路21是为了依序施加下述图像信号电压而设置的，所述图像信号电压是施加于连接在存储电容电极1上的薄膜晶体管4上设置的源极端子6上的图像信号电压和施加于连接在存储电容电极2上的薄膜晶体管4上设置的源极端子6上的图像信号电压。
开关电路21上设置分别对各源极3施加图像信号电压用的多个晶体管32。各晶体管32上设置的漏极端子分别连接于对应的源极3。
各晶体管32上设置的源极端子，对于分别连接于相邻的3个源极3的3个晶体管32上分别设置的源极端子的每一个，连接于与源极驱动电路20A连接的图像信号电压供给线24。这样，源极3对于3个源极3的每一个，连接于一条图像信号供给信号34。
相邻的3个源极3上分别连接的3个晶体管32中的一个上设置的栅极端子，分别连接于提供开关电路控制信号35用的开关电路控制信号线。相邻的3个源极3上分别连接的3个晶体管32中的另一个上设置的栅极端子，分别连接于提供开关电路控制信号36用的另一开关电路控制信号线。相邻的3个源极3上分别连接的3个晶体管32中的又一个上设置的栅极端子，分别连接于提供开关电路控制信号37用的又一开关电路控制信号线。
图5图是说明平面显示装置100A的动作用的波形图。参照图2，与上述波形图的结构要素相同的结构要素标以相同的符号。从而，这些结构要素的详细说明省略。
参照图4和图5，通过存储电容元件8连接于存储电容电极1的薄膜晶体管4上设置的源极端子上通过奇数列编号的源极3施加的图像信号电压10A在与水平同步周期26相同长度的每一期间极性发生变化。通过存储电容元件8连接于存储电容电极2上连接的薄膜晶体管4上设置的源极端子6上通过偶数列编号的源极3施加的图像信号电压11A，也与图像信号电压10一样，在与水平同步周期26相同长度的每一期间发生极性变化。图像信号电压10A和图像信号电压10B具有互不相同的电压极性。
开关电路控制信号35、开关电路控制信号36、以及开关电路控制信号37，对各源极3进行时分驱动(多路复用驱动)地，在水平同步周期26的期间，首先开关电路控制信号35导通，开关电路控制信号截止之后开关电路控制信号导通在开关电路控制信号36截止之后，开关电路控制信号37导通。因此相邻的3个源极上分别连接的晶体管3依序导通。因此从源极驱动电路20A通过图像信号供给线34提供的图像信号电压依序施加于相邻的3个源极3。
图像信号电压10A施加于奇数列编号的源极3。图像信号电压11A施加于偶数列编号的源极3。因此，施加图像信号电压10A的源极3和施加图像信号电压11A的源极3大约各半数。
存储电容电极1上施加的补偿电压12、存储电容电极2上施加的补偿电压13、其他存储电容电极1上施加的补偿电压14以及其他存储电容电极2上施加的补偿电压15中，施加的电压极性对于每一线一边反转一边扫描。各补偿电压12、补偿电压13、补偿电压14以及补偿电压15，施加电压的极性对于每一帧周期27分别反转。
构成像素的液晶9上，对于每一线施加的像素施加电压38、像素施加电压39、像素施加电压40、像素施加电压41、像素施加电压42、像素施加电压43的电压极性对于各线不同。各液晶9为了响应实测值，像素施加电压38、像素施加电压39、像素施加电压40、像素施加电压41、像素施加电压42、像素施加电压43的电压有效值相等。
与各薄膜晶体管4上设置的3极端子5连接地，分别保持规定间隔沿着水平方向配置的多个栅极19上分别施加的栅极驱动电压16、栅极驱动电压17、栅极驱动电压18对于每一水平同步周期26依序分别导通。
一旦栅极驱动电压16接通，图像信号电压10A和图像信号电压11A通过设置施加栅极驱动电压16的各栅极端子的薄膜晶体管6被施加于存储电容元件8和液晶9上。
接着，一旦保持电压12的低电位变成中电位，就在构成像素的液晶上施加的像素施加电压38上叠加补偿电压12的差电压，叠加了补偿电压12的差电压的像素施加电压38保持该电压值。
采用如上所述的实施形态，开关电路21从源极驱动电路20A接收源极驱动电路20A来的图像信号电压，将图像信号电压依序施加于源极3，并且使图像信号电压的电压极性切换的次数较少。因此从源极驱动电路20A输出的图像信号电压中不需要的波形变化少。从而，驱动波形的钝化和驱动波形畸变减少。其结果是，能够得到不发生交调失真的均匀的，具有良好的显示质量的平面显示装置。
实施形态3
图6是表示实施形态3的平面显示装置100B的结构的平面图。实施形态2中参照图4，与上述平面显示装置100A的结构要素相同的结构要素标以相同的符号。因此这些结构要素的详细说明省略。与上述平面显示装置100A不同之处在于，具备开关电路21A，以此取代开关电路21，而且还用源极驱动电路20B代替源极驱动电路20A。
在开关电路21A，为了对各源极3分别施加图像信号电压而设置有多个晶体管32。各晶体管32上设置的漏极端子分别连接于对应的源极3。
各晶体管32上设置的漏极端子，对于相邻的2个源极3分别连接的2个晶体管32上分别设置的2个栅极端子的每一个，连接于在源极驱动电路20B上连接的1条控制信号线51。
相邻的2个源极3上分别连接的2个晶体管32中的1个上设置的源极端子连接于提供图像信号电压10用的图像信号电压供给线。相邻的2个源极3上分别连接的2个晶体管32的另1个上设置的源极端子，连接于提供图像信号电压11用的图像信号电压供给线。
图7是说明实施形态3的平面显示装置100B的动作用的波形图。参照图2和图5，与上述波形图的结构要素相同的结构要素上标以相同的符号。从而，这些结构要素的详细说明省略。
图像信号电压10对于每一个水平同步周期26其极性改变。图像信号电压11也与图像信号电压10相同，对于每一水平同步周期26改变极性。图像信号电压10和图像信号电压11在相同的水平同步周期26间具有互不相同的电压极性。
从源极驱动电路20B通过控制信号线51输出的开关电路控制信号35、开关电路控制信号36和开关电路控制信号37对各源极3进行时分驱动(多路复用驱动)地，在水平同步周期26间，首先开关电路控制信号35导通，在开关电路控制信号35断开之后开关电路控制信号36导通，在开关电路控制信号36断开之后开关电路控制信号37导通。因此，图像信号电压10和图像信号电压11同时施加于相邻的2个源极3的每一个。
施加于存储电容电极1的补偿电压12、施加于存储电容电极2的补偿电压13、施加于其他存储电容电极1的补偿电压14以及施加于其他存储电容电极2的补偿电压15中，施加的电压极性对于每一线一边反转一边扫描。各补偿电压12、各补偿电压13、各补偿电压14、以及各补偿电压15，施加的电压极性对于每一帧周期27分别反转。
构成像素的液晶9上，对于各线施加的像素施加电压38、像素施加电压39、像素施加电压40、像素施加电压41、像素施加电压42、以及像素施加电压43的电压极性对于每一线不同。液晶9为了响应实测值，像素施加电压38、像素施加电压39、像素施加电压40、像素施加电压41、像素施加电压42、以及像素施加电压43的电压有效值相等。
与各薄膜晶体管4上设置的栅极端子5连接地，分别保持规定间隔延水平方向上配置的多个栅极19上分别施加的栅极驱动电压16、栅极驱动电压17、栅极驱动电压18在每一水平同步周期26依序分别接通。
栅极驱动电压16一旦接通，图像信号电压10和图像信号电压11就通过设置施加栅极驱动电压16的各栅极端子5的薄膜晶体管4，施加于存储电容元件8和液晶9。
接着，一旦补偿电压12从低电位变化到中电位，就在构成像素的液晶9上施加的像素施加电压38上叠加补偿电压12的差电压，重叠了补偿电压12的差电压的像素施加电压38保持该电压值。
还有，在实施形态1～实施形态3中，是以薄膜晶体管4和晶体管32是N道晶体管为例进行说明的，但是也可以是P道晶体管，还可以是具有CMOS结构的晶体管。
工业上的实用性
如上所述采用本发明，能够提供具有均匀的良好的显示质量的平面显示装置。

Claims (17)

1.一种平面显示装置，其特征在于，具备
配置成矩阵状的多个显示像素、
为驱动各显示像素分别设置的多个薄膜晶体管、
分别保持规定的间隔沿着水平方向配置，使得与设置于各薄膜晶体管的栅极端子连接的多个栅极、
分别保持规定的间隔沿着垂直方向配置，使得与设置于各薄膜晶体管的源极端子连接的多个源极、
分别连接于各薄膜晶体管上设置的漏极端子和各显示像素的多个存储电容元件、
分别保持规定的间隔沿着水平方向配置，以便通过所述存储电容元件与所述多个显示像素的一部分连接的多个第1存储电容电极、以及
分别保持规定的间隔沿着水平方向配置，以便通过所述存储电容元件与所述多个显示像素的其他部分连接的多个第2存储电容电极，
在各第1存储电容电极上施加的第1补偿电压和在各第2存储电容电极上施加的第2补偿电压，具有相互不同的电压极性，
同一栅极上连接的多个薄膜晶体管中，通过所述源极向设置在第1组所述薄膜晶体管上的所述源极端子施加的图像信号电压、与通过所述源极向设置在第2组所述薄膜晶体管上的所述源极端子施加的图像信号电压，具有互不相同的电压极性，所述第1组薄膜晶体管是通过所述存储电容元件连接于所述第1存储电容电极上的所述薄膜晶体管，所述第2组薄膜晶体管是通过所述存储电容元件连接于所述第2存储电容电极上的所述薄膜晶体管。
2.根据权利要求1所述的平面显示装置，其特征在于，
还具有为在源极上施加所述图像信号电压而设置的源极驱动电路。
3.根据权利要求2所述的平面显示装置，其特征在于，
所述源极驱动电路对各源极进行时分驱动。
4.根据权利要求2所述的平面显示装置，其特征在于，
所述源极驱动电路对多个源极中的每一源极同时施加所述图像信号电压。
5.根据权利要求2所述的平面显示装置，其特征在于，
还具备为依序施加下述图像信号电压而设置的开关电路，所述图像信号电压即所述第1存储电容电极上连接的所述薄膜晶体管上设置的所述源极端子上施加的图像信号电压、以及所述第2存储电容电极上连接的所述薄膜晶体管上设置的所述源极端子上施加的图像信号电压。
6.根据权利要求5所述的平面显示装置，其特征在于，
所述开关电路从所述源极驱动电路接收所述图像信号电压，依序施加所述图像信号电压，使得减少所述图像信号电压的电压极性的切换次数。
7.根据权利要求5所述的平面显示装置，其特征在于，
所述开关电路接收具有所述互不相同的电压极性的图像信号电压，根据来自所述源极驱动电路的指示，依序施加所述图像信号电压。
8.根据权利要求1所述的平面显示装置，其特征在于，
所述多个显示像素配置成P行Q列的矩阵状，其中P和Q为2或2以上的整数，
各第1存储电容电极配置成与第2N行上配置的显示像素和第(2N+1)行上配置的显示像素分别连接，其中1≤N≤(P-1)/2，
各第2存储电容电极配置成与第(2N-1)行上配置的显示像素和所述第2N行上配置的显示像素分别连接。
9.一种平面显示装置，其特征在于，具备
多个像素电极沿着水平方向配置的像素电极线沿着垂直方向配置多条的显示区域、
为驱动各像素电极分别设置的多个薄膜晶体管、
连接于设置在各薄膜晶体管上的栅极端子上，沿着所述像素电极线相互平行配置的多个栅极、
连接于设置在各薄膜晶体管上的源极端子上，沿着垂直方向相互平行配置的多个源极、
在各薄膜晶体管上设置的漏极上连接其一端的存储电容元件、以及
连接于所述存储电容元件的另一端，沿着所述像素电极线相互平行地配置的多条存储电容元件配线，
所述存储电容元件配线，沿着所述像素电极线至少对于一个或一个以上的规定的像素电极的每一个，连接于与排列在不同的像素电极线侧的像素电极对应的存储电容元件上。
10.根据权利要求9所述的平面显示装置，其特征在于，
所述存储电容元件配线，沿着所述像素电极线对于一个像素电极的每一个，连接于与排列在不同的像素电极线侧的像素电极对应的存储电容元件上。
11.根据权利要求9所述的平面显示装置，其特征在于，
所述存储电容元件配线，沿着所述像素电极线对于多个像素电极的每一个，连接于与排列在不同的像素电极线侧的像素电极对应的存储电容元件上。
12.根据权利要求9所述的平面显示装置，其特征在于，
在相互邻近的存储电容元件配线上施加具有互不相同的电压极性的电压信号。
13.根据权利要求12所述的平面显示装置，其特征在于，
所述电压信号是对所述像素电极进行电容耦合驱动用的电压信号。
14.根据权利要求9所述的平面显示装置，其特征在于，
各存储电容元件配线配置于相互邻接的像素电极线之间。
15.根据权利要求9所述的平面显示装置，其特征在于，
所述栅极配置于所述像素电极下侧。
16.根据权利要求9所述的平面显示装置，其特征在于，
所述像素电极隔着层间绝缘膜配置于所述薄膜晶体管上。
17.根据权利要求9所述的平面显示装置，其特征在于，
还具备修正输入图像数据的校正电路，
所述校正电路包含
接收所述输入图像数据，并根据设定规定的函数的表，生成修正图像数据以便修正所述输入图像数据的浓淡不均的检查表、
利用水平同步信号复位，对传送所述输入图像数据用的打点时钟信号进行计数，生成奇数列偶数列识别信号的列计数器、以及
根据所述列计数器提供的所述奇数列偶数列识别信号，对所述检查表中生成的所述修正图像数据和所述输入图像数据进行选择，然后提供给为驱动所述源极而设置的源极驱动电路的选择器。
CNB2003801022436A 2002-10-29 2003-10-28 平面显示装置 Expired - Fee Related CN100440296C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002314901 2002-10-29
JP314901/2002 2002-10-29

Publications (2)

Publication Number Publication Date
CN1708780A CN1708780A (zh) 2005-12-14
CN100440296C true CN100440296C (zh) 2008-12-03

Family

ID=32211634

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801022436A Expired - Fee Related CN100440296C (zh) 2002-10-29 2003-10-28 平面显示装置

Country Status (6)

Country Link
US (1) US7133004B2 (zh)
JP (1) JPWO2004040545A1 (zh)
KR (1) KR100678553B1 (zh)
CN (1) CN100440296C (zh)
TW (1) TW200417781A (zh)
WO (1) WO2004040545A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
JP2005257929A (ja) * 2004-03-10 2005-09-22 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
CN100446079C (zh) * 2004-12-15 2008-12-24 日本电气株式会社 液晶显示装置、其驱动方法及其驱动电路
JP2006201315A (ja) * 2005-01-18 2006-08-03 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
WO2007037046A1 (ja) * 2005-09-29 2007-04-05 Sharp Kabushiki Kaisha 液晶表示装置およびその駆動方法
KR101359915B1 (ko) * 2006-09-08 2014-02-07 삼성디스플레이 주식회사 액정표시장치
KR100805599B1 (ko) * 2007-03-16 2008-02-20 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
CN111883079B (zh) * 2020-07-28 2021-07-06 惠科股份有限公司 显示面板的驱动方法、电路及显示装置
CN111968588B (zh) * 2020-07-31 2022-05-03 南京京东方显示技术有限公司 一种多路复用显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242417A (ja) * 1985-08-19 1987-02-24 Nec Corp 薄膜形成方法
US20010050678A1 (en) * 2000-03-31 2001-12-13 Keishi Nishikubo Line electrode driving apparatus and image display apparatus having same
EP1223571A2 (en) * 2001-01-04 2002-07-17 Samsung Electronics Co., Ltd. Gate signal delay compensating lcd and driving method thereof
CN1361510A (zh) * 2000-12-29 2002-07-31 三星Sdi株式会社 有机电发光显示器及其驱动方法和像素电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452684A (ja) 1990-06-20 1992-02-20 Nec Kansai Ltd 液晶表示パネルの駆動方法
JP2552070B2 (ja) * 1993-02-18 1996-11-06 株式会社ジーティシー アクティブマトリックス型表示装置およびその駆動方法
EP0693210A4 (en) * 1993-04-05 1996-11-20 Cirrus Logic Inc METHOD AND DEVICE FOR COMPENSATING FOR IMAGE SPLIT IN LIQUID CRYSTAL DISPLAYS
JP3110618B2 (ja) * 1994-08-02 2000-11-20 シャープ株式会社 液晶表示装置
JP3229156B2 (ja) * 1995-03-15 2001-11-12 株式会社東芝 液晶表示装置
US6020870A (en) * 1995-12-28 2000-02-01 Advanced Display Inc. Liquid crystal display apparatus and driving method therefor
US5945866A (en) * 1996-02-27 1999-08-31 The Penn State Research Foundation Method and system for the reduction of off-state current in field effect transistors
JPH11119193A (ja) * 1997-10-16 1999-04-30 Sony Corp 液晶表示装置
JPH11352464A (ja) * 1998-06-08 1999-12-24 Texas Instr Japan Ltd 液晶表示装置および液晶パネル
JP2000035593A (ja) * 1998-07-21 2000-02-02 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示装置及びその駆動方法
JP2002055662A (ja) * 2000-08-11 2002-02-20 Nec Corp 液晶表示装置及びその駆動方法
JP3770380B2 (ja) * 2000-09-19 2006-04-26 シャープ株式会社 液晶表示装置
JP2002099249A (ja) * 2000-09-21 2002-04-05 Advanced Display Inc 表示装置および表示装置の駆動方法
JP3520863B2 (ja) * 2000-10-04 2004-04-19 セイコーエプソン株式会社 画像信号補正回路、その補正方法、液晶表示装置及び電子機器
JP2002122880A (ja) * 2000-10-13 2002-04-26 Advanced Display Inc 液晶表示装置
JP2002140043A (ja) 2000-10-31 2002-05-17 Sony Corp 表示装置およびその駆動方法
US6963321B2 (en) * 2001-05-09 2005-11-08 Clare Micronix Integrated Systems, Inc. Method of providing pulse amplitude modulation for OLED display drivers
JP3960781B2 (ja) * 2001-11-15 2007-08-15 三洋電機株式会社 アクティブマトリクス型表示装置
JP3960780B2 (ja) * 2001-11-15 2007-08-15 三洋電機株式会社 アクティブマトリクス型表示装置の駆動方法
JP4050100B2 (ja) * 2002-06-19 2008-02-20 シャープ株式会社 アクティブマトリクス基板および表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242417A (ja) * 1985-08-19 1987-02-24 Nec Corp 薄膜形成方法
US20010050678A1 (en) * 2000-03-31 2001-12-13 Keishi Nishikubo Line electrode driving apparatus and image display apparatus having same
CN1361510A (zh) * 2000-12-29 2002-07-31 三星Sdi株式会社 有机电发光显示器及其驱动方法和像素电路
EP1223571A2 (en) * 2001-01-04 2002-07-17 Samsung Electronics Co., Ltd. Gate signal delay compensating lcd and driving method thereof

Also Published As

Publication number Publication date
TW200417781A (en) 2004-09-16
TWI352839B (zh) 2011-11-21
US20050190176A1 (en) 2005-09-01
KR100678553B1 (ko) 2007-02-06
WO2004040545A1 (ja) 2004-05-13
US7133004B2 (en) 2006-11-07
JPWO2004040545A1 (ja) 2006-03-02
CN1708780A (zh) 2005-12-14
KR20050065634A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100223622B1 (ko) 표시장치의 구동장치
KR100204794B1 (ko) 박막트랜지스터 액정표시장치
CN100480820C (zh) 触摸感应显示装置
US5790092A (en) Liquid crystal display with reduced power dissipation and/or reduced vertical striped shades in frame control and control method for same
KR100896598B1 (ko) 액정표시장치
EP0789346A1 (en) Liquid crystal display device with stabilized common potential
EP0199361B1 (en) Driver circuit for liquid crystal display
CN101109875B (zh) 一种tft lcd像素电极结构及驱动电路
CN103714770A (zh) 移位寄存器以及具有该移位寄存器的平板显示装置
KR20060107359A (ko) 액정표시 구동용 반도체집적회로
US7133004B2 (en) Flat display device
JPH0572999A (ja) 液晶表示装置及びその駆動方法
CN216118747U (zh) 一种降低Data Demux走线负载的电路结构
CN111679527A (zh) 阵列基板及其驱动方法、显示装置
CN100390839C (zh) 有源矩阵显示装置
EP1139327B1 (en) Liquid crystal display device
JPH09171168A (ja) 液晶表示装置のための走査線対非重畳走査方法
CN112509528B (zh) 显示面板的栅极驱动电路、显示装置及栅极驱动方法
CN113781972A (zh) 显示面板
US5251051A (en) Circuit for driving liquid crystal panel
CN103105712A (zh) 一种显示模组和液晶显示器
JPH08146465A (ja) 液晶表示装置およびその駆動方法
JPH06149174A (ja) 液晶表示装置
JP2874190B2 (ja) 液晶ディスプレイ装置
KR100493823B1 (ko) 대면적 고해상도 액정표시장치의 구동방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY MIDDLE INC.

Free format text: FORMER NAME: TOSHIBA MOBILE DISPLAY CO., LTD.

Owner name: TOSHIBA MOBILE DISPLAY CO., LTD.

Free format text: FORMER NAME: TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY LTD.

CP01 Change in the name or title of a patent holder

Address after: Saitama Prefecture, Japan

Patentee after: JAPAN DISPLAY Inc.

Address before: Saitama Prefecture, Japan

Patentee before: Toshiba Mobile Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Saitama Prefecture, Japan

Patentee after: Toshiba Mobile Display Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

CF01 Termination of patent right due to non-payment of annual fee