KR20050065634A - 평면 표시 장치 - Google Patents

평면 표시 장치 Download PDF

Info

Publication number
KR20050065634A
KR20050065634A KR1020057007364A KR20057007364A KR20050065634A KR 20050065634 A KR20050065634 A KR 20050065634A KR 1020057007364 A KR1020057007364 A KR 1020057007364A KR 20057007364 A KR20057007364 A KR 20057007364A KR 20050065634 A KR20050065634 A KR 20050065634A
Authority
KR
South Korea
Prior art keywords
storage capacitor
voltage
electrode
pixel
thin film
Prior art date
Application number
KR1020057007364A
Other languages
English (en)
Other versions
KR100678553B1 (ko
Inventor
히사시 도미따니
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20050065634A publication Critical patent/KR20050065634A/ko
Application granted granted Critical
Publication of KR100678553B1 publication Critical patent/KR100678553B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

평면 표시 장치는, 복수의 표시 화소와 복수의 박막 트랜지스터(TFT)와 복수의 게이트 전극과 복수의 소스 전극과 복수의 축적 용량 소자와 복수의 제1 축적 용량 전극과 복수의 제2 축적 용량 전극을 구비하고 있으며, 각각의 제1 축적 용량 전극에 인가되는 제1 보상 전압과 각각의 제2 축적 용량 전극에 인가되는 제2 보상 전압은, 서로 상이한 전압 극성을 갖고 있으며, 동일한 게이트 전극에 접속된 복수의 박막 트랜지스터 중 제1 축적 용량 전극에 접속된 박막 트랜지스터에 설치된 소스 단자에 소스 전극을 통해 인가되는 화상 신호 전압과, 제2 축적 용량 전극에 접속된 박막 트랜지스터에 설치된 소스 단자에 소스 전극을 통해 인가되는 화상 신호 전압은, 서로 상이한 전압 극성을 갖고 있다.

Description

평면 표시 장치{FLAT DISPLAY DEVICE}
본 발명은, 표시 화소를 구동하는 박막 트랜지스터에 축적 용량 소자가 접속된 평면 표시 장치에 관한 것이다.
도 8은, 종래의 평면 표시 장치(90)의 구성을 도시하는 평면도이다. 평면 표시 장치(90)는, 대략 매트릭스 형태로 배치된 복수의 액정(9)과 각 액정(9)을 구동하기 위해 각각 설치된 복수의 박막 트랜지스터(TFT)(4)를 구비하고 있다. 각 액정(9)은, 용량성의 부하로 된다. 박막 트랜지스터(4)는, N채널 트랜지스터이다.
각 박막 트랜지스터(4)에는, 게이트 단자(5)와 소스 단자(6)와 드레인 단자(7)가 각각 설치되어 있다. 각 액정(9)은, 각 박막 트랜지스터(4)에 각각 설치된 드레인 단자(7)에 각각 접속되어 있다.
각 박막 트랜지스터(4)에 각각 설치된 게이트 단자(5)에는, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 게이트 전극(19)이 접속되어 있다. 각 박막 트랜지스터(4)에 각각 설치된 소스 단자(6)에는, 각각이 소정의 간격을 두고 수직 방향을 따라 배치된 복수의 소스 전극(3)이 접속되어 있다.
각 액정(9) 및 각 액정(9)을 각각 구동하는 박막 트랜지스터(4)에 설치된 드레인 단자(7)에는, 축적 용량 소자(8)가 각각 접속되어 있다. 각 액정(9)은, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 축적 용량 전극(91)에 축적 용량 소자(8)를 통해 각각 접속되어 있다. 각 액정(8)을 사이에 두고 박막 트랜지스터(4)의 반대측에는, 대향 전극(22)이 각각 설치되어 있다.
각 소스 전극(3)이 각 게이트 전극(19)과 각각 교차되는 위치에는, 기생 용량(23)이 각각 설치되어 있다. 각 소스 전극(3)이 각 축적 용량 전극(91)과 각각 교차되는 위치에는, 기생 용량(24)이 각각 설치되어 있다.
각 소스 전극(3)은, 소스 전극 구동 회로(92)에 각각 접속되어 있다. 각 게이트 전극(19) 및 각 축적 용량 전극(91)은, 주사 회로(25)에 각각 접속되어 있다.
이와 같이 구성된 평면 표시 장치(90)의 동작을 설명한다. 도 9는, 평면 표시 장치(90)의 동작을 설명하기 위한 파형도이다. 먼저, 주사 회로(25)는, 각 축적 용량 전극(91)을 순서대로 주사하기 위해, 보상 전압(12, 13, 14 및 15)을 인가한다. 각 보상 전압(12, 13, 14 및 15)은, 고전압과 저전압과 중간 전압의 3치를 갖고 있다. 축적 용량 전극(91)을 주사하고 있지 않을 때에는 3치의 보상 전압 중, 중간 전압의 보상 전압을 축적 용량 전극(91)에 인가한다. 주사하고 있을 때에는, 화소 전압의 극성에 따라, 3치의 보상 전압 중, 고전압과 저전압의 보상 전압을 교대로 인가한다. 다음 프레임 주기(27)에서는 전의 프레임 주기(27)에서 인가한 보상 전압과 반대의 극성을 갖는 보상 전압을 인가한다.
그리고, 주사 회로(25)는, 동일한 게이트 전극(19)에 접속된 박막 트랜지스터(4)를 온시키기 위해, 게이트 구동 전압(16, 17 및 18)을 각 게이트 전극(19)에 순서대로 인가한다. 각 게이트 구동 전압(16, 17 및 18)에서, 하이 레벨은 박막 트랜지스터(4)가 온되는 전압을 나타내고 있으며, 로우 레벨은 박막 트랜지스터(4)가 오프되는 전압을 나타내고 있다. 게이트 구동 전압(16, 17, 및 18)으로 순서대로 펄스가 시프트됨으로써, 각 게이트 전극(19)을 순서대로 주사하고 있다. 다음 프레임 주기(27)에서 다시 펄스를 시프트시키고 각 게이트 전극(19)을 순서대로 주사한다.
소스 전극 구동 회로(92)는, 표시할 화상에 따른 화상 신호 전압(93)을 각 소스 전극(3)에 인가함으로써, 각 박막 트랜지스터(4)를 통해 각 축적 용량 소자(8)와 각 액정(9)을 원하는 전압으로 충전한다. 화상 신호 전압(93)에서는, 주사하는 각 행마다 플러스, 마이너스, 플러스 등의 순서로 극성을 반전시킨다. 다음 프레임 주기(27)에서는, 마이너스, 플러스, 마이너스 등의 순서로 극성을 반전시킨다.
그리고, 주사 회로(25)는, 동일한 게이트 전극(19)에 접속된 박막 트랜지스터(4)를 오프시키기 위해, 게이트 구동 전압(16)을 로우 레벨로 한다. 각 박막 트랜지스터(4)가 오프되면, 각 축적 용량 소자(8)와 각 액정(9)에 충전된 전압이 유지된다. 다음으로, 주사 회로(25)는, 축적 용량 전극(91)에 인가하는 보상 전압(12)을 중간 전압으로 전환한다. 이것에 의해, 각 액정(9)에 유지된 전압에 보상 전압이 중첩되고, 화소 전압으로서 유지된다. 화소 전압은, 다음 주사까지 유지된다. 이와 같이 하여, 게이트선을 순서대로 주사함으로써 화면 전체를 표시한다.
1 화면분의 주사가 종료되면 액정을 교류화하기 위해 화소 전압으로서 유지시키는 전압의 극성을 반대 극성으로 하도록, 화상 신호 전압과 보상 전압의 전압 극성을 반대로 하여, 다시 주사를 행한다.
화면 표시에서의 플리커를 억제하기 위해 화소 전압에 유지시키는 전압의 극성을 반대로 하여 1 행마다 주사를 행하는 것이 일반적이어서, 통상 라인 반전 구동이라 부르고 있다.
도 10의 (a)는 홀수 프레임에서 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도이며, 도 10의 (b)는 짝수 프레임에서 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도이다. 각각의 칸은 각 표시 화소의 화소 전압의 극성을 나타내며, 각각 플러스, 혹은 마이너스로 구분하여 표시하고 있다. 행 방향은 주사 방향이다. 종래의 평면 표시 장치에서는 각 행 내에서 화소 전압의 극성이 갖추어져 있으며, 각 행마다 상이하였다. 또한, 홀수 프레임과 짝수 프레임에서 각 표시 화소에 인가되는 전압의 극성을 상이하게 하여 액정을 교류 구동하고 있다.
화소 인가 전압(95, 96 및 97)은, 화소를 구성하는 액정에 인가되는 전압의 파형을 나타내고 있다. 먼저, 축적 용량 전극(91)에 저전압의 보상 전압(12)을 인가한다. 다음으로, 게이트 전극(19)에 하이 레벨의 게이트 구동 전압(16)이 인가되면, 소스 전극(3)에 공급된 화상 신호 전압(93)에 의해 액정이 충전된다. 다음으로, 게이트 전극(19)에 로우 레벨의 게이트 구동 전압(16)이 공급되고, 소스 전극(3)에 공급된 화상 신호 전압(93)이 액정에 유지된다.
다음으로, 축적 용량 전극(91)에 중간 전압의 보상 전압(12)을 인가함으로써, 앞서 유지된 화상 신호 전압에 보상 전압의 변화분의 차 전압이 중첩되어 액정에 인가되며, 화소 인가 전압(95)으로서 유지된다.
다음 프레임 주기(27)에서는, 상이한 극성의 화상 신호 전압(93)과 보상 전압(12)을 인가함으로써, 프레임 주기(27)마다 인가되는 화소 인가 전압(95)의 극성을 상이하게 하여, 액정의 교류화를 행하고 있다. 또한, 행마다 화상 신호 전압과 보상 전압의 극성을 상이하게 함으로써 플리커를 개선하고 있다.
평면 표시 장치가 대화면화, 고정밀화되면, 소스 전극이 게이트 전극과 교차되는 위치에서의 기생 용량, 및 소스 전극이 축적 용량 전극과 교차되는 위치에서의 기생 용량이 증대된다. 또한, 소스 전극, 게이트 전극 및 축적 용량 전극의 배선 저항도 증가한다. 이 때문에, 소스 전극, 게이트 전극 및 축적 용량 전극의 충전 시상수가 커지는 결과, 구동 파형에서 둔화 및 왜곡이 증대된다는 문제가 있다. 특히, 소스 전극이 축적 용량 전극과 교차되는 위치에서의 기생 용량의 증대, 및 배선 저항의 증가에 의한 충전 시상수의 증대는 현저하다.
화상 신호 전압이 행마다 일제히 그 극성을 전환하여 충전하는 종래의 평면 표시 장치의 구동 방법에서는, 주사 시에, 1 행분의 화소의 축적 용량 소자와 소스 전극이 축적 용량 전극과 교차되는 위치에서의 기생 용량을 충방전하기 위한 전류가 일제히 축적 용량 전극에 흐른다. 축적 용량 전극은 배선 저항이 높기 때문에, 이러한 전류를 충분히 흘려줄 수 없어서, 충전 시상수가 커져 구동 파형의 둔화가 발생한다. 그 결과, 원하는 화소 전압에 액정을 충전할 수 없다는 문제가 있다.
또한, 주사하지 않은 경우에도, 소스 전극이 축적 용량 전극과 교차되는 위치에서의 기생 용량을 충방전하기 위한 전류는, 행마다 일제히 그 극성이 전환되는 화상 신호 전압에 따라 흐른다. 이 때문에, 배선 저항이 높은 축적 용량 전극은, 이러한 전류를 충분히 흘려줄 수 없어서, 충전 시상수가 커져서 구동 파형의 왜곡이 발생한다. 그 결과, 원하는 화소 전압에 액정을 충전할 수 없다는 문제가 있다.
이 때문에, 종래의 평면 표시 장치에서는 화상을 표시하였을 때에 나타나는 크로스토크라 부르는 가로 방향의 표시 얼룩이 발생하여서, 그 표시 품위를 현저히 저하시키고 있었다는 문제가 있다.
본 발명은 이러한 문제를 해결하기 위해 이루어진 것으로, 그 목적은, 균일하며 우수한 표시 품위를 갖는 평면 표시 장치를 제공하는 것에 있다.
[특허 문헌 1] 일본 특개평4-52684호 공보
[특허 문헌 2] 일본 특개 제2002-140043호 공보
도 1A는, 제1 실시 형태에 따른 평면 표시 장치의 구성을 도시하는 평면도.
도 1B는, 제1 실시 형태에 따른 평면 표시 장치의 주요부를 도시하는 평면도.
도 2는, 제1 실시 형태에 따른 평면 표시 장치의 동작을 설명하기 위한 파형도.
도 3A는, 제1 실시 형태에 따른 평면 표시 장치에 설치된 액정에 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도로서, 도 3A의 (a)는, 홀수 프레임에서 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도이며, 도 3A의 (b)는, 짝수 프레임에서 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도.
도 3B는, 제1 실시 형태에 따른 다른 평면 표시 장치의 구성을 도시하는 평면도.
도 3C는, 제1 실시 형태에 따른 또 다른 평면 표시 장치의 구성을 도시하는 평면도.
도 3D는, 제1 실시 형태에 따른 평면 표시 장치에 설치된 보정 회로의 구성을 도시하는 블록도.
도 4는, 제2 실시 형태에 따른 평면 표시 장치의 구성을 도시하는 평면도.
도 5는, 제2 실시 형태에 따른 평면 표시 장치의 동작을 설명하기 위한 파형도.
도 6은, 제3 실시 형태에 따른 평면 표시 장치의 구성을 도시하는 평면도.
도 7은, 제3 실시 형태에 따른 평면 표시 장치의 동작을 설명하기 위한 파형도.
도 8은, 종래의 평면 표시 장치의 구성을 도시하는 평면도.
도 9는, 종래의 평면 표시 장치의 동작을 설명하기 위한 파형도.
도 10A 및 도 10B는 종래의 평면 표시 장치에 설치된 액정에 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도로서, 도 10A는, 홀수 프레임에서 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도이며, 도 10B는, 짝수 프레임에서 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도.
이러한 목적을 달성하기 위해 본 발명에 따른 평면 표시 장치는, 대략 매트릭스 형태로 배치된 복수의 표시 화소와, 각 표시 화소를 구동하기 위해 각각 설치된 복수의 박막 트랜지스터(TFT)와, 각 박막 트랜지스터에 설치된 게이트 단자와 접속하도록, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 게이트 전극과, 각 박막 트랜지스터에 설치된 소스 단자와 접속하도록, 각각이 소정의 간격을 두고 수직 방향을 따라 배치된 복수의 소스 전극과, 각 박막 트랜지스터에 설치된 드레인 단자 및 각 표시 화소에 각각 접속된 복수의 축적 용량 소자와, 상기 복수의 표시 화소의 일부와 상기 축적 용량 소자를 통해 접속하도록, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 제1 축적 용량 전극과, 상기 복수의 표시 화소의 다른 일부와 상기 축적 용량 소자를 통해 접속하도록, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 제2 축적 용량 전극을 구비하고 있으며, 각각의 제1 축적 용량 전극에 인가되는 제1 보상 전압과 각각의 제2 축적 용량 전극에 인가되는 제2 보상 전압은, 서로 상이한 전압 극성을 갖고 있으며, 동일한 게이트 전극에 접속된 복수의 박막 트랜지스터 중 상기 제1 축적 용량 전극에 상기 축적 용량 소자를 통해 접속된 상기 박막 트랜지스터에 설치된 상기 소스 단자에 상기 소스 전극을 통해 인가되는 화상 신호 전압과, 상기 제2 축적 용량 전극에 상기 축적 용량 소자를 통해 접속된 상기 박막 트랜지스터에 설치된 상기 소스 단자에 상기 소스 전극을 통해 인가되는 화상 신호 전압은, 서로 상이한 전압 극성을 갖고 있는 것을 특징으로 한다.
본 발명에 따른 다른 평면 표시 장치는, 복수의 화소 전극이 수평 방향을 따라 배열된 화소 전극 라인이 수직 방향을 따라 복수개 배치된 표시 영역과, 각 화소 전극을 구동하기 위해 각각 설치된 복수의 박막 트랜지스터(TFT)와, 각 박막 트랜지스터에 설치된 게이트 단자에 접속되며, 상기 화소 전극 라인을 따라 서로 대략 평행하게 배치된 복수의 게이트 전극과, 각 박막 트랜지스터에 설치된 드레인 단자에 접속되며, 수직 방향을 따라 서로 대략 평행하게 배치된 복수의 소스 전극과, 각 박막 트랜지스터에 설치된 소스 전극에 일단이 접속된 축적 용량 소자와, 상기 축적 용량 소자의 타단에 접속되고, 상기 화소 전극 라인을 따라 서로 대략 평행하게 배치된 복수의 축적 용량 소자 배선을 구비한 평면 표시 장치로서, 상기 축적 용량 소자 배선은, 상기 화소 전극 라인을 따라 적어도 1개 이상의 소정의 화소 전극마다, 상이한 화소 전극 라인측에 배열된 화소 전극에 대응하는 축적 용량 소자에 접속되어 있는 것을 특징으로 한다.
본 실시 형태에 따른 평면 표시 장치에서는, 동일한 게이트 전극에 접속된 복수의 박막 트랜지스터 중 제1 축적 용량 전극에 축적 용량 소자를 통해 접속된 박막 트랜지스터에 설치된 소스 단자에 소스 전극을 통해 인가되는 화상 신호 전압과, 제2 축적 용량 전극에 축적 용량 소자를 통해 접속된 박막 트랜지스터에 설치된 소스 단자에 소스 전극을 통해 인가되는 화상 신호 전압은, 서로 상이한 전압 극성으로 되어 있다. 이 때문에, 제1 축적 용량 전극에 축적 용량 소자를 통해 접속된 박막 트랜지스터에 설치된 소스 단자에 접속된 소스 전극을 흐르는 제1 전류의 방향과 제2 축적 용량 전극에 축적 용량 소자를 통해 접속된 박막 트랜지스터에 설치된 소스 단자에 접속된 소스 전극을 흐르는 제2 전류의 방향이 서로 반대 방향으로 된다. 따라서, 제1 축적 용량 전극에 접속된 박막 트랜지스터에 설치된 소스 단자에 접속된 소스 전극과 제1 축적 용량 전극이 교차되는 위치에서의 기생 용량과, 제2 축적 용량 전극에 접속된 박막 트랜지스터에 설치된 소스 단자에 접속된 소스 전극과 제2 축적 용량 전극이 교차되는 위치에서의 기생 용량을 저감하기 위해, 제1 및 제2 축적 용량 전극에서의 구동 파형의 둔화 및 구동 파형의 왜곡이 감소된다. 그 결과, 크로스토크가 발생하지 않은 균일하고 양호한 표시 품위를 갖는 평면 표시 장치를 얻을 수 있다.
각 소스 전극에 상기 화상 신호 전압을 인가하기 위해 설치된 소스 전극 구동 회로를 더 구비하는 것이 바람직하다.
상기 소스 전극 구동 회로는, 각 소스 전극을 시분할 구동하는 것이 바람직하다.
상기 소스 전극 구동 회로는, 복수의 소스 전극마다 상기 화상 신호 전압을 순서대로 인가하는 것이 바람직하다.
상기 제1 축적 용량 전극에 접속된 상기 박막 트랜지스터에 설치된 상기 소스 단자에 인가되는 화상 신호 전압과, 상기 제2 축적 용량 전극에 접속된 상기 박막 트랜지스터에 설치된 상기 소스 단자에 인가되는 화상 신호 전압을 순서대로 인가하기 위해 설치된 스위치 회로를 더 구비하는 것이 바람직하다.
상기 스위치 회로는, 상기 소스 전극 구동 회로로부터 상기 화상 신호 전압을 수취하며, 상기 화상 신호 전압의 전압 극성이 전환되는 횟수가 적어지도록 상기 화상 신호 전압을 순서대로 인가하는 것이 바람직하다.
상기 스위치 회로는, 상기 서로 상이한 전압 극성을 갖고 있는 화상 신호 전압을 수취하며, 상기 소스 전극 구동 회로로부터의 지시에 따라 상기 화상 신호 전압을 순서대로 인가하는 것이 바람직하다.
상기 복수의 표시 화소는, P행 Q열(P 및 Q는 2 이상의 정수)의 매트릭스 형태로 배치되어 있으며, 각각의 제1 축적 용량 전극은, 2N행째(1≤N≤(P-1)/2)에 배치된 표시 화소와 (2N+1)행째에 배치된 표시 화소에 각각 접속하도록 배치되어 있고, 각각의 제2 축적 용량 전극은, (2N-1)행째에 배치된 표시 화소와 상기 2N행째에 배치된 표시 화소에 각각 접속하도록 배치되어 있는 것이 바람직하다.
상기 축적 용량 소자 배선은, 상기 화소 전극 라인을 따라 1개의 화소 전극마다, 상이한 화소 전극 라인측에 배열된 화소 전극에 대응하는 축적 용량 소자에 접속되어 있는 것이 바람직하다.
상기 축적 용량 소자 배선은, 상기 화소 전극 라인을 따라 복수개의 화소 전극마다, 상이한 화소 전극 라인측에 배열된 화소 전극에 대응하는 축적 용량 소자에 접속되어 있는 것이 바람직하다.
서로 인접하는 축적 용량 소자 배선에는, 서로 상이한 전압 극성을 갖는 전압 신호가 인가되는 것이 바람직하다.
상기 전압 신호는, 상기 화소 전극을 CC 구동하기 위한 전압 신호인 것이 바람직하다.
각 축적 용량 소자 배선은, 서로 인접하는 화소 전극 라인 사이에 배치되어 있는 것이 바람직하다.
상기 게이트 전극은, 상기 화소 전극의 하측에 배치되어 있는 것이 바람직하다.
상기 화소 전극은, 상기 박막 트랜지스터의 위에 층간 절연막을 개재하여 배치되어 있는 것이 바람직하다.
입력 화상 데이터를 보정하는 보정 회로를 더 구비하고 있으며, 상기 보정 회로는, 상기 입력 화상 데이터를 수취하고, 상기 입력 화상 데이터의 농담 얼룩짐을 보정하기 위해, 소정의 함수가 설정된 테이블에 기초하여 보정 화상 데이터를 생성하는 룩업 테이블과, 수평 동기 신호에 의해 리세트되며, 상기 입력 화상 데이터를 전송하기 위한 도트 클럭을 카운트하여 홀수 열 짝수 열 식별 신호를 생성하는 열 카운터와, 상기 룩업 테이블에서 생성된 상기 보정 화상 데이터와 상기 입력 화상 데이터를 상기 열 카운터로부터 공급된 상기 홀수 열 짝수 열 식별 신호에 기초하여 선택하고, 상기 소스 전극을 구동하기 위해 설치된 소스 전극 구동 회로에 공급하는 셀렉터를 포함하고 있는 것이 바람직하다.
이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
(제1 실시 형태)
도 1A는 제1 실시 형태에 따른 평면 표시 장치(100)의 구성을 도시하는 평면도이며, 도 1B는 평면 표시 장치(100)의 주요부를 도시하는 평면도이다. 평면 표시 장치(100)는, P행 Q열(P 및 Q는 2 이상의 정수)의 매트릭스 형태로 배치된 복수의 액정(9)과 각 액정(9)을 구동하기 위해 각각 설치된 복수의 박막 트랜지스터(4)(TFT)를 구비하고 있다. 각 액정(9)은, 용량성의 부하로 된다. 박막 트랜지스터(4)는, N채널 트랜지스터이다. 액정(9)은, 박막 트랜지스터(4) 위에 층간 절연막을 개재하여 배치되어 있다.
각 박막 트랜지스터(4)에는, 게이트 단자(5)와 소스 단자(6)와 드레인 단자(7)가 각각 설치되어 있다. 각 액정(9)은, 각 박막 트랜지스터(4)에 각각 설치된 드레인 단자(7)에 각각 접속되어 있다.
각 박막 트랜지스터(4)에 각각 설치된 게이트 단자(5)에는, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 게이트 전극(19)이 접속되어 있다. 게이트 전극(19)은, 액정(9)의 하측에 배치되어 있다. 각 박막 트랜지스터(4)에 각각 설치된 소스 단자(6)에는, 각각이 소정의 간격을 두고 수직 방향을 따라 배치된 복수의 소스 전극(3)이 접속되어 있다.
각 액정(9) 및 각 액정(9)을 각각 구동하는 박막 트랜지스터(4)에 설치된 드레인 단자(7)에는, 축적 용량 소자(8)가 각각 접속되어 있다. 홀수번째의 열에 배치된 각 액정(9)은, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 축적 용량 전극(축적 용량 배선)(1)에 축적 용량 소자(8)를 통해 각각 접속되어 있다. 짝수번째의 열에 배치된 각 액정(9)은, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 축적 용량 전극(축적 용량 배선)(2)에 축적 용량 소자(8)를 통해 각각 접속되어 있다. 각 액정(8)을 사이에 두고 박막 트랜지스터(4)의 반대측에는, 대향 전극(22)이 각각 설치되어 있다. 각 축적 용량 배선(1) 및 각 축적 용량 배선(2)의 위에는, 축적 용량 패드(1A 및 2A)가 각각 설치되어 있다.
각 축적 용량 전극(1)은, 2N행째(1≤N≤(P-1)/2)에 배치된 액정(9)과 (2N+1)행째에 배치된 액정(9)에 각각 접속하도록 배치되어 있으며, 각 축적 용량 전극(2)은, (2N-1)행째에 배치된 액정(9)과 2N행째에 배치된 액정(9)에 각각 접속하도록 배치되어 있다.
각 소스 전극(3)이 각 게이트 전극(19)과 각각 교차되는 위치에는, 기생 용량(24)이 각각 설치되어 있다. 각 소스 전극(3)이 각 축적 용량 전극(1) 및 각 축적 용량 전극(2)과 각각 교차되는 위치에는, 기생 용량(23)이 각각 설치되어 있다.
각 소스 전극(3)은, 소스 전극 구동 회로(20)에 접속되어 있다. 각 게이트 전극(19) 및 각 축적 용량 전극(1) 및 각 축적 용량 전극(2)은, 주사 회로(25)에 접속되어 있다.
이와 같이, 축적 용량 소자 배선(1 및 2)은, 복수의 액정(9)이 수평 방향을 따라 배열된 화소 전극 라인을 따라 1개의 액정(9)마다, 상이한 화소 전극 라인측에 배열된 액정(9)에 대응하는 축적 용량 소자(8)에 접속되어 있다.
이와 같이 구성된 평면 표시 장치(100)의 동작을 설명한다. 도 2는, 평면 표시 장치(100)의 동작을 설명하기 위한 파형도이다.
도 1A, 도 1B 및 도 2를 참조하면, 축적 용량 전극(1)에 축적 용량 소자(8)를 통해 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 홀수열째의 소스 전극(3)을 통해 인가되는 화상 신호 전압(10)은, 수평 동기 주기(26)마다 극성이 변화되어 있다. 축적 용량 전극(2)에 축적 용량 소자(8)를 통해 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 짝수열째의 소스 전극(3)을 통해 인가되는 화상 신호 전압(11)도, 화상 신호 전압(10)과 마찬가지로, 수평 동기 주기(26)마다 극성이 변화되어 있다. 화상 신호 전압(10)과 화상 신호 전압(11)은, 동일한 수평 동기 주기(26) 동안, 서로 상이한 전압 극성을 갖고 있다.
화상 신호 전압(10)은, 홀수열째의 소스 전극(3)에 인가된다. 화상 신호 전압(11)은, 짝수열째의 소스 전극(3)에 인가된다. 이 때문에, 화상 신호 전압(10)이 인가되는 소스 전극(3)과 화상 신호 전압(11)이 인가되는 소스 전극(3)은, 대략 절반의 수씩으로 되어 있다.
축적 용량 전극(1)에 인가되는 보상 전압(12), 축적 용량 전극(2)에 인가되는 보상 전압(13), 다른 축적 용량 전극(1)에 인가되는 보상 전압(14) 및 다른 축적 용량 전극(2)에 인가되는 보상 전압(15)에서는, 인가하는 전압 극성이 라인마다 반전되면서 주사된다. 각 보상 전압(12), 보상 전압(13), 보상 전압(14) 및 보상 전압(15)은, 인가하는 전압 극성이 프레임 주기(27)마다 각각 반전되도록 하고 있다.
화소를 구성하는 액정(9)에 각 라인마다 인가되는 화소 인가 전압(28), 화소 인가 전압(29), 화소 인가 전압(30) 및 화소 인가 전압(31)의 전압 극성은 각 라인마다 상이하다. 각 액정(9)은 실효값 응답을 하기 때문에, 화소 인가 전압(28), 화소 인가 전압(29), 화소 인가 전압(30) 및 화소 인가 전압(31)의 전압 실효값은 서로 동등하게 되어 있다.
각 박막 트랜지스터(4)에 설치된 게이트 단자(5)와 접속하도록, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 게이트 전극(19)에 각각 인가되는 게이트 구동 전압(16), 게이트 구동 전압(17) 및 게이트 구동 전압(18)은, 수평 동기 주기(26)마다 순서대로 각각 온으로 된다.
게이트 구동 전압(16)이 기간 T1과 기간 T2 사이에서 온으로 되면, 화상 신호 전압(10) 및 화상 신호 전압(11)은, 게이트 구동 전압(16)이 인가되는 각 게이트 단자(5)가 설치된 박막 트랜지스터(4)를 통해 축적 용량 소자(8) 및 액정(9)에 인가된다.
다음으로, 보상 전압(12)이 기간 T2와 기간 T3 사이에서 로우 전위로부터 중간 전위로 변화되면, 화소를 구성하는 액정(9)에 인가되는 화소 인가 전압(28)에는, 보상 전압(12)의 차 전압이 중첩되며, 보상 전압(12)의 차 전압이 중첩된 화소 인가 전압(28)은, 그 전압값을 유지한다.
도 3A는 평면 표시 장치(100)에 설치된 액정(9)에 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도이다. 도 3A의 (a)는 홀수 프레임에서 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도이며, 도 3A의 (b)는 짝수 프레임에서 인가되는 화소 인가 전압의 극성을 설명하기 위한 모식도이다. 화소 인가 전압의 극성은, 각 행마다 상이하며, 각 열마다 상이하다. 또한, 화소 인가 전압의 극성은, 홀수 프레임과 짝수 프레임 사이에서 액정을 교류화하기 때문에, 홀수 프레임과 짝수 프레임 사이에서 반전하고 있다.
이와 같이, 화상 신호 전압(10)과 화상 신호 전압(11)은 동일한 수평 동기 주기(26) 동안, 서로 상이한 전압 극성을 갖고 있으며, 화상 신호 전압(10)이 인가되는 소스 전극(3)과 화상 신호 전압(11)이 인가되는 소스 전극(3)은, 대략 절반의 수씩으로 되어 있다.
도 3B는, 제1 실시 형태에 따른 다른 평면 표시 장치(100C)의 구성을 도시하는 평면도이다. 도 1을 참조하여 전술한 평면 표시 장치(100)에서는, 축적 용량 소자 배선(1 및 2)은, 복수의 액정(9)이 수평 방향을 따라 배열된 화소 전극 라인을 따라 1개의 액정(9)마다, 상이한 화소 전극 라인측에 배열된 액정(9)에 대응하는 축적 용량 소자(8)에 접속되어 있었다. 그러나, 본 발명은 이것에 한정되지 않는다. 도 3B에 도시한 바와 같이, 축적 용량 소자 배선(1 및 2)은, 화소 전극 라인을 따라 2개의 액정(9)마다, 상이한 화소 전극 라인측에 배열된 액정(9)에 대응하는 축적 용량 소자(8)에 접속되어도 된다.
도 3C는, 제1 실시 형태에 따른 또 다른 평면 표시 장치(100D)의 구성을 도시하는 평면도이다. 도 3C에 도시한 바와 같이, 축적 용량 소자 배선(1 및 2)은, 화소 전극 라인을 따라 3개의 액정(9)마다, 상이한 화소 전극 라인측에 배열된 액정(9)에 대응하는 축적 용량 소자(8)에 접속되어도 된다.
이와 같이, 축적 용량 소자 배선(1 및 2)은, 화소 전극 라인을 따라 적어도 1개 이상의 소정의 액정(9)마다, 상이한 화소 전극 라인측에 배열된 액정(9)에 대응하는 축적 용량 소자(8)에 접속되어 있으면 된다.
도 3D는, 제1 실시 형태에 따른 평면 표시 장치에 설치된 보정 회로의 구성을 도시하는 블록도이다. 이 보정 회로는, CCDI 구동되는 상하 화소 사이의 실효 전압차를 소스 계조 전압을 바꿈으로써 보정하기 위해 설치되어 있다.
보정 회로는, 아래 화소(후 기록)용 룩업 테이블(5)을 구비하고 있다. 룩업 테이블(5)은, 평면 표시 장치(100)에 입력되는 입력 디지털 화상 데이터(1)를 수취하고, 입력 디지털 화상 데이터(1)의 농담 얼룩짐을 보정하기 위해, 소정의 함수가 설정된 테이블에 기초하여 보정 화상 데이터(6)를 생성한다.
보정 회로에는, 열 카운터(7)가 설치되어 있다. 열 카운터(7)는, 수평 동기 신호(4)에 의해 리세트되며, 디지털 화상 데이터를 전송하기 위한 도트 클럭(3)을 카운트하여 홀수 열 짝수 열 식별 신호(8)를 셀렉터(9)에 공급한다. 화상 열의 홀수 열 및 짝수 열은, 화소 레이아웃에서의 위 화소(전 기록) 및 아래 화소(후 기록)에 대응하고 있다.
셀렉터(9)는, 룩업 테이블(5)에서 생성된 보정 화상 데이터(6)와 입력 디지털 화상 데이터(1)를 열 카운터(7)로부터 공급된 홀수 열 짝수 열 식별 신호(8)에 기초하여 선택하고, 출력 화상 데이터(2)로서 출력하며, 평면 표시 장치(100)에 설치된 소스 전극 구동 회로에 공급한다.
셀렉터(9)는, 위 화소(전 기록)의 경우에는 입력 디지털 화상 데이터(1)를 선택하여 출력 화상 데이터(2)로서 출력하며, 아래 화소(후 기록)의 경우에는 소정의 연산에 의해 산출된 보정 화상 데이터(6)를 출력 화상 데이터(2)로서 열마다 교대로 출력하고, 소스 전극 구동 회로에 공급한다. 소정의 연산은, 8 비트 입력 화상을 양자화하기 위한 연산이며, 하기의 수학식 1을 이용한다.
또한, 선형 보간 등을 이용하여 보다 고정밀도로 보정하면 보다 큰 효과가 얻어진다.
이와 같이 상하 화상의 실효 전압의 어긋남을 소스 계조 전압에 소정의 차분을 부여함으로써 보정하면, 열마다의 표시농담 얼룩짐을 개선하여, 균일한 표시를 얻을 수 있다.
이상과 같이, 제1 실시 형태에 따르면, 동일한 게이트 전극(19)에 접속된 복수의 박막 트랜지스터(4) 중 축적 용량 전극(1)에 축적 용량 소자(8)를 통해 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 소스 전극(3)을 통해 인가되는 화상 신호 전압(10)과, 축적 용량 전극(2)에 축적 용량 소자(8)를 통해 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 소스 전극(3)을 통해 인가되는 화상 신호 전압(11)은, 서로 상이한 전압 극성으로 되어 있다.
이 때문에, 축적 용량 전극(1)에 축적 용량 소자(8)를 통해 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 접속된 소스 전극(3)을 흐르는 전류의 방향과 축적 용량 전극(2)에 축적 용량 소자(8)를 통해 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 접속된 소스 전극(3)을 흐르는 전류의 방향이 서로 반대 방향으로 된다.
따라서, 축적 용량 전극(1)에 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 접속된 소스 전극(3)과 축적 용량 전극(1)이 교차되는 위치에서의 기생 용량(23)의 용량과, 축적 용량 전극(2)에 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 접속된 소스 전극(3)과 축적 용량 전극(2)이 교차되는 위치에서의 기생 용량(24)의 용량이 저감되기 때문에, 축적 용량 전극(1) 및 축적 용량 전극(2)에서의 구동 파형의 둔화 및 구동 파형의 왜곡이 감소된다.
또한, 화상 신호 전압(10)이 인가되는 소스 전극(3)에 접속된 기생 용량(23)에 흐르는 전류의 방향은, 화상 신호 전압(11)이 인가되는 소스 전극(3)에 접속된 기생 용량(23)에 흐르는 전류의 방향과 반대 방향으로 되기 때문에, 양 전류가 서로 상쇄되는 결과, 기생 용량(23)에 접속된 축적 용량 전극(1) 및 축적 용량 전극(2)에서 구동 전압 왜곡이 소멸한다.
그 결과, 크로스토크가 발생하지 않은 균일하고 양호한 표시 품위를 갖는 평면 표시 장치를 얻을 수 있다.
(제2 실시 형태)
도 4는, 제2 실시 형태에 따른 평면 표시 장치(100A)의 구성을 도시하는 평면도이다. 제1 실시 형태에서 도 1을 참조하여 전술한 평면 표시 장치(100)의 구성 요소와 동일한 구성 요소에는 동일한 참조 부호를 붙이고 있다. 따라서, 이들 구성 요소의 상세한 설명은 생략한다. 전술한 평면 표시 장치(100)와 상이한 점은, 스위치 회로(21)를 더 구비하고 있는 점, 및 소스 전극 구동 회로(20) 대신 소스 전극 구동 회로(20A)를 구비하고 있는 점이다.
스위치 회로(21)는, 축적 용량 전극(1)에 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 인가되는 화상 신호 전압과, 축적 용량 전극(2)에 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 인가되는 화상 신호 전압을 순서대로 인가하기 위해 설치되어 있다.
스위치 회로(21)에는, 각 소스 전극(3)에 화상 신호 전압을 각각 인가하기 위한 복수의 트랜지스터(32)가 설치되어 있다. 각 트랜지스터(32)에 설치된 드레인 단자는, 대응하는 소스 전극(3)에 각각 접속되어 있다.
각 트랜지스터(32)에 설치된 소스 단자는, 서로 인접하는 3개의 소스 전극(3)에 각각 접속된 3개의 트랜지스터(32)에 각각 설치된 소스 단자마다, 소스 전극 구동 회로(20A)에 접속된 화상 신호 전압 공급선(34)에 접속되어 있다. 이와 같이, 소스 전극(3)은, 3개의 소스 전극(3)마다 1개의 화상 신호 전압 공급선(34)에 접속되어 있다.
서로 인접하는 3개의 소스 전극(3)에 각각 접속된 3개의 트랜지스터(32) 중 1개에 설치된 게이트 단자는, 스위치 회로 제어 신호(35)를 공급하기 위한 스위치 회로 제어 신호선에 각각 접속되어 있다. 서로 인접하는 3개의 소스 전극(3)에 각각 접속된 3개의 트랜지스터(32) 중 다른 1개에 설치된 게이트 단자는, 스위치 회로 제어 신호(36)를 공급하기 위한 다른 스위치 회로 제어 신호선에 각각 접속되어 있다. 서로 인접하는 3개의 소스 전극(3)에 각각 접속된 3개의 트랜지스터(32) 중 또 다른 1개에 설치된 게이트 단자는, 스위치 회로 제어 신호(37)를 공급하기 위한또 다른 스위치 회로 제어 신호선에 각각 접속되어 있다.
도 5는, 평면 표시 장치(100A)의 동작을 설명하기 위한 파형도이다. 도 2를 참조하여 전술한 파형도의 구성 요소와 동일한 구성 요소에는 동일한 참조 부호를 붙이고 있다. 따라서, 이들 구성 요소의 상세한 설명은 생략한다.
도 4 및 도 5를 참조하면, 축적 용량 전극(1)에 축적 용량 소자(8)를 통해 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 홀수열째의 소스 전극(3)을 통해 인가되는 화상 신호 전압(10A)은, 수평 동기 주기(26)와 동일한 길이의 기간마다 극성이 변화되어 있다. 축적 용량 전극(2)에 축적 용량 소자(8)를 통해 접속된 박막 트랜지스터(4)에 설치된 소스 단자(6)에 짝수열째의 소스 전극(3)을 통해 인가되는 화상 신호 전압(11A)도, 화상 신호 전압(10)과 마찬가지로, 수평 동기 주기(26)와 동일한 길이의 기간마다 극성이 변화되어 있다. 화상 신호 전압(10A)과 화상 신호 전압(11A)은, 서로 상이한 전압 극성을 갖고 있다.
스위치 회로 제어 신호(35), 스위치 회로 제어 신호(36) 및 스위치 회로 제어 신호(37)는, 각 소스 전극(3)을 시분할 구동(멀티플렉스 구동)하도록, 수평 동기 주기(26) 동안, 먼저, 스위치 회로 제어 신호(35)가 온으로 되고, 스위치 회로 제어 신호(35)가 오프로 된 후, 스위치 회로 제어 신호(36)가 온으로 되며, 스위치 회로 제어 신호(36)가 오프로 된 후, 스위치 회로 제어 신호(37)가 온으로 된다. 이 때문에, 서로 인접하는 3개의 소스 전극(3)에 각각 접속된 트랜지스터(32)는, 순서대로 온으로 된다. 따라서, 소스 전극 구동 회로(20A)로부터 화상 신호 전압 공급선(34)을 통해 공급되는 화상 신호 전압은, 서로 인접하는 3개의 소스 전극(3)에 순서대로 인가된다.
화상 신호 전압(10A)은, 홀수열째의 소스 전극(3)에 인가된다. 화상 신호 전압(11A)은, 짝수열째의 소스 전극(3)에 인가된다. 이 때문에, 화상 신호 전압(10A)이 인가되는 소스 전극(3)과 화상 신호 전압(11A)이 인가되는 소스 전극(3)은, 대략 절반의 수씩으로 되어 있다.
축적 용량 전극(1)에 인가되는 보상 전압(12), 축적 용량 전극(2)에 인가되는 보상 전압(13), 다른 축적 용량 전극(1)에 인가되는 보상 전압(14) 및 다른 축적 용량 전극(2)에 인가되는 보상 전압(15)에서는, 인가되는 전압 극성이 라인마다 반전되면서 주사된다. 각 보상 전압(12), 보상 전압(13), 보상 전압(14) 및 보상 전압(15)은, 인가되는 전압 극성이 프레임 주기(27)마다 각각 반전되도록 하고 있다.
화소를 구성하는 액정(9)에 각 라인마다 인가되는 화소 인가 전압(38), 화소 인가 전압(39), 화소 인가 전압(40), 화소 인가 전압(41), 화소 인가 전압(42) 및 화소 인가 전압(43)의 전압 극성은 각 라인마다 상이하다. 각 액정(9)은 실측값 응답을 하기 때문에, 화소 인가 전압(38), 화소 인가 전압(39), 화소 인가 전압(40), 화소 인가 전압(41), 화소 인가 전압(42) 및 화소 인가 전압(43)의 전압 실효값은 서로 동등하게 되어 있다.
각 박막 트랜지스터(4)에 설치된 게이트 단자(5)와 접속하도록, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 게이트 전극(19)에 각각 인가되는 게이트 구동 전압(16), 게이트 구동 전압(17) 및 게이트 구동 전압(18)은, 수평 동기 주기(26)마다 순서대로 각각 온으로 된다.
게이트 구동 전압(16)이 온으로 되면, 화상 신호 전압(10A) 및 화상 신호 전압(11A)은, 게이트 구동 전압(16)이 인가되는 각 게이트 단자(5)가 설치된 박막 트랜지스터(4)를 통해 축적 용량 소자(8) 및 액정(9)에 인가된다.
다음으로, 보상 전압(12)이 로우 전위로부터 중간 전위로 변화되면, 화소를 구성하는 액정(9)에 인가되는 화소 인가 전압(38)에는, 보상 전압(12)의 차전압이 중첩되며, 보상 전압(12)의 차 전압이 중첩된 화소 인가 전압(38)은, 그 전압값을 유지한다.
이상과 같이, 제2 실시 형태에 따르면, 스위치 회로(21)는, 소스 전극 구동 회로(20A)로부터 화상 신호 전압을 수취하고, 화상 신호 전압의 전압 극성이 전환되는 횟수가 적어지도록 화상 신호 전압을 소스 전극(3)에 순서대로 인가한다. 이 때문에, 소스 전극 구동 회로(20A)로부터 출력되는 화상 신호 전압에서 불필요한 파형의 변화가 적어진다. 따라서, 구동 파형의 둔화 및 구동 파형의 왜곡이 감소된다. 그 결과, 크로스토크가 발생하지 않은 균일하고 양호한 표시 품위를 갖는 평면 표시 장치를 얻을 수 있다.
(제3 실시 형태)
도 6은, 제3 실시 형태에 따른 평면 표시 장치(100B)의 구성을 도시하는 평면도이다. 제2 실시 형태에서 도 4를 참조하여 전술한 평면 표시 장치(100A)의 구성 요소와 동일한 구성 요소에는 동일한 참조 부호를 붙이고 있다. 따라서, 이들 구성 요소의 상세한 설명은 생략한다. 전술한 평면 표시 장치(100A)와 상이한 점은, 스위치 회로(21) 대신 스위치 회로(21A)를 구비하고 있으며, 소스 전극 구동 회로(20A) 대신 소스 전극 구동 회로(20B)를 구비하고 있는 점이다.
스위치 회로(21A)에는, 각 소스 전극(3)에 화상 신호 전압을 각각 인가하기 위한 복수의 트랜지스터(32)가 설치되어 있다. 각 트랜지스터(32)에 설치된 드레인 단자는, 대응하는 소스 전극(3)에 각각 접속되어 있다.
각 트랜지스터(32)에 설치된 게이트 단자는, 서로 인접하는 2개의 소스 전극(3)에 각각 접속된 2개의 트랜지스터(32)에 각각 설치된 2개의 게이트 단자마다, 소스 전극 구동 회로(20B)에 접속된 1개의 제어 신호선(51)에 접속되어 있다.
서로 인접하는 2개의 소스 전극(3)에 각각 접속된 2개의 트랜지스터(32)의 1개에 설치된 소스 단자는, 화상 신호 전압(10)을 공급하기 위한 화상 신호 전압 공급선에 접속되어 있다. 서로 인접하는 2개의 소스 전극(3)에 각각 접속된 2개의 트랜지스터(32)의 다른 1개에 설치된 소스 단자는, 화상 신호 전압(11)을 공급하기 위한 화상 신호 전압 공급선에 접속되어 있다.
도 7은, 제3 실시 형태에 따른 평면 표시 장치(100B)의 동작을 설명하기 위한 파형도이다. 도 2 및 도 5를 참조하여 전술한 파형도의 구성 요소와 동일한 구성 요소에는 동일한 참조 부호를 붙이고 있다. 따라서, 이들 구성 요소의 상세한 설명은 생략한다.
화상 신호 전압(10)은, 수평 동기 주기(26)마다 극성이 변화되어 있다. 화상 신호 전압(11)도, 화상 신호 전압(10)과 마찬가지로, 수평 동기 주기(26)마다 극성이 변화되어 있다. 화상 신호 전압(10)과 화상 신호 전압(11)은, 동일한 수평 동기 주기(26) 동안, 서로 상이한 전압 극성을 갖고 있다.
소스 전극 구동 회로(20B)로부터 제어 신호선(51)을 통해 출력되는 스위치 회로 제어 신호(35), 스위치 회로 제어 신호(36) 및 스위치 회로 제어 신호(37)는, 각 소스 전극(3)을 시분할 구동(멀티플렉스 구동)하도록, 수평 동기 주기(26) 동안, 먼저, 스위치 회로 제어 신호(35)가 온으로 되고, 스위치 회로 제어 신호(35)가 오프로 된 후, 스위치 회로 제어 신호(36)가 온으로 되며, 스위치 회로 제어 신호(36)가 오프로 된 후, 스위치 회로 제어 신호(37)가 온으로 된다. 이 때문에, 화상 신호 전압(10) 및 화상 신호 전압(11)은, 서로 인접하는 2개의 소스 전극(3)마다 동시에 인가된다.
축적 용량 전극(1)에 인가되는 보상 전압(12), 축적 용량 전극(2)에 인가되는 보상 전압(13), 다른 축적 용량 전극(1)에 인가되는 보상 전압(14) 및 다른 축적 용량 전극(2)에 인가되는 보상 전압(15)에서는, 인가하는 전압 극성이 라인마다 반전되면서 주사된다. 각 보상 전압(12), 보상 전압(13), 보상 전압(14) 및 보상 전압(15)은, 인가하는 전압 극성이 프레임 주기(27)마다 각각 반전되도록 하고 있다.
화소를 구성하는 액정(9)에 각 라인마다 인가되는 화소 인가 전압(38), 화소 인가 전압(39), 화소 인가 전압(40), 화소 인가 전압(41), 화소 인가 전압(42) 및 화소 인가 전압(43)의 전압 극성은 각 라인마다 상이하다. 각 액정(9)은 실측값 응답을 하기 때문에, 화소 인가 전압(38), 화소 인가 전압(39), 화소 인가 전압(40), 화소 인가 전압(41), 화소 인가 전압(42) 및 화소 인가 전압(43)의 전압 실효값은 서로 동등하게 되어 있다.
각 박막 트랜지스터(4)에 설치된 게이트 단자(5)와 접속하도록, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 게이트 전극(19)에 각각 인가되는 게이트 구동 전압(16), 게이트 구동 전압(17) 및 게이트 구동 전압(18)은, 수평 동기 주기(26)마다 순서대로 각각 온으로 된다.
게이트 구동 전압(16)이 온으로 되면, 화상 신호 전압(10) 및 화상 신호 전압(11)은, 게이트 구동 전압(16)이 인가되는 각 게이트 단자(5)가 설치된 박막 트랜지스터(4)를 통해 축적 용량 소자(8) 및 액정(9)에 인가된다.
다음으로, 보상 전압(12)이 로우 전위로부터 중간 전위로 변화되면, 화소를 구성하는 액정(9)에 인가되는 화소 인가 전압(38)에는, 보상 전압(12)의 차 전압이 중첩되며, 보상 전압(12)의 차 전압이 중첩된 화소 인가 전압(38)은, 그 전압값을 유지한다.
또한, 제1 실시 형태∼제3 실시 형태에서, 박막 트랜지스터(4)와 트랜지스터(32)가 N채널 트랜지스터인 예를 나타내었지만, P채널 트랜지스터이어도 되며, CMOS 구성을 갖는 트랜지스터이어도 된다.
이상과 같이, 본 발명에 따르면, 균일하고 우수한 표시 품위를 갖는 평면 표시 장치를 제공할 수 있다.

Claims (17)

  1. 대략 매트릭스 형태로 배치된 복수의 표시 화소와,
    각 표시 화소를 구동하기 위해 각각 설치된 복수의 박막 트랜지스터(TFT)와,
    각 박막 트랜지스터에 설치된 게이트 단자와 접속하도록, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 게이트 전극과,
    각 박막 트랜지스터에 설치된 소스 단자와 접속하도록, 각각이 소정의 간격을 두고 수직 방향을 따라 배치된 복수의 소스 전극과,
    각 박막 트랜지스터에 설치된 드레인 단자 및 각 표시 화소에 각각 접속된 복수의 축적 용량 소자와,
    상기 복수의 표시 화소의 일부와 상기 축적 용량 소자를 통해 접속하도록, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 제1 축적 용량 전극과,
    상기 복수의 표시 화소의 다른 일부와 상기 축적 용량 소자를 통해 접속하도록, 각각이 소정의 간격을 두고 수평 방향을 따라 배치된 복수의 제2 축적 용량 전극을 구비하고 있으며,
    각각의 제1 축적 용량 전극에 인가되는 제1 보상 전압과 각각의 제2 축적 용량 전극에 인가되는 제2 보상 전압은, 서로 상이한 전압 극성을 갖고 있고,
    동일한 게이트 전극에 접속된 복수의 박막 트랜지스터 중 상기 제1 축적 용량 전극에 상기 축적 용량 소자를 통해 접속된 상기 박막 트랜지스터에 설치된 상기 소스 단자에 상기 소스 전극을 통해 인가되는 화상 신호 전압과, 상기 제2 축적 용량 전극에 상기 축적 용량 소자를 통해 접속된 상기 박막 트랜지스터에 설치된 상기 소스 단자에 상기 소스 전극을 통해 인가되는 화상 신호 전압은, 서로 상이한 전압 극성을 갖고 있는 것을 특징으로 하는 평면 표시 장치.
  2. 제1항에 있어서,
    소스 전극에 상기 화상 신호 전압을 인가하기 위해 설치된 소스 전극 구동 회로를 더 구비하는 평면 표시 장치.
  3. 제2항에 있어서,
    상기 소스 전극 구동 회로는, 각 소스 전극을 시분할 구동하는 평면 표시 장치.
  4. 제2항에 있어서,
    상기 소스 전극 구동 회로는, 복수의 소스 전극마다 동시에 상기 화상 신호 전압을 인가하는 평면 표시 장치.
  5. 제2항에 있어서,
    상기 제1 축적 용량 전극에 접속된 상기 박막 트랜지스터에 설치된 상기 소스 단자에 인가되는 화상 신호 전압과, 상기 제2 축적 용량 전극에 접속된 상기 박막 트랜지스터에 설치된 상기 소스 단자에 인가되는 화상 신호 전압을 순서대로 인가하기 위해 설치된 스위치 회로를 더 구비하는 평면 표시 장치.
  6. 제5항에 있어서,
    상기 스위치 회로는, 상기 소스 전극 구동 회로로부터 상기 화상 신호 전압을 수취하며, 상기 화상 신호 전압의 전압 극성이 전환되는 횟수가 적어지도록 상기 화상 신호 전압을 순서대로 인가하는 평면 표시 장치.
  7. 제5항에 있어서,
    상기 스위치 회로는, 상기 서로 상이한 전압 극성을 갖고 있는 화상 신호 전압을 수취하며, 상기 소스 전극 구동 회로로부터의 지시에 따라 상기 화상 신호 전압을 순서대로 인가하는 평면 표시 장치.
  8. 제1항에 있어서,
    상기 복수의 표시 화소는, P행 Q열(P 및 Q는 2 이상의 정수)의 매트릭스 형태로 배치되어 있으며,
    각각의 제1 축적 용량 전극은, 2N행째(1≤N≤(P-1)/2)에 배치된 표시 화소와 (2N+1)행째에 배치된 표시 화소에 각각 접속하도록 배치되어 있고,
    각각의 제2 축적 용량 전극은, (2N-1)행째에 배치된 표시 화소와 상기 2N행째에 배치된 표시 화소에 각각 접속하도록 배치되어 있는 평면 표시 장치.
  9. 복수의 화소 전극이 수평 방향을 따라 배열된 화소 전극 라인이 수직 방향을 따라 복수개 배치된 표시 영역과,
    각 화소 전극을 구동하기 위해 각각 설치된 복수의 박막 트랜지스터(TFT)와,
    각 박막 트랜지스터에 설치된 게이트 단자에 접속되며, 상기 화소 전극 라인을 따라 서로 대략 평행하게 배치된 복수의 게이트 전극과,
    각 박막 트랜지스터에 설치된 드레인 단자에 접속되며, 수직 방향을 따라 서로 대략 평행하게 배치된 복수의 소스 전극과,
    각 박막 트랜지스터에 설치된 소스 전극에 일단이 접속된 축적 용량 소자와,
    상기 축적 용량 소자의 타단에 접속되고, 상기 화소 전극 라인을 따라 서로 대략 평행하게 배치된 복수의 축적 용량 소자 배선을 구비한 평면 표시 장치로서,
    상기 축적 용량 소자 배선은, 상기 화소 전극 라인을 따라 적어도 1개 이상의 소정의 화소 전극마다, 상이한 화소 전극 라인측에 배열된 화소 전극에 대응하는 축적 용량 소자에 접속되어 있는 것을 특징으로 하는 평면 표시 장치.
  10. 제9항에 있어서,
    상기 축적 용량 소자 배선은, 상기 화소 전극 라인을 따라 1개의 화소 전극마다, 상이한 화소 전극 라인측에 배열된 화소 전극에 대응하는 축적 용량 소자에 접속되어 있는 평면 표시 장치.
  11. 제9항에 있어서,
    상기 축적 용량 소자 배선은, 상기 화소 전극 라인을 따라 복수개의 화소 전극마다, 상이한 화소 전극 라인측에 배열된 화소 전극에 대응하는 축적 용량 소자에 접속되어 있는 평면 표시 장치.
  12. 제9항에 있어서,
    서로 인접하는 축적 용량 소자 배선에는, 서로 상이한 전압 극성을 갖는 전압 신호가 인가되는 평면 표시 장치.
  13. 제12항에 있어서,
    상기 전압 신호는, 상기 화소 전극을 CC 구동하기 위한 전압 신호인 평면 표시 장치.
  14. 제9항에 있어서,
    각 축적 용량 소자 배선은, 서로 인접하는 화소 전극 라인 사이에 배치되어 있는 평면 표시 장치.
  15. 제9항에 있어서,
    상기 게이트 전극은, 상기 화소 전극의 하측에 배치되어 있는 평면 표시 장치.
  16. 제9항에 있어서,
    상기 화소 전극은, 상기 박막 트랜지스터의 위에 층간 절연막을 개재하여 배치되어 있는 평면 표시 장치.
  17. 제9항에 있어서,
    입력 화상 데이터를 보정하는 보정 회로를 더 구비하고 있으며,
    상기 보정 회로는, 상기 입력 화상 데이터를 수취하고, 상기 입력 화상 데이터의 농담 얼룩짐을 보정하기 위해, 소정의 함수가 설정된 테이블에 기초하여 보정 화상 데이터를 생성하는 룩업 테이블과,
    수평 동기 신호에 의해 리세트되며, 상기 입력 화상 데이터를 전송하기 위한 도트 클럭을 카운트하여 홀수 열 짝수 열 식별 신호를 생성하는 열 카운터와,
    상기 룩업 테이블에서 생성된 상기 보정 화상 데이터와 상기 입력 화상 데이터를 상기 열 카운터로부터 공급된 상기 홀수 열 짝수 열 식별 신호에 기초하여 선택하고, 상기 소스 전극을 구동하기 위해 설치된 소스 전극 구동 회로에 공급하는 셀렉터를 포함하는 평면 표시 장치.
KR1020057007364A 2002-10-29 2003-10-28 평면 표시 장치 KR100678553B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002314901 2002-10-29
JPJP-P-2002-00314901 2002-10-29

Publications (2)

Publication Number Publication Date
KR20050065634A true KR20050065634A (ko) 2005-06-29
KR100678553B1 KR100678553B1 (ko) 2007-02-06

Family

ID=32211634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057007364A KR100678553B1 (ko) 2002-10-29 2003-10-28 평면 표시 장치

Country Status (6)

Country Link
US (1) US7133004B2 (ko)
JP (1) JPWO2004040545A1 (ko)
KR (1) KR100678553B1 (ko)
CN (1) CN100440296C (ko)
TW (1) TW200417781A (ko)
WO (1) WO2004040545A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
JP2005257929A (ja) * 2004-03-10 2005-09-22 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
CN100446079C (zh) * 2004-12-15 2008-12-24 日本电气株式会社 液晶显示装置、其驱动方法及其驱动电路
JP2006201315A (ja) * 2005-01-18 2006-08-03 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
WO2007037046A1 (ja) * 2005-09-29 2007-04-05 Sharp Kabushiki Kaisha 液晶表示装置およびその駆動方法
KR101359915B1 (ko) * 2006-09-08 2014-02-07 삼성디스플레이 주식회사 액정표시장치
KR100805599B1 (ko) * 2007-03-16 2008-02-20 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
CN111883079B (zh) * 2020-07-28 2021-07-06 惠科股份有限公司 显示面板的驱动方法、电路及显示装置
CN111968588B (zh) * 2020-07-31 2022-05-03 南京京东方显示技术有限公司 一种多路复用显示面板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654756B2 (ja) * 1985-08-19 1994-07-20 日本電気株式会社 薄膜形成方法
JPH0452684A (ja) 1990-06-20 1992-02-20 Nec Kansai Ltd 液晶表示パネルの駆動方法
JP2552070B2 (ja) * 1993-02-18 1996-11-06 株式会社ジーティシー アクティブマトリックス型表示装置およびその駆動方法
EP0693210A4 (en) * 1993-04-05 1996-11-20 Cirrus Logic Inc METHOD AND DEVICE FOR COMPENSATING FOR IMAGE SPLIT IN LIQUID CRYSTAL DISPLAYS
JP3110618B2 (ja) * 1994-08-02 2000-11-20 シャープ株式会社 液晶表示装置
JP3229156B2 (ja) * 1995-03-15 2001-11-12 株式会社東芝 液晶表示装置
US6020870A (en) * 1995-12-28 2000-02-01 Advanced Display Inc. Liquid crystal display apparatus and driving method therefor
WO1997032297A1 (en) * 1996-02-27 1997-09-04 The Penn State Research Foundation Method and system for the reduction of off-state current in field-effect transistors
JPH11119193A (ja) * 1997-10-16 1999-04-30 Sony Corp 液晶表示装置
JPH11352464A (ja) * 1998-06-08 1999-12-24 Texas Instr Japan Ltd 液晶表示装置および液晶パネル
JP2000035593A (ja) * 1998-07-21 2000-02-02 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示装置及びその駆動方法
JP2001282170A (ja) * 2000-03-31 2001-10-12 Sharp Corp 画像表示装置の行電極駆動装置
JP2002055662A (ja) * 2000-08-11 2002-02-20 Nec Corp 液晶表示装置及びその駆動方法
JP3770380B2 (ja) * 2000-09-19 2006-04-26 シャープ株式会社 液晶表示装置
JP2002099249A (ja) * 2000-09-21 2002-04-05 Advanced Display Inc 表示装置および表示装置の駆動方法
JP3520863B2 (ja) * 2000-10-04 2004-04-19 セイコーエプソン株式会社 画像信号補正回路、その補正方法、液晶表示装置及び電子機器
JP2002122880A (ja) * 2000-10-13 2002-04-26 Advanced Display Inc 液晶表示装置
JP2002140043A (ja) 2000-10-31 2002-05-17 Sony Corp 表示装置およびその駆動方法
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
KR100796787B1 (ko) * 2001-01-04 2008-01-22 삼성전자주식회사 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법
US6963321B2 (en) * 2001-05-09 2005-11-08 Clare Micronix Integrated Systems, Inc. Method of providing pulse amplitude modulation for OLED display drivers
JP3960781B2 (ja) * 2001-11-15 2007-08-15 三洋電機株式会社 アクティブマトリクス型表示装置
JP3960780B2 (ja) * 2001-11-15 2007-08-15 三洋電機株式会社 アクティブマトリクス型表示装置の駆動方法
JP4050100B2 (ja) * 2002-06-19 2008-02-20 シャープ株式会社 アクティブマトリクス基板および表示装置

Also Published As

Publication number Publication date
CN100440296C (zh) 2008-12-03
US20050190176A1 (en) 2005-09-01
JPWO2004040545A1 (ja) 2006-03-02
WO2004040545A1 (ja) 2004-05-13
US7133004B2 (en) 2006-11-07
TW200417781A (en) 2004-09-16
TWI352839B (ko) 2011-11-21
CN1708780A (zh) 2005-12-14
KR100678553B1 (ko) 2007-02-06

Similar Documents

Publication Publication Date Title
US9466251B2 (en) Picture display device and method of driving the same
JP2937130B2 (ja) アクティブマトリクス型液晶表示装置
JP3039404B2 (ja) アクティブマトリクス型液晶表示装置
US4804951A (en) Display apparatus and driving method therefor
US4779085A (en) Matrix display panel having alternating scan pulses generated within one frame scan period
US20080278466A1 (en) Liquid crystal display and method of driving the same
EP0466378A2 (en) Liquid crystal display panel for reduced flicker
US20080284758A1 (en) Liquid crystal display and method of driving the same
KR100561946B1 (ko) 액정표시장치 및 그 구동방법
TWI413958B (zh) 主動矩陣型顯示裝置的驅動電路、驅動方法及主動矩陣型顯示裝置
US7133004B2 (en) Flat display device
US8456398B2 (en) Liquid crystal display module
KR100350726B1 (ko) 액정표시장치의 게이트 구동방법
CN109196576B (zh) 视频信号线驱动电路、具备其的显示装置、其的驱动方法
EP2166533B1 (en) Display device and its driving method
JPH07318901A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
KR100783701B1 (ko) 액정 표시 장치 및 그 구동 방법
US11081073B2 (en) Liquid crystal display apparatus
US20210132453A1 (en) Liquid crystal display device
KR100965587B1 (ko) 액정표시장치 및 이의 구동방법
JP5418388B2 (ja) 液晶表示装置
JP4729020B2 (ja) 平面表示装置
JP3377739B2 (ja) 液晶表示装置の駆動方法及び駆動回路
JPH11231822A (ja) 画像表示装置およびその駆動方法
JPH08136892A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee