JP4729020B2

JP4729020B2 - 平面表示装置

Info

Publication number: JP4729020B2
Application number: JP2007204706A
Authority: JP
Inventors: 央富谷
Original assignee: Toshiba Mobile Display Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2002-10-29
Filing date: 2007-08-06
Publication date: 2011-07-20
Anticipated expiration: 2023-10-28
Also published as: JP2008033336A

Description

本発明は、表示画素を駆動する薄膜トランジスタに蓄積容量素子が接続された平面表示装置に関する。

図８は、従来の平面表示装置９０の構成を示す平面図である。平面表示装置９０は、略マトリックス状に配置された複数の液晶９と各液晶９を駆動するためにそれぞれ設けられた複数の薄膜トランジスタ（ＴＦＴ）４とを備えている。各液晶９は、容量性の負荷となる。薄膜トランジスタ４は、Ｎチャンネルのトランジスタである。

各薄膜トランジスタ４には、ゲート端子５とソース端子６とドレイン端子７とがそれぞれ設けられている。各液晶９は、各薄膜トランジスタ４にそれぞれ設けられたドレイン端子７にそれぞれ接続されている。

各薄膜トランジスタ４にそれぞれ設けられたゲート端子５には、それぞれが所定の間隔を空けて水平方向に沿って配置された複数のゲート電極１９が接続されている。各薄膜トランジスタ４にそれぞれ設けられたソース端子６には、それぞれが所定の間隔を空けて垂直方向に沿って配置された複数のソース電極３が接続されている。

各液晶９および各液晶９をそれぞれ駆動する薄膜トランジスタ４に設けられたドレイン端子７には、蓄積容量素子８がそれぞれ接続されている。各液晶９は、それぞれが所定の間隔を空けて水平方向に沿って配置された複数の蓄積容量電極９１に蓄積容量素子８を介してそれぞれ接続されている。各液晶８を挟んで薄膜トランジスタ４の反対側には、対向電極２２がそれぞれ設けられている。

各ソース電極３が各ゲート電極１９とそれぞれ交差する位置には、寄生容量２３がそれぞれ設けられている。各ソース電極３が各蓄積容量電極９１とそれぞれ交差する位置には、寄生容量２４がそれぞれ設けられている。

各ソース電極３は、ソース電極駆動回路９２にそれぞれ接続されている。各ゲート電極１９および各蓄積容量電極９１は、走査回路２５にそれぞれ接続されている。

このように構成された平面表示装置９０の動作を説明する。図９は、平面表示装置９０の動作を説明するための波形図である。まず、走査回路２５は、各蓄積容量電極９１を順番に走査するために、補償電圧１２、１３、１４および１５を印加する。各補償電圧１２、１３、１４および１５は、高電圧と低電圧と中間電圧との３値を有している。蓄積容量電極９１を走査していない時には３値の補償電圧のうち、中間電圧の補償電圧を蓄積容量電極９１に印加する。走査しているときには、画素電圧の極性に応じて、３値の補償電圧のうち、高電圧と低電圧との補償電圧を交互に印加する。次のフレーム周期２７においては前のフレーム周期２７において印加した補償電圧と反対の極性を有する補償電圧を印加する。

そして、走査回路２５は、同一のゲート電極１９に接続された薄膜トランジスタ４をオンさせるために、ゲート駆動電圧１６、１７および１８を各ゲート電極１９に順番に印加する。各ゲート駆動電圧１６、１７および１８において、ハイレベルは薄膜トランジスタ４がオンする電圧を示しており、ローレベルは薄膜トランジスタ４がオフする電圧を示している。ゲート駆動電圧１６、１７および１８と順番にパルスがシフトしていくことで、各ゲート電極１９を順番に走査している。次のフレーム周期２７において再びパルスをシフトさせて各ゲート電極１９を順番に走査する。

ソース電極駆動回路９２は、表示すべき画像に応じた画像信号電圧９３を各ソース電極３に印加することによって、各薄膜トランジスタ４を介して各蓄積容量素子８と各液晶９とを所望の電圧に充電する。画像信号電圧９３においては、走査する各行ごとにプラス、マイナス、プラスという順番で極性を反転させる。次のフレーム周期２７においては、マイナス、プラス、マイナスという順番で極性を反転させる。

そして、走査回路２５は、同一のゲート電極１９に接続された薄膜トランジスタ４をオフさせるために、ゲート駆動電圧１６をローレベルにする。各薄膜トランジスタ４がオフすると、各蓄積容量素子８と各液晶９とに充電された電圧が保持される。次に、走査回路２５は、蓄積容量電極９１に印加する補償電圧１２を中間電圧に切り替える。このことにより、各液晶９に保持された電圧に補償電圧が重畳され、画素電圧として保持される。画素電圧は、次の走査まで保持される。このようにして、ゲート線を順番に走査することによって画面全体を表示する。

１画面分の走査が終了すると液晶を交流化するために画素電圧として保持させる電圧の極性を反対極性にするように、画像信号電圧と補償電圧との電圧極性を反対にして、再び走査を行う。

画面表示におけるフリッカを抑えるために画素電圧に保持させる電圧の極性を反対にして１行ごとに走査をおこなうことが一般的であり、通常ライン反転駆動と呼ばれている。

図１０（ａ）は奇数フレームにおいて印加される画素印加電圧の極性を説明するための模式図であり、図１０（ｂ）は偶数フレームにおいて印加される画素印加電圧の極性を説明するための模式図である。それぞれのます目は各表示画素の画素電圧の極性を示し、それぞれ＋、あるいは−で区分して表示している。行方向は走査方向である。従来の平面表示装置では各行内において画素電圧の極性がそろっており、各行ごとに異なっていた。また、奇数フレームと偶数フレームとにおいて各表示画素に印加される電圧の極性を異ならせて液晶を交流駆動している。

画素印加電圧９５、９６および９７は、画素を構成する液晶に印加される電圧の波形を示している。まず、蓄積容量電極９１に低電圧の補償電圧１２を印加する。次に、ゲート電極１９にハイレベルのゲート駆動電圧１６が印加されると、ソース電極３に与えられた画像信号電圧９３によって液晶が充電される。次に、ゲート電極１９にローレベルのゲート駆動電圧１６が与えられ、ソース電極３に与えられた画像信号電圧９３が液晶に保持される。

次に、蓄積容量電極９１に中間電圧の補償電圧１２を印加することによって、先に保持された画像信号電圧に補償電圧の変化分の差電圧が重畳されて液晶に印加され、画素印加電圧９５として保持される。

次のフレーム周期２７では、異なった極性の画像信号電圧９３と補償電圧１２とを印加することにより、フレーム周期２７ごとに印加される画素印加電圧９５の極性を異ならせて、液晶の交流化を行っている。また、行ごとに画像信号電圧と補償電圧との極性を異ならせることでフリッカを改善している。
特開平４−５２６８４号公報特開２００２−１４００４３号公報

平面表示装置が大画面化、高精細化すると、ソース電極がゲート電極と交差する位置における寄生容量、およびソース電極が蓄積容量電極と交差する位置における寄生容量が増大する。また、ソース電極、ゲート電極および蓄積容量電極の配線抵抗も増加する。このため、ソース電極、ゲート電極および蓄積容量電極の充電時定数が大きくなる結果、駆動波形において鈍りおよび歪が増大するという問題がある。特に、ソース電極が蓄積容量電極と交差する位置における寄生容量の増大、および配線抵抗の増加による充電時定数の増大は顕著である。

画像信号電圧が行ごとに一斉にその極性を切り替えて充電する従来の平面表示装置の駆動方法では、走査時において、１行分の画素の蓄積容量素子とソース電極が蓄積容量電極と交差する位置における寄生容量とを充放電するための電流が一斉に蓄積容量電極に流れる。蓄積容量電極は配線抵抗が高いために、このような電流を十分に流し切らず、充電時定数が大きくなって駆動波形の鈍りが発生する。その結果、所望の画素電圧に液晶を充電することができないという問題がある。

また、走査しない場合においても、ソース電極が蓄積容量電極と交差する位置における寄生容量を充放電するための電流は、行ごとに一斉にその極性が切り替わる画像信号電圧に応じて流れる。このため、配線抵抗が高い蓄積容量電極は、このような電流を十分に流し切らず、充電時定数が大きくなって駆動波形の歪が発生する。その結果、所望の画素電圧に液晶を充電することができないという問題がある。

このため、従来の平面表示装置においては画像を表示したときに現れるクロストークと呼ばれる横方向の表示むらが発生し、その表示品位を著しく低下させていたという問題がある。

本発明は係る問題を解決するためになされたものであり、その目的は、均一で良質な表示品位を有する平面表示装置を提供することにある。

本発明に係る平面表示装置は、複数の画素電極が水平方向に沿って配列された画素電極ラインが垂直方向に沿って複数本配置された表示領域と、各画素電極を駆動するためにそれぞれ設けられた複数の薄膜トランジスタと、各薄膜トランジスタに設けられたゲート端子に接続され、前記画素電極ラインに沿って互いに略平行に配置された複数のゲート電極と、各薄膜トランジスタに設けられたドレイン端子に接続され、垂直方向に沿って互いに略平行に配置された複数のソース電極と、各薄膜トランジスタに設けられたソース電極に一端が接続された蓄積容量素子と、前記蓄積容量素子の他端に接続され、前記画素電極ラインに沿って互いに略平行に配置された複数の蓄積容量素子配線と、前記複数の画素電極に共通に設けられた対向電極とを備え、前記蓄積容量素子配線は、前記画素電極ラインに沿って１以上の画素電極毎に、互いに異なる画素電極ライン側に設けられた蓄積容量素子に接続され、互いに隣接する第１及び第２の蓄積容量素子配線には、所定差電圧だけ異なる電位の補償電圧が印加され、該補償電圧の印加後、一方の蓄積容量素子配線の電圧は、他方の蓄積容量素子配線と同一レベルの電圧に変化され、前記同一レベルに変化した蓄積容量素子配線に蓄積容量素子を介して接続された画素電極の電位は、前記蓄積容量素子配線の変化した電圧だけ増加すると共に保持されることを特徴とする。

本発明によれば、均一で良質な表示品位を有する平面表示装置を提供することができる。

本実施の形態に係る平面表示装置においては、同一のゲート電極に接続された複数の薄膜トランジスタのうち第１蓄積容量電極に蓄積容量素子を介して接続された薄膜トランジスタに設けられたソース端子にソース電極を介して印加される画像信号電圧と、第２蓄積容量電極に蓄積容量素子を介して接続された薄膜トランジスタに設けられたソース端子にソース電極を介して印加される画像信号電圧とは、互いに異なる電圧極性になっている。このため、第１蓄積容量電極に蓄積容量素子を介して接続された薄膜トランジスタに設けられたソース端子に接続されたソース電極を流れる第１電流の向きと第２蓄積容量電極に蓄積容量素子を介して接続された薄膜トランジスタに設けられたソース端子に接続されたソース電極を流れる第２電流の向きとが互いに反対の方向になる。従って、第１蓄積容量電極に接続された薄膜トランジスタに設けられたソース端子に接続されたソース電極と第１蓄積容量電極とが交差する位置における寄生容量と、第２蓄積容量電極に接続された薄膜トランジスタに設けられたソース端子に接続されたソース電極と第２蓄積容量電極とが交差する位置における寄生容量とが低減するために、第１および第２蓄積容量電極における駆動波形の鈍りおよび駆動波形の歪みが減少する。その結果、クロストークが発生しない均一で良好な表示品位を有する平面表示装置を得ることができる。

各ソース電極に前記画像信号電圧を印加するために設けられたソース電極駆動回路をさらに具備することが好ましい。

前記ソース電極駆動回路は、各ソース電極を時分割駆動することが好ましい。

前記ソース電極駆動回路は、複数のソース電極ごとに前記画像信号電圧を順番に印加することが好ましい。

前記第１蓄積容量電極に接続された前記薄膜トランジスタに設けられた前記ソース端子に印加される画像信号電圧と、前記第２蓄積容量電極に接続された前記薄膜トランジスタに設けられた前記ソース端子に印加される画像信号電圧とを順番に印加するために設けられたスイッチ回路をさらに具備することが好ましい。

前記スイッチ回路は、前記ソース電極駆動回路から前記画像信号電圧を受け取り、前記画像信号電圧の電圧極性が切り替わる回数が少なくなるように前記画像信号電圧を順番に印加することが好ましい。

前記スイッチ回路は、前記互いに異なる電圧極性を有している画像信号電圧を受け取り、前記ソース電極駆動回路からの指示に応じて前記画像信号電圧を順番に印加することが好ましい。

前記複数の表示画素は、Ｐ行Ｑ列（ＰおよびＱは２以上の整数）のマトリックス状に配置されており、各第１蓄積容量電極は、２Ｎ行目（１≦Ｎ≦（Ｐ−１）／２）に配置された表示画素と（２Ｎ＋１）行目に配置された表示画素とにそれぞれ接続するように配置されており、各第２蓄積容量電極は、（２Ｎ−１）行目に配置された表示画素と前記２Ｎ行目に配置された表示画素とにそれぞれ接続するように配置されていることが好ましい。

前記蓄積容量素子配線は、前記画素電極ラインに沿って１個の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されていることが好ましい。

前記蓄積容量素子配線は、前記画素電極ラインに沿って複数個の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されていることが好ましい。

互いに隣接する蓄積容量素子配線には、互いに異なる電圧極性を有する電圧信号が印加されることが好ましい。

前記電圧信号は、前記画素電極をＣＣ駆動するための電圧信号であることが好ましい。

各蓄積容量素子配線は、互いに隣接する画素電極ラインの間に配置されていることが好ましい。

前記ゲート電極は、前記画素電極の下側に配置されていることが好ましい。

前記画素電極は、前記薄膜トランジスタの上に層間絶縁膜を介して配置されていることが好ましい。

入力画像データを補正する補正回路をさらに具備しており、前記補正回路は、前記入力画像データを受け取り、前記入力画像データの濃淡ムラを補正するために、所定の関数が設定されたテーブルに基づいて補正画像データを生成するルックアップテーブルと、水平同期信号によってリセットされ、前記入力画像データを転送するためのドットクロックをカウントして奇数列偶数列識別信号を生成する列カウンタと、前記ルックアップテーブルにおいて生成された前記補正画像データと前記入力画像データとを前記列カウンタから供給された前記奇数列偶数列識別信号に基づいて選択して、前記ソース電極を駆動するために設けられたソース電極駆動回路へ供給するセレクタとを含んでいることが好ましい。

以下、図面を参照して本発明の実施の形態を説明する。

（実施の形態１）
図１Ａは実施の形態１に係る平面表示装置１００の構成を示す平面図であり、図１Ｂは平面表示装置１００の要部を示す平面図である。平面表示装置１００は、Ｐ行Ｑ列（ＰおよびＱは２以上の整数）のマトリックス状に配置された複数の液晶９と各液晶９を駆動するためにそれぞれ設けられた複数の薄膜トランジスタ４（ＴＦＴ）とを備えている。各液晶９は、容量性の負荷となる。薄膜トランジスタ４は、Ｎチャンネルのトランジスタである。液晶９は、薄膜トランジスタ４の上に層間絶縁膜を介して配置されている。

各薄膜トランジスタ４にそれぞれ設けられたゲート端子５には、それぞれが所定の間隔を空けて水平方向に沿って配置された複数のゲート電極１９が接続されている。ゲート電極１９は、液晶９の下側に配置されている。各薄膜トランジスタ４にそれぞれ設けられたソース端子６には、それぞれが所定の間隔を空けて垂直方向に沿って配置された複数のソース電極３が接続されている。

各液晶９および各液晶９をそれぞれ駆動する薄膜トランジスタ４に設けられたドレイン端子７には、蓄積容量素子８がそれぞれ接続されている。奇数番目の列に配置された各液晶９は、それぞれが所定の間隔を空けて水平方向に沿って配置された複数の蓄積容量電極（蓄積容量配線）１に蓄積容量素子８を介してそれぞれ接続されている。偶数番目の列に配置された各液晶９は、それぞれが所定の間隔を空けて水平方向に沿って配置された複数の蓄積容量電極（蓄積容量配線）２に蓄積容量素子８を介してそれぞれ接続されている。各液晶８を挟んで薄膜トランジスタ４の反対側には、対向電極２２がそれぞれ設けられている。各蓄積容量配線１および各蓄積容量配線２の上には、蓄積容量パッド１Ａおよび２Ａがそれぞれ設けられている。

各蓄積容量電極１は、２Ｎ行目（１≦Ｎ≦（Ｐ−１）／２）に配置された液晶９と（２Ｎ＋１）行目に配置された液晶９とにそれぞれ接続するように配置されており、各蓄積容量電極２は、（２Ｎ−１）行目に配置された液晶９と２Ｎ行目に配置された液晶９とにそれぞれ接続するように配置されている。

各ソース電極３が各ゲート電極１９とそれぞれ交差する位置には、寄生容量２４がそれぞれ設けられている。各ソース電極３が各蓄積容量電極１および各蓄積容量電極２とそれぞれ交差する位置には、寄生容量２３がそれぞれ設けられている。

各ソース電極３は、ソース電極駆動回路２０に接続されている。各ゲート電極１９および各蓄積容量電極１および各蓄積容量電極２は、走査回路２５に接続されている。

このように、蓄積容量素子配線１および２は、複数の液晶９が水平方向に沿って配列された画素電極ラインに沿って１個の液晶９毎に、異なる画素電極ライン側に配列された液晶９に対応する蓄積容量素子８に接続されている。

このように構成された平面表示装置１００の動作を説明する。図２は、平面表示装置１００の動作を説明するための波形図である。

図１Ａ、図１Ｂおよび図２を参照すると、蓄積容量電極１に蓄積容量素子８を介して接続された薄膜トランジスタ４に設けられたソース端子６に奇数列目のソース電極３を介して印加される画像信号電圧１０は、水平同期周期２６ごとに極性が変化している。蓄積容量電極２に蓄積容量素子８を介して接続された薄膜トランジスタ４に設けられたソース端子６に偶数列目のソース電極３を介して印加される画像信号電圧１１も、画像信号電圧１０と同様に、水平同期周期２６ごとに極性が変化している。画像信号電圧１０と画像信号電圧１１とは、同一の水平同期周期２６の間、互いに異なる電圧極性を有している。

画像信号電圧１０は、奇数列目のソース電極３に印加される。画像信号電圧１１は、偶数列目のソース電極３に印加される。このため、画像信号電圧１０が印加されるソース電極３と画像信号電圧１１が印加されるソース電極３とは、およそ半数ずつになっている。

蓄積容量電極１に印加される補償電圧１２、蓄積容量電極２に印加される補償電圧１３、他の蓄積容量電極１に印加される補償電圧１４および他の蓄積容量電極２に印加される補償電圧１５においては、印加する電圧極性がラインごとに反転しながら走査される。各補償電圧１２、補償電圧１３、補償電圧１４および補償電圧１５は、印加する電圧極性がフレーム周期２７ごとにそれぞれ反転するようにしている。

画素を構成する液晶９に各ラインごとに印加される画素印加電圧２８、画素印加電圧２９、画素印加電圧３０および画素印加電圧３１の電圧極性は各ラインごとに異なっている。各液晶９は実効値応答をするため、画素印加電圧２８、画素印加電圧２９、画素印加電圧３０および画素印加電圧３１の電圧実効値は互いに等しくなっている。

各薄膜トランジスタ４に設けられたゲート端子５と接続するように、それぞれが所定の間隔を空けて水平方向に沿って配置された複数のゲート電極１９にそれぞれ印加されるゲート駆動電圧１６、ゲート駆動電圧１７およびゲート駆動電圧１８は、水平同期周期２６ごとに順番にそれぞれオンになる。

ゲート駆動電圧１６が期間Ｔ１と期間Ｔ２との間においてオンになると、画像信号電圧１０および画像信号電圧１１は、ゲート駆動電圧１６が印加される各ゲート端子５が設けられた薄膜トランジスタ４を通って蓄積容量素子８および液晶９に印加される。

次に、補償電圧１２が期間Ｔ２と期間Ｔ３との間においてロー電位から中間電位に変化すると、画素を構成する液晶９に印加される画素印加電圧２８には、補償電圧１２の差電圧が重畳され、補償電圧１２の差電圧が重畳された画素印加電圧２８は、その電圧値を保持する。

図３Ａは平面表示装置１００に設けられた液晶９に印加される画素印加電圧の極性を説明するための模式図である。図３Ａ（ａ）は奇数フレームにおいて印加される画素印加電圧の極性を説明するための模式図であり、図３Ａ（ｂ）は偶数フレームにおいて印加される画素印加電圧の極性を説明するための模式図である。画素印加電圧の極性は、各行ごとに異なっており、各列ごとに異なっている。さらに、画素印加電圧の極性は、奇数フレームと偶数フレームとの間で液晶を交流化するために、奇数フレームと偶数フレームとの間で反転している。

このように、画像信号電圧１０と画像信号電圧１１とは同一の水平同期周期２６の間、互いに異なる電圧極性を有しており、画像信号電圧１０が印加されるソース電極３と画像信号電圧１１が印加されるソース電極３とは、およそ半数ずつになっている。

図３Ｂは、実施の形態１に係る他の平面表示装置１００Ｃの構成を示す平面図である。図１を参照して前述した平面表示装置１００においては、蓄積容量素子配線１および２は、複数の液晶９が水平方向に沿って配列された画素電極ラインに沿って１個の液晶９毎に、異なる画素電極ライン側に配列された液晶９に対応する蓄積容量素子８に接続されていた。しかしながら、本発明はこれに限定されない。図３Ｂに示すように、蓄積容量素子配線１および２は、画素電極ラインに沿って２個の液晶９毎に、異なる画素電極ライン側に配列された液晶９に対応する蓄積容量素子８に接続されてもよい。

図３Ｃは、実施の形態１に係るさらに他の平面表示装置１００Ｄの構成を示す平面図である。図３Ｃに示すように、蓄積容量素子配線１および２は、画素電極ラインに沿って３個の液晶９毎に、異なる画素電極ライン側に配列された液晶９に対応する蓄積容量素子８に接続されてもよい。

このように、蓄積容量素子配線１および２は、画素電極ラインに沿って少なくとも１個以上の所定の液晶９毎に、異なる画素電極ライン側に配列された液晶９に対応する蓄積容量素子８に接続されていればよい。

図３Ｄは、実施の形態１に係る平面表示装置に設けられた補正回路の構成を示すブロック図である。この補正回路は、ＣＣＤＩ駆動される上下画素の間の実効電圧差をソース諧調電圧を変えることによって補正するために設けられている。

補正回路は、下画素（後書き込み）用のルックアップテーブル５を備えている。ルックアップテーブル５は、平面表示装置１００へ入力される入力デジタル画像データ１を受け取り、入力デジタル画像データ１の濃淡ムラを補正するために、所定の関数が設定されたテーブルに基づいて補正画像データ６を生成する。

補正回路には、列カウンタ７が設けられている。列カウンタ７は、水平同期信号４によってリセットされ、デジタル画像データを転送するためのドットクロック３をカウントして奇数列偶数列識別信号８をセレクタ９へ供給する。画像列の奇数列および偶数列は、画素レイアウトにおける上画素（前書き込み）および下画素（後書き込み）に対応している。

セレクタ９は、ルックアップテーブル５において生成された補正画像データ６と入力デジタル画像データ１とを列カウンタ７から供給された奇数列偶数列識別信号８に基づいて選択して、出力画像データ２として出力し、平面表示装置１００に設けられたソース電極駆動回路へ供給する。

セレクタ９は、上画素（前書き込み）の場合は入力デジタル画像データ１を選択して出力画像データ２として出力し、下画素（後書き込み）の場合は所定の演算によって算出された補正画像データ６を出力画像データ２として列毎に交互に出力し、ソース電極駆動回路へ供給する。所定の演算は、８ビット入力画像を量子化するための演算であり、下記の（式１）を用いる。

ｙ＝ｆ（ｘ）、ｙ＝ｘ、（０≦ｘ＜３２）、ｙ＝ｘ−１、（３２＜ｘ≦２５５）・・・（式１）、
なお、線形補間等を用いてより高精度に補正するとさらに大きな効果が得られる。

このように上下画像の実効電圧のずれをソース諧調電圧に所定の差分を与えることによって補正すると、列毎の表示濃淡ムラを改善し、均一な表示を得ることができる。

以上のように実施の形態１によれば、同一のゲート電極１９に接続された複数の薄膜トランジスタ４のうち蓄積容量電極１に蓄積容量素子８を介して接続された薄膜トランジスタ４に設けられたソース端子６にソース電極３を介して印加される画像信号電圧１０と、蓄積容量電極２に蓄積容量素子８を介して接続された薄膜トランジスタ４に設けられたソース端子６にソース電極３を介して印加される画像信号電圧１１とは、互いに異なる電圧極性になっている。

このため、蓄積容量電極１に蓄積容量素子８を介して接続された薄膜トランジスタ４に設けられたソース端子６に接続されたソース電極３を流れる電流の向きと蓄積容量電極２に蓄積容量素子８を介して接続された薄膜トランジスタ４に設けられたソース端子６に接続されたソース電極３を流れる電流の向きとが互いに反対の方向になる。

従って、蓄積容量電極１に接続された薄膜トランジスタ４に設けられたソース端子６に接続されたソース電極３と蓄積容量電極１とが交差する位置における寄生容量２３の容量と、蓄積容量電極２に接続された薄膜トランジスタ４に設けられたソース端子６に接続されたソース電極３と蓄積容量電極２とが交差する位置における寄生容量２４の容量とが低減するために、蓄積容量電極１および蓄積容量電極２における駆動波形の鈍りおよび駆動波形の歪みが減少する。

また、画像信号電圧１０が印加されるソース電極３に接続された寄生容量２３に流れる電流の方向は、画像信号電圧１１が印加されるソース電極３に接続された寄生容量２３に流れる電流の方向と逆の方向になるので、両電流が互いに相殺される結果、寄生容量２３に接続された蓄積容量電極１および蓄積容量電極２において駆動電圧歪みが消滅する。

その結果、クロストークが発生しない均一で良好な表示品位を有する平面表示装置を得ることができる。

（実施の形態２）
図４は、実施の形態２に係る平面表示装置１００Ａの構成を示す平面図である。実施の形態１において図１を参照して前述した平面表示装置１００の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した平面表示装置１００と異なる点は、スイッチ回路２１をさらに備えている点、およびソース電極駆動回路２０の替わりにソース電極駆動回路２０Ａを備えている点である。

スイッチ回路２１は、蓄積容量電極１に接続された薄膜トランジスタ４に設けられたソース端子６に印加される画像信号電圧と、蓄積容量電極２に接続された薄膜トランジスタ４に設けられたソース端子６に印加される画像信号電圧とを順番に印加するために設けらている。

スイッチ回路２１には、各ソース電極３に画像信号電圧をそれぞれ印加するための複数のトランジスタ３２が設けられている。各トランジスタ３２に設けられたドレイン端子は、対応するソース電極３にそれぞれ接続されている。

各トランジスタ３２に設けられたソース端子は、互いに隣接する３本のソース電極３にそれぞれ接続された３個のトランジスタ３２にそれぞれ設けられたソース端子ごとに、ソース電極駆動回路２０Ａに接続された画像信号電圧供給線３４に接続されている。このように、ソース電極３は、３本のソース電極３ごとに１本の画像信号電圧供給線３４に接続されている。

互いに隣接する３本のソース電極３にそれぞれ接続された３個のトランジスタ３２のうちの１つに設けられたゲート端子は、スイッチ回路制御信号３５を供給するためのスイッチ回路制御信号線にそれぞれ接続されている。互いに隣接する３本のソース電極３にそれぞれ接続された３個のトランジスタ３２のうちの他の１つに設けられたゲート端子は、スイッチ回路制御信号３６を供給するための他のスイッチ回路制御信号線にそれぞれ接続されている。互いに隣接する３本のソース電極３にそれぞれ接続された３個のトランジスタ３２のうちのさらに他の１つに設けられたゲート端子は、スイッチ回路制御信号３７を供給するためのさらに他のスイッチ回路制御信号線にそれぞれ接続されている。

図５は、平面表示装置１００Ａの動作を説明するための波形図である。図２を参照して前述した波形図の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。

図４および図５を参照すると、蓄積容量電極１に蓄積容量素子８を介して接続された薄膜トランジスタ４に設けられたソース端子６に奇数列目のソース電極３を介して印加される画像信号電圧１０Ａは、水平同期周期２６と同一の長さの期間ごとに極性が変化している。蓄積容量電極２に蓄積容量素子８を介して接続された薄膜トランジスタ４に設けられたソース端子６に偶数列目のソース電極３を介して印加される画像信号電圧１１Ａも、画像信号電圧１０と同様に、水平同期周期２６と同一の長さの期間ごとに極性が変化している。画像信号電圧１０Ａと画像信号電圧１１Ａとは、互いに異なる電圧極性を有している。

スイッチ回路制御信号３５、スイッチ回路制御信号３６およびスイッチ回路制御信号３７は、各ソース電極３を時分割駆動（マルチプレクス駆動）するように、水平同期周期２６の間、まず、スイッチ回路制御信号３５がオンになり、スイッチ回路制御信号３５がオフになった後、スイッチ回路制御信号３６がオンになり、スイッチ回路制御信号３６がオフになった後、スイッチ回路制御信号３７がオンになる。このため、互いに隣接する３本のソース電極３にそれぞれ接続されたトランジスタ３２は、順番にオンになる。従って、ソース電極駆動回路２０Ａから画像信号電圧供給線３４を通って供給される画像信号電圧は、互いに隣接する３本のソース電極３へ順番に印加される。

画像信号電圧１０Ａは、奇数列目のソース電極３に印加される。画像信号電圧１１Ａは、偶数列目のソース電極３に印加される。このため、画像信号電圧１０Ａが印加されるソース電極３と画像信号電圧１１Ａが印加されるソース電極３とは、およそ半数ずつになっている。

画素を構成する液晶９に各ラインごとに印加される画素印加電圧３８、画素印加電圧３９、画素印加電圧４０、画素印加電圧４１、画素印加電圧４２および画素印加電圧４３の電圧極性は各ラインごとに異なっている。各液晶９は実測値応答をするため、画素印加電圧３８、画素印加電圧３９、画素印加電圧４０、画素印加電圧４１、画素印加電圧４２および画素印加電圧４３の電圧実効値は互いに等しくなっている。

ゲート駆動電圧１６がオンになると、画像信号電圧１０Ａおよび画像信号電圧１１Ａは、ゲート駆動電圧１６が印加される各ゲート端子５が設けられた薄膜トランジスタ４を通って蓄積容量素子８および液晶９に印加される。

次に、補償電圧１２がロー電位から中間電位に変化すると、画素を構成する液晶９に印加される画素印加電圧３８には、補償電圧１２の差電圧が重畳され、補償電圧１２の差電圧が重畳された画素印加電圧３８は、その電圧値を保持する。

以上のように実施の形態２によれば、スイッチ回路２１は、ソース電極駆動回路２０Ａから画像信号電圧を受け取り、画像信号電圧の電圧極性が切り替わる回数が少なくなるように画像信号電圧をソース電極３に順番に印加する。このため、ソース電極駆動回路２０Ａから出力される画像信号電圧において不要な波形の変化が少なくなる。従って、駆動波形の鈍りおよび駆動波形の歪みが減少する。その結果、クロストークが発生しない均一で良好な表示品位を有する平面表示装置を得ることができる。

（実施の形態３）
図６は、実施の形態３に係る平面表示装置１００Ｂの構成を示す平面図である。実施の形態２において図４を参照して前述した平面表示装置１００Ａの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した平面表示装置１００Ａと異なる点は、スイッチ回路２１の替わりにスイッチ回路２１Ａを備えており、ソース電極駆動回路２０Ａの替わりにソース電極駆動回路２０Ｂを備えている点である。

スイッチ回路２１Ａには、各ソース電極３に画像信号電圧をそれぞれ印加するための複数のトランジスタ３２が設けられている。各トランジスタ３２に設けられたドレイン端子は、対応するソース電極３にそれぞれ接続されている。

各トランジスタ３２に設けられたゲート端子は、互いに隣接する２本のソース電極３にそれぞれ接続された２個のトランジスタ３２にそれぞれ設けられた２個のゲート端子ごとに、ソース電極駆動回路２０Ｂに接続された１本の制御信号線５１に接続されている。

互いに隣接する２本のソース電極３にそれぞれ接続された２個のトランジスタ３２の１つに設けられたソース端子は、画像信号電圧１０を供給するための画像信号電圧供給線に接続されている。互いに隣接する２本のソース電極３にそれぞれ接続された２個のトランジスタ３２の他の１つに設けられたソース端子は、画像信号電圧１１を供給するための画像信号電圧供給線に接続されている。

図７は、実施の形態３に係る平面表示装置１００Ｂの動作を説明するための波形図である。図２および図５を参照して前述した波形図の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。

画像信号電圧１０は、水平同期周期２６ごとに極性が変化している。画像信号電圧１１も、画像信号電圧１０と同様に、水平同期周期２６ごとに極性が変化している。画像信号電圧１０と画像信号電圧１１とは、同一の水平同期周期２６の間、互いに異なる電圧極性を有している。

ソース電極駆動回路２０Ｂから制御信号線５１を通って出力されるスイッチ回路制御信号３５、スイッチ回路制御信号３６およびスイッチ回路制御信号３７は、各ソース電極３を時分割駆動（マルチプレクス駆動）するように、水平同期周期２６の間、まず、スイッチ回路制御信号３５がオンになり、スイッチ回路制御信号３５がオフになった後、スイッチ回路制御信号３６がオンになり、スイッチ回路制御信号３６がオフになった後、スイッチ回路制御信号３７がオンになる。このため、画像信号電圧１０および画像信号電圧１１は、互いに隣接する２本のソース電極３ごとに同時に印加される。

ゲート駆動電圧１６がオンになると、画像信号電圧１０および画像信号電圧１１は、ゲート駆動電圧１６が印加される各ゲート端子５が設けられた薄膜トランジスタ４を通って蓄積容量素子８および液晶９に印加される。

なお、実施の形態１〜実施の形態３において、薄膜トランジスタ４とトランジスタ３２がＮチャネルトランジスタである例を示したが、Ｐチャネルトランジスタであってもよく、ＣＭＯＳ構成を有するトランジスタであってもよい。

実施の形態１に係る平面表示装置の構成を示す平面図である。実施の形態１に係る平面表示装置の要部を示す平面図である。実施の形態１に係る平面表示装置の動作を説明するための波形図である。実施の形態１に係る平面表示装置に設けられた液晶に印加される画素印加電圧の極性を説明するための模式図であり、（ａ）は、奇数フレームにおいて印加される画素印加電圧の極性を説明するための模式図であり、（ｂ）は、偶数フレームにおいて印加される画素印加電圧の極性を説明するための模式図である。実施の形態１に係る他の平面表示装置の構成を示す平面図である。実施の形態１に係るさらに他の平面表示装置の構成を示す平面図である。実施の形態１に係る平面表示装置に設けられた補正回路の構成を示すブロック図である。実施の形態２に係る平面表示装置の構成を示す平面図である。実施の形態２に係る平面表示装置の動作を説明するための波形図である。実施の形態３に係る平面表示装置の構成を示す平面図である。実施の形態３に係る平面表示装置の動作を説明するための波形図である。従来の平面表示装置の構成を示す平面図である。従来の平面表示装置の動作を説明するための波形図である。従来の平面表示装置に設けられた液晶に印加される画素印加電圧の極性を説明するための模式図であり、（ａ）は、奇数フレームにおいて印加される画素印加電圧の極性を説明するための模式図であり、（ｂ）は、偶数フレームにおいて印加される画素印加電圧の極性を説明するための模式図である。

Claims

複数の画素電極が水平方向に沿って配列された画素電極ラインが垂直方向に沿って複数本配置された表示領域と、
各画素電極を駆動するためにそれぞれ設けられた複数の薄膜トランジスタと、
各薄膜トランジスタに設けられたゲート端子に接続され、前記画素電極ラインに沿って互いに略平行に配置された複数のゲート電極と、
各薄膜トランジスタに設けられたドレイン端子に接続され、垂直方向に沿って互いに略平行に配置された複数のソース電極と、
各薄膜トランジスタに設けられたソース電極に一端が接続された蓄積容量素子と、
前記蓄積容量素子の他端に接続され、前記画素電極ラインに沿って互いに略平行に配置された複数の蓄積容量素子配線とを備え、
前記蓄積容量素子配線は、前記画素電極ラインに沿って１以上の画素電極毎に、互いに異なる画素電極ライン側に設けられた蓄積容量素子に接続され、
互いに隣接する第１及び第２の蓄積容量素子配線には、所定差電圧だけ異なる電位の補償電圧が印加され、該補償電圧の印加後、一方の蓄積容量素子配線の電圧は、他方の蓄積容量素子配線と同一レベルの電圧に変化され、
前記同一レベルに変化した蓄積容量素子配線に蓄積容量素子を介して接続された画素電極の電位は、前記蓄積容量素子配線の変化した電圧だけ増加すると共に保持されることを特徴とする平面表示装置。
前記蓄積容量素子配線は、前記画素電極ラインに沿って１個の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されている、請求の範囲１記載の平面表示装置。
前記蓄積容量素子配線は、前記画素電極ラインに沿って複数個の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されている、請求の範囲１記載の平面表示装置。
各蓄積容量素子配線は、互いに隣接する画素電極ラインの間に配置されている、請求の範囲１記載の平面表示装置。
前記ゲート電極は、前記画素電極の下側に配置されている、請求の範囲１記載の平面表示装置。
前記画素電極は、前記薄膜トランジスタの上に層間絶縁膜を介して配置されている、請求の範囲１記載の平面表示装置。
入力画像データを補正する補正回路をさらに具備しており、
前記補正回路は、前記入力画像データを受け取り、前記入力画像データの濃淡ムラを補正するために、所定の関数が設定されたテーブルに基づいて補正画像データを生成するルックアップテーブルと、
水平同期信号によってリセットされ、前記入力画像データを転送するためのドットクロックをカウントして奇数列偶数列識別信号を生成する列カウンタと、
前記ルックアップテーブルにおいて生成された前記補正画像データと前記入力画像データとを前記列カウンタから供給された前記奇数列偶数列識別信号に基づいて選択して、前記ソース電極を駆動するために設けられたソース電極駆動回路へ供給するセレクタとを含んでいる、請求の範囲１記載の平面表示装置。