KR100493823B1 - 대면적 고해상도 액정표시장치의 구동방법 - Google Patents

대면적 고해상도 액정표시장치의 구동방법 Download PDF

Info

Publication number
KR100493823B1
KR100493823B1 KR10-2002-0075379A KR20020075379A KR100493823B1 KR 100493823 B1 KR100493823 B1 KR 100493823B1 KR 20020075379 A KR20020075379 A KR 20020075379A KR 100493823 B1 KR100493823 B1 KR 100493823B1
Authority
KR
South Korea
Prior art keywords
pixels
liquid crystal
time
crystal display
driving
Prior art date
Application number
KR10-2002-0075379A
Other languages
English (en)
Other versions
KR20040047242A (ko
Inventor
이인환
권오경
정현각
김성중
Original Assignee
학교법인 한양학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 한양학원 filed Critical 학교법인 한양학원
Priority to KR10-2002-0075379A priority Critical patent/KR100493823B1/ko
Publication of KR20040047242A publication Critical patent/KR20040047242A/ko
Application granted granted Critical
Publication of KR100493823B1 publication Critical patent/KR100493823B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 대면적 고해상도의 액정표시장치 구동방법에 있어서, 화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라 상기 화소들에 대한 전압 인가 시간을 상이하게 조정하여 구동하는 것을 특징으로 하는 액정표시장치의 구동방법에 관한 것이다.
본 발명의 구동방법에 따라 대면적 고해상도의 액정표시장치를 구동하는 경우, 대면적 고해상도의 액정표시장치 구동시 가장 큰 문제인 RC 지연에 의한 신호 지연을 보상할 수 있고, 충전에 필요한 시간동안 전압을 인가하여 충전하기 때문에, RC 지연에 의한 충전 에러 및 액정표시장치 표시의 불균일성 문제를 해소할 수 있다.

Description

대면적 고해상도 액정표시장치의 구동방법 {Method for driving a Liquid Crystal Display of large panel and high resolution}
본 발명은 대면적 고해상도 액정표시장치의 구동방법에 관한 것으로서, 더욱 구체적으로 본 발명은 화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라 상기 화소들에 대한 전압 인가 시간을 상이하게 조정하여 구동하는 것을 특징으로 하는 액정표시장치 구동방법에 관한 것이다.
문자, 기호 또는 그래픽을 디스플레이하기 위한 평판 디스플레이 장치 중 하나인 액정표시장치(LCD, Liquid Crystal Display)는 전기장에 의하여 분자배열이 변화하는 액정의 광학적 성질을 이용하여 액정기술과 반도체 기술을 융합한 표시장치이다. 박막트랜지스터(TFT, Thin Film Transistor) 액정표시장치는 내부의 픽셀을 온/오프시키는 스위칭 소자로서 TFT를 이용하며, 이 TFT가 온/오프됨에 따라 화소(pixel)들이 온/오프된다. 일반적인 TFT 액정표시장치는 도 1에 도시된 바와 같이, 화소를 구성하는 셀(130)들이 어레이 형태로 배열되어 있고, 각 셀들은 액정 셀(134), 저장 커패시터(Storage Capacitor, CST) 및 스위치 기능을 하는 TFT(132)로 구성된다.
각각의 TFT의 소오스 전극은 컬럼(column) 방향으로 공통으로 연결되어 데이터 라인(D1∼DN)을 형성한 후, 데이터 드라이버(120)에 연결되고, 각각의 TFT의 게이트 전극은 로우(row) 방향으로 공통으로 연결되어 스캔 라인(S1∼SM)을 형성한 후, 게이트 드라이버(110)에 연결되어, N × M 해상도를 갖는 표시장치를 구현한다. 여기서, 데이터 드라이버(120)는 소오스 드라이버 또는 컬럼 드라이버라고도 칭하고, 게이트 드라이버는 로우 드라이버 또는 스캔 드라이버라고도 칭한다.
상기 픽셀 어레이를 구동시킬 때, 픽셀의 액정에 한쪽 방향으로만 전압이 인가되면 액정의 열화(degradation)가 촉진되므로, 액정에 인가되는 화상 데이터 전압을 주기적으로 반대 극성으로 인버전시켜야 한다. 데이터 전압을 정방향과 반대 방향으로 바꾸어 인가하는 주기는 보통 한 필드마다 바꾸어 주는데, 매 필드마다 패널의 모든 픽셀의 전압 극성을 한꺼번에 인버전시키는 필드 인버전 또는 프레임 인버전 방법, 로우 라인별로 인버전시키는 라인 인버전 방법, 컬럼 라인별로 인버전시키는 컬럼 인버전 방법, 및 각 픽셀 별로 인버전시키는 도트 인버전 방법 등이 있다. 어느 경우에나 인버전시킬 때 화소전압(TFT의 드레인에 연결된 화소전극에 인가된 전압)이 공통전압(Vcom)에 대하여 양(+)의 방향이거나 음(-)의 방향이 되도록 교대로 변화시킨다.
도 2는 일반적인 액정표시장치의 데이터 드라이버를 도시한 것이다. 도 2에서, 데이터 드라이버는 시프트 레지스터, 샘플링 래치 및 홀딩 래치로 구성된 래치부(200), D/A 변환기, 출력 버퍼, 데이터 래치(도시 안함) 및 양방향 극성 반전 회로(도시 안함) 등으로 구성된다. 시프트 레지스터는 샘플링 래치에서 데이터를 래치하기 위한 클럭을 발생하고, 샘플링 래치에 순차적으로 저장된 한 라인에 대한 데이터 신호는 홀딩 래치로 전달되어 D/A 변환기에 제공하며, D/A 변환기는 디지털 데이터를 아날로그 신호로 변환한다. 출력 버퍼는 D/A 변환기의 출력을 입력받아 데이터 라인(D1, D2, ......)을 구동한다.
이러한 액정표시장치는 CRT(음극선관)에 비하여 초박형, 고해상도, 저소비전력을 갖는 등 여러 가지 장점이 있다.
도 3은 일반적인 액정표시장치의 전압 인가 파형(스캔 파형)을 도시한 것이다. 일반적인 액정표시장치 구동은 G1행, G2행, G3행 등을 순차적으로 선택하여 균일한 시간동안 화소의 TFT를 온시키고, 상기 화소의 TFT가 온되어 있는 시간(스캔 시간) 동안 소오스 드라이버에서 출력된 데이터 신호 전압을 화소에 인가하여 충전시킨다.
그러나, 액정표시장치의 면적이 커지고, 해상도가 높아지면, 액정표시장치의 신호선(즉, 데이터 라인 또는 소오스 라인)의 길이가 늘어나게 되고, 이에 따라 신호선의 저항과 커패시턴스가 증가하게 되어, 신호선으로 전달되는 신호의 RC지연을 발생시킨다.
도 4는 데이터 라인의 저항 및 커패시터가 신호에 미치는 영향을 도시한 것이다. 도 4에서, RC로 등가된 데이터 라인(420)을 통과하기 전의 파형을 소오스 드라이버에서 출력되는 데이터 신호(410)라고 가정하면, 데이터 라인을 통과한 데이터 신호(430)는 상기 데이터 라인(420)의 저항 및 커패시터로 인한 RC 지연에 의하여 충방전 시간이 증가하는 것을 확인할 수 있다.
이와 같이, RC의 영향으로 신호지연이 발생하면, 주어진 스캔시간, 즉 화소의 TFT를 온시키는 시간 동안 RC 영향을 받은 데이터 신호가 화소에 완전히 충전하지 못하여 충전 에러를 발생시키게 된다.
이러한 RC지연은 액정표시장치의 특성상 반전 구동을 하는 소오스 드라이버의 출력 데이터 신호에서 가장 크게 나타난다. 특히, 신호의 RC 지연은 소오스 드라이버의 출력단과의 거리가 먼 화소들에게서 더욱 크게 나타난다. 이러한 데이터 라인의 RC 지연으로 인하여, 정해진 TFT의 스캔 시간 안에 화소에 충전되어야 하는 데이터 신호가 충전되지 못하여 원하는 데이터 신호를 화소에 표시하지 못하게 되는 문제가 있다.
이에 본 발명자들은 상기한 바와 같이 대면적 및 고해상도의 액정표시장치에서 가장 큰 문제인 신호선의 RC 지연에 의한 데이터 신호의 충전 시간 부족 문제를 해결하기 위하여 연구한 결과, 화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라 상기 화소들에 대한 전압 인가 시간을 상이하게 조정하여 구동하는 경우, 예를 들어, RC의 영향이 적은 화소들에 데이터 신호를 충전시키고 남은 스캔 시간을 RC 영향이 큰 화소들의 충전에 필요한 시간에 더해주는 경우, RC 지연에 의한 신호 지연을 보상할 수 있고, 충전에 필요한 시간동안 전압을 인가하여 충전하기 때문에 충전 에러 및 대면적 고해상도의 액정표시장치 디스플레이 패널 전체에서의 계조의 불균일성 문제를 해결할 수 있음을 확인하고, 본 발명을 완성하였다.
따라서, 본 발명의 목적은 대면적 고해상도의 액정표시장치를 구동하는 신규의 구동방법을 제공하는 것이다.
본 발명은 대면적 고해상도의 액정표시장치 구동방법에 있어서, 화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라 상기 화소들에 대한 전압 인가 시간(스캔 시간)을 상이하게 조정하여 구동하는 것을 특징으로 하는 액정표시장치 구동방법에 관한 것이다.
상기 구동방법에 있어서, 소오스 드라이버와 근접한 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 적게 받는 화소들에 대해서는 전압 인가 시간을 짧게 하고, 소오스 드라이버로부터 멀리 떨어져 있는 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 크게 받는 화소들에 대해서는 전압 인가 시간을 길게 함으로써, RC 지연에 의하여 부족한 충전 시간을 보상할 수 있다.
바람직하게는, 상기 화소들에 대한 전압 인가 시간은 상기 화소들과 소오스 드라이버 사이의 데이터 라인 길이에 따른 RC 지연에 비례하여 전압 인가 시간을 정하는 것이 바람직하다.
일반적으로 액정표시장치에 있어서, 동일한 행의 화소들과 소오스 드라이버 사이의 데이터 라인 길이는 서로 동일하므로, 상기 동일한 행의 화소들에 대해서는 전압을 동시에 인가하여 전압 인가 시간을 동일하게 한다. 또한, 각 행의 화소들에 대한 전압 인가 시간의 총합은 프레임 주기와 동일한 것이 바람직하다.
한편, 상기 전압 인가 시간의 총합이 1프레임 주기보다 작은 경우에는 구동 주파수를 늘리는 것이 가능하다. 1프레임 주기란 화면 전체를 한번 주사하여 생성하는데 걸리는 시간으로서, 예를 들어, 60Hz 구동인 경우, 1프레임 주기는 60장의 화면을 1초에 화면상에 표시하는 시간, 즉 1/60초의 시간을 의미한다. 본 발명에 따른 구동방식을 적용한 결과, 전체 패널의 충전시간이 1/60sec보다 작다면, 상기 60Hz의 구동 주파수보다 더 높은 구동 주파수로 구동하는 것이 가능하다.
이하에서는, 도면을 참조하여 본 발명에 따른 대면적 고해상도 액정표시장치의 구동방법의 실시예를 구체적으로 설명한다. 그러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다.
도 5는 본 발명에 따른 대면적 고해상도의 액정표시장치의 구동방법에 있어서 스캔 파형을 도시한 것이다.
상기 도 5에 도시한 바와 같이, 화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라, 상기 화소들에 대한 전압 인가 시간을 상이하게 조정하여 구동한다. 즉, 소오스 드라이버와 근접한 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 적게 받는 화소들(예를 들어, G1행의 화소들)에 대해서는 전압 인가 시간을 짧게 한다. 반대로, 소오스 드라이버로부터 멀리 떨어져 있는 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 크게 받는 화소들(예를 들어, Gn행의 화소들)에 대해서는 전압 인가 시간을 길게 한다. 따라서, RC 지연에 의하여 부족한 충전 시간을 보상할 수 있다.
이하에서는, 대면적 고해상도의 액정표시장치를 구동하는 시뮬레이션 실험을 통하여 본 발명에 따른 구동방법을 설명한다.
1. 실험 조건
가. 액정표시장치 패널의 모델링
본 발명에 따른 구동방법의 효과를 확인하기 위하여, 전기적으로 모델링된 30인치 UXGA급(1600×1200)의 대면적 고해상도 TFT-LCD를 구동하는 시뮬레이션을 실시하였다.
상기 30인치 UXGA TFT-LCD에서 데이터 라인의 저항값, 커패시턴스값 및 TFT의 이동도를 제외한 모든 값을 고정하여 시뮬레이션하였다. 이는 화소에 충전 에러를 일으킬 수 있는 요소 중에서 데이터 라인의 저항 및 커패시턴스값과 TFT의 이동도가 가장 지배적인 요소이기 때문이다. 상기 TFT의 채널 폭(Width) 및 채널 길이(Length)는 각각 20㎛ 및 4㎛로 고정하였다.
상기 30인치 UXGA TFT-LCD의 패널을 전기적으로 모델링하기 위하여 저항과 커패시턴스 값을 다음과 같이 구하였다.
커패시턴스 값을 구하기 위하여 단위 화소를 도 6과 같이 레이아웃하였다. 상기 단위 화소의 등가 모델은 도 7에 도시하였다. 상기 등가 모델에서, Cgs는 게이트-소오스 오버랩 커패시터이고, Cgd는 게이트-드레인 오버랩 커패서터이며, Csd는 소오스-드레인 오버랩 커패시터이고, Cs는 저장 커패시터이며, CLC는 부하 커패시터이다.
RLC 추출 시뮬레이터인 라파엘(Raphael)TM을 사용하여 30인치 UXGA 액정표시장치의 각 단위 화소의 기생 커패시턴스를 추출하였다. 추출한 각 단위 화소의 기생 커패시턴스는 하기 표 1과 같다:
[표 1] 30인치 UXGA 액정표시장치의 각 단위 화소의 기생 커패시턴스
커패시터 커패시턴스
Cgs(게이트-소오스 오버랩 커패시터) 0.77fF
Cgd(게이트-드레인 오버랩 커패서터) 3.625fF
Csd(소오스-드레인 오버랩 커패시터) 0.0028pF
Cs(저장 커패시터) 0.191pF
CLC(부하 커패시터) 1.1pF
단위 화소에 대한 상기 기생 커패시턴스 값을 해상도에 따른 화소의 개수로 곱하면 게이트 라인과 데이터 라인의 전체 커패시턴스 값을 구할 수 있다.
게이트 라인과 데이터 라인의 저항값은 게이트 라인 및 데이터 라인의 재질을 각각 Al합금 및 Mo으로 가정하고(이 물질의 각각의 비저항은 5.2Ωcm 및 12Ωcm이다), 선폭은 10㎛로 가정하여 계산하였다.
상기한 바와 같이 계산된 게이트 라인 및 데이터 라인의 저항 및 커패시턴스 값은 하기 표 2와 같다:
[표 2] 게이트 라인 및 데이터 라인의 저항 및 커패시턴스 값
저항값 커패시턴스값
게이트 라인 10kΩ 266pF
데이터 라인 15kΩ 140pF
상기 표 1 및 표 2의 저항 및 커패시턴스 값을 이용하여 30인치 UXGA 액정표시장치의 패널을 전기적으로 모델링하였다.
게이트 라인의 저항 및 커패시턴스는 T3 등가 회로로 모델링할 수 있다. 예를 들어, 저항이 R이고, 커패시턴스가 C인 경우 도 8과 같이 T3 등가 회로로 모델링할 수 있다.
상기 가정한 TFT-LCD의 해상도는 1600×1200의 UXGA로서, 세로 화소의 개수는 1200개이므로, 게이트 라인은 모두 1200개 존재한다. 상기 1200개의 게이트 라인을 20개의 블록으로 나누면, 각 블록은 60개의 화소를 갖게 되며, 상기 가정한 저항값 및 커페시턴스 값을 이용하여 이를 등가회로로 모델링하였다. 이와 같이 모델링된 패널을 이용하여 HSPICE로 시뮬레이션하였다. 패널의 모델링된 등가 회로를 도 9에 도시하였다.
나. 한 행의 스캔 시간
1프레임 시간이란 화면 전체를 한번 주사하여 생성하는데 걸리는 시간으로서, 예를 들어, 60Hz 구동인 경우, 1프레임 주기는 60장의 화면을 1초에 화면상에 표시하는 시간, 즉 1/60초의 시간을 의미한다. 따라서, UXGA 해상도(1200개의 세로 화소 존재)에서 시뮬레이션을 위한 한 행의 스캔 시간은 1/60/1200=13.8㎲이다. 그러나, 화소 충전을 위한 실질적인 충전 시간은 선택된 한 행의 화소에 입력되는 정보가 다음 행에 영향을 주지 않는 시간으로 결정되어야 한다. 따라서, 한 행의 스캔 시 발생하는 스캔 파형의 라이징 타임(rising time)과 폴링 타임(falling time)을 고려하여, 10㎲를 한 행의 스캔 시간으로 정하였다.
다. 충전 에러의 정의
블록 화소에 충전되는 전압은 0.5V 내지 9.5V의 범위에서 공통 전압을 중심으로 음의 영역의 가장 낮은 전압에서 양의 영역의 가장 높은 전압으로 반전되는 것으로 가정하였다. 8비트로 구현되는 256그레이 중 1그레이 간격 전압의 1/2보다 더 적은 7mV를 기준으로 하여, 이보다 더 큰 전압 오차가 발생하는 경우 충전 에러가 발생한 것으로 정의하였다.
또한, 임의의 화소에 원하는 전압을 충전하는데 소요되는 전압 충전 소요 시간이 상기 한 행의 선택 시간(10㎲)보다 긴 경우에도 충전 에러가 발생하는 것으로 정의하였다.
2. 시뮬레이션
가. 데이터 라인의 저항값 및 TFT 이동도의 설정
상기 30인치 UXGA TFT-LCD의 데이터 라인의 저항값은 15kΩ으로 설정하고, TFT의 이동도는 0.65cm2/V·sec로 설정하였다. 그밖의 값은 상기 모델링한 값으로 시뮬레이션하였다. 이는 전술한 바와 같이, 화소에 충전 에러를 일으킬 수 있는 요소 중에서 데이터 라인의 저항과 TFT의 이동도가 가장 지배적인 요소이기 때문이다.
나. 충전 소요 시간 측정
화소 충전 소요 시간을 측정하기 위하여, 상기한 바와 같이 20개의 블록으로 모델링된 게이트 라인의 각 블록에서 화소에 대응하는 TFT를 통하여 커패시터가 충전되는데 소요되는 각 블록당 충전 소요 시간을 HSPICE로 시뮬레이션하여 측정하였다.
도 10은 시뮬레이션 결과를 도시한 것이다. 도 10으로부터 알 수 있는 바와 같이, 구동 드라이버와 가까운 B1, B2 및 B3 블록 등은 저항 및 커패시턴스의 영향이 적기 때문에, 전압을 충전하기 위한 충전 소요 시간이 한 행의 스캔 시간(10㎲)보다 짧다는 것을 알 수 있다. 그러나, 블록의 화소가 드라이버와 멀어질수록 저항과 커패시턴스의 영향으로 인하여 충전 소요 시간은 한 행의 스캔 시간보다 늘어난다는 것을 알 수 있다. 따라서, 소정의 스캔 시간을 초과하여 충전되는 화소들에 대해서는 일반적인 구동방식을 적용하는 경우 충전 에러가 발생될 수 있음을 알 수 있다.
하기 표 3은 각 블록의 화소에 충전되는 충전 전압의 충전 시간을 표로 나타낸 것이다:
[표 3] 각 블록의 화소에 충전되는 충전 전압의 충전 시간
화소 블록 충전소요시간 여유시간 합산시간 누적합산시간
B1 8.47 1.53 91.8 91.8
B2 8.77 1.23 73.8 165.6
B3 8.96 1.04 62.4 228
B4 9.15 0.85 51 279
B5 9.31 0.69 41.4 320.4
B6 9.42 0.58 34.8 355.2
B7 9.53 0.47 28.2 383.4
B8 9.65 0.35 21 404.4
B9 9.76 0.24 14.4 418.8
B10 9.84 0.16 9.6 428.4
B11 9.91 0.09 5.4 433.8
B12 9.99 0.01 0.6 434.4
B13 10.03 -0.03 -1.8 432.6
B14 10.06 -0.06 -3.6 429
B15 10.14 -0.14 -8.4 420.6
B16 10.18 -0.18 -10.8 409.8
B17 10.2 -0.2 -12 397.8
B18 10.22 -0.22 -13.2 384.6
B19 10.22 -0.22 -13.2 371.4
B20 10.22 -0.22 -13.2 358.2
상기 표 3의 충전 소요 시간은 각 블록 화소의 충전에 소요되는 시간을 나타낸다. 여유 시간은 한 행의 스캔 시간(10㎲)에서 상기 충전 소요 시간을 뺀 값이다. 합산 시간은 여유 시간을 한 블록 전체의 화소, 즉, 60개의 화소에 대한 값으로 환산한 시간이다. 누적 합산 시간은 각 블록의 상기 합산 시간을 누적한 시간이다.
상기 표에서 알 수 있는 바와 같이, B13 내지 B20 블록의 화소에서 충전 소요 시간이 한 행의 스캔 시간보더 더 오래 걸리게 되므로, 충전 에러가 발생하였다는 것을 알 수 있다.
다. 스캔 시간의 조정
본 발명에 따라 화소들에 대한 스캔 시간을 상이하게 조정하여 액정표시장치를 구동하기 위해서 상기 스캔 시간을 다음과 같은 방법으로 조정하였다:
먼저, 한 행의 선택 시간 내에 충전이 완료되는 화소 블록을 찾아내었다. 상기 실험에서는 B1 내지 B12이 해당된다.
이후, 이 블록들이 완전히 충전된 후의 남은 시간, 즉, 실제 스캔 시간에서 충전 소요 시간을 뺀 나머지 시간인 여유시간을 구한다. 이후, 상기 여유시간을 한 블록 전체의 화소, 즉, 60개의 화소에 대한 값으로 환산한 합산 시간을 구한다.
이후, 한 행의 선택 시간을 넘겨서 충전되는 충전 에러 발생 화소 블록들을 찾아내고(상기 실험에서 B13 내지 B20), 이 블록들이 완전히 충전되기 위하여 필요한 시간을 계산한다.
마지막으로, 완전 충전한 블록들의 합산 시간과 충전 에러가 발생한 화소 블록을 완전 충전시키는데 필요한 시간을 비교한다. 비교 결과, 완전 충전한 블록들의 합산 시간이, 충전 에러가 발생한 화소 블록들을 완전 충전시키는데 필요한 시간보다 큰 경우, 본 발명에 따라 스캔 시간을 상이하게 조정하여 구동할 수 있다.
도 11은 본 발명에 따른 구동 방법을 적용하여 블록 당 스캔 시간을 상이하게 조정한 경우의 각 블록 당 스캔 시간을 도시한 것이다. 상기 도 11에서, B1 내지 B12의 블록들은 한 행의 스캔 시간인 10㎲보다 적은 충전 시간으로 충전되고, B13 내지 B20의 블록들은 이보다 더 많은 시간 동안 충전된다.
즉, RC의 영향이 적은 화소들은 데이터 신호의 완전 충전을 위한 최소의 스캔 타임으로 정해지고, RC의 영향이 큰 화소들은 완전 충전시간에 필요한 만큼 스캔 시간을 길게 정하여 충전하게 된다. 이와 같이, 데이터 라인의 RC로 인한 영향을 보상함으로써, 데이터 신호 전압 인가시 충전 에러를 방지하면서 영상을 표현할 수 있다.
종래의 균일한 행 선택 시간으로 구동하는 경우에는 액정표시장치의 대면적화에 따른 데이터 라인의 저항값 및 커패시턴스값의 증가로 인하여 화소 충전 에러가 발생되었다.
그러나, 상기 실험으로부터 알 수 있는 바와 같이, 본 발명의 구동방법에 따라 대면적 고해상도의 액정표시장치를 구동하는 경우, 대면적 고해상도의 액정표시장치 구동시 가장 큰 문제인 RC 지연에 의한 신호 지연을 보상하고, 충전에 필요한 시간동안 전압을 인가하여 충전하기 때문에, RC 지연에 의한 충전 에러 및 액정표시장치 표시의 불균일성 문제를 해소할 수 있다.
도 1은 일반적인 TFT-LCD를 도시한 것이고,
도 2는 일반적인 액정표시장치의 데이터 드라이버를 도시한 것이며,
도 3은 액정표시장치 구동시 일반적인 전압 인가 파형(스캔 파형)을 도시한 것이고,
도 4는 데이터 라인의 RC 영향으로 인한 신호의 지연 결과를 도시한 것이며,
도 5는 본 발명에 따른 구동방법에서의 스캔 파형을 도시한 것이고,
도 6은 데이터 라인 및 게이트 라인의 커패시턴스 값을 구하기 위한 단위 화소의 레이아웃이며,
도 7은 단위 화소의 등가 회로 모델이고,
도 8은 게이트 라인의 저항 및 커패시턴스를 T3 등가 회로로 모델링한 것이며,
도 9는 액정표시장치의 패널의 모델링된 등가 회로를 도시한 것이고,
도 10은 커패시터가 충전되는데 소요되는 각 블록당 충전 소요 시간을 HSPICE로 시뮬레이션한 결과이며,
도 11은 본 발명에 따른 구동 방법을 적용하여 블록 당 스캔 시간을 상이하게 조정한 경우의 각 블록 당 스캔 시간을 도시한 것이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 게이트 드라이버 120 : 데이터 드라이버
130 : 화소 구성 셀 132 : TFT
134 : 액정 셀
410 : 소오스 드라이버에서 출력되는 데이터 신호
420 : RC로 등가된 데이터 라인
430 : 데이터 라인을 통과한 후의 데이터 신호

Claims (5)

  1. 대면적 고해상도의 액정표시장치 구동방법에 있어서,
    화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라 상기 화소들에 대한 전압 인가 시간을 상이하게 조정하여 구동하되,
    소오스 드라이버와 근접한 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 적게 받는 화소들에 대해서는 화소의 TFT의 게이트를 온시키는 스캔 신호의 폭을 짧게 하여 전압 인가 시간을 짧게 하고,
    소오스 드라이버로부터 멀리 떨어져 있는 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 크게 받는 화소들에 대해서는 화소의 TFT의 게이트를 온시키는 스캔 신호의 폭을 길게 하여 전압 인가 시간을 길게 한 것을 특징으로 하는 액정표시장치 구동방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 화소들에 대한 전압 인가 시간은 상기 화소들과 소오스 드라이버 사이의 데이터 라인 길이에 따른 RC 지연에 비례하는 것을 특징으로 하는 액정표시장치 구동방법.
  4. 제 1 항에 있어서, 동일한 행의 화소들과 상기 소오스 드라이버 사이의 데이터 라인 길이는 서로 동일하고, 상기 동일한 행의 화소들에 대해서는 전압을 동시에 인가하는 것을 특징으로 하는 액정표시장치 구동방법.
  5. 제 4 항에 있어서, 각 행의 화소들에 대한 전압 인가 시간의 총합은 프레임 주기와 동일한 것을 특징으로 하는 액정표시장치 구동방법.
KR10-2002-0075379A 2002-11-29 2002-11-29 대면적 고해상도 액정표시장치의 구동방법 KR100493823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0075379A KR100493823B1 (ko) 2002-11-29 2002-11-29 대면적 고해상도 액정표시장치의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0075379A KR100493823B1 (ko) 2002-11-29 2002-11-29 대면적 고해상도 액정표시장치의 구동방법

Publications (2)

Publication Number Publication Date
KR20040047242A KR20040047242A (ko) 2004-06-05
KR100493823B1 true KR100493823B1 (ko) 2005-06-08

Family

ID=37342660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0075379A KR100493823B1 (ko) 2002-11-29 2002-11-29 대면적 고해상도 액정표시장치의 구동방법

Country Status (1)

Country Link
KR (1) KR100493823B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409514B1 (ko) * 2007-06-05 2014-06-19 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법
KR102322005B1 (ko) * 2015-04-20 2021-11-05 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 표시 장치
KR102443929B1 (ko) * 2016-05-02 2022-09-19 엘지디스플레이 주식회사 표시장치, 컨트롤러 및 컨트롤러의 구동 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10253942A (ja) * 1997-03-13 1998-09-25 Advanced Display:Kk 液晶表示装置およびその駆動方法
JPH1138937A (ja) * 1997-07-17 1999-02-12 Sharp Corp アクティブマトリクス型液晶表示装置およびその駆動方法
KR19990062458A (ko) * 1997-12-31 1999-07-26 윤종용 박막트랜지스터 액정표시장치
KR19990059983A (ko) * 1997-12-31 1999-07-26 윤종용 액정 전압 인가방법
KR20000056479A (ko) * 1999-02-22 2000-09-15 윤종용 액정표시장치의 구동 시스템 및 액정 패널 구동 방법
KR20020056093A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정표시장치의 게이트 구동회로
KR20030088725A (ko) * 2002-05-14 2003-11-20 삼성전자주식회사 액정 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10253942A (ja) * 1997-03-13 1998-09-25 Advanced Display:Kk 液晶表示装置およびその駆動方法
JPH1138937A (ja) * 1997-07-17 1999-02-12 Sharp Corp アクティブマトリクス型液晶表示装置およびその駆動方法
KR19990062458A (ko) * 1997-12-31 1999-07-26 윤종용 박막트랜지스터 액정표시장치
KR19990059983A (ko) * 1997-12-31 1999-07-26 윤종용 액정 전압 인가방법
KR20000056479A (ko) * 1999-02-22 2000-09-15 윤종용 액정표시장치의 구동 시스템 및 액정 패널 구동 방법
KR100329465B1 (ko) * 1999-02-22 2002-03-23 윤종용 액정표시장치의 구동 시스템 및 액정 패널 구동 방법
KR20020056093A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정표시장치의 게이트 구동회로
KR20030088725A (ko) * 2002-05-14 2003-11-20 삼성전자주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20040047242A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
KR101233710B1 (ko) 공통 전극 구동 회로와 액정 디스플레이
US6246385B1 (en) Liquid crystal display device and its driving method
KR100338012B1 (ko) 스윙 공통 전극을 이용한 액정 표시 장치 및 이의 구동 방법
US6359608B1 (en) Method and apparatus for driving flat screen displays using pixel precharging
JP2705711B2 (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
US7221352B2 (en) Driving method for improving display uniformity in multiplexed pixel
US6600472B1 (en) Liquid crystal display device
US20080079703A1 (en) Method of driving the display device and display device
JPWO2006006376A1 (ja) アクティブマトリクス基板およびその駆動回路
WO2007052408A1 (ja) 表示装置
KR101070125B1 (ko) 디스플레이 장치 및 그 제어 방법
JP2007279539A (ja) ドライバ回路、表示装置及びその駆動方法
KR20030094043A (ko) 표시 장치 및 휴대 단말기
CN1664656A (zh) 动态矩阵型液晶显示装置
JP4127249B2 (ja) 電気光学装置の調整方法、電気光学装置の調整装置および電子機器
KR101507152B1 (ko) 액정 표시 장치 및 이의 구동 방법
WO2011048847A1 (ja) 液晶表示装置
WO2014050719A1 (ja) 液晶表示装置
KR100493823B1 (ko) 대면적 고해상도 액정표시장치의 구동방법
KR101167929B1 (ko) 수평전계방식 액정표시소자
KR101127850B1 (ko) 액정표시장치의 구동회로
JP2005017934A (ja) 表示装置
KR20040048623A (ko) 액정 표시 장치 및 그 구동 방법
KR100900540B1 (ko) 계조 전압 생성 회로 및 이를 이용한 액정 표시 장치의구동 장치
KR100686220B1 (ko) 박막 트랜지스터 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee