JPH1138937A - アクティブマトリクス型液晶表示装置およびその駆動方法 - Google Patents
アクティブマトリクス型液晶表示装置およびその駆動方法Info
- Publication number
- JPH1138937A JPH1138937A JP19228497A JP19228497A JPH1138937A JP H1138937 A JPH1138937 A JP H1138937A JP 19228497 A JP19228497 A JP 19228497A JP 19228497 A JP19228497 A JP 19228497A JP H1138937 A JPH1138937 A JP H1138937A
- Authority
- JP
- Japan
- Prior art keywords
- scanning line
- outermost
- signal
- liquid crystal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 最外端（最終端または最始端）の表示ライン
における輝線化を防止して、高品位な表示が行えるよう
にする。 【解決手段】 互いに直交差するゲート走査線２とソー
ス信号線３との交差部近傍に配置のスイッチング素子と
してのＴＦＴ１とこのＴＦＴ１に接続の画素電極６を有
するアクティブマトリクス基板に、液晶層を封入する状
態で対向電極１８を対向配置させたアクティブマトリク
ス型液晶表示装置において、最終端と最始端とのうち少
なくともいずれか一方の最外端のゲート走査線２′の負
荷容量が最外端以外のゲート走査線２よりも大きくなっ
ており、その最外端のゲート走査線２′には最外端以外
のゲート走査線２に入力されるオン信号ＳONよりもパル
ス幅の短いオン信号ＳON′を入力させるように構成して
ある。その短くする割合は、最外端以外のゲート走査線
２を基準として約１０〜２０％程度が好ましい。
における輝線化を防止して、高品位な表示が行えるよう
にする。 【解決手段】 互いに直交差するゲート走査線２とソー
ス信号線３との交差部近傍に配置のスイッチング素子と
してのＴＦＴ１とこのＴＦＴ１に接続の画素電極６を有
するアクティブマトリクス基板に、液晶層を封入する状
態で対向電極１８を対向配置させたアクティブマトリク
ス型液晶表示装置において、最終端と最始端とのうち少
なくともいずれか一方の最外端のゲート走査線２′の負
荷容量が最外端以外のゲート走査線２よりも大きくなっ
ており、その最外端のゲート走査線２′には最外端以外
のゲート走査線２に入力されるオン信号ＳONよりもパル
ス幅の短いオン信号ＳON′を入力させるように構成して
ある。その短くする割合は、最外端以外のゲート走査線
２を基準として約１０〜２０％程度が好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
などのスイッチング素子を用いたアクティブマトリクス
型の液晶表示装置の駆動方法に関するものである。
などのスイッチング素子を用いたアクティブマトリクス
型の液晶表示装置の駆動方法に関するものである。
【０００２】
【従来の技術】図７は従来の、スイッチング素子として
薄膜トランジスタ（以下、ＴＦＴと略記することがあ
る。ＴＦＴ：Thin Film Transistor）を用いて作製され
たアクティブマトリクス型液晶表示装置の等価回路の一
例を示している。
薄膜トランジスタ（以下、ＴＦＴと略記することがあ
る。ＴＦＴ：Thin Film Transistor）を用いて作製され
たアクティブマトリクス型液晶表示装置の等価回路の一
例を示している。
【０００３】画素電極６がマトリクス状に形成されてお
り、この画素電極６にはスイッチング素子であるＴＦＴ
１のドレイン電極が接続されている。このＴＦＴ１のゲ
ート電極には走査線としてのゲート走査線２が接続さ
れ、ゲート電極に入力されるゲート信号によってＴＦＴ
１が駆動制御されるようになっている。また、ＴＦＴ１
のソース電極には信号線としてのソース信号線３が接続
され、ＴＦＴ１の駆動時に、ＴＦＴ１を介してデータ
（表示）信号が画素電極６に入力されるようになってい
る。各ゲート走査線２とソース信号線３とは、マトリク
ス状に配列された画素電極６の周囲を通り、互いに直交
差するように配線されている。さらに、ＴＦＴ１のドレ
イン電極は画素電極６および付加容量（保持容量、蓄積
容量）Ｃｓに接続されており、この付加容量Ｃｓにおけ
る一方の電極は共通配線４に接続されている。そして、
画素電極６と対向電極１８との間に個々の液晶素子Ｃlc
が形成されている。
り、この画素電極６にはスイッチング素子であるＴＦＴ
１のドレイン電極が接続されている。このＴＦＴ１のゲ
ート電極には走査線としてのゲート走査線２が接続さ
れ、ゲート電極に入力されるゲート信号によってＴＦＴ
１が駆動制御されるようになっている。また、ＴＦＴ１
のソース電極には信号線としてのソース信号線３が接続
され、ＴＦＴ１の駆動時に、ＴＦＴ１を介してデータ
（表示）信号が画素電極６に入力されるようになってい
る。各ゲート走査線２とソース信号線３とは、マトリク
ス状に配列された画素電極６の周囲を通り、互いに直交
差するように配線されている。さらに、ＴＦＴ１のドレ
イン電極は画素電極６および付加容量（保持容量、蓄積
容量）Ｃｓに接続されており、この付加容量Ｃｓにおけ
る一方の電極は共通配線４に接続されている。そして、
画素電極６と対向電極１８との間に個々の液晶素子Ｃlc
が形成されている。
【０００４】このようなアクティブマトリクス型液晶表
示装置の１画素部分の構成を拡大して図８に示す。
示装置の１画素部分の構成を拡大して図８に示す。
【０００５】図示しない透明絶縁性基板上に、図７で説
明したゲート走査線２とソース信号線３とが直交差する
状態で形成され、その交差部の近傍にスイッチング素子
としてのＴＦＴ１が形成され、そのドレイン電極が接続
線５を介して図示しない層間絶縁膜に形成されたコンタ
クトホール７を通じて画素電極６に接続されている。画
素電極６は図８において矩形であり、その平行２辺がゲ
ート走査線２に対してその上方で重なっており、別の平
行２辺がソース信号線３に対してその上方で重なってい
る。なお、接続線５は共通配線４に対して図示しないゲ
ート絶縁膜を介して重なっており、その間に付加容量Ｃ
ｓを形成している。また、ゲート走査線２および共通配
線４とソース信号線３との間は絶縁されていることはい
うまでもない。ゲート走査線２、ソース信号線３、共通
配線４、接続線５およびＴＦＴ１と画素電極６とはその
間に層間絶縁膜を介して対向している。
明したゲート走査線２とソース信号線３とが直交差する
状態で形成され、その交差部の近傍にスイッチング素子
としてのＴＦＴ１が形成され、そのドレイン電極が接続
線５を介して図示しない層間絶縁膜に形成されたコンタ
クトホール７を通じて画素電極６に接続されている。画
素電極６は図８において矩形であり、その平行２辺がゲ
ート走査線２に対してその上方で重なっており、別の平
行２辺がソース信号線３に対してその上方で重なってい
る。なお、接続線５は共通配線４に対して図示しないゲ
ート絶縁膜を介して重なっており、その間に付加容量Ｃ
ｓを形成している。また、ゲート走査線２および共通配
線４とソース信号線３との間は絶縁されていることはい
うまでもない。ゲート走査線２、ソース信号線３、共通
配線４、接続線５およびＴＦＴ１と画素電極６とはその
間に層間絶縁膜を介して対向している。
【０００６】そして、以上のように構成されたアクティ
ブマトリクス基板は液晶層を介して透明な対向基板と対
向しており、アクティブマトリクス型液晶表示装置を構
成している。対向基板における透明な対向電極１８はす
べての画素電極６に対して共通の電極となっている。
ブマトリクス基板は液晶層を介して透明な対向基板と対
向しており、アクティブマトリクス型液晶表示装置を構
成している。対向基板における透明な対向電極１８はす
べての画素電極６に対して共通の電極となっている。
【０００７】以上のような構造により、液晶表示装置の
開口率を大きく確保しているとともに、各配線２，３に
起因する電界をシールドしてディスクリネーション（液
晶分子の配向不良…配向が崩れること）を抑制してい
る。
開口率を大きく確保しているとともに、各配線２，３に
起因する電界をシールドしてディスクリネーション（液
晶分子の配向不良…配向が崩れること）を抑制してい
る。
【０００８】また、各配線２，３を金属などの導電性遮
光材で形成することにより、隣接する画素電極６相互間
の遮光膜として利用することができる。このとき、層間
絶縁膜の膜厚を２μｍ程度と比較的厚くすることによ
り、寄生容量の低減を図ることができる。
光材で形成することにより、隣接する画素電極６相互間
の遮光膜として利用することができる。このとき、層間
絶縁膜の膜厚を２μｍ程度と比較的厚くすることによ
り、寄生容量の低減を図ることができる。
【０００９】上記のようにアクティブマトリクス基板と
対向基板との間に液晶層を挟んで貼り合わせることによ
り液晶表示装置を構成するが、この基板どうしを組み立
てる際に、表示領域の周辺領域を遮光するための遮光膜
との重なりマージン（ゆとり）をもたせるために、最外
端（最終端または最始端）のゲート走査線２′を最外端
以外のゲート走査線２より幅広に形成するという方式が
ある。
対向基板との間に液晶層を挟んで貼り合わせることによ
り液晶表示装置を構成するが、この基板どうしを組み立
てる際に、表示領域の周辺領域を遮光するための遮光膜
との重なりマージン（ゆとり）をもたせるために、最外
端（最終端または最始端）のゲート走査線２′を最外端
以外のゲート走査線２より幅広に形成するという方式が
ある。
【００１０】また、対向基板側に遮光膜を配置するので
はなく、図９に示すように、アクティブマトリクス基板
側に遮光膜を形成するという方式もある。図９において
は、アクティブマトリクス基板の表示領域と外部の走査
電極駆動回路２２および信号電極駆動回路２３との間の
表示領域周辺領域に幅が約１〜数ｍｍの遮光パターン３
０を形成するという方式もある。
はなく、図９に示すように、アクティブマトリクス基板
側に遮光膜を形成するという方式もある。図９において
は、アクティブマトリクス基板の表示領域と外部の走査
電極駆動回路２２および信号電極駆動回路２３との間の
表示領域周辺領域に幅が約１〜数ｍｍの遮光パターン３
０を形成するという方式もある。
【００１１】このような構造により、表示領域の周辺領
域からの光漏れを十分に少なくすることができる。
域からの光漏れを十分に少なくすることができる。
【００１２】
【発明が解決しようとする課題】上記のように、貼り合
わせマージンをもたせたり遮光膜として用いるために最
外端のゲート走査線２′を幅広に形成した場合や、近傍
に遮光膜を配置した場合に、最外端以外のゲート走査線
２より大きな負荷容量が生じ、その最外端のゲート走査
線２′のゲート信号時定数τg が最外端以外のゲート走
査線２に比べて大きくなる。
わせマージンをもたせたり遮光膜として用いるために最
外端のゲート走査線２′を幅広に形成した場合や、近傍
に遮光膜を配置した場合に、最外端以外のゲート走査線
２より大きな負荷容量が生じ、その最外端のゲート走査
線２′のゲート信号時定数τg が最外端以外のゲート走
査線２に比べて大きくなる。
【００１３】そして、このことが原因で、あるいは、時
定数が同じになるように抵抗を低く設定した場合でも負
荷容量が大きいこと自体に起因して、図１０に示すよう
に、走査電極駆動回路の出力波形の鈍りにより信号遅延
が起こり、最外端のゲート走査線２′におけるゲート電
極のオン信号ＳON′が最外端以外のゲート走査線２にお
けるオン信号ＳONよりも遅延する。すなわち、鈍りによ
るオン信号の遅延が、最外端以外のゲート走査線２のオ
ン信号ＳONではｔ1 と比較的小さいのに対して、最外端
のゲート走査線２′のオン信号ＳON′ではｔ2 と比較的
大きくなる。
定数が同じになるように抵抗を低く設定した場合でも負
荷容量が大きいこと自体に起因して、図１０に示すよう
に、走査電極駆動回路の出力波形の鈍りにより信号遅延
が起こり、最外端のゲート走査線２′におけるゲート電
極のオン信号ＳON′が最外端以外のゲート走査線２にお
けるオン信号ＳONよりも遅延する。すなわち、鈍りによ
るオン信号の遅延が、最外端以外のゲート走査線２のオ
ン信号ＳONではｔ1 と比較的小さいのに対して、最外端
のゲート走査線２′のオン信号ＳON′ではｔ2 と比較的
大きくなる。
【００１４】そのため、オンからオフへ切り換わるとき
に、最終端のゲート走査線２′にあっては帰線期間の信
号が画素電極６に書き込まれ、最始端（先頭）のゲート
走査線２′にあっては２ライン目の映像信号が画素電極
６に書き込まれてしまい、本来の映像信号とは異なる信
号が書き込まれることとなる。その結果として、最外端
（最終端または最始端）の表示ラインにおいて輝線化を
生じ、表示品位を損なうという問題があった。この輝線
化の現象は、高温で通電動作させた場合に、一層顕著に
なることが実験により確かめられている。
に、最終端のゲート走査線２′にあっては帰線期間の信
号が画素電極６に書き込まれ、最始端（先頭）のゲート
走査線２′にあっては２ライン目の映像信号が画素電極
６に書き込まれてしまい、本来の映像信号とは異なる信
号が書き込まれることとなる。その結果として、最外端
（最終端または最始端）の表示ラインにおいて輝線化を
生じ、表示品位を損なうという問題があった。この輝線
化の現象は、高温で通電動作させた場合に、一層顕著に
なることが実験により確かめられている。
【００１５】図３はアクティブマトリクス型液晶表示装
置を高温・高湿試験における最終端の表示ラインにおけ
る輝線化発生率を示すものである。すなわち、図の
（イ）で示すように、全面黒表示時に最終端の１ライン
分の画素が線状に輝点として表示される輝線化が発生す
るが、この輝線化の発生数として高温・高湿試験にかけ
る前のものを１００％とした場合に、図の（ロ）で示す
ように、従来品にあっては、２４０時間にわたる高温・
高湿条件下での連続駆動後において、輝線化発生率は１
１５％まで増大していた。
置を高温・高湿試験における最終端の表示ラインにおけ
る輝線化発生率を示すものである。すなわち、図の
（イ）で示すように、全面黒表示時に最終端の１ライン
分の画素が線状に輝点として表示される輝線化が発生す
るが、この輝線化の発生数として高温・高湿試験にかけ
る前のものを１００％とした場合に、図の（ロ）で示す
ように、従来品にあっては、２４０時間にわたる高温・
高湿条件下での連続駆動後において、輝線化発生率は１
１５％まで増大していた。
【００１６】本発明は、このような事情に鑑みて創案さ
れたものであって、最外端（最終端または最始端）の表
示ラインにおける輝線化を防止して、高品位な表示が行
えるようにすることを目的としている。
れたものであって、最外端（最終端または最始端）の表
示ラインにおける輝線化を防止して、高品位な表示が行
えるようにすることを目的としている。
【００１７】
【課題を解決するための手段】本発明に係るアクティブ
マトリクス型液晶表示装置またはその駆動方法は、互い
に直交差する走査線と信号線の交差部近傍に配置のスイ
ッチング素子とこのスイッチング素子に接続の画素電極
を有するアクティブマトリクス基板に、液晶層を封入す
る状態で対向基板を対向配置させて構成されるが、本発
明にあっては、最外端（最終端または最始端）の走査線
の負荷容量がその走査線を幅広にするか近傍に遮光膜を
配置するために最外端以外の走査線よりも大きくなって
おり、このことに対応して、その最外端の走査線に対し
ては、最外端以外の走査線に入力されるオン信号よりも
パルス幅の短いオン信号を入力させるように構成してあ
る。
マトリクス型液晶表示装置またはその駆動方法は、互い
に直交差する走査線と信号線の交差部近傍に配置のスイ
ッチング素子とこのスイッチング素子に接続の画素電極
を有するアクティブマトリクス基板に、液晶層を封入す
る状態で対向基板を対向配置させて構成されるが、本発
明にあっては、最外端（最終端または最始端）の走査線
の負荷容量がその走査線を幅広にするか近傍に遮光膜を
配置するために最外端以外の走査線よりも大きくなって
おり、このことに対応して、その最外端の走査線に対し
ては、最外端以外の走査線に入力されるオン信号よりも
パルス幅の短いオン信号を入力させるように構成してあ
る。
【００１８】この構成によれば、最外端の走査線に入力
するオン信号のパルス幅を短くしてあるので、スイッチ
ング素子の通電動作時の最外端の走査線での遅延に起因
して次のデータ信号を拾うといった事態の発生を防止
し、最外端（最終端または最始端）の表示ラインにおけ
る輝線化をなくし、高品位な表示を行うことができる。
もちろん、最外端の走査線を幅広にしたり近傍に遮光膜
を配置することにより、表示領域の周辺領域を遮光する
ための遮光膜との重なりマージンをもたせて、表示領域
周辺からの光の漏れを確実に少なくすることができ、高
品位表示の一層の改善に有効である。
するオン信号のパルス幅を短くしてあるので、スイッチ
ング素子の通電動作時の最外端の走査線での遅延に起因
して次のデータ信号を拾うといった事態の発生を防止
し、最外端（最終端または最始端）の表示ラインにおけ
る輝線化をなくし、高品位な表示を行うことができる。
もちろん、最外端の走査線を幅広にしたり近傍に遮光膜
を配置することにより、表示領域の周辺領域を遮光する
ための遮光膜との重なりマージンをもたせて、表示領域
周辺からの光の漏れを確実に少なくすることができ、高
品位表示の一層の改善に有効である。
【００１９】
【発明の実施の形態】以下、本発明に係るアクティブマ
トリクス型液晶表示装置の具体的な実施の形態につい
て、図面に基づいて詳細に説明する。
トリクス型液晶表示装置の具体的な実施の形態につい
て、図面に基づいて詳細に説明する。
【００２０】〔実施の形態１〕実施の形態１に係るアク
ティブマトリクス型液晶表示装置は、その等価回路とし
て、大筋では、従来の技術に係る図７に示したものと同
様の構成の回路を有している。すなわち、画素電極６が
マトリクス状に形成されており、この画素電極６にはス
イッチング素子であるＴＦＴ（薄膜トランジスタ）１の
ドレイン電極が接続されている。このＴＦＴ１のゲート
電極には走査線としてのゲート走査線２が接続され、ゲ
ート電極に入力されるゲート信号によってＴＦＴ１が駆
動制御されるようになっている。また、ＴＦＴ１のソー
ス電極には信号線としてのソース信号線３が接続され、
ＴＦＴ１の駆動時に、ＴＦＴ１を介してデータ（表示）
信号が画素電極６に入力されるようになっている。各ゲ
ート走査線２とソース信号線３とは、マトリクス状に配
列された画素電極６の周囲を通り、互いに直交差するよ
うに配線されている。さらに、ＴＦＴ１のドレイン電極
は画素電極６および付加容量Ｃｓに接続されており、こ
の付加容量Ｃｓにおける一方の電極は共通配線４に接続
されている。そして、画素電極６と対向電極１８との間
に個々の液晶素子Ｃlcが形成されている。
ティブマトリクス型液晶表示装置は、その等価回路とし
て、大筋では、従来の技術に係る図７に示したものと同
様の構成の回路を有している。すなわち、画素電極６が
マトリクス状に形成されており、この画素電極６にはス
イッチング素子であるＴＦＴ（薄膜トランジスタ）１の
ドレイン電極が接続されている。このＴＦＴ１のゲート
電極には走査線としてのゲート走査線２が接続され、ゲ
ート電極に入力されるゲート信号によってＴＦＴ１が駆
動制御されるようになっている。また、ＴＦＴ１のソー
ス電極には信号線としてのソース信号線３が接続され、
ＴＦＴ１の駆動時に、ＴＦＴ１を介してデータ（表示）
信号が画素電極６に入力されるようになっている。各ゲ
ート走査線２とソース信号線３とは、マトリクス状に配
列された画素電極６の周囲を通り、互いに直交差するよ
うに配線されている。さらに、ＴＦＴ１のドレイン電極
は画素電極６および付加容量Ｃｓに接続されており、こ
の付加容量Ｃｓにおける一方の電極は共通配線４に接続
されている。そして、画素電極６と対向電極１８との間
に個々の液晶素子Ｃlcが形成されている。
【００２１】図１はこのような実施の形態１に係るアク
ティブマトリクス型液晶表示装置の１画素部分の構成を
拡大して示す平面図である。
ティブマトリクス型液晶表示装置の１画素部分の構成を
拡大して示す平面図である。
【００２２】図１に示すように、図示しない透明絶縁性
基板上に遮光性を有するゲート走査線２とソース信号線
３とが直交差する状態で形成され、両配線２，３の交差
部の近傍にスイッチング素子としてのＴＦＴ１が形成さ
れ、そのドレイン電極が接続線５を介して図示しない層
間絶縁膜に形成されたコンタクトホール７を通じて画素
電極６に接続されている。画素電極６は図１において矩
形であり、その平行２辺がゲート走査線２に対してその
上方で重なっており、別の平行２辺がソース信号線３に
対してその上方で重なっている。なお、接続線５は共通
配線４に対して図示しないゲート絶縁膜を介して重なっ
て付加容量Ｃｓを形成している。また、ゲート走査線２
および共通配線４とソース信号線３との間は絶縁されて
いることはいうまでもない。ゲート走査線２、ソース信
号線３、共通配線４、接続線５およびＴＦＴ１と画素電
極６とはその間に層間絶縁膜を介して対向している。
基板上に遮光性を有するゲート走査線２とソース信号線
３とが直交差する状態で形成され、両配線２，３の交差
部の近傍にスイッチング素子としてのＴＦＴ１が形成さ
れ、そのドレイン電極が接続線５を介して図示しない層
間絶縁膜に形成されたコンタクトホール７を通じて画素
電極６に接続されている。画素電極６は図１において矩
形であり、その平行２辺がゲート走査線２に対してその
上方で重なっており、別の平行２辺がソース信号線３に
対してその上方で重なっている。なお、接続線５は共通
配線４に対して図示しないゲート絶縁膜を介して重なっ
て付加容量Ｃｓを形成している。また、ゲート走査線２
および共通配線４とソース信号線３との間は絶縁されて
いることはいうまでもない。ゲート走査線２、ソース信
号線３、共通配線４、接続線５およびＴＦＴ１と画素電
極６とはその間に層間絶縁膜を介して対向している。
【００２３】そして、以上のように構成されたアクティ
ブマトリクス基板は液晶層を介して透明な対向基板と対
向しており、アクティブマトリクス型液晶表示装置を構
成している。対向基板における透明な対向電極１８はす
べての画素電極６に対して共通の電極となっている。
ブマトリクス基板は液晶層を介して透明な対向基板と対
向しており、アクティブマトリクス型液晶表示装置を構
成している。対向基板における透明な対向電極１８はす
べての画素電極６に対して共通の電極となっている。
【００２４】以上のような構造により、液晶表示装置の
開口率を大きく確保しているとともに、各配線２，３に
起因する電界をシールドしてディスクリネーション（液
晶分子の配向不良…配向が崩れること）を抑制してい
る。
開口率を大きく確保しているとともに、各配線２，３に
起因する電界をシールドしてディスクリネーション（液
晶分子の配向不良…配向が崩れること）を抑制してい
る。
【００２５】また、各配線２，３を金属などの導電性遮
光材で形成することにより、隣接する画素電極６相互間
の遮光膜として利用している。この場合に、層間絶縁膜
の膜厚を２μｍ程度と比較的厚くすることにより、寄生
容量の低減を図ることができる。
光材で形成することにより、隣接する画素電極６相互間
の遮光膜として利用している。この場合に、層間絶縁膜
の膜厚を２μｍ程度と比較的厚くすることにより、寄生
容量の低減を図ることができる。
【００２６】そして、最外端（図１では最終端）のゲー
ト走査線２′は最外端以外のゲート走査線２よりも幅広
に形成されている。したがって、表示領域の周辺領域を
遮光するための遮光膜との重なりマージンをもたせて、
表示領域周辺からの光の漏れを確実に少なくすることが
できる。
ト走査線２′は最外端以外のゲート走査線２よりも幅広
に形成されている。したがって、表示領域の周辺領域を
遮光するための遮光膜との重なりマージンをもたせて、
表示領域周辺からの光の漏れを確実に少なくすることが
できる。
【００２７】この最終端のゲート走査線２′において
は、最外端以外のゲート走査線２に比べて、ソース信号
線３との間の寄生容量が大きく、約２倍から３倍の負荷
容量をもつ状態となっており、ゲート信号の時定数τg
が最外端以外のゲート走査線２に比べて約２倍から３倍
となっている。
は、最外端以外のゲート走査線２に比べて、ソース信号
線３との間の寄生容量が大きく、約２倍から３倍の負荷
容量をもつ状態となっており、ゲート信号の時定数τg
が最外端以外のゲート走査線２に比べて約２倍から３倍
となっている。
【００２８】このことが原因で、あるいは、時定数が同
じになるように抵抗を低く設定した場合でも負荷容量が
大きいこと自体に起因して、走査電極駆動回路の出力波
形の鈍りにより信号遅延が起こるため、上記のままの構
成では、最終端のゲート走査線２′におけるゲート電極
のオン信号が最外端以外のゲート走査線２におけるオン
信号よりも遅延することとなる。これが従来の技術の項
で述べた課題である。
じになるように抵抗を低く設定した場合でも負荷容量が
大きいこと自体に起因して、走査電極駆動回路の出力波
形の鈍りにより信号遅延が起こるため、上記のままの構
成では、最終端のゲート走査線２′におけるゲート電極
のオン信号が最外端以外のゲート走査線２におけるオン
信号よりも遅延することとなる。これが従来の技術の項
で述べた課題である。
【００２９】そこで、本実施の形態１においては、図２
に示すように、最終端のゲート走査線２′におけるＴＦ
Ｔ１のゲート電極に対するオン信号のパルス幅（オン時
間）Ｐ′を最外端以外のゲート走査線２におけるオン信
号のパルス幅（オン時間）Ｐ0 よりも時間幅ａだけ短く
してある。すなわち、 Ｐ′＝Ｐ0−ａ＜Ｐ0 としてある。その結果として、最終端のゲート走査線
２′でのゲート電極に対する駆動信号の波形鈍りによる
遅延がｔ2 と、その最外端以外のゲート走査線２での遅
延のｔ1 に比べて長くても、オンからオフに切り換わる
ときに、帰線期間の信号を画素に書き込まないようにす
ることができる。したがって、最終端の表示ラインにお
いて輝線化が生じることを防止することができ、高品位
な表示を行うことができる。
に示すように、最終端のゲート走査線２′におけるＴＦ
Ｔ１のゲート電極に対するオン信号のパルス幅（オン時
間）Ｐ′を最外端以外のゲート走査線２におけるオン信
号のパルス幅（オン時間）Ｐ0 よりも時間幅ａだけ短く
してある。すなわち、 Ｐ′＝Ｐ0−ａ＜Ｐ0 としてある。その結果として、最終端のゲート走査線
２′でのゲート電極に対する駆動信号の波形鈍りによる
遅延がｔ2 と、その最外端以外のゲート走査線２での遅
延のｔ1 に比べて長くても、オンからオフに切り換わる
ときに、帰線期間の信号を画素に書き込まないようにす
ることができる。したがって、最終端の表示ラインにお
いて輝線化が生じることを防止することができ、高品位
な表示を行うことができる。
【００３０】図示は省略しているが、最外端のゲート走
査線２′が最始端（先頭）のゲート走査線２′の場合に
も、上記と同様に、その最始端のゲート走査線２′を最
外端以外のゲート走査線２に比べて、負荷容量が約２倍
から３倍になる程度に幅広にしてある。したがって、表
示領域の周辺領域を遮光するための遮光膜との重なりマ
ージンをもたせて、表示領域周辺からの光の漏れを確実
に少なくすることができる。
査線２′が最始端（先頭）のゲート走査線２′の場合に
も、上記と同様に、その最始端のゲート走査線２′を最
外端以外のゲート走査線２に比べて、負荷容量が約２倍
から３倍になる程度に幅広にしてある。したがって、表
示領域の周辺領域を遮光するための遮光膜との重なりマ
ージンをもたせて、表示領域周辺からの光の漏れを確実
に少なくすることができる。
【００３１】そして、最終端のゲート走査線２′の場合
と同様に、図２に示すように、その最始端のゲート走査
線２′におけるＴＦＴ１のゲート電極に対するオン信号
のパルス幅（オン時間）Ｐ′を最外端以外のゲート走査
線２におけるオン信号のパルス幅（オン時間）Ｐ0 より
も短くすることにより、次段のデータ信号を書き込まな
いようにしている。したがって、最始端の表示ラインに
おいて輝線化が生じることを防止することができ、高品
位な表示を行うことができる。
と同様に、図２に示すように、その最始端のゲート走査
線２′におけるＴＦＴ１のゲート電極に対するオン信号
のパルス幅（オン時間）Ｐ′を最外端以外のゲート走査
線２におけるオン信号のパルス幅（オン時間）Ｐ0 より
も短くすることにより、次段のデータ信号を書き込まな
いようにしている。したがって、最始端の表示ラインに
おいて輝線化が生じることを防止することができ、高品
位な表示を行うことができる。
【００３２】図３はアクティブマトリクス型液晶表示装
置を高温・高湿試験における最終端の表示ラインでの輝
線化発生率を、本実施の形態の発明品と従来品とで比較
して示すものである。すなわち、図の（イ）で示すよう
に、全面黒表示時に最終端の１ライン分の画素が線状に
輝点として表示される輝線化が発生するが、その輝線化
の発生数として高温・高湿試験にかける前のものを１０
０％とした場合に、図の（ロ）で示すように、従来品に
あっては、２４０時間にわたる高温・高湿条件下での連
続駆動後において、輝線化発生率は１１５％まで増大し
ていた。これに対して、図の（ハ）で示すように、発明
品にあっては、２４０時間にわたる高温・高湿条件下で
の連続駆動後において、輝線化発生率は０％であり、輝
線化は全く発生しなかった。
置を高温・高湿試験における最終端の表示ラインでの輝
線化発生率を、本実施の形態の発明品と従来品とで比較
して示すものである。すなわち、図の（イ）で示すよう
に、全面黒表示時に最終端の１ライン分の画素が線状に
輝点として表示される輝線化が発生するが、その輝線化
の発生数として高温・高湿試験にかける前のものを１０
０％とした場合に、図の（ロ）で示すように、従来品に
あっては、２４０時間にわたる高温・高湿条件下での連
続駆動後において、輝線化発生率は１１５％まで増大し
ていた。これに対して、図の（ハ）で示すように、発明
品にあっては、２４０時間にわたる高温・高湿条件下で
の連続駆動後において、輝線化発生率は０％であり、輝
線化は全く発生しなかった。
【００３３】なお、最外端のゲート走査線２′に対する
オン時間Ｐ′について最外端以外のゲート走査線２に対
するオン時間Ｐ0 に比べてより短くする時間幅ａとして
は、ゲート信号時定数τg の増加分だけ短くすることが
望ましいが、実際の最外端のゲート走査線２′のオン時
間Ｐ′は、最外端以外のゲート走査線２のオン時間Ｐ0
に対して約１０〜２０％程度短く設定するのがよい。短
くする時間幅ａをこの範囲よりも小さくすると、オン時
間Ｐ′が長すぎて次のデータ信号を書き込んでしまうお
それがあるし、また、短くする時間幅ａをこの範囲より
も大きくすると、書き込み時間が足らなくなり、充電不
足を起こすおそれがある。最外端のゲート走査線２′の
オン時間Ｐ′を最外端以外のゲート走査線２のオン時間
Ｐ0 の約１０〜２０％減としてあるので、充電不足を確
実に回避しながら、上記の輝線化の発生を確実に防止す
ることができる。
オン時間Ｐ′について最外端以外のゲート走査線２に対
するオン時間Ｐ0 に比べてより短くする時間幅ａとして
は、ゲート信号時定数τg の増加分だけ短くすることが
望ましいが、実際の最外端のゲート走査線２′のオン時
間Ｐ′は、最外端以外のゲート走査線２のオン時間Ｐ0
に対して約１０〜２０％程度短く設定するのがよい。短
くする時間幅ａをこの範囲よりも小さくすると、オン時
間Ｐ′が長すぎて次のデータ信号を書き込んでしまうお
それがあるし、また、短くする時間幅ａをこの範囲より
も大きくすると、書き込み時間が足らなくなり、充電不
足を起こすおそれがある。最外端のゲート走査線２′の
オン時間Ｐ′を最外端以外のゲート走査線２のオン時間
Ｐ0 の約１０〜２０％減としてあるので、充電不足を確
実に回避しながら、上記の輝線化の発生を確実に防止す
ることができる。
【００３４】〔実施の形態２〕図４は実施の形態２に係
るアクティブマトリクス型液晶表示装置の１画素部分の
構成を拡大して示す平面図である。
るアクティブマトリクス型液晶表示装置の１画素部分の
構成を拡大して示す平面図である。
【００３５】図４において、実施の形態１に係る図１に
おけるのと同じ符号は実施の形態２においても同一要素
を示すので、ここでは符号名称を記載するにとどめ、詳
しい説明は省略する。１はＴＦＴ（薄膜トランジス
タ）、２，２′はゲート走査線、３はソース信号線、４
は共通配線、５は接続線、６は画素電極、７はコンタク
トホールである。実施の形態２における構成が実施の形
態１と相違する点は以下のとおりである。
おけるのと同じ符号は実施の形態２においても同一要素
を示すので、ここでは符号名称を記載するにとどめ、詳
しい説明は省略する。１はＴＦＴ（薄膜トランジス
タ）、２，２′はゲート走査線、３はソース信号線、４
は共通配線、５は接続線、６は画素電極、７はコンタク
トホールである。実施の形態２における構成が実施の形
態１と相違する点は以下のとおりである。
【００３６】最終端のゲート走査線２′の幅は最外端以
外のゲート走査線２の幅と同一となっているが、その最
終端のゲート走査線２′を実施の形態１のように幅広に
することに代えて、最終端のゲート走査線２′のさらに
外側において、最終端のゲート走査線２′に重ねて遮光
膜３０′を形成してある。したがって、表示領域の周辺
領域を遮光するための遮光膜との重なりマージンをもた
せて、表示領域周辺からの光の漏れを確実に少なくする
ことができる。
外のゲート走査線２の幅と同一となっているが、その最
終端のゲート走査線２′を実施の形態１のように幅広に
することに代えて、最終端のゲート走査線２′のさらに
外側において、最終端のゲート走査線２′に重ねて遮光
膜３０′を形成してある。したがって、表示領域の周辺
領域を遮光するための遮光膜との重なりマージンをもた
せて、表示領域周辺からの光の漏れを確実に少なくする
ことができる。
【００３７】また、実施の形態２においても、実施の形
態１の場合の図２に示すのと同様に、最終端のゲート走
査線２′におけるＴＦＴ１のゲート電極に対するオン信
号のパルス幅（オン時間）Ｐ′を最外端以外のゲート走
査線２におけるオン信号のパルス幅（オン時間）Ｐ0 よ
りも時間幅ａだけ短くしてある。すなわち、 Ｐ′＝Ｐ0−ａ＜Ｐ0 としてある。
態１の場合の図２に示すのと同様に、最終端のゲート走
査線２′におけるＴＦＴ１のゲート電極に対するオン信
号のパルス幅（オン時間）Ｐ′を最外端以外のゲート走
査線２におけるオン信号のパルス幅（オン時間）Ｐ0 よ
りも時間幅ａだけ短くしてある。すなわち、 Ｐ′＝Ｐ0−ａ＜Ｐ0 としてある。
【００３８】実施の形態２は、最終端のゲート走査線
２′を幅広にすることに代えて最終端のゲート走査線
２′に重ねて遮光膜３０′を形成してある点において実
施の形態１と構造上の相違があるが、その遮光膜３０′
の形成によって、最外端以外のゲート走査線２に比べて
負荷容量が約２倍から３倍となっている。そして、上記
のようにパルス幅を短くすることにより、実施の形態１
の場合と同様の作用・効果を奏する。すなわち、最終端
のゲート走査線２′でのゲート電極に対する駆動信号の
波形鈍りによる遅延がｔ2 と、その最外端以外のゲート
走査線２での遅延のｔ1 に比べて長くても、オンからオ
フに切り換わるときに、帰線期間の信号を画素に書き込
まないようにすることができる。したがって、最終端の
表示ラインにおいて輝線化が生じることを防止すること
ができ、高品位な表示を行うことができる。
２′を幅広にすることに代えて最終端のゲート走査線
２′に重ねて遮光膜３０′を形成してある点において実
施の形態１と構造上の相違があるが、その遮光膜３０′
の形成によって、最外端以外のゲート走査線２に比べて
負荷容量が約２倍から３倍となっている。そして、上記
のようにパルス幅を短くすることにより、実施の形態１
の場合と同様の作用・効果を奏する。すなわち、最終端
のゲート走査線２′でのゲート電極に対する駆動信号の
波形鈍りによる遅延がｔ2 と、その最外端以外のゲート
走査線２での遅延のｔ1 に比べて長くても、オンからオ
フに切り換わるときに、帰線期間の信号を画素に書き込
まないようにすることができる。したがって、最終端の
表示ラインにおいて輝線化が生じることを防止すること
ができ、高品位な表示を行うことができる。
【００３９】図示は省略しているが、最外端のゲート走
査線２′が最始端（先頭）のゲート走査線２′の場合に
も、上記と同様に、その最始端のゲート走査線２′のさ
らに外側において、最始端のゲート走査線２′に重ねて
遮光膜３０′を形成してある。そして、ゲート走査線
２′におけるＴＦＴ１のゲート電極に対するオン信号の
パルス幅（オン時間）Ｐ′を最外端以外のゲート走査線
２におけるオン信号のパルス幅（オン時間）Ｐ0 よりも
短くすることにより、次段のデータ信号を書き込まない
ようにすることができる。したがって、最始端の表示ラ
インにおいて輝線化が生じることを防止することがで
き、高品位な表示を行うことができる。
査線２′が最始端（先頭）のゲート走査線２′の場合に
も、上記と同様に、その最始端のゲート走査線２′のさ
らに外側において、最始端のゲート走査線２′に重ねて
遮光膜３０′を形成してある。そして、ゲート走査線
２′におけるＴＦＴ１のゲート電極に対するオン信号の
パルス幅（オン時間）Ｐ′を最外端以外のゲート走査線
２におけるオン信号のパルス幅（オン時間）Ｐ0 よりも
短くすることにより、次段のデータ信号を書き込まない
ようにすることができる。したがって、最始端の表示ラ
インにおいて輝線化が生じることを防止することがで
き、高品位な表示を行うことができる。
【００４０】高温・高湿試験における最始端の表示ライ
ンでの輝線化発生率を、図３の場合と同様に０％にする
ことができた。
ンでの輝線化発生率を、図３の場合と同様に０％にする
ことができた。
【００４１】〔実施の形態３〕最終端または最始端のゲ
ート走査線２′におけるＴＦＴ１のゲート電極に対する
オン信号ＳON′のパルス幅（オン時間）Ｐ′を最外端以
外のゲート走査線２におけるオン信号ＳONのパルス幅
（オン時間）Ｐ0 よりも短くすると、充電不足になるこ
とがあり得る。この充電不足の課題を解決するのが、本
実施の形態３である。
ート走査線２′におけるＴＦＴ１のゲート電極に対する
オン信号ＳON′のパルス幅（オン時間）Ｐ′を最外端以
外のゲート走査線２におけるオン信号ＳONのパルス幅
（オン時間）Ｐ0 よりも短くすると、充電不足になるこ
とがあり得る。この充電不足の課題を解決するのが、本
実施の形態３である。
【００４２】実施の形態３に係るアクティブマトリクス
型液晶表示装置の構成は、実施の形態１または実施の形
態２の構成と同様であるものとする。
型液晶表示装置の構成は、実施の形態１または実施の形
態２の構成と同様であるものとする。
【００４３】図５に示すように、最外端（最終端または
最始端）のゲート走査線２′におけるＴＦＴ１のゲート
電極に対するオン信号の振幅Ｈ′を最外端以外のゲート
走査線２におけるオン信号の振幅Ｈ0 よりもｂだけ大き
くしてある。すなわち、 Ｈ′＝Ｈ0＋ｂ＞Ｈ0 としてある。ｂの値としては、数Ｖから数十Ｖである。
最始端）のゲート走査線２′におけるＴＦＴ１のゲート
電極に対するオン信号の振幅Ｈ′を最外端以外のゲート
走査線２におけるオン信号の振幅Ｈ0 よりもｂだけ大き
くしてある。すなわち、 Ｈ′＝Ｈ0＋ｂ＞Ｈ0 としてある。ｂの値としては、数Ｖから数十Ｖである。
【００４４】このように振幅Ｈ′を大きくしてあること
により、充電速度を上げ、十分に充電することができる
ので、充電不足を解消することができる。
により、充電速度を上げ、十分に充電することができる
ので、充電不足を解消することができる。
【００４５】これにより、最外端の表示ラインにおいて
輝線化が生じることを防止し、高品位な表示を行うとい
う作用・効果を確実なものとすることができる。
輝線化が生じることを防止し、高品位な表示を行うとい
う作用・効果を確実なものとすることができる。
【００４６】〔実施の形態４〕実施の形態４に係るアク
ティブマトリクス型液晶表示装置の構成は、実施の形態
１または実施の形態２の構成と同様であるものとする。
ティブマトリクス型液晶表示装置の構成は、実施の形態
１または実施の形態２の構成と同様であるものとする。
【００４７】本実施の形態４に係るアクティブマトリク
ス型液晶表示装置においては、フィールド反転において
前の段の映像信号と同じ極性の信号が書き込まれる場合
に、図６に示すように、最外端（最終端または最始端）
のゲート走査線２′でのゲート電極に対するオン信号Ｓ
ON′の立ち上がりタイミングを、最外端以外のゲート走
査線２でのゲート電極に対するオン信号ＳONの立ち上が
りタイミングよりも時間ｃだけ早く設定したものであ
る。
ス型液晶表示装置においては、フィールド反転において
前の段の映像信号と同じ極性の信号が書き込まれる場合
に、図６に示すように、最外端（最終端または最始端）
のゲート走査線２′でのゲート電極に対するオン信号Ｓ
ON′の立ち上がりタイミングを、最外端以外のゲート走
査線２でのゲート電極に対するオン信号ＳONの立ち上が
りタイミングよりも時間ｃだけ早く設定したものであ
る。
【００４８】この構成によれば、最外端のゲート走査線
２′でのソース電極に対して次の映像信号が入力される
までにオン信号ＳON′をオフにすることができる。した
がって、帰線期間の信号や２ライン目のデータ信号を最
外端（最終端または最始端）のゲート走査線２′におけ
る画素に書き込まないようにすることができる。したが
って、最外端の表示ラインにおいて輝線化が生じること
を防止することができ、高品位な表示を行うことができ
る。
２′でのソース電極に対して次の映像信号が入力される
までにオン信号ＳON′をオフにすることができる。した
がって、帰線期間の信号や２ライン目のデータ信号を最
外端（最終端または最始端）のゲート走査線２′におけ
る画素に書き込まないようにすることができる。したが
って、最外端の表示ラインにおいて輝線化が生じること
を防止することができ、高品位な表示を行うことができ
る。
【００４９】なお、最外端のゲート走査線２′でのオン
信号ＳON′の立ち上がりタイミングが１つ前のゲート走
査線２でのオン信号ＳONの鈍った立ち下がりの部分と一
部重複するが、その鈍った立ち下がり部分の電圧レベル
が十分に低いので相互干渉の問題は生じない。
信号ＳON′の立ち上がりタイミングが１つ前のゲート走
査線２でのオン信号ＳONの鈍った立ち下がりの部分と一
部重複するが、その鈍った立ち下がり部分の電圧レベル
が十分に低いので相互干渉の問題は生じない。
【００５０】
【発明の効果】本発明に係る請求項１のアクティブマト
リクス型液晶表示装置または請求項４のアクティブマト
リクス型液晶表示装置の駆動方法によれば、最外端（最
終端または最始端）の走査線に入力するオン信号のパル
ス幅を最外端以外の走査線よりも短くしてあるので、ス
イッチング素子の通電動作時の最外端の走査線での遅延
に起因して次のデータ信号を拾うといった事態の発生を
防止し、最外端（最終端または最始端）の表示ラインに
おける輝線化をなくし、高品位な表示を行うことができ
る。そして、最外端の走査線を幅広にしたり近傍に遮光
膜を配置することにより、表示領域周辺遮光膜との重な
りマージンをもたせて、表示領域周辺からの光の漏れを
確実に少なくすることができ、高品位表示の改善を一層
有効なものとできる。
リクス型液晶表示装置または請求項４のアクティブマト
リクス型液晶表示装置の駆動方法によれば、最外端（最
終端または最始端）の走査線に入力するオン信号のパル
ス幅を最外端以外の走査線よりも短くしてあるので、ス
イッチング素子の通電動作時の最外端の走査線での遅延
に起因して次のデータ信号を拾うといった事態の発生を
防止し、最外端（最終端または最始端）の表示ラインに
おける輝線化をなくし、高品位な表示を行うことができ
る。そして、最外端の走査線を幅広にしたり近傍に遮光
膜を配置することにより、表示領域周辺遮光膜との重な
りマージンをもたせて、表示領域周辺からの光の漏れを
確実に少なくすることができ、高品位表示の改善を一層
有効なものとできる。
【００５１】本発明に係る請求項２のアクティブマトリ
クス型液晶表示装置または請求項５のアクティブマトリ
クス型液晶表示装置の駆動方法によれば、最外端の走査
線に対するオン信号のパルス幅について最外端以外の走
査線に対するオン信号よりも短くする割合として、約１
０〜２０％程度短く設定するもので、充電不足を確実に
回避しながら、上記の輝線化の発生を確実に防止するこ
とができる。
クス型液晶表示装置または請求項５のアクティブマトリ
クス型液晶表示装置の駆動方法によれば、最外端の走査
線に対するオン信号のパルス幅について最外端以外の走
査線に対するオン信号よりも短くする割合として、約１
０〜２０％程度短く設定するもので、充電不足を確実に
回避しながら、上記の輝線化の発生を確実に防止するこ
とができる。
【００５２】本発明に係る請求項３のアクティブマトリ
クス型液晶表示装置または請求項５のアクティブマトリ
クス型液晶表示装置の駆動方法によれば、最外端（最終
端または最始端）の走査線に対するオン信号を最外端以
外の走査線に対するオン信号よりも高いレベルに設定す
るので、充電速度を上げて十分に充電することができる
ので、充電不足を解消することができ、最外端の表示ラ
インにおいて輝線化が生じることを防止し、高品位な表
示を行うという作用・効果を確実なものとすることがで
きる。
クス型液晶表示装置または請求項５のアクティブマトリ
クス型液晶表示装置の駆動方法によれば、最外端（最終
端または最始端）の走査線に対するオン信号を最外端以
外の走査線に対するオン信号よりも高いレベルに設定す
るので、充電速度を上げて十分に充電することができる
ので、充電不足を解消することができ、最外端の表示ラ
インにおいて輝線化が生じることを防止し、高品位な表
示を行うという作用・効果を確実なものとすることがで
きる。
【図１】本発明の実施の形態１に係るアクティブマトリ
クス型液晶表示装置の１画素部分の構成を拡大して示す
平面図である。
クス型液晶表示装置の１画素部分の構成を拡大して示す
平面図である。
【図２】実施の形態１における駆動方法についての動作
説明に供する波形図である。
説明に供する波形図である。
【図３】アクティブマトリクス型液晶表示装置を高温・
高湿試験における最終端の表示ラインでの輝線化発生率
を、本発明の実施の形態の発明品と従来品とで比較して
示すものである。
高湿試験における最終端の表示ラインでの輝線化発生率
を、本発明の実施の形態の発明品と従来品とで比較して
示すものである。
【図４】本発明の実施の形態２に係るアクティブマトリ
クス型液晶表示装置の１画素部分の構成を拡大して示す
平面図である。
クス型液晶表示装置の１画素部分の構成を拡大して示す
平面図である。
【図５】実施の形態３における駆動方法についての動作
説明に供する波形図である。
説明に供する波形図である。
【図６】実施の形態４における駆動方法についての動作
説明に供する波形図である。
説明に供する波形図である。
【図７】従来の、スイッチング素子として薄膜トランジ
スタ（ＴＦＴ）を用いて作製されたアクティブマトリク
ス型液晶表示装置の等価回路の一例を示す回路図であ
る。
スタ（ＴＦＴ）を用いて作製されたアクティブマトリク
ス型液晶表示装置の等価回路の一例を示す回路図であ
る。
【図８】従来の技術に係るアクティブマトリクス型液晶
表示装置の１画素部分の構成を拡大して示す平面図であ
る。
表示装置の１画素部分の構成を拡大して示す平面図であ
る。
【図９】従来の技術に係るアクティブマトリクス型液晶
表示装置の全体の概略構成を示す平面図である。
表示装置の全体の概略構成を示す平面図である。
【図１０】従来の技術における駆動方法についての動作
説明に供する波形図である。
説明に供する波形図である。
１……ＴＦＴ（薄膜トランジスタ） ２……最外端以外のゲート走査線 ２′…最外端のゲート走査線 ３……ソース信号線 ４……共通配線 ５……接続線 ６……画素電極 ７……コンタクトホール １８……対向電極 ３０′…遮光膜 Ｃlc……液晶素子 Ｃｓ……負荷容量 ＳON′…最外端のゲート走査線のゲート電極に対するオ
ン信号 ＳON……最外端以外のゲート走査線のゲート電極に対す
るオン信号 Ｐ′……最外端のゲート走査線におけるオン時間 Ｐ0 ……最外端以外のゲート走査線におけるオン時間 ａ……短くした時間幅 ｂ……大きくした振幅
ン信号 ＳON……最外端以外のゲート走査線のゲート電極に対す
るオン信号 Ｐ′……最外端のゲート走査線におけるオン時間 Ｐ0 ……最外端以外のゲート走査線におけるオン時間 ａ……短くした時間幅 ｂ……大きくした振幅
フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (5)
- 【請求項１】 走査線と信号線の交差部近傍にスイッチ
ング素子が配置され、そのスイッチング素子に接続され
た画素電極を有するアクティブマトリクス基板と、これ
に微小間隔を隔てて対向する対向基板と、前記両基板の
間に封入された液晶層とを備えたアクティブマトリクス
型液晶表示装置において、最終端と最始端とのうち少な
くともいずれか一方の最外端の走査線の負荷容量が最外
端以外の走査線よりも大きく、その最外端の走査線には
最外端以外の走査線に入力されるオン信号よりもパルス
幅の短いオン信号を入力させるように構成してあること
を特徴とするアクティブマトリクス型液晶表示装置。 - 【請求項２】 最外端の走査線に対するオン信号のパル
ス幅について最外端以外の走査線に対するオン信号より
も短くする割合として、約１０〜２０％程度短く設定し
てあることを特徴とする請求項１に記載のアクティブマ
トリクス型液晶表示装置。 - 【請求項３】 最外端の走査線に対するオン信号を最外
端以外の走査線に対するオン信号よりも高いレベルに設
定してあることを特徴とする請求項１または請求項２に
記載のアクティブマトリクス型液晶表示装置。 - 【請求項４】 最終端と最始端とのうち少なくともいず
れか一方の最外端の走査線の負荷容量が最外端以外の走
査線よりも大きくなっているアクティブマトリクス型液
晶表示装置において、その最外端の走査線に対して入力
するオン信号として、最外端以外の走査線に入力するオ
ン信号よりもパルス幅の短いオン信号を入力することを
特徴とするアクティブマトリクス型液晶表示装置の駆動
方法。 - 【請求項５】 請求項２または請求項３のように構成さ
れたアクティブマトリクス型液晶表示装置に対して請求
項４に記載の駆動方法を適用することを特徴とするアク
ティブマトリクス型液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19228497A JP3338849B2 (ja) | 1997-07-17 | 1997-07-17 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19228497A JP3338849B2 (ja) | 1997-07-17 | 1997-07-17 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1138937A true JPH1138937A (ja) | 1999-02-12 |
| JP3338849B2 JP3338849B2 (ja) | 2002-10-28 |
Family
ID=16288727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19228497A Expired - Fee Related JP3338849B2 (ja) | 1997-07-17 | 1997-07-17 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3338849B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2339952A (en) * | 1998-06-27 | 2000-02-09 | Lg Electronics Inc | Method and apparatus for driving a LCD |
| KR100493823B1 (ko) * | 2002-11-29 | 2005-06-08 | 학교법인 한양학원 | 대면적 고해상도 액정표시장치의 구동방법 |
| US7067952B2 (en) * | 2001-03-02 | 2006-06-27 | Encap Motor Corporation | Stator assembly made from a molded web of core segments and motor using same |
| KR100955377B1 (ko) * | 2003-06-30 | 2010-04-29 | 엘지디스플레이 주식회사 | 액정 표시 패널의 구동방법 |
| US9140265B2 (en) | 2011-03-17 | 2015-09-22 | Johnson Electric S.A. | Blower |
-
1997
- 1997-07-17 JP JP19228497A patent/JP3338849B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2339952A (en) * | 1998-06-27 | 2000-02-09 | Lg Electronics Inc | Method and apparatus for driving a LCD |
| GB2339952B (en) * | 1998-06-27 | 2000-11-08 | Lg Electronics Inc | Method of driving liquid crystal panel and apparatus thereof |
| US7164405B1 (en) | 1998-06-27 | 2007-01-16 | Lg.Philips Lcd Co., Ltd. | Method of driving liquid crystal panel and apparatus |
| US7067952B2 (en) * | 2001-03-02 | 2006-06-27 | Encap Motor Corporation | Stator assembly made from a molded web of core segments and motor using same |
| KR100493823B1 (ko) * | 2002-11-29 | 2005-06-08 | 학교법인 한양학원 | 대면적 고해상도 액정표시장치의 구동방법 |
| KR100955377B1 (ko) * | 2003-06-30 | 2010-04-29 | 엘지디스플레이 주식회사 | 액정 표시 패널의 구동방법 |
| US9140265B2 (en) | 2011-03-17 | 2015-09-22 | Johnson Electric S.A. | Blower |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3338849B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734444B2 (ja) | 液晶表示装置 | |
| JP4812837B2 (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| KR100283346B1 (ko) | 디스플레이 장치 및 구동 방법 | |
| JP3037886B2 (ja) | 液晶表示装置の駆動方法 | |
| JP4823312B2 (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| JP3163637B2 (ja) | 液晶表示装置の駆動方法 | |
| US8107032B2 (en) | Active matrix substrate and display device having the same | |
| JP3594131B2 (ja) | 画像表示装置 | |
| JPH10206822A (ja) | 電圧印加駆動方式 | |
| KR20070110166A (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| JP2959509B2 (ja) | 液晶表示装置 | |
| JP2001188217A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法 | |
| US6891521B2 (en) | Driving method for a liquid crystal display device and driving circuits thereof | |
| JP3338849B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| US6806935B2 (en) | In-plane switching mode liquid crystal display device having common lines crossing gate links | |
| JP2002303881A (ja) | 電極基板、表示パネル及びそのリペア方法 | |
| JP3223805B2 (ja) | 順スタガード型薄膜トランジスタ | |
| JP3322948B2 (ja) | 表示装置用アレイ基板及び液晶表示装置 | |
| JP2654259B2 (ja) | アクティブマトリクス表示装置 | |
| JPH04265943A (ja) | アクティブマトリクス表示装置 | |
| KR20060029101A (ko) | 박막 트랜지스터 어레이 기판 | |
| JP2882275B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2961786B2 (ja) | 液晶表示装置 | |
| JPH07122720B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080816 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100816 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110816 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120816 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |