KR100230793B1 - 엘씨디의구동방식 - Google Patents

엘씨디의구동방식 Download PDF

Info

Publication number
KR100230793B1
KR100230793B1 KR1019950022833A KR19950022833A KR100230793B1 KR 100230793 B1 KR100230793 B1 KR 100230793B1 KR 1019950022833 A KR1019950022833 A KR 1019950022833A KR 19950022833 A KR19950022833 A KR 19950022833A KR 100230793 B1 KR100230793 B1 KR 100230793B1
Authority
KR
South Korea
Prior art keywords
gate line
lcd
voltage
driving method
liquid crystal
Prior art date
Application number
KR1019950022833A
Other languages
English (en)
Other versions
KR970007451A (ko
Inventor
권오경
이광호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019950022833A priority Critical patent/KR100230793B1/ko
Priority to US08/582,262 priority patent/US5841415A/en
Priority to JP92896A priority patent/JP3140358B2/ja
Publication of KR970007451A publication Critical patent/KR970007451A/ko
Application granted granted Critical
Publication of KR100230793B1 publication Critical patent/KR100230793B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 엘씨디의 구동 방식에 관한 것으로, 에이엠엘씨디의 판넬이 대형화되고 고개구율이 요구됨에 따라, 더욱 심각한 문제점으로 대두되고 있는 게이트 라인의 RC 지연에 의한 화질의 저하를 방지하기 위하여, 트랜지스터들이 포함된 유리 기판 및 컬러 필터들이 포함된 유리 기판 사이에 배치된 공통 전극들을 복수개의 분할 전극 으로 분할하고, 게이트 라인 드라이버로부터 떨어진 거리에 따라 서로 다른 보상 전압을 상기 각각의 분할 전극들에 각각 인가하여, 게이트 라인의 RC 지연에 의한 픽셀 전압의 오차를 보상할 수 있도록 한다.

Description

엘씨디의 구동 방식
제1도의 (a) 및 (b)는 종래의 박막 트랜지스터-엘씨디의 구성도 및 상기 엘씨디에 포함된 엘씨디 픽셀의 단면도.
제2도는 제1도의 엘씨디 픽셀에 대한 등가회로도.
제3도는 펄스 구동 방식인 경우, 제2도의 게이트 라인, 데이터 라인에 인가되는 신호 및 각 노드에 나타나는 신호의 파형도로서, (a)는 제2도의 게이트 라인(5a)에 인가되는 신호의 파형도, (b)는 제2도의 게이트 라인(5b)에 인가되는 신호의 파형도, (c)는 제2도의 데이터 라인(6a)에 인가되는 신호의 파형도, (d)는 제2도의 각 노드에 나타나는 신호의 파형도.
제4도는 용량 구동 방식인 경우, 제2도의 게이트 라인에 인가되는 신호의 파형도로서, (a)는 제2n-1 게이트 라인에 인가되는 신호의 파형도, (b)는 제2n 게이트 라인에 인가되는 신호의 파형도, (c)는 제2n+1 게이트 라인에 인가되는 신호의 파형도.
제5도는 펄스 구동 방식에 있어서, 게이트 라인에 인가된 신호의 하강 시간이 3 μsec일 경우를 기준으로 하여, 스토리지 캐패시터의 용량 및 기생 용량의 크기에 따라 측정된 픽셀 전압을 나타낸 그래프.
제6도는 액정에 인가된 전압에 따라, 30℃ 및 60℃의 온도에서 측정된 액정의 투과도를 나타낸 그래프.
제7도는 용량 구동 방식에 있어서, 게이트 라인에 인가된 신호의 하강 시간이 3 μsec일 경우를 기준으로 하여, 스토리지 캐패시터의 용량 및 기생 용량의 크기에 따라 측정된 픽셀 전압을 나타낸 그래프.
제8도는 본 발명에 의한 엘씨디 판넬의 구조도.
제9도는 본 발명에 용량 구동 방식이 사용될 경우, OV의 비디오 신호를 기준으로 하여, 게이트 라인에 인가된 신호의 하강 시간에 따라 측정된 픽셀 전압을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 제어부 2,28,30 : 유리 기판
3 : 게이트 드라이버 4 : 데이터 드라이버
5,5a,5b : 게이트 라인 6,6a,6b : 데이터 라인
7 : 엘씨디 픽셀 어레이 8 : 스토리지 캐패시터
9 : 액정 캐패시터 10 : 박막 트랜지스터
11 : 공통 전극 노드 25 : 기생 캐패시터
29 : 분할 전극
본 발명은 엘씨디(Liquid Crystal Display : 이하, 엘씨디로 칭한다)의 구동 방식에 관한 것으로, 특히 액정 캐패시터와 연결된 공통 전극들을 복수개의 분할 전극들로 분할하고, 서로 다른 보상 전압이 상기 각각의 분할 전극들에 각각 인가되도록 하여, 게이트 라인(gate line)에서 발생되는 RC지연에 의한 화질의 저하를 방지하는 데 적합한 엘씨디의 구동 방식에 관한 것이다.
종래의 박막 트랜지스터(Thin Film Transistor)-엘씨디는 제1도의 (a)에 도시된 바와 같이, 제어신호를 유리 기판(2) 내부로 출력하는 제어부(1)와, 그 제어부(1)의 출력 신호에 따라, 게이트 라인 선택 신호를 게이트 라인(5)에 인가하는 게이트 드라이버(gate driver)(3)와, 상기 제어부(1)의 출력 신호에 따라, 비디오(video) 신호를 데이터 라인(6)에 인가하는 데이타 드라이버(4)와, 상기 게이트 드라이버(3)의 출력 신호에 의해 구동되어, 상기 데이터 드라이버(4)로 부터 출력된 비디오 신호를 충전하는 엘씨디 픽셀 어레이(pixel array)(7)로 구성된다.
상기 엘씨디 픽셀 어레이(pixel array)(7)는 복수개의 엘씨디 픽셀들로 구성되고, 상기 엘씨디 픽셀은 게이트가 게이트 라인(5)에 연결되고, 드레인이 데이터 라인(6)에 연결된 박막 트랜지스터(10)와, 일측이 상기 박막 트랜지스터(10)의 소스에 연결되고, 타측이 공통 전극 노드(11)에 연결된 스토리지(storage) 캐패시터(8) 및 액정 캐패시터(9)로 구성된다.
그리고, 단면도에 의한 상기 엘씨디 픽셀은 제1도의 (b)에 도시된 바와 같이, 백 라이트(back light)(12)가 순차적으로 통과되는 편광 막(13), 나트륨 장벽막(14), 유리 기판(2), 나트륨 장벽 막(14), 게이트 절연체(16), 박막 트랜지스터(10)와 연결된 투명 공통 전극(21), 오리엔테이션(orientation) 막(18), 액정(19)으로 채워진 스페이스(spacer)(20), 오리엔테이션 막(18), 투명 공통 전극(21), 컬러필터 오버코트(color filter overcoat)(22), 컬러 필터(23), 상기 박막 트랜지스터(10)를 통과한 빛을 차단하는 블랙 매트릭스(black matrix)(24), 나트륨 장벽 막(14), 유리 기판(2), 나트륨 장벽 막(14) 및 원하는 화상이 나타나는 편광 막(13)으로 구성된다.
또한, 제2도에 도시된 바와 같이, 상기 박막 트랜지스터(10)의 소스와 게이트 사이에 존재하는 기생(parasitic) 용량이 감안된, 상기 엘씨디 픽셀에 대한 등가회로는 인접한 두 게이트 라인(5a),(5b) 및 데이터 라인(6a),(6b)과, 상기 엘씨디 픽셀과 동일하게 연결된 박막 트랜지스터(10), 스토리지 캐패시터(8) 및 액정 캐패시터(9)와, 일측이 노드(27)에 연결되고, 타측이 상기 게이트 라인(5b)과 연결된 기생 캐패시터(25)로 구성된다.
여기서, 상기 스토리지 캐패시터(8)는 상기 액정 캐패시터(9)에 충전된 전압을 유지하기 위한 것이고, 상기 공통 전극 노드(11)에 연결되거나 전단의 게이트 라인(5a)에 연결될 수도 있다.
이와 같이 구성된 종래의 박막 트랜지스터-엘씨디의 작용을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도에 도시된 바와 같은 종래의 박막 트랜지스터-엘씨디는 에이엠(AM : Active Matrix) 엘씨디로서, 펄스(pulse) 구동 방식 및 용량(capacitively coupled) 구동 방식에 의해 구동된다.
먼저, 제3도를 참조하여 상기 펄스 구동 방식을 설명하면, 제3도의 (a)에 도시된 바와 같은 신호가 게이트 드라이버(3)에 의해 게이트 라인(5a)에 인가되고, 제3도의 (b)에 도시된 바와 같은 신호가 게이트 라인(5b)에 인가된다.
따라서, 상기 게이트 라인(5b)에 인가되는 하이 레벨의 펄스 신호에 의해 박막 트랜지스터(10)는 턴-온(turn-on)되고, 제3도의 (c)에 도시된 바와 같은 비디오 신호들이 데이터 라인(6a)을 거쳐서 스토리지 캐패시터(8) 및 액정 캐패시터(9)에 충전되며, 충전된 전압의 레벨에 의해서 해당되는 엘씨디 픽셀의 밝기가 결정된다. 즉, 데이터 스토리지 노드(27)와 공통 전극 노드(11) 사이에 인가된 전압에 의하여 액정 분자의 정렬 방향이 바뀌고, 백 라이트(12)가 상기 액정 분자를 통과한 정도에 따라 엘씨디 판넬(panel)의 표면에 화상이 표시된다.
그런데, 제3도의 (b)에 도시된 바와 같이 하이 레벨의 펄스 신호가 상기 게이트 라인(5b)에 인가되고, 제3도의 (c)에 도시된 바와 같은 하이 레벨의 비디오 신호가 상기 데이터 라인(6a)에 인가될 경우, 제3도의 (d)에 도시된 바와 같이, 공통 전극 노드(11)에 나타나는 전압의 레벨은 일정하게 유지되고, 상기 데이터 스토리지 노드(27)에 나타나는 전압의 레벨은 증가된다. 이어서, 상기 게이트 라인(5b)에 인가된 신호가 하이 레벨에서 로우 레벨로 천이될 때, 상기 박막 트랜지스터(10)의 소스와 게이트 사이에 존재하는 기생 캐패시터(25)의 기생 용량에 의하여 상기 데이터 스토리지 노드(27)의 전압은 일정한 전압(dVP)만큼 강하된다.
또한, 하이 레벨의 신호가 상기 게이트 라인(5b)에 인가되고, 로우 레벨의 비디오 신호가 상기 데이터 라인(6a)에 인가될 경우, 상기 데이터 스토리지 노드(27)에 나타나는 전압의 레벨은 감소한다. 이어서, 상기 게이트 라인(5b)에 인가된 신호가 하이 레벨에서 로우 레벨로 천이될 때, 상기 데이터 스토리지 노드(27)의 전압은 상기와 마찬가지로 일정한 전압(dVP)만큼 강하된다.
이에 따라, 강하된 전압(dVP)에 의하여 액정에 직류 성분의 전압이 인가되어, 화상의 화질이 악화되는데, 이러한 문제점을 해결하기 위하여 상기 전압(dVP)만큼 보상된 비디오 신호가 상기 데이터 라인(6a)에 인가되고, 소정의 전압(dVP/2)만큼 보상된 신호가 상기 공통 전극 노드(11)에 인가되는 방법이 사용된다.
한편, 상기 용량 구동 방식은 1990년 일본의 마쓰시다(Matsushita)사에 의해 처음으로 제안되었고, 1992년 마쓰시다사에 의해 개량되었으나, 상기 용량 구동 방식에 의해 구동되는 고밀도 집적 회로(Large-Scale Integration)는 아직 상용화되지 않고 있다.
상기 용량 구동 방식에서는 스토리지 캐패시터(8)의 일측이 노드(27)에 연결되고, 타측은 게이트 라인(5a)에 연결되는데, 이와 같이 연결되면 픽셀의 개구율(aperture ratio)은 증가되는 장점이 있으나, 게이트 라인(5a),(5b)들의 전체적인 캐패시턴스가 증가된다는 단점이 있게 된다.
제4도를 참조하여 상기 용량 구동 방식을 설명하면, 박막 트랜지스터(10)의 게이트 및 소스사이에 존재하는 기생 용량에 의해서 하강되는 전압(dVP)을 방지하기 위하여, 제4도에 도시된 바와 같은 파형의 신호가 사용된다.
즉, 제4도의 (a)에 도시된 바와 같은 신호가 게이트 라인(5)들 중에서 제2n-1 게이트 라인에, 제4도의 (b)에 도시된 바와 같은 신호가 제2n 게이트 라인에, 제4도의 (c)에 도시된 바와 같은 신호가 제2n+1 게이트 라인에 각각 인가된다. 예를 들어, 제4도의 (a)에 도시된 바와 같은 신호가 게이트 라인(5a)에 인가되면, 제4도의 (b)에 도시된 바와 같은 신호가 게이트 라인(5b)에 인가된다.
따라서, 홀수 번째의 게이트 라인에 인가되는 신호가 하이 레벨에서 로우 레벨로 천이되면, 짝수 번째의 게이트 라인에 인가되는 신호는 로우 레벨에서 하이 레벨로 천이되어, 픽셀에 포함된 액정 캐패시터에 충전된 전압이 하강되지 않게 된다.
그러나, 상기 펄스 구동 방식 및 용량 구동 방식이 사용되면, 기생 용량에 의해서 하강되는 전압은 보상될 수 있지만, 게이트 라인의 알씨(RC: 이하, RC라 칭한다.) 지연에 의하여 게이트 라인에 인가된 펄스 신호가 왜곡(distortion)되어, 액정 캐패시터에 충전된 픽셀 전압의 레벨이 변화되는 문제점은 해결되지 못한다.
즉, 레이트 라인에 인가된 펄스 신호는 RC 지연에 의해 지연되므로, 한 게이트 라인과 연결된 박막 트랜지스터들의 위치에 따라, 상기 게이트 라인에 인가된 펄스 신호의 하강 시간이 다르게 된다. 따라서, 비디오 신호가 액정 캐패시터에 다르게 전달되고, 상기 액정 캐패시터에 충전된 픽셀 전압의 레벨이 달라지게 되어, 화질의 균일성(uniformity)이 나빠지는 문제점이 있다.
이와 같은 문제점을 제5도, 제6도 및 제7도를 참조하여, 좀더 구체적으로 설명하면 다음과 같다.
제5도를 참조하면, 펄스 구동 방식이 사용될 경우, 픽셀 전압의 레벨은 게이트 드라이버와 가장 가까운 곳 및 가장 먼 곳에 위치한 액정 캐패시터에 충전된 전압에 대한 상대적인 값이고, 스토리지 캐패시터의 용량(Cstg)의 크기가 크고, 기생 용량(Cov)의 크기가 작을수록 작게 측정된다. 또한, 상기 픽셀 전압의 레벨은 게이트 라인에 인가된 신호의 하강 시간이 3 μsec일 때의 픽셀 전압의 오차를 공통 전극 노드에 인가된 전압으로써 보상한 후의 값이다.
예를 들어, 상기 용량(Cstg)의 크기가 1.0pF이고, 상기 용량(Cov)의 크기가 0.04 pF인 경우, 상기 가까운 곳 및 상기 먼 곳에 위치한 액정 캐패시터에 충전된 픽셀 전압의 오차는 약 0.3 V가 된다.
제6도를 참조하면, 티엔(Twisted Nematic) 액정에 인가된 전압에 따른 액정의 투과도가 표시되어 있다. 즉, 액정의 온도가 30℃ 및 60℃일때의 투과도를 나타낸 그래프는 액정에 인가된 전압이 1.5 V 내지 2.0 V인 범위에서 천이된다.
따라서, 상기 0.3 V의 오차 전압도 화질에 큰 영향을 줄 수 있고, 우수한 화질을 얻기위하여 상기 오차 전압은 어떠한 방법으로든 보상되어야 한다.
한편, 제7도를 참조하면, 용량 구동 방식이 사용될 경우 펄스 구동 방식이 사용될 경우와 마찬가지로, 게이트 라인에 연결된 박막 트랜지스터들의 위치에 따라 액정 캐패시터에 충전된 픽셀 전압의 레벨에 있어서 큰 오차가 존재함을 알 수 있다.
여기서, 상기 스토리지 캐패시터의 용량(Cstg)의 크기가 증가되면 개구율이 적어지기 때문에, 상기 오차 전압을 줄이기 위하여 상기 용량(Cstg)의 크기가 단순히 증가될 수만은 없는 문제점이 존재한다.
또한, 상기 오차 전압을 측정하여, 그 측정된 오차 전압이 보상될 수 있을 정도로 비디오 신호를 변환시키는 알고리즘이 데이터 드라이버에 장착되면, 상기 오차 전압이 보상될 수도 있다. 그러나, 상기 오차 전압은 판넬의 구조, 박막 트랜지스터 소자의 구조, 게이트 라인에 인가되는 신호의 크기 등과 같은 많은 변수들의 함수이기 때문에, 상기 알고리즘의 개발은 어려운 일이다.
따라서, 본 발명의 목적은 엘씨디 판넬의 내부에 포함된 게이트 라인(gate line)에서 발생되는 RC 지연에 의한 화질의 저하를 방지하는 데 적합한 엘씨디의 구동 방식을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명은 트랜지스터들이 포함된 유리 기판 및 컬러 필터들이 포함된 유리 기판 사이에 배치된 공통 전극들을 게이트라인 수직 방향으로 복수개의 분할 전극으로 분할하고, 게이트 라인 드라이버로부터 떨어진 거리에 따라 서로 다른 보상 전압을 상기 각각의 분할 전극들에 각각 인가하여, 게이트 라인의 RC 지연에 의한 픽셀 전압의 오차를 보상하는 것을 특징으로 한다.
또한, 본 발명은 상기 복수개의 분할 전극은 상기 공통 전극들이 게이트 드라이버와 연결된 게이트 라인에 대하여 수직으로 분할되거나, 판넬 내부에 포함된 픽셀 어레이의 모양에 따라, 불규칙적으로 분할된 것을 특징으로 한다.
본 발명에 의한 엘씨디의 구동 방식을 제8도 및 제9도를 참조하여 설명하면 다음과 같다.
본 발명에 의한 엘씨디의 구동 방식이 사용되는 엘씨디 판넬은 제8도에 도시된 바와 같이, 박막 트랜지스터들이 포함된 유리 기판(28) 및 컬러 필터들이 포함된 유리 기판(30) 사이에 복수개의 분할 전극(29)들이 배치된 구조를 갖고, 상기 복수개의 분할 전극(29)들은 공통 전극들(미도시)이 게이트 라인(미도시)에 대하여 수직으로 분할되어 구성된다.
본 발명에 의한 엘씨디의 구동 방식에 있어서는, 게이트 라인의 RC 지연에 의하여 게이트 드라이버에 가까운 쪽과 먼 쪽에 위치한 박막 트랜지스터들에 인가된 펄스 신호의 차이에 따라, 상기 박막 트랜지스터들과 연결된 액정 캐패시터들에 인가된 비디오 신호의 오차가 측정되고, 그 측정된 오차를 고려하여 상기 공통 전극들이 복수개의 분할 전극(29)들로 구분되며, 서로 다른 보상 전압이 상기 분할 전극(29)들에 인가됨으로써, 상기 오차가 보상되도록 한다.
예를 들어, 상기 공통 전극 노드들이 10개의 분할 전극들로 구분되고, 용량 구동 방식에 의한 서로 다른 보상전압이 상기 분할 전극들에 각각 인가될 경우, 제9도에 도시된 바와 같이, 게이트 드라이버에 가까운 쪽과 먼 쪽에 위치한 액정 캐패시터에 충전된 픽셀 전압의 오차가 40 mV 이하로 나타난다.
여기서, 스토리지 캐패시터의 용량은 1.0 pF이고, 기생 용량은 0.04 pF이라고 가정되었다.
또한, 본 발명에 펄스 구동 방식이 사용될 경우도 상기와 마찬가지로 픽셀 전압의 오차가 7 내지 8배 이상 줄어진다는 사실이 시뮬레이션(simulation)에 의해 확인되었다.
한편, 엘씨디 판넬의 내부에 포함된 픽셀 어레이는 제작자의 목적에 맞게 여러 가지의 형태를 가질 수 있으므로, 측정된 픽셀 전압의 오차에 따라 공통 전극들은 불규칙적으로 분할되어, 서로 다른 보상 전압이 분할 전극들에 인가될 수도 있다.
상기에서 설명된 바와 같이, 본 발명에 의한 엘씨디의 구동 방식에 있어서, 액정 캐패시터와 연결된 공통 전극 노드들이 게이트 라인에 대하여 수직으로 분할되고, 복수개의 분할 전극에 대하여 게이트 라인 드라이버로부터 떨어진 거리에 따라 각각 서로 다른 보상 전압이 인가됨으로써, 게이트 라인의 RC 지연에 의해 발생되는 픽셀 전압의 오차가 감소되어, 엘씨디 판넬의 화질이 개선되는 효과가 존재한다.

Claims (2)

  1. (2회 정정) 엘씨디 판넬에 있어서, 트랜지스터들이 포함된 유리 기판 및 컬러 필터들이 포함된 유리 기판 사이에 배치된 공통 전극들을 게이트 드라이버와 연결된 게이트 라인에 대하여 수직방향으로 복수개의 분할 전극으로 분할하고, 게이트 라인 드라이버로부터 떨어진 거리에 따라 서로 다른 보상 전압을 상기 각각의 분할 전극들에 각각 인가하여, 게이트 라인의 알씨(RC) 지연에 의한 픽셀 전압의 오차를 보상하는 것을 특징으로 하는 엘씨디의 구동 방식.
  2. (정정) 제1항에 있어서, 상기 복수개의 분할 전극들은 상기 공통 전극들이 상기 판넬 내부에 포함된 픽셀 어레이의 모양에 따라, 불규칙적으로 분할된 것을 특징으로 하는 엘씨디의 구동 방식.
KR1019950022833A 1995-07-28 1995-07-28 엘씨디의구동방식 KR100230793B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950022833A KR100230793B1 (ko) 1995-07-28 1995-07-28 엘씨디의구동방식
US08/582,262 US5841415A (en) 1995-07-28 1996-01-03 Method and device for driving an LCD to compensate for RC delay
JP92896A JP3140358B2 (ja) 1995-07-28 1996-01-08 Ｌｃｄ駆動方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022833A KR100230793B1 (ko) 1995-07-28 1995-07-28 엘씨디의구동방식

Publications (2)

Publication Number Publication Date
KR970007451A KR970007451A (ko) 1997-02-21
KR100230793B1 true KR100230793B1 (ko) 1999-11-15

Family

ID=19421999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022833A KR100230793B1 (ko) 1995-07-28 1995-07-28 엘씨디의구동방식

Country Status (3)

Country Link
US (1) US5841415A (ko)
JP (1) JP3140358B2 (ko)
KR (1) KR100230793B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499581B1 (ko) * 2002-09-26 2005-07-05 엘지.필립스 엘시디 주식회사 피모스소자 안정화를 위한 바이어스 인가장치
KR100481211B1 (ko) * 1997-05-10 2005-07-25 엘지.필립스 엘시디 주식회사 액정판넬구동방법및장치
KR100878232B1 (ko) * 2002-04-26 2009-01-13 삼성전자주식회사 킥백 전압을 보상하기 위한 액정 표시 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020870A (en) * 1995-12-28 2000-02-01 Advanced Display Inc. Liquid crystal display apparatus and driving method therefor
AU2317597A (en) * 1996-02-27 1997-09-16 Penn State Research Foundation, The Method and system for the reduction of off-state current in field-effect transistors
TW495523B (en) * 1997-03-13 2002-07-21 Mitsui Chemicals Inc Polyester stretch blow bottle and production thereof
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
KR20000003747A (ko) * 1998-06-29 2000-01-25 김영환 액정표시소자
KR20010004574A (ko) * 1999-06-29 2001-01-15 김영환 박막 트랜지스터 액정표시소자의 화소전류 보상방법
KR100734927B1 (ko) * 1999-12-27 2007-07-03 엘지.필립스 엘시디 주식회사 액정표시장치
JP2002207463A (ja) * 2000-11-13 2002-07-26 Mitsubishi Electric Corp 液晶表示装置
KR100796787B1 (ko) * 2001-01-04 2008-01-22 삼성전자주식회사 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법
KR100785160B1 (ko) * 2001-04-03 2007-12-11 비오이 하이디스 테크놀로지 주식회사 플리커 방지용 액정표시장치
KR100934973B1 (ko) * 2002-12-14 2010-01-06 삼성전자주식회사 액정표시장치
KR100683403B1 (ko) * 2005-05-31 2007-02-15 엘지.필립스 엘시디 주식회사 유기전계발광소자 및 그 제조 방법
CN104965621B (zh) 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
US8243027B2 (en) * 2006-06-09 2012-08-14 Apple Inc. Touch screen liquid crystal display
KR20110058895A (ko) 2006-06-09 2011-06-01 애플 인크. 터치 스크린 액정 디스플레이
TWI340943B (en) * 2006-09-29 2011-04-21 Chimei Innolux Corp Liquid crystal panel and driving circuit of the same
US8493330B2 (en) 2007-01-03 2013-07-23 Apple Inc. Individual channel phase delay scheme
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
JP2009282332A (ja) * 2008-05-22 2009-12-03 Sharp Corp 液晶表示装置
US8804056B2 (en) * 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2016780B (en) * 1978-02-08 1982-04-28 Sharp Kk Type liquid crystal display
FR2590394B1 (fr) * 1985-11-15 1987-12-18 Thomson Csf Ecran de visualisation electro-optique a transistors de commande
JPH02111920A (ja) * 1988-10-21 1990-04-24 Toppan Printing Co Ltd 液晶表示装置
JPH02135420A (ja) * 1988-11-17 1990-05-24 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2568659B2 (ja) * 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
JPH0363623A (ja) * 1989-08-01 1991-03-19 Casio Comput Co Ltd 液晶表示装置の駆動方法
JP2948682B2 (ja) * 1991-06-10 1999-09-13 シャープ株式会社 表示装置の駆動回路
DE69333323T2 (de) * 1992-09-18 2004-09-16 Hitachi, Ltd. Flüssigkristall-Anzeigevorrichtung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481211B1 (ko) * 1997-05-10 2005-07-25 엘지.필립스 엘시디 주식회사 액정판넬구동방법및장치
KR100878232B1 (ko) * 2002-04-26 2009-01-13 삼성전자주식회사 킥백 전압을 보상하기 위한 액정 표시 장치
KR100499581B1 (ko) * 2002-09-26 2005-07-05 엘지.필립스 엘시디 주식회사 피모스소자 안정화를 위한 바이어스 인가장치

Also Published As

Publication number Publication date
US5841415A (en) 1998-11-24
JP3140358B2 (ja) 2001-03-05
KR970007451A (ko) 1997-02-21
JPH0943572A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
KR100230793B1 (ko) 엘씨디의구동방식
US7916108B2 (en) Liquid crystal display panel with color washout improvement and applications of same
US8362995B2 (en) Liquid crystal display
US5923310A (en) Liquid crystal display devices with increased viewing angle capability and methods of operating same
US8207921B2 (en) Liquid crystal display panel and driving method for liquid crystal display panel
US8031287B2 (en) Display panel and liquid crystal display including the same
US8866713B2 (en) Liquid crystal display device
KR100738176B1 (ko) 표시 장치
US20090102824A1 (en) Active matrix substrate and display device using the same
US8643578B2 (en) Method of driving a display panel and display apparatus having the display panel
KR20050003813A (ko) 횡전계 방식 액정 표시 장치의 구동방법
KR20050004661A (ko) 횡전계 방식 액정 표시 장치의 구동방법
JP3127640B2 (ja) アクティブマトリクス型液晶表示装置
JPH06148596A (ja) アクティブマトリクス型液晶表示装置
KR20040021384A (ko) 액정표시장치용 액정패널의 하부어레이기판
KR100690513B1 (ko) 액정 표시 장치
KR100559224B1 (ko) 액정 표시 장치의 비순차 스캐닝 구동 방법
JPH02216121A (ja) 液晶表示装置
KR100464206B1 (ko) 2-도트인버젼방식 액정표시소자
KR101167929B1 (ko) 수평전계방식 액정표시소자
JP2006507533A (ja) 「ブロック・ディム」効果の低減されたディスプレイ
JPH0815723A (ja) アクティブマトリクス液晶ディスプレイ
KR100518407B1 (ko) 액정표시장치의 어레이 구조 및 그 구동방법
US6812910B2 (en) Driving method for liquid crystal display
JP5477140B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 15

EXPY Expiration of term