KR100481211B1 - 액정판넬구동방법및장치 - Google Patents

액정판넬구동방법및장치 Download PDF

Info

Publication number
KR100481211B1
KR100481211B1 KR1019970018088A KR19970018088A KR100481211B1 KR 100481211 B1 KR100481211 B1 KR 100481211B1 KR 1019970018088 A KR1019970018088 A KR 1019970018088A KR 19970018088 A KR19970018088 A KR 19970018088A KR 100481211 B1 KR100481211 B1 KR 100481211B1
Authority
KR
South Korea
Prior art keywords
scanning
voltage
liquid crystal
wiring
signal
Prior art date
Application number
KR1019970018088A
Other languages
English (en)
Other versions
KR19980082973A (ko
Inventor
정윤철
김윤
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019970018088A priority Critical patent/KR100481211B1/ko
Publication of KR19980082973A publication Critical patent/KR19980082973A/ko
Application granted granted Critical
Publication of KR100481211B1 publication Critical patent/KR100481211B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정판넬의 스캐닝배선에서의 전파지연에 의한 영상의 왜곡과 광투과율의 불균일 현상을 방지할 수 있는 액정판넬 구동방법 및 그 장치에 관한 것이다.
본 발명에서는 액정판넬의 스캐닝배선에 공급될 스캐닝전압의 상승 에지에 정극성의 일정한 레벨의 탭전압을 부가하고 스캐닝전압의 하강에지에 부극성의 일정한 레벨의 탭전압을 부가되도록 한다. 이 탭전압으로 인하여, 스캐닝전압의 하강폭이 커지게 된다. 이에 따라, 스캐닝배선의 전압충전속도가 빨라지고 아울러 스캐닝배선에서의 스캐닝전압의 전파지연시간이 최소화되게 된다.

Description

액정판넬 구동방법 및 장치{Method and Apparatus of Driving Liquid Crystal Pannel}
본 발명은 액정표시기에 관한 것으로, 특히 박막 트랜지스터를 사용하는 액티브 매트릭스 액정표시기를 구동하는 액정표시기 구동방법 및 그 장치에 관한 것이다.
매트릭스 타입 액정표시장치에 있어서, 박막 트랜지스터는 액정판넬에 제공된다. 이 매트릭스 타입 액정표시장치는 멀티-라인 멀티플렉스 구동모드에서 낮은 충격계수(Duty Cycle 또는 Duty Ratio)로 구동되더라도 높은 콘트라스트(Contrast)를 산출할 수 있다. 이 매트릭스 타입 액정표시장치는 도1 에서와 같이 다수의 박막 트랜지스터들과 다수의 액정셀들을 가지는 액정판넬(10)과, 이 액정판넬(10)에 접속된 스캐닝측 구동부(12) 및 신호측 구동부(14)로 구성된다. 스캐닝측 구동부(12)는 액정판넬(10) 내의 스캐닝배선(11)에 스캐닝전압을 공급한다. 이 스캐닝배선(11)은 박막 트랜지스터들의 게이트전극들이 접속되어진 스캐닝전극들로 구성된다. 그리고 스캐닝 배선(11)은 신호전극들로 이루어진 신호배선(13)과 교차한다. 이 신호전극들 각각에는 박막 트랜지스터들의 드레인전극들이 접속된다. 한편, 신호측 구동부(14)는 표시 데이타 입력라인(15)으로부터 입력된 표시데이타를 액정셀에 공급될 신호전압으로 변환하고 그 신호전압을 신호배선(13)에 공급한다. 상기 박막 트랜지스터의 턴-온 및 턴-오프(Turn-off)는 스캐닝전압에 의해 제어된다. 박막 트랜지스터가 턴-온될 때에 액정셀은 신호배선(13)으로부터 박막 트랜지스터의 드레인 및 소오스전극들을 경유하여 유입되는 신호전압을 충전하게 된다. 그리고 액정셀은 박막 트랜지스터가 턴-오프된 기간동안 충전되어진 신호전압을 유지하게 된다.
도2 는 1라인에 해당하는 액정판넬(10) 내의 스캐닝배선(11)을 나타낸다. 각 액정셀들에 대한 박막 트랜지스터(16)의 게이트전극은 스캐닝배선(11)에 접속되고, 각 박막 트랜지스터(16)의 드레인전극은 스캐닝배선(11)과 교차하는 신호배선(13)에 접속된다. 이 1라인에 해당하는 스캐닝배선(11)을 전기적인 등가회로로 나타내면, 도3 에서와 같이 저항들(18)과 캐패시터들(20)에 의해 표현될 수 있다. 이들 저항들(18)은 스캐닝배선(11)의 저항을 구성하며, 그 값은 스캐닝배선(11)을 구성하는 물질과 그리고 폭, 길이 및 두께와 같은 스캐닝배선(11)의 모양에 의해 결정된다. 한편, 캐패시터(20)의 용량값은 박박 트랜지스터들의 게이트전극의 용량값, 액정셀에 포함되어진 전극들간의 용량값, 신호배선(13)과 스캐닝배선(11) 사이의 용량값, 그리고 스캐닝배선(11) 주위의 포유용량값 등이 가산됨에 의해 얻어진 값을 가진다. 이들 저항(18)과 캐패시터(20)는 상승시간(tr)과 하강시간(tf)이 짧은 구형파형의 스캐닝 전압이 스캐닝전압 입력단자에 공급되더라도 이 스캐닝전압 입력단자로부터 떨어진, 즉 스캐닝배선(11)의 우측단에 위치한 박막 트랜지스터(16)의 게이트전극에 도달하는 스캐닝전압의 상승시간(tr)과 하강시간(tf)이 길어지게 한다. 다시 말하면, 스캐닝전압은 스캐닝전압 입력단자로부터 스캐닝배선(11)의 끝단까지 전파되는 동안 그 전파된 거리에 해당하는 시간만큼 지연된다. 이로 인하여, 스캐닝전압 입력단자로부터 멀리 떨어진, 즉 스캐닝배선(11)의 우측단에 위치한 액정셀에 충전되는 전압이 왜곡된다.
도4 는 스캐닝배선(11)에 공급된 스캐닝전압의 파형이 스캐닝배선에서 전파됨에 따라 왜곡되는 과정을 도시한다. 스캐닝전압(GS)은 신호전압(DS)이 신호배선(13)에 공급되는 기간에 스캐닝전압 입력단자에 공급된다. 이 때, 스캐닝전압 입력단자로부터 떨어진 스캐닝배선(11)의 우측끝단에서는 스캐닝전압(GS)의 상승에지로부터 완만하게 증가하는 지연된 스캐닝 전압(DGS)이 나타나게 된다. 이 지연된 게이트 전압(DGS)에 의해 구동되는 스캐닝배선(11)의 우측끝단에 위치한 박막 트랜지스터(16)는 지연된 게이트 전압(DGS)이 자신의 문턱전압(Threshold Voltage, Vth) 보다 높아지는 시점, 즉 스캐닝 전압(GS)의 상승에지로부터 도3 에서의 저항(18)의 저항값과 캐패시터(20)의 용량값의 곱에 해당하는 시정수(τ1) 만큼 경과된 시간에 턴-온된다. 그리고 지연된 스캐닝 전압(DGS)는 스캐닝전압(GS)의 하강에지로부터 완만하게 감소된다. 이 때, 스캐닝배선(11)의 우측끝단에 위치한 박막 트랜지스터(16)는 지연된 게이트 전압(DGS)이 자신의 문턱전압(Threshold Voltage, Vth) 보다 낮아지는 시점, 즉 스캐닝 전압(GS)의 상승에지로부터 상기 시정수(τ1) 만큼 경과된 시간에 턴-오프 된다. 결과적으로, 스캐닝전압 입력단자로부터 떨어진 스캐닝배선(11)의 우측끝단에 위치한 박막 트랜지스터(16)의 게이트전극에는 스캐닝전압(GS) 보다 시정수(τ1)에 해당하는 시간만큼 지연되어진 유효 게이트 전압(EGS)이 인가된다. 이 유효 스캐닝 전압(EGS)에 의해, 스캐닝전압 입력단자로부터 떨어진, 즉 스캐닝배선(11)의 우측끝단에 위치하는 액정셀은 신호전압(DS)의 상승에지로부터 스캐닝배선(11)의 시정수(τ1) 만큼 경과된 시점에서부터, 신호전압(DS)의 하강에지로부터 스캐닝배선(11)의 시정수(τ1)에 해당하는 시간만큼 경과된 시점까지 이르는 기간동안 신호전압을 충전하게 된다. 다시 말하면, 이 액정셀은 스캐닝전압(GS)의 하강에지로부터 시정수의 기간동안 다음 라인의 신호전압을 충전하게 된다. 따라서, 이 액정셀에 충전되는 유효충전전압(ECDS)는 신호전압(DS)을 유지하지 못하고 다음 라인의 액정셀에 인가될 신호전압과의 차전압 만큼 변하게 된다.
도5 와 도6 은 스캐닝전압(GS)이 액정판넬(10)의 스캐닝배선(11)에 인가된 경우에 박막 트랜지스터들(16)의 게이트전극들 각각에 나타나는 전압변화를 도시한다. 도5 는 스캐닝전압(GS)의 상승에지의 경우에 박막 트랜지스터들(16)의 게이트 전극들 각각에서의 전압변화들을 그리고 도6 은 스캐닝전압(GS)의 하강에지의 경우에 박막 트랜지스터들(16)의 게이트전극들 각각에서의 전압변화들을 각각 나타낸다. 도5 및 도6 에서 스캐닝배선(11)에 접속된 박막 트랜지스터들(16)의 게이트전극들상의 전압들이 완만하게 변하는 것으로 나타난다. 이를 통하여, 스캐닝배선(11)에서의 스캐닝전압의 전파 지연량이 크다는 것을 알 수 있다. 이러한 스캐닝배선(11)에서의 스캐닝전압의 전파지연으로 인하여, 액정셀들에 충전되는 신호전압이 왜곡된다. 이로 인하여, 액정판넬(10)에 표시되는 영상이 왜곡되고 아울러 액정판넬(10)의 좌측과 우측에서의 광 투과도가 달라지게 된다. 이러한 단점들은 스캐닝배선(11)이 길어질수록 더욱 더 심화된다.
이러한 액정표시장치의 단점들을 해소하기 위한 방안으로 프리-스캐닝 방법이 미국특허 제 4,649,383 호에 의해 개시되었다. 이 프리-스캐닝 방법은 도7 에서와 같이, 신호배선에 공급되는 신호전압(DS) 보다 스캐닝배선의 시정수(τ1) 만큼 앞서는 프리-스캐닝 전압을 스캐닝배선에 공급함으로써 스캐닝배선에 접속된 박막 트랜지스터들의 턴-온 및 턴-오프 시점을 앞당긴다. 이에 따라, 액정셀에 충전되는 충전전압은 다음 라인의 액정셀에 공급될 신호전압의 영향을 받지 않게 된다. 이 결과, 프리-스캐닝 방법은 액정판넬에 표시되는 영상의 왜곡을 방지할 수 있었고 아울러 액정판넬의 좌우측에서의 광 투과율을 균일하게 할 수 있었다.
그러나, 이 프리-스캐닝 방법에서는 스캐닝전압 입력단자에 공급되는 스캐닝전압의 상승에지와 하강에지가 신호전압의 그것들 보다 시간적으로 당겨짐으로 인하여 스캐닝전압 입력단자와 가까운 스캐닝배선상에 위치한 액정셀의 신호전압 충전시간이 줄어들게 된다. 아울러, 스캐닝전압 입력단자에 가깝게 위치한 액정셀들의 충전특성과 그로부터 멀리 떨어져 위치한 액정셀들의 충전특성이 달라진다. 이로 인하여, 액정판넬에 표시되는 영상이 왜곡되고 액정판넬의 좌측과 우측에서의 광투과율이 균일하지 않게 된다.
따라서, 본 발명의 목적은 스캐닝배선에서의 전파지연에 의한 영상의 왜곡과 광 투과율의 불균일 현상을 방지 할 수 있는 액정판넬 구동방법 및 그 장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정판넬 구동방법은 스캐닝배선과 신호배선과의 교차점들 각각에 박막 트랜지스터들과 함께 액정셀이 마련되어진 액정판넬의 스캐닝배선에 펄스 형태의 스캐닝 전압을 제공하는 단계와, 액정판넬의 신호배선에 스캐닝전압과 동일한 위상을 가지는 펄스 형태의 데이타 신호전압을 제공하는 단계와, 스캐닝전압의 상승 에지에 정극성의 일정한 레벨의 탭전압을 부가하고 스캐닝전압의 하강에지에 부극성의 일정한 레벨의 탭전압을 부가하는 단계를 포함한다.
본 발명에 따른 액정판넬 구동장치는 스캐닝배선과 신호배선과의 교차점들 각각에 박막 트랜지스터들과 함께 액정셀이 마련되어진 액정판넬의 스캐닝배선에 펄스 형태의 스캐닝 전압을 공급하는 스캐닝측 구동수단과, 액정판넬의 신호배선에 스캐닝전압과 동일한 위상을 가지는 펄스 형태의 데이타 신호전압을 공급하는 신호측 구동수단과, 상기 스캐닝측 구동수단으로부터 상기 스캐닝배선에 공급될 상기 스캐닝전압의 상승에지에 정극성의 일정한 레벨의 탭전압을 부가하고 상기 스캐닝배선에 공급될 상기 스캐닝전압의 하강에지에 부극성의 일정한 레벨의 탭전압을 부가하는 탭전압 부가수단을 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 장점들은 첨부한 도면을 참조하는 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도8 내지 도13 을 참조하여 상세히 설명하기로 한다.
도8 을 참조하면, 다수의 박막 트랜지스터들과 액정셀들을 가지는 액정판넬(30)에 접속되어진 스캐닝측 구동부(32)와 신호측 구동부(34)를 구비하는 본 발명의 실시예에 따른 액정판넬 구동장치가 도시되어 있다. 스캐닝측 구동부(32)는 액정판넬(30)내의 스캐닝배선(31)에 공급될 스캐닝전압을 발생한다. 이 스캐닝배선(31)은 박막 트랜지스터들의 게이트전극들이 접속되어진 스캐닝전극들로 구성된다. 그리고 스캐닝 배선(31)은 신호전극들로 이루어진 신호배선(33)과 교차한다. 이 신호전극들 각각에는 박막 트랜지스터들의 드레인전극들이 접속된다. 한편, 신호측 구동부(34)는 표시 데이타 입력라인(35)으로부터 입력되는 표시데이타를 액정셀에 공급될 신호전압으로 변환하고 그 신호전압을 신호배선(33)에 공급한다. 상기 박막 트랜지스터의 턴-온 및 턴-오프(Turn-off)는 스캐닝전압에 의해 제어된다. 박막 트랜지스터가 턴-온된 때에 액정셀은 신호배선(33)으로부터 박막 트랜지스터의 드레인 및 소오스전극들을 경유하여 유입되는 신호전압을 충전하게 된다. 그리고 액정셀은 박막 트랜지스터가 턴-오프된 기간동안 충전되어진 신호전압을 유지하게 된다.
그리고 액정판넬 구동장치는 스캐닝측 구동부(32)와 액정판넬(30)의 스캐닝배선(31) 사이에 접속되어진 탭전압 가산부(36)를 추가로 구비한다. 이 탭전압 가산부(36)는 스캐닝측 구동부(32)로부터 입력되는 스캐닝전압의 상승에지 및 하강에지에 각각 탭전압을 부가하고 이 탭전압이 부가된 스캐닝전압(이하, "적응형 스캐닝전압"이라 함)을 스캐닝배선(31)에 공급한다. 이 탭전압은 스캐닝전압이 스캐닝배선(31)의 일측끝단으로부터 타측끝단까지 전파되는데 소요되는 시간, 즉 전파지연시간을 최소화한다. 이를 위하여, 탭전압은 스캐닝배선의 저항값 및 용량값에 따라 스캐닝전압레벨 보다는 낮은 전압레벨, 예를 들면 2V을 가지도록 설정된다. 아울러, 탭전압은 스캐닝전압의 폭(13㎲) 보다 매우 작은 일정한 폭, 예를 들면 40ns 의 폭을 가지도록 설정된다. 스캐닝전압의 상승에지에 부가되는 탭전압은 정(+)의 극성을 가지는 반면에 스캐닝전압의 하강에지에 부가되는 탭전압은 부(-)의 극성을 가진다.
도9 는 액정판넬(10)내의 1라인에 해당하는 스캐닝배선(31)을 나타낸다. 각 액정셀들에 대한 박막 트랜지스터(38)의 게이트전극은 스캐닝배선(31)에 접속되고, 각 박막 트랜지스터(38)의 드레인전극은 스캐닝배선(31)과 교차하는 신호배선(33)에 접속된다. 이 1라인에 해당하는 스캐닝배선(31)을 전기적인 등가회로로 나타내면, 도10 에서와 같이 저항들(40)과 캐패시터들(42)에 의해 표현될 수 있다. 이들 저항들(40)은 스캐닝배선(31)의 저항을 구성하며, 그 값은 스캐닝배선(31)을 구성하는 물질과 그리고 폭, 길이 및 두께와 같은 스캐닝배선(31)의 모양에 의해 결정된다. 한편, 캐패시터(42)의 용량값은 박박 트랜지스터들의 게이트전극의 용량값, 액정셀에 포함되어진 전극들간의 용량값, 신호배선(33)과 스캐닝배선(31) 사이의 용량값, 그리고 스캐닝배선(31) 주위의 포유용량값 등이 가산됨에 의해 얻어진 값을 가진다. 또한, 스캐닝배선(31)의 스캐닝전압 입력단자에는 스캐닝전압과 탭전압을 가산하는 가산기(44)가 존재하게 된다. 이 가산기(44)는 스캐닝전압의 상승에지에는 정(+)의 극성을 가지는 일정한 전압레벨(즉,2V)의 탭전압을 부가하고 그리고 스캐닝전압의 하강에지에는 부(-)의 극성을 가지는 일정한 전압레벨(-2V)의 탭전압을 부가한다. 스캐닝전압의 상승에지에 부가되어진 탭전압은 스캐닝배선(31)의 캐패시터 성분에 충전되는 충전전압이 빠르게 증가되도록 하여 스캐닝전압 입력단자로부터 멀리 떨어진 스캐닝배선(31)의 우측끝단에서의 전압이 스캐닝전압의 상승에지로부터 박막 트랜지스터(38)의 문턱전압까지 도달하는 기간을 짧게 한다. 이 결과, 스캐닝전압 입력단자로부터 멀리 떨어진, 즉 스캐닝배선(31)의 우측단에 위치한 박막 트랜지스터(38)는 스캐닝전압의 상승에지와 가까운 시점에서 턴-온되게 된다. 한편, 스캐닝전압의 하강에지에 부가되어진 탭전압은 스캐닝배선(31)의 캐패시터 성분에 충전되어진 충전전압이 빠르게 방전되도록 하여 스캐닝전압 입력단자로부터 멀리 떨어진 스캐닝배선(31)의 우측끝단에서의 전압이 스캐닝전압의 하강에지로부터 박막 트랜지스터의 문턱전압 이하로 떨어지는 기간을 짧게 한다. 이 결과, 스캐닝전압 입력단자로부터 멀리 떨어진 스캐닝배선의 우측단상의 박막 트랜지스터는 스캐닝전압의 하강에지와 가까운 시점에서 턴-오프 된다. 이와 같이, 스캐닝전압에 부가되어진 탭전압은 스캐닝전압 입력단자로부터 멀리 떨어진 스캐닝배선(31)의 우측끝단상의 전압의 상승시간(tr)과 하강시간(tf)을 짧게함으로써 스캐닝전압이 스캐닝전압 입력단자로부터 그 입력단자와 멀리 떨어진 스캐닝배선(31)의 우측끝단까지 전파되는 기간, 즉 전파지연량을 최소화한다. 이에 따라, 스캐닝전압 입력단자로부터 멀리 떨어진 스캐닝배선(31)의 우측끝단상의 액정셀에 충전되는 신호전압이 왜곡되지 않게 된다.
도11 은 본 발명의 실시 예에 따라 스캐닝배선(31)에 공급된 스캐닝전압의 파형의 변화되는 과정을 도시한다. 스캐닝전압(GS)은 신호전압(DS)이 신호배선(33)에 공급되는 동일한 시간에 가산기(44)에 의해 적응형 스캐닝전압(AGS)으로 변화된 다음 스캐닝배선(31)의 스캐닝전압 입력단자에 공급된다. 이 적응형 스캐닝전압(AGS)는 스캐닝전압(GS)의 상승에지 보다 정(+)의 탭전압(Qcp) 만큼 크게 증가하는 상승에지를 가지며 아울러 스캐닝전압(GS)의 하강에지 보다 부(-)의 탭전압만큼 크게 감소하는 하강에지를 가진다. 이 적응형 스캐닝전압(AGS)이 급격하게 상승하는 경우, 스캐닝전압 입력단자로부터 떨어진 스캐닝배선(31)의 우측끝단에는 스캐닝전압(GS)의 상승에지로부터 급격하게 증가하는 스캐닝전압(DAGS)이 나타나게 된다. 스캐닝배선(31)의 우측끝단상의 전압(DAGS)은 적응형 스캐닝전압(AGS)의 상승에지에서 박막 트랜지스터(42)의 문턱전압(Vth) 이상으로 상승되어 스캐닝배선(31)의 우측끝단상에 위치한 박막 트랜지스터(38)가 스캐닝전압(GS)의 상승에지에서 턴-온되도록 한다. 한편, 적응형 스캐닝전압(AGS)이 급격하게 떨어지는 경우에 스캐닝전압 입력단자로부터 떨어진 스캐닝배선(31)의 우측끝단에는 스캐닝전압(GS)의 하강에지로부터 급격하게 떨어지는 스캐닝전압(DAGS)이 나타나게 된다. 스캐닝배선(31)의 우측끝단상의 전압(DAGS)은 적응형 스캐닝전압(AGS)의 하강에지에서 박막 트랜지스터(38)의 문턱전압(Vth) 이하로 떨어져 스캐닝배선(31)의 우측끝단상에 위치한 박막 트랜지스터(38)가 스캐닝전압(GS)의 하강에지에서 턴-오프 되도록 한다. 결과적으로, 스캐닝전압 입력단자로부터 떨어진 스캐닝배선(31)의 우측끝단에 위치한 박막 트랜지스터(38)의 게이트전극에는 스캐닝전압(GS)와 동일한 상승에지와 하강에지를 가지는 유효 게이트 전압(ECBS)가 인가된다. 이 유효 게이트 전압(ECBS)에 의해, 스캐닝전압 입력단자로부터 떨어진 스캐닝배선(31)의 우측끝단에 위치하는 액정셀은 신호전압(DS)의 상승에지로부터 신호전압(DS)의 하강에지에 이르는 기간동안 신호전압(DS)을 충전하게 된다. 이에 따라, 액정판넬(30)에 표시되는 영상이 왜곡되지 않게 되고 아울러 액정판넬(30)의 좌측과 우측에서의 광 투과도가 균일하게 된다.
도12 와 도13 은 본 발명의 실시 예에 따른 적응형 스캐닝전압(AGS)가 액정판넬(30)의 스캐닝배선(31)에 인가된 경우에 박막 트랜지스터들(38)의 게이트전극들 각각에 나타나는 전압변화를 도시한다. 도12 는 적응형 스캐닝전압(AGS)의 상승에지의 경우에 박막 트랜지스터들(38)의 게이트전극들 각각에서의 전압변화들을 그리고 도13 은 적응형 스캐닝전압(AGS)의 하강에지의 경우에 박막 트랜지스터들(38)의 게이트전극들 각각에서의 전압변화들을 각각 나타낸다. 도12 및 도13을 도5 및 도6과 대조하면, 도12 및 도13 에 도시된 전압변화곡선들이 도5 및 도6 에 도시된 전압변화곡선들에 비하여 급격하게 변하게 됨을 알 수 있고 아울러 본 발명의 실시예에서는 스캐닝전압의 전파지연량이 극소화 된다는 것을 알 수 있다.
상술한 바와 같이, 본 발명에서는 액정판넬의 스캐닝배선에 공급될 스캐닝전압의 상승에지와 하강에지에 탭전압을 부가함으로써 스캐닝배선에서의 스캐닝전압이 빠르게 전파되도록 하고 액정셀들에 충전되는 신호전압이 왜곡되지 않도록 한다. 이에 따라, 본 발명은 액정판넬에 왜곡되지 않은 영상이 표시되도록 함과 아울러 액정판넬의 좌측 및 우측에서의 광 투과도를 균일하게 할 수 있다.
도1 은 종래의 액정판넬 구동장치의 블럭도.
도2 는 도1 에 도시된 1라인분의 스캐닝배선의 회로구성을 설명하는 도면.
도3 은 도1 에 도시된 1라인분의 스캐닝배선의 등가회로를 나타내는 도면.
도4 는 통상의 액정구동방법에 따라 액정판넬의 스캐닝배선 및 신호배선에 인가되는 신호들의 파형도.
도5 는 통상의 액정판넬 구동방법에 따른 스캐닝전압의 상승에지에서의 스캐닝배선의 응답특성을 나타내는 도면.
도6 은 통상의 액정판넬 구동방법에 따른 스캐닝전압의 하강에지에서의 스캐닝배선의 응답특성을 나타내는 도면.
도7 은 종래의 프리-스캐닝 방법에 따라 액정판넬의 스캐닝배선 및 신호배선에 인가되는 신호들의 파형도.
도8은 본 발명의 실시예에 따른 액정판넬 구동장치의 블럭도.
도9 는 도8 에 도시된 1라인분의 스캐닝배선의 회로구성을 설명하는 도면.
도10 은 도8 에 도시된 1라인분의 스캐닝배선의 등가회로를 나타내는 도면.
도11 은 본 발명의 실시예에 따라 액정판넬의 스캐닝배선 및 신호배선에 인가되는 신호들의 파형도.
도12 은 본 발명의 실시예에 따른 스캐닝전압의 상승에지에서의 스캐닝배선의 응답특성을 나타내는 도면.
도13 은 본 발명의 실시예에 따른 스캐닝전압의 하강에지에서의 스캐닝배선의 응답특성을 나타내는 도면.
＜도면의 주요부분에 대한 부호의 설명＞
10,30 : 액정판넬 12,32 : 스캐닝측 구동부
14,34 : 신호측 구동부 16,38 : 박막 트랜지스터
18,40 : 저항 20,42 : 캐패시터
36 : 탭전압 가산부 44 : 가산기

Claims (4)

  1. 스캐닝배선과 신호배선과의 교차점들 각각에서 스캐닝배선 및 신호배선과 접속되어진 박막 트랜지스터들과 함께 액정셀이 마련된 매트릭스 타입 액정판넬을 구동하는 방법에 있어서,
    상기 스캐닝배선에 펄스 형태의 스캐닝 전압을 제공하는 단계와,
    상기 신호배선에 상기 스캐닝전압과 동일한 위상을 가지는 펄스 형태의 데이타 신호전압을 제공하는 단계와,
    상기 스캐닝전압의 상승 에지에 정극성의 일정한 레벨의 탭전압을 부가하고 상기 스캐닝전압의 하강에지에 부극성의 일정한 레벨의 탭전압을 부가하는 단계를 포함하는 것을 특징으로 하는 액정판넬 구동방법.
  2. 제 1 항에 있어서,
    상기 탭전압은 40 ns 의 폭의 펄스파형을 가지는 것을 특징으로 하는 액정판넬 구동방법.
  3. 제 1 항에 있어서,
    상기 탭전압은 2V의 전압레벨을 가지도록 된 것을 특징으로 하는 액정판넬 구동방법.
  4. 스캐닝배선과 신호배선과의 교차점들 각각에서 스캐닝배선 및 신호배선과 접속되어진 박막 트랜지스터들과 함께 액정셀이 마련된 매트릭스 타입 액정판넬을 구동하는 구동장치에 있어서,
    상기 스캐닝배선에 펄스 형태의 스캐닝 전압을 공급하는 스캐닝측 구동수단과,
    상기 신호배선에 상기 스캐닝전압과 동일한 위상을 가지는 펄스 형태의 데이타 신호전압을 공급하는 신호측 구동수단과,
    상기 스캐닝측 구동수단으로부터 상기 스캐닝배선에 공급될 상기 스캐닝전압의 상승에지에 정극성의 일정한 레벨의 탭전압을 부가하고 상기 스캐닝배선에 공급될 상기 스캐닝전압의 하강에지에 부극성의 일정한 레벨의 탭전압을 부가하는 탭전압 부가수단을 구비하는 것을 특징으로 하는 액정판넬 구동장치.
KR1019970018088A 1997-05-10 1997-05-10 액정판넬구동방법및장치 KR100481211B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018088A KR100481211B1 (ko) 1997-05-10 1997-05-10 액정판넬구동방법및장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018088A KR100481211B1 (ko) 1997-05-10 1997-05-10 액정판넬구동방법및장치

Publications (2)

Publication Number Publication Date
KR19980082973A KR19980082973A (ko) 1998-12-05
KR100481211B1 true KR100481211B1 (ko) 2005-07-25

Family

ID=37303686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018088A KR100481211B1 (ko) 1997-05-10 1997-05-10 액정판넬구동방법및장치

Country Status (1)

Country Link
KR (1) KR100481211B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112769A (ko) 2004-05-28 2005-12-01 삼성에스디아이 주식회사 신호 왜곡 저감형 전자 방출 장치 구동방법 및 그것을이용한 전자 방출 장치
KR101022658B1 (ko) * 2004-05-31 2011-03-22 삼성에스디아이 주식회사 신호 지연 저감형 전자 방출 장치 구동방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830240A (ja) * 1994-07-19 1996-02-02 Sharp Corp 液晶表示装置
JPH08248387A (ja) * 1995-03-09 1996-09-27 Hitachi Ltd 液晶表示装置
US5646643A (en) * 1992-05-14 1997-07-08 Kabushiki Kaisha Toshiba Liquid crystal display device
KR0129235B1 (ko) * 1994-05-25 1998-04-10 구자홍 액정표시소자의 화소 박막트렌지스터
KR100230793B1 (ko) * 1995-07-28 1999-11-15 김영환 엘씨디의구동방식
KR100300396B1 (ko) * 1993-11-22 2001-10-22 김순택 액정표시장치의지연보상구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646643A (en) * 1992-05-14 1997-07-08 Kabushiki Kaisha Toshiba Liquid crystal display device
KR100300396B1 (ko) * 1993-11-22 2001-10-22 김순택 액정표시장치의지연보상구동방법
KR0129235B1 (ko) * 1994-05-25 1998-04-10 구자홍 액정표시소자의 화소 박막트렌지스터
JPH0830240A (ja) * 1994-07-19 1996-02-02 Sharp Corp 液晶表示装置
JPH08248387A (ja) * 1995-03-09 1996-09-27 Hitachi Ltd 液晶表示装置
KR100230793B1 (ko) * 1995-07-28 1999-11-15 김영환 엘씨디의구동방식

Also Published As

Publication number Publication date
KR19980082973A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
KR910001673B1 (ko) 표시장치
US6590552B1 (en) Method of driving liquid crystal display device
US7327338B2 (en) Liquid crystal display apparatus
KR100345260B1 (ko) 동일 극성의 엠아이에스 트랜지스터를 사용한 시프트 레지스터
KR100853720B1 (ko) 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치
JP4704438B2 (ja) 表示装置
KR100188112B1 (ko) 박막 트랜지스터 액정 표시 장치
US20110187690A1 (en) Liquid Crystal Display and Gate Modulation Method Thereof
KR970007780A (ko) 액정 표시 장치의 구동 장치 및 방법
WO2008032468A1 (fr) Appareil d'affichage
US7102606B2 (en) Display device of active matrix type
JPH027444B2 (ko)
KR920008662A (ko) 액정 표시 장치
US6091392A (en) Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end
CN115083362A (zh) 液晶像素电路及其驱动方法、阵列基板
KR970007424A (ko) 액정표시장치의 구조 및 구동방법
KR101027827B1 (ko) 쉬프트 레지스터 및 그 구동 방법
EP0344323B1 (en) Flat liquid crystal display unit and method of driving the same
KR100481211B1 (ko) 액정판넬구동방법및장치
KR100333986B1 (ko) 킥백 전압 보상을 위한 박막 트랜지스터 액정 표시 장치구동 회로
KR100825094B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100430093B1 (ko) 액정패널구동방법및장치
JP2608403B2 (ja) アクテイブマトリクス型液晶パネルの駆動方法
KR100600693B1 (ko) 액정 표시 소자의 구동 방법
KR100543035B1 (ko) 박막트랜지스터 액정표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 12

EXPY Expiration of term