JP4785276B2 - 半導体光機能素子の製造方法 - Google Patents
半導体光機能素子の製造方法Info
- Publication number
- JP4785276B2 JP4785276B2 JP2001175840A JP2001175840A JP4785276B2 JP 4785276 B2 JP4785276 B2 JP 4785276B2 JP 2001175840 A JP2001175840 A JP 2001175840A JP 2001175840 A JP2001175840 A JP 2001175840A JP 4785276 B2 JP4785276 B2 JP 4785276B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- conductivity type
- layer
- side wall
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 230000003287 optical effect Effects 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000011810 insulating material Substances 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 35
- 229920001721 polyimide Polymers 0.000 claims description 35
- 239000009719 polyimide resin Substances 0.000 claims description 34
- 238000005253 cladding Methods 0.000 claims description 18
- 238000000347 anisotropic wet etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 23
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 241001366032 Melamphaes suborbitalis Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2213—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on polyimide or resin
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、光通信システムや光情報システムに用いられる半導体光機能素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来、光通信で用いられている長波長帯の光に対応する半導体光機能素子は、例えば、文献１（文献１：”Native-Oxidized InAlAs Blocking Layer Buried Heterostructure InGaAsP-InP MQW Laser for High-Temperature Operation”, IEEE PHOTONICS TECHNOLOGY LETTER Vol.11, No.1. January 1999）に記載されているような、ＢＨ（埋め込み）構造のものが主流であった。しかしながら、ＢＨ構造の素子の製造には、結晶成長工程を複数回行わなければならず、しかも製造プロセスが容易ではない。そこで、近年、例えば文献２（文献２：”InP-Based Reversed-Mesa Ridge-Waveguide Structure for High-Performance Long-Wavelength Laser Diodes”, IEEE Quantum Electronics. Vol.3, No.2. April 1997）に開示されているような、結晶成長工程を１回行うだけでよく、かつ製造プロセスがＢＨ構造の素子よりも容易である、リッジ型構造の半導体光機能素子の開発が盛んに行われている。
【０００３】
ここで、図５および図６を参照して、従来のリッジ型構造の半導体光機能素子を製造する主要な工程の一例につき説明する。
【０００４】
図５および図６は、従来のリッジ型の半導体光機能素子の製造工程図であり、その主要な工程での構造が、断面の切り口で示されている。半導体光機能素子として、例えば波長１．３μｍの光に対応する半導体レーザを従来例として挙げる。
【０００５】
まず、ｎ−ＩｎＰ基板１００上に、ＭＯＣＶＤ法を用いて厚さが０．５μｍのｎ−ＩｎＰクラッド層１０２、厚さが０．１２２μｍのＩｎＧａＡｓＰ活性層１０４、ｐ−ＩｎＡｌＡｓエッチングストップ層１０６、厚さが２μｍのｐ−ＩｎＰクラッド層１０８、および厚さが０．２μｍのｐ−ＩｎＧａＡｓコンタクト層１１０を、この順に形成する（図５（Ａ））。
【０００６】
次に、ｐ−ＩｎＧａＡｓコンタクト層１１０の上面に、ｐ−ＣＶＤ法（プラズマＣＶＤ法）を用いて、ＳｉＯ2膜を形成する（図示せず）。その後、ＳｉＯ2膜上にフォトレジストを堆積した後、フォトリソグラフィ技術を用いて５μｍの幅のレジストパターン１１２を形成する（図５（Ｂ））。次に、このレジストパターン１１２から露出するＳｉＯ2膜の部分をエッチング除去する（図５（Ｂ））。なお、レジストパターン１１２の下にはＳｉＯ2膜が残存している。
【０００７】
次に、エッチングマスク（レジストパターン）１１２から露出するｐ−ＩｎＧａＡｓコンタクト層１１０からｐ−ＩｎＡｌＡｓエッチングストップ層１０６の上面が露出するまでの各層の部分を、ＲＩＥ法を用いて、異方性のドライエッチングにより除去する（図５（Ｃ））。
【０００８】
その後、同じエッチングマスク１１２を用いて、残存するｐ−ＩｎＧａＡｓコンタクト層１１０ｘの幅を維持した状態で、このコンタクト層１１０ｘの下側にあるｐ−ＩｎＰクラッド層の残存部分１０８ｘに対して、（１．１．１）Ａ面方向に向かって異方性のエッチングを行う（図５（Ｄ））。このエッチングは、臭化水素および酢酸の混合溶液を用いたウェットエッチングにより行われる。また、このエッチングによりｐ−ＩｎＰクラッド層の残存部分１０８ｘが逆メサ構造１０８ｙとなる。これにより、ｐ−ＩｎＰクラッド層１０８ｙの下層である活性層１０４の実効的な幅を狭くすることができる。
【０００９】
次に、エッチングマスク１１２を除去した後、ｐ−ＩｎＧａＡｓコンタクト層の残存部分１１０ｘの上側、逆メサ構造１０８ｙの側壁上および逆メサ構造１０８ｙから露出しているｐ−ＩｎＡｌＡｓエッチングストップ層１０６上にｐ−ＣＶＤ法を用いてＳｉＯ2膜１１４を形成する。その後、基板１００の上面側に全面的にポリイミド樹脂１１６をコーティングする。これにより、上記ＳｉＯ2膜１１４上にポリイミド樹脂１１６が設けられる（図６（Ａ））。
【００１０】
この後、一般的なフォトリソグラフィ技術およびこれに続くエッチング処理により、逆メサ構造１０８ｙの上側（リッジの頭部分とも称する。）に塗布されたポリイミド樹脂を除去する。その後、アニール処理を行って、残存するポリイミド樹脂１１６ｘを硬化させる。このアニール処理によって、ポリイミド樹脂１１６ｘは熱膨張（または熱収縮）する。ポリイミド樹脂１１６ｘは、隣り合う逆メサ構造１０８ｙの側壁間に形成されているので、熱膨張あるいは熱収縮によって、逆メサ構造１０８ｙとｐ−ＩｎＡｌＡｓエッチングストップ層１０６との境界付近、いわゆる逆メサ構造１０８ｙの首１０８ｚの部分に大きな歪みが発生する。この歪みの発生部分を図６（Ｂ）に黒丸で示す（図６（Ｂ））。
【００１１】
次に、一般的なフォトリソグラフィ技術およびこれに続くエッチング処理により、逆メサ構造１０８ｙの上側（リッジの頭）のＳｉＯ2膜１１４を除去する。その後、ＳｉＯ2膜の除去により露出したｐ−ＩｎＧａＡｓコンタクト層１１０ｘ上に、オーミック電極１１８としてのＡｕ／Ｚｎ／Ａｕ積層膜を蒸着する。そして、これに引き続き、電極パッド１２０としてのＴｉ／Ｐｔ／Ａｕ積層膜を蒸着する。次に、ｎ−ＩｎＰ基板１００の裏面側を、素子全体の厚さが１００μｍ程度になるように研磨する。その後、ｎ−ＩｎＰ基板１００の裏面に、オーミック電極１２２としてのＡｕ／Ｇｅ／Ｎｉ積層膜およびオーミック電極１２２上に電極パッド１２４としてのＴｉ／Ｐｔ／Ａｕ積層膜を蒸着する（図６（Ｃ））。
【００１２】
以上の工程を含み、リッジ型構造の半導体光機能素子が形成される。
【００１３】
【発明が解決しようとする課題】
このリッジ型構造の逆メサ構造１０８ｙの両側には、寄生容量の低減および素子の平坦化を図るために、ポリイミド樹脂１１６ｘが設けられている。このポリイミド樹脂を設ける工程において、半導体ウェハの上面に塗布されたポリイミド樹脂を硬化させるためにアニール処理が行われている。このアニール処理時に、ポリイミド樹脂が熱によって膨張あるいは収縮することにより、逆メサ構造１０８ｙの側壁には応力がかかってしまう（図６（Ｂ）参照）。特に逆メサ構造の側壁付近に活性層が設けられている場合には、上記応力が原因で、光機能素子の信頼性に悪影響を及ぼすおそれがある。
【００１４】
また、リッジ型構造の半導体光機能素子として、ポリイミド樹脂でメサ部分の両側を覆わずに、１つのメサ部分の上面と、隣接するメサ部分の上面とを、電極パッドで以て橋渡しをしてある、いわゆるエアブリッジを有する素子もある。
【００１５】
しかしながら、エアブリッジを有する素子においては、ワイヤボンディングやジャンクションダウン実装を行う際に、例えばウェハの裏面を研磨する工程で、電極パッドが破壊されたり、またはメサ部分が折れたりする、素子破壊が発生するおそれがある。
【００１６】
したがって、寄生容量が小さく、素子の平坦化が図れるリッジ型の半導体光機能素子であって、メサ部分の側壁にかかる応力を低減することができ、かつ素子の信頼性が従来よりも高い半導体光機能素子の出現が望まれていた。また、メサ部分の側壁に応力がかからないように素子を製造する方法の出現も望まれていた。
【００１７】
【課題を解決するための手段】
このため、この発明の半導体光機能素子によれば、基板と、この基板の上側に形成された積層構造からなる光機能に寄与する逆メサ型構造部と、基板の上側であって、逆メサ型構造部の側壁面付近に形成された絶縁材料部とを具えている。そして、逆メサ型構造部の側壁面と、絶縁材料部との間には、空間部が介在している。
【００１８】
逆メサ型構造部は、光機能に寄与する部分であるが、ここでいう光機能とは、例えば発光や光吸収、導波路等が挙げられる。
【００１９】
このような構造の半導体光機能素子においては、逆メサ型構造部の側壁面と絶縁材料部との間に空間部が形成されているので、逆メサ型構造部の下地との境界付近、すなわち首の部分には絶縁材料が接着していない。よって、逆メサ型構造部の首には絶縁材料に起因する応力はかからない。このため、この首部分に歪みが発生するおそれは低減する。
【００２０】
また、逆メサ型構造部の上面の縁と絶縁材料部との空間部の幅は、絶縁材料に起因する応力が逆メサ型構造部に加わるのを防止できる最小間隔として形成できる。また、この間隔は、エッチング処理用のエッチャントがこの空間部に入る程度の間隔であればよい。よって、逆メサ型構造部の上面の縁と絶縁材料部とは近接している。したがって、この空間部が、素子の平坦化を損なう段差となることはなく、実質的に素子の平坦化は維持されている。よって、例えば、この逆メサ型構造部上と絶縁材料部上とに跨って、電極パッド等を形成しても、電極パッドがエアブリッジ状になる心配はない。これがため、電極パッド形成部分は、十分な強度を有しているのでこの部分での素子破壊は抑制できる。
【００２１】
また、逆メサ型構造部の側壁面付近には絶縁材料部が設けられており、素子の表面は実質的に平坦化されている。よって、素子を形成する各処理において、逆メサ型構造部の首付近はほとんど外部雰囲気に曝されるおそれはない。したがって、逆メサ型構造部の首が折れたりするおそれはない。よって、信頼性の高い素子が得られる。
【００２２】
なお、ここでいう平坦化とは、逆メサ型構造部の上面と、この構造部の周辺部の上面との段差をできるだけ小さくするという意味を含んでいる。
【００２３】
また、この発明の半導体光機能素子の製造方法によれば、次の４つの工程を含んでいる。
【００２４】
▲１▼基板上に、積層された半導体層を形成する工程。
【００２５】
▲２▼積層された半導体層の一部の層または全部の層をパターニングすることにより、側壁面が基板の上面に対して略垂直となる島状の予備パターンを形成する工程。
【００２６】
▲３▼予備パターンの上面および予備パターンの側壁の一部を露出するように、基板の上側に、絶縁材料部を形成する工程。
【００２７】
▲４▼予備パターンの側壁をエッチングすることにより、この予備パターンを光機能に寄与する逆メサ型構造部に変え、かつ逆メサ型構造部と絶縁材料部との間に空間部を形成する工程。
【００２８】
上記▲１▼工程で、基板上に、後に、光機能に寄与する逆メサ型構造部となる半導体層を形成し、次に▲２▼工程で、この半導体層をパターニングして予備パターンを得る。この予備パターンは、側壁面が基板の上面に対して略垂直であり、逆メサ型ではないので予備パターンと称している。なお、この予備パターンの上面は逆メサ型構造部の上面と実質的に同じ大きさおよび形状である。次に、▲３▼工程で、予備パターンの両側に絶縁材料部を形成する。この絶縁材料部は、例えば素子を平坦化するための部分である。この絶縁材料部を構成する材料として、例えばポリイミド等の熱可塑性の樹脂を用いる場合には、この▲３▼工程の時点で、予備パターンの両側に塗布した後加熱して硬化させておく。次に、▲４▼工程で、予備パターンの側壁をエッチングして予備パターンを逆メサ型構造部に変える。予備パターンの側壁をエッチングするために、▲３▼工程では、絶縁材料部から予備パターンの側壁が一部露出するように、絶縁材料部を形成しておく。そして、予備パターンの側壁が一部露出している部分から側壁全体にかけてエッチングすることによって、逆メサ型構造部が得られる。また、このエッチングによって、逆メサ型構造部と絶縁材料部との間には、上面側から基板側に向かって広くなる空間部が形成される。これにより、逆メサ型構造部の首の部分の周囲は空気で覆われることになるので、歪みが発生するおそれはない。
【００２９】
【発明の実施の形態】
以下、図を参照してこの発明の実施の形態につき説明する。なお、各図は発明を理解できる程度に各構成成分の形状、大きさおよび配置関係を概略的に示してあるに過ぎず、したがってこの発明を図示例に限定するものではない。また、図において、図を分かり易くするために断面を示すハッチング（斜線）は一部分を除き省略してある。
【００３０】
この発明の実施の形態例として、図１〜図４を参照して、半導体レーザの構成にこの発明を適用した例につき説明する。
【００３１】
図１は、半導体レーザの概略的な構成図であり、断面の切り口で示してある。図２〜図４は、図１の半導体レーザの概略的な形成工程図であり、主要工程における構造体の断面の切り口で示してある。
【００３２】
図１に示す構成例によれば、この実施の形態の半導体レーザ１０は、基板１８と、基板１８の上側に形成された発光に寄与する逆メサ型構造部１４と、基板１８の上側であって、逆メサ型構造部１４の側壁面１４ｘ付近に形成された絶縁材料部１６とを具えている。
【００３３】
この実施の形態では、基板１８を第１導電型基板とし、この基板１８上に、第１導電型クラッド層２０、活性層２２および第２導電型エッチングストップ層２４がこの順に積層されている。この例では、第１導電型をｎ型とし、第２導電型をｐ型とする。そして、これら基板１８と基板１８上の構成として、より具体的には、例えば、ｎ−ＩｎＰ基板１８上に、０．５μｍの厚さのｎ−ＩｎＰクラッド層２０、０．１２２μｍの厚さのＩｎＧａＡｓＰ活性層２２およびｐ−ＩｎＡｌＡｓエッチングストップ層２４がこの順に形成されている。
【００３４】
また、逆メサ型構造部１４は、一例として、第２導電型クラッド層２６および第２導電型コンタクト層２８で構成されている。より具体的には、例えば、２μｍの厚さのｐ−ＩｎＰクラッド層２６および０．２μｍの厚さのｐ−ＩｎＧａＡｓコンタクト層２８で構成されている。また、ｐ−ＩｎＰクラッド層２６の側壁２６ｘが（１１１）Ａ面の方向の逆メサ型構造となっている。
【００３５】
また、逆メサ型構造部１４の側壁面１４ｘと絶縁材料部１６との間には、空間部３０が介在している。すなわち、この絶縁材料部１６は、逆メサ型構造部１４の周辺を埋め込むように、かつ逆メサ型構造部１４とは接触しないように設けられている。この絶縁材料部１６と逆メサ型構造部１４との間の空間部３０は、この材料部１６と構造部１４との間で応力の伝達が生じないような最小間隔とするのが好ましい。また、この材料部１６と構造部１４との間の間隔幅は、構造部１４のくびれた部分の基板側からくびれた部分の上側に向けて、順次に幅狭とするのが好適である。
【００３６】
絶縁材料部１６を構成する材料として、絶縁性樹脂を用いるのが好適であるが、この実施の形態では、ポリイミド樹脂を用いる。この実施の形態では、絶縁材料部１６の、逆メサ型構造部１４の側壁面１４ｘに対向する側壁１６ｘは、基板１８の上面に対して略垂直に形成されている。そして、逆メサ型構造部１４の上面の縁１４ｙと絶縁材料部１６の側壁１６ｘとの間の間隙は最も小さく、この実施の形態では０．２〜０．３μｍ程度である。これに対して、逆メサ型構造部１４の首１４ａと絶縁材料部１６の側壁１６ｘとの間の間隙は、逆メサ型構造部１４の側壁面１４ｘが（１１１）Ａ面の方向に形成されているために、最も大きくなる。また、この実施の形態では、逆メサ型構造部１４の上面の幅（メサ幅とも称する。）を５μｍとする。
【００３７】
また、この実施の形態の半導体レーザ１０においては、逆メサ型構造部１４のｐ−ＩｎＧａＡｓコンタクト層２８上から絶縁材料部１６の上側に連続する電極パッド３２が形成されている。電極パッド３２はＴｉ／Ｐｔ／Ａｕの積層金属膜で構成されている。また、この実施の形態では、電極パッド３２の下側にオーミック電極３４としてＡｕ／Ｚｎ／Ａｕからなる積層金属膜が設けられている。絶縁材料部１６であるポリイミド樹脂上にはＳｉＯ2絶縁膜３６が設けられていて、このＳｉＯ2絶縁膜３６を介してオーミック電極３４が形成されている。また、ｎ−ＩｎＰ基板１８の裏面１８ｘ側にも、オーミック電極３８としてのＡｕ／Ｇｅ／Ｎｉからなる積層金属膜が形成されており、さらにこのオーミック電極３８上に電極パッド４０としてＴｉ／Ｐｔ／Ａｕからなる積層金属膜が設けられている（図１）。
【００３８】
上述した構成の半導体レーザ１０の構成によれば、逆メサ型構造部１４の側壁面１４ｘの周囲が空間部３０となっている。この空間部３０は、半導体レーザの寄生容量を小さくし得る気体で満たされているか或いは真空であっても良い。この実施の形態の構成例では、逆メサ型構造部１４の周囲は空気で覆われる。空気はポリイミド樹脂よりも比誘電率が小さい。よって、この実施の形態例の半導体レーザ１０の寄生容量は、エアブリッジを有するリッジ型の半導体レーザと同程度となり、逆メサ型構造部の周囲がポリイミド樹脂などの絶縁材料で覆われた構造の素子よりも、小さくなる。また、逆メサ型構造部１４の首１４ａには、絶縁材料に起因する応力はかからない。よって、この首１４ａ部分に歪みが発生するおそれは低減する。
【００３９】
また、逆メサ型構造部１４の側壁面１４ｘ付近には空間部３０を介して絶縁材料部１６が形成されている。そして、図１からも明らかなように、逆メサ型構造部１４の上面の縁１４ｙと絶縁材料部１６とは非常に近接している。よって、逆メサ型構造部１４の縁１４ｙ付近の空間部３０が、素子の平坦化を損なう段差としてはみなされない。したがって、絶縁材料部１６は、逆メサ型構造部１４の上面と、この構造部１４の周辺部の上面との段差を小さくすることができる。図１を参照すると、この実施の形態の構成例では、逆メサ型構造部１４の上面と絶縁材料部１６の上面とで段差が形成されているように見えるが、この段差は、絶縁材料部１６が設けられていない場合に形成される逆メサ型構造部１４の上面と第２導電型エッチングストップ層２４の上面との段差よりもずっと小さいものである。よって、実質的に、素子１０の平坦化は維持されている。よって、素子１０の実装工程を行う上での強度は、エアブリッジを有する半導体レーザよりも高い。したがって、信頼性の高い半導体レーザ１０であり、さらに歩留まりも従来よりも向上する。
【００４０】
次に、図２〜図４を参照して、このような半導体レーザの製造方法の一例につき説明する。
【００４１】
まず、第１導電型基板１８上に、第１導電型クラッド層２０、活性層２２および第２導電型エッチングストップ層２４を堆積する。次に、これに連続して、逆メサ型構造部形成用の半導体層４２となる第２導電型第１膜４４および第２導電型第２膜４６をこの順に堆積させる。
【００４２】
したがって、この実施の形態では、ｎ−ＩｎＰ基板１８上に、ＭＯＣＶＤ法を用いて、ｎ−ＩｎＰクラッド層２０を０．５μｍの厚さに形成した後、ＩｎＧａＡｓＰ活性層２２を０．１２２μｍの厚さに形成する。引き続き、ＩｎＧａＡｓＰ活性層２２上にｐ−ＩｎＡｌＡｓエッチングストップ層２４、２μｍの厚さのｐ−ＩｎＰ膜４４および０．２μｍの厚さのｐ−ＩｎＧａＡｓ膜４６を形成する（図２（Ａ））。
【００４３】
次に、逆メサ型構造部形成用半導体層４２をパターニングすることにより、逆メサ型構造部形成用の予備パターン４８を形成する（図２（Ｃ）参照）。
【００４４】
そのため、まず、この実施の形態では、ｐ−ＩｎＧａＡｓ膜４６上にプラズマＣＶＤ法（ｐ−ＣＶＤ法）でＳｉＯ2膜４７を形成する。その後、一般的なフォトリソグラフィ工程により、ｐ−ＩｎＧａＡｓ膜４６の上側に、すなわち、ＳｉＯ2膜４７上に、第１マスク５２を設ける（図２（Ｂ））。この第１マスク５２は、逆メサ型構造部の上面のパターンに対応する形状として、幅５μｍのストライプパターン形状の島パターン５０を有する。次に、第１マスク５２から露出する領域のＳｉＯ2膜４７を除去する。
【００４５】
続いて、第１マスク５２から露出する第２導電型第２膜４６の部分から第２導電型エッチングストップ層２４の上面が露出するまでエッチング除去する（図２（Ｃ）参照）。そのために、まず、第１マスク５２を用いて、ＲＩＥ法により、ｐ−ＩｎＧａＡｓ膜４６、その下のｐ−ＩｎＰ膜４４を順次エッチング除去する。このエッチングを、基板１８の上面に対して垂直な方向の異方性エッチングで行い、ｐ−ＩｎＰ膜４４の下のｐ−ＩｎＡｌＡｓエッチングストップ層２４の上面を露出させる。これにより、ｐ−ＩｎＧａＡｓ膜の残存部分（ｐ−ＩｎＧａＡｓコンタクト層）２８およびｐ−ＩｎＰ膜の残存部分４４ｘを含んで構成された逆メサ型構造部形成用の予備パターン４８が得られる。この予備パターン４８の側壁面は、基板１８の上面に対して略垂直な面となる。
【００４６】
次に、予備パターン４８上および予備パターン４８から露出する第２導電型エッチングストップ層２４上を覆うように、絶縁材料を堆積して、絶縁材料層５４を形成する（図３（Ａ））。
【００４７】
この実施の形態では、絶縁材料としてのポリイミド樹脂を塗布する。
【００４８】
次に、絶縁材料層５４上に第２マスクとしてエッチングマスク５６を設ける（図３（Ｂ））この第２マスクは、第１マスク５２の島パターン５０の幅よりも広い幅を有する窓５８を有している。そして、この第２マスク５６を、この窓５８がちょうど予備パターン４８の上に位置するように設ける。一例として、第２マスク５６の窓５８の幅は、予備パターン（５μｍのメサ幅のストライプパターン）４８のメサ幅よりも広い５．２〜５．３μｍの幅とする。
【００４９】
この実施の形態では、絶縁材料としてポリイミド樹脂を用いているが、その他の絶縁材料を用いて絶縁材料層５４が形成されている場合には、塗布された絶縁材料層５４の上に、フォトレジストを堆積した後、一般的なフォトリソグラフィ技術を用いて、第２マスク５６を形成する。
【００５０】
次に、エッチングマスク５６から露出する絶縁材料層５４の部分をエッチング除去することにより、予備パターン４８の上面および予備パターン４８の側壁の上方側の一部を露出させる（図３（Ｃ））。
【００５１】
この実施の形態では、絶縁材料としてポリイミド樹脂を用いているので、第２マスク５６をフォトマスクとして用いて、一般的なフォトリソグラフィ技術によって、絶縁材料層５４を部分的に除去することができる。まず、第２マスク５６を介して露光を行う。これにより、窓５８から露出する絶縁材料層５４の部分は現像液に可溶な状態となる。次に、現像処理を行う。これにより、予備パターン４８の上面および予備パターンの側壁の上方側の一部が露出する。
【００５２】
この実施の形態において、露出している部分は、具体的には、第１マスク５２の上面および側壁、第２導電型第２膜の残存部分（第２導電型コンタクト層）２８の側壁２８ｘならびに第２導電型第１膜の残存部分４４ｘの側壁の一部４４ｙである（図３（Ｃ））。
【００５３】
一方、絶縁材料として他の材料を用いている場合には、上記フォトリソグラフィおよびエッチング処理によって形成された第２マスク（エッチングマスク）５６の窓５８に露出する絶縁材料層５４の部分を、予備パターン４８の側壁４４ｙの上側部分が現れるまで、エッチング除去する。このエッチングによって、この実施の形態と同様に、窓５８の下方に位置している第１マスク５２の上面および側壁、第２導電型第２膜の残存部分（第２導電型コンタクト層）２８の側壁２８ｘならびに第２導電型第１膜の残存部分４４ｘの側壁の一部４４ｙが露出する（図３（Ｃ））。
【００５４】
なお、この実施の形態では、このエッチングマスク５６に形成された窓５８の幅を、第１マスクの島状パターン５０の幅よりも広く形成する。この窓５８の幅は、基本的には、予備パターン４８の上部側の周辺をエッチング除去できる大きさであればよい。ここでは、この窓５８の幅を、上述した予備パターン４８のｐ−ＩｎＧａＡｓコンタクト層２８の側壁２８ｘおよびその下のｐ−ＩｎＰ膜の残存部分４４ｘの側壁の一部４４ｙを露出させるエッチングができる程度の幅でとした。
【００５５】
次に、残存する絶縁材料層５４（ポリイミド樹脂膜１６）を硬化させた後、露出している予備パターン４８の側壁の一部から予備パターン４８の側壁全体に対して、異方性のウェットエッチングを行って、逆メサ型構造部１４を形成する（図４（Ａ））。
【００５６】
そこで、まず、残存する絶縁材料層５４（ポリイミド樹脂膜１６）を適当な方法で硬化させる。その後、第２導電型第１膜の残存部分４４ｘの側壁の一部４４ｙの露出面に対して、異方性のウェットエッチングを行う。このエッチングにより、残存部分４４ｘは、下地面側に向かうにしたがって、下地面と平行な方向横方向に大きくエッチングされて逆メサ型の第２導電型クラッド層２６が得られる（図４（Ａ））。
【００５７】
よって、この実施の形態では、まず、残存しているポリイミド樹脂膜１６に対して３５０℃の温度で熱処理を行って、硬化させる。この熱処理によって、ポリイミド樹脂は熱膨張するので、ｐ−ＩｎＰ膜の残存部分４４ｘと活性層２４との境界付近には応力がかかり、歪みが発生する。その後、この構造体に対して、臭化水素と酢酸との混合溶液からなるエッチャントを用いてウェットエッチングを行う。これにより、ポリイミド樹脂膜１６から露出しているｐ−ＩｎＰ膜の残存部分４４ｘの側壁の一部４４ｙからエッチングが開始される。上記エッチャントは、ｐ−ＩｎＰ膜の残存部分４４ｘの側壁に対して（１１１）Ａ面に向かう方向にエッチングを進行させる異方性のエッチャントである。したがって、このエッチングにより、ｐ−ＩｎＰ膜の残存部分４４ｘは、逆メサ型構造のｐ−ＩｎＰクラッド層２６となる。また、これに伴い、ｐ−ＩｎＰクラッド層２６の側壁２６ｘと絶縁材料部１６であるポリイミド樹脂膜との間には空間部３０が形成される。よって、ポリイミド樹脂を硬化させる際に、熱膨張により発生した、ｐ−ＩｎＰ膜の残存部分４４ｘと活性層２４との境界付近の歪みを除去することができる。
【００５８】
次に、この実施の形態では、構造体の上側からｐ−ＣＶＤ法を用いて、ＳｉＯ2膜６０を構造体の上面全体に形成する（図４（Ｂ））。このとき、ＳｉＯ2がポリイミド樹脂膜１６とｐ−ＩｎＧａＡｓコンタクト層２８との間の隙間から空間部３０に入り込むことが考えられるが、これは、素子の動作上問題はない。
【００５９】
次に、ｐ−ＩｎＧａＡｓコンタクト層２８の上面に形成されたＳｉＯ2膜６０を除去する。このため、周知のフォトリソグラフィ処理およびこれに続くエッチング処理を用いて、ｐ−ＩｎＧａＡｓコンタクト層２８上のＳｉＯ2膜６０を除去する。よって、ポリイミド樹脂膜１６上にのみＳｉＯ2絶縁膜３６が残存する（図４（Ｃ））。
【００６０】
その後、ｐ−ＩｎＧａＡｓコンタクト層２８の上面に、オーミック電極３４として、Ａｕ／Ｚｎ／Ａｕを蒸着させた後、さらに、この上に電極パッド３２としてＴｉ／Ｐｔ／Ａｕを蒸着させる。
【００６１】
次に、ｎ−ＩｎＰ基板１８の裏面１８ｘに対して、素子全体の厚さが１００μｍ程度となるように、研磨を行う。その後、このｎ−ＩｎＰ基板１８の裏面１８ｘにオーミック電極３８としてＡｕ／Ｇｅ／Ｎｉを蒸着させた後、さらに電極パッド４０としてＴｉ／Ｐｔ／Ａｕを蒸着させる。
【００６２】
これにより、図１に示す半導体レーザ１０が得られる。
【００６３】
この結果、異方性のウェットエッチングを行って予備パターン４８を逆メサ型構造部１４に変えることによって、予備パターン４８に発生していた歪みを除去することができる。これにより、得られる素子１０の信頼性を向上させることができる。また、逆メサ型構造部１４の周囲は空間部３０となっているので、ポリイミド樹脂膜で覆われているよりも、素子の寄生容量の低減化が図れる。また、この素子１０の逆メサ型構造部１４の上面付近の両側には、ポリイミド樹脂膜１６が近接して設けられている。したがって、このポリイミド樹脂膜１６は実質的に素子１０の表面を平坦化している。よって、素子を実装する際の強度は、例えばエアブリッジ構造の半導体レーザよりも高い。よって、素子の歩留まりを向上されることができる。
【００６４】
また、この実施の形態では、逆メサ型構造部を、第２導電型クラッド層と第２導電型コンタクト層とで構成したが、この構成に限られるものではない。この実施の形態の半導体光機能素子の構成においては、例えば、第２導電型コンタクト層、第２導電型クラッド層および活性層を含んでいる逆メサ型構造部であってもよいし、第２導電型コンタクト層、第２導電型クラッド層、活性層および第１導電型クラッド層を含んでいる逆メサ型構造部であってもよい。そして、このような場合には、逆メサ型構造部を構成する層のうち、一番基板側の層の直下にエッチングストップ層が形成される。
【００６５】
また、この実施の形態では、１．３μｍ帯のＩｎＧａＡｓＰ−ＩｎＰ半導体レーザを例に挙げて説明したが、この発明が適用される構造体は、これに限られるものではない。他の材料を用いたものや、他の波長帯のレーザ、または、例えば光変調器、ＬＥＤ、フォトダイオード、光アンプ、光導波路等、他の半導体光機能素子であって、リッジ構造を有する素子に適用することができる。また、異なる半導体光機能素子が集積されている光デバイス、例えば光変調器付き半導体レーザのような装置に適用することも可能である。
【００６６】
【発明の効果】
上述した説明から明らかなように、この発明の半導体光機能素子によれば、逆メサ型構造部の首の部分には絶縁材料が接着していない。よって、逆メサ型構造部の首には絶縁材料に起因する応力はかからない。このため、この首部分に歪みが発生するおそれは低減する。
【００６７】
また、逆メサ型構造部の上面の縁と絶縁材料部とは近接している。よって、実質的に素子の平坦化は維持されている。よって、例えば、この逆メサ型構造部上と絶縁材料部上とに跨って、電極パッド等を形成しても、電極パッドがエアブリッジ状になる心配はない。したがって、電極パッド形成部分は、十分な強度を有しているのでこの部分での素子破壊は抑制できる。また、逆メサ型構造部の側壁面付近には側壁面に接着しないで絶縁材料部が設けられており、素子の表面は実質的に平坦化されている。よって、素子を形成する各処理において、逆メサ型構造部の首付近はほとんど外部雰囲気に曝されるおそれはない。したがって、逆メサ型構造部の首が折れたりするおそれはない。よって、信頼性の高い素子が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態の半導体レーザの概略的な構成図であり、断面の切り口で示してある。
【図２】（Ａ）〜（Ｃ）は、図１の半導体レーザの製造工程図である。
【図３】（Ａ）〜（Ｃ）は、図２に続く、半導体レーザの製造工程図である。
【図４】（Ａ）〜（Ｃ）は、図３に続く、半導体レーザの製造工程図である。
【図５】（Ａ）〜（Ｄ）は、従来の半導体レーザの製造工程図である。
【図６】（Ａ）〜（Ｃ）は、図５に続く、従来の半導体レーザの製造工程図である。
【符号の説明】
１０：半導体レーザ（素子）
１４：逆メサ型構造部
１４ａ，１０８ｚ：首
１４ｘ：側壁面
１４ｙ：縁
１６：絶縁材料部（ポリイミド樹脂膜）
１６ｘ，２６ｘ，２８ｘ：側壁
１８，１００：第１導電型基板（ｎ−ＩｎＰ基板）
１８ｘ：裏面
２０，１０２：第１導電型クラッド層（ｎ−ＩｎＰクラッド層）
２２，１０４：活性層（ＩｎＧａＡｓＰ活性層）
２４，１０６：第２導電型エッチングストップ層（ｐ−ＩｎＡｌＡｓエッチングストップ層）
２６，１０８：第２導電型クラッド層（ｐ−ＩｎＰクラッド層）
２８，１１０：第２導電型コンタクト層（ｐ−ＩｎＧａＡｓコンタクト層、ｐ−ＩｎＧａＡｓ膜の残存部分）
３０：空間部
３２，４０，１２０，１２４：電極パッド
３４，３８，１１８，１２２：オーミック電極
３６：残存するＳｉＯ2絶縁膜
４２：逆メサ型構造部形成用半導体層
４４：第２導電型第１膜（ｐ−ＩｎＰ膜）
４４ｘ：第２導電型第１膜の残存部分（ｐ−ＩｎＰ膜の残存部分）
４４ｙ：側壁の一部
４６：第２導電型第２膜（ｐ−ＩｎＧａＡｓ膜）
４７，６０，１１４：ＳｉＯ2膜
４８：予備パターン
５０：島パターン
５２：第１マスク
５４：絶縁材料層
５６：エッチングマスク（第２マスク、フォトマスク）
５８：窓
１０８ｘ：ｐ−ＩｎＰクラッド層の残存部分
１０８ｙ：逆メサ構造
１１０ｘ：残存するｐ−ＩｎＧａＡｓコンタクト層
１１６：ポリイミド樹脂
１１６ｘ：残存するポリイミド樹脂
【発明の属する技術分野】
この発明は、光通信システムや光情報システムに用いられる半導体光機能素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来、光通信で用いられている長波長帯の光に対応する半導体光機能素子は、例えば、文献１（文献１：”Native-Oxidized InAlAs Blocking Layer Buried Heterostructure InGaAsP-InP MQW Laser for High-Temperature Operation”, IEEE PHOTONICS TECHNOLOGY LETTER Vol.11, No.1. January 1999）に記載されているような、ＢＨ（埋め込み）構造のものが主流であった。しかしながら、ＢＨ構造の素子の製造には、結晶成長工程を複数回行わなければならず、しかも製造プロセスが容易ではない。そこで、近年、例えば文献２（文献２：”InP-Based Reversed-Mesa Ridge-Waveguide Structure for High-Performance Long-Wavelength Laser Diodes”, IEEE Quantum Electronics. Vol.3, No.2. April 1997）に開示されているような、結晶成長工程を１回行うだけでよく、かつ製造プロセスがＢＨ構造の素子よりも容易である、リッジ型構造の半導体光機能素子の開発が盛んに行われている。
【０００３】
ここで、図５および図６を参照して、従来のリッジ型構造の半導体光機能素子を製造する主要な工程の一例につき説明する。
【０００４】
図５および図６は、従来のリッジ型の半導体光機能素子の製造工程図であり、その主要な工程での構造が、断面の切り口で示されている。半導体光機能素子として、例えば波長１．３μｍの光に対応する半導体レーザを従来例として挙げる。
【０００５】
まず、ｎ−ＩｎＰ基板１００上に、ＭＯＣＶＤ法を用いて厚さが０．５μｍのｎ−ＩｎＰクラッド層１０２、厚さが０．１２２μｍのＩｎＧａＡｓＰ活性層１０４、ｐ−ＩｎＡｌＡｓエッチングストップ層１０６、厚さが２μｍのｐ−ＩｎＰクラッド層１０８、および厚さが０．２μｍのｐ−ＩｎＧａＡｓコンタクト層１１０を、この順に形成する（図５（Ａ））。
【０００６】
次に、ｐ−ＩｎＧａＡｓコンタクト層１１０の上面に、ｐ−ＣＶＤ法（プラズマＣＶＤ法）を用いて、ＳｉＯ2膜を形成する（図示せず）。その後、ＳｉＯ2膜上にフォトレジストを堆積した後、フォトリソグラフィ技術を用いて５μｍの幅のレジストパターン１１２を形成する（図５（Ｂ））。次に、このレジストパターン１１２から露出するＳｉＯ2膜の部分をエッチング除去する（図５（Ｂ））。なお、レジストパターン１１２の下にはＳｉＯ2膜が残存している。
【０００７】
次に、エッチングマスク（レジストパターン）１１２から露出するｐ−ＩｎＧａＡｓコンタクト層１１０からｐ−ＩｎＡｌＡｓエッチングストップ層１０６の上面が露出するまでの各層の部分を、ＲＩＥ法を用いて、異方性のドライエッチングにより除去する（図５（Ｃ））。
【０００８】
その後、同じエッチングマスク１１２を用いて、残存するｐ−ＩｎＧａＡｓコンタクト層１１０ｘの幅を維持した状態で、このコンタクト層１１０ｘの下側にあるｐ−ＩｎＰクラッド層の残存部分１０８ｘに対して、（１．１．１）Ａ面方向に向かって異方性のエッチングを行う（図５（Ｄ））。このエッチングは、臭化水素および酢酸の混合溶液を用いたウェットエッチングにより行われる。また、このエッチングによりｐ−ＩｎＰクラッド層の残存部分１０８ｘが逆メサ構造１０８ｙとなる。これにより、ｐ−ＩｎＰクラッド層１０８ｙの下層である活性層１０４の実効的な幅を狭くすることができる。
【０００９】
次に、エッチングマスク１１２を除去した後、ｐ−ＩｎＧａＡｓコンタクト層の残存部分１１０ｘの上側、逆メサ構造１０８ｙの側壁上および逆メサ構造１０８ｙから露出しているｐ−ＩｎＡｌＡｓエッチングストップ層１０６上にｐ−ＣＶＤ法を用いてＳｉＯ2膜１１４を形成する。その後、基板１００の上面側に全面的にポリイミド樹脂１１６をコーティングする。これにより、上記ＳｉＯ2膜１１４上にポリイミド樹脂１１６が設けられる（図６（Ａ））。
【００１０】
この後、一般的なフォトリソグラフィ技術およびこれに続くエッチング処理により、逆メサ構造１０８ｙの上側（リッジの頭部分とも称する。）に塗布されたポリイミド樹脂を除去する。その後、アニール処理を行って、残存するポリイミド樹脂１１６ｘを硬化させる。このアニール処理によって、ポリイミド樹脂１１６ｘは熱膨張（または熱収縮）する。ポリイミド樹脂１１６ｘは、隣り合う逆メサ構造１０８ｙの側壁間に形成されているので、熱膨張あるいは熱収縮によって、逆メサ構造１０８ｙとｐ−ＩｎＡｌＡｓエッチングストップ層１０６との境界付近、いわゆる逆メサ構造１０８ｙの首１０８ｚの部分に大きな歪みが発生する。この歪みの発生部分を図６（Ｂ）に黒丸で示す（図６（Ｂ））。
【００１１】
次に、一般的なフォトリソグラフィ技術およびこれに続くエッチング処理により、逆メサ構造１０８ｙの上側（リッジの頭）のＳｉＯ2膜１１４を除去する。その後、ＳｉＯ2膜の除去により露出したｐ−ＩｎＧａＡｓコンタクト層１１０ｘ上に、オーミック電極１１８としてのＡｕ／Ｚｎ／Ａｕ積層膜を蒸着する。そして、これに引き続き、電極パッド１２０としてのＴｉ／Ｐｔ／Ａｕ積層膜を蒸着する。次に、ｎ−ＩｎＰ基板１００の裏面側を、素子全体の厚さが１００μｍ程度になるように研磨する。その後、ｎ−ＩｎＰ基板１００の裏面に、オーミック電極１２２としてのＡｕ／Ｇｅ／Ｎｉ積層膜およびオーミック電極１２２上に電極パッド１２４としてのＴｉ／Ｐｔ／Ａｕ積層膜を蒸着する（図６（Ｃ））。
【００１２】
以上の工程を含み、リッジ型構造の半導体光機能素子が形成される。
【００１３】
【発明が解決しようとする課題】
このリッジ型構造の逆メサ構造１０８ｙの両側には、寄生容量の低減および素子の平坦化を図るために、ポリイミド樹脂１１６ｘが設けられている。このポリイミド樹脂を設ける工程において、半導体ウェハの上面に塗布されたポリイミド樹脂を硬化させるためにアニール処理が行われている。このアニール処理時に、ポリイミド樹脂が熱によって膨張あるいは収縮することにより、逆メサ構造１０８ｙの側壁には応力がかかってしまう（図６（Ｂ）参照）。特に逆メサ構造の側壁付近に活性層が設けられている場合には、上記応力が原因で、光機能素子の信頼性に悪影響を及ぼすおそれがある。
【００１４】
また、リッジ型構造の半導体光機能素子として、ポリイミド樹脂でメサ部分の両側を覆わずに、１つのメサ部分の上面と、隣接するメサ部分の上面とを、電極パッドで以て橋渡しをしてある、いわゆるエアブリッジを有する素子もある。
【００１５】
しかしながら、エアブリッジを有する素子においては、ワイヤボンディングやジャンクションダウン実装を行う際に、例えばウェハの裏面を研磨する工程で、電極パッドが破壊されたり、またはメサ部分が折れたりする、素子破壊が発生するおそれがある。
【００１６】
したがって、寄生容量が小さく、素子の平坦化が図れるリッジ型の半導体光機能素子であって、メサ部分の側壁にかかる応力を低減することができ、かつ素子の信頼性が従来よりも高い半導体光機能素子の出現が望まれていた。また、メサ部分の側壁に応力がかからないように素子を製造する方法の出現も望まれていた。
【００１７】
【課題を解決するための手段】
このため、この発明の半導体光機能素子によれば、基板と、この基板の上側に形成された積層構造からなる光機能に寄与する逆メサ型構造部と、基板の上側であって、逆メサ型構造部の側壁面付近に形成された絶縁材料部とを具えている。そして、逆メサ型構造部の側壁面と、絶縁材料部との間には、空間部が介在している。
【００１８】
逆メサ型構造部は、光機能に寄与する部分であるが、ここでいう光機能とは、例えば発光や光吸収、導波路等が挙げられる。
【００１９】
このような構造の半導体光機能素子においては、逆メサ型構造部の側壁面と絶縁材料部との間に空間部が形成されているので、逆メサ型構造部の下地との境界付近、すなわち首の部分には絶縁材料が接着していない。よって、逆メサ型構造部の首には絶縁材料に起因する応力はかからない。このため、この首部分に歪みが発生するおそれは低減する。
【００２０】
また、逆メサ型構造部の上面の縁と絶縁材料部との空間部の幅は、絶縁材料に起因する応力が逆メサ型構造部に加わるのを防止できる最小間隔として形成できる。また、この間隔は、エッチング処理用のエッチャントがこの空間部に入る程度の間隔であればよい。よって、逆メサ型構造部の上面の縁と絶縁材料部とは近接している。したがって、この空間部が、素子の平坦化を損なう段差となることはなく、実質的に素子の平坦化は維持されている。よって、例えば、この逆メサ型構造部上と絶縁材料部上とに跨って、電極パッド等を形成しても、電極パッドがエアブリッジ状になる心配はない。これがため、電極パッド形成部分は、十分な強度を有しているのでこの部分での素子破壊は抑制できる。
【００２１】
また、逆メサ型構造部の側壁面付近には絶縁材料部が設けられており、素子の表面は実質的に平坦化されている。よって、素子を形成する各処理において、逆メサ型構造部の首付近はほとんど外部雰囲気に曝されるおそれはない。したがって、逆メサ型構造部の首が折れたりするおそれはない。よって、信頼性の高い素子が得られる。
【００２２】
なお、ここでいう平坦化とは、逆メサ型構造部の上面と、この構造部の周辺部の上面との段差をできるだけ小さくするという意味を含んでいる。
【００２３】
また、この発明の半導体光機能素子の製造方法によれば、次の４つの工程を含んでいる。
【００２４】
▲１▼基板上に、積層された半導体層を形成する工程。
【００２５】
▲２▼積層された半導体層の一部の層または全部の層をパターニングすることにより、側壁面が基板の上面に対して略垂直となる島状の予備パターンを形成する工程。
【００２６】
▲３▼予備パターンの上面および予備パターンの側壁の一部を露出するように、基板の上側に、絶縁材料部を形成する工程。
【００２７】
▲４▼予備パターンの側壁をエッチングすることにより、この予備パターンを光機能に寄与する逆メサ型構造部に変え、かつ逆メサ型構造部と絶縁材料部との間に空間部を形成する工程。
【００２８】
上記▲１▼工程で、基板上に、後に、光機能に寄与する逆メサ型構造部となる半導体層を形成し、次に▲２▼工程で、この半導体層をパターニングして予備パターンを得る。この予備パターンは、側壁面が基板の上面に対して略垂直であり、逆メサ型ではないので予備パターンと称している。なお、この予備パターンの上面は逆メサ型構造部の上面と実質的に同じ大きさおよび形状である。次に、▲３▼工程で、予備パターンの両側に絶縁材料部を形成する。この絶縁材料部は、例えば素子を平坦化するための部分である。この絶縁材料部を構成する材料として、例えばポリイミド等の熱可塑性の樹脂を用いる場合には、この▲３▼工程の時点で、予備パターンの両側に塗布した後加熱して硬化させておく。次に、▲４▼工程で、予備パターンの側壁をエッチングして予備パターンを逆メサ型構造部に変える。予備パターンの側壁をエッチングするために、▲３▼工程では、絶縁材料部から予備パターンの側壁が一部露出するように、絶縁材料部を形成しておく。そして、予備パターンの側壁が一部露出している部分から側壁全体にかけてエッチングすることによって、逆メサ型構造部が得られる。また、このエッチングによって、逆メサ型構造部と絶縁材料部との間には、上面側から基板側に向かって広くなる空間部が形成される。これにより、逆メサ型構造部の首の部分の周囲は空気で覆われることになるので、歪みが発生するおそれはない。
【００２９】
【発明の実施の形態】
以下、図を参照してこの発明の実施の形態につき説明する。なお、各図は発明を理解できる程度に各構成成分の形状、大きさおよび配置関係を概略的に示してあるに過ぎず、したがってこの発明を図示例に限定するものではない。また、図において、図を分かり易くするために断面を示すハッチング（斜線）は一部分を除き省略してある。
【００３０】
この発明の実施の形態例として、図１〜図４を参照して、半導体レーザの構成にこの発明を適用した例につき説明する。
【００３１】
図１は、半導体レーザの概略的な構成図であり、断面の切り口で示してある。図２〜図４は、図１の半導体レーザの概略的な形成工程図であり、主要工程における構造体の断面の切り口で示してある。
【００３２】
図１に示す構成例によれば、この実施の形態の半導体レーザ１０は、基板１８と、基板１８の上側に形成された発光に寄与する逆メサ型構造部１４と、基板１８の上側であって、逆メサ型構造部１４の側壁面１４ｘ付近に形成された絶縁材料部１６とを具えている。
【００３３】
この実施の形態では、基板１８を第１導電型基板とし、この基板１８上に、第１導電型クラッド層２０、活性層２２および第２導電型エッチングストップ層２４がこの順に積層されている。この例では、第１導電型をｎ型とし、第２導電型をｐ型とする。そして、これら基板１８と基板１８上の構成として、より具体的には、例えば、ｎ−ＩｎＰ基板１８上に、０．５μｍの厚さのｎ−ＩｎＰクラッド層２０、０．１２２μｍの厚さのＩｎＧａＡｓＰ活性層２２およびｐ−ＩｎＡｌＡｓエッチングストップ層２４がこの順に形成されている。
【００３４】
また、逆メサ型構造部１４は、一例として、第２導電型クラッド層２６および第２導電型コンタクト層２８で構成されている。より具体的には、例えば、２μｍの厚さのｐ−ＩｎＰクラッド層２６および０．２μｍの厚さのｐ−ＩｎＧａＡｓコンタクト層２８で構成されている。また、ｐ−ＩｎＰクラッド層２６の側壁２６ｘが（１１１）Ａ面の方向の逆メサ型構造となっている。
【００３５】
また、逆メサ型構造部１４の側壁面１４ｘと絶縁材料部１６との間には、空間部３０が介在している。すなわち、この絶縁材料部１６は、逆メサ型構造部１４の周辺を埋め込むように、かつ逆メサ型構造部１４とは接触しないように設けられている。この絶縁材料部１６と逆メサ型構造部１４との間の空間部３０は、この材料部１６と構造部１４との間で応力の伝達が生じないような最小間隔とするのが好ましい。また、この材料部１６と構造部１４との間の間隔幅は、構造部１４のくびれた部分の基板側からくびれた部分の上側に向けて、順次に幅狭とするのが好適である。
【００３６】
絶縁材料部１６を構成する材料として、絶縁性樹脂を用いるのが好適であるが、この実施の形態では、ポリイミド樹脂を用いる。この実施の形態では、絶縁材料部１６の、逆メサ型構造部１４の側壁面１４ｘに対向する側壁１６ｘは、基板１８の上面に対して略垂直に形成されている。そして、逆メサ型構造部１４の上面の縁１４ｙと絶縁材料部１６の側壁１６ｘとの間の間隙は最も小さく、この実施の形態では０．２〜０．３μｍ程度である。これに対して、逆メサ型構造部１４の首１４ａと絶縁材料部１６の側壁１６ｘとの間の間隙は、逆メサ型構造部１４の側壁面１４ｘが（１１１）Ａ面の方向に形成されているために、最も大きくなる。また、この実施の形態では、逆メサ型構造部１４の上面の幅（メサ幅とも称する。）を５μｍとする。
【００３７】
また、この実施の形態の半導体レーザ１０においては、逆メサ型構造部１４のｐ−ＩｎＧａＡｓコンタクト層２８上から絶縁材料部１６の上側に連続する電極パッド３２が形成されている。電極パッド３２はＴｉ／Ｐｔ／Ａｕの積層金属膜で構成されている。また、この実施の形態では、電極パッド３２の下側にオーミック電極３４としてＡｕ／Ｚｎ／Ａｕからなる積層金属膜が設けられている。絶縁材料部１６であるポリイミド樹脂上にはＳｉＯ2絶縁膜３６が設けられていて、このＳｉＯ2絶縁膜３６を介してオーミック電極３４が形成されている。また、ｎ−ＩｎＰ基板１８の裏面１８ｘ側にも、オーミック電極３８としてのＡｕ／Ｇｅ／Ｎｉからなる積層金属膜が形成されており、さらにこのオーミック電極３８上に電極パッド４０としてＴｉ／Ｐｔ／Ａｕからなる積層金属膜が設けられている（図１）。
【００３８】
上述した構成の半導体レーザ１０の構成によれば、逆メサ型構造部１４の側壁面１４ｘの周囲が空間部３０となっている。この空間部３０は、半導体レーザの寄生容量を小さくし得る気体で満たされているか或いは真空であっても良い。この実施の形態の構成例では、逆メサ型構造部１４の周囲は空気で覆われる。空気はポリイミド樹脂よりも比誘電率が小さい。よって、この実施の形態例の半導体レーザ１０の寄生容量は、エアブリッジを有するリッジ型の半導体レーザと同程度となり、逆メサ型構造部の周囲がポリイミド樹脂などの絶縁材料で覆われた構造の素子よりも、小さくなる。また、逆メサ型構造部１４の首１４ａには、絶縁材料に起因する応力はかからない。よって、この首１４ａ部分に歪みが発生するおそれは低減する。
【００３９】
また、逆メサ型構造部１４の側壁面１４ｘ付近には空間部３０を介して絶縁材料部１６が形成されている。そして、図１からも明らかなように、逆メサ型構造部１４の上面の縁１４ｙと絶縁材料部１６とは非常に近接している。よって、逆メサ型構造部１４の縁１４ｙ付近の空間部３０が、素子の平坦化を損なう段差としてはみなされない。したがって、絶縁材料部１６は、逆メサ型構造部１４の上面と、この構造部１４の周辺部の上面との段差を小さくすることができる。図１を参照すると、この実施の形態の構成例では、逆メサ型構造部１４の上面と絶縁材料部１６の上面とで段差が形成されているように見えるが、この段差は、絶縁材料部１６が設けられていない場合に形成される逆メサ型構造部１４の上面と第２導電型エッチングストップ層２４の上面との段差よりもずっと小さいものである。よって、実質的に、素子１０の平坦化は維持されている。よって、素子１０の実装工程を行う上での強度は、エアブリッジを有する半導体レーザよりも高い。したがって、信頼性の高い半導体レーザ１０であり、さらに歩留まりも従来よりも向上する。
【００４０】
次に、図２〜図４を参照して、このような半導体レーザの製造方法の一例につき説明する。
【００４１】
まず、第１導電型基板１８上に、第１導電型クラッド層２０、活性層２２および第２導電型エッチングストップ層２４を堆積する。次に、これに連続して、逆メサ型構造部形成用の半導体層４２となる第２導電型第１膜４４および第２導電型第２膜４６をこの順に堆積させる。
【００４２】
したがって、この実施の形態では、ｎ−ＩｎＰ基板１８上に、ＭＯＣＶＤ法を用いて、ｎ−ＩｎＰクラッド層２０を０．５μｍの厚さに形成した後、ＩｎＧａＡｓＰ活性層２２を０．１２２μｍの厚さに形成する。引き続き、ＩｎＧａＡｓＰ活性層２２上にｐ−ＩｎＡｌＡｓエッチングストップ層２４、２μｍの厚さのｐ−ＩｎＰ膜４４および０．２μｍの厚さのｐ−ＩｎＧａＡｓ膜４６を形成する（図２（Ａ））。
【００４３】
次に、逆メサ型構造部形成用半導体層４２をパターニングすることにより、逆メサ型構造部形成用の予備パターン４８を形成する（図２（Ｃ）参照）。
【００４４】
そのため、まず、この実施の形態では、ｐ−ＩｎＧａＡｓ膜４６上にプラズマＣＶＤ法（ｐ−ＣＶＤ法）でＳｉＯ2膜４７を形成する。その後、一般的なフォトリソグラフィ工程により、ｐ−ＩｎＧａＡｓ膜４６の上側に、すなわち、ＳｉＯ2膜４７上に、第１マスク５２を設ける（図２（Ｂ））。この第１マスク５２は、逆メサ型構造部の上面のパターンに対応する形状として、幅５μｍのストライプパターン形状の島パターン５０を有する。次に、第１マスク５２から露出する領域のＳｉＯ2膜４７を除去する。
【００４５】
続いて、第１マスク５２から露出する第２導電型第２膜４６の部分から第２導電型エッチングストップ層２４の上面が露出するまでエッチング除去する（図２（Ｃ）参照）。そのために、まず、第１マスク５２を用いて、ＲＩＥ法により、ｐ−ＩｎＧａＡｓ膜４６、その下のｐ−ＩｎＰ膜４４を順次エッチング除去する。このエッチングを、基板１８の上面に対して垂直な方向の異方性エッチングで行い、ｐ−ＩｎＰ膜４４の下のｐ−ＩｎＡｌＡｓエッチングストップ層２４の上面を露出させる。これにより、ｐ−ＩｎＧａＡｓ膜の残存部分（ｐ−ＩｎＧａＡｓコンタクト層）２８およびｐ−ＩｎＰ膜の残存部分４４ｘを含んで構成された逆メサ型構造部形成用の予備パターン４８が得られる。この予備パターン４８の側壁面は、基板１８の上面に対して略垂直な面となる。
【００４６】
次に、予備パターン４８上および予備パターン４８から露出する第２導電型エッチングストップ層２４上を覆うように、絶縁材料を堆積して、絶縁材料層５４を形成する（図３（Ａ））。
【００４７】
この実施の形態では、絶縁材料としてのポリイミド樹脂を塗布する。
【００４８】
次に、絶縁材料層５４上に第２マスクとしてエッチングマスク５６を設ける（図３（Ｂ））この第２マスクは、第１マスク５２の島パターン５０の幅よりも広い幅を有する窓５８を有している。そして、この第２マスク５６を、この窓５８がちょうど予備パターン４８の上に位置するように設ける。一例として、第２マスク５６の窓５８の幅は、予備パターン（５μｍのメサ幅のストライプパターン）４８のメサ幅よりも広い５．２〜５．３μｍの幅とする。
【００４９】
この実施の形態では、絶縁材料としてポリイミド樹脂を用いているが、その他の絶縁材料を用いて絶縁材料層５４が形成されている場合には、塗布された絶縁材料層５４の上に、フォトレジストを堆積した後、一般的なフォトリソグラフィ技術を用いて、第２マスク５６を形成する。
【００５０】
次に、エッチングマスク５６から露出する絶縁材料層５４の部分をエッチング除去することにより、予備パターン４８の上面および予備パターン４８の側壁の上方側の一部を露出させる（図３（Ｃ））。
【００５１】
この実施の形態では、絶縁材料としてポリイミド樹脂を用いているので、第２マスク５６をフォトマスクとして用いて、一般的なフォトリソグラフィ技術によって、絶縁材料層５４を部分的に除去することができる。まず、第２マスク５６を介して露光を行う。これにより、窓５８から露出する絶縁材料層５４の部分は現像液に可溶な状態となる。次に、現像処理を行う。これにより、予備パターン４８の上面および予備パターンの側壁の上方側の一部が露出する。
【００５２】
この実施の形態において、露出している部分は、具体的には、第１マスク５２の上面および側壁、第２導電型第２膜の残存部分（第２導電型コンタクト層）２８の側壁２８ｘならびに第２導電型第１膜の残存部分４４ｘの側壁の一部４４ｙである（図３（Ｃ））。
【００５３】
一方、絶縁材料として他の材料を用いている場合には、上記フォトリソグラフィおよびエッチング処理によって形成された第２マスク（エッチングマスク）５６の窓５８に露出する絶縁材料層５４の部分を、予備パターン４８の側壁４４ｙの上側部分が現れるまで、エッチング除去する。このエッチングによって、この実施の形態と同様に、窓５８の下方に位置している第１マスク５２の上面および側壁、第２導電型第２膜の残存部分（第２導電型コンタクト層）２８の側壁２８ｘならびに第２導電型第１膜の残存部分４４ｘの側壁の一部４４ｙが露出する（図３（Ｃ））。
【００５４】
なお、この実施の形態では、このエッチングマスク５６に形成された窓５８の幅を、第１マスクの島状パターン５０の幅よりも広く形成する。この窓５８の幅は、基本的には、予備パターン４８の上部側の周辺をエッチング除去できる大きさであればよい。ここでは、この窓５８の幅を、上述した予備パターン４８のｐ−ＩｎＧａＡｓコンタクト層２８の側壁２８ｘおよびその下のｐ−ＩｎＰ膜の残存部分４４ｘの側壁の一部４４ｙを露出させるエッチングができる程度の幅でとした。
【００５５】
次に、残存する絶縁材料層５４（ポリイミド樹脂膜１６）を硬化させた後、露出している予備パターン４８の側壁の一部から予備パターン４８の側壁全体に対して、異方性のウェットエッチングを行って、逆メサ型構造部１４を形成する（図４（Ａ））。
【００５６】
そこで、まず、残存する絶縁材料層５４（ポリイミド樹脂膜１６）を適当な方法で硬化させる。その後、第２導電型第１膜の残存部分４４ｘの側壁の一部４４ｙの露出面に対して、異方性のウェットエッチングを行う。このエッチングにより、残存部分４４ｘは、下地面側に向かうにしたがって、下地面と平行な方向横方向に大きくエッチングされて逆メサ型の第２導電型クラッド層２６が得られる（図４（Ａ））。
【００５７】
よって、この実施の形態では、まず、残存しているポリイミド樹脂膜１６に対して３５０℃の温度で熱処理を行って、硬化させる。この熱処理によって、ポリイミド樹脂は熱膨張するので、ｐ−ＩｎＰ膜の残存部分４４ｘと活性層２４との境界付近には応力がかかり、歪みが発生する。その後、この構造体に対して、臭化水素と酢酸との混合溶液からなるエッチャントを用いてウェットエッチングを行う。これにより、ポリイミド樹脂膜１６から露出しているｐ−ＩｎＰ膜の残存部分４４ｘの側壁の一部４４ｙからエッチングが開始される。上記エッチャントは、ｐ−ＩｎＰ膜の残存部分４４ｘの側壁に対して（１１１）Ａ面に向かう方向にエッチングを進行させる異方性のエッチャントである。したがって、このエッチングにより、ｐ−ＩｎＰ膜の残存部分４４ｘは、逆メサ型構造のｐ−ＩｎＰクラッド層２６となる。また、これに伴い、ｐ−ＩｎＰクラッド層２６の側壁２６ｘと絶縁材料部１６であるポリイミド樹脂膜との間には空間部３０が形成される。よって、ポリイミド樹脂を硬化させる際に、熱膨張により発生した、ｐ−ＩｎＰ膜の残存部分４４ｘと活性層２４との境界付近の歪みを除去することができる。
【００５８】
次に、この実施の形態では、構造体の上側からｐ−ＣＶＤ法を用いて、ＳｉＯ2膜６０を構造体の上面全体に形成する（図４（Ｂ））。このとき、ＳｉＯ2がポリイミド樹脂膜１６とｐ−ＩｎＧａＡｓコンタクト層２８との間の隙間から空間部３０に入り込むことが考えられるが、これは、素子の動作上問題はない。
【００５９】
次に、ｐ−ＩｎＧａＡｓコンタクト層２８の上面に形成されたＳｉＯ2膜６０を除去する。このため、周知のフォトリソグラフィ処理およびこれに続くエッチング処理を用いて、ｐ−ＩｎＧａＡｓコンタクト層２８上のＳｉＯ2膜６０を除去する。よって、ポリイミド樹脂膜１６上にのみＳｉＯ2絶縁膜３６が残存する（図４（Ｃ））。
【００６０】
その後、ｐ−ＩｎＧａＡｓコンタクト層２８の上面に、オーミック電極３４として、Ａｕ／Ｚｎ／Ａｕを蒸着させた後、さらに、この上に電極パッド３２としてＴｉ／Ｐｔ／Ａｕを蒸着させる。
【００６１】
次に、ｎ−ＩｎＰ基板１８の裏面１８ｘに対して、素子全体の厚さが１００μｍ程度となるように、研磨を行う。その後、このｎ−ＩｎＰ基板１８の裏面１８ｘにオーミック電極３８としてＡｕ／Ｇｅ／Ｎｉを蒸着させた後、さらに電極パッド４０としてＴｉ／Ｐｔ／Ａｕを蒸着させる。
【００６２】
これにより、図１に示す半導体レーザ１０が得られる。
【００６３】
この結果、異方性のウェットエッチングを行って予備パターン４８を逆メサ型構造部１４に変えることによって、予備パターン４８に発生していた歪みを除去することができる。これにより、得られる素子１０の信頼性を向上させることができる。また、逆メサ型構造部１４の周囲は空間部３０となっているので、ポリイミド樹脂膜で覆われているよりも、素子の寄生容量の低減化が図れる。また、この素子１０の逆メサ型構造部１４の上面付近の両側には、ポリイミド樹脂膜１６が近接して設けられている。したがって、このポリイミド樹脂膜１６は実質的に素子１０の表面を平坦化している。よって、素子を実装する際の強度は、例えばエアブリッジ構造の半導体レーザよりも高い。よって、素子の歩留まりを向上されることができる。
【００６４】
また、この実施の形態では、逆メサ型構造部を、第２導電型クラッド層と第２導電型コンタクト層とで構成したが、この構成に限られるものではない。この実施の形態の半導体光機能素子の構成においては、例えば、第２導電型コンタクト層、第２導電型クラッド層および活性層を含んでいる逆メサ型構造部であってもよいし、第２導電型コンタクト層、第２導電型クラッド層、活性層および第１導電型クラッド層を含んでいる逆メサ型構造部であってもよい。そして、このような場合には、逆メサ型構造部を構成する層のうち、一番基板側の層の直下にエッチングストップ層が形成される。
【００６５】
また、この実施の形態では、１．３μｍ帯のＩｎＧａＡｓＰ−ＩｎＰ半導体レーザを例に挙げて説明したが、この発明が適用される構造体は、これに限られるものではない。他の材料を用いたものや、他の波長帯のレーザ、または、例えば光変調器、ＬＥＤ、フォトダイオード、光アンプ、光導波路等、他の半導体光機能素子であって、リッジ構造を有する素子に適用することができる。また、異なる半導体光機能素子が集積されている光デバイス、例えば光変調器付き半導体レーザのような装置に適用することも可能である。
【００６６】
【発明の効果】
上述した説明から明らかなように、この発明の半導体光機能素子によれば、逆メサ型構造部の首の部分には絶縁材料が接着していない。よって、逆メサ型構造部の首には絶縁材料に起因する応力はかからない。このため、この首部分に歪みが発生するおそれは低減する。
【００６７】
また、逆メサ型構造部の上面の縁と絶縁材料部とは近接している。よって、実質的に素子の平坦化は維持されている。よって、例えば、この逆メサ型構造部上と絶縁材料部上とに跨って、電極パッド等を形成しても、電極パッドがエアブリッジ状になる心配はない。したがって、電極パッド形成部分は、十分な強度を有しているのでこの部分での素子破壊は抑制できる。また、逆メサ型構造部の側壁面付近には側壁面に接着しないで絶縁材料部が設けられており、素子の表面は実質的に平坦化されている。よって、素子を形成する各処理において、逆メサ型構造部の首付近はほとんど外部雰囲気に曝されるおそれはない。したがって、逆メサ型構造部の首が折れたりするおそれはない。よって、信頼性の高い素子が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態の半導体レーザの概略的な構成図であり、断面の切り口で示してある。
【図２】（Ａ）〜（Ｃ）は、図１の半導体レーザの製造工程図である。
【図３】（Ａ）〜（Ｃ）は、図２に続く、半導体レーザの製造工程図である。
【図４】（Ａ）〜（Ｃ）は、図３に続く、半導体レーザの製造工程図である。
【図５】（Ａ）〜（Ｄ）は、従来の半導体レーザの製造工程図である。
【図６】（Ａ）〜（Ｃ）は、図５に続く、従来の半導体レーザの製造工程図である。
【符号の説明】
１０：半導体レーザ（素子）
１４：逆メサ型構造部
１４ａ，１０８ｚ：首
１４ｘ：側壁面
１４ｙ：縁
１６：絶縁材料部（ポリイミド樹脂膜）
１６ｘ，２６ｘ，２８ｘ：側壁
１８，１００：第１導電型基板（ｎ−ＩｎＰ基板）
１８ｘ：裏面
２０，１０２：第１導電型クラッド層（ｎ−ＩｎＰクラッド層）
２２，１０４：活性層（ＩｎＧａＡｓＰ活性層）
２４，１０６：第２導電型エッチングストップ層（ｐ−ＩｎＡｌＡｓエッチングストップ層）
２６，１０８：第２導電型クラッド層（ｐ−ＩｎＰクラッド層）
２８，１１０：第２導電型コンタクト層（ｐ−ＩｎＧａＡｓコンタクト層、ｐ−ＩｎＧａＡｓ膜の残存部分）
３０：空間部
３２，４０，１２０，１２４：電極パッド
３４，３８，１１８，１２２：オーミック電極
３６：残存するＳｉＯ2絶縁膜
４２：逆メサ型構造部形成用半導体層
４４：第２導電型第１膜（ｐ−ＩｎＰ膜）
４４ｘ：第２導電型第１膜の残存部分（ｐ−ＩｎＰ膜の残存部分）
４４ｙ：側壁の一部
４６：第２導電型第２膜（ｐ−ＩｎＧａＡｓ膜）
４７，６０，１１４：ＳｉＯ2膜
４８：予備パターン
５０：島パターン
５２：第１マスク
５４：絶縁材料層
５６：エッチングマスク（第２マスク、フォトマスク）
５８：窓
１０８ｘ：ｐ−ＩｎＰクラッド層の残存部分
１０８ｙ：逆メサ構造
１１０ｘ：残存するｐ−ＩｎＧａＡｓコンタクト層
１１６：ポリイミド樹脂
１１６ｘ：残存するポリイミド樹脂
Claims (7)
- 基板上に、積層された半導体層を形成する工程と、
前記積層された半導体層の一部の層または全部の層をパターニングすることにより、側壁面が前記基板の上面に対して略垂直となる島状の予備パターンを形成する工程と、
前記予備パターンの上面および該予備パターンの側壁の一部を露出するように、前記基板の上側に絶縁材料部を形成する工程と、
前記予備パターンの側壁をエッチングすることにより、該予備パターンを光機能に寄与する逆メサ型構造部に変え、かつ当該逆メサ型構造部と前記絶縁材料部との間に空間部を形成する工程と
を含んでいる
ことを特徴とする半導体光機能素子の製造方法。 - 請求項１に記載の半導体光機能素子の製造方法において、
前記絶縁材料部を形成する工程は、
前記予備パターンを覆うように前記基板の上側に絶縁材料層を形成する小工程と、
前記予備パターンの上面および両側の側壁面のそれぞれ一部が露出するように、該絶縁材料層をエッチングする小工程と、
残存する前記絶縁材料層の部分を硬化させることにより、前記絶縁材料部を得る小工程とを含み、
前記空間部を形成する工程は、
露出している前記予備パターンの側壁面の一部から側壁面全体にかけて、ウェットエッチングを行う小工程を含む
ことを特徴とする半導体光機能素子の製造方法。 - 請求項２に記載の半導体光機能素子の製造方法において、
前記絶縁材料層をエッチングする小工程は、
前記絶縁材料層上に設けたマスクを用いて行われ、
当該マスクは、前記予備パターンの幅より広い幅の窓を有し、該窓から前記予備パターンの幅方向の両端が露出するような位置に設けられている
ことを特徴とする半導体光機能素子の製造方法。 - 請求項３に記載の半導体光機能素子の製造方法において、
前記窓の幅は、前記マスクを用いて前記絶縁材料層をエッチングしたときに、予備パターンの両側の側壁面の一部を露出することができる幅で、かつエッチング後に素子全体の容量を増加させることのない程度に前記絶縁材料層を残存できる幅である
ことを特徴とする半導体光機能素子の製造方法。 - 第１導電型基板上に、第１導電型クラッド層、活性層、第２導電型エッチングストップ層、第２導電型第１膜および第２導電型第２膜をこの順に堆積させる工程と、
該第２導電型第２膜上に、第２導電型コンタクト層形成領域を被覆する第１マスクを設けた後、当該第１マスクを用いて前記第２導電型エッチングストップ層の上面が露出するまでエッチング処理を行うことにより、前記エッチングストップ層の上面に対して略垂直な側壁面を有し、前記第２導電型第２膜の残存部分からなる第２導電型コンタクト層および第２導電型第１膜の残存部分を含む予備パターンを形成する工程と、
前記予備パターンを覆うように前記第２導電型エッチングストップ層上に絶縁材料を堆積して、絶縁材料層を形成する工程と、
前記絶縁材料層上に、前記第１マスクの直上の位置に窓が形成された第２マスクを設ける工程と、
前記第２マスクの窓から露出する前記絶縁材料層の部分をエッチング除去することにより、前記第１マスクの上面および側壁、前記第２導電型コンタクト層の側壁ならびに前記第２導電型第１膜の残存部分の側壁の一部を露出させる工程と、
残存する絶縁材料層の部分を硬化させて絶縁材料部を形成する工程と、
露出している第２導電型第１膜の残存部分の側壁の一部から該側壁全体に対して異方性のウェットエッチングを行って、前記第２導電型第１膜の残存部分を逆メサ型の第２導電型クラッド層に変えることにより、当該第２導電型クラッド層および前記第２導電型コンタクト層を含む逆メサ型構造部を形成する工程と
を含んでおり、
前記第２マスクの窓は、前記第１マスクの上面よりも広い幅を有する窓であることを特徴とする半導体光機能素子の製造方法。 - 請求項５に記載の半導体光機能素子の製造方法において、
前記絶縁材料をポリイミド樹脂とする
ことを特徴とする半導体光機能素子の製造方法。 - 請求項５に記載の半導体光機能素子の製造方法において、
前記第２マスクの窓の幅は、該第２マスクを用いて前記絶縁材料層をエッチングしたときに、前記第２導電型第１膜の残存部分の両側壁のそれぞれ一部を露出することができる幅で、かつエッチング後に、素子全体の容量を増加させることのない程度に前記絶縁材料層を残存できる幅である
ことを特徴とする半導体光機能素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175840A JP4785276B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体光機能素子の製造方法 |
| US09/978,053 US6521476B2 (en) | 2001-06-11 | 2001-10-17 | Method for manufacturing a semiconductor optical functional device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175840A JP4785276B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体光機能素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368337A JP2002368337A (ja) | 2002-12-20 |
| JP4785276B2 true JP4785276B2 (ja) | 2011-10-05 |
Family
ID=19016909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001175840A Expired - Lifetime JP4785276B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体光機能素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6521476B2 (ja) |
| JP (1) | JP4785276B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900069B2 (en) * | 2001-03-09 | 2005-05-31 | Seiko Epson Corporation | Method of fabricating surface-emission type light-emitting device, surface-emitting semiconductor laser, method of fabricating the same, optical module and optical transmission device |
| US7038288B2 (en) * | 2002-09-25 | 2006-05-02 | Microsemi Corporation | Front side illuminated photodiode with backside bump |
| FR2870360B1 (fr) * | 2004-05-17 | 2006-08-25 | Avanex France Sa Sa | Composant optoelectronique comprenant un guide d'onde courbe avec des flancs inclines rentrants |
| JP4570422B2 (ja) * | 2004-08-24 | 2010-10-27 | シャープ株式会社 | 窒化物半導体レーザ素子およびそれを用いた装置 |
| JP4664742B2 (ja) * | 2005-06-16 | 2011-04-06 | 日本オプネクスト株式会社 | 半導体光装置及びその製造方法 |
| JP4940987B2 (ja) * | 2006-03-20 | 2012-05-30 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子及びその製造方法 |
| US7833695B2 (en) * | 2007-05-31 | 2010-11-16 | Corning Incorporated | Methods of fabricating metal contact structures for laser diodes using backside UV exposure |
| JP5261201B2 (ja) * | 2009-01-08 | 2013-08-14 | 古河電気工業株式会社 | 面発光レーザ、面発光レーザアレイ及びその製造方法 |
| JP5343687B2 (ja) * | 2009-04-28 | 2013-11-13 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| JP5499920B2 (ja) * | 2010-06-09 | 2014-05-21 | 住友電気工業株式会社 | 半導体光デバイスの製造方法 |
| JP5644192B2 (ja) * | 2010-06-09 | 2014-12-24 | 住友電気工業株式会社 | 積層樹脂膜の形成方法及び半導体デバイスの製造方法 |
| JP2012038965A (ja) * | 2010-08-09 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP5510212B2 (ja) * | 2010-09-08 | 2014-06-04 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子及びその製造方法 |
| DE102013204192B4 (de) | 2013-03-12 | 2021-07-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterlaser mit verbesserter Indexführung |
| JP6371609B2 (ja) * | 2014-07-04 | 2018-08-08 | 日本オクラロ株式会社 | 半導体発光素子 |
| JP6627651B2 (ja) * | 2016-06-09 | 2020-01-08 | 三菱電機株式会社 | レーザ素子、レーザ素子の製造方法 |
| CN108512031B (zh) * | 2017-02-28 | 2020-02-14 | 山东华光光电子股份有限公司 | 一种微通道半导体激光器芯片结构及其制作方法 |
| KR102701775B1 (ko) * | 2021-09-08 | 2024-09-03 | 한국전자통신연구원 | 쉘로우 릿지 도파로 구조를 갖는 마흐-젠더 간섭계형 광 변조기 및 그의 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137386A (ja) * | 1984-12-10 | 1986-06-25 | Matsushita Electric Ind Co Ltd | 二重ヘテロ構造半導体レ−ザ |
| JP2566955B2 (ja) * | 1987-05-26 | 1996-12-25 | 株式会社東芝 | 半導体レ−ザおよびその製造方法 |
| JPH04196284A (ja) * | 1990-11-27 | 1992-07-16 | Sharp Corp | 半導体レーザ装置及びその製造方法 |
| JPH0590709A (ja) * | 1991-09-30 | 1993-04-09 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
| JPH08220358A (ja) * | 1995-02-09 | 1996-08-30 | Hitachi Ltd | 導波路型光素子 |
| JPH1041579A (ja) * | 1996-05-21 | 1998-02-13 | Toshiba Corp | 半導体装置とその製造方法 |
| JPH1026710A (ja) * | 1996-07-11 | 1998-01-27 | Hitachi Ltd | 導波路型光素子及びこれを用いた光送信モジュール並びに集積化光導波素子 |
| JPH1197799A (ja) * | 1997-09-22 | 1999-04-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
2001
- 2001-06-11 JP JP2001175840A patent/JP4785276B2/ja not_active Expired - Lifetime
- 2001-10-17 US US09/978,053 patent/US6521476B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368337A (ja) | 2002-12-20 |
| US6521476B2 (en) | 2003-02-18 |
| US20020187579A1 (en) | 2002-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4785276B2 (ja) | 半導体光機能素子の製造方法 | |
| JP2010263153A (ja) | 半導体集積光デバイス及びその作製方法 | |
| JPH1098235A (ja) | 無再成長分布帰還リッジ型半導体レーザ及びその製造方法 | |
| JP2011134870A (ja) | リッジ型半導体レーザー及びリッジ型半導体レーザーの製造方法 | |
| JP6365357B2 (ja) | 光半導体装置の製造方法 | |
| US7947520B2 (en) | Semiconductor laser and method of making the same | |
| JP3678872B2 (ja) | 分布帰還型半導体レーザ素子の製造方法及び分布帰還型半導体レーザ素子 | |
| JP4238508B2 (ja) | 光導波路型素子およびその製造方法 | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP4014861B2 (ja) | 化合物半導体デバイス及びその作製方法 | |
| JPH08162706A (ja) | 集積化半導体光素子の製造方法 | |
| JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
| JP2000193813A (ja) | 回折格子の形成方法、回折格子及び光半導体素子 | |
| JP2001111169A (ja) | 半導体レーザ素子 | |
| JP3663096B2 (ja) | 半導体レーザ素子 | |
| JP4910870B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2005520328A (ja) | 光通信デバイスを製造する方法および光通信デバイス | |
| JPH11251679A (ja) | 半導体レーザ | |
| JP2000068591A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH08139411A (ja) | 半導体レーザの製造方法 | |
| US20070134828A1 (en) | Method of producing semiconductor optical element | |
| JP2002270947A (ja) | 光半導体装置の製造方法 | |
| JP2012089667A (ja) | 半導体光素子を作製する方法、及び半導体光素子 | |
| JPH1056231A (ja) | 半導体レーザ素子の製造方法および半導体レーザ素子 | |
| JPH10107368A (ja) | 半導体レーザ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4785276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |