JP4644828B2 - 大型炭化ケイ素デバイスおよびその製造方法 - Google Patents

大型炭化ケイ素デバイスおよびその製造方法 Download PDF

Info

Publication number
JP4644828B2
JP4644828B2 JP2003527810A JP2003527810A JP4644828B2 JP 4644828 B2 JP4644828 B2 JP 4644828B2 JP 2003527810 A JP2003527810 A JP 2003527810A JP 2003527810 A JP2003527810 A JP 2003527810A JP 4644828 B2 JP4644828 B2 JP 4644828B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
thyristor
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003527810A
Other languages
English (en)
Other versions
JP2005503024A (ja
Inventor
アガルワル アナン
セイ−ヒュン リュー
ダブリュ.パーマー ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2005503024A publication Critical patent/JP2005503024A/ja
Application granted granted Critical
Publication of JP4644828B2 publication Critical patent/JP4644828B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Ceramic Products (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は超小型電子デバイスおよびその製造方法に関し、より詳細には光作動炭化ケイ素サイリスタなどの二電気端子炭化ケイ素デバイスおよびその製造方法に関する。
炭化ケイ素サイリスタについては、例えば、参照によりすべてを示したものとしてその開示が本明細書に組み込まれている特許文献1に記載されている。特許文献1に記載されているサイリスタは三端子デバイスであり、ゲートおよびデバイスの一方の側にアノードを、また、デバイスのもう一方の側にカソードを有している。このような炭化ケイ素サイリスタは、類似のシリコンサイリスタに勝る電力処理能力を示している。
また、特許文献2には、集積化光源および炭化ケイ素活性層を有する光作動サイリスタが記載されている。このようなデバイスには四端子デバイスが含まれており、独自のアノード端子およびカソード端子を有するサイリスタをトリガするべく作用する発光ダイオードのためのアノード端子およびカソード端子を備えている。
光によって制御されるシリコンサイリスタは、高出力アプリケーションに利用されており、例えば特許文献3に光トリガ並列ラテラルサイリスタが記載されている。
米国特許第5,539,217号明細書 米国特許第5,663,580号明細書 米国特許第4,779,126号明細書 米国特許出願第09/723,710号
炭化ケイ素サイリスタは、匹敵するサイズのシリコンデバイスに勝る改良型電力処理能力を備えているが、炭化ケイ素中に大規模サイリスタを生成することは困難である。ケイ素の場合、例えば、サイリスタのサイズが実質的にウェハのサイズと同じサイズになるように、ウェハの上に単一サイリスタが構築されるが、欠陥のない炭化ケイ素ウェハを製造することは、不可能ではないにしても困難である。したがって、ウェハ全体を占有しているデバイスには、デバイスの性能を制限する欠陥がデバイス中に併合されている。
本発明による実施形態により、光作動炭化ケイ素サイリスタおよび光作動炭化ケイ素サイリスタの製造方法が提供される。本発明による特定の実施形態では、第2の導電型の第1の炭化ケイ素層が、第1の導電型の炭化ケイ素基板の上に設けられている。第1の導電型の第1の炭化ケイ素領域が、基板と向かい合った第1の炭化ケイ素層の上に設けられている。炭化ケイ素サイリスタの外部光源からの光で第1の炭化ケイ素領域の一部を露光して光作動ゲート領域を備えるように構成された、第2の導電型の第2の炭化ケイ素領域が、第1の炭化ケイ素層と向かい合った第1の炭化ケイ素領域の上に設けられている。第1の電極が第2の炭化ケイ素領域の上に設けられ、第2の電極が炭化ケイ素基板の上に設けられている。
本発明による他の実施形態では、炭化ケイ素基板と第1の炭化ケイ素層の間に、第1の導電型の第2の炭化ケイ素層が設けられている。
本発明による追加実施形態では、第2の炭化ケイ素層が炭化ケイ素基板と第1の炭化ケイ素層の間に配置されている。第2の炭化ケイ素層は、第2の導電型の炭化ケイ素層であり、第1の炭化ケイ素層のキャリア濃度より高いキャリア濃度を有している。
本発明による特定の実施形態では、第1の炭化ケイ素領域がメサを形成している。このような実施形態では、第1の炭化ケイ素領域によって形成されたメサの外側の第1の炭化ケイ素層中に、第1の導電型の第3の炭化ケイ素領域を備えて接合終端拡張部を構成することができる。
本発明によるさらに他の実施形態では、第1の炭化ケイ素領域の露光部分に、第1の導電型の第3の炭化ケイ素領域が設けられている。このような第3の炭化ケイ素領域のキャリア濃度は、第1の炭化ケイ素領域のキャリア濃度より高くすることができる。
また、第2の炭化ケイ素領域は、炭化ケイ素サイリスタの外部光源からの光で第1の炭化ケイ素領域のピンホイール形部分を露光して、ピンホイール構造を有する光作動ゲート領域を備えるように構成することができる。別法としては、第2の炭化ケイ素領域を、炭化ケイ素サイリスタの外部光源からの光で、第1の炭化ケイ素領域の対応する複数のフィンガ部分を露光して第2の炭化ケイ素領域にインターディジット形式の光作動ゲート領域を備えるように構成された複数のフィンガとすることもできる。
本発明による他の実施形態では、第1の導電型の炭化ケイ素基板と、該炭化ケイ素基板の上に第2の導電型の第1の炭化ケイ素層とを有する炭化ケイ素サイリスタが提供される。第1の導電型の第1の炭化ケイ素領域が、基板と向かい合った第1の炭化ケイ素層の上に設けられている。また、第2の導電型の第2の炭化ケイ素領域が、第1の炭化ケイ素層と向かい合った第1の炭化ケイ素領域の上に設けられている。第1および第2の炭化ケイ素領域は、炭化ケイ素サイリスタの外部光源からの光で第1の炭化ケイ素層の一部を露光して光作動ゲート領域を備えるように構成されている。第1の電極が第2の炭化ケイ素領域の上に設けられ、また、第2の電極が炭化ケイ素基板の上に設けられている。
本発明による追加実施形態では、第1の導電型の第2の炭化ケイ素層が炭化ケイ素基板と第1の炭化ケイ素層の間に配置されている。また、第1の炭化ケイ素層の露光部分に、第2の導電型の、第1の炭化ケイ素層のキャリア濃度より高いキャリア濃度を持たせることができる第3の炭化ケイ素領域を提供することができる。
本発明によるさらに他の実施形態では、第1および第2の炭化ケイ素領域は、炭化ケイ素サイリスタの外部光源からの光で第1の炭化ケイ素層のピンホイール形部分を露光して、ピンホイール構造を有する光作動ゲート領域を備えるように構成されている。別法としては、第1および第2の炭化ケイ素領域を、炭化ケイ素サイリスタの外部光源からの光で第1の炭化ケイ素層の対応する複数のフィンガ部分を露光して、第1および第2の炭化ケイ素領域にインターディジット形式の光作動ゲート領域を備えるように構成された複数のフィンガとすることもできる。
本発明による特定の実施形態では、第1の導電型がn型導電炭化ケイ素であり、第2の導電型はp型導電炭化ケイ素である。本発明による他の実施形態では、第1の導電型がp型導電炭化ケイ素であり、第2の導電型はn型導電炭化ケイ素である。
本発明による追加実施形態では、炭化ケイ素ウェハの少なくとも一部に設けられた複数の光作動炭化ケイ素サイリスタセルによって光作動炭化ケイ素サイリスタが提供される。この光作動炭化ケイ素サイリスタセルは、サイリスタセルの外部光源からの光で露光するように構成された対応するゲート領域を炭化ケイ素ウェハの第1の面に有し、かつ、第1のコンタクトを炭化ケイ素ウェハの該第1の面に有し、第2のコンタクトを炭化ケイ素ウェハの第1の面と向かい合った第2の面に有している。接続プレートが複数の炭化ケイ素サイリスタセルのうちのいくつかのセルの第1のコンタクトを電気接続している。
本発明による特定の実施形態では、複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルのみが接続プレートによって電気接続される。このような実施形態では、複数の光作動炭化ケイ素サイリスタセルのうちの選択されるセルは、阻止電圧が定義済み電圧値より大きい炭化ケイ素サイリスタセルである。また、複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルの第1のコンタクトのみが接続プレートと接触するよう、複数の光作動炭化ケイ素サイリスタセルのうちの選択されるセルに、複数の光作動炭化ケイ素サイリスタセルのうちの選択されない他のセルの第1のコンタクトより長い距離を対応するゲート領域から拡張した第1のコンタクトを持たせることができる。別法としては、複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルのみが接続プレートと電気接触するよう、複数の光作動炭化ケイ素サイリスタセルのうちの選択されるセルに第1のコンタクトを持たせ、複数の光作動炭化ケイ素サイリスタセルのうちの選択されない他のセルには第1のコンタクトを持たせないようにすることもできる。
また、複数の光作動炭化ケイ素サイリスタセルは、上で説明した任意の実施形態を備えることができる。例えば、第1の導電型の炭化ケイ素基板と、該炭化ケイ素基板上で第2の導電型を有する第1の炭化ケイ素層とによって光作動炭化ケイ素サイリスタセルを提供することができる。第1の導電型の複数の第1の炭化ケイ素領域が第2の炭化ケイ素層の上に設けられ、第2の導電型の複数の第2の炭化ケイ素領域は、炭化ケイ素サイリスタセルの外部光源からの光で複数の第1の炭化ケイ素領域のうちの対応する領域の一部を露光して、複数の光作動ゲート領域を備えるように構成されている。複数の電極が第2の炭化ケイ素領域のうちの対応する領域の上に設けられ、1つの電極が第1の炭化ケイ素層と向かい合った炭化ケイ素基板の上に設けられている。上で説明した他の実施形態もサイリスタセルとして利用することができる。
本発明による追加実施形態では、炭化ケイ素ウェハの少なくとも一部に複数の光作動炭化ケイ素サイリスタセルを形成することによって炭化ケイ素サイリスタが製造される。この光作動炭化ケイ素サイリスタセルは、サイリスタセルの外部光源からの光で露光するように構成された対応するゲート領域と、対応するゲート領域を有する複数の炭化ケイ素サイリスタセルの第1の側の第1のコンタクトと、第2のコンタクトとを有している。複数の光作動炭化ケイ素サイリスタセルに電気試験が実施され、複数の光作動炭化ケイ素サイリスタセルのうちの電気試験に合格したセルが選択される。次に、複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルの第1のコンタクトが選択的に相互接続される。
本発明による他の実施形態では、このような選択的相互接続は、コンタクト材を選択的に蒸着させて、複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルに第1のコンタクトを設けて、かつ、蒸着したコンタクト材を電気接続することによって提供される。このような実施形態では、複数の光作動サイリスタセルのうちの選択されたセルの第1のコンタクトの対応する第1の表面が実質的に共面をなし、かつ、複数の光作動炭化ケイ素サイリスタセルのうちの選択されないセルのコンタクトの対応する表面を超えて拡張するよう、蒸着したコンタクト材が複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルに第1のコンタクトを提供している。電気接続は、導電性接続プレートを複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルの第1のコンタクトの第1の表面に接触させることによって実施される。コンタクト材の選択的蒸着は、例えば、複数の光作動炭化ケイ素サイリスタセルのうちの選択されないセルのコンタクト領域をマスキングし、かつ、コンタクト材を蒸着させて、マスキングが施されていない、複数の光作動サイリスタセルのうちの選択されたセルのコンタクト領域の上に第1のコンタクトを設けることによって提供される。
本発明によるさらに他の実施形態では、コンタクト材を蒸着させて、複数の光作動炭化ケイ素サイリスタセルのうちの対応するセルに第1のコンタクトを設けることによって第1のコンタクトが選択的に相互接続される。複数の光作動炭化ケイ素サイリスタセルのうちの選択されないセルからコンタクト材が除去され、蒸着したコンタクト材によって、複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルが相互接続される。コンタクト材の除去は、複数の光作動サイリスタセルのうちの選択されたセルの第1のコンタクトの対応する第1の表面が実質的に共面をなし、かつ、複数の光作動炭化ケイ素サイリスタセルのうちの選択されないセルの第1のコンタクトの対応する表面を超えて拡張するようにコンタクト材を除去することによって提供される。複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルの第1のコンタクトの第1の表面と接触する導電性接続プレートによって、複数の光作動サイリスタセルのうちの選択されたセルの第1のコンタクトが電気接続される。
コンタクト材の除去は、例えば、複数の光作動炭化ケイ素サイリスタセルのうちの選択されたセルの第1のコンタクトをマスキングし、かつ、複数の光作動炭化ケイ素サイリスタセルのうちのマスキングが施されていないセルの第1のコンタクトにエッチングを施すことによって達成される。
以下、本発明について、本発明による好ましい実施形態を示した添付の図面を参照してより詳細に説明するが、本発明は、多くの様々な形態で具体化することが可能であり、本発明を本明細書において説明する実施形態に限定するものとして捕えてはならない。そうではなく、以下で説明する実施形態は、本明細書における開示を完全に理解し、かつ、本発明の範囲を当業者に正しく伝えるためのものである。添付の図面においては、層および領域の厚さは、分かり易くするために誇張されている。また、同一番号は、すべての図面を通して同じエレメントを示している。層、領域あるいは基板などのエレメントが、他のエレメントの「上に」存在しているものとして示され、あるいは他のエレメントの「上へ」拡張しているものとして示されている場合、それは、他のエレメントの上に直接存在し、あるいは他のエレメントの上へ直接拡張していることを表しており、あるいは他のエレメントとの間に別の介在エレメントが存在していることを表していることは理解されよう。それに対して、他のエレメントの「直ぐ上に」存在し、あるいは他のエレメントへ「直接」拡張しているものとしてエレメントが示されている場合は、介在するエレメントは存在していない。また、本明細書において実例を挙げて説明する実施形態の各々には、その実施形態の導電型と相補をなす導電型の実施形態が含まれている。
図面を参照すると、本発明による光作動(light-activated)二端子SiCサイリスタの様々な実施形態の略部分平面図および略部分横断面図が図1から図8に示されている。本発明の実施形態による炭化ケイ素サイリスタは、3C、2H、4H、6Hおよび15Rのポリタイプを有する炭化ケイ素で形成されている。実例実施形態では、nおよびn領域およびpおよびpは、同じ材料に対するそれぞれ異なるドーピングレベルを当業者に良く理解される方法で記号化するため「+」および「−」が指定されている。p型炭化ケイ素には、アルミニウムまたはホウ素がドーピングされていることが好ましく、また、n型炭化ケイ素には、窒素またはリンがドーピングされていることが好ましい。
図1は、本発明の実施形態による光作動二端子炭化ケイ素サイリスタの平面図である。図2は、本発明の実施形態による光作動炭化ケイ素サイリスタの横断面図である。図1および図2に示すように、n導電などの第1の導電型の炭化ケイ素基板10の上に、同じ第1の導電型の第1の層12が設けられている。図にはこのような第1の導電型の層12が示されているが、このような層はオプションであり、基板に追加することにより、ドーピングレベルが若干高い領域を得ることができる。一般的には、エピタキシャル層中へのこのようなより高いドーピングレベルの生成は、バルク結晶から得られる基板中にこのようなより高いドーピングレベルを生成するより容易である。しかしながら、十分にドーピングされる場合、このような複数の層を単一の層に置き換えることができることは理解されよう。この単一の層を基板として使用することができることは当然である。したがって層12はオプションであると見なすことができる。いずれにせよ、本発明の特定の実施形態では、基板10は、ドーピングによって、約1018cm−3から約1020cm−3までのキャリア濃度(carrier concentration)とすることができる。また、第1の層12も、ドーピングによって、約1018cm−3から約1020cm−3までのキャリア濃度とすることができる。第1の層12の厚さは、通常、約0.5μmから約5μmまでであり、基板10の厚さは、通常、約8ミルから約18ミルまでである。
図2にさらに示すように、第1の層12の上に、p導電などの第2の導電型の第2のオプションの炭化ケイ素層14を設けて、非対称サイリスタを得ることができる。このオプションの第2の層14は、ドーピングによって、約1016cm−3から約1018cm−3までのキャリア濃度とすることができる。オプションの第2の層14の厚さは、通常、約0.1μmから約5μmまでである。第2の層14の上にp導電などの第2の導電型の第3の層16を設けて、光作動二端子サイリスタにドリフト層を構成することができる。第3の層16は、ドーピングによって、第2の層14のキャリア濃度より低いキャリア濃度とされることが好ましい。第3の層16は、ドーピングによって、例えば、最大約5×1016cm−3のキャリア濃度とることができる。第3の層16の厚さは、通常、約10μmから約300μmまでである。
第3の層16の上にn導電などの第1の導電型の第4の層18を設けて、ゲート層を構成することができる。第4の層18は、ドーピングによって、約1016cm−3から約1018cm−3までのキャリア濃度とすることができる。第4の層18の厚さは、通常、約0.1μmから約5μmまでである。第4の層は、周囲を接合終端拡張(JTE)領域28で取り囲まれたメサとして形成して、デバイスにエッジ終端(edge termination)を設けることができる。別法としては、ガードリングによって、あるいは参照により本明細書に組み込まれている特許文献1に記載されているように、基板10まで拡張したサイドウォールを有するメサとして形成された第1、第2、第3および第4の層によってデバイスのエッジ終端を設けることもできる。
導電などの第2の導電型の炭化ケイ素領域20が、第4の層18の上に設けられている。第2の導電型の炭化ケイ素領域20は第4の層18の一部を露光させるための開口25を有しており、炭化ケイ素の禁制帯より高いエネルギーを有する光29が入射するとサイリスタを作動させるゲート領域を構成する。第2の導電型の炭化ケイ素領域20は、ドーピングによって、約1018cm−3から約1020cm−3までのキャリア濃度とすることができる。領域20の厚さは、通常、約0.5μmから約5μmまでである。図2に示すように、ドリフト層18のキャリア濃度より高いキャリア濃度を有するn導電などの第1の導電型のオプションの炭化ケイ素領域26をゲート領域に持たせることもできる。また、コンタクト22を領域20上に設け、コンタクト24を基板10上に設けて、光作動サイリスタにアノードコンタクトおよびカソードコンタクトを提供することができる。ゲート層の露光部分は、図1に示すピンホイール構成を始めとする様々な形状を採ることができる。
図2に示すように、第1の導電型の炭化ケイ素をn型炭化ケイ素にし、また、第2の導電型の炭化ケイ素をp型炭化ケイ素にすることができる。このような実施形態では、コンタクト22によってアノードコンタクトが提供され、また、コンタクト24によってカソードコンタクトが提供される。また、コンタクト22およびコンタクト24は、アノードコンタクトまたはカソードコンタクトのみが基板10の片側に設けられるよう、それぞれ基板10の反対側に設けられている。上で説明したように、本発明による実施形態には、図2に示すデバイスと相補をなすデバイスが含まれている。
次に、光作動サイリスタの動作について説明する。コンタクト24に対するバイアスより大きい正のバイアスがコンタクト22に印加されると、ドリフト層とゲート層の間の接合が逆方向にバイアスされ、pドリフト層における印加電圧をサポートする。この段階ではサイリスタは非導通であり、サイリスタには漏れ電流はほとんど流れない。サイリスタは、約3.25eVを超えるエネルギーを有する紫外(UV)光(例えば、波長が約0.382μm以上の光)などの光をゲート領域に照射することによってターンオンする。UV光によって逆方向バイアス接合中に光子が生成され、それにより電子−正孔対が生成される。光子誘起電子はコンタクト22に向かって流れ、正孔はコンタクト24に向かって流れる。この過程において、層18と層16の間のpn接合およびエピタキシャル層14と層12の間のpn接合の両方が順方向にバイアスされ、より多くの正孔および電子がpドリフト層に注入される。pドリフト層に注入された正孔はコンタクト24に向かって流れ、また、pドリフト層に注入された電子はコンタクト22に向かって流れ、それによりpn接合がさらに順方向にバイアスされる。光の強度が十分である場合、正帰還プロセスが開始され、最終的にサイリスタがこの「オン」状態にラッチされる。ラッチ状態では、密度の高い電流が、サイリスタの両端間における比較的小さい順方向降下電圧でアノードからカソードへ流れる。したがって紫外光がサイリスタをターンオンさせ、電流を流している。ターンオンしたサイリスタは、コンタクト24に印加される電圧の極性を、印加電圧をゼロに減少させることによって、かつ/または他の従来技法を使用して反転させることによってターンオフさせることができる。
図3は、本発明による他の実施形態を示したもので、対称光作動二端子炭化ケイ素サイリスタが示されている。図3に示すように、この構造には第2の層14は存在していない。それ以外は、図3に示す構造は、図2に示す構造と同じである。また、図2に示す構造の場合と同様、本発明による実施形態には、図3に示すデバイスと相補をなすデバイスが含まれている。
図4は、本発明による、第1の導電型のドリフト層を使用することができる他の実施形態を示したものである。図4に示すように、基板10の導電型は、n導電などの第1の導電型であり、図2を参照して上で説明したように、基板10の上には第1の導電型のオプションの炭化ケイ素層12が設けられている。p型導電などの第2の導電型の第2の炭化ケイ素層34が第1の層の上に設けられ、ゲート層を構成する。n導電などの第1の導電型の第1の炭化ケイ素領域32が第2の層34の上に設けられ、p導電などの第2の導電型の第2の炭化ケイ素領域20が第1の領域32の上に設けられている。第1の領域32および第2の領域20は、第2の層34のゲート領域を露光させるように形成されている。コンタクト22が第2の領域20の上に設けられ、コンタクト24が基板10の上に設けられており、アノードコンタクトおよびカソードコンタクトが提供される。よりキャリア濃度の高い第2の導電型のオプションの炭化ケイ素領域(図示せず)を、第2の層34のゲート領域中に設けることもできる。図2および図3に示す構造の場合と同様、本発明による実施形態には、図4に示すデバイスと相補をなすデバイスが含まれている。図2および図3に示す構造に対応する部分の物理寸法およびドーピングレベルは、上で説明した物理寸法およびドーピングレベルと同様にすることができる。
図5および図6は、本発明による他の実施形態を示したもので、インターディジット形式の構造(interdigited structure)が示されている。図5および図6に示すように、複数の開口55によって第2の導電型の層の複数のフィンガ62を構成している。複数のフィンガ62の上には、複数のコンタクトフィンガ64が形成されている。同様に、第1の導電型の複数の炭化物領域66を第4の層60中に設けることができる。この第4の層60は、エッジ終端領域68を周囲に有するメサとして形成することもできる。図5に点線で示すように、コンタクトフィンガ64は、オプションで、コンタクトフィンガ64のコンタクト材によって一体に接続することができる。別法としては、フィンガをストライプとして形成し、以下で説明するように、接触プレートを使用して一体接触させることもできる。
図5および図6に示すインターディジット実施形態は、図2に示すデバイスに対応しているが、本開示に照らして理解されるように、図3および4に示す実施形態の各々およびそれらの相補デバイスも、インターディジット構造を利用して具体化することができる。
本発明による特定の実施形態では、光作動炭化ケイ素サイリスタは、所望のデバイス歩留りに基づくデバイスサイズすなわちデバイスのエッジ終端によって取り囲まれる面積として定義される断面積を有している。したがって、例えばJTEを利用した実施形態の場合、JTE領域28によって取り囲まれる面積に基づいて、また、メサエッジ終端実施形態の場合であればメサの面積に基づいて、あるいはガードリングエッジ終端デバイスの場合であれば、ガードリングによって取り囲まれる面積に基づいて断面積が決定される。このようなデバイスサイズは、例えば、個々に分離された所与のサイズのデバイスを炭化ケイ素ウェハ部分に設けることができる数、およびこのようなデバイスに関連する歩留りの割合を決定することによって決定することができる。それにより、並列に相互接続されて所望の動作特性(例えば電流処理能力)を提供する所望の数のデバイスを設けるだけの十分な品質のデバイスを炭化ケイ素ウェハ部分に期待することができるかどうかを決定することができる。例えば、最大約20cmまたはそれ以上の断面積を光作動炭化ケイ素サイリスタに持たせることができる。
上で言及したように、本発明の実施形態による光作動炭化ケイ素サイリスタは、炭化ケイ素サイリスタの面積より広い断面積を有するウェハの上に設けることができ、それにより複数の光作動炭化ケイ素サイリスタを単一のウェハの上またはウェハ部分に設けることができる。図7および図8は、本発明の実施形態によるこのような複数の光作動炭化ケイ素サイリスタを示したものである。図7および図8に示すように、光作動サイリスタがデバイスの任意の所与の面に有しているのは単一の終端のみであるため、複雑な相互接続システムを必要とすることなく、容易に光作動サイリスタを並列接続することができる。したがって、本発明による実施形態は、本明細書においては光作動炭化ケイ素サイリスタを参照して説明されているが、本明細書において説明されている、炭化ケイ素デバイスを選択的に相互接続するための技法は、デバイスの任意の所与の面に単一の終端を有する任意の炭化ケイ素デバイスと共に利用することができる。したがって、本発明による実施形態は、炭化ケイ素ダイオード等に適用することができる。
図7および図8は、本発明による実施形態を示したもので、1枚のウェハの上、あるいは1枚もしくは複数のウェハの一部に複数の光作動炭化ケイ素サイリスタが設けられている。光作動炭化ケイ素サイリスタの各々は、例えばメサエッジ終端、接合終端拡張部等によってエッジ終端することができる。例えば、本発明の譲受人に譲渡された、参照によりそのすべてを本明細書に示したものとしてその開示が本明細書に組み込まれている、2000年11月28日出願の「EPITAXIAL EDGE TERMINATION FOR SILICON CARBIDE SCHOTTKY DEVICES AND METHODS OF FABRICATING SILICON CARBIDE DEVICES INCORPORATING SAME」という名称の特許文献4に記載されているエッジ終端を光作動炭化ケイ素サイリスタに持たせることができる。デバイスのエッジ終端によってデバイスが互いに分離され、それにより、電気特性に悪影響を及ぼす恐れのある欠陥が組み込まれている可能性のあるデバイスと、このような欠陥が組み込まれていないデバイスが分離される。
図7および図8に示すように、極めて多数のより小型の光作動サイリスタセルを並列に接続することができる。複数のサイリスタセルを備え、かつ、電気試験することができるため、「良好」なセルを電気試験に合格したセル、例えば規定の順方向(アノードからカソードに向かう方向)電圧を阻止するセルとして画定することができる。不良セルは、材料中に存在する欠陥、処理の問題および/または他の欠陥のために電気試験に合格することができず、例えば規定の電圧を阻止することができない。当業者に知られている1つまたは複数の電気試験によって良好なセルを選択することができる。
良好なセルは、良好なセルのコンタクトが不良セルのコンタクトを超えて拡張するよう、良好なセルのコンタクト材の厚さを選択的に変化させることによって選択的に接続される。コンタクトの厚さのこのような調整は、コンタクトを形成する前に、例えばコンタクト材を選択的に蒸着させることによって実施することができ、あるいは、コンタクトの形成後に、例えばコンタクト材を選択的に除去することによって実施することができる。
詳細には、フォトリソグラフィを利用して、良好なセルのコンタクト領域の上のマスクが除去され、不良セルのコンタクト領域の上にマスクが残るよう、良好なセルのみを露光することにより、良好なセルのみを接続することができる。次に、分厚い(例えば約6μmから約25μm)金属が良好なセルの露光コンタクト領域の上、例えば良好なセルのアノード端子の上に蒸着される。別法としては、すべてのセルの例えばアノード端子の上に分厚い金属を施し、試験をして良好なセルと不良セルを選択することもできる。次に、当業者に知られている様々な技法を使用して、例えば良好なセルのコンタクトをマスキングし、不良セルのコンタクトを選択的にエッチングすることにより、不良セルからこの分厚い金属が選択的に除去される。同様に、第1の金属を不良セルの上に蒸着させ、次に、コンタクト材のブランケットデポジットが提供されるリフトオフ技法を利用することもできる。次に、不良セルからコンタクト材が剥離除去され、良好なセルの上にコンタクト材が残される。また、電気試験に合格しない場合に、不良セルのコンタクトがサイリスタセルから電気的に分離され、あるいは、例えばサイリスタセルのコンタクトを融解させることによって良好なセルに対する厚さが変更される自動技法を利用することもできる。いずれの場合においても、フラットプレートを使用した圧力コンタクトのみが、分厚い金属を備えた良好なセルと接触することになる。UV光は、アセンブリ内のファイバによって送られる。
図8は、複数のサイリスタのうちの選択されたセルのこのような相互接続を示したもので、図7の線C−C’に沿った断面図である。図8に示すように、電気試験に合格したセルの上には分厚い金属80が設けられ、電気試験に不合格のセルの上にはより薄い金属82が設けられている。電気試験に不合格のセルには全く金属が設けられていない場合もある。分厚い金属80は、より薄い金属82の対応する表面を超えて拡張したコンタクトの実質的に共面(coplanar)をなす第1の表面を備えており、したがって、次に、接続プレート84によって、電気試験に合格したセルを相互接続することができる。
当業者に知られているように、接続プレート84は、例えばスプリングクリップまたは他のこのようなデバイスによって印加される圧力によって取り付けることができ、さらには、例えば永久はんだ接続によって取り付けることもできる。接続プレート84には、良好なセルの金属コンタクト80間のギャップに架橋するだけの十分な強度を有するどのような導電材料でも使用することができ、また、アルミニウム、銅などの単一導電材料あるいは複合材、例えば導電被覆が施されたスチールプレートを使用することができる。
サイリスタセルの外部UV光源は、例えば光ファイバ、ライトパイプ、反射表面、自由空間および/または当業者に知られている他のこのような光分布機構を使用して、開口86中にUV光を提供している。また、接続プレート84は、開口86中におけるUV光の分布を容易にするために反射型にすることができる。
以上、本発明について、特定の炭化ケイ素層を参照して説明した。当業者には本開示に照らして理解されるように、このような層は、エピタキシャル成長、イオン注入あるいは炭化ケイ素層を生成するための他のこのような技法によって設けることができる。したがって本発明による実施形態には、製造されてはいるが、本明細書において説明した炭化ケイ素層を有する構造を包含することが意図されている。
本発明について、図1から図8に示す特定の構造を参照して説明したが、当業者には本開示に照らして理解されるように、本発明の教示からなおかつ利益を受けつつ、様々な改変をこのような構造に加えることができる。例えば、酸化物層すなわち保護絶縁層を、UV光をゲート領域に到達させることができる図1から図8に示す全体構造の上に設けることができる。同様に、円などの他のパターンをゲート領域に利用することもできる。したがって、本発明は、上で説明した特定の構造に何ら限定されることはない。
同様に、本発明について、光作動炭化ケイ素デバイスを参照して説明したが、当業者には本開示に照らして理解されるように、本発明による実施形態は、デバイスの一方の面に単一コンタクトを有する任意の二端子デバイスと共に利用することができる。したがって、接続プレートを利用して他の形態の炭化ケイ素デバイスセルを選択的に相互接続することができ、それにより複数の炭化ケイ素デバイスセルから構築された大型炭化ケイ素デバイスを提供することができる。したがって、本発明は、光作動サイリスタに何ら限定されることはない。
図面および明細書には、本発明による好ましい典型的な実施形態が開示されており、また、特定の用語が使用されているが、それらは単に説明の意味合いで包括的に使用されたものに過ぎず、特許請求の範囲の各請求項に示されている本発明の範囲を制限することを目的としたものではない。
本発明の実施形態による光作動サイリスタの平面図である。 図1の線A−A’に沿った、本発明の実施形態によるサイリスタの横断面図である。 図1の線A−A’に沿った、本発明の代替実施形態によるサイリスタの横断面図である。 本発明の他の代替実施形態による光作動サイリスタの横断面図である。 本発明の他の実施形態による光作動サイリスタの平面図である。 図5の線B−B’に沿った、本発明の実施形態によるサイリスタの横断面図である。 本発明の実施形態による多重サイリスタデバイスを提供するための、複数の光作動炭化ケイ素サイリスタを有するウェハの一部の平面図である。 図7の線C−C’に沿った、複数の光作動サイリスタのうちのいくつかを選択的に相互接続するための導電性プレートを備えた本発明の実施形態による多重サイリスタデバイスの横断面図である。

Claims (6)

  1. 第1の導電型の炭化ケイ素基板と、
    前記炭化ケイ素基板上で第2の導電型を有する第1の炭化ケイ素エピタキシャル層と、
    前記第1の導電型で、かつ第2の炭化ケイ素エピタキシャル層を有する、前記基板と向かい合った前記第1の炭化ケイ素エピタキシャル層上の第1の炭化ケイ素領域と、
    前記第1の炭化ケイ素エピタキシャル層と向かい合った前記第1の炭化ケイ素領域上で、前記第1の炭化ケイ素領域から突出している、前記第2の導電型で、かつ第3の炭化ケイ素エピタキシャル層を有する第2の炭化ケイ素領域と、
    前記炭化ケイ素基板と前記第1の炭化ケイ素エピタキシャル層の間に配置された前記第1の導電型の炭化ケイ素層と、
    前記第2の炭化ケイ素領域の上の第1の電極と、前記炭化ケイ素基板上の第2の電極
    を備えており、
    前記第1および第2の炭化ケイ素領域は、前記第1の炭化ケイ素エピタキシャル層の一部が外部光源からの光で露光されるように構成されて光作動ゲート領域を備えるようにし、かつ、前記第1の炭化ケイ素エピタキシャル層が前記光作動ゲート領域内の光で、間にある炭化ケイ素層を該光が通過することなく露光される
    ことを特徴とする炭化ケイ素サイリスタ。
  2. 前記第1の炭化ケイ素エピタキシャル層の露光部分に、前記第2の導電型で、かつ前記第1の炭化ケイ素エピタキシャル層のキャリア濃度より高いキャリア濃度の第3の領域をさらに備えたことを特徴とする請求項1に記載の炭化ケイ素サイリスタ。
  3. 前記第1の導電型はn型であり、前記第2の導電型はp型であることを特徴とする請求項1に記載の炭化ケイ素サイリスタ。
  4. 前記第1の導電型はp型であり、前記第2の導電型はn型であることを特徴とする請求項1に記載の炭化ケイ素サイリスタ。
  5. 前記第1および第2の炭化ケイ素領域が、中央の領域および該領域から延びているアーク形状の複数の領域を含む形状を有する構造を有する光作動ゲート領域を備えるために、前記中央の領域および該領域から延びている前記アーク形状の複数の領域を有する形状の前記第1の炭化ケイ素エピタキシャル層の一部分を外部光源からの光で露光るように構成されていることを特徴とする請求項1に記載の炭化ケイ素サイリスタ。
  6. 前記第1および第2の炭化ケイ素領域が前記第1の炭化ケイ素エピタキシャル層の第2のフィンガ部を外部光源からの光で露光するように構成された複数の第1のフィンガ)を備えることで、前記第1および第2の領域に対応する前記第1のフィンガと交互に配列される第2のフィンガ部を有する光作動ゲート領域を構成するようにしたことを特徴とする請求項1に記載の炭化ケイ素サイリスタ。
JP2003527810A 2001-09-12 2002-09-10 大型炭化ケイ素デバイスおよびその製造方法 Expired - Lifetime JP4644828B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/952,064 US6770911B2 (en) 2001-09-12 2001-09-12 Large area silicon carbide devices
PCT/US2002/030300 WO2003023870A1 (en) 2001-09-12 2002-09-10 Large area silicon carbide devices and manufacturing methods therefor

Publications (2)

Publication Number Publication Date
JP2005503024A JP2005503024A (ja) 2005-01-27
JP4644828B2 true JP4644828B2 (ja) 2011-03-09

Family

ID=25492546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003527810A Expired - Lifetime JP4644828B2 (ja) 2001-09-12 2002-09-10 大型炭化ケイ素デバイスおよびその製造方法

Country Status (9)

Country Link
US (2) US6770911B2 (ja)
EP (1) EP1428268B1 (ja)
JP (1) JP4644828B2 (ja)
KR (1) KR20040033300A (ja)
CN (1) CN1586014A (ja)
AT (1) ATE457528T1 (ja)
CA (1) CA2459336A1 (ja)
DE (1) DE60235312D1 (ja)
WO (1) WO2003023870A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982440B2 (en) * 2002-02-19 2006-01-03 Powersicel, Inc. Silicon carbide semiconductor devices with a regrown contact layer
US7057214B2 (en) * 2003-07-01 2006-06-06 Optiswitch Technology Corporation Light-activated semiconductor switches
US7679223B2 (en) * 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7582917B2 (en) * 2006-03-10 2009-09-01 Bae Systems Information And Electronic Systems Integration Inc. Monolithically integrated light-activated thyristor and method
US8193537B2 (en) * 2006-06-19 2012-06-05 Ss Sc Ip, Llc Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
US7977821B2 (en) * 2007-05-10 2011-07-12 Honeywell International Inc. High power density switch module with improved thermal management and packaging
US7800196B2 (en) * 2008-09-30 2010-09-21 Northrop Grumman Systems Corporation Semiconductor structure with an electric field stop layer for improved edge termination capability
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US8816715B2 (en) * 2011-05-12 2014-08-26 Nanya Technology Corp. MOS test structure, method for forming MOS test structure and method for performing wafer acceptance test
US9171977B2 (en) * 2011-06-17 2015-10-27 Cree, Inc. Optically assist-triggered wide bandgap thyristors having positive temperature coefficients
US9633998B2 (en) * 2012-09-13 2017-04-25 General Electric Company Semiconductor device and method for making the same
CN103579016B (zh) * 2013-11-04 2017-06-23 株洲南车时代电气股份有限公司 一种大电流碳化硅sbd/jbs功率芯片结构及其制造方法
CN108878523B (zh) * 2018-07-11 2021-06-15 北京优捷敏半导体技术有限公司 一种碳化硅门极可关断晶闸管及其制造方法
TWI822438B (zh) * 2022-11-02 2023-11-11 台亞半導體股份有限公司 碳化矽檢光閘流體與製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104877A (ja) * 1974-01-18 1975-08-19
JPS53112682A (en) * 1977-03-14 1978-10-02 Mitsubishi Electric Corp Photo thyristor
JPS54128686A (en) * 1978-03-29 1979-10-05 Fuji Electric Co Ltd Photo trigger thyristor
JPS5989463A (ja) * 1982-11-15 1984-05-23 Toshiba Corp サイリスタ
JPH01236670A (ja) * 1988-03-17 1989-09-21 Nec Corp 半導体素子
JPH0210855A (ja) * 1988-04-08 1990-01-16 General Electric Co (Ge) 並列素子の自動化選別相互接続方法
US5663580A (en) * 1996-03-15 1997-09-02 Abb Research Ltd. Optically triggered semiconductor device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6019150B2 (ja) * 1979-10-05 1985-05-14 株式会社日立製作所 半導体装置の製造方法
JPS5811848A (ja) 1981-07-14 1983-01-22 Yanagimoto Seisakusho:Kk 作用電極分割型マイクロフロ−セルによるボルタンメトリ−検出システム
US4387503A (en) 1981-08-13 1983-06-14 Mostek Corporation Method for programming circuit elements in integrated circuits
JPS58118148A (ja) * 1982-01-05 1983-07-14 Toshiba Corp 光点弧形双方向サイリスタ
JPS58118414A (ja) 1982-01-06 1983-07-14 Nissan Motor Co Ltd 風切防止装置
JPS58118418A (ja) * 1982-01-08 1983-07-14 Daikiyoo Bebasuto Kk サンル−フ装置のカバ−体移動方法
JPS58142629A (ja) 1982-02-17 1983-08-24 Toshiba Corp 対角型マトリクス回路網
US4543594A (en) 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
EP0108961B1 (en) 1982-11-15 1987-01-14 Kabushiki Kaisha Toshiba Thyristor device protected from an overvoltage
JPS59105354A (ja) 1982-12-09 1984-06-18 Toshiba Corp 半導体装置
US4779126A (en) 1983-11-25 1988-10-18 International Rectifier Corporation Optically triggered lateral thyristor with auxiliary region
JPS6279667A (ja) * 1985-10-03 1987-04-13 Mitsubishi Electric Corp 半導体装置
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array
US4894791A (en) 1986-02-10 1990-01-16 Dallas Semiconductor Corporation Delay circuit for a monolithic integrated circuit and method for adjusting delay of same
JPS6384066A (ja) * 1986-09-26 1988-04-14 Semiconductor Res Found 集積化光トリガ・光クエンチ静電誘導サイリスタ及びその製造方法
US4799126A (en) 1987-04-16 1989-01-17 Navistar International Transportation Corp. Overload protection for D.C. circuits
GB2206010A (en) 1987-06-08 1988-12-21 Philips Electronic Associated Differential amplifier and current sensing circuit including such an amplifier
US4777471A (en) 1987-06-22 1988-10-11 Precision Microdevices Inc. Apparatus for multiple link trimming in precision integrated circuits
JPH0620128B2 (ja) * 1987-07-02 1994-03-16 日本電気株式会社 半導体素子
US4860185A (en) 1987-08-21 1989-08-22 Electronic Research Group, Inc. Integrated uninterruptible power supply for personal computers
US4829014A (en) 1988-05-02 1989-05-09 General Electric Company Screenable power chip mosaics, a method for fabricating large power semiconductor chips
US5021861A (en) 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
WO1995032524A1 (en) 1994-05-24 1995-11-30 Abb Research Ltd. Semiconductor device in silicon carbide with passivated surface
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
JP3338234B2 (ja) * 1995-05-17 2002-10-28 三菱電機株式会社 光トリガサイリスタ及びその製造方法
US5883403A (en) 1995-10-03 1999-03-16 Hitachi, Ltd. Power semiconductor device
KR0156334B1 (ko) * 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
DE59713039D1 (de) * 1996-05-20 2010-08-26 Infineon Technologies Ag Thyristor mit integriertem du/dt-schutz
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US6154477A (en) * 1997-05-13 2000-11-28 Berkeley Research Associates, Inc. On-board laser-triggered multi-layer semiconductor power switch
US5831289A (en) * 1997-10-06 1998-11-03 Northrop Grumman Corporation Silicon carbide gate turn-off thyristor arrangement
US6281521B1 (en) * 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
US6300248B1 (en) * 1999-08-03 2001-10-09 Taiwan Semiconductor Manufacturing Company, Ltd On-chip pad conditioning for chemical mechanical polishing
US6380569B1 (en) * 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104877A (ja) * 1974-01-18 1975-08-19
JPS53112682A (en) * 1977-03-14 1978-10-02 Mitsubishi Electric Corp Photo thyristor
JPS54128686A (en) * 1978-03-29 1979-10-05 Fuji Electric Co Ltd Photo trigger thyristor
JPS5989463A (ja) * 1982-11-15 1984-05-23 Toshiba Corp サイリスタ
JPH01236670A (ja) * 1988-03-17 1989-09-21 Nec Corp 半導体素子
JPH0210855A (ja) * 1988-04-08 1990-01-16 General Electric Co (Ge) 並列素子の自動化選別相互接続方法
US5663580A (en) * 1996-03-15 1997-09-02 Abb Research Ltd. Optically triggered semiconductor device

Also Published As

Publication number Publication date
ATE457528T1 (de) 2010-02-15
CN1586014A (zh) 2005-02-23
DE60235312D1 (de) 2010-03-25
KR20040033300A (ko) 2004-04-21
US20030047748A1 (en) 2003-03-13
CA2459336A1 (en) 2003-03-20
EP1428268A1 (en) 2004-06-16
US7135359B2 (en) 2006-11-14
EP1428268B1 (en) 2010-02-10
US20040206976A1 (en) 2004-10-21
WO2003023870A1 (en) 2003-03-20
JP2005503024A (ja) 2005-01-27
US6770911B2 (en) 2004-08-03

Similar Documents

Publication Publication Date Title
JP4644828B2 (ja) 大型炭化ケイ素デバイスおよびその製造方法
US7285801B2 (en) LED with series-connected monolithically integrated mesas
US7173288B2 (en) Nitride semiconductor light emitting device having electrostatic discharge (ESD) protection capacity
EP1444729B2 (en) Large area silicon carbide devices and manufacturing methods therefor
JP2007110123A (ja) 一体型バイパスダイオードを含む太陽電池における信頼性のある内部接続
CN108292669B (zh) 关断型功率半导体器件及其制造方法
US8860294B2 (en) Light emitting element and method for manufacturing the same
US7687870B2 (en) Laterally configured electrooptical devices
US5831291A (en) Insulated gate bipolar transistors
JPH01205472A (ja) 太陽電池セル
CN115207178B (zh) 一种倒装高压发光二极管
JP3072753B2 (ja) 半導体装置及び製造方法
KR100663907B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
US20220157883A1 (en) Light-emitting device and method for making the same
JP5777487B2 (ja) 半導体回路
TW202341501A (zh) 合併PiN蕭特基(MPS)二極體與其製造方法
JP2022053300A (ja) 半導体装置
CN115172349A (zh) 一种高功率深紫外MiniLED芯片集成组件及其制备方法
JP2023132161A (ja) 受光素子
JPH08213345A (ja) 半導体装置及びその製造方法
JPH0541533A (ja) 半導体装置
JP2007317687A (ja) 光素子ウェハ、並びに、光素子チップおよびその製造方法
JPH07505258A (ja) 基板の電気化学的回収による半導体部品の製造方法
JPH07221328A (ja) 半導体装置
JP2000340835A (ja) 高エネルギー線入射位置検出素子及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100602

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4644828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term