JPS5989463A - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS5989463A JPS5989463A JP19996382A JP19996382A JPS5989463A JP S5989463 A JPS5989463 A JP S5989463A JP 19996382 A JP19996382 A JP 19996382A JP 19996382 A JP19996382 A JP 19996382A JP S5989463 A JPS5989463 A JP S5989463A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- emitter
- base layer
- layer
- pilot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims 2
- 230000003287 optical effect Effects 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は降服電圧をこす過電圧が印加されると安全に電
圧トリガすることができるサイリスタに関する。
圧トリガすることができるサイリスタに関する。
サイリスタに降服電圧（ＶＢＯと略す。）をこす過電圧
が、アノード・カソード間に印加されると、数１０ｍＡ
以下の微少な降服電流によって破壊してしまう。過電圧
印加に伴って発生する破壊を防ぐため、一般には電縣電
圧の２〜３倍の降服電圧のサイリスタを使う。しかし、
直流送電用サイリスタバルブなどサイリスタを多舷直列
接続して使う装置では、少数のサイリスタがトリガに失
敗すると、これらのサイリスタにＶＢＯ値の１０倍以上
の過電圧が印加されるため、ＶＢＯ値に余裕をみる方法
で過電圧破壊を防止することは実用的にみて非常に困難
である。
が、アノード・カソード間に印加されると、数１０ｍＡ
以下の微少な降服電流によって破壊してしまう。過電圧
印加に伴って発生する破壊を防ぐため、一般には電縣電
圧の２〜３倍の降服電圧のサイリスタを使う。しかし、
直流送電用サイリスタバルブなどサイリスタを多舷直列
接続して使う装置では、少数のサイリスタがトリガに失
敗すると、これらのサイリスタにＶＢＯ値の１０倍以上
の過電圧が印加されるため、ＶＢＯ値に余裕をみる方法
で過電圧破壊を防止することは実用的にみて非常に困難
である。
このような事情から、過電圧が印加されても破壊しない
、過電圧保護機能を持ったサイリスタが強く要望されて
いた。
、過電圧保護機能を持ったサイリスタが強く要望されて
いた。
第１図は、このような問題を解決すべく構成された従来
のサイリスタの概略断面図である。
のサイリスタの概略断面図である。
この図において、Ｐエミッタ４１、Ｎベース層２、Ｐベ
ース層３、Ｎエミツタ層４の４層が主サイリスタＭＴを
構成し、そのＰエミッタ層１０表面にはアノード電極５
が、またＮエミツタ層４の表面にはカソード電極６が、
Ｐベース層３の表面にゲート電極７が配置されている。
ース層３、Ｎエミツタ層４の４層が主サイリスタＭＴを
構成し、そのＰエミッタ層１０表面にはアノード電極５
が、またＮエミツタ層４の表面にはカソード電極６が、
Ｐベース層３の表面にゲート電極７が配置されている。
ゲート電極７とエミッタ電離６の間には、補助Ｎエミツ
タ層４Ａと補助電極８からなるパイロットサイリスタＰ
Ｔが形成されている。丑だＮベース層２とＰベース層３
の接合部の一部が図示しであるようにカソード電極側の
表面で終端するようにＮペースＧ２を一部露出させてい
る。
タ層４Ａと補助電極８からなるパイロットサイリスタＰ
Ｔが形成されている。丑だＮベース層２とＰベース層３
の接合部の一部が図示しであるようにカソード電極側の
表面で終端するようにＮペースＧ２を一部露出させてい
る。
このサイリスタのアノード電極５とカソード電極６の両
端に順方向に過電圧が印加されると、Ｐベース層３の変
曲部分ｌＯに電界の局部集中が弓り電圧降服が発生する
。即ち降服電圧をＶＢＸ Ｎベース層２がカソード側表
面に露出していない場合の降服電圧をＶＢＯとすると、
ＶＢ＜ＶＢＯとなり、過電圧が印加されると変曲部分１
０で電圧降服が発生する。電圧降服が起ると、降服電流
工ＡＶがＰベース層３を横方向に流れ、主サイリスクＭ
ＴのＮエミッタ短絡部９を経由してカソード′屹砲６へ
流れる。この時、Ｐベース層３に発生する横方向電圧降
下によって、Ｐエミッタｒ；；ｆＨ１Ｎペース＋９２、
Ｐベース層３、Ｎエミツタ層５４ Ａから構成されるパ
イロットサイリスタＵがターンオンする。ノくイロット
サイリスタビのターンオン電流Ｉｐは主サイリスタＶ１
Ｔのゲートトリガ電流として働き、主サイリスクＶＬＴ
は過電圧によってターンオンすることができる。
端に順方向に過電圧が印加されると、Ｐベース層３の変
曲部分ｌＯに電界の局部集中が弓り電圧降服が発生する
。即ち降服電圧をＶＢＸ Ｎベース層２がカソード側表
面に露出していない場合の降服電圧をＶＢＯとすると、
ＶＢ＜ＶＢＯとなり、過電圧が印加されると変曲部分１
０で電圧降服が発生する。電圧降服が起ると、降服電流
工ＡＶがＰベース層３を横方向に流れ、主サイリスクＭ
ＴのＮエミッタ短絡部９を経由してカソード′屹砲６へ
流れる。この時、Ｐベース層３に発生する横方向電圧降
下によって、Ｐエミッタｒ；；ｆＨ１Ｎペース＋９２、
Ｐベース層３、Ｎエミツタ層５４ Ａから構成されるパ
イロットサイリスタＵがターンオンする。ノくイロット
サイリスタビのターンオン電流Ｉｐは主サイリスタＶ１
Ｔのゲートトリガ電流として働き、主サイリスクＶＬＴ
は過電圧によってターンオンすることができる。
ところが、こめようなサイリスタには次のような欠点が
あった。サイリスタに過電圧保護機能を組込むには、一
般にオン電圧やＶＢＯ値などのサイリスタ特性を損なわ
ないようにする必要がある。オン電圧はＮベース層２の
キャリヤライフタイムの他に、Ｎベース層２のベース幅
ＷＮＢ値に依存し、父、ＶＢＯ値はＮベース層２の比抵
抗ρｓ、 ＷＮＢなどに依存する。一方、ｖＢ値は、ρ
ｓ、ＷＮＢの他にＰベース層３の変曲部１００曲率ｒや
Ｎベース層２の露出部分の半径Ｒによって決定される。
あった。サイリスタに過電圧保護機能を組込むには、一
般にオン電圧やＶＢＯ値などのサイリスタ特性を損なわ
ないようにする必要がある。オン電圧はＮベース層２の
キャリヤライフタイムの他に、Ｎベース層２のベース幅
ＷＮＢ値に依存し、父、ＶＢＯ値はＮベース層２の比抵
抗ρｓ、 ＷＮＢなどに依存する。一方、ｖＢ値は、ρ
ｓ、ＷＮＢの他にＰベース層３の変曲部１００曲率ｒや
Ｎベース層２の露出部分の半径Ｒによって決定される。
従って、オン電圧やＶＢＯ値を変えないで、ｖＢ値をコ
ントロールするには、Ｒやｒを制御し、ＶＢ（’ＶＢＯ
の関係を実現しなくてはならない。ｒはＰベース層３の
拡散柴件によって決定されるから、一般にはその制御は
非常に困難である。Ｒの値を小さくすればＶＢはＶＢＯ
に近づく。実用的にはＶＢはＶＢＯよりわずかに低くな
る程度に制御することが望ましいが、Ｒを小さくすると
降服電流が狭い領域に集中し、生サイリスタが光分にタ
ーンオンする前に素子破壊してしまうだめ、高いオン電
流上昇率（ｃｉ ｉ／ｄ を耐量）で過電圧トリガでき
るサイリスタを実現することが困難であった。
ントロールするには、Ｒやｒを制御し、ＶＢ（’ＶＢＯ
の関係を実現しなくてはならない。ｒはＰベース層３の
拡散柴件によって決定されるから、一般にはその制御は
非常に困難である。Ｒの値を小さくすればＶＢはＶＢＯ
に近づく。実用的にはＶＢはＶＢＯよりわずかに低くな
る程度に制御することが望ましいが、Ｒを小さくすると
降服電流が狭い領域に集中し、生サイリスタが光分にタ
ーンオンする前に素子破壊してしまうだめ、高いオン電
流上昇率（ｃｉ ｉ／ｄ を耐量）で過電圧トリガでき
るサイリスタを実現することが困難であった。
本発明はこのような事情を考慮してなされだもので、そ
の目的とすることは、過電圧の印加に対して高いｄｉ／
ｄｔ耐量で電圧トリガすることができ、かつすぐれた電
気的特性を持ったサイリスタを提供することにある。
の目的とすることは、過電圧の印加に対して高いｄｉ／
ｄｔ耐量で電圧トリガすることができ、かつすぐれた電
気的特性を持ったサイリスタを提供することにある。
本発明は、少くとも１つのパイロットサイリスタのゲー
ト領域に他の領域より降服電圧が低くなる部分を設ける
と共に、このパイロットサイリスタ直下のＰベース層の
横方向抵抗を主サイリスタ部分それより犬きくなるよう
にしたことを特徴とする。
ト領域に他の領域より降服電圧が低くなる部分を設ける
と共に、このパイロットサイリスタ直下のＰベース層の
横方向抵抗を主サイリスタ部分それより犬きくなるよう
にしたことを特徴とする。
本発明によれは、過電圧が印加された時に発生する微少
な降服電流でパイロットサイリスタが容易に電圧トリガ
するため、高いｄ ｉ／ｄ を耐量を得ることができる
。さらにオン電圧など主要な電気的特性を拶うことなく
、降服電圧を高精度でコントロールすることが可能にな
る。
な降服電流でパイロットサイリスタが容易に電圧トリガ
するため、高いｄ ｉ／ｄ を耐量を得ることができる
。さらにオン電圧など主要な電気的特性を拶うことなく
、降服電圧を高精度でコントロールすることが可能にな
る。
以下、図面を参照して本発明の一実砲例を説明する。第
２図は本発明の一実施例のサイリスクの断面２図である
。Ｐエミツタ層１１、Ｎベース層１２、Ｐペース層１３
、Ｎエミツタ層１４の４層が主サイリスタＭＴを構成し
、そのＰエミッタ層１１の表面にアノード電％Ｊ１１５
、Ｎエミツタ層１６０表面にカソード電極１６、Ｐペー
ス層１３の表面にゲート電極１７が配置されている。ゲ
ートｉ％１７とエミッタ電極１６０間には補助Ｎエミッ
タ１脅１４にと補助電極１８からなるパイロットサイリ
スタＰＴが形成されている。壕だＮベース層１２とＰペ
ース層１３の接合部の一部がパイロットサイリスタＰＴ
のＮエミツタ層１４Ａの内１則のカソード電極側の表面
で終端するように、Ｎベース＠１２を一部露出させてい
る。パイロットサイリスタＰＴのＮエミツタ層１４ Ａ
直下のＰベース層１３追域のベース幅ＷＰＢは主サイリ
スタＭＴ部分のＰベース幅より狭くしてあシ、これによ
ジノ々イロントサイリスタＰＴのＰベース層の横方向抵
抗ＲＰが、主サイリスタＭＴ部分のそれより、大きな値
になるよう、工夫されている。
２図は本発明の一実施例のサイリスクの断面２図である
。Ｐエミツタ層１１、Ｎベース層１２、Ｐペース層１３
、Ｎエミツタ層１４の４層が主サイリスタＭＴを構成し
、そのＰエミッタ層１１の表面にアノード電％Ｊ１１５
、Ｎエミツタ層１６０表面にカソード電極１６、Ｐペー
ス層１３の表面にゲート電極１７が配置されている。ゲ
ートｉ％１７とエミッタ電極１６０間には補助Ｎエミッ
タ１脅１４にと補助電極１８からなるパイロットサイリ
スタＰＴが形成されている。壕だＮベース層１２とＰペ
ース層１３の接合部の一部がパイロットサイリスタＰＴ
のＮエミツタ層１４Ａの内１則のカソード電極側の表面
で終端するように、Ｎベース＠１２を一部露出させてい
る。パイロットサイリスタＰＴのＮエミツタ層１４ Ａ
直下のＰベース層１３追域のベース幅ＷＰＢは主サイリ
スタＭＴ部分のＰベース幅より狭くしてあシ、これによ
ジノ々イロントサイリスタＰＴのＰベース層の横方向抵
抗ＲＰが、主サイリスタＭＴ部分のそれより、大きな値
になるよう、工夫されている。
このような構成として、アノード電極１５とカソード電
極Ｉ６の両端に順方向に過電圧が印加されると、Ｐペー
ス層１３とＮベースＩ？１１２の接合部の変曲部分２０
に電圧降服が発生する。
極Ｉ６の両端に順方向に過電圧が印加されると、Ｐペー
ス層１３とＮベースＩ？１１２の接合部の変曲部分２０
に電圧降服が発生する。
その結果、降服電流工ＡＶがＰペース層１３を横方向に
流れ、主サイリスタＭＴの短絡部１９を経由して、カソ
ード電極１６へ流れる。降服電流工ＡｖによってＰペー
ス層１３に発生する横方向電圧降下によシ、パイロット
サイリスタＰＴのＮエミッタ１４Ａは順方向にバイアス
される。
流れ、主サイリスタＭＴの短絡部１９を経由して、カソ
ード電極１６へ流れる。降服電流工ＡｖによってＰペー
ス層１３に発生する横方向電圧降下によシ、パイロット
サイリスタＰＴのＮエミッタ１４Ａは順方向にバイアス
される。
１暇方向バイアス電圧がＮエミッタ１４にとＰペース層
１３から形成される接合部の拡散電位より犬さくなると
Ｎエミッタ１４ｋからの電子の注入が急増し、パイロッ
トサイリスタＰＴがターンオンする。パイロットサイリ
スタＰＴのターンオン電流は前述したように主サイリス
タＭＴのゲート電流として機能し、最終的には主サイリ
スタＭＴがターンオンする。
１３から形成される接合部の拡散電位より犬さくなると
Ｎエミッタ１４ｋからの電子の注入が急増し、パイロッ
トサイリスタＰＴがターンオンする。パイロットサイリ
スタＰＴのターンオン電流は前述したように主サイリス
タＭＴのゲート電流として機能し、最終的には主サイリ
スタＭＴがターンオンする。
パイロットサイリスタＰＴのゲート感度はその直下のＰ
ペース層１３の横方向抵抗Ｒｐで決定される。例えば、
第２図に示した実施例ではＲＰはＰイー２層１３０層抵
抗ρ８ＰとＮエミツタ層Ｚ４Ａの幾何学形状に関係する
。リング状のＮエミッタ＠１４Ａの内径ｄ１１外径ｄ２
とするとＲＰはρｓｐと／ｎ （ｄ２／ｄｔ ）に比例
する。
ペース層１３の横方向抵抗Ｒｐで決定される。例えば、
第２図に示した実施例ではＲＰはＰイー２層１３０層抵
抗ρ８ＰとＮエミツタ層Ｚ４Ａの幾何学形状に関係する
。リング状のＮエミッタ＠１４Ａの内径ｄ１１外径ｄ２
とするとＲＰはρｓｐと／ｎ （ｄ２／ｄｔ ）に比例
する。
ＲＰが大きいほどゲート感度が増加し、少くない降服電
流でパイロットサイリスタＰＴを電圧トリガすることが
できる。実際によれば、主サイリスタＭＴのＰペース層
１３の層抵抗が５００Ω／口であって、パイロットサイ
リスタＰＴの直下でρｓｐ ＝ ３０００Ω／口とし、
（１ｔ＝１．５ｍｍφ＋ｄ２＝２・０１ＩＩＦｌφ と
した場合、５ｍＡ以下の降服電流で電圧トリ力させるこ
とができた。この値はρ５ｐ＝５００Ω／口の従来構造
のサイリスタの最小トリガ降服電流と比べて１７６以下
の値である。
流でパイロットサイリスタＰＴを電圧トリガすることが
できる。実際によれば、主サイリスタＭＴのＰペース層
１３の層抵抗が５００Ω／口であって、パイロットサイ
リスタＰＴの直下でρｓｐ ＝ ３０００Ω／口とし、
（１ｔ＝１．５ｍｍφ＋ｄ２＝２・０１ＩＩＦｌφ と
した場合、５ｍＡ以下の降服電流で電圧トリ力させるこ
とができた。この値はρ５ｐ＝５００Ω／口の従来構造
のサイリスタの最小トリガ降服電流と比べて１７６以下
の値である。
また本発明を実施したサイリスタは非常に小さい降服電
流でパイロットサイリスタＰＴを電圧トリガすることが
出来るので、Ｎベース層１２の露出部の径を小さくして
ｖＢＯ値を’ＶＢＯに近すけでも、電圧トリガ時のｄｌ
／ｄｔ耐量が低下することはない。又本発明では主サイ
リスタの素子定数を変更することなく、ｖＢＯ値を自由
にコントロールすることができるのでオン電圧、ＶＢＯ
など主要な電気特性を損うことはない。
流でパイロットサイリスタＰＴを電圧トリガすることが
出来るので、Ｎベース層１２の露出部の径を小さくして
ｖＢＯ値を’ＶＢＯに近すけでも、電圧トリガ時のｄｌ
／ｄｔ耐量が低下することはない。又本発明では主サイ
リスタの素子定数を変更することなく、ｖＢＯ値を自由
にコントロールすることができるのでオン電圧、ＶＢＯ
など主要な電気特性を損うことはない。
なお、上記実施例では、ゲート領域として電気トリガ信
号を印加する例を示したが、第３図は、パイロットサイ
リスタＰＴの内側に光トリガ信号を照射するための受光
部２１を設けた光サイリスタに本発明を適用した例であ
る。この実施例でも上記実施例と同様の効果が得られる
。
号を印加する例を示したが、第３図は、パイロットサイ
リスタＰＴの内側に光トリガ信号を照射するための受光
部２１を設けた光サイリスタに本発明を適用した例であ
る。この実施例でも上記実施例と同様の効果が得られる
。
また前述した実施例では、中央接合部の変曲部分２０の
電界集中を利用して降服電圧を制御するようにしたが、
例えば、第４図に示しであるように、バイロフトサイリ
スタＰＴの領域のキャリアライフタイムτ２を他の領域
のキャリアライフタイムτ１ より小となるように選択
的にコントロールし、この領域で電子なだれ増倍係数を
大きくすることで降服電圧を他の領域より小さくしても
よい。
電界集中を利用して降服電圧を制御するようにしたが、
例えば、第４図に示しであるように、バイロフトサイリ
スタＰＴの領域のキャリアライフタイムτ２を他の領域
のキャリアライフタイムτ１ より小となるように選択
的にコントロールし、この領域で電子なだれ増倍係数を
大きくすることで降服電圧を他の領域より小さくしても
よい。
第１図は従来のサイリスタの一例を示す断面図、第２図
は本発明の一実施例のサイリスタを示す断面図、第３図
および第４図は他の実施例のサイリスタを示す断面図で
ある。 １１・・・Ｐエミツタ層、１２・・・Ｎベース層、１３
・・・Ｐベース層、１４・・・Ｎエミツタ層、１５・・
・アノード電極、１６・・・カソード電極、１７・・・
ゲート電極、１４Ａ・・・補助Ｎエミツタ層、１８・・
・補助電極、１９・・・短絡部、ＭＴ・・・主サイリス
タ、ＰＴ・・・パイロットサイリスタ。
は本発明の一実施例のサイリスタを示す断面図、第３図
および第４図は他の実施例のサイリスタを示す断面図で
ある。 １１・・・Ｐエミツタ層、１２・・・Ｎベース層、１３
・・・Ｐベース層、１４・・・Ｎエミツタ層、１５・・
・アノード電極、１６・・・カソード電極、１７・・・
ゲート電極、１４Ａ・・・補助Ｎエミツタ層、１８・・
・補助電極、１９・・・短絡部、ＭＴ・・・主サイリス
タ、ＰＴ・・・パイロットサイリスタ。
Claims (3)
- （１）導電型を父巨に異ならせて積層した４つの半導体
Ｉｉからなる主サイリスタのベース層中に上記王サイリ
スタのエミツタ層を除く３つの半導体層を共有する１つ
以上のパイロットサイリスタを設けたサイリスタにおい
て、前記パイロットサイリスタのゲート領域下に他の領
域より降服電圧の低い部分を設けると共に、前記バイロ
フトサイリスタのカソードエミッタ亘下のベース層の横
方向抵抗を前記主サイリスタのそれより大きくしたこと
を特徴とするサイリスタ。 - （２）前記パイロットサイリスタのゲート領域は光トリ
が信号を受ける受光部を兼ねている特許請求の範囲第１
項記載のサイリスタ。 - （３）前記パイロットサイリスタのゲート領域は電気ト
リガ信号が印加されるゲート電極を有する特許請求の範
囲第１項記載のサイリスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19996382A JPS5989463A (ja) | 1982-11-15 | 1982-11-15 | サイリスタ |
| DE8383110486T DE3369234D1 (en) | 1982-11-15 | 1983-10-20 | Thyristor device protected from an overvoltage |
| EP19830110486 EP0108961B1 (en) | 1982-11-15 | 1983-10-20 | Thyristor device protected from an overvoltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19996382A JPS5989463A (ja) | 1982-11-15 | 1982-11-15 | サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5989463A true JPS5989463A (ja) | 1984-05-23 |
Family
ID=16416511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19996382A Pending JPS5989463A (ja) | 1982-11-15 | 1982-11-15 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5989463A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005503024A (ja) * | 2001-09-12 | 2005-01-27 | クリー インコーポレイテッド | 大型炭化ケイ素デバイスおよびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50104877A (ja) * | 1974-01-18 | 1975-08-19 |
-
1982
- 1982-11-15 JP JP19996382A patent/JPS5989463A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50104877A (ja) * | 1974-01-18 | 1975-08-19 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005503024A (ja) * | 2001-09-12 | 2005-01-27 | クリー インコーポレイテッド | 大型炭化ケイ素デバイスおよびその製造方法 |
| JP4644828B2 (ja) * | 2001-09-12 | 2011-03-09 | クリー インコーポレイテッド | 大型炭化ケイ素デバイスおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6605844B2 (en) | Semiconductor device | |
| JP2004521516A (ja) | 集積ダイオードを備え信頼性および電子雪崩強度を改善したｈｖ−ｓｏｉｌｄｍｏｓ装置 | |
| JP2012253391A (ja) | 半導体装置 | |
| US4581543A (en) | Semiconductor switch having a disconnectible thyristor | |
| JP4017258B2 (ja) | 半導体装置 | |
| JPH0878630A (ja) | 入出力端子での静電気放電に対してｍｏｓ集積回路を保護する装置 | |
| EP0022355A1 (en) | Gate turn-off thyristor | |
| US4150391A (en) | Gate-controlled reverse conducting thyristor | |
| KR940010555B1 (ko) | 과전압 보호 기능부 반도체 장치 | |
| JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
| JPH0117268B2 (ja) | ||
| JPS5986260A (ja) | ゲ−トタ−ンオフサイリスタ | |
| US10396071B2 (en) | Semiconductor device having a sense diode portion | |
| JPS6016753B2 (ja) | 半導体スイツチング素子およびその制御方法 | |
| JPS58501204A (ja) | 制御されたブレ−クオ−バ−双方向半導体スイツチ | |
| JPH0213824B2 (ja) | ||
| JP2009081381A (ja) | 半導体装置 | |
| US4502072A (en) | FET Controlled thyristor | |
| JPS5989463A (ja) | サイリスタ | |
| JPH0223665A (ja) | ターンオフ可能なサイリスタ | |
| US4502071A (en) | FET Controlled thyristor | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| JPH0677472A (ja) | サージ防護素子 | |
| JP7033049B2 (ja) | 半導体装置およびそれを用いた電力変換装置 | |
| JPH02294073A (ja) | 大阻止容量半導体素子 |