JP4505470B2 - 光導波路デバイス及び半導体デバイス - Google Patents

光導波路デバイス及び半導体デバイス Download PDF

Info

Publication number
JP4505470B2
JP4505470B2 JP2006553799A JP2006553799A JP4505470B2 JP 4505470 B2 JP4505470 B2 JP 4505470B2 JP 2006553799 A JP2006553799 A JP 2006553799A JP 2006553799 A JP2006553799 A JP 2006553799A JP 4505470 B2 JP4505470 B2 JP 4505470B2
Authority
JP
Japan
Prior art keywords
waveguide
active
optical
multimode interference
mmi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006553799A
Other languages
English (en)
Other versions
JPWO2006077641A1 (ja
Inventor
和雅 高林
健 森戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006077641A1 publication Critical patent/JPWO2006077641A1/ja
Application granted granted Critical
Publication of JP4505470B2 publication Critical patent/JP4505470B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction in an optical waveguide structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/50—Amplifier structures not provided for in groups H01S5/02 - H01S5/30
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12152—Mode converter
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/14—Mode converters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/2804—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals forming multipart couplers without wavelength selective elements, e.g. "T" couplers, star couplers
    • G02B6/2808—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals forming multipart couplers without wavelength selective elements, e.g. "T" couplers, star couplers using a mixing element which evenly distributes an input signal over a number of outputs
    • G02B6/2813—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals forming multipart couplers without wavelength selective elements, e.g. "T" couplers, star couplers using a mixing element which evenly distributes an input signal over a number of outputs based on multimode interference effect, i.e. self-imaging
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • G02F1/01708—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells in an optical wavequide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/217—Multimode interference type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203—Transistor-type lasers
    • H01S5/06206—Controlling the frequency of the radiation, e.g. tunable twin-guide lasers [TTG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/101—Curved waveguide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1014—Tapered waveguide, e.g. spotsize converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers

Description

本発明は、複数の素子をモノリシックに集積した光導波路デバイス及び半導体デバイスに関する。
現在、光通信システムは、より高度で複雑なシステムになる傾向がある。例えばＷＤＭ光通信システムなど光通信システムの高機能化に伴って、このような光通信システムにおいて用いられる光半導体デバイス（例えば半導体レーザなど）などの光導波路デバイス（半導体デバイス）を高機能化することが求められている。
これを実現するための一つの手段として、複数の素子をモノリシックに集積した光集積デバイスとして光導波路デバイス（光半導体デバイス）を構成することが考えられる。
このような光集積デバイス（光導波路デバイス）としては、例えば、光通信用光源として通常用いられているＤＦＢ（Distributed Feed Back；分布帰還形）レーザと、その光出力を変調する変調器（例えばＥＡ変調器；Electro-absorptionModulator）を集積した変調器集積型ＤＦＢレーザ（例えばＥＭＬ；Electroabsorptive Modulated Laser）がある。これを用いることにより、レーザと変調器を別々に用意する場合と比べて、小型化、低コスト化を図りながら、光導波路デバイスの高機能化を実現でき、ひいては、高機能なＷＤＭ（WavelengthDivision Multiplexing）光通信システムを実現できるようになる。
ところで、このような光集積デバイス（光導波路デバイス）では、同一基板上に、異なる材料又は構造の２種類以上の素子（光導波路）を集積することになる。このため、異なる材料又は構造の素子（光導波路）を接合することが必要になる。
材料又は構造の異なる２つの素子（光導波路）を接合する場合、その接合界面で必ず反射が起こってしまい、この反射光が、集積された各素子の特性を劣化させる可能性がある。
例えば、半導体光増幅器を集積した場合には、反射光による意図しない干渉によって利得リップルが発生し、利得の波長ばらつきが発生してしまうことになる。また、例えば、レーザを集積した場合には、反射戻り光がレーザの発振状態を不安定にし、安定した動作が困難になる。
このため、複数の素子を集積した光導波路デバイスにおいて、集積された各素子の特性を劣化させることなく、安定した動作を実現するために、２つの素子（光導波路）を接合する接合界面における反射を抑制することは重要な課題である。
ここで、接合界面における反射を抑制する技術としては、例えば特許文献１，２に開示されたものがある。
特許文献１では、図２０の模式的断面図に示すように、屈折率ｎ1のコア層１００Ａを持つ光導波路１００と屈折率ｎ2のコア層１０１Ａを持つ光導波路１０１とを接合する場合（ｎ1＞ｎ2）に、屈折率ｎ1のコア層１００Ａの厚さｄ1（又は幅）を、屈折率ｎ2のコア層１０１Ａの厚さｄ2（又は幅）よりも小さくし（ｄ2＞ｄ1）（即ち、屈折率が高い方のコア層の厚さ（又は幅）を相対的に小さくし）、接合される光導波路１００，１０１の等価屈折率を一致させることで、反射を抑えるようにしている。
この技術では、接合される光導波路１００，１０１の等価屈折率の差が大きくなるほど、接合界面における反射率は大きくなるため、接合される光導波路１００，１０１の等価屈折率を一致させることで反射を抑えるようにしている。
特許文献２では、図２１の模式的平面図に示すように、２つの光導波路１０２，１０３の接合界面が、光の進行方向（光導波方向）に対して斜めになるようにすることで、接合界面において反射した反射光が光導波路へ戻らないようにして、接合界面における反射の影響を抑制するようにしている。
特開２０００−２３５１２４号公報 特開平９−１９７１５４号公報
しかしながら、上述の２つの反射抑制方法には、以下のような課題がある。
まず、特許文献１の方法（即ち、コア層の厚さ（又は幅）を調整して等価屈折率を一致させる方法）では、設計上は反射を例えば１０-6以下に抑制することが可能であるが、実際に設計どおりの幅（又は厚さ）にするのは難しく、また、半導体材料の組成を制御するのも困難である。
一般に、２つの光導波路を接合する場合には、バットジョイント結合という方法が用いられる。
２つの光導波路をバットジョイント結合させる場合、まず、図２２（ａ）に示すように、一方の光導波路１０４を構成する各層を堆積させ、図２２（ｂ）に示すように、一方の光導波路１０４を形成する領域にマスク１０６をかけ、図２２（ｃ）に示すように、それ以外の領域をエッチングで取り除く。これにより、一方の光導波路１０４が形成される。次に、図２２（ｄ）に示すように、エッチングで取り除いた領域に他方の光導波路１０５を構成する各層を堆積させる。この際、マスク１０６上には他方の光導波路１０５を構成する各層は堆積しない。これにより、他方の光導波路１０５が形成され、一方の光導波路１０４に他方の光導波路１０５がバットジョイント結合されることになる。
このようなバットジョイント結合によって２つの光導波路１０４，１０５を接合する場合、他方の光導波路１０５を構成する各層を堆積させるときには、既に、一方の光導波路１０４が形成されており、一方の光導波路１０４が形成されている領域と、他方の光導波路１０５を形成する領域との境界に段差ができている。
このように段差ができている状態で、他方の光導波路１０５を構成する各層を堆積させると、各層の厚さ（又は幅）が、段差（２つの光導波路の接合界面となる）の近傍領域で、それ以外の平面状の領域とは異なる厚さ（又は幅）になってしまう。また、各層の材料の組成も、段差の近傍領域とそれ以外の領域とで異なるものとなってしまう。つまり、他方の光導波路１０５の接合界面近傍における構造（厚さ，組成）を設計どおりにするのは困難である。この結果、接合界面における反射として、１×１０-5オーダの反射が残ってしまうことになる。
次に、特許文献２の方法（即ち、接合界面を斜めにする方法）では、バットジョイント結合をする際のエッチングで光導波路に沿う方向（導波路方向）に対して斜めにエッチングする必要があるが、ウェットエッチングでは、垂直方向へのエッチング速度よりも導波路方向へのエッチング速度の方が速いため、通常の光半導体素子の導波路方向［（１−１０）方向］に対して斜めの方向の面を出すのは難しい。一方、ドライエッチングを用いる方法もあるが、この場合、エッチングの深さの制御に手間がかかり、また、一方の光導波路にダメージを与えてしまうおそれがある。このため、光導波路の特性を補償しつつ、接合界面を斜めにするのは非常に難しい。
本発明は、このような課題に鑑み創案されたもので、容易、かつ、確実に、接合界面における反射光の影響を抑制できるようにした、光導波路デバイス及び半導体デバイスを提供することを目的とする。
このため、本発明の光導波路デバイスは、第１光導波路と、第１光導波路と異なる材料又は構造により形成され、第１光導波路に接合される第２光導波路と、第１光導波路と第２光導波路との接合界面の近傍で第１光導波路及び第２光導波路の幅を広くして形成される１×１多モード干渉導波路とを備え、１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置に有する対称１×１多モード干渉導波路であり、第１光導波路と第２光導波路との接合界面が、入力側から対称１×１多モード干渉導波路の長さを０．２〜０．３倍又は０．７〜０．８倍した位置にあることを特徴としている。
本発明の光導波路デバイスは、第１光導波路と、第１光導波路と異なる材料又は構造により形成され、第１光導波路に接合される第２光導波路と、第１光導波路と第２光導波路との接合界面の近傍で第１光導波路及び第２光導波路の幅を広くして形成される１×１多モード干渉導波路とを備え、１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置からずれた位置に有する非対称１×１多モード干渉導波路であり、第１光導波路と第２光導波路との接合界面が、入力側から非対称１×１多モード干渉導波路の長さを０．４〜０．６倍した位置にあることを特徴としている。
本発明の半導体デバイスは、半導体光増幅器と位相制御器とを集積した半導体デバイスであって、活性導波路と、活性導波路と異なる材料又は構造により形成され、活性導波路に接合される位相制御導波路と、活性導波路と位相制御導波路との間に設けられ、活性導波路と同一の材料又は構造により形成される活性導波路構造領域と、位相制御導波路と同一の材料又は構造により形成される位相制御導波路構造領域とを有する１×１多モード干渉導波路と、活性導波路と１×１多モード干渉導波路の活性導波路構造領域の上方に設けられる活性導波路用電極と、位相制御導波路の上方に設けられる位相制御導波路用電極とを備え、半導体光増幅器が、活性導波路、１×１多モード干渉導波路の活性導波路構造領域及び活性導波路用電極を含むものとして構成され、位相制御器が、位相制御導波路及び位相制御導波路用電極を含むものとして構成され、１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置に有する対称１×１多モード干渉導波路であり、活性導波路構造領域と位相制御導波路構造領域との接合界面が、入力側から対称１×１多モード干渉導波路の長さを０．２〜０．３倍又は０．７〜０．８倍した位置にあることを特徴としている。
本発明の半導体デバイスは、ＤＦＢレーザ、半導体光増幅器及び強度変調器を集積した半導体デバイスであって、活性導波路と、活性導波路と異なる材料又は構造により形成され、活性導波路に接合される強度変調導波路と、活性導波路と強度変調導波路との間に設けられ、活性導波路と同一の材料又は構造により形成される活性導波路構造領域と、強度変調導波路と同一の材料又は構造により形成される強度変調導波路構造領域とを有する１×１多モード干渉導波路と、活性導波路と１×１多モード干渉導波路の活性導波路構造領域の上方に設けられる活性導波路用電極と、強度変調導波路の上方に設けられる強度変調導波路用電極とを備え、ＤＦＢレーザが、活性導波路及び活性導波路用電極を含むものとして構成され、半導体光増幅器が、１×１多モード干渉導波路の活性導波路構造領域及び活性導波路用電極を含むものとして構成され、強度変調器が、強度変調導波路及び強度変調導波路用電極を含むものとして構成され、１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置に有する対称１×１多モード干渉導波路であり、活性導波路構造領域と強度変調導波路構造領域との接合界面が、入力側から対称１×１多モード干渉導波路の長さを０．２〜０．３倍又は０．７〜０．８倍した位置にあることを特徴としている。
本発明の半導体デバイスは、半導体光増幅器と位相制御器とを集積した半導体デバイスであって、活性導波路と、活性導波路と異なる材料又は構造により形成され、活性導波路に接合される位相制御導波路と、活性導波路と位相制御導波路との間に設けられ、活性導波路と同一の材料又は構造により形成される活性導波路構造領域と、位相制御導波路と同一の材料又は構造により形成される位相制御導波路構造領域とを有する１×１多モード干渉導波路と、活性導波路と１×１多モード干渉導波路の活性導波路構造領域の上方に設けられる活性導波路用電極と、位相制御導波路の上方に設けられる位相制御導波路用電極とを備え、半導体光増幅器が、活性導波路、１×１多モード干渉導波路の活性導波路構造領域及び活性導波路用電極を含むものとして構成され、位相制御器が、位相制御導波路及び位相制御導波路用電極を含むものとして構成され、１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置からずれた位置に有する非対称１×１多モード干渉導波路であり、活性導波路構造領域と位相制御導波路構造領域との接合界面が、入力側から非対称１×１多モード干渉導波路の長さを０．４〜０．６倍した位置にあることを特徴としている。
本発明の半導体デバイスは、ＤＦＢレーザ、半導体光増幅器及び強度変調器を集積した半導体デバイスであって、活性導波路と、活性導波路と異なる材料又は構造により形成され、活性導波路に接合される強度変調導波路と、活性導波路と強度変調導波路との間に設けられ、活性導波路と同一の材料又は構造により形成される活性導波路構造領域と、強度変調導波路と同一の材料又は構造により形成される強度変調導波路構造領域とを有する１×１多モード干渉導波路と、活性導波路と１×１多モード干渉導波路の活性導波路構造領域の上方に設けられる活性導波路用電極と、強度変調導波路の上方に設けられる強度変調導波路用電極とを備え、ＤＦＢレーザが、活性導波路及び活性導波路用電極を含むものとして構成され、半導体光増幅器が、１×１多モード干渉導波路の活性導波路構造領域及び活性導波路用電極を含むものとして構成され、強度変調器が、強度変調導波路及び強度変調導波路用電極を含むものとして構成され、１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置からずれた位置に有する非対称１×１多モード干渉導波路であり、活性導波路構造領域と強度変調導波路構造領域との接合界面が、入力側から非対称１×１多モード干渉導波路の長さを０．４〜０．６倍した位置にあることを特徴としている。
したがって、本発明の光導波路デバイス及び半導体デバイスによれば、異種導波路を同一基板上に集積した光導波路デバイスを作製する場合に、接合界面の位置を調整するだけで、光導波路の特性を補償しつつ、容易、かつ、確実に、接合界面における反射光の影響を抑制できるという利点がある。この結果、異種導波路を同一基板上に集積した光導波路デバイスにおいて、安定した動作を実現できるようになる。
本発明の第１実施形態にかかる光導波路デバイスに含まれる対称１×１ＭＭＩ導波路の構成の一例を示す模式図である。 本発明の第１実施形態にかかる光導波路デバイスに含まれる対称１×１ＭＭＩ導波路の構成の他の例を示す模式図である。 本発明の第１実施形態にかかる光導波路デバイスに含まれる対称１×１ＭＭＩ導波路による反射抑制原理を説明するための模式図である。 本発明の第１実施形態にかかる光導波路デバイスに含まれる対称１×１ＭＭＩ導波路における接合界面の位置と反射強度の関係を示す図である。 本発明の第１実施形態にかかる光導波路デバイスに含まれる対称１×１ＭＭＩ導波路における接合界面の位置と反射強度の関係を示す図である。 本発明の第１実施形態にかかる半導体デバイスの一例としての位相制御器集積型ＳＯＡの構成（主に導波路構造）を示す模式図である。 本発明の第１実施形態にかかる半導体デバイスの一例としての位相制御器集積型ＳＯＡの構成（主に電極構造）を示す模式図である。 本発明の第１実施形態にかかる半導体デバイスの一例としての位相制御器集積型ＳＯＡの層構成を示す模式図である。 本発明の第１実施形態にかかる半導体デバイスの他の例としての変調器集積型ＤＦＢレーザの構成を示す模式図である。 本発明の第１実施形態にかかる半導体デバイスの他の例としての変調器集積型ＤＦＢレーザの層構成を示す模式図である。 本発明の第２実施形態にかかる光導波路デバイスに含まれる非対称１×１ＭＭＩ導波路の構成を示す模式図である。 本発明の第２実施形態にかかる光導波路デバイスに含まれる非対称１×１ＭＭＩ導波路による反射抑制原理を説明するための模式図である。 本発明の第２実施形態にかかる光導波路デバイスに含まれる非対称１×１ＭＭＩ導波路における接合界面の位置と反射強度の関係を示す図である。 本発明の第２実施形態にかかる半導体デバイスの一例としての位相制御器集積型ＳＯＡ又は変調器集積型ＤＦＢレーザの構成を示す模式図である。 図１５（ａ），（ｂ）は本発明の第３実施形態にかかる光導波路デバイスに含まれるＭＭＩ導波路の構成を示す模式図であって、対称１×１ＭＭＩ導波路の構成を示すものであり、図１５（ｃ）は本発明の第３実施形態にかかる光導波路デバイスに含まれるＭＭＩ導波路の構成を示す模式図であって、非対称１×１ＭＭＩ導波路の構成を示すものである。 本発明の第３実施形態にかかる光導波路デバイスに含まれる対称１×１ＭＭＩ導波路における接合界面の位置と反射強度の関係を示す図である。 本発明の第３実施形態にかかる光導波路デバイスに含まれる対称１×１ＭＭＩ導波路における接合界面の位置と反射強度の関係を示す図である。 本発明の第３実施形態にかかる半導体デバイスの一例としての位相制御器集積型ＳＯＡ又は変調器集積型ＤＦＢレーザの構成を示す模式図である。 本発明の第３実施形態にかかる半導体デバイスの他の例としての位相制御器集積型ＳＯＡ又は変調器集積型ＤＦＢレーザの構成を示す模式図である。 従来の複数の素子を集積した光導波路デバイスの構成の一例を説明するための模式的断面図である。 従来の複数の素子を集積した光導波路デバイスの構成の他の例を説明するための模式的平面図である。 図２２（ａ）〜図２２（ｄ）は、一般的な複数の素子を集積した光導波路デバイスの製造方法（バットジョイント結合）を説明するための模式的断面図である。
符号の説明
１，２ 光導波路
１Ａ 活性導波路
２Ａ 位相制御導波路
２Ｂ 強度変調導波路
３ 対称１×１ＭＭＩ導波路
３１ 非対称１×１ＭＭＩ導波路
４ 接合界面
５ 第１接合部
６ 第２接合部
７ａ〜７ｄ 端面
１０ 位相制御器集積型ＳＯＡ
１０Ａ ＳＯＡ部（ＳＯＡ領域）
１０Ｂ 位相制御器部（位相制御器領域）
１０Ｃ 分離部（分離領域）
１１ 活性導波路用電極
１２ 位相制御導波路用電極
１３ 反射膜
１４，２４ 無反射膜
１５ ｎ−ＩｎＰ層
１６ ＭＱＷ活性層
１７ ｐ−ＩｎＰ層
１８，２１ コンタクト層
１９ Ｎ側電極
２０ 位相制御層
２２ ＳｉＯ2膜
２３ 変調器集積型ＤＦＢレーザ
２３Ａ ＤＦＢレーザ部（ＤＦＢレーザ領域）
２３Ｂ 変調器部（変調器領域）
２３Ｃ ＳＯＡ部（ＳＯＡ領域）
２３Ｄ 分離部（分離領域）
２５ 回折格子層
２６ ｎ−ＩｎＰ層
２７ ＭＱＷ変調層
以下、図面により、本発明の実施形態にかかる光導波路デバイス及び半導体デバイスについて、図１〜図１９を参照しながら説明する。
［第１実施形態］
まず、本発明の第１実施形態にかかる光導波路デバイス（光導波路素子）及び半導体デバイス（半導体素子）について、図１〜図１０を参照しながら説明する。
本実施形態にかかる光導波路デバイスは、図１，図２に示すように、１つの基板上に、異なる材料又は構造により形成される少なくとも２種類の光導波路（光導波路素子）１，２を有し、それらの光導波路１，２を１×１多モード干渉（ＭＭＩ；MultiMode Interference）導波路３を介して接続したものとして構成される。ここでは、２種類の光導波路１，２の接合界面（接合面）４が１×１ＭＭＩ導波路３の内部にくるようにしている。
本光導波路デバイスは、図１，２に示すように、同一基板上に、第１光導波路（第１単一モード導波路）１と、第１光導波路１と異なる材料又は構造により形成され、第１光導波路１に接合される第２光導波路（第２単一モード導波路）２と、第１光導波路１及び第２光導波路２の幅を接合界面４の近傍で広くして形成される１×１ＭＭＩ導波路３とを備えるものとして構成される。なお、ここでは、第１光導波路１の幅の狭い部分（１×１ＭＭＩ導波路３を構成しない部分）が入力導波路となり、第２光導波路２の幅の狭い部分（１×１ＭＭＩ導波路３を構成しない部分）が出力導波路となる。
ここでは、第１光導波路（第１単一モード導波路）１と第２光導波路（第２単一モード導波路）２とを接合するのに、第１光導波路１の幅を広くして第１接合部５を形成し、さらに、第２光導波路２の幅を広くして第２接合部６を形成し、第１接合部５の端面と第２接合部６の端面とを接合するようにして、第１接合部５と第２接合部６とから１×１ＭＭＩ導波路３が形成されるようにしている。
つまり、第１光導波路（第１単一モード導波路）１と第２光導波路（第２単一モード導波路）２とを接合するのに、第１光導波路１と第２光導波路２との間に、第１光導波路１と同一の材料又は構造により形成される部分（第１接合部５）と、第２光導波路２と同一の材料又は構造により形成される部分（第２接合部６）とを有する１×１ＭＭＩ導波路３を設けるようにしている。
本１×１ＭＭＩ導波路３には、１つの入力導波路（第１光導波路，第１単一モード導波路）１及び１つの出力導波路（第２光導波路，第２単一モード導波路）２が接続されており、入力導波路１から入力される入力光の光強度分布を出力導波路２から出力される出力光として再現しうるようになっている。
本実施形態では、図１，２に示すように、１×１ＭＭＩ導波路３は、入力ポートと出力ポートを幅方向中心位置に有する対称１×１ＭＭＩ導波路として構成されている。
また、本実施形態では、２種類の光導波路１，２の接合界面４は、光導波路１，２に沿う方向（導波路方向，光軸方向，光導波方向）に対して垂直になっている。但し、接合界面４は導波路方向に垂直な面に対して斜めになっていても良い。
特に、本実施形態では、図１，２に示すように、２種類の光導波路１，２の接合界面４が、入力側から対称１×１ＭＭＩ導波路３の長さＬMMIを０．２〜０．３倍（０．２〜０．３ＬMMI）又は０．７〜０．８倍（０．７〜０．８ＬMMI）した位置にくるようにしている。
このように、本実施形態では、２種類の光導波路１，２の接合界面４の位置が、入力側から対称１×１ＭＭＩ導波路３の長さＬMMIを０．２〜０．３倍又は０．７〜０．８倍した位置にくるようにすることで、ＭＭＩ導波路における自己結像という現象を利用して接合界面４における反射光の影響を抑制するようにしている。つまり、本発明は、入力光が接合界面４において所定の反射率で反射したとしても、接合界面４の位置を工夫することで、入力導波路１に結合する反射光の光強度を抑え、入力光に対する実効的な反射率を下げて、反射光の影響を抑制するようにしたものである。
以下、ＭＭＩ導波路における自己結像現象及びこれを利用した反射光の影響を抑制するための原理を、図３を参照しながら説明する。
図３に示すように、ＭＭＩ導波路３には、入力側及び出力側に光導波路１，２が接続されている。ＭＭＩ導波路３は、その幅が入力側光導波路（入力導波路）１及び出力側光導波路（出力導波路）２の幅よりも広くなっており、横高次モードが発生するようになっている。入力導波路１から入射した光（入力光）は、ＭＭＩ導波路３において多モードに分解されて伝播する。そして、特定の距離だけ伝播すると、分解されたモード同士が干渉し、再び、入射したときの単一横モードの光強度分布に戻るという自己結像現象が起こる。このため、自己結像する特定の距離に等しくなるようにＭＭＩ導波路３の長さＬMMIを設計すれば、損失がほとんどなく、再び、入射したときの単一モードの光強度分布に戻すことができる。
ここで、対称１×１ＭＭＩ導波路３では、入力側の幅方向中心位置に入力導波路１が接続されており、出力側の幅方向中心位置に出力導波路２が接続されている。ＭＭＩ導波路３において、入力導波路１が幅方向中心位置に接続されていると、出力側において同じ幅方向中心位置で結像することになるため、対称１×１ＭＭＩ導波路３では、幅方向中心位置に入力ポート及び出力ポートが設けられており、入力導波路１及び出力導波路２が接続されている。
対称１×１ＭＭＩ導波路３では、図３に示すように、入力光の光強度分布が、ＭＭＩ導波路３の長さの半分だけ伝播したところで、２つのピークをもつ光強度分布となる。つまり、ＭＭＩ導波路３の長さＬMMIの０．５倍（ＬMMI／２）のところで、入力導波路１が接続されているＭＭＩ導波路３の幅方向中心位置における入力光の光強度が低くなる。
そこで、図３中、破線で示すように、対称１×１ＭＭＩ導波路３の長さＬMMIの０．２５倍（ＬMMI／４）のところに接合界面４がくるようにすると、接合界面４で反射された光は、対称１×１ＭＭＩ導波路３の入力ポート（入力部）に戻るまでに、対称１×１ＭＭＩ導波路３の長さＬMMIの０．５倍（ＬMMI／２）だけ伝播することになる。
この場合、接合界面４で反射された光の対称１×１ＭＭＩ導波路３の入力ポートにおける光強度分布は、図３中、点線で示すように、上述の対称１×１ＭＭＩ導波路３の長さＬMMIの０．５倍（ＬMMI／２）のところの光強度分布と同じになり、入力導波路１が接続されている対称１×１ＭＭＩ導波路３の幅方向中心位置における光強度が低くなる。
したがって、対称１×１ＭＭＩ導波路３の場合には、対称１×１ＭＭＩ導波路３の長さＬMMIの０．２５倍（ＬMMI／４）のところに接合界面４がくるようにすれば、入力導波路１に結合する反射光を少なくすることができ（反射光の光強度を低くすることができ）、反射光の影響を抑制することができる。
なお、対称１×１ＭＭＩ導波路３の長さＬMMIの０．７５倍（３ＬMMI／４）のところに接合界面４がくるようにしても、同様に、反射光の影響を抑制することができる。
つまり、対称１×１ＭＭＩ導波路３の長さＬMMIの０．７５倍（３ＬMMI／４）のところに接合界面４がくるようにすると、接合界面４で反射された光は、対称１×１ＭＭＩ導波路３の入力ポートに戻るまでに、対称１×１ＭＭＩ導波路３の長さＬMMIの１．５倍（３ＬMMI／２）だけ伝播することになる。
この場合、接合界面４で反射された光の対称１×１ＭＭＩ導波路３の入力ポートにおける光強度分布は、上述の対称１×１ＭＭＩ導波路３の長さＬMMIの０．２５倍（ＬMMI／４）のところに接合界面４がくるようにした場合と同様に、入力導波路１が接続されている対称１×１ＭＭＩ導波路３の幅方向中心位置における光強度が低くなる（図３中、点線参照）。
これにより、入力導波路１に結合する反射光を少なくすることができ（反射光の光強度を低くすることができ）、反射光の影響を抑制することができる。
ここで、図４は、対称１×１ＭＭＩ導波路３において接合界面４の位置（ＭＭＩ長に対する比）を変化させていった場合の入力導波路１へ戻される反射光の光強度（反射強度）を計算した結果を示す図である。また、図５は、図４の計算結果のうち特に反射が抑制されている位置を拡大して示す図である。なお、この計算では、接合界面４において６×１０-5程度の反射があった場合を想定している。
図４の計算結果から明らかなように、対称１×１ＭＭＩ導波路３では、接合界面４が対称１×１ＭＭＩ導波路３の長さ（ＭＭＩ長）ＬMMIの０．２５倍（ＬMMI／４）付近又は０．７５倍（３ＬMMI／４）付近にある場合に反射強度が抑制されていることが分かる。つまり、丁度、０．２５倍（ＬMMI／４）又は０．７５倍（３ＬMMI／４）の位置だけでなく、この周辺の位置、即ち、０．２〜０．３倍又は０．７〜０．８倍の位置であっても、反射強度が抑制されていることが分かる。
より詳細には、図５の計算結果から明らかなように、接合界面４が対称１×１ＭＭＩ導波路３の長さ（ＭＭＩ長）ＬMMIの０．２〜０．３倍の位置にあれば、反射強度をほぼ１０-6台に抑制できることが分かる。また、図４，図５の計算結果から、接合界面４が対称１×１ＭＭＩ導波路３の長さ（ＭＭＩ長）ＬMMIの０．７〜０．８倍の位置にあれば、反射強度をほぼ１０-6台に抑制できることは明らかである。
そこで、本実施形態では、上述のように、２種類の単一モード導波路１，２の接合界面４が、入力側から対称１×１多モード干渉導波路３の長さＬMMIを０．２〜０．３倍（０．２〜０．３ＬMMI）又は０．７〜０．８倍（０．７〜０．８ＬMMI）した位置にくるようにしている。
したがって、本実施形態によれば、異種導波路を同一基板上に集積した光導波路デバイスを作製する場合に、接合界面４の位置を調整するだけで、光導波路の特性を補償しつつ、容易、かつ、確実に、接合界面４における反射光の影響を抑制できるという利点がある。この結果、異種導波路を同一基板上に集積した光導波路デバイスにおいて、安定した動作を実現できるようになる。
なお、上述の実施形態では、対称１×１ＭＭＩ導波路３の長さＬMMIの０．５倍（ＬMMI／２）のところの２つのピークをもつ光強度分布を利用して反射光の影響を抑制しているが、これに限られるものではなく、より多数のピークをもつ光強度分布（ＭＭＩ導波路３の幅方向中心位置における光強度が低くなるもの）を利用して反射光の影響を抑制することもできる。
例えば、対称１×１ＭＭＩ導波路３の長さＬMMIの０．２５倍（ＬMMI／４）のところの４つのピークをもつ光強度分布を利用して反射光の影響を抑制することもできる。この場合、接合界面４０を対称１×１ＭＭＩ導波路３の長さ（ＭＭＩ長）ＬMMIの０．１２５倍（ＬMMI／８）の位置にくるようにすれば良い。また、例えば、対称１×１ＭＭＩ導波路３の長さＬMMIの０．１６６倍（ＬMMI／６）のところの６つのピークをもつ光強度分布を利用して反射光の影響を抑制することもできる。この場合、接合界面４を対称１×１ＭＭＩ導波路３０の長さ（ＭＭＩ長）ＬMMIの０．０８３倍（ＬMMI／１２）の位置にくるようにすれば良い。要するに、ｎ個（ｎ：偶数）のピークをもつ光強度分布を利用する場合、接合界面４０をＬMMI／２ｎの位置にくるようにすれば良い。
但し、光強度分布のピーク数が多くなるほど、ピーク間の距離（光強度が低い領域）が小さくなる。このため、入力導波路１に結合する反射光の光強度を十分に低くするためには、対称１×１ＭＭＩ導波路３の長さＬMMIの０．５倍（ＬMMI／２）のところの２つのピークをもつ光強度分布を利用するのが望ましい。
また、光強度分布のピーク間の距離（光強度が低い領域）を大きくすれば、より反射抑制効果が得られることになる。このため、光強度分布のピーク間の距離（光強度が低い領域）を大きくするために、対称１×１ＭＭＩ導波路３の幅を広くするのも好ましい。但し、幅を広くすると、長さも長くしなくてはならないため、デバイスの大きさを小さくするという点からは好ましくない。
次に、上述のような構成を備える光導波路デバイスの一例として、位相制御器を集積した半導体光増幅器（ＳＯＡ:Semiconductor Optical Amplifier，半導体デバイス，半導体素子）について、図６〜図８を参照しながら説明する。
図６に示すように、位相制御器集積型ＳＯＡ１０は、電流注入によって利得を発生する活性導波路（第１光導波路，第１単一モード導波路，光導波路素子，半導体素子）１Ａと、電流注入によって屈折率を変化させて位相を変化させうる位相制御導波路（第２光導波路，第２単一モード導波路，光導波路素子，半導体素子）２Ａと、対称１×１ＭＭＩ導波路３とを備え、これらの異なる材料又は構造の光導波路１Ａ，２Ａを１つのデバイスに集積した構造になっている。
ここでは、活性導波路１Ａ及び位相制御導波路２Ａの幅（接合界面４から離れた部分の導波路幅）は１．６μｍ程度としている。また、活性導波路１Ａの長さ（ＭＭＩ導波路３を構成する部分を除く）は８００μｍ程度とし、位相制御導波路２Ａの長さ（ＭＭＩ導波路３を構成する部分を除く）は２００μｍ程度としている。
また、活性導波路１Ａと位相制御導波路２Ａとを対称１×１ＭＭＩ導波路３を介して接続している。つまり、活性導波路１Ａと位相制御導波路２Ａとの接合界面４付近では、導波路が対称１×１ＭＭＩ構造になっている。ここでは、対称１×１ＭＭＩ導波路３は、幅を８μｍ程度とし、長さ（ＭＭＩ長）を１８０μｍ程度としている。なお、ＭＭＩ導波路３の長さは、ＭＭＩ導波路３及びＭＭＩ導波路３の外側の材料の屈折率、入出力導波路としての活性導波路１Ａ及び位相制御導波路２Ａの幅、ＭＭＩ導波路３の幅を決定すると、理論的に最適な設計が存在する。例えば、多モード干渉導波路に関する文献として、B.Lucaset al, Journal of Lightwave Technology, vol.13, No4, 1995を参照。
また、図６に示すように、活性導波路１Ａと位相制御導波路２Ａの接合界面４は対称１×１ＭＭＩ導波路３の内部にくるようにしている。ここでは、接合界面４は、入力側からＭＭＩ導波路３の長さの０．２〜０．３倍の位置にくるようにしている。もちろん、上述したように、接合界面４は、入力側からＭＭＩ導波路３の長さの０．７〜０．８倍の位置にくるようにしても良い。この中でも、接合界面４が、入力側からＭＭＩ導波路３の長さの０．２５倍又は０．７５倍の位置にくるようにすれば、もっとも接合界面４における反射光の影響を抑制できる構造となる。
なお、ＭＭＩ導波路３の設計は、導波路の材料や構造で若干異なる。このため、例えば、接合界面４が活性層導波路１Ａ側からＭＭＩ導波路３の長さ（ＭＭＩ長）の０．２５倍の位置にくる場合、即ち、活性層導波路１Ａと同じ材料及び構造の部分（活性導波路構造部分）がＭＭＩ導波路３の１／４を占め、位相制御導波路２Ａと同じ材料及び構造の部分（位相制御導波路構造部分）がＭＭＩ導波路３の３／４を占める場合には、活性導波路構造部分は、ＭＭＩ導波路３の全体を活性導波路構造として設計する場合のＭＭＩ長の１／４の長さになるようにし、位相制御導波路構造部分は、ＭＭＩ導波路３の全体を位相制御導波路構造として設計する場合のＭＭＩ長の３／４の長さになるようにするのが望ましい。
また、活性層導波路１Ａ、位相制御導波路２ＡおよびＭＭＩ導波路３の形状（幅、長さなど）の制御は、例えばＳｉＯ2マスクなどを用いた一般的なドライエッチングによって行うことができる。ＳｉＯ2マスクのパターンを変えるだけで、活性層導波路１Ａ、位相制御導波路２ＡおよびＭＭＩ導波路３のパターンを容易に実現することができる。
また、図７，図８に示すように、各導波路１Ａ，２Ａを含む領域にそれぞれ独立に電流を注入できるように、各導波路１Ａ，２Ａを含む領域の上方の素子表面（デバイス表面）に、互いに分離された電極（ここではＰ側電極）１１，１２が形成されている。つまり、図７，図８に示すように、活性導波路１Ａを含む領域の上方の素子表面には、活性導波路用電極１１が形成されており、位相制御導波路２Ａを含む領域の上方の素子表面には、位相制御導波路用電極１２が形成されている。
さらに、図６，図７に示すように、活性導波路１Ａ側の端面には反射膜１３が形成されており、位相制御導波路２Ａ側の端面には無反射膜１４が形成されている。このような構造にすることで、無反射膜１４が形成されている側の端面（無反射端面）から入力光を入射させ、入射された光を活性導波路１Ａを含むＳＯＡ部１０Ａで増幅し、さらに位相制御導波路２Ａを含む位相制御器部１０Ｂで位相を制御して、再び、無反射端面から出力光として出射する反射型のＳＯＡを実現することができる。なお、上述の活性導波路１Ａと位相制御導波路２Ａの配置は一例であり、例えば配置が逆であっても良い。
このように、本位相制御器集積型ＳＯＡ１０では、ＭＭＩ導波路３に、位相制御導波路２Ａから光が入力され、活性導波路１Ａから光が出力される一方、活性導波路１Ａから光が入力されて、位相制御導波路２Ａから光が出力されることになる。つまり、活性導波路１Ａ及び位相制御導波路２Ａは、いずれも、入力導波路にもなるし、出力導波路にもなる。
ここで、対称１×１ＭＭＩ導波路３の場合には、上述のように、接合界面４は、入力側からＭＭＩ導波路３の長さＬMMIの０．２５倍（ＬMMI／４）付近（０．２〜０．３倍の範囲）又は０．７５倍（３ＬMMI／４）付近（０．７〜０．８倍の範囲）の位置にくるようにすれば、反射光の影響を抑制する効果が得られる。つまり、対称１×１ＭＭＩ導波路３の場合には、反射光の影響を抑制するために、接合界面４を入力側からＬMMI／４の位置にすると、出力側からは３ＬMMI／４の位置にくることになる。このため、入力側と出力側とが逆になっても、接合界面４が入力側から３ＬMMI／４の位置にくることになるため、反射光の影響を抑制する効果が得られる。
そこで、本位相制御器集積型ＳＯＡ１０では、ＭＭＩ導波路３として、対称１×１ＭＭＩ導波路３を用いることで、どちらの側から光が入力されたとしても、反射光の影響を抑制できるようにしている。このように、ＭＭＩ導波路３の一方の側からも他方の側からも光が入力されるような構成の半導体デバイスの場合には、対称１×１ＭＭＩ導波路３を用いれば、どちらの側から光が入力されたとしても、反射光の影響を抑制できることになる。
また、無反射膜１４が形成されている端面へ延びる位相制御導波路１Ｂは、デバイス端面や無反射膜１４で反射した光が戻ってしまうのを防止するために、図６に示すように、デバイス端面に対して斜めになるように折り曲げられた構造になっている。さらに、デバイス端面や無反射膜１４で反射した光が戻ってしまうのを防止するために、図６に示すように、位相制御導波路１Ｂの端部とデバイス端面との間に隙間ができるように位相制御導波路１Ｂを形成して、端面付近に窓構造が形成されるようにしている。
次に、上述のように構成される位相制御器集積型ＳＯＡ１０の層構造について、図８（図７のａ−ａ′で示す破線に沿う模式的断面図）を参照しながら説明する。
まず、活性導波路１Ａは、例えばｎ型ＩｎＰ基板上に、ｎ型ＩｎＰバッファ層、１．５５μｍ帯歪ＭＱＷ層（Multiple Quantum Well；多重量子井戸層）＋ＳＣＨ（SeparateConfinement Heterostructure；分離閉じ込めヘテロ構造）層（ＩｎＧａＡｓＰ層）、ｐ型ＩｎＰクラッド層、ｐ型ＩｎＧａＡｓＰコンタクト層、ｐ型ＩｎＧａＡｓコンタクト層を順に積層した層構造になっている。つまり、活性導波路１Ａは、図８に示すように、ｎ−ＩｎＰ層（ｎ型ＩｎＰ基板，ｎ型ＩｎＰバッファ層）１５、ＭＱＷ活性層（１．５５μｍ帯歪ＭＱＷ層＋ＳＣＨ層）１６、ｐ−ＩｎＰ層（ｐ型ＩｎＰクラッド層）１７、コンタクト層（ｐ型ＩｎＧａＡｓＰコンタクト層，ｐ型ＩｎＧａＡｓコンタクト層）１８を順に積層した層構造になっている。
そして、このような層構造の活性導波路１Ａの領域には、電流Ｉｐを注入するために、図８に示すように、その上面にＰ側電極（活性導波路用電極）１１が形成されており、下面にＮ側電極（共通電極）１９が形成されている。
一方、位相制御導波路２Ａは、例えばｎ型ＩｎＰ基板上に、ｎ型ＩｎＰバッファ層、１．３μｍ組成ＩｎＧａＡｓＰコア層、ｐ型ＩｎＰクラッド層、ｐ型ＩｎＧａＡｓＰコンタクト層、ｐ型ＩｎＧａＡｓコンタクト層を順に積層した層構造になっている。つまり、位相制御導波路２Ａは、図８に示すように、ｎ−ＩｎＰ層（ｎ型ＩｎＰ基板，ｎ型ＩｎＰバッファ層）１５、位相制御層（１．３μｍ組成ＩｎＧａＡｓＰコア層）２０、ｐ−ＩｎＰ層（ｐ型ＩｎＰクラッド層）１７、コンタクト層（ｐ型ＩｎＧａＡｓＰコンタクト層，ｐ型ＩｎＧａＡｓコンタクト層）２１を順に積層した層構造になっている。
このように、本位相制御器集積型ＳＯＡ１０では、ＳＯＡ領域１０Ａが１．５５μｍ帯歪ＭＱＷ層＋ＳＣＨ層からなるＭＱＷ活性層１６を備える活性導波路１Ａを含み、位相制御器領域１０Ｂが１．３μｍ組成ＩｎＧａＡｓＰコア層からなる位相制御層２０を備える位相制御導波路２Ａを含んでおり、異なる材料（組成）及び構造の光導波路を接合した構造になっている。
そして、このような層構造の位相制御導波路２Ａの領域には、電流Ｉａを注入するために、図８に示すように、その上面にＰ側電極（位相制御導波路用電極）１２が形成されており、下面にＮ側電極（共通電極）１９が形成されている。
なお、ＭＱＷ活性層１６及び位相制御層２０への電流狭窄構造としては、例えばｐｎ−ＢＨ構造（Buried Heterostructure；埋込ヘテロ構造）を用いれば良い。
ところで、ここでは、図７，図８に示すように、ＳＯＡ部（ＳＯＡ領域）１０Ａと位相制御器部（位相制御器領域）１０Ｂとを電気的に分離するため、分離領域（分離部）１０Ｃを設けている。つまり、活性導波路１Ａと位相制御導波路２Ａとの接合界面を含むＭＭＩ導波路領域のうち、位相制御導波路と同じ材料及び構造の領域（位相制御導波路構造領域）の上方の領域には、位相制御導波路用電極（Ｐ側電極）１２及びコンタクト層２１を形成しないようにすることで、ＳＯＡ部（ＳＯＡ領域）１０Ａと位相制御器部（位相制御器領域）１０Ｂとの間に分離領域（分離部）１０Ｃを形成している。このため、コンタクト層２１及び位相制御導波路用電極（Ｐ側電極）１２は、位相制御導波路２Ａの直上の領域のみに形成されている。
一方、図７，図８に示すように、活性導波路１Ａと位相制御導波路２Ａとの接合界面を含むＭＭＩ導波路領域のうち、活性導波路１Ａの上方の領域には、活性導波路用電極（Ｐ側電極）１１及びコンタクト層１８が形成されている。このため、コンタクト層１８及び活性導波路用電極（Ｐ側電極）１１は、ＭＭＩ導波路領域を含む活性導波路１Ａの直上領域に形成されている。
このように、ＭＭＩ導波路領域の活性導波路１Ａの直上領域にも活性導波路用電極１１を形成することで、ＭＭＩ導波路３の一部もＳＯＡ部１０Ａとして機能するようにしている。ＭＭＩ導波路３の一部、即ち、ＭＭＩ導波路領域の活性導波路１Ａは、上述のように、１．５５μｍ帯歪ＭＱＷ層＋ＳＣＨ層からなるＭＱＷ活性層１６を含み、電流非注入時の１．５５μｍ帯の光吸収が非常に大きい。このため、ＭＭＩ導波路３の一部にも活性導波路用電極１１を設け、ＳＯＡ部１０Ａとして機能させることで、電流が常に注入されるようにして、ＭＭＩ導波路３での光吸収による損失を抑えるようにしている。
一方、ＭＭＩ導波路３の他の部分、即ち、ＭＭＩ導波路領域の位相制御導波路構造領域は、上述のように、１．３μｍ組成ＩｎＧａＡｓＰコア層からなる位相制御層２０を含むものとして構成されているため、基本的に電流非注入時の１．５５μｍ帯の光吸収は小さい。このため、電流が注入されなくても支障はない。このような導波路をパッシブ導波路といい、このような導波路上に形成される電極をパッシブ導波路用電極という。そこで、ＭＭＩ導波路３の他の部分には電極を設けないようにし、この部分を素子間の電気的な分離のための分離領域（分離部）１０Ｃとして機能させるようにしている。このように、ＭＭＩ導波路３の他の部分を、複数の素子を集積する場合に必要な電気的な素子分離領域として機能させることで、ＭＭＩ導波路３を挿入したことによる全体のデバイス長の増加を最小限に抑えることができる。
なお、コンタクト層１８，２１、位相制御導波路用電極（Ｐ側電極）１２及び活性導波路用電極（Ｐ側電極）１１が形成されていない領域には、図８に示すように、ＳｉＯ2膜（パッシベーション膜）２２が形成されている。つまり、コンタクト層１８，２１を形成した後、全面にＳｉＯ2膜２２を形成し、コンタクト層１８，２１上のＳｉＯ2膜２２のみを除去し、コンタクト層１８，２１上にＰ側電極１１，１２を形成することで、コンタクト層１８，２１、Ｐ側電極１１，１２が形成されていない領域にＳｉＯ2膜２２を形成している。
したがって、本実施形態にかかる位相制御器集積型ＳＯＡ１０によれば、位相制御導波路２Ａと活性導波路１Ａの接合界面４における反射を抑制することができるため、この接合界面４の反射を原因としたＳＯＡの利得リップルを抑制することができる。この結果、利得の波長ばらつきのないＳＯＡを実現することが可能となる。
なお、ここでは、位相制御導波路２Ａを、電流注入によって屈折率を変化させて位相を変化させるものとして構成しているが、これに限られるものではなく、例えば、電圧印加又は温度調節によって屈折率を変化させて位相を制御しうるものとして構成しても良い。この場合、位相制御導波路２Ａの層構造は上述のものと同じで良いが、電圧印加による場合には電極に電圧を印加するように構成する必要がある。また、温度調節による場合には、例えば、デバイス全体の温度を調節できるようにする、位相制御導波路２Ａの直上に薄膜ヒータを設けるなど、温度調節可能な構成にする必要がある。
次に、上述のような構成を備える光導波路デバイスの他の例として、変調器集積型ＤＦＢレーザ（ＥＭＬ，半導体デバイス，半導体素子）について、図９，図１０を参照しながら説明する。なお、図９，図１０では、上述の位相制御器集積型ＳＯＡ１０（図６〜図８参照）と同じものには同じ符号を付している。
図９に示すように、変調器集積型ＤＦＢレーザ［ＭＩ（Modulator Integrated）−ＤＦＢ］２３は、レーザ光源であるＤＦＢレーザ部（ＤＦＢレーザ領域，半導体素子）２３Ａと、電圧印加によって吸収係数を変えることによって光（ここではＤＦＢレーザからの出射光）の強度を変調しうる電界吸収型変調器部（変調器領域，半導体素子）２３Ｂと、電流注入によって利得を発生するＳＯＡ部（ＳＯＡ領域，半導体素子）２３Ｃとを１つのデバイスに集積した構造になっている。なお、電界吸収型変調器部２３Ｂと、ＳＯＡ部２３Ｃとの間には、上述の位相制御器集積型ＳＯＡ１０の場合と同様に、分離部（分離領域）２３Ｄが形成されている。
この変調器集積型ＤＦＢレーザ２３は、図９に示すように、電流注入によって利得を発生する活性導波路（第１光導波路，第１単一モード導波路，入力導波路，光導波路素子）１Ａと、電圧印加によって吸収係数を変化させて光の強度を変調させうる強度変調導波路（第２光導波路，第２単一モード導波路，出力導波路，光導波路素子）２Ｂと、対称１×１ＭＭＩ導波路３とを備え、これらの異なる材料又は構造の光導波路１Ａ，２Ｂを１つのデバイスに集積した構造になっている。
また、活性導波路１Ａと強度変調導波路２Ｂとを対称１×１ＭＭＩ導波路３を介して接続している。つまり、活性導波路１Ａと強度変調導波路２Ｂとの接合界面４付近では、導波路が対称１×１ＭＭＩ構造になっている。
なお、それぞれの導波路の構造については、上述の位相制御器集積型ＳＯＡ１０の場合と同じである。
また、図１０に示すように、各導波路１Ａ，２Ｂを含む領域にそれぞれ独立に電流Ｉｐを注入し、電圧Ｖｍを印加できるように、各導波路１Ａ，２Ｂを含む領域の上方の素子表面（デバイス表面）に、互いに分離された電極（ここではＰ側電極）１１，１２が形成されている。つまり、図１０に示すように、活性導波路１Ａを含む領域の上方の素子表面には、活性導波路用電極１１が形成されており、強度変調導波路２Ｂを含む領域の上方の素子表面には、強度変調導波路用電極１２が形成されている。
さらに、図９に示すように、活性導波路１Ａ側の端面には無反射膜２４が形成されており、強度変調導波路２Ｂ側の端面には無反射膜１４が形成されている。
次に、上述のように構成される変調器集積型ＤＦＢレーザ２３の層構造について、図１０（図９のｂ−ｂ′で示す破線に沿う模式的断面図）を参照しながら説明する。
まず、ＤＦＢレーザ領域２３Ａを構成する活性導波路１Ａ（幅の狭い部分のみ）は、例えばｎ型ＩｎＰ基板上に、ｎ型ＩｎＰバッファ層、ｎ型ＩｎＧａＡｓＰ回折格子層、ｎ型ＩｎＰバッファ層、１．５５μｍ帯歪ＭＱＷ層＋ＳＣＨ層（ＩｎＧａＡｓＰ層）、ｐ型ＩｎＰクラッド層、ｐ型ＩｎＧａＡｓＰコンタクト層、ｐ型ＩｎＧａＡｓコンタクト層を順に積層した層構造になっている。つまり、ＤＦＢレーザ領域２３Ａを構成する活性導波路１Ａは、図１０に示すように、ｎ−ＩｎＰ層（ｎ型ＩｎＰ基板，ｎ型ＩｎＰバッファ層）１５、回折格子層２５、ｎ−ＩｎＰ層２６、ＭＱＷ活性層（１．５５μｍ帯歪ＭＱＷ層＋ＳＣＨ層）１６、ｐ−ＩｎＰ層（ｐ型ＩｎＰクラッド層）１７、コンタクト層（ｐ型ＩｎＧａＡｓＰコンタクト層，ｐ型ＩｎＧａＡｓコンタクト層）１８を順に積層した層構造になっている。
ここで、回折格子層２５は、ｎ−ＩｎＰ層１５上に回折格子層２５を形成する材料からなる層を積層した後、この層を例えばドライエッチングなどの方法を用いて周期的に除去し、その上にｎ−ＩｎＰ層２６を成長させることによって形成される。
そして、このような層構造の活性導波路１Ａの領域には、電流Ｉｐを注入するために、図１０に示すように、その上面にＰ側電極（活性導波路用電極）１１が形成されており、下面にＮ側電極（共通電極）１９が形成されている。
また、ＳＯＡ部２３Ｃを構成する活性導波路１Ａ（ＭＭＩ導波路３の一部）は、例えばｎ型ＩｎＰ基板上に、ｎ型ＩｎＰバッファ層、１．５５μｍ帯歪ＭＱＷ層＋ＳＣＨ層（ＩｎＧａＡｓＰ層）、ｐ型ＩｎＰクラッド層、ｐ型ＩｎＧａＡｓＰコンタクト層、ｐ型ＩｎＧａＡｓコンタクト層を順に積層した層構造になっている。つまり、ＳＯＡ部２３Ｃを構成する活性導波路１Ａは、図１０に示すように、ｎ−ＩｎＰ層（ｎ型ＩｎＰ基板，ｎ型ＩｎＰバッファ層）１５、ＭＱＷ活性層（１．５５μｍ帯歪ＭＱＷ層＋ＳＣＨ層）１６、ｐ−ＩｎＰ層（ｐ型ＩｎＰクラッド層）１７、コンタクト層（ｐ型ＩｎＧａＡｓＰコンタクト層，ｐ型ＩｎＧａＡｓコンタクト層）１８を順に積層した層構造になっている。
このＳＯＡ部２３Ｃを構成する活性導波路１Ａは、上述のＤＦＢレーザ領域２３Ａを構成する活性導波路１Ａに含まれる回折格子層２５を形成する材料からなる層を積層した後、ＳＯＡ領域２３Ｃに形成された部分を除去し、ｎ型ＩｎＰバッファ層を再成長させることで形成することができる。なお、ここでは、回折格子層２５を形成する材料からなる層を除去する例を述べたが、この層はＳＯＡ領域２３Ｃの全面に残してもかまわない。
そして、このような層構造の活性導波路１Ａの領域には、電流Ｉｐを注入するために、図１０に示すように、その上面にＰ側電極（活性導波路用電極）１１が形成されており、下面にＮ側電極（共通電極）１９が形成されている。
このように、ＭＭＩ導波路３の一部を構成する活性導波路１Ａは、ＤＦＢレーザ部２３Ａからの出射光を増幅するＳＯＡとして機能するようになっている。
さらに、強度変調導波路２Ｂは、例えばｎ型ＩｎＰ基板上に、ｎ型ＩｎＰバッファ層、１．４５μｍ帯ＭＱＷ導波路層（ＩｎＧａＡｓＰ層）、ｐ型ＩｎＰクラッド層、ｐ型ＩｎＧａＡｓＰコンタクト層、ｐ型ＩｎＧａＡｓコンタクト層を順に積層した層構造になっている。つまり、強度変調導波路２Ｂは、図１０に示すように、ｎ−ＩｎＰ層（ｎ型ＩｎＰ基板，ｎ型ＩｎＰバッファ層）１５、ＭＱＷ変調層（１．４５μｍ帯ＭＱＷ導波路層）２７、ｐ−ＩｎＰ層（ｐ型ＩｎＰクラッド層）１７、コンタクト層（ｐ型ＩｎＧａＡｓＰコンタクト層，ｐ型ＩｎＧａＡｓコンタクト層）２１を順に積層した層構造になっている。
この強度変調導波路２Ｂは、上述のＤＦＢレーザ領域２３Ａを構成する活性導波路１Ａに含まれる回折格子層２５を形成する材料からなる層を積層した後、変調器領域２３Ｂに形成された部分を除去し、ｎ型ＩｎＰバッファ層を再成長させることで形成することができる。なお、ここでは、回折格子層２５を形成する材料からなる層を除去する例を述べたが、この層は変調器領域２３Ｂの全面に残してもかまわない。
このように、本変調器集積型ＤＦＢレーザ２３では、ＤＦＢレーザ領域２３Ａ及びＳＯＡ領域２３Ｃが１．５５μｍ帯歪ＭＱＷ層＋ＳＣＨ層からなるＭＱＷ活性層１６を備える活性導波路１Ａを含み、変調器領域２３Ｂが１．４５μｍ帯ＭＱＷ導波路層からなるＭＱＷ変調層２７を備える強度変調導波路２Ｂを含んでおり、異なる材料（組成）及び構造の光導波路を接合した構造になっている。
そして、このような層構造の強度変調導波路２Ｂの領域には、電圧Ｖｍを印加するために、図１０に示すように、その上面にＰ側電極（強度変調導波路用電極）１２が形成されており、下面にＮ側電極（共通電極）１９が形成されている。
なお、ＭＱＷ活性層１６及びＭＱＷ変調層２７への電流狭窄構造としては、例えばＳＩ−ＢＨ構造（Semi-insulating Buried Heterostructure；半絶縁性埋込ヘテロ構造）を用いれば良い。
ところで、上述の位相制御器集積型ＳＯＡ１０と同様に、ＳＯＡ部（ＳＯＡ領域）２３Ｃと変調器部（変調器領域）２３Ｂとを電気的に分離するため、図９，図１０に示すように、分離領域（分離部）２３Ｄを設けている。つまり、活性導波路１Ａと強度変調導波路２Ｂとの接合界面４を含むＭＭＩ導波路領域のうち、強度変調導波路と同じ材料及び構造の領域（強度変調導波路構造領域）の上方の領域には、強度変調導波路用電極（Ｐ側電極）１２及びコンタクト層２１を形成しないようにすることで、ＳＯＡ部（ＳＯＡ領域）２３Ｃと変調器部（変調器領域）２３Ｂとの間に分離領域（分離部）２３Ｄを形成している。このため、コンタクト層２１及び強度変調導波路用電極（Ｐ側電極）１２は、強度変調導波路２Ｂの直上の領域のみに形成されている。
ＭＭＩ導波路領域の位相制御導波路構造領域は、上述のように、１．４５μｍ帯ＭＱＷ導波路層からなるＭＱＷ変調層２７を含むものとして構成されているため、基本的に電圧非印加時の１．５５μｍ帯の光吸収は小さい。このため、電流が注入されなくても支障はない。このような導波路をパッシブ導波路という。そこで、ＭＭＩ導波路領域の位相制御導波路構造領域には電極を設けないようにし、この部分を素子間の電気的な分離のための分離領域（分離部）２３Ｄとして機能させるようにしている。このように、ＭＭＩ導波路領域の位相制御導波路構造領域を、複数の素子を集積する場合に必要な電気的な素子分離領域として機能させることで、ＭＭＩ導波路３を挿入したことによる全体のデバイス長の増加を最小限に抑えることができる。
なお、上述の位相制御器集積型ＳＯＡ１０と同様に、コンタクト層１８，２１、強度変調導波路用電極（Ｐ側電極）１２及び活性導波路用電極（Ｐ側電極）１１が形成されていない領域には、図１０に示すように、ＳｉＯ2膜（パッシベーション膜）２２が形成されている。
したがって、本実施形態にかかる本変調器集積型ＤＦＢレーザ２３によれば、ＤＦＢレーザ部２３Ａ及びＳＯＡ部２３Ｃを構成する活性導波路１Ａと、変調器部２３Ｂを構成する強度変調導波路２Ｂとの接合界面４における反射を抑制することができるため、ＤＦＢレーザ部２３Ａへの反射戻り光によるレーザ発振の不安定化を抑制することができる。この結果、安定したレーザ発振動作を実現することが可能となる。
なお、ここでは、本発明を適用した具体例として、ＩｎＰ系材料で構成したものを挙げているが、材料はこれに限られない。また、ここでは、位相制御器とＳＯＡ又はＤＦＢレーザと強度変調器を１つのデバイスに集積した光導波路デバイスについて説明したが、これに限られるものではなく、異なる材料又は構造の光導波路からなる複数（２種類以上）の素子を集積するために、異種導波路を接合する部分がある光導波路デバイスであれば、広く本発明を適用することができ、反射抑制の効果が得られる。例えば、ＤＢＲ（DistributedBragg Reflector；分布ブラッグ反射形）レーザやファブリペローレーザなどの半導体レーザと強度変調器とを集積した光導波路デバイスにも本発明を適用することができる。また、ＤＢＲレーザのＤＢＲ層と活性層との接合界面にも本発明を適用することができる。
［第２実施形態］
次に、本発明の第２実施形態にかかる光導波路デバイス（光導波路素子）及び半導体デバイス（半導体素子）について、図１１〜図１４を参照しながら説明する。
本実施形態にかかる光導波路デバイスは、上述の第１実施形態のものと入力導波路及び出力導波路の位置（即ち、入力ポート及び出力ポートの位置）が異なる。つまり、上述の第１実施形態では、１×１多モード干渉（ＭＭＩ）導波路を対称１×１ＭＭＩ導波路として構成しているのに対し、本実施形態では、図１１に示すように、１×１ＭＭＩ導波路を非対称１×１ＭＭＩ導波路３１として構成している点が異なる。
なお、その他の構成は、上述の第１実施形態のものと同一である。また、図１１中、上述の第１実施形態（図１参照）と同一のものには同一の符号を付している。
本実施形態では、図１１に示すように、１×１ＭＭＩ導波路３１は、入力側の光導波路（入力導波路）１と出力側の光導波路（出力導波路）２とが幅方向中心位置からずれた位置に接続されている（即ち、入力ポート及び出力ポートを幅方向中心位置からずれた位置に有する）非対称１×１ＭＭＩ導波路として構成されている。つまり、非対称１×１ＭＭＩ導波路３１では、入力導波路１及び出力導波路２が幅方向中心位置を挟んで対称な位置に接続されている。ＭＭＩ導波路３１において、入力導波路１が幅方向中心位置からずれた位置に接続されていると、出力側において、幅方向中心位置を挟んで対称な位置で結像することになるため、非対称１×１ＭＭＩ導波路３１では、出力導波路２は、入力導波路１に対して、ＭＭＩ導波路３１の幅方向中心位置を挟んで対称な位置に接続されることになる。
そして、本実施形態では、図１１に示すように、２種類の単一モード導波路１，２の接合界面４が、入力側から非対称１×１ＭＭＩ導波路３１の長さＬMMIを０．４〜０．６倍（０．４〜０．６ＬMMI）した位置にくるようにしている。
このように、本実施形態では、２種類の単一モード導波路１，２の接合界面４の位置が、入力側から非対称１×１ＭＭＩ導波路３１の長さＬMMIを０．４〜０．６倍（好ましくは０．５倍）した位置にくるようにすることで、ＭＭＩ導波路における自己結像という現象を利用して接合界面４における反射光の影響を抑制するようにしている。
このような非対称１×１ＭＭＩ導波路３１では、出力側において幅方向中心位置を挟んで対称な位置で結像するため、入力導波路１が接続されている位置では光強度が低くなるため、非対称１×１ＭＭＩ導波路３の長さＬMMIの０．５倍（ＬMMI／２）のところに接合界面４がくるようにすれば、入力導波路１に結合する反射光を少なくすることができ（反射光の光強度を低くすることができ）、反射光の影響を抑制することができる。
具体的に説明すると、非対称１×１ＭＭＩ導波路３１では、図１２中、破線で示すように、ＭＭＩ導波路３の長さＬMMIの０．５倍（ＬMMI／２）のところに接合界面４がくるようにすると、接合界面４で反射された光は、ＭＭＩ導波路３１の入力ポート（入力部）に戻るまでに、ＭＭＩ導波路３１の長さＬMMI分だけ伝播することになる。
この場合、接合界面４で反射された光の非対称１×１ＭＭＩ導波路３１の入力ポートにおける光強度分布は、図１２中、点線で示すように、出力導波路２に結合する出力光の光強度分布と同じになり、入力導波路１が接続されている非対称１×１ＭＭＩ導波路３１の幅方向中心位置における光強度が低くなる。
したがって、非対称１×１ＭＭＩ導波路３１では、非対称１×１ＭＭＩ導波路３の長さＬMMIの０．５倍（ＬMMI／２）のところに接合界面４がくるようにすれば、入力導波路１に結合する反射光を少なくすることができ（反射光の光強度を低くすることができ）、反射光の影響を抑制することができる。
ここで、図１３は、非対称１×１ＭＭＩ導波路３１において接合界面４の位置（ＭＭＩ長に対する比）を変化させていった場合の入力導波路１へ戻される反射光の光強度（反射強度）を計算した結果を示す図である。なお、この計算では、接合界面４０において６×１０-5程度の反射があった場合を想定している。
図１３の計算結果から明らかなように、非対称１×１ＭＭＩ導波路３１では、接合界面４が非対称１×１ＭＭＩ導波路３１の長さ（ＭＭＩ長）ＬMMIの０．５倍（ＬMMI／２）付近で反射強度が抑制されており、接合界面４が非対称１×１ＭＭＩ導波路３１の長さ（ＭＭＩ長）ＬMMIの０．４〜０．６倍（０．４〜０．６ＬMMI）の位置にあれば、反射強度をほぼ１０-6台に抑制できることが分かる。
そこで、本実施形態では、上述のように、２種類の単一モード導波路１，２の接合界面４が、入力側から非対称１×１多モード干渉導波路３１の長さＬMMIを０．４〜０．６倍（０．４〜０．６ＬMMI）した位置にくるようにしている。
したがって、本実施形態によれば、異種導波路を同一基板上に集積した光導波路デバイスを作製する場合に、接合界面４の位置を調整するだけで、光導波路の特性を補償しつつ、容易、かつ、確実に、接合界面４における反射光の影響を抑制できるという利点がある。この結果、異種導波路を同一基板上に集積した光導波路デバイスにおいて、安定した動作を実現できるようになる。
なお、上述のように構成される光導波路デバイスは、上述の第１実施形態のものと同様に、位相制御器集積型ＳＯＡや本変調器集積型ＤＦＢレーザに適用することができる。この場合、上述の第１実施形態の位相制御器集積型ＳＯＡや本変調器集積型ＤＦＢレーザに含まれる対称１×１ＭＭＩ導波路３に代えて、図１４に示すように、上述のように構成される非対称１×１ＭＭＩ導波路３１を備えるものとして構成すれば良い。なお、その他の構成は上述の第１実施形態の位相制御器集積型ＳＯＡや本変調器集積型ＤＦＢレーザと同じであるため、ここでは説明を省略する。
ここで、非対称１×１ＭＭＩ導波路３１のサイズは、例えば幅を８μｍ程度とし、長さを２３０μｍ程度とすれば良い。また、入力導波路としての活性導波路の中心はＭＭＩ導波路３１の幅方向中心位置から１．５μｍ程度ずらし、出力導波路としての位相制御導波路又は強度変調導波路の中心はＭＭＩ導波路３１の幅方向中心位置から逆の方向へ１．５μｍ程度ずらせば良い。
［第３実施形態］
次に、本発明の第３実施形態にかかる光導波路デバイス（光導波路素子）及び半導体デバイス（半導体素子）について、図１５（ａ）〜図１９を参照しながら説明する。
本実施形態にかかる光導波路デバイスは、上述の第１実施形態及び第２実施形態のものと１×１多モード干渉（ＭＭＩ）導波路の入力側及び出力側の端面の角度が異なる。つまり、上述の第１実施形態及び第２実施形態では、１×１ＭＭＩ導波路は平面視で長方形状にしており、その入力側及び出力側の端面は、１×１ＭＭＩ導波路の長手方向（導波路方向，光軸方向，光導波方向）に対して垂直になっているのに対し、本実施形態では、図１５（ａ）〜図１５（ｃ）に示すように、１×１ＭＭＩ導波路３Ａ，３１Ａの入力側及び出力側の端面７ａ〜７ｄを斜めにしている点が異なる。
なお、その他の構成は、上述の第１実施形態及び第２実施形態のものと同じである。また、図１５（ａ）〜図１５（ｃ）中、上述の第１実施形態（図１参照）及び第２実施形態（図１１参照）と同一のものには同一の符号を付している。
本実施形態では、１×１ＭＭＩ導波路３Ａ，３１Ａの入力側及び出力側の端面７ａ〜７ｄを、導波路長手方向に垂直な面（第１実施形態及び第２実施形態の入力側及び出力側の端面）に対して所定の角度範囲内の傾斜角を有するものとして構成することで、端面７ａ〜７ｄが斜めになるようにしている。なお、端面７ａ〜７ｄを斜めにする加工は、ドライエッチングをする際のＳｉＯ2マスクのパターンを斜めにするだけでよいので、容易に実現することができる。
このように、１×１ＭＭＩ導波路３Ａ，３１Ａの入力側及び出力側の端面７ａ〜７ｄを斜めにしているのは、以下の理由による。
つまり、上述の第１実施形態及び第２実施形態のように、１×１ＭＭＩ導波路３，３１の入力側及び出力側の端面が導波路長手方向に対して垂直になっていると、図４，図５，図１３の計算結果から分かるように、接合界面４の位置を変えた場合の反射強度が細かく振動してしまう。これは、１×１ＭＭＩ導波路３，３１の内部での干渉（例えば１×１ＭＭＩ導波路３，３１の入力側の端面や出力側の端面での反射による干渉など）が原因であると考えられる。
そこで、本実施形態では、反射強度の細かい振動を抑制するために、１×１ＭＭＩ導波路３Ａ，３１Ａの入力側及び出力側の端面７ａ〜７ｄを斜めにしている。
ここで、図１６は、端面７ａ〜７ｄを斜めにした対称１×１ＭＭＩ導波路３Ａにおいて接合界面４の位置（ＭＭＩ長に対する比）を変化させていった場合の入力導波路１へ戻される反射光の光強度（反射強度）を計算した結果を示す図である。また、図１７は、図１６の計算結果のうち特に反射が抑制されている位置を拡大して示す図である。なお、この計算では、接合界面４において６×１０-5程度の反射があった場合を想定している。
図１６，図１７の計算結果と図４，図５の計算結果とを比較すれば明らかなように、１×１ＭＭＩ導波路３Ａの入力側及び出力側の端面７ａ〜７ｄを斜めにすることで、１×１ＭＭＩ導波路３Ａの内部での干渉が抑制され、反射強度の細かい振動が抑制されていることが分かる。
ここで、傾斜角は、例えば１０度〜８０度の範囲とするのが好ましい。下限は、１×１ＭＭＩ導波路３Ａ，３１Ａの内部での共振効果を抑制するために必要な角度として規定される。このため、共振効果を十分に抑制することができるように、端面７ａ〜７ｄの角度を１０度以上としている。一方、上限は、１×１ＭＭＩ導波路３Ａ，３１ＡがＭＭＩ導波路として機能する（入力導波路１での光強度分布が出力導波路２で再現される）ために必要な角度として規定される。このため、出力導波路２に入る出力光の光強度が小さくなり、デバイス（素子）の損失が増えないようにするために、端面７ａ〜７ｄの角度を８０度以下としている。
したがって、本実施形態によれば、異種導波路を同一基板上に集積した光導波路デバイスを作製する場合に、接合界面４の位置を調整するだけで、光導波路の特性を補償しつつ、容易、かつ、確実に、接合界面４における反射光の影響を抑制できるという利点がある。この結果、異種導波路を同一基板上に集積した光導波路デバイスにおいて、安定した動作を実現できるようになる。
特に、本実施形態では、１×１ＭＭＩ導波路３Ａの入力側及び出力側の端面７ａ〜７ｄを斜めにしているため、１×１ＭＭＩ導波路３Ａの内部での干渉を抑制し、反射強度の細かい振動を抑えることができる。この結果、接合界面４における反射光の影響をより効果的に抑制することができるようになり、反射強度を１０-6台に確実に下げることができるようになる。
また、１×１ＭＭＩ導波路３Ａ，３１Ａの入力側及び出力側の端面７ａ〜７ｄを斜めにして、反射強度の細かい振動を抑制することで、接合界面４の位置が多少ずれてしまったとしても、所望の反射強度（又は所望の反射強度により近い反射強度）が得られるようになる。
つまり、上述の第１実施形態のものでは、図５の計算結果から分かるように、例えば接合界面４の位置を、ＭＭＩ導波路３の長さＬMMIの０．２６倍の位置にし、反射強度を１０-8台まで抑制しようとする場合に、その位置が少しずれてしまうと、反射強度を１０-6台までしか抑制することができず、所望の反射強度（１０-8台）が得られないことになる。これに対し、本実施形態のものでは、図１７の計算結果から分かるように、例えば接合界面４の位置を、ＭＭＩ導波路３の長さＬMMIの０．２６倍の位置にし、反射強度を１０-7台まで抑制しようとする場合に、その位置が少しずれてしまったとしても、反射強度を１０-7台まで抑制することができ、所望の反射強度（１０-7台）が得られることになる。
このように、反射強度の細かい振動を抑制して、所望の反射強度（又は所望の反射強度により近い反射強度）が得られるようにすることは、接合界面４の位置を正確に調整することが難しい場合には、特に重要である。
なお、上述の実施形態では、１×１ＭＭＩ導波路３Ａ，３１Ａの入力側及び出力側の端面７ａ〜７ｄの全てを斜めにしているが、これに限られるものではない。例えば、対向する端面のうち、いずれか一方のみを斜めにするようにしても良い。つまり、入力側の端面７ａ及び出力側の端面７ｂのうち、いずれか一方のみを斜めにしても良いし、入力側の端面７ｄ及び出力側の端面７ｃのうち、いずれか一方のみを斜めにしても良い。また、４つの端面７ａ〜７ｄのうち、いずれか１つを斜めにするだけでも、斜めにしない場合と比べれば、反射強度の細かい振動を抑制するという効果は得られる。
また、上述のように構成される光導波路デバイスは、上述の第１実施形態のものと同様に、位相制御器集積型ＳＯＡや本変調器集積型ＤＦＢレーザに適用することができる。
この場合、上述の第１実施形態の位相制御器集積型ＳＯＡや本変調器集積型ＤＦＢレーザに含まれる対称１×１ＭＭＩ導波路３に代えて、図１８に示すように、上述のように構成される対称１×１ＭＭＩ導波路３Ａを備えるものとして構成すれば良い。
また、上述の第２実施形態の位相制御器集積型ＳＯＡや本変調器集積型ＤＦＢレーザに含まれる非対称１×１ＭＭＩ導波路３１Ａに代えて、図１９に示すように、上述のように構成される非対称１×１ＭＭＩ導波路３１Ａを備えるものとして構成すれば良い。
なお、その他の構成は上述の第１実施形態の位相制御器集積型ＳＯＡや本変調器集積型ＤＦＢレーザと同じであるため、ここでは説明を省略する。

Claims (14)

  1. 第１光導波路と、
    前記第１光導波路と異なる材料又は構造により形成され、前記第１光導波路に接合される第２光導波路と、
    前記第１光導波路と前記第２光導波路との接合界面の近傍で前記第１光導波路及び前記第２光導波路の幅を広くして形成される１×１多モード干渉導波路とを備え、
    前記１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置に有する対称１×１多モード干渉導波路であり、
    前記第１光導波路と前記第２光導波路との接合界面が、前記入力側から前記対称１×１多モード干渉導波路の長さを０．２〜０．３倍又は０．７〜０．８倍した位置にあることを特徴とする、光導波路デバイス。
  2. 第１光導波路と、
    前記第１光導波路と異なる材料又は構造により形成され、前記第１光導波路に接合される第２光導波路と、
    前記第１光導波路と前記第２光導波路との接合界面の近傍で前記第１光導波路及び前記第２光導波路の幅を広くして形成される１×１多モード干渉導波路とを備え、
    前記１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置からずれた位置に有する非対称１×１多モード干渉導波路であり、
    前記第１光導波路と前記第２光導波路との接合界面が、前記入力側から前記非対称１×１多モード干渉導波路の長さを０．４〜０．６倍した位置にあることを特徴とする、光導波路デバイス。
  3. 前記第１光導波路と前記第２光導波路との接合界面が、導波路方向に対して垂直であることを特徴とする、請求項１又は２記載の光導波路デバイス。
  4. 前記１×１多モード干渉導波路が、入力側又は出力側の端面が斜めになるように構成されることを特徴とする、請求項１〜３のいずれか１項に記載の光導波路デバイス。
  5. 前記入力側又は出力側の端面が、前記１×１多モード干渉導波路の長手方向に垂直な面に対して１０〜８０度の範囲内の傾斜角を有するものとして構成されることを特徴とする、請求項４記載の光導波路デバイス。
  6. 前記第１光導波路が、電流注入によって利得を発生しうる活性導波路であり、
    前記第２光導波路が、電流注入，電圧印加又は温度調節によって屈折率を変化させて位相を制御しうる位相制御導波路であることを特徴とする、請求項１〜５のいずれか１項に記載の光導波路デバイス。
  7. 前記第１光導波路が、電流注入によって利得を発生しうる活性導波路であり、
    前記第２光導波路が、電圧印加によって吸収係数を変化させて光の強度を変調しうる強度変調導波路であることを特徴とする、請求項１〜５のいずれか１項に記載の光導波路デバイス。
  8. 前記第１光導波路が、電流非注入時には吸収が大きく、電流注入時に利得を発生しうる活性導波路であり、
    前記第２光導波路が、電圧非印加時又は電流非注入時には吸収が小さいパッシブ導波路であり、
    前記活性導波路に対する電流注入のための活性導波路用電極と、
    前記パッシブ導波路に対する電流注入又は電圧印加のためのパッシブ導波路用電極とを備え、
    前記活性導波路用電極が、前記１×１多モード干渉導波路上にも形成されている一方、前記パッシブ導波路用電極が、前記１×１多モード干渉導波路上には形成されていないことを特徴とする、請求項１〜５のいずれか１項に記載の光導波路デバイス。
  9. 半導体光増幅器と位相制御器とを集積した半導体デバイスであって、
    活性導波路と、
    前記活性導波路と異なる材料又は構造により形成され、前記活性導波路に接合される位相制御導波路と、
    前記活性導波路と前記位相制御導波路との間に設けられ、前記活性導波路と同一の材料又は構造により形成される活性導波路構造領域と、前記位相制御導波路と同一の材料又は構造により形成される位相制御導波路構造領域とを有する１×１多モード干渉導波路と、
    前記活性導波路と前記１×１多モード干渉導波路の活性導波路構造領域の上方に設けられる活性導波路用電極と、
    前記位相制御導波路の上方に設けられる位相制御導波路用電極とを備え、
    前記半導体光増幅器が、前記活性導波路、前記１×１多モード干渉導波路の活性導波路構造領域及び前記活性導波路用電極を含むものとして構成され、
    前記位相制御器が、前記位相制御導波路及び前記位相制御導波路用電極を含むものとして構成され、
    前記１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置に有する対称１×１多モード干渉導波路であり、
    前記活性導波路構造領域と前記位相制御導波路構造領域との接合界面が、前記入力側から前記対称１×１多モード干渉導波路の長さを０．２〜０．３倍又は０．７〜０．８倍した位置にあることを特徴とする、半導体デバイス。
  10. 前記１×１多モード干渉導波路の位相制御導波路構造領域が、前記半導体光増幅器と前記位相制御器とを電気的に分離する分離領域として機能することを特徴とする、請求項９記載の半導体デバイス。
  11. ＤＦＢレーザ、半導体光増幅器及び強度変調器を集積した半導体デバイスであって、
    活性導波路と、
    前記活性導波路と異なる材料又は構造により形成され、前記活性導波路に接合される強度変調導波路と、
    前記活性導波路と前記強度変調導波路との間に設けられ、前記活性導波路と同一の材料又は構造により形成される活性導波路構造領域と、前記強度変調導波路と同一の材料又は構造により形成される強度変調導波路構造領域とを有する１×１多モード干渉導波路と、
    前記活性導波路と前記１×１多モード干渉導波路の活性導波路構造領域の上方に設けられる活性導波路用電極と、
    前記強度変調導波路の上方に設けられる強度変調導波路用電極とを備え、
    前記ＤＦＢレーザが、前記活性導波路及び前記活性導波路用電極を含むものとして構成され、
    前記半導体光増幅器が、前記１×１多モード干渉導波路の活性導波路構造領域及び前記活性導波路用電極を含むものとして構成され、
    前記強度変調器が、前記強度変調導波路及び前記強度変調導波路用電極を含むものとして構成され、
    前記１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置に有する対称１×１多モード干渉導波路であり、
    前記活性導波路構造領域と前記強度変調導波路構造領域との接合界面が、前記入力側から前記対称１×１多モード干渉導波路の長さを０．２〜０．３倍又は０．７〜０．８倍した位置にあることを特徴とする、半導体デバイス。
  12. 前記１×１多モード干渉導波路の強度変調導波路構造領域が、前記半導体光増幅器と前記強度変調器とを電気的に分離する分離領域として機能することを特徴とする、請求項１１記載の半導体デバイス。
  13. 半導体光増幅器と位相制御器とを集積した半導体デバイスであって、
    活性導波路と、
    前記活性導波路と異なる材料又は構造により形成され、前記活性導波路に接合される位相制御導波路と、
    前記活性導波路と前記位相制御導波路との間に設けられ、前記活性導波路と同一の材料又は構造により形成される活性導波路構造領域と、前記位相制御導波路と同一の材料又は構造により形成される位相制御導波路構造領域とを有する１×１多モード干渉導波路と、
    前記活性導波路と前記１×１多モード干渉導波路の活性導波路構造領域の上方に設けられる活性導波路用電極と、
    前記位相制御導波路の上方に設けられる位相制御導波路用電極とを備え、
    前記半導体光増幅器が、前記活性導波路、前記１×１多モード干渉導波路の活性導波路構造領域及び前記活性導波路用電極を含むものとして構成され、
    前記位相制御器が、前記位相制御導波路及び前記位相制御導波路用電極を含むものとして構成され、
    前記１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置からずれた位置に有する非対称１×１多モード干渉導波路であり、
    前記活性導波路構造領域と前記位相制御導波路構造領域との接合界面が、前記入力側から前記非対称１×１多モード干渉導波路の長さを０．４〜０．６倍した位置にあることを特徴とする、半導体デバイス。
  14. ＤＦＢレーザ、半導体光増幅器及び強度変調器を集積した半導体デバイスであって、
    活性導波路と、
    前記活性導波路と異なる材料又は構造により形成され、前記活性導波路に接合される強度変調導波路と、
    前記活性導波路と前記強度変調導波路との間に設けられ、前記活性導波路と同一の材料又は構造により形成される活性導波路構造領域と、前記強度変調導波路と同一の材料又は構造により形成される強度変調導波路構造領域とを有する１×１多モード干渉導波路と、
    前記活性導波路と前記１×１多モード干渉導波路の活性導波路構造領域の上方に設けられる活性導波路用電極と、
    前記強度変調導波路の上方に設けられる強度変調導波路用電極とを備え、
    前記ＤＦＢレーザが、前記活性導波路及び前記活性導波路用電極を含むものとして構成され、
    前記半導体光増幅器が、前記１×１多モード干渉導波路の活性導波路構造領域及び前記活性導波路用電極を含むものとして構成され、
    前記強度変調器が、前記強度変調導波路及び前記強度変調導波路用電極を含むものとして構成され、
    前記１×１多モード干渉導波路が、入力ポート及び出力ポートを幅方向中心位置からずれた位置に有する非対称１×１多モード干渉導波路であり、
    前記活性導波路構造領域と前記強度変調導波路構造領域との接合界面が、前記入力側から前記非対称１×１多モード干渉導波路の長さを０．４〜０．６倍した位置にあることを特徴とする、半導体デバイス。
JP2006553799A 2005-01-20 2005-01-20 光導波路デバイス及び半導体デバイス Active JP4505470B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/000699 WO2006077641A1 (ja) 2005-01-20 2005-01-20 光導波路デバイス及び半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2006077641A1 JPWO2006077641A1 (ja) 2008-06-12
JP4505470B2 true JP4505470B2 (ja) 2010-07-21

Family

ID=36692039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006553799A Active JP4505470B2 (ja) 2005-01-20 2005-01-20 光導波路デバイス及び半導体デバイス

Country Status (4)

Country Link
US (1) US7539378B2 (ja)
EP (1) EP1840607B1 (ja)
JP (1) JP4505470B2 (ja)
WO (1) WO2006077641A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4505470B2 (ja) * 2005-01-20 2010-07-21 富士通株式会社 光導波路デバイス及び半導体デバイス
US7184207B1 (en) * 2005-09-27 2007-02-27 Bookham Technology Plc Semiconductor optical device
JP2008294124A (ja) * 2007-05-23 2008-12-04 Fujitsu Ltd 光半導体素子
US7961994B2 (en) * 2008-09-29 2011-06-14 Infinera Corporation Optical interface assembly
JP5228778B2 (ja) * 2008-10-10 2013-07-03 日本電気株式会社 光回路素子
JP5440506B2 (ja) * 2008-10-10 2014-03-12 日本電気株式会社 光ジョイント
KR101062395B1 (ko) * 2008-12-22 2011-09-06 한국전자통신연구원 광증폭기
JP5571102B2 (ja) * 2009-02-04 2014-08-13 オステンドゥム ホールディング ベスローテン フェンノートシャップ 流体解析システム
SE534231C2 (sv) * 2009-05-13 2011-06-07 Syntune Ab Ljusdelare med låg reflex.
US8346028B2 (en) * 2009-12-15 2013-01-01 Kotura, Inc. Optical device having modulator employing horizontal electrical field
JP2012079990A (ja) * 2010-10-05 2012-04-19 Mitsubishi Electric Corp 集積化光半導体装置
JP5987251B2 (ja) * 2011-03-14 2016-09-07 国立大学法人九州大学 半導体レーザー
KR101754280B1 (ko) * 2011-05-04 2017-07-07 한국전자통신연구원 반도체 광 소자 및 그 제조 방법
JP6133025B2 (ja) * 2012-08-10 2017-05-24 古河電気工業株式会社 光集積素子の製造方法
CN103248426A (zh) 2013-04-28 2013-08-14 华为技术有限公司 一种光模块及其制备方法
SE537250C2 (sv) * 2013-06-10 2015-03-17 Finisar Sweden Ab Optisk halvledarförstärkare
WO2015147966A2 (en) * 2014-01-11 2015-10-01 The Regents Of The University Of California Silicon-photonics-based optical switch
CN105388564B (zh) * 2015-12-03 2018-03-23 中国科学院半导体研究所 基于MMI耦合器的InP基少模光子集成发射芯片
WO2018049345A2 (en) 2016-09-09 2018-03-15 The Regents Of The University Of California Silicon-photonics-based optical switch with low polarization sensitivity
JP6717733B2 (ja) * 2016-11-04 2020-07-01 日本電信電話株式会社 半導体光集積回路
JP6245419B1 (ja) * 2017-04-04 2017-12-13 三菱電機株式会社 半導体装置、半導体装置の製造方法
WO2018198193A1 (ja) * 2017-04-25 2018-11-01 三菱電機株式会社 半導体装置および半導体装置の製造方法
US10606143B2 (en) * 2017-06-27 2020-03-31 Sumitomo Electric Industries, Ltd. Multimode interferometer, Mach-Zehnder modulation device
WO2019108833A1 (en) 2017-11-30 2019-06-06 The Regents Of The University Of California Wafer-scale-integrated silicon-photonics-based optical switching system and method of forming
US11754683B2 (en) 2021-05-10 2023-09-12 nEYE Systems, Inc. Pseudo monostatic LiDAR with two-dimensional silicon photonic mems switch array
WO2023084673A1 (ja) * 2021-11-11 2023-05-19 日本電気株式会社 波長可変光源装置および波長制御方法
US20230168430A1 (en) * 2021-11-29 2023-06-01 Ciena Corporation Optical waveguide coupling using fabricated waveguide coupling structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6718094B1 (en) * 1997-09-12 2004-04-06 Avanex Corporation Large surface amplifier with multimode interferometer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689797A (en) * 1985-08-19 1987-08-25 Gte Laboratories Incorporated High power single spatial mode semiconductor laser
EP0606093B1 (en) * 1993-01-07 1997-12-17 Nec Corporation Semiconductor optical integrated circuits and method for fabricating the same
GB9425729D0 (en) * 1994-09-14 1995-02-22 British Telecomm Otical device
JPH09197154A (ja) 1996-01-17 1997-07-31 Nippon Telegr & Teleph Corp <Ntt> 光導波路
JP3251211B2 (ja) * 1997-08-18 2002-01-28 日本電気株式会社 半導体受光器
JP3244114B2 (ja) * 1997-08-18 2002-01-07 日本電気株式会社 半導体光アンプ
JP2000235124A (ja) 1999-02-12 2000-08-29 Nippon Telegr & Teleph Corp <Ntt> 光導波路
JP2001168450A (ja) * 1999-09-28 2001-06-22 Sharp Corp 半導体レーザ素子およびそれを使用した電子機器
JP3991615B2 (ja) * 2001-04-24 2007-10-17 日本電気株式会社 半導体光アンプおよび半導体レーザ
US6804426B2 (en) * 2001-05-15 2004-10-12 Alphion Corporation Device and method for simultaneous multiple reproduction of lightwave signals
US6687267B2 (en) * 2002-02-06 2004-02-03 Jds Uniphase Corporation Widely tunable laser
US6973232B2 (en) * 2002-02-12 2005-12-06 Bookham Technology, Plc Waveguide mode stripper for integrated optical components
JP4033822B2 (ja) * 2002-09-19 2008-01-16 日本電信電話株式会社 Ｄｂｒ型波長可変光源
WO2005022223A1 (ja) * 2003-08-28 2005-03-10 Nec Corporation 導波路型光デバイスおよびその製造方法
JP4505470B2 (ja) * 2005-01-20 2010-07-21 富士通株式会社 光導波路デバイス及び半導体デバイス
US7184207B1 (en) * 2005-09-27 2007-02-27 Bookham Technology Plc Semiconductor optical device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6718094B1 (en) * 1997-09-12 2004-04-06 Avanex Corporation Large surface amplifier with multimode interferometer

Also Published As

Publication number Publication date
WO2006077641A1 (ja) 2006-07-27
US7539378B2 (en) 2009-05-26
EP1840607B1 (en) 2013-11-06
EP1840607A1 (en) 2007-10-03
JPWO2006077641A1 (ja) 2008-06-12
EP1840607A4 (en) 2009-09-30
US20070258681A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
JP4505470B2 (ja) 光導波路デバイス及び半導体デバイス
US8412008B2 (en) Semiconductor optical device
JP2008294124A (ja) 光半導体素子
US8463086B2 (en) Optical semiconductor device
JP4906185B2 (ja) 光半導体素子及び光半導体素子の変調方法
JP6425631B2 (ja) 半導体レーザおよびこれを備える光集積光源
US20100142885A1 (en) Optical module
JPWO2018235317A1 (ja) 波長可変レーザ装置および波長可変レーザ装置の製造方法
JPH09121072A (ja) 集積光電子構成部品
JP3284994B2 (ja) 半導体光集積素子及びその製造方法
JP2019008179A (ja) 半導体光素子
US20080199128A1 (en) Semiconductor integrated optical element
JP6320192B2 (ja) 波長可変光源および波長可変光源モジュール
JP4411938B2 (ja) 変調器集積半導体レーザ、光変調システムおよび光変調方法
JP5374106B2 (ja) 半導体光機能デバイス
JP5239530B2 (ja) 半導体光素子およびその製造方法
JP4550371B2 (ja) 電界吸収型光変調器、電界吸収型光変調器付き半導体集積素子、それらを用いたモジュール及び電界吸収型光変調器付き半導体集積素子の製造方法
JP6610834B2 (ja) 波長可変レーザ装置
JP3595677B2 (ja) 光アイソレータ、分布帰還型レーザ及び光集積素子
JP2760276B2 (ja) 選択成長導波型光制御素子
JP3501955B2 (ja) 半導体光機能素子およびその製造方法
JPH11174254A (ja) 半導体光機能素子及び半導体光機能装置
JP4457000B2 (ja) 光増幅装置
WO2023017607A1 (ja) 光変調器および光送信器
JP4611710B2 (ja) 光増幅素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

R150 Certificate of patent or registration of utility model

Ref document number: 4505470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4