JPWO2018235317A1 - 波長可変レーザ装置および波長可変レーザ装置の製造方法 - Google Patents

Abstract

波長可変レーザ装置は、並列に配置された第１、第２導波路を有する第１半導体チップと、第１、第２導波路に光学的に接続され、第１、第２導波路と協働して共振器を構成する光回路とを有する第２半導体チップとを備えている。第１、第２導波路は、それぞれ２つ以上の表面電極を有している。第２半導体チップは、第１、第２導波路の表面電極に接合された複数の電極を有している。

Description

本発明は、光通信システムにおいて用いることが可能な波長可変レーザ装置に関する。

近年、通信容量の増大を背景に、光ファイバ通信は、従来用いられてきた強度変調方式から位相変調方式に移行しつつある。その位相変調方式の中でも、特に位相偏移変調（ＰＳＫ：Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式、直交振幅変調（ＱＡＭ：Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式など、多値位相変調の適用が進んでいる。

また、半導体レーザ（ＬＤ）としては、従来の分布帰還型ＬＤ（ＤＦＢ−ＬＤ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ ＬＤ）、分布ブラッグ反射型ＬＤ（ＤＢＲ−ＬＤ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ ＬＤ）だけでなく、光通信のＣ（Ｃｏｎｖｅｎｔｉｏｎａｌ）帯域およびＬ（Ｌｏｎｇ）帯域をカバーする波長可変レーザ装置が必要とされている。

ここで、多値位相変調方式では、１０〜１００ｋＨｚオーダーの狭線幅光源が求められている。しかし、ＤＦＢ−ＬＤ、ＤＢＲ−ＬＤの発振スペクトル線幅（以下、線幅）の値は概ね数ＭＨｚ以下である。そのため、ＤＦＢ−ＬＤ、ＤＢＲ−ＬＤを狭線幅化する必要が生じるが、これには共振器長（一般的にはチップサイズ）を、例えば１５００〜２０００ミクロン以上まで大きくすることが原理的には有効であるとされている。

しかし、単純に共振器長を増大させると、光出力と、少なくとも３０〜４０ｄＢが必要なサイドモード抑圧比（ＳＭＳＲ：Ｓｉｄｅ Ｍｏｄｅ Ｓｕｐｐｒｅｓｓｉｏｎ Ｒａｔｉｏ）とが犠牲になり、モード安定性が損なわれてしまう。

一方、反射鏡、エタロンなどの光学部品から成る共振器内に、ＩＩＩ−Ｖ族の化合物半導体チップである半導体光増幅器（ＳＯＡ：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ）を加えた構成を有する外部共振器型半導体レーザでは、比較的容易に狭線幅化できるものの、モジュールサイズが増大し、耐衝撃性を含む信頼性を改善する必要がある。この課題に対しては、化合物半導体チップと、近年発展の著しいシリコンフォトニクス技術を用いて形成された外部共振器とをハイブリッド集積させ、機械的な可動部を有しない構成を採用することが考えられる。

特許文献１には、温度変化によらず出力光の変動を抑制するために、半導体光増幅器と、シリコン導波路をベースとしたリング共振器および回折格子等で構成された光波長選択素子と、を組み合わせた光半導体装置が開示されている。

特許文献２には、一方の端面に高反射膜コートが施された半導体光増幅器チップと、シリコン導波路のループミラーとで共振器を構成し、さらに、複数のリング共振器から成る光変調器が集積された光半導体装置が開示されている。

特許文献３には、出力側を誘電体多層膜でコーティングした波長可変リング共振器の２つの入力ポートに、片側端面に高反射膜をコーティングし、利得スペクトルの異なる半導体光増幅器を配置した波長可変レーザ装置が開示されている。

特開２０１１−２５３９３０号公報 国際公開第２０１３／１４５１９５号 特開２０１０−８７４７２号公報

特許文献１〜３では、半導体光増幅器と外部の光回路とは、バットジョイント接合により光学的に接続されている。この構成において、結合損失を１ｄＢ以下に抑えるためには、一般的に、高精度の、具体的にはサブミクロン精度の位置合わせが必要となる。しかし、例えばサブミクロン精度での高精度な位置合わせを行うためには長い時間が必要となり、ひいては製造コストが増大する。特に、特許文献３のように、２か所以上で接合が必要な場合には、位置合わせに要する時間がさらに増大するため、レーザ装置の量産性が阻害される。

本発明は、上述のような問題を解決するためになされたものであり、位置合わせ精度に対する要求を低下させることが可能な、小型で狭線幅の波長可変レーザ装置を提供することを課題とする。

本発明に係る波長可変レーザ装置は、
並列に配置された第１、第２導波路を有する第１半導体チップと、
前記第１、第２導波路に光学的に接続され、前記第１、第２導波路と協働して共振器を構成する光回路とを有する第２半導体チップとを備え、
前記第１、第２導波路は、それぞれ２つ以上の表面電極を有し、
前記第２半導体チップは、前記第１、第２導波路の前記表面電極に接合された複数の電極を有する。

本発明によれば、共振器が、第１半導体チップに並列に配置された第１、第２導波路と、第２半導体チップに設けられた光回路とを構成要素とすることにより、共振器長を大きくして狭線幅の波長可変レーザ装置を得ることができる。また、第１半導体チップの導波路に設けられた表面電極が第２半導体チップの電極に接合されていることにより、波長可変レーザ装置の狭線幅化と小型化とを両立できる。さらに、第１半導体チップと第２半導体チップの接合にはフリップチップボンディングを用いることができ、接合時の位置合わせ精度を例えばミクロンオーダまで下げることができる。

本発明の実施の形態１に係る波長可変レーザ装置を示す平面図である。 図１ＡをＡ−Ａ線に沿って切って矢印の方向に見た断面図である。 第１半導体チップを示す断面図である。 第１半導体チップを示す平面図である。 図３Ａに示す第１半導体チップの導波路を底面側から見た透視図である。 図３ＡをＣ−Ｃ線に沿って切って矢印の方向に見た断面図である。 第２半導体チップを示す平面図である。 図５ＡをＤ−Ｄ線に沿って切って矢印の方向に見た断面図である。 本発明の実施の形態１に係る波長可変レーザ装置を作動させたときの光の挙動を示す平面図である。 図６ＡをＥ−Ｅ線に沿って切って矢印の方向に見た断面図である。 初期状態における波長可変レーザ装置の発振波長について説明する図である。 波長可変レーザ装置の発振波長の調整方法を説明する図である。 波長可変レーザ装置の発振波長の調整方法を説明する図である。 波長可変レーザ装置の発振波長の調整方法を説明する図である。 波長可変レーザ装置の発振波長の調整方法を説明する図である。 本発明の実施の形態１に係る波長可変レーザ装置の例示的な製造方法を示すフローチャートである。 第２半導体チップの製造工程を示す平面図である。 図１３ＡをＦ−Ｆ線に沿って切って矢印の方向に見た断面図である。 本発明の実施の形態２に係る波長可変レーザ装置を作動させたときの光の挙動を示す平面図である。 第１半導体チップの変形例を示す断面図である。

以下、本発明の実施の形態について、図面を参照しつつ説明する。各図において、同一または同様の構成要素には同一の符号を付している。また、説明が不必要に冗長になるのを避け、当業者の理解を容易にするため、既に知られた事項の詳細な説明を省略することがある。説明の理解を容易にするために、各図には方向を示す矢印を記載している。Ｘ方向、Ｙ方向、Ｚ方向は互いに垂直な方向であり、説明においてＸ方向を長さ方向、Ｙ方向を幅方向、Ｚ方向を高さ方向または上下方向と称することがある。これら方向を示す用語は例示的なものであり、本発明を限定するものと理解するべきではない。

実施の形態１．
［１．レーザ共振器］
図１Ａは、本発明の実施の形態１に係る波長可変レーザ装置１を示す平面図であり、図１Ｂは、図１ＡをＡ−Ａ線に沿って切って矢印の方向に見た断面図である。図示しているように、波長可変レーザ装置１は、第１半導体チップ２と第２半導体チップ３とを備えている。詳しくは後述するが、第１半導体チップ２は、フリップチップボンディングにより、第２半導体チップ３に接合されている。波長可変レーザ装置１では、第１半導体チップ２と第２半導体チップ３とが協働して共振器（光共振器）を構成している。以下、第１半導体チップ２と第２半導体チップ３の構成について、それぞれ詳しく説明する。

［２．第１半導体チップ］
図２は、第１半導体チップ２を示す断面図である。図２は、後述する図３ＡをＢ−Ｂ線に沿って切って矢印の方向に見た断面図である。図示しているように、第１半導体チップ２は、いわゆるダブルへテロ構造を有しており、Ｎ型基板４と、Ｎ型基板４の上に設けられ、平坦部５と２つのリッジ部６，７とを有するＮ型クラッド層（または下側クラッド層）８と、Ｎ型クラッド層８のリッジ部６の上に設けられた活性層９と、Ｎ型クラッド層８のリッジ部７の上に設けられた受動層１０と、活性層９および受動層１０の上にそれぞれ設けられたＰ型クラッド層１１，１２（または第１、第２の上側クラッド層）とを有している。第１半導体チップ２の例示的なチップサイズは、約５００μｍ×１０００μｍである。

第１半導体チップ２は、化合物半導体から作られている。Ｎ型基板４、Ｎ型クラッド層８およびＰ型クラッド層１１，１２は、ＩｎＰ（インジウムリン）で作られていており、それぞれ適切なドーパントを含んでいる。活性層９および受動層１０は、ＩｎＧａＡｓＰ（インジウムガリウムヒ素リン）で作られていてもよい。活性層９は、多重量子井戸（ＭＱＷ）から構成されていてもよいし、バルクのエピタキシャル層から構成されていてもよい。

図２に示している断面では、Ｐ型クラッド層１１の上に、半導体チップ２の表面電極であるＰ側電極１３が設けられ、Ｎ型基板４の下面には、半導体チップ２の裏面電極であるＮ側電極１４が設けられている。Ｐ側電極１３とＮ側電極１４との間に順バイアス電圧を印可することにより、活性層９に電流を注入でき、これにより光を発生させることができる。また、図２に示している断面では、Ｐ型クラッド層１２の上に、半導体チップ２の表面電極であるヒータ電極１５が設けられている。

Ｎ型クラッド層８のリッジ部６、活性層９およびＰ型クラッド層１１により、第１導波路１６が構成され、Ｎ型クラッド層８のリッジ部７、受動層１０およびＰ型クラッド層１２により、第２導波路１７が構成されている。第１導波路１６には、Ｐ側電極１３を含む２つ以上の表面電極が設けられている。第２導波路１７には、ヒータ電極１５を含む２つ以上の表面電極が設けられている。図２には、リッジ型の導波路を示している。なお、この実施形態では２つの導波路（光導波路）を設ける例について説明しているが、本発明はこれに限定されることなく、３つ以上の導波路を設けてもよい。

Ｐ側電極１３とＰ型クラッド層１１との間にはコンタクト層が設けられ、活性層９と受動層１０の少なくとも一方には、これらを上下方向（Ｚ方向）から挟むように光閉じ込め（ＳＣＨ：Ｓｅｐａｒａｔｅｄ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）が設けられているが、これらの構成については図示を省略している。

図３Ａは、第１半導体チップ２を示す平面図である。図３Ｂは、図３Ａに示す反転軸Ｒの周りで第１半導体チップ２を上下反転させて底面側から見た透視図である。図３Ｂでは、Ｐ側電極１３、Ｎ側電極１４およびヒータ電極１５の図示を省略している。

図示しているように、第１、第２導波路１６，１７は長さ方向（Ｘ方向）に延びるストライプ形状を有する。第１、第２導波路１６，１７は、互いに幅方向（Ｙ方向）に所定の距離を隔てて並列に配置されている。第１導波路１６と第２導波路１７との間隔は、熱クロストークを抑制するために、約２００ミクロン以上であることが好ましい。熱クロストークを好適に抑制しつつ第１半導体チップ２のチップサイズを小さくするため、第１導波路１６と第２導波路１７との間隔は、約３００ミクロン以下であってもよい。

第１、第２導波路１６，１７は、それぞれ、利得領域、反射グレーティング領域および位相領域のうち、少なくとも２つを有している。利得領域では、Ｐ側電極１３とＮ側電極１４との間に順バイアス電圧が印可されたときに、活性層９に電流が注入されて発生する光が増幅され、光学利得領域とも称されてよい。反射グレーティング領域は、第１、第２導波路１６，１７内を進む光を反射させて第２半導体チップ３側に結合するための反射ミラーとして機能する。位相領域では、波長可変レーザ装置１の発振波長の調整が行われる。

この実施形態では、第１導波路１６には、利得領域１８と第１反射グレーティング領域１９とが設けられている。第２導波路１７には、位相領域２０と第２反射グレーティング領域２１とが設けられている。また、第１導波路１６では、利得領域１８を間に挟んで第１反射グレーティング領域１９と反対側に更なる位相領域を設けてもよい。

利得領域１８の上には、前述のＰ側電極１３が設けられている。利得領域１８は、Ｐ側電極１３とＮ側電極１４との間に順バイアス電圧が印可されたときに、活性層９に電流が注入されて発生する光が増幅される領域であり、光学利得領域とも称されてよい。位相領域２０には、前述のヒータ電極１５が設けられている。ヒータ電極１５，１５の間には、薄膜ヒータ２２が設けられている。第１反射グレーティング領域１９にも、ヒータ電極２３と、ヒータ電極２３，２３の間の薄膜ヒータ２４とが設けられ、第２反射グレーティング領域２１にも、ヒータ電極２５と、ヒータ電極２５，２５の間の薄膜ヒータ２６とが設けられている。

ヒータ電極１５，２３，２５を用いてそれぞれ薄膜ヒータ２２，２４，２６を加熱することにより、その下方に位置する受動層１０，２７（受動層２７については図４を参照）の温度が上昇してその屈折率が変化し、波長可変レーザ装置１の発振波長が変化する。第１、第２反射グレーティング領域１９，２１に設けられた薄膜ヒータ２４，２６は、波長可変レーザ装置１の発振波長の粗調整に用いられ、位相領域２０に設けられた薄膜ヒータ２２は、波長可変レーザ装置１の発振波長の微調整に用いられる。

Ｐ側電極１３、ヒータ電極１５，２３，２５は、上面が同じ高さ位置にあるように設けられている。第１半導体チップ２に設けられるこれらの表面電極は、上述のとおり第１半導体チップ２を上下反転させ、フリップチップボンディングにより第２半導体チップ３に接合される。

第１、第２反射グレーティング領域１９，２１において、受動層１０の上面、または上面近傍の領域（例えば、受動層１０の上面から下方に向かって約１００ｎｍ以上約１５０ｎｍ以下の位置）には、光の導波方向に沿って、サンプルドグレーティング（ＳＧ：Ｓａｍｐｌｅｄ Ｇｒａｔｉｎｇ）、超周期構造グレーティング（ＳＳＧ：Ｓｕｐｅｒ Ｓｔｒｕｃｔｕｒｅ Ｇｒａｔｉｎｇ）など、空間的に変調されたバーニア型グレーティングが形成されている。第１、第２反射グレーティング領域１９，２１は、互いにグレーティングの変調周期がわずかに異なる。

第１、第２導波路１６，１７と垂直方向のチップ端面（ＹＺ面およびＺＸ面）とチップ上面（ＸＹ面）には、図示しない反射防止（ＡＲ：Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ）コーティングが施されている。

図４は、図３ＡをＣ−Ｃ線に沿って切って矢印の方向に見た断面図である。図４では、第１、第２反射グレーティング領域１９に設けられるグレーティングと、薄膜ヒータ２４の図示を省略している。図示しているように、図２に示した第２導波路１７に設けられた受動層１０は、第２導波路１７の第１反射グレーティング領域１９にも及んでいる（第２導波路１７の第１反射グレーティング領域１９に位置する受動層には、符号２７を付している）。図示していないが、第２導波路１７の第２反射グレーティング領域２１には、位相領域２０から連続して受動層１０が設けられている。利得領域１８に設けられた活性層９と第１反射グレーティング領域１９に設けられた受動層２７とは、バットジョイント成長と称される公知の再成長技術を用いて接合されている。

第１導波路１６に設けられる利得領域１８の長さ方向（Ｘ方向）端部には、溝部２８が形成されている。溝部２８は、高さ方向（Ｚ方向）から導波路１６が延びる長さ方向（Ｘ方向）、つまり光の進行方向に対して所定角度θ、傾斜して延びている。所定角度θは、好ましくは４０度以上５０度以下、最も好ましくは４５度である。溝部２８の表面は、第１半導体チップ２と第２半導体チップ３との間を上下方向（Ｚ方向）に往来する光のための反射ミラーとして機能する。溝部２８は、開口部を除いた領域をマスクで覆い、エッチング処理を施して設けることができる。上述の方向に延びる溝部２８を実現するため、角度の設定が可能なドライエッチング法、例えば反応性イオンエッチング（ＲＩＥ）を用いることが好ましい。

図１Ａに示しているように、溝部２８は、幅方向（Ｙ方向）から見て、第２半導体チップ３に設けられるグレーティングカプラ３５と、長さ方向（Ｘ方向）に少なくとも部分的にオーバラップするように設けられている。なお、前述の溝部２８の傾斜角度θについて好ましい値は、波長可変レーザ装置１の発振波長とグレーティングカプラ３５の構造にも依存して変化しうる。

また、溝部２８の近傍には、第１導波路１６とグレーティングカプラ３５との結合損失を下げるため、第１導波路１６の幅を広げるためのスポットサイズ変換構造（図示せず）が設けられていてもよく、さらに、第１導波路１６から出射する光ビームの形状を円形とするための構造が設けられていてもよい。

図示していないが、第２導波路１７に設けられる位相領域２０の長さ方向（Ｘ方向）端部にも、ヒータ電極１５と薄膜ヒータ２２以外の部分に、前述の溝部２８と同様の溝部が設けられている。

［３．第２半導体チップ］
図５Ａは、第２半導体チップ３を示す平面図であり、図５Ｂは、図５ＡをＤ−Ｄ線に沿って切って矢印の方向に見た断面図である。以下、第２半導体チップ３がシリコン系材料で作られている例について説明する。

第２半導体チップ３は、シリコン基板２９を有している。シリコン基板２９の上面には、非露出領域２９ａと露出領域２９ｂとが設けられている。

シリコン基板２９の非露出領域２９ａの上には、積層体３０が設けられている。積層体３０は、シリコン層３１と、その上に設けられたシリコン酸化膜層３２と、その上に設けられたシリコン層３３とを有している。シリコン層３３の上は、シリコン酸化物で作られた保護膜が設けられていてもよい。

積層体３０の最上層であるシリコン層３３には、光回路３４が設けられている。光回路３４は、第１半導体チップ２に設けられる導波路１６，１７の数と同じ２つのグレーティングカプラ３５，３５と、グレーティングカプラ３５，３５の間を接続する単一モード導波路３６と、単一モード導波路３６の経路上に設けられたスパイラル部３７とを有している。グレーティングカプラ３５は、周期的屈折率変調を実現するためのグレーティングを有しており、第１半導体チップ２の第１、第２導波路１６，１７からの出射光を高効率で結合するように構成されている。これにより、光回路３４は、第１、第２導波路１６，１７に光学的に接続され、第１、第２導波路１６，１７と協同して共振器を構成する。つまり、光回路３４は、第１導波路１６と第２導波路１７とを光学的に接続する。

グレーティングカプラ３５の径は、光ファイバ（第１、第２導波路１６，１７）のモード径程度の大きさを有し、モード径に合わせて広げられる。これにより、第１半導体チップ２と第２半導体チップ３とがミクロンオーダの精度で接合のために位置合わせされた場合であっても、光結合の損失を小さくすることができる。グレーティングカプラ３５の例示的な大きさは、約１０μｍ×約１０μｍである。グレーティングカプラ３５，３５は、互いに幅方向（Ｙ方向）に所定の距離を隔てて並列に配置されている。第１半導体チップ２と第２半導体チップ３とを光結合するために、当該所定の距離は、フリップチップボンディングにより、一括で２か所以上の位置合わせを行うことができるように、第１、第２導波路１６，１７の幅方向（Ｙ方向）の間隔と同程度にすることが好ましい。

第１半導体チップ２と第２半導体チップ３とを接合したときに、第１半導体チップ２とグレーティングカプラ３５とは、互いに上下方向（Ｚ方向）に所定の距離、隔てられている。当該所定の距離の例示的な値は、約１０μｍである。第１半導体チップ２とグレーティングカプラ３５とは、直接に接触していてもよい。

スパイラル部３７は、導波路が渦巻状に巻かれ、これにより光路長を増大させる機能を有している。スパイラル部３７は、例えば（Ｌａｓｅｒ Ｐｈｏｔｏｎｉｃｓ Ｒｅｖｉｅｗ Ｖｏｌ．８ Ｎｏ．５ ２０１４ ｐｐ６６７−６８６）に記載されたＳ字状スパイラル部（Ｓ−ｂｅｎｄ ｓｐｉｒａｌ）であってもよい。

図５Ａに示すように、シリコン基板２９の露出領域２９ｂの上には、給電用電極３８，３９，４０，４１（複数の電極）が設けられている。給電用電極３８，３９，４０，４１は、第１半導体チップ２に設けられた各電極に直接に接合され、それらの電極に給電を行う機能を有する。具体的にいうと、給電用電極３８は、Ｐ側電極１３に給電を行うように構成されている。また、給電用電極３９，４０，４１は、ヒータ電極２３，１５，２５に給電を行うように構成されている。給電用電極３９，４０，４１は、上面が同じ高さ位置にあるように設けられている。

［４．波長可変レーザ装置の動作］
次に、図６Ａと図６Ｂを参照して、本発明の実施形態１に係る波長可変レーザ装置１の動作について説明する。

Ｐ側電極１３とＮ側電極１４との間に順バイアス電圧を印加すると、活性層９に電子と正孔が注入励起される。これにより、光学利得が生じ、キャリアの再結合で生じた発光が増幅される。

第１導波路１６において、利得領域１８に設けられた活性層９と第１反射グレーティング領域１９に設けられた受動層２７とは、互いにバットジョイント成長により接合されて導波路（第１導波路１６）を形成している。利得領域１８から出射し、図６Ａ，６Ｂの左側に向かって進む導波光の一部は、第１反射グレーティング領域１９で反射されて右側に向かって進む。一方、第１反射グレーティング領域１９で反射されず透過した光は、受動層２７から第１の光出力４２として出射する。

図６Ａ，６Ｂの右側に向かって進む導波光は、反射ミラーとして機能する溝部２８の表面で反射され、反射光４４として、第２半導体チップ３に設けられたグレーティングカプラ３５，３５の一方に光結合される。そして、第２半導体チップ３に設けられた光回路３４を進み、グレーティングカプラ３５，３５の他方に到達し、図示しない光ビームとして上方の第１半導体チップ２へ向けて出射する。上方へ進む光ビームは、位相領域２０の端部付近に位置する溝部（図示せず）の表面で反射され、位相領域２０および第２反射グレーティング領域２１に到達する。そして、当該光は光回路３４を左側に向かって進む。導波光の一部は、第２反射グレーティング領域２１で反射され、右側に向かって進んで、上述の経路とは逆の経路をたどり、導波光の残りの部分（すなわち、第２反射グレーティング領域２１を透過した光）は、第２の光出力４３として出射する。このように、第１、第２の光出力４２，４３は、長手方向（Ｘ方向）のうち第１半導体チップ側（図の左側）から外部に取り出される。

第１、第２の光出力４２，４３は、外部の光変調器への入力光、波長モニタ用光として用いることができ、光変調器とのカスケード接続も容易に行うことができる。光変調器としては、ポッケルス効果による屈折率変化を利用したＬｉＮｂＯ３（ＬＮ）構造または量子閉じ込めシュタルク効果による屈折率変化を利用した半導体多重量子井戸構造を有する位相変調用のマッハツェンダ（ＭＺ）変調器であってもよい。第１の光出力４２と第２の光出力４３との強度比は、第１反射グレーティング領域１９のモード反射率と第２反射グレーティング領域２１でのモード反射率との比によって決定される。

なお、波長可変レーザ装置１のレーザ発振動作は、第１半導体チップ２の活性層９で発生する光学利得と、吸収損失、共振器損失の和とがバランスしたときに実現される。

このように、波長可変レーザ装置１では、第１半導体チップ２に設けられた第１、第２導波路１６，１７と、第２半導体チップ３に設けられた光回路３４とにより共振器が構成される。これにより、波長可変レーザ装置１では、第１半導体チップ２の単体で共振器を構成した場合と比較して、共振器長が大きくなって狭線幅動作が容易に達成される。例えば、光回路３４においてスパイラル部３７の数を増やすことにより、小さいチップサイズ（例えば１ｃｍ×１ｃｍ）を維持しつつ、共振器長さをさらに容易に大きくすることができる。例示的には、共振器長は数センチメートル以上とすることができ、これは、第１半導体チップ２の単体の場合よりも一桁大きく、典型的な外部共振器型レーザダイオードと同程度である。

［５．波長可変レーザ装置の発振波長］
次に、図７から図１１を参照して、波長可変レーザ装置１の発振波長の調整原理について説明する。以下の説明は、第１、第２反射グレーティング領域１９，２１にサンプルドグレーティング（ＳＧ）が設けられている例について説明するが、第１、第２反射グレーティング領域１９，２１に超周期構造グレーティング（ＳＳＧ）が設けられている例でも発振波長は同様に調整されることが当業者により理解される。

図７は、初期状態における波長可変レーザ装置１の発振波長について説明する図である。なお、初期状態とは、受動層１０，２７の加熱を行う前の状態を指す。（ａ）には、第１反射グレーティング領域１９での反射スペクトルが示され、（ｂ）には、第２反射グレーティング領域２１での反射スペクトルが示され、（ｃ）には、波長可変レーザ装置１の発振スペクトルが示されている。これは、図８から図１１でも同様である。

図７（ａ），（ｂ）に示す反射スペクトルでは、０次ピーク１０１ａ，１０２ａを中心として、複数の反射ピークが左右線対称に存在している。反射ピークにおける波長間隔は、第１、第２反射グレーティング領域１９，２１に設けられたバーニア型回折格子の変調周期Ｌｉ（ｉ＝１，２）と共振器の群屈折率ｎ_ｇを用いて、波長λに対しλ^２／（２×ｎ_ｇ×Ｌｉ）として与えられる。上述のとおり、第１、第２反射グレーティング領域１９，２１は互いに変調周期Ｌｉの値が異なるので、互いに波長間隔が異なる。図８から図１１では、第１反射グレーティング領域１９の波長間隔をΔλ_１、第２反射グレーティング領域２１の波長間隔をΔλ_２として示している。波長間隔Δλ_１、Δλ_２の典型的な値は、４〜５ｎｍである。また、反射ピークは、典型的には波長幅１〜２ｎｍを有する。図７から図１１に示した例では、波長幅３０〜５０ｎｍにわたって図７（ａ），（ｂ）に示す反射スペクトルの形状が実現されるように設計が行われる。

図７（ａ），（ｂ）に示す反射スペクトルの包絡線１１１，１１２は、標本化関数ｓｉｎ（ｘ）／ｘの形状で与えられる。反射ピークの強度は、中央の０次ピーク１０１ａ，１０２ａの両側でゆるやかに減少する。

図７に示す初期状態では、第１、第２反射グレーティング領域１９，２１の反射スペクトルは０次ピーク１０１ａ，１０２ａ同士のみが乗算的に重なっている。この状態で、位相領域２０に設けられたヒータ電極１５に通電して受動層１０を加熱し、縦モードの波長位置を微調整することにより、波長可変レーザ装置１の発振波長として、図示しているλ_０が得られる。

図８から図１１は、受動層１０，２７を加熱したときの波長可変レーザ装置の発振波長を示している。

まず、第１バーニア型ＤＢＲ１９の薄膜ヒータ２４に通電し、受動層２７を加熱する例について説明する。受動層２７を加熱すると、図８（ａ）に示すように、反射スペクトルの包絡線１１１が全体的に長波長側（図の右側）に∂λシフトする。その結果、０次ピーク１０１ａに長波長側で隣接する反射ピーク１０１ｂにおいて、第２反射グレーティング領域２１の反射ピーク１０２ｂと重なり合う。この状態で、上述の方法で縦モードの波長位置を微調整することにより、波長可変レーザ装置１の発振波長として、図示しているλ_１が得られる。

ここで、第１バーニア型ＤＢＲ１９の薄膜ヒータ２４の通電量を増やして受動層２７をさらに加熱すると、図９（ａ）に示すように、シフト量∂λが図８（ａ）の例よりも増加する。その結果、０次ピーク１０１ａから見て長波長側の反射ピーク１０１ｃにおいて、第２反射グレーティング領域２１の反射ピーク１０２ｃと重なり合う。そして、上述の方法で縦モードの波長位置を微調整することにより、波長可変レーザ装置１の発振波長として、図示しているλ_２が得られる。

次に、第２バーニア型ＤＢＲ２１の薄膜ヒータ２６に通電し、受動層１０を加熱する例について説明する。受動層１０を加熱すると、図１０（ａ）に示すように、反射スペクトルの包絡線１１２が全体的に長波長側（図の右側）に∂λシフトする。その結果、０次ピーク１０２ａに短波長側で隣接する反射ピーク１０２ｄにおいて、第１反射グレーティング領域１９の反射ピーク１０１ｄと重なり合う。この状態で、上述の方法で縦モードの波長位置を微調整することにより、波長可変レーザ装置１の発振波長として、図示しているλ_−１が得られる。

ここで、第２バーニア型ＤＢＲ２１の薄膜ヒータ２６の通電量を増やして受動層１０をさらに加熱すると、図１１（ａ）に示すように、シフト量∂λが図１０（ａ）の例よりも増加する。その結果、０次ピーク１０２ａから見て短波長側の反射ピーク１０２ｅにおいて、第１反射グレーティング領域１９の反射ピーク１０１ｅと重なり合う。そして、上述の方法で縦モードの波長位置を微調整することにより、波長可変レーザ装置１の発振波長として、図示しているλ_−２が得られる。

加熱による波長シフト量∂λの最大値は、ほぼ反射ピーク間隔に等しく設計され、これにより任意の反射ピークを選択できる。また第１、第２反射グレーティング領域１９，２１を同時に加熱すると、反射ピークを重ね合わせたまま波長を掃引でき、位相領域２０の受動層１０の加熱と連携して、波長幅３０〜５０ｎｍにわたり、擬似連続的な波長可変動作を行わせることができる。

［６．波長可変レーザ装置の製造方法］
図１２は、本発明の実施の形態１に係る波長可変レーザ装置１の例示的な製造方法を示すフローチャートである。この製造方法は、第１半導体チップ２を準備するステップ、第２半導体チップ３を準備するステップ、および、第１半導体チップ２と第２半導体チップ３とを接合するステップとを含む。

第１半導体チップ２を準備するステップでは、Ｎ型基板４の上に導波路１６，１７が設けられた第１半導体チップ２に、表面電極であるＰ側電極１３、ヒータ電極１５，２３，２５と、裏面電極であるＮ側電極１４とを形成する（ステップ２０１）。次に、第１半導体チップ２をエッチングして溝部２８を形成する（ステップ２０２）。

図１３Ａ，１３Ｂに示すように、第２半導体チップ３を準備するステップでは、シリコン基板、シリコン酸化膜層、シリコン層がこの順に積層されたシリコンオンインシュレータ（ＳＯＩ）基板を公知の方法により準備する。最も上のシリコン層３３には、光回路３４を形成しておく（ステップ２０３）。

なお、第２半導体チップ３の光回路３４は、シリコンフォトニクスのファウンドリにおける一般的な構成要素を用いて、ＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスに互換性のあるプロセスを用いて製造できる。

次に、ＳＯＩ基板をエッチングして、シリコン酸化膜層より下側のシリコン層の一部を除去する（ステップ２０４）。なお、図１３Ｂにおいて、ＳＯＩ基板においてエッチングにより除去した部分に符号４６を付している。これにより、シリコン基板２９の上に非露出領域２９ａと、露出領域２９ｂが形成され、非露出領域２９ａの上に、シリコン基板２９と、シリコン層３１、シリコン酸化膜層３２およびシリコン層３３を有する積層体３０が形成される。続いて、第２半導体チップ３の露出領域２９ｂの上に給電用電極３８，４０，３９，４１を接合する（ステップ２０５）。

第１半導体チップ２と第２半導体チップ３とを接合するステップでは、まず、第２半導体チップ３の露出領域２９ｂの上に設けられた給電用電極３８，４０，３９，４１の上に、はんだ等の導電性接合材のバンプを配置する。そして、図示しないフリップチップボンダのボンディングヘッドを用いて、第１半導体チップ２を反転させた状態で保持し、Ｐ側電極１３、ヒータ電極１５，２３，２５と給電用電極３８，４０，３９，４１とを位置合わせした後で、バンプを例えば約３５０℃まで加熱して溶融させる。バンプが溶融した状態で、第１半導体チップ２を下降させ、Ｐ側電極１３、ヒータ電極１５，２３，２５と給電用電極３８，４０，３９，４１とを接合する（ステップ２０５）。また、これにより、第１半導体チップ２に設けられた第１、第２導波路１６，１７が、光回路３４に光学的に接続される。製造された状態の波長可変レーザ装置１は、図１Ａ，１Ｂに示したとおりである。

実施の形態２．
図１４は、本発明の実施の形態２に係る波長可変レーザ装置３０１を示す断面図である。以下、波長可変レーザ装置３０１の構成のうち、実施形態１に係る波長可変レーザ装置１と異なる部分についてのみ説明する。

波長可変レーザ装置３０１は、第１半導体チップ３０２と第２半導体チップ３０３とを備えている。第１半導体チップ３０２は、第１導波路３０４と第２導波路３０５を有している。第１導波路３０４には、第１利得領域３０６と第１反射グレーティング領域３０７が設けられている。第２導波路３０５には、位相領域３０８と第２利得領域３０９と第２反射グレーティング領域３１０が設けられている。このように、波長可変レーザ装置３０１では、第１導波路３０４と第２導波路３０５の両方に利得領域が設けられている。

第２半導体チップ３０３には、図１Ａなどに示す光回路３４に対応する光回路３１１が設けられている。光回路３１１は、第１半導体チップ３０２に設けられる導波路３０４，３０５の数と同じ２つのグレーティングカプラ３１２と、単一モード導波路３１４を介してグレーティングカプラ３１２，３１２に接続された光入出力ポートを有する多モード干渉（ＭＭＩ：Ｍｕｌｔｉ Ｍｏｄｅ Ｉｎｔｅｒｆｅｒｅｎｃｅ）カプラ３１３と、単一モード導波路３１４の経路上に設けられたスパイラル部３１５と、更なる（第３）グレーティングカプラ３１６とを有している。ＭＭＩカプラ３１３とグレーティングカプラ３１６との間には、ループミラー３１７が設けられている。第２半導体チップ３０３の長さ方向（Ｘ方向）一端に設けられた第１、第２グレーティングカプラ３１２，３１２は、第１半導体チップ３０２との光結合を実現するために設けられ、他端に設けられた第３グレーティングカプラ３１６は、光出力取り出し用に設けられている。

波長可変レーザ装置３０１では、共振器は、第１、第２導波路３０４，３０５の反射グレーティング領域３０７，３１０とループミラー３１７との間に並列して構成され、図１Ａ，１Ｂなどに示す波長可変レーザ装置１と同様の原理により、発振波長の調整が行われる。なお、長手方向（Ｘ方向）のうち第１半導体チップ側（図の左側）から外部に取り出される第１、第２の光出力３１８，３１９は、外部の光変調器への入力光、波長モニタ用光として用いることができ、さらに第３グレーティングカプラ３１６から長手方向（Ｘ方向）のうち第２半導体チップ側（図の右側）から外部に取り出される第３の光出力３２０もまた、外部の光変調器等への入力光として用いることができる。

［変形例］
以上、複数の実施形態を挙げて本発明について説明したが、各実施形態に記載された特徴は、自由に組み合わせられてよい。また、上述の実施形態には、種々の改良、設計上の変更および削除が加えられてよく、本発明にはさまざまな変形例が存在する。

例えば、上述の実施形態では、Ｎ型基板４と、Ｎ型基板４の上に設けられたＮ型クラッド層８と、Ｎ型クラッド層８の上方に設けられたＰ型クラッド層１１，１２とを用いた。本発明はこれに限定されることなく、これらの導電型をすべて反転させ、Ｐ型基板と、Ｐ型基板の上に設けられたＮ型クラッド層と、Ｐ型クラッド層の上方に設けられたＮ型クラッド層を用いてもよい。

また、上述の実施形態では、受動層１０，２７を加熱してその屈折率を変化させることにより、波長可変レーザ装置１（３０１）の発振波長を変化させた。本発明はこれに限定されることなく、受動層１０，２７に対して電流注入を行うことにより、屈折率を変化させてもよい。

また、上述の実施形態では、第１半導体チップ２（３０２）に設けられる第１、第２導波路１６，１７（３０４，３０５）は、いわゆるリッジ型である。本発明はこれに限定されることなく、第１半導体チップ２（３０２）に設けられる複数の導波路は、図１５に示す、いわゆる埋め込み型であってもよい。埋め込み型の導波路では、Ｎ型クラッド層８の平坦部５の上であってリッジ部６に隣接する位置に高抵抗領域４７が設けられている。高抵抗領域４７は、半絶縁性を示すＦｅ（鉄）ドープＩｎＰ層、電流ブロック層として機能する（Ｐ−Ｎ−Ｐ）ＩｎＰなどの材料で作られていてもよい。

また、上述の実施形態では、第１半導体チップ２（３０２）のＮ型基板４、クラッド層８，１１，１２がＩｎＰで作られており、活性層９と受動層１０，２７がＩｎＧａＡｓＰで作られている。本発明はこれに限定されることなく、例えば、Ｎ型基板４、クラッド層８，１１，１２がＩｎＰで作られ、活性層９と受動層１０，２７がＩｎＧａＡｓ／ＩｎＧａＡｌＡｓで作られていてもよい。この例では、波長可変レーザ装置１（３０１）の発振波長をより長波長とすることができる。

また、上述の実施形態では、はんだを用いたフリップチップボンディングにより、第１半導体チップ２と第２半導体チップ３とを接合した。本発明はこれに限定されることなく、電極同士を圧着させて加熱することによりフリップチップボンディングを行って、第１半導体チップ２と第２半導体チップ３とを接合してもよい。

また、上述の実施形態では、受動層１０，２７を加熱してその屈折率を変化させることにより、波長可変レーザ装置１（３０１）の発振波長を変化させる。本発明はこれに限定されることなく、例えば熱電変換素子を用いて受動層１０，２７を冷却することによりその屈折率を変化させ、波長可変レーザ装置１（３０１）の発振波長を変化させてもよい。

また、上述の実施形態では、受動層１０の下側が中実である。本発明はこれに限定されることなく、例えば犠牲層エッチング技術を用いて、受動層１０の下側を中空に形成してもよい。これにより、全体の熱容量が低下し、より少ないヒータ電力で受動層１０の屈折率を調整できるという効果が得られる。

また、上述の実施形態では、第２半導体チップ３（３０３）に設けられた光回路３４（３１１）がシリコン層３３に形成される。本発明はこれに限定されることなく、光回路３４（３１１）は、他の材料で作られている層、例えば窒化シリコンと酸化シリコンとを組み合わせた材料で作られている層に形成されていてもよい。この例では、光回路３４（３１１）における損失を小さくできる利点がある。

また、上述の実施形態では、図１ＡのＹ方向に所定の距離を隔てて並列に配置されている、グレーティングカプラ３５のグレーティング周期や結合係数については言及しておらず、一般には一定である。この時、図１ＡのＸ軸方向（長手方向）に進行する導波光から、グレーティングカプラ３５内部で上方への放射モードに結合する割合も一定で、放射光強度がグレーティングカプラ３５上で指数関数的に減少する。このためガウシアン形状で近似される、第１半導体チップ（２、３０２）側の基本導波モードとの重なり積分が小さくなって、結合効率も低下する。対策として非特許文献（Ａｐｐｌｉｅｄ Ｏｐｔｉｃｓ Ｖｏｌ． ３２ Ｎｏ． １２ １９９３ ｐｐ２１１２−２１１６）に記載されているように、例えばグレーティングのエッチング深さ、すなわち結合係数を長手方向の中央部で大きく、端部で小さく調整することにより、出力光強度が中央付近で最大となるガウシアン形状に近い形となり、基本導波モードとの結合効率を改善することが可能である。結合係数はこの他、グレーティング一周期に占める溝部の割合（充填率）を長手方向で変化させたり、充填率一定でグレーティング周期を変えることによっても、調整することができる。

（本発明の態様）
次に、上述の実施形態で付した符号を用いて、本発明の第１の態様に係る波長可変レーザ装置および第２の態様に係る波長可変レーザ装置の製造方法について説明する。各構成要素に付している符号は、本発明の範囲を限定するものでないと理解すべきである。

本発明の第１の態様では、並列に配置された第１、第２導波路１６，１７；３０４，３０５を有する第１半導体チップ２，３０２と、第１、第２導波路１６，１７；３０４，３０５に光学的に接続され、第１、第２導波路１６，１７；３０４，３０５と協働して共振器を構成する光回路３４，３１１を有する第２半導体チップ３，３０３とを備え、第１、第２導波路１６，１７；３０４，３０５は、それぞれ２つ以上の表面電極１３，１５，２３，２５を有し、第２半導体チップ３は、第１、第２導波路１６，１７；３０４，３０５の表面電極１３，１５，２３，２５に接合された複数の電極３８，３９，４０，４１を有する、波長可変レーザ装置１，３０１が提供される。

本発明の第１の態様によれば、共振器が、第１半導体チップ２，３０２に並列に配置された第１、第２導波路１６，１７；３０４，３０５と、第２半導体チップ３，３０３に設けられた光回路３４，３１１とを構成要素とすることにより、共振器長を大きくして狭線幅の波長可変レーザ装置１，３０１を得ることができる。また、第１半導体チップ２，３０２の導波路１６，１７；３０４，３０５に設けられた表面電極１３，１５，２３，２５が第２半導体チップ３，３０３の電極３８，３９，４０，４１に接合されていることにより、波長可変レーザ装置１，３０１の狭線幅化と小型化とを両立できる。さらに、第１半導体チップ２，３０２と第２半導体チップ３，３０３の接合にはフリップチップボンディングを用いることができ、接合時の位置合わせ精度を例えばミクロンオーダまで下げることができる。

本発明の第１の態様の一実施形態では、第１半導体チップ２，３０２には、第１、第２導波路１６，１７；３０４，３０５を進む光を反射させて第２半導体チップ３，３０３の光回路３４，３１１に結合させるためのミラー２８が設けられている。

この実施形態によれば、例えばエッチングにより設けることが可能なミラー２８を用いて、本発明の第１の態様により得られる効果が具体的に達成される。

本発明の第１の態様の一実施形態では、第１、第２導波路１６，１７；３０４，３０５は、それぞれ、光学利得領域１８、反射グレーティング領域１９，２１および位相領域２０のうち少なくとも２つを含んでいる。

この実施形態によれば、第１、第２導波路１６，１７；３０４，３０５が設けられる第１半導体チップ２，３０２に波長調整機能を担保させることができる。

本発明の第１の態様の一実施形態では、光回路３４，３１１は、第１、第２導波路１６，１７；３０４，３０５に光学的に接続された第１、第２グレーティングカプラ３５，３１２を有している。

この実施形態によれば、第１、第２導波路１６，１７；３０４，３０５と光回路３４，３１１との光学的な接続をサポートする第１、第２グレーティングカプラ３５，３１２を用いて、本発明の第１の態様により得られる効果が具体的に達成される。

本発明の第１の態様の一実施形態では、光回路３１１は、単一モード導波路３１４を介して第１、第２グレーティングカプラ３１２に接続された光入出力ポートを有する多モード干渉カプラ３１３と、多モード干渉カプラ３１３に光学的に接続された光出力取り出し用の第３グレーティングカプラ３１６と、多モード干渉カプラ３１３の出力ポートと第３グレーティングカプラ３１６との間に設けられたループミラー３１７とを有する。

本発明の第１の態様の一実施形態では、第１半導体チップ２，３０２は、化合物半導体から作られており、第２半導体チップ３，３０３は、シリコン系半導体から作られている。

本発明の第２の態様では、並列に配置された第１、第２導波路１６，１７；３０４，３０５を有する第１半導体チップ２，３０２を準備するステップ２０１，２０２と、光回路３４，３１１を有する第２半導体チップ３，３０３を準備するステップ２０３，２０４，２０５とを含み、第１、第２導波路１６，１７；３０４，３０５は、それぞれ２つ以上の表面電極１３，１５，２３，２５を有し、第２半導体チップ３，３０３は、複数の電極３８，３９，４０，４１を有し、第１、第２導波路１６，１７；３０４，３０５の表面電極１３，１５，２３，２５と第２半導体チップ３，３０３の複数の電極３８，３９，４０，４１とをフリップチップボンディングにより接合することにより、第１、第２導波路１６，１７；３０４，３０５と光回路３４，３１１とを光学的に接続して共振器を構成するステップ２０６をさらに含む、波長可変レーザ装置１，３０１の製造方法２００が提供される。

本発明の第２の態様によれば、共振器が、第１半導体チップ２，３０２に並列に配置された第１、第２導波路１６，１７；３０４，３０５と、第２半導体チップ３，３０３に設けられた光回路３４，３１１とを構成要素とすることにより、共振器長を大きくして狭線幅の波長可変レーザ装置１，３０１を得ることができる。また、第１半導体チップ２，３０２の導波路１６，１７；３０４，３０５に設けられた表面電極１３，１５，２３，２５が第２半導体チップ３，３０３の電極３８，３９，４０，４１に接合されていることにより、波長可変レーザ装置１，３０１の狭線幅化と小型化とを両立できる。さらに、第１半導体チップ２，３０２と第２半導体チップ３，３０３の接合にはフリップチップボンディングが用いられるので、接合時の位置合わせ精度を例えばミクロンオーダまで下げることができる。

１，３０１ 波長可変レーザ装置、 ２，３０２ 第１半導体チップ、 ３，３０３ 第２半導体チップ、 ４ Ｎ型基板、 ８ Ｎ型クラッド層、 ９ 活性層、 １０，２７ 受動層、 １１，１２ Ｐ型クラッド層、 １３ Ｐ側電極、 １４ Ｎ側電極、 １５，２３，２５ ヒータ電極、 １６，３０４ 第１導波路、 １７，３０５ 第２導波路、 １８ 利得領域、 １９ 第１反射グレーティング領域、 ２０ 位相領域、 ２１ 第２反射グレーティング領域、 ２２，２４，２６ 薄膜ヒータ、 ２８ 溝部、 ２９ シリコン基板、 ２９ａ （シリコン基板表面の）非露出領域、 ２９ｂ （シリコン基板表面の）露出領域、 ３０ 積層体、 ３３ シリコン層、 ３４ 光回路、 ３５ グレーティングカプラ、 ３６ 単一モード導波路、 ３７ スパイラル部、 ３８〜４１ 給電用電極、 ３０６ 第１利得領域、 ３０７ 第１反射グレーティング領域、 ３０８ 位相領域、 ３０９ 第２利得領域、 ３１０ 第２反射グレーティング領域、 ３１１ 光回路、 ３１２ グレーティングカプラ、 ３１３ 多モード干渉カプラ、 ３１４ 単一モード導波路、 ３１５ スパイラル部、 ３１６ 第３グレーティングカプラ、 ３１７ ループミラー

Claims (8)

1. 並列に配置された第１、第２導波路を有する第１半導体チップと、
   前記第１、第２導波路に光学的に接続され、前記第１、第２導波路と協働して共振器を構成する光回路を有する第２半導体チップとを備え、
   前記第１、第２導波路は、それぞれ２つ以上の表面電極を有し、
   前記第２半導体チップは、前記第１、第２導波路の前記表面電極に接合された複数の電極を有する、
   波長可変レーザ装置。
2. 前記第１半導体チップには、前記第１、第２導波路を進む光を反射させて前記第２半導体チップの前記光回路に結合させるためのミラーが設けられている、
   請求項１に記載の波長可変レーザ装置。
3. 前記第１、第２導波路は、それぞれ、光学利得領域、反射グレーティング領域および位相領域のうち少なくとも２つを含んでいる、
   請求項１または２に記載の波長可変レーザ装置。
4. 前記光回路は、前記第１、第２導波路に光学的に接続された第１、第２グレーティングカプラを有している、
   請求項１から３のいずれか１項に記載の波長可変レーザ装置。
5. 前記第１、第２グレーティングカプラは、グレーティング周期または結合係数を空間的に変調したことを特徴とする、
   請求項１から４のいずれか１項に記載の波長可変レーザ装置。
6. 前記光回路は、単一モード導波路を介して前記第１、第２グレーティングカプラに接続された光入出力ポートを有する多モード干渉カプラと、前記多モード干渉カプラに光学的に接続された光出力取り出し用の第３グレーティングカプラと、前記多モード干渉カプラの出力ポートと第３グレーティングカプラとの間に設けられたループミラーとを有する、
   請求項４または５に記載の波長可変レーザ装置。
7. 前記第１半導体チップは、化合物半導体から作られており、
   前記第２半導体チップは、シリコン系半導体から作られている、
   請求項１から６のいずれか１項に記載の波長可変レーザ装置。
8. 並列に配置された第１、第２導波路を有する第１半導体チップを準備するステップと、
   光回路を有する第２半導体チップを準備するステップとを含み、
   前記第１、第２導波路は、それぞれ２つ以上の表面電極を有し、
   前記第２半導体チップは、複数の電極を有し、
   前記第１、第２導波路の前記表面電極と前記第２半導体チップの前記複数の電極とをフリップチップボンディングにより接合することにより、前記第１、第２導波路と前記光回路とを光学的に接続して共振器を構成するステップをさらに含む、
   波長可変レーザ装置の製造方法。

Images