JP5728964B2 - 光半導体装置及びその製造方法 - Google Patents

光半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5728964B2
JP5728964B2 JP2011009566A JP2011009566A JP5728964B2 JP 5728964 B2 JP5728964 B2 JP 5728964B2 JP 2011009566 A JP2011009566 A JP 2011009566A JP 2011009566 A JP2011009566 A JP 2011009566A JP 5728964 B2 JP5728964 B2 JP 5728964B2
Authority
JP
Japan
Prior art keywords
layer
optical
semiconductor element
optical semiconductor
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011009566A
Other languages
English (en)
Other versions
JP2012151327A (ja
Inventor
田中　信介
信介 田中
関口　茂昭
茂昭 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011009566A priority Critical patent/JP5728964B2/ja
Publication of JP2012151327A publication Critical patent/JP2012151327A/ja
Application granted granted Critical
Publication of JP5728964B2 publication Critical patent/JP5728964B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光半導体素子を含む光半導体装置、及びその製造方法に関する。
シリコン（Ｓｉ）基板上に光回路を形成する技術が知られている。例えば、ＳＯＩ（Silicon on Insulator）基板上にサブμｍからμｍスケールの微細光導波路（Ｓｉ細線導波路）を形成し、その強い光閉じ込めと低い光吸収を利用して、小型且つ低損失な光回路を実現する。
Ｓｉ細線導波路を形成した素子（光半導体素子）では、Ｓｉ基板上での発光或いは光増幅機能の実現が課題となり得る。Ｓｉは、間接遷移型半導体であり、半導体レーザの基板材料に用いられるＧａＡｓ（ガリウムヒ素）やＩｎＰ（インジウムリン）等の直接遷移型の化合物半導体と異なり、バンド間遷移を利用した電流注入による強い発光が得られない。そのため、Ｓｉ基板上に光回路を形成した光半導体素子に、化合物半導体基板上に形成した、発光或いは光増幅機能を有する素子（化合物半導体素子（光半導体素子））を、ハイブリッド集積する技術が提案されている。ハイブリッド集積の方式として、近年、主に次のような２つの方式が提案されている。
まず第１の方式は、Ｓｉ基板上に形成したＳｉ細線導波路の端面に、化合物半導体基板上に形成した化合物半導体素子の光導波路を、光の伝播方向に縦列接続する方式である。この方式では、Ｓｉ細線導波路を形成したＳＯＩ基板に、下部のＳｉ基板を露出させたテラスを形成し、そのテラス底面に半田バンプを形成して、そこに化合物半導体素子をフリップチップ実装する。この際、Ｓｉ細線導波路と化合物半導体素子内の光導波路の水平方向の位置は、両素子に設けたアライメントマーカを用いて調整される。垂直方向の位置関係は、両素子の構造と半田バンプの設計によって調整される。
ハイブリッド集積の第２の方式は、貼り合わせ接合を用いた方式である。この方式では、Ｓｉ細線導波路の直上に、化合物半導体素子の光活性層を配置させ、Ｓｉ細線導波路内を伝播する光導波モード分布の一部を、化合物半導体素子の光活性層に染み出させ、発光或いは光増幅機能を実現している。Ｓｉ細線導波路と光活性層は、近接して配置され、より多くの光導波モードが光活性層に染み出すように構成される。そのため、光活性層の上下に配置されるクラッド層のうち、光活性層とＳｉ細線導波路の間に配置されるクラッド層は薄く形成される。光活性層への電流注入は、所定位置に設けた電極から、上下のクラッド層を介して行われる。
特開２００８−１９８９５７号公報 特表２００９−５４２０３３号公報
オプティクス・エクスプレス（OPTICS EXPRESS），２００９年８月，Ｖｏｌ．１７，Ｎｏ．１６，ｐｐ．１４０６３−１４０６８ アイ・イー・イー・イー・フォトニクス・テクノロジー・レターズ（IEEE PHOTONICS TECHNOLOGY LETTERS），２００７年２月，Ｖｏｌ．１９，Ｎｏ．４，ｐｐ．２３０−２３２
これまでのハイブリッド集積方式では、次のような問題点があった。
まず上記の第１の方式では、Ｓｉ細線導波路と化合物半導体素子内の光導波路間での光モード形状差が大きいために、両光導波路間で良好な光結合効率が得られない場合がある。更に、実装時の位置調整のトレランスが狭いにも関わらず、高さ方向の位置調整に困難が伴う場合がある。具体的には、Ｓｉ細線導波路がサブμｍサイズの光導波モードサイズであるのに対し、化合物半導体発光素子の光導波モードサイズは、例えば２μｍ以上と大きい。そのため、これらを光の伝播方向に直接結合した際には、３ｄＢ以上の結合損失が生じる場合があり、更に、最適な結合効率が得られる位置トレランスは±１μｍ以下と極めて小さい。第１の方式でのハイブリッド集積では、両素子の光導波路間における高い光結合効率とその充分な再現性に課題を有していた。
また、上記の第２の方式の場合、化合物半導体素子で大きな発光或いは光増幅効果を得るために、光活性層に数十〜百ｍＡ程度の電流が注入されるが、この電流が、薄くて高抵抗のクラッド層を通過する際に、熱を発生する。しかし、光活性層の上下方向が電極と熱抵抗の高いＳＯＩ基板のＢＯＸ層によって熱的に遮蔽されていると、クラッド層で発生した熱が効率的に外部に放熱されず、光活性層付近の温度が局所的に上昇し易い。第２の方式でのハイブリッド集積では、高温、大電流での動作が困難であるという課題を有していた。
本発明の一観点によれば、第１光半導体素子と第２光半導体素子を備える光半導体装置が提供される。ここで、前記第１光半導体素子は、半導体基板と、前記半導体基板上に絶縁層を介して設けられた第１光導波路層と、前記半導体基板の前記絶縁層及び前記第１光導波路層の側にあって、前記半導体基板が露出する凹部とを含む。前記第２光半導体素子は、第１クラッド層と、前記第１クラッド層上に設けられた光活性層と、前記第１クラッド層上に設けられ、前記光活性層と光学的に接続された第２光導波路層と、前記光活性層上に設けられた第２クラッド層と、前記第２光導波路層上に設けられ、前記第２クラッド層より薄い第３クラッド層とを含む。前記光半導体装置において、前記第２光半導体素子は、前記第２クラッド層が前記凹部に配置されて、前記半導体基板と熱的に接続され、且つ、前記第３クラッド層が前記第１光導波路層上に配置されて、前記第２光導波路層が前記第１光導波路層と光学的に接続される。前記第３クラッド層は、前記第１光導波路層と前記第２光導波路層との間隔が伝播光の波長以下となる厚みを有する。
開示の光半導体装置によれば、光半導体素子間の良好な光結合効率の実現が可能になる。また、光半導体素子で生じた熱を効率的に放熱することが可能になる。
光半導体装置の構成例を示す図である。 第１の実施の形態に係る光半導体装置の一例を示す図である。 第１の実施の形態に係る光半導体装置の第１形成工程の説明図である。 第１の実施の形態に係る光半導体装置の第２形成工程の説明図である。 第１の実施の形態に係る光半導体装置の第３形成工程の説明図である。 第１の実施の形態に係る光半導体装置の第４形成工程の説明図である。 第１の実施の形態に係る光半導体装置の第５形成工程の説明図である。 第１の実施の形態に係る光半導体装置の第６形成工程の説明図である。 第１の実施の形態に係る光半導体装置の第７形成工程の説明図である。 第１の実施の形態に係る光半導体装置の第８形成工程の説明図である。 第１の実施の形態に係る光半導体装置の別例を示す図である。 第２の実施の形態に係る光半導体装置の一例を示す図である。 第２の実施の形態に係る光半導体装置の第１形成工程の説明図である。 第２の実施の形態に係る光半導体装置の第２形成工程の説明図である。 第２の実施の形態に係る光半導体装置の第３形成工程の説明図である。 第２の実施の形態に係る光半導体装置の第４形成工程の説明図である。 第２の実施の形態に係る光半導体装置の第５形成工程の説明図である。 第２の実施の形態に係る光半導体装置の第６形成工程の説明図である。 第２の実施の形態に係る光半導体装置の第７形成工程の説明図である。 第３の実施の形態に係る光半導体装置の一例を示す図である。 導波モードの解析結果の一例を示す図である。
図１は光半導体装置の構成例を示す図である。尚、図１には、光半導体装置の一例の、光の伝播方向に沿った要部断面を、模式的に図示している。
図１に示す光半導体装置１は、第１光半導体素子１０及び第２光半導体素子２０を有している。
第１光半導体素子１０は、半導体基板１１上に絶縁層１２及び半導体層１３が設けられた基板１４を用いて形成されている。この基板１４の、半導体層１３の部分は、光導波路層１５として形成されている。基板１４には、絶縁層１２及び光導波路層１５が設けられている側に、半導体基板１１が底面に露出する凹部１６が設けられている。
第２光半導体素子２０は、光活性層２１が含まれる第１領域（光活性領域）ＡＲ１、及び光活性層２１に光学的に接続された光導波路層２２が含まれる第２領域（光パッシブ領域）ＡＲ２を有している。光導波路層２２は、光活性層２１を伝播する光の伝播方向に、光活性層２１と光学的に接続されるように、設けられている。
光活性領域ＡＲ１には、光活性層２１を挟んで上下に設けられたｐ型の第１クラッド層２３及びｎ型の第２クラッド層２４が設けられている。第１クラッド層２３の表面及び第２クラッド層２４の表面には、それぞれｐ側の第１電極２５及びｎ側の第２電極２６が設けられている。光活性層２１には、これら第１電極２５及び第２電極２６から、第１クラッド層２３及び第２クラッド層２４を介して、電流（電子、ホール）が注入されるようになっている。
光パッシブ領域ＡＲ２の光導波路層２２は、光活性領域ＡＲ１から延びる第１クラッド層２３と、光パッシブ領域ＡＲ２に設けられている第３クラッド層２７に挟まれて設けられている。第３クラッド層２７は、光活性領域ＡＲ１の第２クラッド層２４よりも薄くなるように設けられている。
第２光半導体素子２０は、その第２クラッド層２４が、第１光半導体素子１０の凹部１６に配置され、第２クラッド層２４よりも薄い第３クラッド層２７が、第１光半導体素子１０の光導波路層１５上に配置されるように、第１光半導体素子１０に集積される。
第１光半導体素子１０の凹部１６に配置された、第２光半導体素子２０の第２クラッド層２４は、凹部１６の底面に露出する半導体基板１１と熱的に接続される。ここでは一例として、第２クラッド層２４の表面に設けられた第２電極２６が、凹部１６の底面に設けられたバンプ１７（バンプ１７に接続される配線は図示を省略）に接続されている。これにより、第２光半導体素子２０は、バンプ１７によって第１光半導体素子１０と電気的に接続されると共に、バンプ１７を介して第１光半導体素子１０の半導体基板１１と熱的に接続される。
尚、第２クラッド層２４と半導体基板１１との熱的な接続は、上記のようなバンプ１７を用いた接続に限定されない。例えば、第２クラッド層２４と半導体基板１１の間に、必要に応じて凹部１６側に設ける配線の位置や第２電極２６の位置を変更して、導電材料や熱伝導性材料の層を設け、両者を熱的に接続するようにしてもよい。
第１光半導体素子１０の光導波路層１５上に配置される、第２光半導体素子２０の第３クラッド層２７は、例えば、光導波路層１５に直接貼り合わせ接合される。第３クラッド層２７は、光導波路層２２が光導波路層１５と光学的に接続されるような厚さとされる。より具体的には、第３クラッド層２７は、光導波路層２２と光導波路層１５の間で光導波モードの遷移が起こるような厚さとされる。例えば、第３クラッド層２７は、光導波路層２２と光導波路層１５が、光活性層２１から光導波路層２２へと伝播する光の波長以下の間隔となるような厚さとされる。
尚、第３クラッド層２７は、光導波路層１５に直接接合するほか、酸化物や有機物等の接合層を介して、光導波路層１５に間接に接合するようにしてもよい。このような場合にも、第３クラッド層２７は、接合層の厚さを考慮して、光導波路層２２と光導波路層１５が光学的に接続されるような厚さとされる。
上記のような構成を有する光半導体装置１において、光活性領域ＡＲ１及び光パッシブ領域ＡＲ２は、それらの間で充分に導波モードが整合するように設計される。それにより、光活性領域ＡＲ１及び光パッシブ領域ＡＲ２の接続部分での光損失を抑制することが可能になる。
第２光半導体素子２０は、光活性領域ＡＲ１の第２クラッド層２４が、第１光半導体素子１０の凹部１６に配置され、その凹部１６の底面の半導体基板１１と熱的に接続される。それにより、第２光半導体素子２０で発生した熱を、熱伝導性の良い半導体基板１１に効率的に伝熱し、光半導体装置１の外部へと放熱することが可能になる。
第２光半導体素子２０は、光パッシブ領域ＡＲ２の薄い第３クラッド層２７が、第１光半導体素子１０の光導波路層１５に貼り合わせ接合されて、第１光半導体素子１０に集積される。第２光半導体素子２０は、その光導波路層２２と、第１光半導体素子１０の光導波路層１５とが所定距離で対向配置される。これにより、光導波路層２２及び光導波路層１５を含む方向性結合器が形成される。
光導波路層２２及び光導波路層１５が対向配置されている部分の長さは、対象とする信号光に対して方向性結合器の結合長となるように設定される。例えば、光活性層２１及び光導波路層２２を伝播する信号光が、光導波路層２２と光導波路層１５の間の光結合効果を受けて徐々に光導波路層１５に遷移し、光導波路層２２の終端部で光導波路層１５に多くの光パワーが移行するような長さに設定される。
このような光遷移領域は、積層方向については、半導体層の高精度の成膜や加工による層厚制御によって、また、水平方向については、高精度な位置決めを行う貼り合わせやその後の加工によって、高い構造制御性と再現性を実現することが可能である。そのため、光半導体装置１では、第１光半導体素子１０と第２光半導体素子２０の間の高効率な光結合を、高い再現性をもって実現することが可能になる。
また、第２光半導体素子２０の光活性領域ＡＲ１では、充分な厚さを持つ第１クラッド層２３及び第２クラッド層２４から光活性層２１への電流注入が行われ、発光や信号光強度の増幅効果が得られる。そのため、第１クラッド層２３及び第２クラッド層２４の電気抵抗を小さくでき、発熱を抑制することが可能になる。更に、上記のように、第２光半導体素子２０側で発生した熱は、第１光半導体素子１０の半導体基板１１へと効率的に放熱することが可能である。
以下、光半導体装置について、より詳細に説明する。
まず、第１の実施の形態について説明する。
図２は第１の実施の形態に係る光半導体装置の一例を示す図である。尚、図２には、第１の実施の形態に係る光半導体装置の一例の、光の伝播方向に沿った要部断面を、模式的に図示している。
図２に示す光半導体装置１ａは、集積された第１光半導体素子１０ａ及び第２光半導体素子２０ａを有している。
第１光半導体素子１０ａは、シリコン（Ｓｉ）基板１１ａ上に酸化シリコン（ＳｉＯ2）等のＢＯＸ層１２ａとＳｉ層１３ａを含むＳＯＩ基板１４ａを用いて形成され、Ｓｉ層１３ａの部分に、Ｓｉ細線導波路層１５ａ（リブ光導波路層若しくはチャネル光導波路層）が形成されている。Ｓｉ細線導波路層１５ａは、例えば、光の伝播方向に等幅で延在するような平面形状で形成される。ＳＯＩ基板１４ａには、Ｓｉ細線導波路層１５ａを分断するように、凹部１６ａが形成されている。凹部１６ａの底面には、Ｓｉ基板１１ａが露出する。
ここで、ＢＯＸ層１２ａは、例えば、厚さ２μｍとすることができ、Ｓｉ層１３ａは、例えば、厚さ７００ｎｍとすることができる。Ｓｉ細線導波路層１５ａは、例えば、高さ６００ｎｍ、幅６００ｎｍのリブ光導波路層とすることができる。凹部１６ａは、例えば、光伝播方向の長さを７００μｍ、深さを７μｍとすることができる。
第２光半導体素子２０ａは、光活性層２１ａを含む光活性領域ＡＲ１ａの両側に、光導波路層２２ａを含む光パッシブ領域ＡＲ２ａが設けられた構造を有している。光活性層２１ａ及び光導波路層２２ａは、ｐ型ＩｎＰクラッド層２３ａの表面に設けられている。
光活性層２１ａは、例えば、厚さ１５０ｎｍ、組成波長１．５５μｍのガリウムインジウムヒ素リン（ＧａＩｎＡｓＰ）光活性層とされ、光導波路層２２ａは、例えば、厚さ２００ｎｍ、組成波長１．３３μｍのＧａＩｎＡｓＰ光導波路層とされる。光活性層２１ａ及び光導波路層２２ａは、例えば、光の伝播方向に等幅で延在するような平面形状で形成される。光活性層２１ａを含む光活性領域ＡＲ１ａは、例えば、その長さが６８０μｍとなるように形成され、光導波路層２２ａを含む光パッシブ領域ＡＲ２ａは、例えば、Ｓｉ細線導波路層１５ａと対向する部分の長さが１５μｍとなるように形成される。
光活性層２１ａと光導波路層２２ａとは、例えば、バットジョイント接合される。光活性層２１ａのｐ型ＩｎＰクラッド層２３ａ側と反対の表面には、ｎ型ＩｎＰクラッド層２４ａが形成されている。光導波路層２２ａのｐ型ＩｎＰクラッド層２３ａ側と反対の表面には、ｎ型ＩｎＰクラッド層２４ａよりも薄く、ｎ型ＩｎＰクラッド層２７ａが形成されている。ｎ型ＩｎＰクラッド層２７ａは、伝播光の波長以下、例えば、厚さ１００ｎｍとされ、光活性層２１ａと光導波路層２２ａとのバットジョイント接合部から約２μｍ離れた領域から外側に形成される。
光活性領域ＡＲ１ａのｐ型ＩｎＰクラッド層２３ａの表面には、ｐ型ガリウムインジウムヒ素（ＧａＩｎＡｓ）コンタクト層２８ａを介して、ｐ側電極２５ａが形成される。光活性領域ＡＲ１ａのｎ型ＩｎＰクラッド層２４ａの表面には、ｎ型ＩｎＰコンタクト層２９ａを介して、ｎ側電極２６ａが形成されている。
第２光半導体素子２０ａは、光活性領域ＡＲ２ａのｎ型ＩｎＰクラッド層２４ａ及びｎ側電極２６ａが、第１光半導体素子１０ａの凹部１６ａに配置されるように、第１光半導体素子１０ａに集積される。且つ、第２光半導体素子２０ａは、光パッシブ領域ＡＲ２ａの薄いｎ型ＩｎＰクラッド層２７ａが、第１光半導体素子１０ａのＳｉ細線導波路層１５ａ上に配置されるように、集積される。
凹部１６ａに配置されるｎ側電極２６ａは、その凹部１６ａの底面に設けられたバンプ１７ａに電気的に接続されている。これにより、第２光半導体素子２０ａは、第１光半導体素子１０ａに、電気的及び熱的に接続されている。Ｓｉ細線導波路層１５ａ上に配置されるｎ型ＩｎＰクラッド層２７ａは、Ｓｉ細線導波路層１５ａに直接貼り合わせ接合されている。
第１光半導体素子１０ａは、光回路素子であり、第２光半導体素子２０ａは、化合物半導体素子であって、これらが集積された光半導体装置１ａは、半導体光増幅器として機能する。光半導体装置１ａでは、例えば、図２に示すように、まず凹部１６ａを挟んだ一方側（図２の左側）のＳｉ細線導波路層１５ａを伝播する光が、その上にある一方側（図２の左側）の光導波路層２２ａに徐々に遷移していく。これにより、Ｓｉ細線導波路層１５ａ（図２の左側）を伝播する光の多くが、光導波路層２２ａ（図２の左側）に遷移する。このようにして光導波路層２２ａ（図２の左側）に遷移した光は、光活性層２１ａで増幅され、もう一方側（図２の右側）の光導波路層２２ａへと伝播され、その下にあるもう一方（図２の右側）のＳｉ細線導波路層１５ａに徐々に遷移していく。これにより、光活性層２１ａで増幅され、光導波路層２２ａ（図２の右側）を伝播する光の多くが、Ｓｉ細線導波路層１５ａ（図２の右側）に遷移する。
光半導体装置１ａによれば、第１光半導体素子１０ａと第２光半導体素子２０ａの間の良好な光結合効率の実現が可能になる。また、第２光半導体素子２０ａで生じた熱を効率的に放熱することができ、充分な増幅効果を発現させることが可能になる。
続いて、第１の実施の形態に係る光半導体装置１ａの形成方法を、図３〜図１０を参照して説明する。
まず、第２光半導体素子２０ａ（化合物半導体素子）の形成方法の一例について説明する。
図３は第１の実施の形態に係る光半導体装置の第１形成工程の説明図である。尚、図３（Ａ），（Ｂ），（Ｃ）には、第１形成工程の要部断面の一例を模式的に図示している。
第２光半導体素子２０ａが含む半導体層は、ＭＯＶＰＥ(Metal Organic Vapor Phase Epitaxy)法を用いた結晶成長により、形成することができる。
図３（Ａ）に示すように、ｐ型ＩｎＰ基板３１ａ上に、ｐ型ＧａＩｎＡｓコンタクト層２８ａを、例えば厚さ２００ｎｍで形成し、その上に、ｐ型ＩｎＰクラッド層２３ａを、例えば厚さ１．５μｍで形成する。このｐ型ＩｎＰクラッド層２３ａ上に、ＧａＩｎＡｓＰの光活性層２１ａを、例えば、組成波長１．５５μｍ、伸張歪量−０．３％、厚さ１５０ｎｍで形成する。更に、光活性層２１ａの上に、ｎ型ＩｎＰクラッド層の一部となるｎ型ＩｎＰ層３２ａを、例えば厚さ２００ｎｍで形成する。
次いで、図３（Ｂ）に示すように、第２光半導体素子２０ａの上記光活性領域ＡＲ１ａとなる部分に、ＳｉＯ2等のマスク１０００をフォトリソグラフィで形成する。そして、マスク１０００で被覆されていない、上記光パッシブ領域ＡＲ２ａとなる部分のｎ型ＩｎＰ層３２ａ及び光活性層２１ａを、ウェットエッチングにより除去する。尚、このウェットエッチングの際には、必要に応じ、更に光活性層２１ａ下のｐ型ＩｎＰクラッド層２３ａの一部を除去するようにしてもよい。
次いで、図３（Ｃ）に示すように、マスク１０００を残したまま、バットジョイント成長法により、ＧａＩｎＡｓＰの光導波路層２２ａを、例えば、組成波長１．３μｍ、厚さ２００ｎｍで形成する。更に、バットジョイント成長法により、光導波路層２２ａ上に、ｎ型ＩｎＰクラッド層の一部となるｎ型ＩｎＰ層３３ａを、例えば厚さ２００ｎｍで形成する。
尚、光導波路層２２ａは、ここでは光活性層２１ａに比べて屈折率が低くなるように形成される。このように屈折率差のある光活性層２１ａと光導波路層２２ａを同じ層厚で形成すると、光活性層２１ａと光導波路層２２ａの間を光が伝播する際、その屈折率差に起因した損失が発生し得る。光導波路層２２ａを光活性層２１ａよりも厚く形成しておくと、そのような屈折率差に起因した損失を抑えることが可能になる。
図４は第１の実施の形態に係る光半導体装置の第２形成工程の説明図である。尚、図４（Ａ）には、第２形成工程の要部断面の一例を模式的に図示し、図４（Ｂ）には、図４（Ａ)のＸ１−Ｘ１位置の断面の一例を模式的に図示し、図４（Ｃ）には、図４（Ａ）のＸ２−Ｘ２位置の断面の一例を模式的に図示している。
図３に示したようにバットジョイント成長を行った後は、マスク１０００を除去し、ｎ型ＩｎＰ層３２ａ，３３ａの上に更に、ｎ型ＩｎＰ層を、例えば厚さ２．０μｍで形成する。これにより、図４（Ａ）に示すように、光活性層２１ａ及び光導波路層２２ａを覆い、ｎ型ＩｎＰクラッド層となるｎ型ＩｎＰ層３４ａ（上記のｎ型ＩｎＰ層３２ａ，３３ａを含む）を形成する。そして、このようなｎ型ＩｎＰ層３４ａの上に、ｎ型ＩｎＰコンタクト層２９ａを、例えば、厚さ２００ｎｍで形成する。
その後、図４（Ａ），（Ｂ），（Ｃ）に示すように、ｎ型ＩｎＰコンタクト層２９ａの表面に、ＳｉＯ2等のマスク１０１０を用いて導波路形状をパターニングし、これをマスクとしたドライエッチングによってメサ構造を形成する。メサ構造は、光活性領域ＡＲ１ａとなる部分、及び光パッシブ領域ＡＲ２ａとなる部分の双方に跨って、例えば、高さ３．０μｍ、幅１．５μｍで形成する。光活性領域ＡＲ１ａとなる部分には、図４（Ｂ）に示すような、光活性層２１ａを含むメサ構造が形成され、光パッシブ領域ＡＲ２ａとなる部分には、図４（Ｃ）に示すような、光導波路層２２ａを含むメサ構造が形成される。
図５は第１の実施の形態に係る光半導体装置の第３形成工程の説明図である。尚、図５（Ａ）には、第３形成工程の要部平面の一例を模式的に図示し、図５（Ｂ）には、図５（Ａ)のＸ３−Ｘ３位置の断面の一例を模式的に図示し、図５（Ｃ）には、図５（Ａ）のＸ４−Ｘ４位置の断面の一例を模式的に図示している。また、便宜上、図５（Ａ）では、一部要素の平面レイアウトをずらして図示している。
図４に示したようにメサ構造の形成を行った後は、マスク１０１０を残しまたまま、そのメサ構造の両脇に半絶縁性ＩｎＰ埋め込み層３０ａを形成して、埋め込みヘテロ構造による電流狭窄構造を形成する。その後、マスク１０１０を除去し、光活性層２１ａが含まれる領域のｎ型ＩｎＰコンタクト層２９ａ上に、例えば、金（Ａｕ）／ゲルマニウム（Ｇｅ）／Ａｕの積層構造を有する、ｎ側電極２６ａを形成する。これにより、図５（Ａ），（Ｂ），（Ｃ）に示したような構造を得る。
図６は第１の実施の形態に係る光半導体装置の第４形成工程の説明図である。尚、図６（Ａ）には、第４形成工程の要部平面の一例を模式的に図示し、図６（Ｂ）には、図６（Ａ)のＸ５−Ｘ５位置の断面の一例を模式的に図示し、図６（Ｃ）には、図６（Ａ）のＸ６−Ｘ６位置の断面の一例を模式的に図示している。また、便宜上、図６（Ａ）では、一部要素の平面レイアウトをずらして図示している。
ｎ側電極２６ａの形成まで行った後は、図５（Ａ)に鎖線Ｙ１で囲った領域にＳｉＯ2等のマスクを形成し、その周りのｎ型ＩｎＰコンタクト層２９ａ、半絶縁性ＩｎＰ埋め込み層３０ａ、ｎ型ＩｎＰ層３４ａの一部を、ドライエッチングにより除去する。このドライエッチングは、例えば、光導波路層２２ａの上面から１００ｎｍのｎ型ＩｎＰ層３４ａが残る深さまで、行う。
尚、ｎ型ＩｎＰ層３４ａのうち、光活性層２１ａ上の部分が、上記図２に示したｎ型ＩｎＰクラッド層２４ａに相当し、上記ドライエッチング後に残る光導波路層２２ａ上の部分が、上記図２に示したｎ型ＩｎＰクラッド層２７ａに相当する。
また、図６（Ａ）に示したように、素子上面の適当な箇所には、第１光半導体素子１０ａへの実装時に用いる、アライメントマーカ４１を形成する。尚、アライメントマーカ４１は、上記図５の工程において形成してもよい。
最後に完成した半導体素子２０ａのウエハを劈開によりチップ化して完成となる。ここで光半導体素子２０ａの両端面には、素子端面で生じる反射による悪影響を抑制するために、反射防止膜を形成してもよい。具体的には、両側の光パッシブ領域ＡＲ２ａの端面それぞれに誘電体多層膜からなる反射防止膜を蒸着する。
以上、図３〜図６に示したような工程により、化合物半導体素子である第２光半導体素子２０ａの基本構造が形成される。
続いて、光回路素子である第１光半導体素子１０ａの形成方法について説明する。
図７は第１の実施の形態に係る光半導体装置の第５形成工程の説明図である。尚、図７（Ａ）には、第５形成工程の要部断面の一例を模式的に図示し、図７（Ｂ）には、図７（Ａ）のＸ７−Ｘ７位置の断面の一例を模式的に図示している。
まず、ＳＯＩ基板１４ａ上に、フォトリソグラフィ又はＥＢ（電子ビーム）露光技術を利用して、ＳｉＯ2等のマスク１０３０を用いたＳｉ細線導波路パターンを形成する。これをマスクとして、ドライエッチングで周囲のＳｉ層１３ａを除去し、例えば、高さ６００ｎｍ、幅６００ｎｍのＳｉ細線導波路層１５ａを形成する。
尚、Ｓｉ細線導波路層１５ａの側面から約２μｍ以上離れ、光導波モードが染み出さない領域には、図７（Ａ）のように、Ｓｉ層１３ａを残し、後の貼り合わせ工程で強度を確保するためのトレンチ構造１３ａ１を形成してもよい。
図８は第１の実施の形態に係る光半導体装置の第６形成工程の説明図である。尚、図８（Ａ）には、第６形成工程の要部平面の一例を模式的に図示し、図８（Ｂ）には、図８（Ａ）のＸ８−Ｘ８位置の断面の一例を模式的に図示している。
Ｓｉ細線導波路層１５ａの形成後は、それを分断するように凹部１６ａを形成する。その際は、まず、ＳｉＯ2等のマスク１０４０で、凹部１６ａの形成領域以外の領域を保護する。その後、六フッ化硫黄（ＳＦ6)及び四フッ化炭素（ＣＦ4）等の反応性ガスを用いたドライエッチングにより、Ｓｉ層１３ａ及びＢＯＸ層１２ａを貫通し、Ｓｉ基板１１ａに達する、例えば、長さ７００μｍ、深さ７μｍの凹部１６ａを形成する。
凹部１６ａの形成後は、その底面に、図示しない配線（電極ライン）、及び配線上に設けるバンプ１７ａを形成する。配線は、例えば、チタンニッケル金（ＴｉＮｉＡｕ）を用いて形成し、バンプ１７ａとしては、例えば、金スズ（ＡｕＳｎ）半田バンプを形成する。配線及びバンプ１７ａの厚さは、例えば、３μｍとする。
また、図８（Ａ）に示したように、素子上面の適当な箇所には、第２光半導体素子２０ａの実装時に用いる、アライメントマーカ４２を形成する。
以上、図７及び図８に示したような工程により、光回路素子である第１光半導体素子１０ａが形成される。
続いて、上記のようにして形成される各光半導体素子の集積（実装）方法について説明する。
図９は第１の実施の形態に係る光半導体装置の第７形成工程の説明図である。尚、図９（Ａ）には、第７形成工程の要部平面の一例を模式的に図示し、図９（Ｂ）には、図９（Ａ）のＸ９−Ｘ９位置の断面の一例を模式的に図示している。
ここでは、第２光半導体素子２０ａのｎ型ＩｎＰクラッド層２７ａを、第１光半導体素子１０ａのＳｉ細線導波路層１５ａに直接貼り合わせて接合する場合を例にする。
この場合、まず、第１光半導体素子１０ａ及び第２光半導体素子２０ａの貼り合わせ面を充分に洗浄した後、酸素プラズマ等で表面を活性化させる。そして、第２光半導体素子２０ａのｎ型ＩｎＰクラッド層２４ａ及びｎ側電極２６ａを、第１光半導体素子１０ａの凹部１６ａに配置し、ｎ型ＩｎＰクラッド層２７ａを、Ｓｉ細線導波路層１５ａ上に配置する。ｎ型ＩｎＰクラッド層２７ａとＳｉ細線導波路層１５ａを貼り合わせ、その状態を、数時間、高温高圧下で保持することで、充分な貼り合わせ強度と隙間のない貼り合わせ界面を得ることができる。また、ｎ側電極２６ａは、凹部１６ａの底面のバンプ１７ａに接続される。
第１光半導体素子１０ａのＳｉ細線導波路層１５ａと、第２光半導体素子２０ａの光導波路層２２ａの位置は、予め形成しておいたアライメントマーカ４１，４２の合わせ込みによって、サブμｍオーダの精度をもって位置決めすることができる。尚、アライメントマーカ４１，４２の合わせ込みは、例えば、第１光半導体素子１０及び第２光半導体素子２０ａを透過する赤外線を用いたカメラでアライメントマーカ４１，４２を観察して行う方法や、貼り合わせ面をカメラで直接観察して行う方法等がある。
尚、ここでは、ｎ型ＩｎＰクラッド層２７ａとＳｉ細線導波路層１５ａを直接貼り合わせて接合する場合を例示した。このほか、Ｓｉ細線導波路層１５ａの表面に、熱酸化等で表面酸化膜を形成したり、有機物層を形成したりして、それらを介して、ｎ型ＩｎＰクラッド層２７ａを貼り合わせるようにしてもよい。
図１０は第１の実施の形態に係る光半導体装置の第８形成工程の説明図である。尚、図１０には、上記図９（Ｂ）に続く第８形成工程の要部断面の一例を模式的に図示している。
上記のようにして第１光半導体素子１０ａに第２光半導体素子２０ａを集積した後は、第２光半導体素子２０ａの形状の調整、ｐ側電極２５ａの形成等を行う。
まず、第２光半導体素子２０ａ以外の領域をレジスト等で保護した後、ウェットエッチングにより、図９に示した、ｐ型ＧａＩｎＡｓコンタクト層２８ａより上のｐ型ＩｎＰ基板３１ａを除去する。次いで、光パッシブ領域ＡＲ２ａとなる部分の先端部について、ｐ型ＧａＩｎＡｓコンタクト層２８ａから光導波路層２２ａを、ウェットエッチングとドライエッチングを併用して除去する。この除去により、光導波路層２２ａがＳｉ細線導波路層１５ａと近接して方向性結合器が形成される領域の長さが、所望の値、例えば１５μｍになるように、調整する。その後、光活性層２１ａが設けられている領域のｐ型ＧａＩｎＡｓコンタクト層２８ａ上に、例えば、チタン白金金（ＴｉＰｔＡｕ）のｐ側電極２５ａを形成する。これにより、図１０に示したような構造の光半導体装置１ａが得られる。光半導体装置１ａでは、ｐ側電極２５ａと、凹部１６ａの底面においてｎ側電極２６ａと接続されたバンプ１７ａから延びる配線（図示せず）を介して、光活性層２１ａへの電流注入が行われる。
以上述べたような工程により、第１の実施の形態に係る光半導体装置１ａが形成される。
尚、以上の説明では、第２光半導体素子２０ａの光導波路層２２ａ、及び第１光半導体素子１０ａのＳｉ細線導波路層１５ａを、いずれも、光の伝播方向に等幅で延在する平面形状とする場合を例示した。このほか、光導波路層２２ａ及びＳｉ細線導波路層１５ａは、テーパ状の平面形状となるように形成することも可能である。
図１１は第１の実施の形態に係る光半導体装置の別例を示す図である。尚、図１１には、光半導体装置に含まれる光導波路の平面レイアウトを模式的に図示している。
図１１に示すように、光導波路層２２ａ（実線で図示）については、光活性層２１ａから離れる方向に徐々に幅が狭くなるようなテーパ形状とすることができる。また、図１１に示すように、Ｓｉ細線導波路１５ａ（実線及び点線で図示）については、凹部１６ａに近付く方向に徐々に幅が狭くなるようなテーパ形状とすることができる。光導波路層２２ａ及びＳｉ細線導波路層１５ａの両方を、この図１１に示したようなテーパ形状とすることができるほか、いずれか一方にのみ、この図１１に示したようなテーパ形状を適用することもできる。
このようなテーパ形状は、光導波路層２２ａの場合には、上記図４で述べたようなメサ構造の形成時に、マスク１０１０の平面形状をテーパ形状に変更することで、形成することが可能である。また、Ｓｉ細線導波路層１５ａの場合には、上記図７で述べたようなＳｉ細線導波路パターンの形成時に、マスク１０３０の平面形状をテーパ形状に変更することで、形成することが可能である。
光導波路層２２ａとＳｉ細線導波路層１５ａの両方、或いはいずれか一方に、このようなテーパ形状を適用することにより、光導波路層２２ａとＳｉ細線導波路層１５ａの間での光の結合効率を高めることが可能になる。
次に、第２の実施の形態について説明する。
図１２は第２の実施の形態に係る光半導体装置の一例を示す図である。尚、図１２には、第２の実施の形態に係る光半導体装置の一例の、光の伝播方向に沿った要部断面を、模式的に図示している。
図１２に示す光半導体装置１ｂは、光回路素子である第１光半導体素子１０ｂに、レーザ発振する化合物半導体素子である第２光半導体素子２０ｂが集積された構造を有している。
第１光半導体素子１０ｂは、Ｓｉ基板１１ｂ上にＢＯＸ層１２ｂとＳｉ層１３ｂを含むＳＯＩ基板１４ｂを用いて形成され、Ｓｉ層１３ｂの部分に、Ｓｉ細線導波路層１５ｂが形成されている。ＳＯＩ基板１４ｂには、ＢＯＸ層１２ｂ及びＳｉ細線導波路層１５ｂが設けられている側に、Ｓｉ基板１１ｂが底面に露出する凹部１６ｂ（テラス）が形成されている。
第２光半導体素子２０ｂは、レーザ共振器となる光活性領域ＡＲ１ｂと、その片側に設けられた光パッシブ領域ＡＲ２ｂを含む。光活性領域ＡＲ１ｂは、ｐ型ＩｎＰクラッド層２３ｂ、光導波路層２２ｂ、光活性層２１ｂ、及びｎ型ＩｎＰクラッド層２４ｂの積層構造を有している。ｎ型ＩｎＰクラッド層２４ｂ内には、光活性層２１ｂと並設されるように、回折格子層３０ｂが設けられている。光パッシブ領域ＡＲ２ｂは、ｐ型ＩｎＰクラッド層２３ｂ、光導波路層２２ｂ、及びｎ型ＩｎＰクラッド層２７ｂの積層構造を有している。光パッシブ領域ＡＲ２ｂのｎ型ＩｎＰクラッド層２７ｂは、光活性領域ＡＲ１ｂのｎ型ＩｎＰクラッド層２４ｂよりも薄くなるように設けられている。
光活性領域ＡＲ１ｂのｐ型ＩｎＰクラッド層２３ｂの表面には、ｐ型ＧａＩｎＡｓコンタクト層２８ｂを介して、ｐ側電極２５ｂが形成されている。光活性領域ＡＲ１ｂのｎ型ＩｎＰクラッド層２４ｂの表面には、ｎ型ＩｎＰコンタクト層２９ｂを介して、ｎ側電極２６ｂが形成されている。
第２光半導体素子２０ｂは、光活性領域ＡＲ１ｂのｎ型ＩｎＰクラッド層２４ｂ等が凹部１６ｂに配置され、光パッシブ領域ＡＲ２ｂの薄いｎ型ＩｎＰクラッド層２７ｂがＳｉ細線導波路層１５ｂ上に配置されるように、集積される。凹部１６ｂに配置されるｎ側電極２６ｂは、その凹部１６ｂの底面に形成されたバンプ１７ｂを介して第１光半導体素子１０ｂに電気的及び熱的に接続されている。Ｓｉ細線導波路層１５ｂ上に配置されるｎ型ＩｎＰクラッド層２７ｂは、Ｓｉ細線導波路層１５ｂの表面酸化膜１５ｂ１に貼り合わせ接合されている。
第２光半導体素子２０ｂでは、光活性領域ＡＲ１ｂの回折格子層３０ｂで生じる光共振効果により、レーザ発振が生じる。即ち、第２光半導体素子２０ｂは、その内部に、光活性層２１ｂの光利得を用いてレーザ発振を行う光共振器構造を備えている。発振したレーザ光は、主に光パッシブ領域ＡＲ２ｂに出力される。光パッシブ領域ＡＲ２ｂでは、光導波路層２２ｂとＳｉ細線導波路層１５ｂで方向性結合器が形成されているため、効率的にレーザ光がＳｉ細線導波路層１５ｂに遷移して取り出される。
続いて、第２の実施の形態に係る光半導体装置１ｂの形成方法を、図１３〜図１９を参照して説明する。
まず、第２光半導体素子２０ｂ（化合物半導体素子）の基本構造の形成方法について説明する。
図１３は第２の実施の形態に係る光半導体装置の第１形成工程の説明図である。尚、図１３（Ａ），（Ｂ），（Ｃ）には、第１形成工程の要部断面の一例を模式的に図示している。
第２光半導体素子２０ｂが含む半導体層は、ＭＯＶＰＥ法を用いた結晶成長により、形成することができる。
図１３（Ａ）に示すように、ｐ型ＩｎＰ基板３１ｂ上に、ｐ型ＧａＩｎＡｓコンタクト層２８ｂを、例えば厚さ２００ｎｍで形成し、その上に、ｐ型ＩｎＰクラッド層２３ｂを、例えば厚さ１．５μｍで形成する。このｐ型ＩｎＰクラッド層２３ｂ上に、ＧａＩｎＡｓＰの光導波路層２２ｂを、例えば、組成波長１．３μｍ、厚さ２００ｎｍで形成し、その上に、ＧａＩｎＡｓＰの光活性層２１ｂを、例えば、組成波長１．５５μｍ、厚さ１００ｎｍで形成する。更に、光活性層２１ｂの上に、ｎ型ＩｎＰクラッド層の一部となるｎ型ＩｎＰ層３２ｂを、例えば厚さ５０ｎｍで形成し、その上に、ｉ型ＧａＩｎＡｓＰの回折格子層３０ｂを、例えば、組成波長１．１μｍ、厚さ６０ｎｍで形成する。ここで、回折格子層３０ｂの形成には、ＥＢ露光による回折格子パターンの形成と、ドライエッチングによる回折格子の形成、更にｎ型ＩｎＰ層による回折格子の埋め込み工程が含まれる。回折格子層３０ｂの上には、ｎ型ＩｎＰクラッド層の一部となるｎ型ＩｎＰ層３３ｂを、例えば厚さ２００ｎｍで形成する。
次いで、図１３（Ｂ）に示すように、光活性領域ＡＲ１ｂとなる部分にＳｉＯ2等のマスク２０００を形成し、光パッシブ領域ＡＲ２ｂとなる部分の光導波路層２２ｂより上の層を、ドライエッチングとウェットエッチングの併用により除去する。
次いで、図１３（Ｃ）に示すように、マスク２０００を残したまま、バットジョイント成長法により、ｎ型ＩｎＰ層３４ｂ、ＧａＩｎＡｓＰエッチストップ層３５ｂ、ｎ型ＩｎＰ層３６ｂを順に形成する。ここで、ｎ型ＩｎＰ層３４ｂは、例えば、厚さ１００ｎｍで形成し、ＧａＩｎＡｓＰエッチストップ層３５ｂは、例えば、組成波長１．１μｍ、厚さ２０ｎｍで形成し、ｎ型ＩｎＰ層３６ｂは、例えば、厚さ２９０ｎｍで形成する。
図１４は第２の実施の形態に係る光半導体装置の第２形成工程の説明図である。尚、図１４（Ａ）には、第２形成工程の要部断面の一例を模式的に図示し、図１４（Ｂ）には、図１４（Ａ)のＸ１１−Ｘ１１位置の断面の一例を模式的に図示し、図１４（Ｃ）には、図１４（Ａ）のＸ１２−Ｘ１２位置の断面の一例を模式的に図示している。
図１３に示したようにバットジョイント成長を行った後は、マスク２０００を除去し、ｎ型ＩｎＰ層３３ｂ，３６ｂの上に更に、ｎ型ＩｎＰ層を、例えば厚さ２．０μｍで形成する。これにより、図１４（Ａ）に示すように、光活性層２１ｂ及び光導波路層２２ｂの上側に、ｎ型ＩｎＰクラッド層となるｎ型ＩｎＰ層３７ｂ（上記のｎ型ＩｎＰ層３２ｂ〜３４ｂ，３６ｂを含む）を形成する。そして、このようなｎ型ＩｎＰ層３７ｂの上に、ｎ型ＩｎＰコンタクト層２９ｂを、例えば、厚さ２００ｎｍで形成する。
図１５は第２の実施の形態に係る光半導体装置の第３形成工程の説明図である。尚、図１５（Ａ）には、第３形成工程の要部平面の一例を模式的に図示し、図１５（Ｂ）には、図１５（Ａ)のＸ１３−Ｘ１３位置の断面の一例を模式的に図示し、図１５（Ｃ）には、図１５（Ａ）のＸ１４−Ｘ１４位置の断面の一例を模式的に図示している。また、便宜上、図１５（Ａ）では、一部要素の平面レイアウトをずらして図示している。
図１４に示したようにｎ型ＩｎＰ層３７ｂ及びｎ型ＩｎＰコンタクト層２９ｂの形成を行った後は、光活性領域ＡＲ１ｂとなる部分のｎ型ＩｎＰコンタクト層２９ｂ上に、例えば、Ａｕ／Ｇｅ／Ａｕの積層構造を有する、ｎ側電極２６ｂを形成する。
図１６は第２の実施の形態に係る光半導体装置の第４形成工程の説明図である。尚、図１６（Ａ）には、第４形成工程の要部平面の一例を模式的に図示し、図１６（Ｂ）には、図１６（Ａ)のＸ１５−Ｘ１５位置の断面の一例を模式的に図示し、図１６（Ｃ）には、図１６（Ａ）のＸ１６−Ｘ１６位置の断面の一例を模式的に図示している。また、便宜上、図１６（Ａ）では、一部要素の平面レイアウトをずらして図示している。
図１５に示したようにｎ側電極２６ｂの形成を行った後は、図１５（Ａ)に鎖線Ｙ２で囲った領域にＳｉＯ2等のマスクを形成する。そして、そのマスクで覆われていない部分のｎ型ＩｎＰコンタクト層２９ｂ及びｎ型ＩｎＰ層３７ｂを選択的ウェットエッチングで除去し、更に、ＧａＩｎＡｓＰエッチストップ層３５ｂも別種のエッチャントによる選択的ウェットエッチングで除去する。これにより、図１６（Ａ），（Ｃ）に示すように、光導波路層２２ｂ直上のｎ型ＩｎＰ層３７ｂを露出させる。
尚、ｎ型ＩｎＰ層３７ｂのうち、光活性層２１ｂ上の部分が、上記図１２に示したｎ型ＩｎＰクラッド層２４ｂに相当し、上記ウェットエッチング後に残る光導波路層２２ｂ上の部分が、上記図１２に示したｎ型ＩｎＰクラッド層２７ｂに相当する。
また、図１６（Ａ）に示したように、素子上面の適当な箇所に、第１光半導体素子１０ｂへの実装時に用いる、アライメントマーカ４１を形成する。尚、アライメントマーカ４１は、上記図１５の工程において形成してもよい。
最後に完成した半導体素子２０ｂのウエハを劈開によりチップ化して完成となる。ここで光半導体素子２０ｂの両端面には、レーザ発振特性を向上させるために、反射防止膜を形成してもよい。具体的には、光活性領域ＡＲ１ｂ側の端面と、光パッシブ領域ＡＲ２ｂ側の端面それぞれに誘電体多層膜からなる反射防止膜を蒸着する。
以上、図１３〜図１６に示したような工程により、化合物半導体素子である第２光半導体素子２０ｂの基本構造が形成される。
続いて、光回路素子である第１光半導体素子１０ｂの形成方法について説明する。
図１７は第２の実施の形態に係る光半導体装置の第５形成工程の説明図である。尚、図１７（Ａ）には、第５形成工程の要部平面の一例を模式的に図示し、図１７（Ｂ）には、図１７（Ａ）のＸ１７−Ｘ１７位置の断面の一例を模式的に図示している。また、便宜上、図１７（Ａ）では、一部要素の平面レイアウトをずらして図示している。
第１光半導体素子１０ｂは、上記図７及び図８に示したのと同様にして形成することができる。
即ち、ＳＯＩ基板１４ｂのＳｉ層１３ｂに、Ｓｉ細線導波路層１５ｂ及びトレンチ構造１３ｂ１を形成した後、Ｓｉ基板１１ｂに達する、例えば、深さ７μｍのテラス状の凹部１６ｂを形成する。第２の実施の形態に係る光半導体装置１ｂでは、第２光半導体素子２０ｂで発生したレーザ光が片側端面からＳｉ細線導波路層１５ｂに取り出される。そのため、第１光半導体素子１０ｂでは、このようにＳｉ細線導波路層１５ｂが形成される部分から一方側に張り出すようにテラス状の凹部１６ｂが設けられる。
凹部１６ｂの形成後は、Ｓｉ細線導波路層１５ｂを露出させた状態で、熱酸化を行い、Ｓｉ細線導波路層１５ｂの表面に、１０ｎｍ程度の表面酸化膜１５ｂ１を形成する。
また、凹部１６ｂの形成後には、その底面に、ＴｉＮｉＡｕ等を用いた配線（図示せず）、及び、配線上に設ける、ＡｕＳｎ等の半田を用いたバンプ１７ｂを形成する。配線及びバンプ１７ｂの厚さは、例えば、３μｍとする。
また、図１７（Ａ）に示したように、素子上面の適当な箇所には、第２光半導体素子２０ｂの実装時に用いる、アライメントマーカ４２を形成する。
このようにして、図１７に示すような第１光半導体素子１０ｂが得られる。
続いて、上記のようにして形成される各光半導体素子の集積（実装）方法について説明する。
図１８は第２の実施の形態に係る光半導体装置の第６形成工程の説明図である。尚、図１８（Ａ）には、第６形成工程の要部平面の一例を模式的に図示し、図１８（Ｂ）には、図１８（Ａ）のＸ１８−Ｘ１８位置の断面の一例を模式的に図示している。また、便宜上、図１８（Ａ）では、一部要素の平面レイアウトをずらして図示している。
まず、第２光半導体素子２０ｂのｎ型ＩｎＰクラッド層２４ｂが含まれる部分を、第１光半導体素子１０ｂの凹部１６ｂに配置し、ｎ型ＩｎＰクラッド層２７ｂを、Ｓｉ細線導波路層１５ｂ上に配置する。そして、所定時間、所定温度で圧着し、ｎ型ＩｎＰクラッド層２７ｂを、表面酸化膜１５ｂ１を介して、Ｓｉ細線導波路層１５ｂと接合する。また、ｎ側電極２６ｂは、凹部１６ｂの底面のバンプ１７ｂに接続される。
図１９は第２の実施の形態に係る光半導体装置の第７形成工程の説明図である。尚、図１９（Ａ）には、上記図１８（Ｂ）に続く第８形成工程の要部断面の一例を模式的に図示し、図１９（Ｂ）には、図１９（Ａ)のＸ１９−Ｘ１９位置の断面の一例を模式的に図示し、図１９（Ｃ）には、図１９（Ａ）のＸ２０−Ｘ２０位置の断面の一例を模式的に図示している。
上記のようにして第１光半導体素子１０ｂに第２光半導体素子２０ｂを集積した後は、第２光半導体素子２０ｂの形状の調整、ｐ側電極２５ｂの形成等を行う。
まず、図１８に示した、ｐ型ＧａＩｎＡｓコンタクト層２８ｂより上のｐ型ＩｎＰ基板３１ｂをウェットエッチングで除去する。次いで、図１９（Ａ）に示すような、光パッシブ領域ＡＲ２ｂとなる部分の先端部について、ｐ型ＧａＩｎＡｓコンタクト層２８ｂから光導波路層２２ｂを、フォトリソグラフィとエッチングを利用して除去する。この除去により、光導波路層２２ｂがＳｉ細線導波路層１５ｂと近接して方向性結合器が形成される領域の長さが、所望の値、例えば１５μｍになるように、調整する。
更に、図１９（Ｂ），（Ｃ）に示すように、光導波路層２２ｂより上のｐ型ＩｎＰクラッド層２３ｂ及びｐ型ＧａＩｎＡｓコンタクト層２８ｂを、フォトリソグラフィとエッチングを利用して除去する。これにより、光活性領域ＡＲ１ｂとなる部分に、例えば、幅１．５μｍのリッジ導波路構造を形成し、光パッシブ領域ＡＲ２ｂとなる部分に、例えば、幅２．０μｍのリッジ導波路構造を形成する。
このリッジ導波路構造の形成時には、第２光半導体素子２０ｂに、アライメントマーカ４１，４２を利用して、第１光半導体素子１０ｂのＳｉ細線導波路層１５ｂの水平方向位置及び角度に整合するように、リッジ導波路構造を形成することができる。そのため、リッジ導波路構造とＳｉ細線導波路層１５ｂの間の高い位置精度を確保することができる。
最後に、光活性層２１ｂが設けられている領域のｐ型ＧａＩｎＡｓコンタクト層２８ｂ上に、例えば、ＴｉＰｔＡｕのｐ側電極２５ｂを形成する。
以上のべたような工程により、第２の実施の形態に係る光半導体装置１ｂが形成される。
次に、第３の実施の形態について説明する。
図２０は第３の実施の形態に係る光半導体装置の一例を示す図である。尚、図２０には、第３の実施の形態に係る光半導体装置の一例の、光の伝播方向に沿った要部断面を、模式的に図示している。
図２０に示す光半導体装置１ｃは、光回路素子である第１光半導体素子１０ｃが、Ｓｉ細線導波路層１５ｃに、伝播光の反射機構１８ｃを備えている点で、上記第１の実施の形態に係る光半導体装置１ａと相違する。反射機構１８ｃは、例えば、Ｓｉ細線導波路層１５ｃに回折格子を形成することで実現することができる。光半導体装置１ｃは、このような第１光半導体素子１０ｃに、化合物半導体素子である、例えば上記第２光半導体素子２０ａが集積され、外部共振器型半導体レーザとして機能する。
第１光半導体素子１０ｃは、反射機構１８ｃを設ける点を除いて、上記第１の実施の形態で述べたような方法で形成することができる。第１光半導体素子１０ｃの場合には、ＳＯＩ基板１４ａのＳｉ層１３ａに、反射機構１８ｃを設けたＳｉ細線導波路層１５ｃを形成すればよい。例えば、Ｓｉ細線導波路層１５ｃの形成工程において、当該導波路層内に、例えば、ＥＢ描画によるパターニングとドライエッチングにより、反射機構１８ｃとして回折格子パターンを形成する。
光半導体装置１ｃは、その内部に、光活性層２１ｂの光利得を用いてレーザ発振を行う光共振器構造を備えている。即ち、光半導体装置１ｃによれば、凹部１６ａの両側のＳｉ細線導波路層１５ｃに設けた反射機構１８ｃにより、レーザ共振器が形成され、それらの間に配置された第２光半導体素子２０ａの光増幅領域で生じる光利得を用いてレーザ発振を実現し得る。レーザの出力光は、両側のＳｉ細線導波路層１５ｃに沿って取り出される。
尚、光半導体装置１ｃは、外部共振器型半導体レーザの一例であり、レーザ共振器内に、リング共振器、マッハツェンダ干渉器、アレイ導波路回折格子等を挿入して発振波長を制御するといった高性能化も可能である。
以上の実施の形態で述べたような光半導体装置によれば、効率的な放熱に基づく大電流、高出力動作時の良好な発光、光増幅特性と、ハイブリッド集積における素子間の再現性の良い高い光結合効率の両立を可能にする。
一例として図２１に、第１の実施の形態に係る光半導体装置１ａについて、ビーム伝播法を用いて解析した第１，第２光半導体素子１０ａ，２０ａ間の信号光遷移の様子（導波モードプロファイル）を示す。図２１は、第１光半導体素子１０ａのＳｉ細線導波路層１５ａ側から入力してきた波長１．５５μｍの信号光が、遷移領域で第２光半導体素子２０ａの光導波路層２２ａに遷移する様子を解析した結果である。
図２１（Ａ）のＺ１に示す遷移領域の開始点付近では、図２１（Ａ），（Ｂ）に示すように、光電界の大部分がＳｉ細線導波路層１５ａ内にあり、Ｓｉ細線導波路層１５ａ内に大部分の光パワーが分布している。そして、図２１（Ａ）に示すように、信号光が遷移領域を伝播するに従い、光導波モード間の結合効果によって徐々に上部の光導波路層２２ａ側に光電界が移っていく。その結果、図２１（Ａ）のＺ２に示す遷移領域の終端付近では、図２１（Ｃ）に示すように、光電界の中心が貼り合わせ界面Ｓから光導波路層２２ａの領域にあり、大部分の光パワーが第２光半導体素子２０ａ内に遷移する。
以上の解析結果から、光回路素子のＳｉ細線導波路層と化合物半導体素子の光導波路層の間で、効率的な光パワーの受け渡しが可能であることがわかる。また、発光、光増幅を行う化合物半導体素子の光活性領域では、充分な厚さと幅のクラッド層を設けることにより、従来の単体半導体レーザ素子と同等の低い電気抵抗とし、発熱を抑制することができる。そのうえ、上記の光半導体装置では、ＡｕＳｎバンプ等を介したＳｉ基板への放熱パスが確保されているため、大電流、高出力動作時にも効率的な放熱が可能で、光活性層の温度上昇による発光、光増幅特性の劣化を極めて小さく抑えることができる。
以上、光半導体装置について説明したが、その構成は、上記の例に限定されるものではない。
例えば、化合物半導体素子については、ＩｎＰのほか、ＧａＡｓ等の別の化合物半導体基板を用いても実現可能である。
化合物半導体素子の光活性層には、量子ドット活性層や量子井戸活性層をはじめとする各種構造が適用可能である。光活性層に光吸収層や位相変調層等を組み合わせ、更に高度な機能を追加することも可能である。
化合物半導体素子の電流狭窄構造や導波路構造については、半導体レーザ分野で用いられている他の構造を適用することも可能である。
化合物半導体素子の電極構造についても、上記の例には限定されない。例えば、ＳＯＩ基板に設ける貼り合わせる側の電極は、上記のようなＡｕＳｎバンプのほか、他の導電材料を用いることも可能である。また、化合物半導体素子は、光回路素子の凹部（テラス）においてはその底面との熱接触のみを実現し、化合物半導体素子の電極、光回路素子の配線（電極ライン）は凹部底面以外の箇所に形成することも可能である。
また、光回路素子のＳｉ細線導波路層は、上記のようなリブ導波路構造のほか、チャネル導波路構造等の導波路構造を用いることも可能である。
光回路素子の光導波路層の材料としては、Ｓｉのほか、シリコンゲルマニウム（ＳｉＧｅ）を一部又は全部に用いることもできる。この場合、ＳｉＧｅをＳＯＩ基板上にエピタキシャル成長したうえで導波路を形成することで、ＳｉＧｅを含む光導波路を形成することが可能である。
光回路素子の凹部形成によって生じる光導波路層の端面には、当該端面に誘電体多層膜を形成することで、光反射の減少や制御を行うことも可能である。
光回路素子の光導波路層には、リング共振器、回折格子、電流注入若しくは電圧印加による屈折率変化機構、ヒータによる屈折率変化機構等を設け、より高機能な光回路を形成することも可能である。
光回路素子の凹部の形状、化合物半導体素子を貼り合わせる領域の配置等も、上記の例に限定されず、様々な構成を適用することが可能である。
また、光回路素子と化合物半導体素子との集積については、上記のような双方の半導体層同士を直接貼り合わせて接合する方法、酸化物層を形成しその層を介して接合する方法のほか、表面に有機物層等を設けその層を介して接合する方法を用いることもできる。
以上述べたような光半導体装置は、高性能サーバやルータ装置内に搭載される光インターコネクト、光通信システム用伝送装置に利用する光回路等に適用可能である。装置内、装置間のデータ通信量の増大に伴って、より大容量で、小型で安価な光送受信装置の需要が高まっている。電子集積回路で培われたシリコン基板上のプロセス技術を利用したシリコン基板上の大規模光回路は、大容量なデータ通信を、より安価且つ小型に実現することが可能である。光回路素子と化合物半導体素子を組み合わせた上記のような光半導体装置によれば、小型で安価な光送受信器を実現することが可能になる。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 半導体基板と、
前記半導体基板上に絶縁層を介して設けられた第１光導波路層と、
前記半導体基板の前記絶縁層及び前記第１光導波路層の側にあって、前記半導体基板が露出する凹部と、
を含む第１光半導体素子と、
第１クラッド層と、
前記第１クラッド層上に設けられた光活性層と、
前記第１クラッド層上に設けられ、前記光活性層と光学的に接続された第２光導波路層と、
前記光活性層上に設けられた第２クラッド層と、
前記第２光導波路層上に設けられ、前記第２クラッド層より薄い第３クラッド層と、
を含む第２光半導体素子と、
を備え、
前記第２光半導体素子は、前記第２クラッド層が前記凹部に配置されて、前記半導体基板と熱的に接続され、且つ、前記第３クラッド層が前記第１光導波路層上に配置されて、前記第２光導波路層が前記第１光導波路層と光学的に接続されていることを特徴とする光半導体装置。
（付記２） 前記第３クラッド層は、前記第１光導波路層と前記第２光導波路層との間隔が伝播光の波長以下となる厚みを有していることを特徴とする付記１に記載の光半導体装置。
（付記３） 前記第２光半導体素子は、前記第１クラッド層及び前記第２クラッド層の表面にそれぞれ設けられた第１電極及び第２電極を更に含むことを特徴とする付記１又は２に記載の光半導体装置。
（付記４） 前記第１光半導体素子は、前記凹部に設けられた第３電極を更に含み、前記第３電極が前記第２電極と電気的に接続されていることを特徴とする付記３に記載の光半導体装置。
（付記５） 前記光活性層と前記第２光導波路層とは、バットジョイント接合されていることを特徴とする付記１乃至４のいずれかに記載の光半導体装置。
（付記６） 前記光活性層は、前記第２光導波路層の一部と積層されていることを特徴とする付記１乃至４のいずれかに記載の光半導体装置。
（付記７） 前記第３クラッド層は、前記第１光導波路層と直接接合されていることを特徴とする付記１乃至６のいずれかに記載の光半導体装置。
（付記８） 前記第３クラッド層は、前記第１光導波路層の表面に設けられた接合層を介して、前記第１光導波路層と接合されていることを特徴とする付記１乃至６のいずれかに記載の光半導体装置。
（付記９） 前記凹部の両側に、一対の前記第１光導波路層が設けられ、前記光活性層の両側に、一対の前記第２光導波路層が設けられていることを特徴とする付記１乃至８のいずれかに記載の光半導体装置。
（付記１０） 前記光活性層で生じる光利得を用いてレーザ発振を行う光共振器構造が設けられていることを特徴とする付記１乃至９のいずれかに記載の光半導体装置。
（付記１１） 前記光共振器構造は、前記第２光半導体素子に設けられていることを特徴とする付記１０に記載の光半導体装置。
（付記１２） 前記光共振器構造は、前記第２光半導体素子と第１半導体素子に跨って設けられていることを特徴とする付記１０又は１１に記載の光半導体装置。
（付記１３） 第１光半導体素子を形成する工程と、
第２光半導体素子を形成する工程と、
前記第２光半導体素子を前記第１光半導体素子に接続する工程と、
を含み、
前記第１光半導体素子を形成する工程は、
半導体基板上に絶縁層を介して第１光導波路層を形成する工程と、
前記半導体基板の前記絶縁層及び前記第１光導波路層の側に、前記半導体基板が露出する凹部を形成する工程と、
を含み、
前記第２光半導体素子を形成する工程は、
第１クラッド層上に、光活性層、及び前記光活性層と光学的に接続された第２光導波路層を形成する工程と、
前記光活性層上に第２クラッド層を形成する工程と、
前記第２光導波路層上に、前記第２クラッド層より薄い第３クラッド層を形成する工程と、
を含み、
前記第２光半導体素子を前記第１光半導体素子に接続する工程は、
前記第２クラッド層を前記凹部に配置して、前記半導体基板と熱的に接続する工程と、
前記第３クラッド層を前記第１光導波路層上に配置して、前記第２光導波路層を前記第１光導波路層と光学的に接続する工程と、
を含むことを特徴とする光半導体装置の製造方法。
１，１ａ，１ｂ，１ｃ 光半導体装置
１０，１０ａ，１０ｂ，１０ｃ 第１光半導体素子
１１ 半導体基板
１１ａ，１１ｂ Ｓｉ基板
１２ 絶縁層
１２ａ，１２ｂ ＢＯＸ層
１３ 半導体層
１３ａ，１３ｂ Ｓｉ層
１３ａ１，１３ｂ１ トレンチ構造
１４ 基板
１４ａ，１４ｂ ＳＯＩ基板
１５ 光導波路層
１５ａ，１５ｂ，１５ｃ Ｓｉ細線導波路層
１５ｂ１ 表面酸化膜
１６，１６ａ，１６ｂ 凹部
１７，１７ａ，１７ｂ バンプ
１８ｃ 反射機構
２０，２０ａ，２０ｂ 第２光半導体素子
２１，２１ａ，２１ｂ 光活性層
２２，２２ａ，２２ｂ 光導波路層
２３ 第１クラッド層
２３ａ，２３ｂ ｐ型ＩｎＰクラッド層
２４ 第２クラッド層
２４ａ，２４ｂ ｎ型ＩｎＰクラッド層
２５ 第１電極
２５ａ，２５ｂ ｐ側電極
２６ 第２電極
２６ａ，２６ｂ ｎ側電極
２７ 第３クラッド層
２７ａ，２７ｂ ｎ型ＩｎＰクラッド層
２８ａ，２８ｂ ｐ型ＧａＩｎＡｓコンタクト層
２９ａ，２９ｂ ｎ型ＩｎＰコンタクト層
３０ａ 半絶縁性ＩｎＰ埋め込み層
３０ｂ 回折格子層
３１ａ，３１ｂ ｐ型ＩｎＰ基板
３２ａ，３２ｂ，３３ａ，３３ｂ，３４ａ，３４ｂ，３６ｂ，３７ｂ ｎ型ＩｎＰ層
３５ｂ ＧａＩｎＡｓＰエッチストップ層
４１，４２ アライメントマーカ
１０００，１０１０，１０３０，１０４０，２０００ マスク
ＡＲ１，ＡＲ１ａ，ＡＲ１ｂ 光活性領域
ＡＲ２，ＡＲ２ａ，ＡＲ２ｂ 光パッシブ領域

Claims (6)

  1. 半導体基板と、
    前記半導体基板上に絶縁層を介して設けられた第１光導波路層と、
    前記半導体基板の前記絶縁層及び前記第１光導波路層の側にあって、前記半導体基板が露出する凹部と、
    を含む第１光半導体素子と、
    第１クラッド層と、
    前記第１クラッド層上に設けられた光活性層と、
    前記第１クラッド層上に設けられ、前記光活性層と光学的に接続された第２光導波路層と、
    前記光活性層上に設けられた第２クラッド層と、
    前記第２光導波路層上に設けられ、前記第２クラッド層より薄い第３クラッド層と、
    を含む第２光半導体素子と、
    を備え、
    前記第２光半導体素子は、前記第２クラッド層が前記凹部に配置されて、前記半導体基板と熱的に接続され、且つ、前記第３クラッド層が前記第１光導波路層上に配置されて、前記第２光導波路層が前記第１光導波路層と光学的に接続され、
    前記第３クラッド層は、前記第１光導波路層と前記第２光導波路層との間隔が伝播光の波長以下となる厚みを有していることを特徴とする光半導体装置。
  2. 前記第２光半導体素子は、前記第１クラッド層及び前記第２クラッド層の表面にそれぞれ設けられた第１電極及び第２電極を更に含むことを特徴とする請求項１に記載の光半導体装置。
  3. 前記凹部の両側に、一対の前記第１光導波路層が設けられ、前記光活性層の両側に、一対の前記第２光導波路層が設けられていることを特徴とする請求項１又は２に記載の光半導体装置。
  4. 前記光活性層で生じる光利得を用いてレーザ発振を行う光共振器構造が設けられていることを特徴とする請求項１乃至３のいずれかに記載の光半導体装置。
  5. 第１光半導体素子を形成する工程と、
    第２光半導体素子を形成する工程と、
    前記第２光半導体素子を前記第１光半導体素子に接続する工程と、
    を含み、
    前記第１光半導体素子を形成する工程は、
    半導体基板上に絶縁層を介して第１光導波路層を形成する工程と、
    前記半導体基板の前記絶縁層及び前記第１光導波路層の側に、前記半導体基板が露出する凹部を形成する工程と、
    を含み、
    前記第２光半導体素子を形成する工程は、
    第１クラッド層上に、光活性層、及び前記光活性層と光学的に接続された第２光導波路層を形成する工程と、
    前記光活性層上に第２クラッド層を形成する工程と、
    前記第２光導波路層上に、前記第２クラッド層より薄い第３クラッド層を形成する工程と、
    を含み、
    前記第２光半導体素子を前記第１光半導体素子に接続する工程は、
    前記第２クラッド層を前記凹部に配置して、前記半導体基板と熱的に接続する工程と、
    前記第３クラッド層を前記第１光導波路層上に配置して、前記第２光導波路層を前記第１光導波路層と光学的に接続する工程と、
    を含み、
    前記第３クラッド層は、前記第１光導波路層と前記第２光導波路層との間隔が伝播光の波長以下となる厚みを有することを特徴とする光半導体装置の製造方法。
  6. 半導体基板と、
    前記半導体基板上に絶縁層を介して設けられた第１光導波路層と、
    前記半導体基板の前記絶縁層及び前記第１光導波路層の側にあって、前記半導体基板が露出する凹部と、
    を含む第１光半導体素子に、
    第１クラッド層と、
    前記第１クラッド層上に設けられた光活性層と、
    前記第１クラッド層上に設けられ、前記光活性層と光学的に接続された第２光導波路層と、
    前記光活性層上に設けられた第２クラッド層と、
    前記第２光導波路層上に設けられ、前記第２クラッド層より薄い第３クラッド層と、
    を含む第２光半導体素子を接続する工程を有し、
    前記第１光半導体素子に前記第２光半導体素子を接続する工程は、
    前記第２クラッド層を前記凹部に配置して、前記半導体基板と熱的に接続する工程と、
    前記第３クラッド層を前記第１光導波路層上に配置して、前記第２光導波路層を前記第１光導波路層と光学的に接続する工程と、
    を含み、
    前記第３クラッド層は、前記第１光導波路層と前記第２光導波路層との間隔が伝播光の波長以下となる厚みを有することを特徴とする光半導体装置の製造方法。
JP2011009566A 2011-01-20 2011-01-20 光半導体装置及びその製造方法 Expired - Fee Related JP5728964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011009566A JP5728964B2 (ja) 2011-01-20 2011-01-20 光半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011009566A JP5728964B2 (ja) 2011-01-20 2011-01-20 光半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012151327A JP2012151327A (ja) 2012-08-09
JP5728964B2 true JP5728964B2 (ja) 2015-06-03

Family

ID=46793301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011009566A Expired - Fee Related JP5728964B2 (ja) 2011-01-20 2011-01-20 光半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5728964B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496431B2 (en) * 2013-10-09 2016-11-15 Skorpios Technologies, Inc. Coplanar integration of a direct-bandgap chip into a silicon photonic device
US11181688B2 (en) 2009-10-13 2021-11-23 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
GB201319207D0 (en) * 2013-10-31 2013-12-18 Ibm Photonic circuit device with on-chip optical gain measurement structures
JP6330486B2 (ja) * 2014-05-29 2018-05-30 富士通株式会社 半導体ナノワイヤ光装置及びその製造方法
FR3046705B1 (fr) * 2016-01-08 2018-02-16 Commissariat Energie Atomique Source laser a semi-conducteur
CN110741517B (zh) * 2017-06-23 2021-03-09 三菱电机株式会社 波长可变激光装置以及波长可变激光装置的制造方法
JP2019012202A (ja) * 2017-06-30 2019-01-24 富士通株式会社 光接続モジュール及びその製造方法、光送受信器
WO2019220207A1 (en) * 2018-05-16 2019-11-21 Rockley Photonics Limited lll-V/SI HYBRID OPTOELECTRONIC DEVICE AND METHOD OF MANUFACTURE
US20240055829A1 (en) * 2021-01-18 2024-02-15 Nippon Telegraph And Telephone Corporation Semiconductor Laser and Design Method Therefor
WO2024116322A1 (ja) * 2022-11-30 2024-06-06 日本電信電話株式会社 半導体装置および接続構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02199886A (ja) * 1989-01-30 1990-08-08 Nippon Telegr & Teleph Corp <Ntt> 光混成集積回路
JPH06102426A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd フレキシブル光導波路回路
JPH07270732A (ja) * 1994-03-30 1995-10-20 Sony Corp 光導波路型波長選択装置
JPH07318765A (ja) * 1994-05-26 1995-12-08 Nippon Telegr & Teleph Corp <Ntt> 光導波路と半導体受光素子の接続構造
JP3595817B2 (ja) * 1999-09-20 2004-12-02 株式会社トッパンＮｅｃサーキットソリューションズ 光モジュールの実装方法及び実装構造
JP5082414B2 (ja) * 2006-12-06 2012-11-28 株式会社日立製作所 光半導体装置および光導波路装置
JP2009277833A (ja) * 2008-05-14 2009-11-26 Sony Corp 半導体レーザ発光装置および電子機器

Also Published As

Publication number Publication date
JP2012151327A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
JP5728964B2 (ja) 光半導体装置及びその製造方法
US8472494B2 (en) Semiconductor laser silicon waveguide substrate, and integrated device
JP5897414B2 (ja) 光デバイスの製造方法
EP2544319B1 (en) Laser source for photonic integrated devices
US7653106B2 (en) Semiconductor laser apparatus and optical amplifier apparatus
JP6723451B2 (ja) 波長可変レーザ装置および波長可変レーザ装置の製造方法
US9780530B2 (en) Semiconductor integrated optical device, manufacturing method thereof and optical module
US20110243494A1 (en) Semiconductor optical amplifier module
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
JP6820671B2 (ja) 光回路デバイスとこれを用いた光トランシーバ
JP6247944B2 (ja) 水平共振器面出射型レーザ素子
JP6247960B2 (ja) 集積型半導体光素子、及び集積型半導体光素子の製造方法
US20130207140A1 (en) Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof
US20080199128A1 (en) Semiconductor integrated optical element
JP6839035B2 (ja) 半導体装置の製造方法
JP2000208862A (ja) 半導体光集積素子及びその製造方法
US11934007B2 (en) Assembly of an active semiconductor component and of a silicon-based passive optical component
US20230009186A1 (en) Optical Device
JP2014082411A (ja) 半導体光集積素子及びその製造方法
US20170194766A1 (en) Optical device and optical module
JP2016164945A (ja) 集積型半導体光素子
JP2011258785A (ja) 光導波路およびそれを用いた光半導体装置
JP2011077329A (ja) 半導体光集積素子、及びその製造方法
JP5109931B2 (ja) 半導体光集積素子および半導体光集積素子の製造方法
JP2014135351A (ja) 半導体光素子、集積型半導体光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150323

R150 Certificate of patent or registration of utility model

Ref document number: 5728964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees