WO2018198193A1 - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

本願の発明に係る半導体装置は、第１導波路と、第１導波路の一端から伸び、第１導波路よりも幅が狭い第２導波路と、第１導波路と第２導波路とを取り囲む電流ブロック層と、を備え、第１導波路の一端には、第１導波路と第２導波路との接続部よりも第２導波路側に突出した複数の第１凸部が、第２導波路の両側にそれぞれ設けられ、複数の第１凸部の各々には（０－１－１）面が形成されていない。

Description

半導体装置および半導体装置の製造方法

　この発明は、半導体装置および半導体装置の製造方法に関する。

　特許文献１および２にはＭＭＩ（Ｍｕｌｔｉ－Ｍｏｄｅ－Ｉｎｔｅｒｆｅｒｅｎｃｅ）を利用した埋め込み型の半導体装置が開示されている。特許文献１に示されるように、多モード導波路の端面近傍に異常形状の埋め込み成長層が形成されることがある。特許文献１では、異常成長を起こす面に対して一定の角度を設けてＭＭＩパターンを形成している。これにより、埋め込み再成長の際に、異常成長を抑制している。また、特許文献２では、異常成長部を特定の面方位にエッチングレートを持つウェットエッチング液を使用することで除去している。

日本特開２００５－７２５２６号公報 日本特開２０１５－１６２５００号公報

　光通信の分野における通信容量の増大に伴い、送信側光源として使用される半導体レーザーにおける更なるビットレートの向上が期待されている。一方で、半導体レーザーの高速動作性能には限界がある。さらなる伝送容量の増大に対応する方法として、波長の異なる複数の光信号を、同時に１つの光ファイバーで伝送させる光波長多重方式が考えられる。この方式により、単一波長の光信号を伝送する場合と比較して、多重化した波長の数だけ伝送容量を増やすことができる。

　一般に、光波長多重方式において、互いに波長が異なる複数の半導体レーザーから出射された光は、光合波器により多重化される。光合波器として、レンズおよび反射鏡を用いた光学部品またはアレー導波路回折格子デバイスなどが使用されることがある。近年では、複数の半導体レーザーと、光合波器であるＭＭＩ光導波路をモノリシック集積したデバイスが開発されている。

　ＭＭＩ光導波路では、例えば導波方向である［０－１－１］方向と平行な（０－１１）面での反射により複数の導波光が干渉する。これにより、複数の導波光は出力導波路上に合波される。これに対し、特許文献１の半導体装置では、ＭＭＩ光導波路の出力端面部分に導波方向に対して４５度傾いた傾斜面を設けている。この傾斜面での反射により、合波位置と出力導波路の位置がずれる可能性がある。

　また、多値入力のＭＭＩ光導波路は、一般に全幅が広くなる。このため、多値入力のＭＭＩ光導波路において特許文献１の構造を採用すると、ＭＭＩ光導波路のＭＭＩ長に対して、傾斜面の割合が大きくなる。従って、傾斜面の影響による合波位置と出力導波路の位置とのずれが、さらに大きくなる可能性がある。従って、合波ができず、ＭＭＩ光導波路の性能が低下する可能性がある。

　また、多値入力のＭＭＩ光導波路では全幅が広いため、異常成長部が大きく成長する可能性がある。このように大きく成長した異常成長部を特許文献２のようにエッチング液により除去する場合、最もエッチングレートが小さい（１１１）Ａ面が残り、異常成長部を除去できない可能性がある。特許文献２では（１１１）Ａ面を除去するために、エッチング液に酸化剤を添加することが提案されている。しかし、エッチング液に酸化剤を添加した場合、エッチング液があらゆる面に対してエッチングレートを持つことが多い。このため、安定して異常成長部のみを除去できない可能性がある。

　本発明は上述の問題を解決するためになされたものであり、その目的は、半導体装置の機能の低下を抑制しつつ、埋め込み成長における異常成長による突起部を除去できる半導体装置および半導体装置の製造方法を得ることである。

　本願の発明に係る半導体装置は、第１導波路と、該第１導波路の一端から伸び、該第１導波路よりも幅が狭い第２導波路と、該第１導波路と該第２導波路とを取り囲む電流ブロック層と、を備え、該第１導波路の該一端には、該第１導波路と該第２導波路との接続部よりも該第２導波路側に突出した複数の第１凸部が、該第２導波路の両側にそれぞれ設けられ、該複数の第１凸部の各々には（０－１－１）面が形成されていない。

　本願の発明に係る半導体装置の製造方法は、第１導波路と該第１導波路の一端から伸び該第１導波路よりも幅が狭い第２導波路とを、該第１導波路の該一端において該第１導波路と該第２導波路との接続部よりも該第２導波路側に突出した複数の第１凸部が該第２導波路の両側にそれぞれ設けられるように形成する工程と、該第１導波路と該第２導波路の周りに電流ブロック層を埋め込み成長させる工程と、埋め込み成長によって該複数の第１凸部の周囲において該電流ブロック層に形成され、該第１導波路の上面よりも突出した突起部を、エッチングにより除去する工程と、を備え、該複数の第１凸部の各々には（０－１－１）面が形成されていない。

　本願の発明に係る半導体装置では、第１導波路の一端に複数の第１凸部が設けられる。第１凸部には（０－１－１）面が形成されていないため、電流ブロック層を埋め込み成長させた際の異常成長による突起部に（１１１）Ａ面が形成されることを抑制できる。このため、エッチングにより突起部を除去できる。また、第１凸部は、第１導波路と第２導波路との接続部よりも第２導波路側に突出している。このため、第１凸部による第１導波路の機能への影響を抑制できる。従って、半導体装置の機能の低下を抑制しつつ、突起部を除去できる。
　本願の発明に係る半導体装置の製造方法では、第１導波路の一端に複数の第１凸部が設けられる。第１凸部には（０－１－１）面が形成されていないため、電流ブロック層を埋め込み成長させた際の異常成長による突起部に（１１１）Ａ面が形成されることを抑制できる。このため、エッチングにより突起部を除去できる。また、第１凸部は、第１導波路と第２導波路との接続部よりも第２導波路側に突出している。このため、第１凸部による第１導波路の機能への影響を抑制できる。従って、半導体装置の機能の低下を抑制しつつ、突起部を除去ができる。

実施の形態１に係る半導体装置の平面図である。 レーザー層を形成する工程を説明する断面図である。 レーザー層をエッチングした状態を示す断面図である。 導波路層を形成する工程を説明する断面図である。 レーザー層および導波路層の上に絶縁膜を形成した状態を示す平面図である。 図５をI－II直線に沿って切断することで得られる断面図である。 レーザー層および導波路層の導波方向に沿った断面図である。 導波路層をエッチングした状態を示す（０－１－１）面に沿った断面図である。 導波路層をエッチングした状態を示す（０－１１）面に沿った断面図である。 電流ブロック層を形成した状態を示す（０－１－１）面に沿った断面図である。 電流ブロック層を形成した状態を示す（０－１１）面に沿った断面図である。 突起部を除去した状態を示す（０－１１）面に沿った断面図である。 絶縁膜を除去した状態を示す（０－１１）面に沿った断面図である。 コンタクト層を形成した状態を示す（０－１１）面に沿った断面図である。 電極を形成した状態を示す（０－１１）面に沿った断面図である。 実施の形態２に係る半導体装置の平面図である。 実施の形態３に係る半導体装置の平面図である。 実施の形態４に係る半導体装置の平面図である。 実施の形態５に係る半導体装置の平面図である。 実施の形態６に係る半導体装置の平面図である。

　本発明の実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
　図１は、実施の形態１に係る半導体装置１００の平面図である。半導体装置１００は、第１導波路１０を備える。第１導波路１０の導波方向は、［０－１－１］方向である。第１導波路１０の導波方向に沿った側面は、（０－１１）面である。半導体装置１００は、第２導波路１２を備える。第２導波路１２は、第１導波路１０の一端から伸び、第１導波路１０よりも幅が狭い。本実施の形態では、第２導波路１２は、第１導波路１０の一端の中央部に設けられている。

　第１導波路１０の一端には複数の第１凸部１４が設けられる。第１凸部１４は、第１導波路１０と第２導波路１２との接続部１６よりも第２導波路１２側に突出する。複数の第１凸部１４は、第２導波路１２の両側にそれぞれ設けられている。本実施の形態では、第１導波路１０は２つの第１凸部１４を備える。複数の第１凸部１４の各々は、平面視において直角二等辺三角形である。第１凸部１４は、第１導波路１０の（０－１－１）面に直角二等辺三角形の底辺が接するように設けられている。本実施の形態では、第１導波路１０の幅は５０ｕｍである。また、第１凸部１４の高さは、１２ｕｍである。

　半導体装置１００は、複数の第３導波路１８をさらに備える。第３導波路１８は、第１導波路１０の他端から伸びる。また、半導体装置１００は、複数のレーザー２０を備える。複数のレーザー２０は複数の第３導波路１８の端部にそれぞれ設けられる。複数の第３導波路１８は、複数のレーザー２０が発する複数のレーザー光をそれぞれ導波する。本実施の形態では、半導体装置１００はレーザー２０および第３導波路１８を４つずつ備える。これに限らず、半導体装置１００はレーザー２０および第３導波路１８をそれぞれ１つ以上備えれば良い。

　レーザー２０は、分布帰還型レーザーダイオード（ＤＦＢ－ＬＤ：Ｄｉｓｔｒｉｂｕｔｅｄ　Ｆｅｅｄｂａｃｋ－Ｌａｓｅｒ　Ｄｉｏｄｅ）である。複数のレーザー２０がそれぞれ発する複数のレーザー光は、互いに波長が異なる。

　第１導波路１０、第２導波路１２、第３導波路１８およびレーザー２０は、電流ブロック層２２に取り囲まれる。半導体結晶である電流ブロック層２２は、第１導波路１０、第２導波路１２、第３導波路１８およびレーザー２０の側面を埋め込んでいる。半導体装置１００は埋め込み形の光半導体素子である。

　複数のレーザー光は入力導波路である複数の第３導波路１８にそれぞれ導波され、第１導波路１０に入力される。複数のレーザー光は、第１導波路１０において干渉する。第１導波路１０は、複数のレーザー光を出力導波路である第２導波路１２に合波する。以上から、第１導波路１０は、多値入力のＭＭＩ光導波路である。本実施の形態に係る半導体装置１００では、光波長多重方式による通信が可能になる。

　なお、第１導波路１０のＭＭＩ長２４は第１導波路１０の導波方向に沿った側面の長さである。つまり、第１導波路１０のＭＭＩ長２４は接続部１６から第１導波路１０の他端までの距離である。

　第１導波路１０、第２導波路１２、第３導波路１８、レーザー２０および電流ブロック層２２は、基板の（１００）面に形成されている。半導体装置１００では、第１導波路１０、第２導波路１２、第３導波路１８およびレーザー２０が１チップにモノリシック集積されている。ＭＭＩ光導波路がモノリシック集積されることで、半導体装置１００の小型化および低コスト化が可能となる。

　本実施の形態に係る半導体装置１００の製造方法を説明する。まず、基板２６上にレーザー層を形成する。図２は、レーザー層を形成する工程を説明する断面図である。基板２６はｎ－ＩｎＰから形成される。基板２６の上面は（１００）面である。図２に示されるように、基板２６の上面にクラッド層２８、活性層３０およびクラッド層３２をこの順でエピタキシャル成長させる。クラッド層２８はｎ－ＩｎＰから形成される。クラッド層３２はｐ－ＩｎＰから形成される。また、エピタキシャル成長は有機金属気相化学成長（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）により行われる。クラッド層２８、活性層３０およびクラッド層３２はレーザー層を構成する。

　さらに、クラッド層３２の上に絶縁膜３４を形成する。絶縁膜３４は、ＳｉＯ_２から形成される。また、絶縁膜３４は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により成膜される。

　次に、絶縁膜３４をパターニングおよび加工する。これにより、レーザー層が露出する。次に、図３に示されるように、絶縁膜３４をマスクとしてレーザー層を基板２６までエッチングする。図３は、レーザー層をエッチングした状態を示す断面図である。これにより、レーザー層の一部が除去される。ここで、エッチングでは活性層３０が除去されればよく、基板２６までエッチングしなくても良い。

　次に、導波路層を形成する。図４は、導波路層を形成する工程を説明する断面図である。ここでは、絶縁膜３４を選択成長マスクとて、ＭＯＣＶＤによりバットジョイント成長を行う。これにより、レーザー層に隣接するように、クラッド層３６、光導波路層３８およびクラッド層４０が再成長される。クラッド層３６、３８はＩｎＰから形成される。クラッド層３６、光導波路層３８およびクラッド層４０は導波路層を構成する。バットジョイント成長後に絶縁膜３４をフッ化水素酸などで除去する。

　次に、絶縁膜４２を形成する。図５は、レーザー層および導波路層の上に絶縁膜４２を形成した状態を示す平面図である。また、図６は、図５をI－II直線に沿って切断することで得られる断面図である。また、図７は、レーザー層および導波路層の導波方向に沿った断面図である。ここでは、まず、レーザー層および導波路層の上に絶縁膜４２を成膜する。絶縁膜４２は、ＳｉＯ_２から形成される。次に、絶縁膜４２を図５に示されるパターン形状に加工する。このパターン形状は、半導体装置１００における第１導波路１０、第２導波路１２、第３導波路１８およびレーザー２０の形状に対応している。

　次に、絶縁膜４２をマスクとして、ドライエッチングによりレーザー層および導波路層を加工する。図８は、導波路層をエッチングした状態を示す（０－１－１）面に沿った断面図である。図９は、導波路層をエッチングした状態を示す（０－１１）面に沿った断面図である。図９は、図５のIII－IV直線部分に対応する箇所の断面図である。ここでは、結晶表面から２．０ｕｍエッチングを行う。これにより、パターン形状に対応した第１導波路１０、第２導波路１２、第３導波路１８およびレーザー２０が形成される。ここで、第１導波路１０の一端には、複数の第１凸部１４が第２導波路１２の両側にそれぞれ設けられる。

　さらに絶縁膜４２を選択成長マスクとして、埋め込み成長を行う。ここでは、第１導波路１０、第２導波路１２、第３導波路１８およびレーザー２０の周りに電流ブロック層２２を埋め込み成長させる。電流ブロック層２２は電流狭窄層とも呼ばれる。図１０は、電流ブロック層２２を形成した状態を示す（０－１－１）面に沿った断面図である。図１１は、電流ブロック層２２を形成した状態を示す（０－１１）面に沿った断面図である。このとき、第１導波路１０、第２導波路１２、第３導波路１８、レーザー２０の側面は、電流ブロック層２２に埋め込まれる。本実施の形態では、埋め込み成長させない部分を絶縁膜４２で覆うことで、選択成長を行っている。

　埋め込み成長において、結晶面方位に依存した電流ブロック層２２の異常成長が発生する。これにより、図１１に示されるように、電流ブロック層２２には突起部４６が形成される。突起部４６は、第１導波路１０の上面よりも突出する。また、突起部４６は複数の第１凸部１４の周囲に形成される。突起部４６は、第１凸部１４と電流ブロック層２２との境界部に形成される。

　次に、突起部４６をエッチングにより除去する。図１２は、突起部４６を除去した状態を示す（０－１１）面に沿った断面図である。ここでは、エッチングレートが結晶面方位依存性を持つエッチング液を用いる。本実施の形態では、（１００）面以外の面方位におけるエッチングレートが大きいエッチング液を使用する。例えば、エッチング液として酢酸と臭化水素酸の混合液などが使用できる。また、このエッチング液は（１１１）Ａ面においてもエッチングレートが低い。

　次に、選択成長マスクとして使用した絶縁膜４２を除去する。図１３は、絶縁膜４２を除去した状態を示す（０－１１）面に沿った断面図である。絶縁膜４２は、例えばフッ化水素酸により除去される。

　次に、レーザー層および導波路層の上にコンタクト層４８を成長させる。図１４は、コンタクト層４８を形成した状態を示す（０－１１）面に沿った断面図である。次に、コンタクト層４８の上に、電極５０を形成する。図１５は、電極５０を形成した状態を示す（０－１１）面に沿った断面図である。さらに、図１５に示されるように、基板２６の裏面にも電極５２を形成する。電極５０、５２は金属から形成される。以上から、ウエハプロセス工程が終了する。

　多モード導波路を埋め込み成長により埋め込むと、埋め込み成長層が異常成長を起こすことがある。この異常成長による突起部は、半導体層の（０－１－１）面から発生し易い。突起部が生じることで、多モード導波路において光損失が発生する場合がある。

　これに対し、本実施の形態では、第１導波路１０は複数の第１凸部１４を有する。第１凸部１４は、（０－１－１）面に対して突出するように設けられている。なお、（０－１－１）面は第１導波路１０の導波方向に垂直な面である。このため、本実施の形態では、複数の第１凸部１４の各々には（０－１－１）面が形成されていない。従って、出力端が（０－１－１）面から形成される場合と比較して突起部４６の発生を抑制できる。

　また、複数の第１凸部１４の各々は、第２導波路１２から第１導波路１０の導波方向の側面に渡って形成される。つまり、第１導波路１０の一端は、複数の第１凸部１４と接続部１６のみから形成される。このため、第１導波路１０の一端において、（０－１－１）面と電流ブロック層２２とが接触しない。このため、さらに突起部４６の発生を抑制できる。

　また、（０－１－１）面からの異常成長により形成された突起部には（１１１）Ａ面が形成され易い。（１１１）Ａ面は一般に、エッチングされ難い。これに対し、本実施の形態では、第１凸部１４に（０－１－１）面が形成されていない。このため、突起部４６には（１１１）Ａ面が形成されにくい。従って、エッチングにより突起部４６の除去できる。

　また、本実施の形態では、第１凸部１４を構成する複数の面から成長した結晶が突起部４６を形成する。このため、突起部４６は複数の面方位を有する。このため、エッチングにおいて、突起部４６が有する複数の面方位からエッチングが進む。従って、突起部４６を効率よく除去できる。なお、突起部４６が有する複数の面方位には（１１１）Ａ面が含まれる場合がある。しかし、複数の面方位からエッチングが進むことで、突起部４６が（１１１）Ａ面を含む場合も、突起部４６を除去できる。

　以上から、突起部４６による光損失の発生を抑制し、半導体装置１００の機能を向上できる。また、ウエハの表面の平坦性を確保し、埋め込み成長工程よりも後のウエハプロセス工程での不具合を防止できる。

　発明者らの実験によれば、特許文献２に示される方法で大面積のＭＭＩ光導波路における異常成長による突起部にエッチングを実施したところ、高さ約２ｕｍの突起が残った。これに対し、本実施の形態に係る半導体装置１００では、突起部４６にエッチングを実施することで、突起部４６の高さを０ｕｍにできることが確認された。ここで、第１凸部１４が平面視おいて直角二等辺三角形であり、第１凸部１４の高さが５～１５ｕｍの場合において、本実施の形態の効果が得られることが実験により確認されている。

　一般に、ＭＭＩ光導波路の大型化により選択成長マスクである絶縁膜の面積が広くなると、異常成長による突起部の高さが高くなる。これは、絶縁膜上に達した成長ガスが絶縁膜端部で分解および結晶化することに起因する。実験結果によれば、本実施の形態では、多値入力などの大面積のＭＭＩ光導波路においても突起部４６を除去できる。

　さらに、第１凸部１４は、第１導波路１０と第２導波路１２との接続部１６よりも第２導波路１２側に設けられている。このため、第１凸部１４が第１導波路１０における（０－１１）面における反射に影響を及ぼすことを抑制できる。従って、第１凸部１４によるＭＭＩ光導波路の機能の低下を抑制できる。このため、半導体装置１００の機能の低下を抑制できる。

　本実施の形態に係る第１導波路１０と、第１凸部１４を備えない矩形のＭＭＩ光導波路における損失をシミュレーションにより求めた。シミュレーションでは４入力１出力のＭＭＩ光導波路が想定されている。シミュレーションの結果、本実施の形態に係る第１導波路１０の損失は６．５６ｄＢであった。また、第１凸部１４を備えない矩形のＭＭＩ光導波路における損失は６．４０ｄＢであった。第１導波路１０の損失は、矩形のＭＭＩ光導波路の損失よりも０．１５５ｄＢ大きいが、両者の差分は実使用においてほぼ影響がない範囲である。従って、本実施の形態では、半導体装置１００の機能の低下を抑制しつつ、異常成長による突起部４６を除去できる。

　本実施の形態では第１導波路１０は４入力１出力のＭＭＩ光導波路である。この変形例として、半導体装置１００は第２導波路１２と第３導波路１８をそれぞれ１つ以上備えれば良い。例えば半導体装置１００は第２導波路１２を複数備えても良い。この場合、複数の第２導波路１２の各々において、第２導波路１２の両側にそれぞれ第１凸部１４が設けられる。

　また、本実施の形態に係る半導体装置１００は、互いに波長の異なる複数のレーザー光を合波し出力する光半導体装置である。これに対し、本実施の形態は第１導波路１０と第１導波路１０よりも幅が狭い第２導波路１２とを備え、第１導波路１０と第２導波路１２とが電流ブロック層２２に埋め込まれているあらゆる半導体装置に適用できる。例えば、半導体装置１００は、互いに波長の異なる複数のレーザー光を分配し出力する光半導体装置であってもよい。この場合、第１導波路１０は、１つの入力導波路から複数の出力導波路に光を分配する。

　例えば、半導体装置１００は、電界吸収型変調器（ＥＡＭ：Ｅｌｅｃｔｒｏ－Ａｂｓｏｒｐｔｉｏｎ　Ｍｏｄｕｌａｔｏｒｓ）であっても良い。また、半導体装置１００は、マッハツェンダ変調器であっても良い。また、半導体装置１００は、半導体光増幅器（ＳＯＡ：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｐｔｉｃａｌ　Ａｍｐｌｉｆｉｅｒ）であっても良い。

　また、本実施の形態では、第１導波路１０の導波方向を［０－１－１］方向とした。本実施の形態の変形例として、第１導波路１０、第２導波路１２、第３導波路１８は基板２６の（１００）面上で［０－１－１］方向に対し一定の角度だけ回転して設けられても良い。つまり、第１導波路１０の導波方向は、［０－１－１］方向に対し一定の角度だけ傾いていても良い。この際、第１凸部１４に（０－１－１）面が形成されないように、回転角度は設定される。

　本変形例においても、埋め込み成長工程において、（０－１－１）面以外の面から成長が進む。このため、突起部４６に（１１１）Ａ面が形成されることを抑制できる。このため、本実施の形態と同様の効果が得られる。

　これらの変形は以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。

実施の形態２．
　図１６は、実施の形態２に係る半導体装置２００の平面図である。本実施の形態では第１導波路２１０の構造が実施の形態１と異なる。なお、図１６では半導体装置２００のうち第１導波路２１０部分が拡大されている。第１導波路２１０において、複数の第１凸部２１４は、第２導波路１２の両側にそれぞれ２つ以上設けられる。本実施の形態では、複数の第１凸部２１４は、第２導波路１２の両側にそれぞれ２つ設けられる。これに対し、複数の第１凸部２１４は、第２導波路１２の両側にそれぞれ３つ以上設けられても良い。

　発明者による実験では、複数の第１凸部２１４が第２導波路１２の両側にそれぞれ２つ設けられた場合と、第２導波路１２の両側にそれぞれ３つ設けられた場合において、エッチングにより突起部４６がなくなることが確認されている。

　本実施の形態では、各々の第１凸部２１４を実施の形態１の第１凸部１４よりも小さくできる。このため、第１凸部２１４によるＭＭＩ光導波路の機能の低下をさらに抑制できる。また、第１導波路２１０の一端が、実施の形態１よりも多数の面から構成される。従って、異常成長による突起部４６に多数の面方位を形成し易くなる。このため、多数の面方位からエッチングが進むことで、突起部４６をさらに容易に除去できる。

実施の形態３．
　図１７は、実施の形態３に係る半導体装置３００の平面図である。本実施の形態では第１導波路３１０の構造が実施の形態１と異なる。なお、図１７では半導体装置３００のうち第１導波路３１０部分が拡大されている。第１導波路３１０において、複数の第１凸部３１４の各々は、平面視において五角形である。

　第１凸部３１４の平面視における形状を五角形とすることで、第１凸部３１４を構成する面から成長する結晶は、実施の形態１と比較して複雑な面方位を形成することとなる。複雑な面方位を構成する複数の面からエッチングが進むことで、異常成長による突起部４６をさらに効率よく除去できる。

　本実施の形態では、複数の第１凸部３１４の各々は、平面視において五角形であるものとしたが、複数の第１凸部３１４の各々は、平面視において多角形であれば良い。ここで、各々の第１凸部３１４には（０－１－１）面が形成されないものとする。これにより、異常成長による突起部４６に（１１１）Ａ面が形成されることを抑制できる。例えば、第１凸部３１４は平面視において三角形であっても良い。

　第１凸部３１４が平面視において直角二等辺三角形以外の三角形である場合も、実施の形態１と同様の効果を得られる。ここで、平面視における第１凸部３１４の形状は、直角二等辺三角形に近い三角形であるほうがよい。例えば、第１凸部３１４の高さが極端に高い場合、第１凸部３１４が第２導波路１２に接近することにより、第２導波路１２の導波光に影響を与え、導波損失が生じる可能性がある。また、第１凸部３１４の高さが極端に低い場合、（０－１－１）面に成長する場合と同様の異常成長が生じる可能性がある。この場合、エッチングにより突起部４６を除去することが困難となる場合がある。

実施の形態４．
　図１８は、実施の形態４に係る半導体装置４００の平面図である。本実施の形態では第１導波路４１０の構造が実施の形態１と異なる。なお、図１８では半導体装置４００のうち第１導波路４１０部分が拡大されている。

　実施の形態１では、接続部１６と、複数の第１凸部１４と第１導波路１０の導波方向に沿った側面との交点とは、導波方向に対して垂直な面上に並んでいた。これに対し、本実施の形態では、第１導波路４１０と第２導波路１２との接続部４１６は、複数の第１凸部４１４と第１導波路４１０の導波方向に沿った側面４５４との交点４５５よりも第２導波路１２側に設けられる。

　本実施の形態では、第１導波路４１０の構造の自由度が向上する。ただし、接続部４１６と交点４５５との導波方向におけるずれが大きくなると、第１凸部４１４によって、ＭＭＩ光導波路の機能が損なわれる可能性がある。このため、接続部４１６と交点４５５との導波方向における距離は、ＭＭＩ光導波路の機能を損なわない範囲に設定される。なお、本実施の形態では、第１導波路４１０のＭＭＩ長４２４は接続部４１６から第１導波路４１０の他端までの距離となる。

実施の形態５．
　図１９は、実施の形態５に係る半導体装置５００の平面図である。本実施の形態では第１導波路５１０の構造が実施の形態１と異なる。第１導波路５１０の他端には、複数の第２凸部５５６が設けられる。複数の第２凸部５５６は、複数の第３導波路１８の各々の両側にそれぞれ設けられる。複数の第２凸部５５６は、第１導波路５１０と複数の第３導波路１８との接続部５５８よりも複数の第３導波路１８側に突出している。複数の第２凸部５５６の各々には（０－１－１）面が形成されないものとする。

　本実施の形態では、第１導波路５１０の入力側に複数の第２凸部５５６を設けている。このため、第１導波路５１０の入力側においても、埋め込み成長時の異常成長により生じる突起部を、エッチングにより効率よく除去できる。このため、第１導波路５１０の入力側においても、実施の形態１と同様の効果を得ることができる。

実施の形態６．
　図２０は、実施の形態６に係る半導体装置６００の平面図である。本実施の形態では第１導波路６１０の構造が実施の形態１と異なる。なお、図２０では半導体装置６００のうち第１導波路６１０部分が拡大されている。第１導波路６１０において、第２導波路１２の一方の側に設けられる第１凸部６１４の数と、第２導波路１２の他方の側に設けられる第１凸部６１４の数は異なる。

　実施の形態１では、第１導波路１０の形状は第２導波路１２に対して対称であった。これに対し、図２０に示されるように、第１導波路６１０の形状は、第２導波路１２に対して非対称であっても良い。本実施の形態においても、実施の形態１と同様の効果が得られる。また、本実施の形態では、実施の形態１よりも第１導波路６１０の構造の自由度が向上する。

　なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。

　１００、２００、３００、４００、５００、６００　半導体装置、　１０、２１０、３１０、４１０、５１０、６１０　第１導波路、　１２　第２導波路、　１４、２１４、３１４、４１４、６１４　第１凸部、　１６、４１６　接続部、　１８　第３導波路、　２０　レーザー、　２２　電流ブロック層、　４６　突起部、　４５４　側面、　４５５　交点、　５５６　第２凸部

Claims (14)

1. 　第１導波路と、
   　前記第１導波路の一端から伸び、前記第１導波路よりも幅が狭い第２導波路と、
   　前記第１導波路と前記第２導波路とを取り囲む電流ブロック層と、
   　を備え、
   　前記第１導波路の前記一端には、前記第１導波路と前記第２導波路との接続部よりも前記第２導波路側に突出した複数の第１凸部が、前記第２導波路の両側にそれぞれ設けられ、
   　前記複数の第１凸部の各々には（０－１－１）面が形成されていないことを特徴とする半導体装置。
2. 　前記第１導波路の他端から伸びる複数の第３導波路をさらに備えることを特徴とする請求項１に記載の半導体装置。
3. 　前記複数の第３導波路の端部にそれぞれ設けられた複数のレーザーをさらに備え、
   　前記複数の第３導波路は、前記複数のレーザーが発する複数のレーザー光をそれぞれ導波し、
   　前記第１導波路は、前記複数のレーザー光を前記第２導波路に合波することを特徴とする請求項２に記載の半導体装置。
4. 　前記第１導波路の前記他端には、前記第１導波路と前記複数の第３導波路との接続部よりも前記複数の第３導波路側に突出した複数の第２凸部が、前記複数の第３導波路の各々の両側にそれぞれ設けられ、
   　前記複数の第２凸部の各々には（０－１－１）面が形成されていないことを特徴とする請求項２または３に記載の半導体装置。
5. 　前記複数の第１凸部の各々は、平面視において三角形であることを特徴とする請求項１～４の何れか１項に記載の半導体装置。
6. 　前記複数の第１凸部の各々は、平面視において直角二等辺三角形であることを特徴とする請求項５に記載の半導体装置。
7. 　前記複数の第１凸部の各々は、平面視において多角形であることを特徴とする請求項１～４の何れか１項に記載の半導体装置。
8. 　前記複数の第１凸部は、前記第２導波路の両側にそれぞれ２つ以上設けられることを特徴とする請求項１～７の何れか１項に記載の半導体装置。
9. 　前記第２導波路の一方の側に設けられる第１凸部の数と、前記第２導波路の他方の側に設けられる第１凸部の数は異なることを特徴とする請求項１～８の何れか１項に記載の半導体装置。
10. 　前記第１導波路と前記第２導波路との前記接続部は、前記複数の第１凸部と前記第１導波路の導波方向に沿った側面との交点よりも前記第２導波路側に設けられることを特徴とする請求項１～９の何れか１項に記載の半導体装置。
11. 　前記半導体装置は、電界吸収型変調器であることを特徴とする請求項１～１０の何れか１項に記載の半導体装置。
12. 　前記半導体装置は、マッハツェンダ変調器であることを特徴とする請求項１～１０の何れか１項に記載の半導体装置。
13. 　前記半導体装置は、半導体光増幅器であることを特徴とする請求項１～１０の何れか１項に記載の半導体装置。
14. 　第１導波路と前記第１導波路の一端から伸び前記第１導波路よりも幅が狭い第２導波路とを、前記第１導波路の前記一端において前記第１導波路と前記第２導波路との接続部よりも前記第２導波路側に突出した複数の第１凸部が前記第２導波路の両側にそれぞれ設けられるように形成する工程と、
    　前記第１導波路と前記第２導波路の周りに電流ブロック層を埋め込み成長させる工程と、
    　埋め込み成長によって前記複数の第１凸部の周囲において前記電流ブロック層に形成され、前記第１導波路の上面よりも突出した突起部を、エッチングにより除去する工程と、
    　を備え、
    　前記複数の第１凸部の各々には（０－１－１）面が形成されていないことを特徴とする半導体装置の製造方法。

Images