JP4351161B2 - 半導体素子の製造装置及びこれを用いた半導体素子の製造方法 - Google Patents
半導体素子の製造装置及びこれを用いた半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4351161B2 JP4351161B2 JP2004533817A JP2004533817A JP4351161B2 JP 4351161 B2 JP4351161 B2 JP 4351161B2 JP 2004533817 A JP2004533817 A JP 2004533817A JP 2004533817 A JP2004533817 A JP 2004533817A JP 4351161 B2 JP4351161 B2 JP 4351161B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- substrate
- metal
- deposition
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims description 90
- 239000000758 substrate Substances 0.000 claims description 59
- 238000001465 metallisation Methods 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 35
- 238000004140 cleaning Methods 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 238000004544 sputter deposition Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 11
- 238000010407 vacuum cleaning Methods 0.000 claims description 7
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000010923 batch production Methods 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 38
- 238000011065 in-situ storage Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000033001 locomotion Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 5
- 238000011066 ex-situ storage Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000005524 ceramic coating Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
Description
本発明は、半導体素子の製造装置及びこれを用いた半導体素子の製造方法に関し、より詳細には、超微細半導体素子の工程において新しいメタル接合式ショットキーバリア方法を最適化する半導体素子の製造装置及びこれを用いた半導体素子の製造方法に関する。
超微細半導体素子の製造技術は、素子の集積化及び高速化のために必ず確保されるべき核心技術である。最近、ナノサイズの半導体素子を実現する方法は、様々に紹介されているが、その中でも最も難易度の高い技術の一つが金属シリサイド反応を用いたショットキーバリアＭＯＳＦＥＴの製造方法である。
すなわち、１００ｎｍ以上の素子をサイズだけ小さくして集積化する方法では、ソース及びドレイン電極形成のドーピングが最も重要な問題の一つである。このようなドーピング問題を解決するために、ショットキーバリアを持たせると、ソース／ドレインの抵抗を画期的に低めると同時に、ドーピングによるソース／ドレイン形成の場合に必ず行う高温熱処理工程を省略することができる。
金属とシリコン接合のうちショットキーコンタクトでは、電子的に界面に電子エネルギー障壁が発生する。これはショットキー障壁高さ（Ｓｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｈｅｉｇｈｔ：ＳＢＨ）として知られており、従来から赤外線感知器への適用のために研究されてきた。ショットキーコンタクト活用技術がナノ電子素子の代案として浮き彫りになり始めたのは極めて最近であって、最適の装備と工程は未だ確立していない実情である。したがって、ＳＢＨを効率よく調節し超微細素子の製造工程に最適化を図る必要がある。
従来の技術の問題点は４つに大別される。
第１に、従来の金属蒸着前の洗浄技術である。普通の場合、インシチューで進行することが不可能な状態で行われたので、金属とシリコン間の異物の生成を防ぐことができなかった。
第１に、従来の金属蒸着前の洗浄技術である。普通の場合、インシチューで進行することが不可能な状態で行われたので、金属とシリコン間の異物の生成を防ぐことができなかった。
第２に、洗浄がある程度行われたとしても、パターンに残っているダメージ層（ｄａｍａｇｅ ｌａｙｅｒ）の影響により、微細構造又は電子的特性の面でショットキーコンタクトの最適化が難しい。
第３に、ゲート形成の際にオーバーエッチングによるシリコン基板の損失が大きくてシリサイドの形成が容易ではない。
第４に、金属膜の形成後に熱処理をエクスシチューで行った場合、金属の粒界酸化などを回避することが難しい可能性がある。
図１は、製造されたショットキーバリアＭＯＳＦＥＴの断面図である。
以下、図１を参照してショットキーバリア（ＳＢ）ＭＯＳＦＥＴの構造について説明する。
以下、図１を参照してショットキーバリア（ＳＢ）ＭＯＳＦＥＴの構造について説明する。
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の絶縁膜１０上にはシリコン層１２を形成する。このシリコン層１２上に、ゲート酸化膜１４とゲート電極１６とスペーサ１８を形成した後、エッチングを行う。超微細集積素子の製造の場合、大部分は、スペーサ１８の製作工程まで行われると、次の工程としてメタルシリサイド形成工程を行う。ところが、殆どの場合、スペーサ１８が形成されると、シリコン層１２の相当量をオーバーエッチングする。その後、ウェット洗浄方法又はドライ洗浄方法を適用した後、金属蒸着及び熱処理を行う。
ところが、このとき、次のような問題点が発生するおそれがあった。
（１）金属蒸着の前に酸化膜の生成を防ぐことができない。
（２）エッチング時のダメージにより金属蒸着の際にシリサイド反応に影響を及ぼしてしまう。
（３）エッチングされたシリコン層が多くて金属蒸着後にシリサイド工程の最適化を実現することが難しい。
（４）シリサイド工程のための熱処理の際に追加酸化を防ぐことができない。
そこで、本発明は、このような問題点に鑑みてなされたもので、その目的は、２つのチャンバーを相互連結し、２つのチャンバーを介して洗浄工程、金属層形成工程及び後続工程などをインシチューで行うことができるように構成することにより、無駄な不純物の介入や酸化膜の形成などを防止し、工程の最適化を実現した超微細素子の製造工程を最適化することが可能な半導体素子の製造装置及びこれを用いた半導体素子の製造方法を提供することにある。
上記課題を解決するための手段として、本発明は、下部に、試料を搭載するように配置された第１基板ホルダーと、上部に、試料に対してランプ光を照射するために配置されたハロゲンランプと、一側面に試料の出入りができるように配置された基板ドアとを備える第１チャンバーと、下部に、試料を搭載するように配置され、温度調節が可能な第２基板ホルダーと、チャンバーの上部と下部を分離して工程を行えるようにチャンバーの中間部に設置された中間膜と、前記第２基板ホルダーを前記中間膜を基準として上部と下部へ移送するために前記第２基板ホルダーに取り付けられた昇降部と、前記チャンバーの上部に配置された金属蒸着部とを備える第２チャンバーと、前記第１チャンバー及び前記第２チャンバーに連結され、圧力をそれぞれ調節するためのポンプ部と、前記第１チャンバー及び前記第２チャンバーに連結され、ガス量を制御して注入するためのガス注入部と、外部空気の流入なしで前記第１チャンバーと前記第２チャンバーとの間を往復し得るようにし、ゲートバルブを含む連結通路部とを備えた半導体素子の製造装置を提供する。
好ましくは、第２チャンバーの前記金属蒸着部は、スパッタリングのために金属を蒸着するもので、スパッタガンと、スパッタリング中に蒸着される金属が両側に広く広がることを防ぐスパッタシャッターと、前記スパッタシャッターの開口程度を調節するシャッター絞りとを含む。
一方、ポンプ部は、ロッタリーポンプとターボ分子ポンプを採用し、このような構成により、１０−８Ｔｏｒｒ以下の超真空を可能とする。
また、本発明は、上述した半導体素子の製造装置を用いた半導体素子の製造方法であって、半導体構造物が形成された基板上に前記第１チャンバーを用いて洗浄工程を行う段階と、前記洗浄工程後、基板を前記第２チャンバーの前記中間膜の上部に移動させて金属膜を蒸着する段階とを含み、外部の露出なしに一括工程で行うことを特徴とする。
「半導体構造物」とは、通常の半導体工程で用いられる各種絶縁層、半導体層、導電体層などをリソグラフィ工程及びエッチング工程によって形成した任意の構造物を全て総称する。
好ましくは、金属蒸着段階の後には、前記第１チャンバーで熱処理工程を行う段階をさらに含むことができ、金属蒸着段階の前には、前記第２チャンバーの前記中間膜の下部で犠牲シリコン層を成長させる段階をさらに含むことができる。
さらに、本発明は、上述した半導体素子の製造装置を用いたショットキーバリアＭＯＳＦＥＴの製造方法であって、本発明の製造方法は、シリコン層上にゲート酸化膜と、ゲート電極と、スペーサが形成された基板とを第１チャンバーに配置する段階と、第１チャンバーを用いてソース／ドレイン電極の形成のための金属膜蒸着の前に洗浄工程を行う段階と、洗浄工程後、基板を連結通路部を介して第２チャンバーに移動させる段階と、第２チャンバーに移動した基板を中間膜の上部に上昇させ、金属蒸着部を用いて金属層を蒸着する段階と、金属層の蒸着が完了した後、基板を下降させて熱処理することによりシリサイドを形成する段階とを含む。
好ましくは、金属層蒸着段階の前に、第２チャンバーで犠牲シリコンを成長させる段階をさらに含むことが可能であり、洗浄工程は、真空洗浄又はＨ２ベーク工程が可能であり、金属蒸着前の犠牲酸化膜形成工程は、前記第２チャンバーの中間膜の下部で行われる。
好ましくは、スパッタリング工程を用いて行うが、蒸着される金属層の厚さは、５０〜５００Åであり、金属蒸着後のシリサイド形成のための熱処理は、前記第１チャンバーを用いて圧力を１０−８ＴＯＲＲ以下に維持した状態で行う。
本発明によれば、超微細ＳＢ ＭＯＳＦＥＴ素子を製造するに当たり、工程の最適化を図ることができる。金属工程中にインシチューで洗浄工程を行うことができるのは勿論のこと、金属形成後にもシリサイド熱処理工程をインシチューで行うことが可能なので、無駄な不純物の介入又は酸化を防ぐことができる。また、金属工程前の洗浄工程及び金属工程後の熱処理工程を一つのチャンバーに具現することにより、装備の価格だけでなく、無駄な空間を無くすことができる。ＵＨＶ−ＣＶＤ ＳＥＧ工程と金属蒸着工程を同一のチャンバーで行うことができるため、工程の最適化だけでなく、経済的な利得も得ることができる。
以下、図面を参照して本発明の実施例について説明する。
本発明は、下記で説明する実施例に限定されるものではなく、様々な形態に実現することができる。但し、これらの実施例は本発明の開示を完全にし、通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。
本発明は、下記で説明する実施例に限定されるものではなく、様々な形態に実現することができる。但し、これらの実施例は本発明の開示を完全にし、通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。
図２は、本発明の一実施例に係るＳＢ ＭＯＳＦＥＴ製造装置を示す図である。ＳＢ ＭＯＳＦＥＴ製造装置は、インシチュー洗浄工程を行う第１チャンバー１００と、金属蒸着と、その後インシチューで行う熱処理などを施す第２チャンバー２００と、外部空気が流入することなく第１チャンバー１００と第２チャンバー２００との間を往復できるようにし、ゲートバルブ１４０を含む連結通路部とを備えている。
第１チャンバー１００は、上部に水晶板１０８が設置されており、これを介してハロゲンランプ１１０が基板に直接ランプ光を照射する。基板は、基板ドア１０２を介して第１基板ホルダー１１２上に配置される。ハロゲンランプ１１０は、急速熱処理（ＲＴＰ、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）が可能なものを採用する。また、第１チャンバー１００には余分のポート（図示せず）を備えることができる。第１チャンバー１００の両側面にそれぞれ余分のポートを作って試料の表面反応（洗浄に関連した）又は金属蒸着後の熱処理効果の上昇のためにＵＶランプ又は電子ソース（ｅｌｅｃｔｒｏｎ ｓｏｕｒｃｅ）などを備えることができる。電子の発生は、タングステンフィラメント系列のものを活用するように構成することもできる。
第１チャンバー１００の圧力は、ロッタリーポンプ１６０とターボ分子ポンプ１５０によって調節可能である。第１チャンバー１００の圧力は、１０−８Ｔｏｒｒ以下に下がることもある。真空洗浄及び真空熱処理が可能である。この際、加熱方式は、前述したハロゲンランプ１１０を用いて放射加熱（Ｒａｄｉａｌ Ｈｅａｔ Ｔｒｅａｔｍｅｎｔ）が可能である。また、第１チャンバー１００には、水素（Ｈ２）、窒素（Ｎ２）、アルゴン（Ａｒ）などの注入ができるよう、別途の配線やバルブなどを含むガス処理部（図示せず）と連結されている。
次に、第１チャンバー１００で行うことが可能な洗浄工程を例として説明する。チャンバー内の温度を７５０℃以上に昇温した状態で水素を流しながらポンピング速度を高める場合、約１Ｔｏｒｒ以下となる条件で表面の自然酸化膜を除去することができる。これはＨ２ベーク効果として知られており、シリコンの表面に水素パッシベーションを行って再び酸化することを抑制することができる。また、真空洗浄法は、１０−８以下で６５０〜７５０℃の範囲で行い、酸化膜のＳｉＯ揮発反応によって表面酸化膜を除去することができる。
第２チャンバー２００は、ゲートバルブ１４０によって第１チャンバー１００と連結される。ゲートバルブ１４０は、両チャンバー間の圧力をそれぞれ調節することができる。第１基板ホルダー１１２上に配置されていた基板は、ゲートバルブ１４０が開となれば、運搬装置１０６によって、第２チャンバー内に位置する第２基板ホルダー２０２へ移送される。第２チャンバー２００には、第１チャンバー１００の場合と同様に、ロッタリーポンプ１６０とターボ分子ポンプ１５０が連結されている。これらロッタリーポンプ１６０とターボ分子ポンプ１５０によって第２チャンバー２００の圧力調節が可能である。この場合、２つのチャンバー１００、２００間の試料移動は、直線運動によって行われるように構成し、あるいはチャンバーに内在している移動モータによって行われるようにし、あるいはチャンバーとチャンバーとの中間にロボットアームを設置して行われるようにすることを基本とする。２つのチャンバーを繋ぐチューブの中央部分にゲートバルブ１４０があってガスの断続的供給により圧力を調節し、試料移動のための通路を提供することは前述したとおりである。
図３は、図２のＳＢ ＭＯＳＦＥＴ製造用装置の第２チャンバー２００を示す拡大図である。次に、図２及び図３を参照して第２チャンバー２００を詳細に説明する。第２チャンバー２００は、ＳＢ ＭＯＳＦＥＴ用金属薄膜を形成するために用いられるもので、スパッタリングによる蒸着法や蒸気蒸着法による蒸着などが可能である。本実施例では、説明の便宜上、スパッタリング蒸着法に対する場合のみを例として挙げる。
第２チャンバー２００には、第２基板ホルダー２０２が備えられている。第１チャンバー１００から伝送されてきた基板は、図３に示した第２基板ホルダー２０２上に配置され、一定の工程を行うために試料ホルダー２０４及び自動昇降機２０８に搭載されてスパッタリング蒸着のために中間膜２０６へ移動する。中間膜２０６は、スパッタリング工程を行うときに密閉空間を作るためにチャンバー内に配置される。自動昇降機２０８によって、基板を搭載した試料ホルダー２０４及び第２基板ホルダー２０２が中間膜まで上昇すると、図３に示すように、試料ホルダー２０４は、中間膜２０６の中央部位に設けられているホールを通過し、第２基板ホルダー２０２は、中間膜２０６と密着して上部と下部がそれぞれ異なる圧力を維持する。例えば、選択的シリコン層（Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ ｓｉｌｉｃｏｎ、ＳＥＧ）形成装置と金属蒸着用スパッタが結合した形態のチャンバーで温度を急速に調節するために、基板ホルダー２０２上に別途の試料ホルダー２０４が設置される。第２基板ホルダー２０２は、試料ホルダー２０４の下方に位置し、それぞれ発熱体によって温度が調節される。第２基板ホルダー２０２の発熱体によって試料（基板）の温度が調節され、金属蒸着の際には試料ホルダー２０４内のセラミック発熱体によって温度が調節される。一般熱線による発熱体の場合、下部チャンバーの壁に冷却水を流さなければならない。急激な降温のために、試料ホルダー２０４は、約１〜３ｃｍの厚さに薄く製造する。試料ホルダー２０４と第２基板ホルダー２０２のそれぞれにサーモカップル（ｔｈｅｒｍｏ−ｃｏｕｐｌｅ）を設置して実際の基板の温度を測定する。一方、２つのホルダー２０２、２０４の表面は、金属性導体で取り囲まないことが好ましい。表面が酸化したＴｉＯ２／Ｔｉを活用することも可能である。その他にも、セラミックコーティングを行ってもよく、あるいは周りに膜を形成させてもよい。
スパッタガン２１６は、第２チャンバー２００の上部に設置されており、前面中央にはスパッタシャッター２１４が設置されている。スパッタシャッター２１４は、スパッタリング中に蒸着される金属が両側に広く広がることを防ぐ。シャッター絞り２１８は、スパッタシャッター２１４の開口程度を調節する。スパッタリング蒸着は、Ｎ２又はＡｒ雰囲気で行うことができる。スパッタリングの場合、ターゲットは中央に１つ設置する。ところが、必要に応じて３〜４個を設置して多数のターゲットによって蒸着することも可能である。
スパッタシャッター２１４が閉っている状態で前洗浄工程を行い、その間、試料ホルダー２０４がスパッタターゲットの下方に３〜１０ｃｍ移動してスパッタリング蒸着位置に到達する。試料ホルダー２０４は、温度が常温から５００℃まで調節できる。金属蒸着は、スパッタシャッターが開放される瞬間に開始する。スパッタシャッターは、初期にはスパッタターゲットから０．５〜２ｃｍ程度離れた位置にあったが、開放される瞬間、試料ホルダー２０４の両側に移動する。スパッタシャッター２１４は、それぞれ一つの調節器が付いている２つを一対とすることを基本とする。スパッタガン２１６は、１つを基本とするが、必要に応じては２〜４個をさらに設置することができるため、共同蒸着（ＣＯ−ＤＥＰＯＳＩＴＩＯＮ）又は多層薄膜蒸着に利用できる。
スパッタリング蒸着が完了した後は、さらに自動昇降機２０８によって第２基板ホルダー２０２は下降する。図３に示すように、自動昇降機２０８の上板には、第２基板ホルダー２０２よりは狭い試料ホルダー２０４がある。基板温度は、サーモカップル（図示せず）方式で測定されると、サーモカップルを第２基板ホルダー２０２と自動昇降機２０８上にある試料ホルダー２０４にそれぞれ一つずつ取り付ける。第２基板ホルダー２０２及び試料ホルダー２０４は、ラインモーションバー（Ｌｉｎｅ Ｍｏｔｉｏｎ Ｂａｒ）による方法を用いてもよく、ロボットアームによる方法を用いてもよい。上述したような第２基板ホルダー２０２の説明は、第１基板ホルダー（図２の１１２）にも適用できる。
第２チャンバー２００内のキャリアガスは、２つのバルブ２１０、２１２によって中間膜２０６の上部領域と下部領域にそれぞれ独立して注入される。 中間膜２０６の上部領域と下部領域は、真空状態もお互い異なるように形成できる。したがって、第２チャンバー２００の中間膜２０６の中央部分が完璧に密閉されることにより、極超高真空及び清浄度を維持させることができる。
次に、上述した第２チャンバー２００によるＳＢ ＭＯＳＦＥＴ製造工程の改良例について説明する。第２チャンバー２００を用いて金属蒸着前の結晶界面を緩和させかつ犠牲シリコンを形成するために、ＵＨＶＣＶＤ法（Ｕｌｔｒａ Ｈｉｇｈ Ｖａｃｃｕｍ ＣＶＤ）によるＳＥＧを蒸着することができる。基板の温度を５５０〜７００℃に保たれる状態で基礎圧力を１０−８Ｔｏｒｒ以下にした後、シリコンソースのジシラン（Ｓｉ２Ｈ６）を一定量流せば、初期２００〜５００Åの単結晶シリコン膜を選択的にアクティブ領域にのみ成長させることができる。ＵＨＶＣＤＶ法を用いたＳＥＧを実現するためには、シリコンだけでなく、ＧｅＨ４を用いてＳｉＧｅ ＳＥＧを実現するようにシステムのガスを注入する。すなわち、第１チャンバー１００から移送された試料（又は基板）は、第２チャンバー２００の第２基板ホルダー２０２上に配置され、温度がある一定値に到達するときにＳＥＧ工程が行われてもよい。ＳＥＧ蒸着が完了した後、試料ホルダー２０４は、自動昇降機２０８によって上方に５〜２０ｃｍ移動した後、スパッタリングを用いて金属膜を蒸着することができる。自動昇降機２０８は、自体回転する機能をも有することができる。
金属蒸着前の犠牲シリコン成長と金属蒸着は、それぞれ別途のチャンバーで行うことも可能である。金属蒸着とＳＥＧ工程との相互共存が難しい場合、それぞれ分離してクラスターを構成することを基本とする。インシチュー工程が可能となるようにし、試料移動がロボットアームによって行われるようにすることが可能である。
次に、図１を参照してショットキーバリア（ＳＢ）ＭＯＳＦＥＴの製造工程について説明する。
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の絶縁膜１０上にシリコン層１２を形成する。シリコン層１２上にゲート酸化膜１４とゲート電極１６を順次形成し、スペーサ１８を形成した後、エッチングを行う。
次に、金属蒸着前の洗浄工程、金属蒸着前の犠牲酸化膜の成長工程、金属蒸着工程、金属蒸着後のシリサイド反応のための熱処理工程などといった一連の工程を上述したＳＢ ＭＯＳＦＥＴ製造用装置を用いて行う。この場合、好ましくは金属蒸着前の洗浄工程と金属蒸着後のシリサイド反応のための熱処理工程は、第１チャンバーで行い、金属蒸着前の犠牲酸化膜の成長工程及び金属蒸着工程は第２チャンバーで行うことができる。このような進行により、上述した工程中に基板は外部に露出せず、一括工程で行われる。
まず、蒸着前の洗浄工程は、エクスシチュー洗浄とインシチュー洗浄を行うことができるが、エクスシチュー洗浄では、パターンをエッチングした後、低電力プラズマによるエッチング後の処理とウェットエッチング浴による洗浄を行う。
エクスシチュー洗浄工程の低電力プラズマ処理は、ゲート電極のエッチング後に形成されたダメージ層を効果的に除去するためのもので、例えば、ＮＦ３を１０〜５０ｓｃｃｍ、Ｏ２を２０〜１００ｓｃｃｍ程度仕込み、Ｈｅ又はＡｒガスを５０〜２０００ｓｃｃｍ程度共に仕込んだ後、５〜５０Ｗの電力で０．１〜５ｍＴｏｒｒの範囲で行うことができる。ウェットエッチング浴による酸化膜の除去は、希釈されたＨＦ溶液で行う。ＨＦは５０〜５００：１でＤＩ（Ｄｅｉｏｎｉｚｅｄ）ウォーターで希釈し、ＨＦ溶液の処理前に希釈した硫酸（Ｈ２ＳＯ４：Ｈ２Ｏ２＝１：１）で６０〜６００秒間有機物の除去を行う。ＨＦ溶液の処理を施した試料は、表面に水素パッシベーションを９０％以上行う。
次に、インシチュー洗浄工程のために第１チャンバー（図２の１００）に配置されると、真空洗浄又はＨ２ベークを行う。真空洗浄は、１０−８ Ｔｏｒｒ以下の超高真空状態で６５０〜７５０℃の範囲で６０〜３００秒間行う。Ｈ２ベークは、７００〜９００℃でＨ２が０．５〜５０ｓｌｍ程度流れる範囲で圧力を０．１〜１０Ｔｏｒｒに低く維持した状態で６０〜３００秒間行う。
金属蒸着前の犠牲酸化膜形成工程は、インシチュー洗浄以後にＵＨＶＣＶＤ法によって５５０〜７５０℃で圧力１０−８Ｔｏｒｒ以下に１００〜５００秒間維持した後、Ｓｉ２Ｈ６又はＳｉＨ４ガスを１〜５０ｓｃｃｍ流して厚さ１００〜５００Åの選択的シリコン（Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ ｓｉｌｉｃｏｎ）を成長させる。一方、犠牲酸化膜としてはＳｉＧｅ ＳＥＧを適用することもできる。ＳｉＧｅ ＳＥＧは、ＵＨＶＣＶＤ法で蒸着し、温度５５０〜７５０℃で圧力１０−８Ｔｏｒｒ以下に１００〜５００秒間維持した後、Ｓｉ２Ｈ６又はＧｅＨ４ガスを１〜５０ｓｃｃｍ流して１００〜５００Åの厚さに成長させる。一方、金属蒸着前の犠牲酸化膜形成工程は省略してもよい。ＳＥＧ蒸着が完了した後、試料ホルダー部分が自動昇降機によって上方に５〜２０ｃｍ程度移動した後、金属蒸着工程が行われる。
金属蒸着工程は、Ａｒ又はＮ２雰囲気で圧力０．００５〜５０Ｔｏｒｒの範囲で行う。スパッタシャッターが閉っている状態で前洗浄工程を行い、その間、試料ホルダーがスパッタターゲットの下方に移動してスパッタリング蒸着位置に到達し、スパッタシャッターが開放される瞬間に金属蒸着工程を開始する。蒸着される金属膜の厚さは、たとえば５０〜５００Åであり、金属の蒸着後、試料ホルダーはさらに原位置（基板ホルダー上）に復帰する。
次に、金属蒸着後、シリサイド形成のための熱処理は、別途のチャンバーで行うことも可能であり、インシチューで第１チャンバーを用いて洗浄工程を行うことも可能である。金属蒸着工程前の洗浄と金属蒸着後のシリサイド反応のための熱処理を同時に行うことができるようにする。ハロゲンランプの下には水晶板が設置されており、加熱速度は、例えば１０〜１００℃／ｓｅｃになれる。圧力は１０−８Ｔｏｒｒ以下に維持できる。シリサイド反応のための熱処理は、急速熱処理方法と等温熱処理方法を同時に適用することができる。急速熱処理によるシリサイドの形成は通常１次熱処理といい、金属の種類によって５００〜１２００℃（０〜６０ｓｅｃ）を適用する。これに対し、２次熱処理の等温熱処理はより低い温度（２００〜８００℃）で３０分〜３００分の間に行う。金属によっては１次熱処理のみを行う場合もあれば、全て行う場合もあるので、金属によって決定されることを基本とする。
前述した本発明の技術的思想は、好適な実施例で具体的に述べられたが、これらの実施例は本発明を説明するためのもので、制限するものではないことに注意すべきである。また、本発明は、当該技術分野で通常の知識を有する者であれば、本発明の技術的思想の範囲内で様々な実施が可能であることを理解するであろう。
Claims (14)
- 下部に、試料を搭載するように配置された第１基板ホルダーと、上部に、試料に対してランプ光を照射するために配置されたハロゲンランプと、一側面に試料の出入りができるように配置された基板ドアとを備えた第１チャンバーと、
下部に、試料を搭載するように配置され、温度調節が可能な第２基板ホルダーと、チャンバーの上部と下部を分離して工程を行えるようにチャンバーの中間部に設置された中間膜と、前記第２基板ホルダーを、前記中間膜を基準として上部と下部へ移送するために前記第２基板ホルダーに取り付けられた昇降部と、前記チャンバーの上部に配置された金属蒸着部とを備える第２チャンバーと、
前記第１チャンバー及び前記第２チャンバーに連結され、圧力をそれぞれ調節するためのポンプ部と、
前記第１チャンバー及び前記第２チャンバーに連結され、ガス量を制御して注入するためのガス注入部と、
外部空気の流入なしで前記第１チャンバーと前記第２チャンバーとの間を往復し得るようにし、ゲートバルブを含む連結通路部と
を備えたことを特徴とする半導体素子の製造装置。 - 前記金属蒸着部は、スパッタガンと、スパッタリング中に蒸着される金属が両側に広く広がることを防ぐスパッタシャッターと、該スパッタシャッターの開口程度を調節するシャッター絞りとを備えたことを特徴とする請求項１に記載の半導体素子の製造装置。
- 前記ポンプ部は、ロッタリーポンプとターボ分子ポンプを用いたことを特徴とする請求項１に記載の半導体素子の製造装置。
- 前記第１チャンバーと前記第２チャンバーの温度を測定するためのサーモカップルを前記第１基板ホルダー及び第２基板ホルダーにさらに取り付けたことを特徴とする請求項１に記載の半導体素子の製造装置。
- 前記第１チャンバーの側面には、ＵＶランプ又は電子源を提供するためのポートをさらに含むことを特徴とする請求項１に記載の半導体素子の製造装置。
- 請求項１に記載の半導体素子の製造装置を用いた半導体素子の製造方法において、
半導体構造物が形成された基板上に前記第１チャンバーを用いて洗浄工程を行う段階と、
前記洗浄工程後、前記基板を前記第２チャンバーの前記中間膜の上部に移動させて金属膜を蒸着する段階とを含み、
外部の露出なしに一括工程で行うことを特徴とする半導体素子の製造方法。 - 前記金属蒸着段階の後、前記第１チャンバーで熱処理工程を行う段階をさらに含むことを特徴とする請求項６に記載の半導体素子の製造方法。
- 前記金属蒸着段階の前に、前記第２チャンバーの前記中間膜の下部で犠牲シリコン層を成長させる段階をさらに含むことを特徴とする請求項６に記載の半導体素子の製造方法。
- 請求項１に記載の半導体素子の製造装置を用いたショットキーバリアＭＯＳＦＥＴの製造方法において、
シリコン層上にゲート酸化膜、ゲート電極及びスペーサが形成された基板を前記第１チャンバーに配置する段階と、
前記第１チャンバーを用いてソース／ドレイン電極の形成のための金属膜蒸着の前に洗浄工程を行う段階と、
前記洗浄工程後、前記基板を、前記連結通路部を介して前記第２チャンバーに移動させる段階と、
前記第２チャンバーに移動した前記基板を中間膜の上部に上昇させ、前記金属蒸着部を用いて金属層を蒸着する段階と、
前記金属層の蒸着が完了した後、前記基板を下降させて熱処理してシリサイドを形成する段階と
を含むことを特徴とするショットキーバリアＭＯＳＦＥＴの製造方法。 - 前記金属層蒸着段階の前に、前記第２チャンバーの前記中間膜の下部で犠牲シリコンを成長させる段階をさらに含むことを特徴とする請求項９に記載のショットキーバリアＭＯＳＦＥＴの製造方法。
- 前記洗浄工程は、真空洗浄又はＨ２ベーク工程であり、前記真空洗浄は、１０−８Ｔｏｒｒ以下の超高真空状態で６５０〜７５０℃の範囲で６０〜３００秒間熱処理し、前記Ｈ２ベーク工程は、７００〜９００℃でＨ２を０．５〜５０ｓｌｍ、圧力を０．１〜１０Ｔｏｒｒに維持した状態で６０〜３００秒間熱処理することを特徴とする請求項９に記載のショットキーバリアＭＯＳＦＥＴの製造方法。
- 前記金属蒸着前の犠牲酸化膜形成工程は、前記第２チャンバーの中間膜の下部で行うもので、５５０〜７５０℃で圧力１０−８Ｔｏｒｒ以下に１００〜５００秒間維持した後、Ｓｉ２Ｈ６又はＳｉＨ４ガスを１〜５０ｓｃｃｍ程度流して選択的にシリコン層を形成することにより行うことを特徴とする請求項９に記載のショットキーバリアＭＯＳＦＥＴの製造方法。
- 前記金属蒸着工程は、Ａｒ又はＮ２雰囲気で圧力０．００５〜５０Ｔｏｒｒにてスパッタリング工程を用いて行うが、蒸着される金属層の厚さは、５０〜５００Åであることを特徴とする請求項９に記載のショットキーバリアＭＯＳＦＥＴの製造方法。
- 前記金属蒸着後のシリサイド形成のための熱処理は、前記第１チャンバーを用いて圧力を１０−８Ｔｏｒｒ以下に維持した状態で行うことを特徴とする請求項９に記載のショットキーバリアＭＯＳＦＥＴの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054210A KR100429296B1 (ko) | 2002-09-09 | 2002-09-09 | 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조방법 |
| PCT/KR2002/002497 WO2004023545A1 (en) | 2002-09-09 | 2002-12-30 | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005538547A JP2005538547A (ja) | 2005-12-15 |
| JP4351161B2 true JP4351161B2 (ja) | 2009-10-28 |
Family
ID=31973671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004533817A Expired - Fee Related JP4351161B2 (ja) | 2002-09-09 | 2002-12-30 | 半導体素子の製造装置及びこれを用いた半導体素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20060048706A1 (ja) |
| JP (1) | JP4351161B2 (ja) |
| KR (1) | KR100429296B1 (ja) |
| AU (1) | AU2002359079A1 (ja) |
| DE (1) | DE10297788B4 (ja) |
| WO (1) | WO2004023545A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0813241D0 (en) | 2008-07-18 | 2008-08-27 | Mcp Tooling Technologies Ltd | Manufacturing apparatus and method |
| KR101039461B1 (ko) * | 2011-02-18 | 2011-06-07 | 전만호 | 유도가열 전기레인지용 구이판 |
| US8946081B2 (en) * | 2012-04-17 | 2015-02-03 | International Business Machines Corporation | Method for cleaning semiconductor substrate |
| EP3007879B1 (en) * | 2013-06-10 | 2019-02-13 | Renishaw Plc. | Selective laser solidification apparatus and method |
| GB201310398D0 (en) | 2013-06-11 | 2013-07-24 | Renishaw Plc | Additive manufacturing apparatus and method |
| GB201505458D0 (en) | 2015-03-30 | 2015-05-13 | Renishaw Plc | Additive manufacturing apparatus and methods |
| CN113261075A (zh) * | 2018-12-21 | 2021-08-13 | 应用材料公司 | 用于形成触点的处理系统和方法 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60238479A (ja) * | 1984-05-10 | 1985-11-27 | Anelva Corp | 真空薄膜処理装置 |
| US4752815A (en) * | 1984-06-15 | 1988-06-21 | Gould Inc. | Method of fabricating a Schottky barrier field effect transistor |
| US4699805A (en) * | 1986-07-03 | 1987-10-13 | Motorola Inc. | Process and apparatus for the low pressure chemical vapor deposition of thin films |
| DE3873593T2 (de) * | 1987-04-21 | 1992-12-10 | Seiko Instr Inc | Apparatur zur herstellung von halbleiterkristallen. |
| JPH0758789B2 (ja) * | 1988-06-10 | 1995-06-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0268927A (ja) * | 1988-09-02 | 1990-03-08 | Mitsubishi Electric Corp | 半導体製造装置 |
| US4902583A (en) * | 1989-03-06 | 1990-02-20 | Brucker Charles F | Thick deposited cobalt platinum magnetic film and method of fabrication thereof |
| US5043299B1 (en) * | 1989-12-01 | 1997-02-25 | Applied Materials Inc | Process for selective deposition of tungsten on semiconductor wafer |
| US5083030A (en) * | 1990-07-18 | 1992-01-21 | Applied Photonics Research | Double-sided radiation-assisted processing apparatus |
| JPH04155850A (ja) * | 1990-10-19 | 1992-05-28 | Hitachi Ltd | 微細孔への金属孔埋め方法 |
| KR0161376B1 (ko) * | 1994-05-24 | 1999-02-01 | 김광호 | 금속배선 형성방법 및 이에 사용되는 스퍼터링 장치 |
| US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| US5730801A (en) * | 1994-08-23 | 1998-03-24 | Applied Materials, Inc. | Compartnetalized substrate processing chamber |
| JPH0874028A (ja) * | 1994-09-01 | 1996-03-19 | Matsushita Electric Ind Co Ltd | 薄膜形成装置および薄膜形成方法 |
| EP0746027A3 (en) * | 1995-05-03 | 1998-04-01 | Applied Materials, Inc. | Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same |
| JP3430277B2 (ja) * | 1995-08-04 | 2003-07-28 | 東京エレクトロン株式会社 | 枚葉式の熱処理装置 |
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| US6067931A (en) * | 1996-11-04 | 2000-05-30 | General Electric Company | Thermal processor for semiconductor wafers |
| EP0954620A4 (en) * | 1997-01-16 | 2002-01-02 | Bottomfield Layne F | COMPONENTS FOR VACUUM EVAPORATION METALLIZATION AND RELATED METHODS |
| JPH10233426A (ja) * | 1997-02-20 | 1998-09-02 | Tokyo Electron Ltd | 自動ティ−チング方法 |
| US5958508A (en) * | 1997-03-31 | 1999-09-28 | Motorlola, Inc. | Process for forming a semiconductor device |
| US6114662A (en) * | 1997-06-05 | 2000-09-05 | International Business Machines Corporation | Continual flow rapid thermal processing apparatus and method |
| US5911896A (en) * | 1997-06-25 | 1999-06-15 | Brooks Automation, Inc. | Substrate heating apparatus with glass-ceramic panels and thin film ribbon heater element |
| US5997649A (en) * | 1998-04-09 | 1999-12-07 | Tokyo Electron Limited | Stacked showerhead assembly for delivering gases and RF power to a reaction chamber |
| JP2000223419A (ja) * | 1998-06-30 | 2000-08-11 | Sony Corp | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 |
| KR100351237B1 (ko) * | 1998-12-29 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체소자의구리금속배선형성장치및이를이용한구리금속배선형성방법 |
| US6423949B1 (en) * | 1999-05-19 | 2002-07-23 | Applied Materials, Inc. | Multi-zone resistive heater |
| US6488778B1 (en) * | 2000-03-16 | 2002-12-03 | International Business Machines Corporation | Apparatus and method for controlling wafer environment between thermal clean and thermal processing |
| US6437290B1 (en) * | 2000-08-17 | 2002-08-20 | Tokyo Electron Limited | Heat treatment apparatus having a thin light-transmitting window |
| US6528767B2 (en) * | 2001-05-22 | 2003-03-04 | Applied Materials, Inc. | Pre-heating and load lock pedestal material for high temperature CVD liquid crystal and flat panel display applications |
| KR20040008193A (ko) * | 2001-05-30 | 2004-01-28 | 에이에스엠 아메리카, 인코포레이티드 | 저온 로딩 및 소성 |
| US6395093B1 (en) * | 2001-07-19 | 2002-05-28 | The Regents Of The University Of California | Self contained, independent, in-vacuum spinner motor |
| US6713393B2 (en) * | 2002-06-20 | 2004-03-30 | Intelligent Sources Development Corp. | Method of forming a nanometer-gate MOSFET device |
-
2002
- 2002-09-09 KR KR10-2002-0054210A patent/KR100429296B1/ko not_active IP Right Cessation
- 2002-12-30 JP JP2004533817A patent/JP4351161B2/ja not_active Expired - Fee Related
- 2002-12-30 US US10/527,056 patent/US20060048706A1/en not_active Abandoned
- 2002-12-30 DE DE10297788T patent/DE10297788B4/de not_active Expired - Fee Related
- 2002-12-30 AU AU2002359079A patent/AU2002359079A1/en not_active Abandoned
- 2002-12-30 WO PCT/KR2002/002497 patent/WO2004023545A1/en active Application Filing
-
2011
- 2011-07-15 US US13/184,089 patent/US20110272279A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE10297788B4 (de) | 2008-06-26 |
| AU2002359079A1 (en) | 2004-03-29 |
| WO2004023545A1 (en) | 2004-03-18 |
| KR20040022603A (ko) | 2004-03-16 |
| US20110272279A1 (en) | 2011-11-10 |
| US20060048706A1 (en) | 2006-03-09 |
| JP2005538547A (ja) | 2005-12-15 |
| KR100429296B1 (ko) | 2004-04-29 |
| DE10297788T5 (de) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10615034B2 (en) | Pre-clean of silicon germanium for pre-metal contact at source and drain and pre-high K at channel | |
| KR100932815B1 (ko) | 저온 폴리-실리콘 박막 트랜지스터를 위한 다층 고품질게이트 유전체 | |
| TWI691612B (zh) | 矽化鎳奈米線的直接沉積 | |
| KR920006261B1 (ko) | 반도체장치의 제조방법 및 그 장치 | |
| US20110272279A1 (en) | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same | |
| JP2004193575A (ja) | 半導体プロセスおよびこれに関連する装置 | |
| TW201926558A (zh) | 半導體裝置的形成方法 | |
| JP2020518134A (ja) | 高アスペクト比構造における間隙充填方法 | |
| US20200332415A1 (en) | Methods And Apparatus For Deposition Of Low-K Films | |
| US20180158686A1 (en) | Deposition Of Metal Films | |
| US10879081B2 (en) | Methods of reducing or eliminating defects in tungsten film | |
| US20090191703A1 (en) | Process with saturation at low etch amount for high contact bottom cleaning efficiency for chemical dry clean process | |
| US10854511B2 (en) | Methods of lowering wordline resistance | |
| KR102336537B1 (ko) | 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들 | |
| US11804372B2 (en) | CD dependent gap fill and conformal films | |
| JP3844526B2 (ja) | 結晶性珪素膜作製方法 | |
| JP2007311461A (ja) | 半導体装置の製造方法 | |
| TW201724500A (zh) | 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法 | |
| JPH0917705A (ja) | 連続熱処理方法 | |
| KR100872801B1 (ko) | 플라스마 질화법을 이용한 반도체 소자의 금속 실리사이드형성 방법 | |
| JPH02298270A (ja) | 成膜方法 | |
| JP2009044088A (ja) | 半導体装置の製造方法 | |
| JPH0485927A (ja) | ゲート電極用薄膜の形成方法とその形成装置 | |
| JP2004335957A (ja) | 半導体装置の製造方法 | |
| JPH10321557A (ja) | 成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |