KR20040022603A - 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조방법 - Google Patents
반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR20040022603A KR20040022603A KR1020020054210A KR20020054210A KR20040022603A KR 20040022603 A KR20040022603 A KR 20040022603A KR 1020020054210 A KR1020020054210 A KR 1020020054210A KR 20020054210 A KR20020054210 A KR 20020054210A KR 20040022603 A KR20040022603 A KR 20040022603A
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- substrate
- metal
- metal deposition
- substrate holder
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 100
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000001465 metallisation Methods 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000004140 cleaning Methods 0.000 claims abstract description 30
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 7
- 150000002367 halogens Chemical class 0.000 claims abstract description 7
- 238000002347 injection Methods 0.000 claims abstract description 4
- 239000007924 injection Substances 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 238000004544 sputter deposition Methods 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 11
- 238000010407 vacuum cleaning Methods 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000010923 batch production Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 13
- 238000011065 in-situ storage Methods 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 3
- 230000006698 induction Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 32
- 239000010410 layer Substances 0.000 description 18
- 239000007789 gas Substances 0.000 description 7
- 230000033001 locomotion Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000011066 ex-situ storage Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005524 ceramic coating Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
Abstract
본 발명은 초미세 반도체 소자의 공정에 있어 쇼트키 배리어 MOSFET을 형성하기 위한 반도체 소자의 제조 장치 및 이를 이용한 제조 방법에 관한 것으로, 2개의 챔버를 상호 연결하고, 2개의 챔버를 통해서 세정 공정, 금속층 형성공정 및 후속공정등을 인-시튜로 진행할 수 있도록 구성함으로써, 불필요한 불순물 개입이나 산화막의 형성등을 방지하고, 공정의 최적화를 구현한다.
Description
본 발명은 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자 제조 방법에 관한 것으로, 보다 구체적으로는, 초미세 반도체 소자의 공정에 있어 새로운 메탈 접합식 쇼트키 배리어 방법을 최적화 하는 반도체 소자의 제조 장치 및 이를 이용한 제조 방법에 관한 것이다.
초미세 반도체 소자의 제조기술은 소자의 집적화 및 고속화를 위해 반드시 확보되어야 하는 핵심 기술이다. 최근, 나노 크기의 반도체 소자를 구현하는 방법은 다양하게 소개되고 있지만, 그 중에서도 가장 난이도가 높은 기술 중 하나는 금속 실리사이드 반응을 이용한 쇼트키 배리어 MOSFET 제조 방법이다.
즉, 100nm 이상의 소자를 사이즈만 작게 하여 집적화하는 방법에서는 소오스 및 드레인 전극 형성의 도핑이 가장 중요한 문제 중 하나이다. 이러한 도핑문제를 해결하기 위해서, 쇼트키 배리어를 갖도록 하면 소오스/드레인의 저항을 획기적으로 낮춤과 동시에 도핑에 의한 소오스/드레인 형성의 경우에 반드시 행하는 고온 열처리 공정을 생략할 수 있게 된다.
금속과 실리콘 접합 중 쇼트키 컨택에서는 전자적으로 계면에 전자 에너지 장벽이 발생한다. 이것은 쇼트키 컨택 하이트(Shottky Barrier Height; SBH)로 알려져 있으며, 종래에는 적외선 감지기에 적용을 위해 연구가 진행되어 왔다. 쇼트키 컨택 활용기술이 나노 전자 소자의 대안으로 부각되기 시작한 것은 극히 최근이므로 최적의 장비와 공정은 아직까지 확립되지 않은 실정이다. 따라서, SBH를 효율적으로 조절하고 초미세 소자 제조 공정에 최적화를 기할 필요가 있다.
종래 기술의 문제점은 크게 4가지로 분류할 수 있다.
첫째, 종래의 금속증착 전 세정기술이다. 보통의 경우 인-시튜(In-situ)로 진행되는 것이 불가능한 상태에서 진행되었기 때문에 금속과 실리콘 사이에 이물질의 생성을 막을 수 없었다.
둘째, 세정이 어느정도 진행되었다 하더라도 패턴에 남아있는 대미지층(damage layer)의 영향으로 미세 구조나 전자적 특성 측면에서 쇼트키 컨택이 최적화되기 어렵다.
셋째, 게이트 형성시에 과도 식각으로 인한 실리콘 기판의 손실이 커서 실리사이드 형성이 용이하지 않다.
넷째, 금속막 형성 후에 열처리를 익스-시튜(ex-situ)로 진행한 경우, 금속 입계 산화 등을 피하기 어려울 가능성이 있다.
이하, 도 1을 참조하여 쇼트키 배리어(SB) MOSFET의 구조를 설명한다.
SOI(Silicon On Insulator)기판의 절연막(10) 상에는 실리콘층(12)이 형성되어 있다. 실리콘층(12) 상에 게이트 산화막(14), 그 위에 게이트 전극(16)이 형성되고, 이어서 스페이서(16)를 형성하고 식각한다. 초미세 집적소자 대부분의 경우 스페이서(16) 제작 공정까지 진행되고 나면, 다음 공정으로 메탈 실리사이드 형성 공정이 실시된다. 그러나, 대부분의 경우 스페이서(16)가 형성되고 나면, 실리콘층(14)의 상당량이 과식각된다. 이 후, 습식 및 건식 세정방법을 적용한 후 금속 증착 및 열처리를 하게 된다.
그러나, 이 때 다음과 같은 문제점들이 발생할 수 있었다.
(1) 금속 증착 전에 산화막 생성을 막을 수 없다.
(2) 식각시 대미지로 인하여 금속 증착시 실리사이드 반응에 영향을 미치게 된다.
(3) 식각된 실리콘층이 많아 금속 증착 후 실리사이드 공정 최적화를 이루기 어렵다.
(4) 실리사이드 공정을 위한 열처리시 추가 산화를 막을 수 없다.
따라서, 2개의 챔버를 상호 연결하고, 2개의 챔버를 통해서 세정 공정, 금속층 형성공정 및 후속공정등을 인-시튜로 진행할 수 있도록 구성함으로써, 불필요한 불순물 개입이나 산화막의 형성등을 방지하고, 공정의 최적화를 구현한 초미세 소자 제조 공정을 최적화 할 수 있는 반도체 제조장치와 이를 이용한 반도체 소자의 제조방법을 제공하는 것이다.
도 1은 제조된 쇼트키 배리어 MOSFET의 단면을 도시한 도면이다.
도 2는 본 발명의 일실시예에 따른 SB MOSFET 제조 장치룰 도시한 도면이다.
도 3은 도 2 의 SB MOSFET 제조용 장치의 제2 챔버를 확대한 도면이다.
상술한 문제점을 해결하기 위한 수단으로서, 본 발명의 일측면은 반도체 제조장치에 관한 것으로, 하부에는 시료를 탑재하도록 배치된 제1 기판 홀더, 상부에는 시료에 램프광을 조사하기 위하여 배치된 할로겐 램프 및 일측면에 시료가 출입할 수 있도록 하는 기판 도어를 구비된 제1 챔버와, 하부에 시료를 탑재하도록 배치되며, 온도조절이 가능한 제2 기판홀더, 챔버의 상부와 하부를 분리하여 공정을 진행할 수 있도록 챔버의 중간부에 설치된 중간막, 상기 제2 기판홀더를 중간막을 기준으로 상부와 하부로 이송하기 위하여 상기 제2 기판 홀더에 부착된 승강부 및 상기 챔버의 상부에 배치된 금속증착부를 구비하는 제2 챔버와 제1 챔버와 상기 제2 챔버에 연결되어 압력을 각각 조절하기 위한 펌프부와, 제1 챔버와 제2 챔버에 연결되어 가스량을 제어하여 주입하기 위한 가스주입부와. 외부 공기의 유입이 없이 상기 제1 챔버와 상기 제2 챔버 사이를 왕복가능 하도록 하며, 게이트 밸브를 포함하는 연결통로부를 구비한다.
바람직하게는, 제2 챔버의 상기 금속 증착부는 스퍼터링에 위해 금속을 증착하고, 상기 금속 증착부의 구성은 스퍼터링건, 스퍼터링이 진행되는 동안 증착될 금속이 양옆으로 넓게 퍼짐을 막는 스퍼터 셔트 및 상기 스퍼터 셔트의 개구 정도를 조절하는 셔터 조리개를 포함한다.
한편, 펌프부는 로터리 펌프와 터보 분자 펌프를 이용되며, 이와 같은 구성을 통하여 10-8Torr이하의 초진공이 가능할 수 있게 된다.
본 발명의 다른 측면은 상술한 반도체 제조장치를 이용한 반도체 제조방법으로서, 반도체 구조물이 형성된 기판상에 상기 제1 챔버를 이용하여 세정공정을 수행하는 단계와 상기 세정공정 후, 기판을 상기 제2 챔버로 이동하여 금속막을 증착하는 단계를 포함하되, 외부의 노출없이 일괄 공정으로 진행하는 것을 특징으로 한다.
'반도체 구조물' 이라 함은 통상의 반도체 공정에서 이용되는 각종 절연층, 반도체층, 도전층 등을 리소그라피 공정 및 식각공정을 통하여 형성한 임의의 구조물 모두를 총칭한다.
바람직하게는, 금속 증착 단계 후에, 열처리 공정을 수행하는 단계를 추가로 포함할 수 있으며, 금속 증착 단계 전에는, 상기 제2 챔버에서 희생 실리콘층 성장 단계를 추가로 포함할 수 있다.
본 발명의 또다른 측면은 상술한 반도체 제조장치를 이용하여 쇼트키 배리어 MOSFET 제조방법으로, 본 제조 방법은 실리콘층 상에 게이트 산화막, 그 위에 게이트 전극 및 스페이서가 형성된 기판을 제1 챔버에 배치하는 단계와, 제1 챔버를 이용하여 소오스/드레인 전극 형성을 위한 금속막 증착전, 세정공정을 수행하는 단계와, 세정공정 후, 기판을 연결통로부를 통해서 제2 챔버로 이동하는 단계와, 제2 챔버로 이동된 기판을 중간막 상부로 상승시켜, 금속증착부를 이용하여 금속층을 증착하는 단계와, 금속층 증착이 완료된 후. 기판을 하강하여 열처리하여 실리사이드를 형성하는 단계를 포함한다.
바람직하게는, 금속층 증착 단계 전에, 제2 챔버에서 희생 실리콘 성장 단계를 추가로 포함가능하고, 세정 공정은 진공세정 또는 H2-베이크 공정이 가능하며, 금속 증착전 희생산화막 형성공정은 상기 제2 챔버의 중간막 하부에서 수행된다.
바람직하게는, 스퍼터링 공정을 이용하여 실시하되, 증착되는 금속층의 두께는 50~500℃이며, 금속증착후 실리사이드 형성을 위한 열처리는 상기 제1 챔버를 이용하여 압력은 10-8Torr이하로 유지한 상태에서 수행한다.
이하, 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전 하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 일실시예에 따른 SB MOSFET 제조 장치룰 도시한 도면이다. SB MOSFET 제조장치는 인시튜 세정공정을 실시하는 제1 챔버(100)와 금속 증착과그 후 인-시튜로 진행되는 열처리등을 수행하는 제2 챔버(200) 및 외부 공기의 유입없이 제1 챔버(100)와 제2 챔버(200) 사이를 왕복가능 하도록 하며, 게이트 밸브(140)를 포함하는 연결통로부를 구비한다.
제1 챔버(100)는 상부에 수정판(Quartz Panel)(108)이 설치되어 있으며 이를 통해서 할로겐 램프(110)가 기판에 직접 램프광을 조사한다. 기판은 기판 도어(102)를 통해서 제1 기판 홀더(112)상에 배치된다. 할로겐 램프(110)는 급속 열처리(Papid Thermal Processing; RTP)가 가능한 것으로 선택한다. 또한, 제 1 챔버(100)에는 여분의 포트들(미도시)을 구비할 수 있다. 제1 챔버(100)의 양 측면에 각각 여분의 포트들을 만들어 시료의 표면 반응(세정에 관련된)이나 금속 증착 후 열처리 효과의 상승을 위해 UV-램프 또는 전자소스(electron source)등을 구비할 수 있다. 전자 발생은 텅스텐 필라멘트 계열의 것을 활용하는 것으로 구성할 수도 있다.
제 1 챔버(100)의 압력은 로터리 펌프(160)와 터보 분자펌프(150)를 통해서 조절가능하다. 제1 챔버(100)의 압력은 10-8Torr이하로 내려갈 수 있으며, 진공세정 및 진공 열처리가 가능하다. 이 때, 가열 방식은 전술한 할로겐 램프(110)를 이용하여 방사가열(radial Heat Treatment)이 가능하다. 또한, 제1 챔버(100)에는 수소(H2), 질소(N2), 아르곤(Ar)등을 주입할 수 있도록 별도의 배선, 밸브 등을 포함하는 가스처리부(미도시)와 연결되어 있다.
제1 챔버(100)에서 진행될 수 있는 세정공정을 예를 들어 설명하면, 챔버내의 온도를 750℃ 이상 올린 상태에서 수소를 흘리면서 펌핑 속도를 높일 경우, 약 1 Torr이하가 되는 조건에서 표면의 자연 산화막을 제거할 수 있다. 이는 H2베이크 효과로 알려져 있으며 실리콘 표면에 수소 패시베이션을 수행하여 재차 산화되는 것을 억제할 수 있다. 또한, 진공세정법은 10-8이하에서 650~750℃ 범위에서 실시하며, 산화막의 SiO 휘발 반응에 의해 표면 산화막이 제거될 수 있다.
제 2 챔버(200)는 게이트 밸브(150)를 통해서 제1 챔버(100)와 연결된다. 게이트 밸브(140)는 두 챔버 사이에 압력을 각각 조절할 수 있도록 한다. 제1 기판 홀더(112)상에 배치되어 있던 기판은 게이트 밸브(140)가 열리면 운반장치(106)에 의해서 제 2 챔버내에 위치하는 제2 기판 홀더(202)로 기판을 이송한다. 제2 챔버(200)에는 제1 챔버(100)의 경우와 마찬가지로 로터리 펌프(160)와 터보 분자펌프(150)가 연결되어 있으며, 이들을 통해서 제2 챔버(200)의 압력 조절이 가능해진다. 이 경우에는 두개의 챔버(100, 200) 사이의 시료 이동은 직선운동(LINEAR MOTION FEEDTHROUGH)에 의해 진행이 가능하도록 구성하거나, 챔버에 내재된 이동모터에 의해 진행이 가능하도록 하거나, 챔버와 챔버 중간에 로봇암을 설치하여 이동하게 함을 기본으로 한다. 두 챔버를 이어주는 튜브의 가운데 부분에 게이트 밸브(140)가 있어 기체를 단속하여 압력을 조절하고, 시료 이동을 위한 통로를 제공하는 것은 전술한 바와 같다.
도 3은 도 2 의 SB MOSFET 제조용 장치의 제2 챔버(200)를 확대한 도면이다. 이하, 도 2 및 도 3을 참조하여 제2 챔버(200)를 상세히 설명한다. 제2 챔버(200)는 SB-MOSFET용 금속 박막을 형성하기 위하여 이용되며, 스퍼터링에 의한 증착, 증기증착법에 의한 증착등이 가능하다. 본 실시예에서는 설명의 편의를 위해 스퍼터링 증착방법에 대한 경우만을 예로 든다.
제2 챔버(200)에는 제2 기판홀더(202)가 구비된다. 제1 챔버(100)에서 전송되어 온 기판은 도 3의 제2 기판 홀더(202)상에 배치되고, 일정 공정을 수행하기 위해 시료홀더(204) 및 자동승강기(AUTO ELEVATING SYSTEM)(208)에 탑재되어 스퍼터링 증착을 위해 중간막(206)으로 이동된다. 중간막(206)은 스퍼터링 공정을 수행할 때 밀페된 공간을 만들기 위해서 챔버내에 배치되며, 자동승강기(208)에 의해 기판을 탑재한 시료홀더(204) 및 제2 기판홀더(202)가 중간막까지 상승하면, 도 3에 도시된 바와 같이. 시료홀더(204)는 중간막(206)의 중앙부위에 형성되어 있는 홀을 통과하고, 제2 기판홀더(202)는 중간막(206)과 밀착되어 상부와 하부가 다른 압력을 유지할 수 있게 된다. 예를 들어 선택적 실리콘층(Selective Epitaxial growth of silicon; SEG) 형성 장치와 금속증착용 스퍼터가 결합된 모양의 챔버에서 온도의 급속한 조절을 위해서 기판 홀더(202)위에 별도의 시료홀더(204)가 설치된다. 기판 홀더(202)는 시료 홀더(204) 아래에 위치하며, 각각 발열체에 의해 온도가 조절된다. 제2 기판홀더(202) 발열체에 의해 시료(기판)의 온도가 조절되며, 금속 증착시에는 시료 홀더(204)내의 세라믹 발열체에 의해 온도가 조절되게 된다. 일반 열선에 의한 발열체의 경우, 하부 챔버 벽에 냉각수를 흘려 주어야 한다. 급격한 온도 하강을 위해 시료홀더(204)는 약 1~3cm로 얇게 제조한다. 시료 홀더(204)와 제2 기판홀더(202) 각각에 써모커플(thermo-couple)을 설치하여 실제 기판의 온도를 측정한다. 한편, 두개의 홀더(202, 204) 표면은 금속성 도체로 둘러싸지 않는 것이 바람직하다. 표면 산화된 TiO2/Ti를 활용하는 것도 가능하다. 다른 경우에는 세라믹 코팅을 하거나, 둘레에 막을 형성시킬 수 있다.
스퍼터건(216)은 제2 챔버(200)의 상부에 설치되어 있으며, 전면 중앙에는 스퍼터 셔트(214)가 설치된다. 스퍼터 셔트(214)는 스퍼터링이 진행되는 동안 증착될 금속이 양옆으로 넓게 퍼짐을 막는다. 셔터 조리개(218)는 스퍼터 셔트(214)의 개구 정도를 조절한다. 스퍼터링증착은 N2또는 Ar분위기에서 수행될 수 있으며, 스퍼터링의 경우, 타겟의 설치는 중앙에 1개 설치한다. 그러나, 필요에 따라서 3~4개를 설치하여 여러개의 타겟을 통해서 증착하는 것도 가능함은 물론이다.
스퍼터 셔터(214)가 닫혀 있는 상황에서 전세정 공정을 실시하며, 그동안 시료 홀더(204)가 스퍼터 타겟 아래로 3~10cm 이동하여 스퍼터링 증착 위치에 도달한다. 시료 홀더(204)는 온도가 상온에서 500℃까지 조절가능하다. 금속 증착은 스퍼터 셔터가 열리는 순간 시작되며, 스퍼터 셔터는 초기에는 스퍼터 타겟에서 0.5 ~ 2cm 정도 떨어진 위치에 있었으나, 열리는 순간 시료 홀더 양 옆으로 이동한다. 스퍼터 셔터(214)는 각각 하나의 조절기가 붙어있는 2개를 한 쌍으로 함을 기본으로 한다. 스퍼터건(216)은 1개를 기본으로 하나 필요에 따라서는 2~4개을 추가 설치할 수 있어 공동 증착(CO-DEPOSITION) 또는 다층 박막 증착에 이용될 수 있다.
스퍼터링 증착이 완료된 후에는 다시 자동 승강기(208)를 통해 제2 기판 홀더(202)로 하강한다. 도 3에 도시된 바와 같이. 자동승강기(208) 상판에는 제2 기판홀더(202) 보다는 좁은 시료홀더(204)가 있다. 기판 온도는 써모커플(미도시) 방식으로 측정되면, 제2 기판 홀더(202)와 자동승강기(208) 상에 있는 시료홀더(204)에 각각 하나씩 부착한다. 제2 기판 홀더(202) 및 시료 홀더(203)는 라인모션바(Line Motion Bar)에 의한 방법을 사용할 수도 있고, 로봇암에 의한 방법을 이용할 수도 있다. 상술한 바와 같은 제2 기판홀더(202)에 대한 설명은 제1 기판홀더(도 2의 112)에도 적용될 수 있다.
제2 챔버(200)내의 이동기체(CARRIER GAS)는 2개의 밸브(210, 212)를 통하여 중간막(214) 상부 영역과 하부 영역이 각각 독립적으로 주입되고, 진공 상태도 서로 달리 형성될 수 있다. 따라서, 제2 챔버(200)의 중간막(214)의 가운데 부분은 완벽하게 밀폐되어 극초고진공 및 청정도를 유지시킬 수 있도록 한다.
이하, 상술한 제2 챔버(200)를 통한 SB MOSFET 제조공정의 진행예를 설명한다. 제2 챔버(200)를 이용하여 금속증착전 결정계면 완화와 희생 실리콘을 형성하기 위하여 극고진공 화학 증착법(Ultra High Vaccum CVD)에 의한 SEG를 증착할 수 있다. 기판의 온도를 550~700℃로 유지되는 상태에서 기초 압력을 10-8Torr 이하로 유지한 후 실리콘 소스인 다이실래인(Si2H6)을 일정량 흘려주면 초기 200~500℃두께의 단결정 실리콘막이 선택적으로 액티브에만 성장하게 할 수 있다. UHVCDV를 이용한 SEG를 구현하기 위해서는 실리콘 뿐 아니라, GeH4를 사용하여 SiGe SEG를 구현하도록 시스템의 가스를 주입한다. 즉, 제1 챔버(100)에서 이송된 시료(또는 기판)는 제2 챔버(200)의 제2 기판홀더(202)상에 배치되고 온도가 어느 일정치에 도달할 때 SEG 공정이 진행될 수 있다. SEG 증착이 완료된 후, 시료 홀더(204)는 자동승강기(208)을 통해 위쪽으로 5~20cm 상측으로 이동한 다음, 스퍼터링을 이용하여 금속막을 증착할 수 있게 된다. 자동승강기(208)는 자체 회전하는 기능도 가질 수 있다.
금속증착전 희생 실리콘 성장과 금속 증착은 각각 별도의 챔버로 구성되어 진행함도 가능하다. 금속 증착과 SEG 공정이 상호 공존이 어려운 경우로 각각 분리하여 클러스터를 구성함을 기본으로 한다. 인시튜 공정이 가능하도록 하고, 시료 이동은 로봇 암에 의해 실시되는 것으로 구성가능하다.
이하, 도 4를 참조하여 쇼트키 배리어(SB) MOSFET의 제조공정을 설명한다.
SOI(Silicon On Insulator)기판의 절연막(10) 상에는 실리콘층(12)이 형성되어 있다. 실리콘층(12) 상에 게이트 산화막(14), 그 위에 게이트 전극(16)이 형성되고, 이어서 스페이서(18)를 형성하고 식각한다.
다음으로, 금속증착전 세정공정, 금속증착전 희생산화막 성장 공정, 금속 증착 공정, 금속 증착후 실리사이드 반응을 위한 열처리 공정 등의 일련의 공정을 상기 SB MOSFET 제조용 장치를 이용하여 수행한다. 이 경우, 바람직하게는 금속증착전 세정공정과 금속 증착후 실리사이드 반응을 위한 열처리 공정은 제1 챔버에서, 금속증착전 희생산화막 성장 공정 및 금속 증착 공정은 제 2 챔버에서 수행할 수 있다. 이와 같은 진행에 의해 상기의 공정 동안 기판은 외부에 노출되지 않고, 일괄공정으로 진행될 수 있다.
먼저, 증착전 세정공정은 익스-시튜 세정과 인-시튜 세정을 수행할 수 있는데, 익스-시튜 세정은 패턴을 식각한 후, 저전력 플라즈마에 의한 식각후 처리와 습식식각 베스에 의한 세정을 수행한다.
익스-시튜 세정공정의 저전력 플라즈나 처리는 게이트 전극의 식각후 형성된 대미지층을 효과적으로 제거하기 위한 것으로, 예를 들어, NF3를 10~50sccm, O2를 20~100sccm 넣고 He이나 Ar 기체를 50~2000sccm 정도 함께 넣고, 5~50W의 전력으로 0.1~5m Torr의 범위에서 수행할 수 있다. 습식식각 베스에 의한 산화막의 제거는 희석된 HF용액으로 진행한다. HF는 50~500:1로 DI(Deionized) 워터로 희석하며, HF 용액 처리전에 희석된 황산(H2SO4:H2O2= 1:1)로 60~600초 동안 유기물 제거를 실시한다. HF용액 처리를 한 시료는 표면에 수소 패시베이션을 90%이상 시킨다.
다음으로, 인-시튜 세정 공정을 위하여 제1 챔버(도 2의 100)에 배치되면, 진공세정 또는 H2-베이크를 수행한다. 진공 세정은 10-8Torr 이하의 초고진공 상태에서 650~750℃ 범위에서 60~300초 동안 실시한다. H2-베이크는 700~900℃에서 H2가 0.5~50slm 정도 흐르는 범위에서 압력을 0.1~10Torr로 낮게 유지한 상태에서 60~300초 동안 실시한다.
금속 증착전 희생산화막 형성공정은 인-시튜 세정 이후에 UHV-CVD방법으로 550~750℃에서 압력 10-8Torr 이하로 100~500초 동안 유지한 후, Si2H6또는 SiH4기체를 1~50sccm 흘려 두게 100~500℃의 선택적 실리콘(Selective Epitaxial growth of silicon)을 성장시킨다. 한편, 희생산화막으로는 SiGe SEG를 적용할 수도 있다. SiGe SEG는 UHV-CVD방법으로 증착하며, 온도 550~750℃에서 압력 10-8Torr 이하로 100~500초 동안 유지한 후, Si2H6또는 GeH4기체를 1~50sccm 흘려 두께 100~500℃가 되도록 성장한다. 한편, 금속 증착전 희생산화막 형성공정은 생략할 수도 있다. SEG 증착이 완료된 후, 시료 홀더 부분이 자동승강기를 통해 상측으로 5~20cm 정도 이동한 다음, 금속 증착 공정이 수행된다.
금속 증착 공정은 Ar, 또는 N2분위기에서 압력은 0.005~50Torr 범위에서 실시한다. 스퍼터 셔터가 닫혀 있는 상황에서 전세정 공정을 실시하며, 그동안 시료 홀더가 스퍼터 타겟 아래로이동하여 스퍼터링 증착 위치에 도달하여 스퍼터 셔터가 열리는 순간 시작된다. 증착되는 금속막의 두께는 예를 들어 50~500℃이며, 금속 증착 후, 시료홀더는 다시 원위치(기판 홀더위)로 복귀한다.
다음으로, 금속증착후 실리사이드 형성을 위한 열처리는 별도의 챔버에서 진행함도 가능하고, 인시튜로 제1 챔버를 이용하여 세정 공정을 수행하는 것도 가능하다. 금속 증착 공정 전 세정과 금속 증착후 실리사이드 반응을 위한 열처리를 동시에 실시할 수 있도록 한다. 할로겐 램프 밑에는 수정판(quartz panel)을 설치되어 있고, 가열 속도는 예를 들어 10~100℃/sec가 될 수 있다. 압력은 10-8Torr이하로 유지될 수 있으며, 실리사이드 반응을 위한 열처리는 급속 열처리 방법과 등온 열처리 방법을 동시에 적용할 수 있다. 급속 열처리에 의한 실리사이드 형성은 보통 1차 열처리라고 하며, 금속의 종류에 따라 500 ~1200℃(0 ~ 60sec) RTP 를 적용한다. 반면에 2차 열처리인 등온 열처리는 보다 낮은 온도(200~800℃)에서 30분 ~300분 사이에 진행한다. 금속에 따라 1차 열처리만 진행하는 경우도 있고, 모두 진행하는 경우도 있음으로 금속에 따라 결정됨을 기본으로 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
초미세 SB MOSFET 소자를 제조함에 있어, 공정의 최적화를 기할 수 있다. 금속 공정중에 인시튜로 세정공정을 수행할 수 있음은 물론이고, 금속 형성 후에도 실리사이드 열처리 공정을 인시튜로 진행하는 것이 가능하므로 불필요한 불순물 개입이나 산화를 막을 수 있다. 또한, 금속 공정전 세정공정 및 금속 공정 후 열처리 공정을 하나의 챔버에 구현함으로써 장비가격 뿐만 아니라 불필요한 공간을 없앨 수 있다. UHV-CVD SEG공정과 금속 증착 공정을 동일한 챔버에서 겸용으로 진행할 수 있어 공정의 최정화 뿐 만 아니라, 경제적인 이득도 얻을 수 있다.
Claims (14)
- 하부에는 시료를 탑재하도록 배치된 제1 기판 홀더, 상부에는 시료에 램프광을 조사하기 위하여 배치된 할로겐 램프 및 일측면에 시료가 출입할 수 있도록 하는 기판 도어를 구비된 제1 챔버;하부에 시료를 탑재하도록 배치되며, 온도조절이 가능한 제2 기판홀더, 챔버의 상부와 하부를 분리하여 공정을 진행할 수 있도록 챔버의 중간부에 설치된 중간막, 상기 제2 기판홀더를 상기 중간막을 기준으로 상부와 하부로 이송하기 위하여 상기 제2 기판 홀더에 부착된 승강부 및 상기 챔버의 상부에 배치된 금속증착부를 구비하는 제2 챔버;상기 제1 챔버와 상기 제2 챔버에 연결되어 압력을 각각 조절하기 위한 펌프부;상기 제1 챔버와 상기 제2 챔버에 연결되어 가스량을 제어하여 주입하기 위한 가스주입부; 및외부 공기의 유입이 없이 상기 제1 챔버와 상기 제2 챔버 사이를 왕복가능하도록 하며, 게이트 밸브를 포함하는 연결통로부를 구비하는 것을 특징으로 하는 반도체 제조장치.
- 제 1 항에 있어서, 상기 금속 증착부는 스퍼터링건, 스퍼터링이 진행되는 동안 증착될 금속이 양옆으로 넓게 퍼짐을 막는 스퍼터 셔트 및 상기 스퍼터 셔트의개구 정도를 조절하는 셔터 조리개를 구비하는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 펌프부는 로터리 펌프와 터보 분자 펌프를 이용하는 것을 특징으로 하는 반도체 제조장치.
- 제 1 항에 있어서,상기 제1 챔버와 상기 제2 챔버의 온도를 측정하기 위한 써모커플을 상기 제1 및 제 2 기판홀더에 더 부착하는 것을 특징으로 하는 반도체 제조장치.
- 제 1 항에 있어서,상기 제1 챔버의 측면에는 UV-램프 또는 전자소스를 제공하기 위한 포트들을 추가로 포함하는 것을 특징으로 하는 반도체 제조장치.
- 청구항 1 내지 5 항 중 어느 하나의 항에 기재된 반도체 제조장치를 이용한 반도체 제조방법에 있어서,반도체 구조물이 형성된 기판상에 상기 제1 챔버를 이용하여 세정공정을 수행하는 단계; 및상기 세정공정 후, 상기 기판을 상기 제2 챔버로 이동하여 금속막을 증착하는 단계를 포함하되,외부의 노출없이 일괄 공정으로 진행하는 것을 특징으로 하는 반도체 제조방법.
- 제 6 항에 있어서,상기 금속 증착 단계 후에, 열처리 공정을 수행하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 제조방법.
- 제 6 항에 있어서,상기 금속 증착 단계 전에, 상기 제2 챔버에서 희생 실리콘층 성장 단계를 추가로 포함하는 것을 특징으로 하는 반도체 제조방법.
- 청구항 1 내지 5 항 중 어느 하나의 항에 기재된 반도체 제조장치를 이용한 쇼트키 배리어 MOSFET 제조방법에 있어서,실리콘층 상에 게이트 산화막, 그 위에 게이트 전극 및 스페이서가 형성된 기판을 상기 제1 챔버에 배치하는 단계;상기 제1 챔버를 이용하여 소오스/드레인 전극 형성을 위한 금속막 증착전, 세정공정을 수행하는 단계;상기 세정공정 후, 상기 기판을 상기 연결통로부를 통해서 상기 제2 챔버로 이동하는 단계;상기 제2 챔버로 이동된 기판을 중간막 상부로 상승시켜, 상기 금속증착부를이용하여 금속층을 증착하는 단계; 및금속층 증착이 완료된 후. 상기 기판을 하강하여 열처리하여 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 쇼트키 배리어 MOSFET 제조 방법.
- 제 9 항에 있어서,상기 금속층 증착 단계 전에, 상기 제2 챔버에서 희생 실리콘 성장 단계를 추가로 포함하는 것을 특징으로 하는 쇼트키 배리어 MOSFET 제조 방법.
- 제 9 항에 있어서,상기 세정 공정은 진공세정 또는 H2-베이크 공정이며, 상기 진공 세정은 10-8Torr 이하의 초고진공 상태에서 650~750℃ 범위에서 60~300초 동안 열처리하는 것이며, 상기 H2-베이크 공정은 700~900℃에서 H2가 0.5~50slm, 압력을 0.1~10Torr로 유지한 상태에서 60~300초 동안 열처리 하는 것을 특징으로 하는 쇼트키 배리어 MOSFET 제조 방법.
- 제 9 항에 있어서,상기 금속 증착전 희생산화막 형성공정은 상기 제2 챔버의 중간막 하부에서 수행되며, 550~750℃에서 압력 10-8Torr 이하로 100~500초 동안 유지한 후, Si2H6또는 SiH4기체를 1~50sccm 로 흘려 선택적 실리콘층을 형성하는 덕을 특징으로 하는 쇼트키 배리어 MOSFET 제조방법.
- 제 9 항에 있어서,상기 금속 증착 공정은 Ar, 또는 N2분위기에서 압력 0.005~50Torr로 스퍼터링 공정을 이용하여 실시하되, 증착되는 금속층의 두께는 50~500℃ 인 것을 특징으로 하는 쇼트키 배리어 MOSFET 제조방법.
- 제 9 항에 있어서,상기 금속증착후 실리사이드 형성을 위한 열처리는 상기 제1 챔버를 이용하여 압력은 10-8Torr이하로 유지한 상태에서 수행하는 것을 특징으로 하는 쇼트키 배리어 MOSFET 제조방법.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054210A KR100429296B1 (ko) | 2002-09-09 | 2002-09-09 | 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조방법 |
| DE10297788T DE10297788B4 (de) | 2002-09-09 | 2002-12-30 | Vorrichtung für die Herstellung einer Halbleitervorrichtung mit zwei Kammern und Verfahren für die Herstellung einer Halbleitervorrichtung unter Verwendung dieser Vorrichtung |
| AU2002359079A AU2002359079A1 (en) | 2002-09-09 | 2002-12-30 | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same |
| US10/527,056 US20060048706A1 (en) | 2002-09-09 | 2002-12-30 | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same |
| PCT/KR2002/002497 WO2004023545A1 (en) | 2002-09-09 | 2002-12-30 | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same |
| JP2004533817A JP4351161B2 (ja) | 2002-09-09 | 2002-12-30 | 半導体素子の製造装置及びこれを用いた半導体素子の製造方法 |
| US13/184,089 US20110272279A1 (en) | 2002-09-09 | 2011-07-15 | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054210A KR100429296B1 (ko) | 2002-09-09 | 2002-09-09 | 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040022603A true KR20040022603A (ko) | 2004-03-16 |
| KR100429296B1 KR100429296B1 (ko) | 2004-04-29 |
Family
ID=31973671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0054210A KR100429296B1 (ko) | 2002-09-09 | 2002-09-09 | 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20060048706A1 (ko) |
| JP (1) | JP4351161B2 (ko) |
| KR (1) | KR100429296B1 (ko) |
| AU (1) | AU2002359079A1 (ko) |
| DE (1) | DE10297788B4 (ko) |
| WO (1) | WO2004023545A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101039461B1 (ko) * | 2011-02-18 | 2011-06-07 | 전만호 | 유도가열 전기레인지용 구이판 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0813241D0 (en) | 2008-07-18 | 2008-08-27 | Mcp Tooling Technologies Ltd | Manufacturing apparatus and method |
| US8946081B2 (en) * | 2012-04-17 | 2015-02-03 | International Business Machines Corporation | Method for cleaning semiconductor substrate |
| EP3007879B1 (en) * | 2013-06-10 | 2019-02-13 | Renishaw Plc. | Selective laser solidification apparatus and method |
| GB201310398D0 (en) | 2013-06-11 | 2013-07-24 | Renishaw Plc | Additive manufacturing apparatus and method |
| GB201505458D0 (en) | 2015-03-30 | 2015-05-13 | Renishaw Plc | Additive manufacturing apparatus and methods |
| CN113261075A (zh) * | 2018-12-21 | 2021-08-13 | 应用材料公司 | 用于形成触点的处理系统和方法 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60238479A (ja) * | 1984-05-10 | 1985-11-27 | Anelva Corp | 真空薄膜処理装置 |
| US4752815A (en) * | 1984-06-15 | 1988-06-21 | Gould Inc. | Method of fabricating a Schottky barrier field effect transistor |
| US4699805A (en) * | 1986-07-03 | 1987-10-13 | Motorola Inc. | Process and apparatus for the low pressure chemical vapor deposition of thin films |
| DE3873593T2 (de) * | 1987-04-21 | 1992-12-10 | Seiko Instr Inc | Apparatur zur herstellung von halbleiterkristallen. |
| JPH0758789B2 (ja) * | 1988-06-10 | 1995-06-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0268927A (ja) * | 1988-09-02 | 1990-03-08 | Mitsubishi Electric Corp | 半導体製造装置 |
| US4902583A (en) * | 1989-03-06 | 1990-02-20 | Brucker Charles F | Thick deposited cobalt platinum magnetic film and method of fabrication thereof |
| US5043299B1 (en) * | 1989-12-01 | 1997-02-25 | Applied Materials Inc | Process for selective deposition of tungsten on semiconductor wafer |
| US5083030A (en) * | 1990-07-18 | 1992-01-21 | Applied Photonics Research | Double-sided radiation-assisted processing apparatus |
| JPH04155850A (ja) * | 1990-10-19 | 1992-05-28 | Hitachi Ltd | 微細孔への金属孔埋め方法 |
| KR0161376B1 (ko) * | 1994-05-24 | 1999-02-01 | 김광호 | 금속배선 형성방법 및 이에 사용되는 스퍼터링 장치 |
| US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| US5730801A (en) * | 1994-08-23 | 1998-03-24 | Applied Materials, Inc. | Compartnetalized substrate processing chamber |
| JPH0874028A (ja) * | 1994-09-01 | 1996-03-19 | Matsushita Electric Ind Co Ltd | 薄膜形成装置および薄膜形成方法 |
| EP0746027A3 (en) * | 1995-05-03 | 1998-04-01 | Applied Materials, Inc. | Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same |
| JP3430277B2 (ja) * | 1995-08-04 | 2003-07-28 | 東京エレクトロン株式会社 | 枚葉式の熱処理装置 |
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| US6067931A (en) * | 1996-11-04 | 2000-05-30 | General Electric Company | Thermal processor for semiconductor wafers |
| EP0954620A4 (en) * | 1997-01-16 | 2002-01-02 | Bottomfield Layne F | COMPONENTS FOR VACUUM EVAPORATION METALLIZATION AND RELATED METHODS |
| JPH10233426A (ja) * | 1997-02-20 | 1998-09-02 | Tokyo Electron Ltd | 自動ティ−チング方法 |
| US5958508A (en) * | 1997-03-31 | 1999-09-28 | Motorlola, Inc. | Process for forming a semiconductor device |
| US6114662A (en) * | 1997-06-05 | 2000-09-05 | International Business Machines Corporation | Continual flow rapid thermal processing apparatus and method |
| US5911896A (en) * | 1997-06-25 | 1999-06-15 | Brooks Automation, Inc. | Substrate heating apparatus with glass-ceramic panels and thin film ribbon heater element |
| US5997649A (en) * | 1998-04-09 | 1999-12-07 | Tokyo Electron Limited | Stacked showerhead assembly for delivering gases and RF power to a reaction chamber |
| JP2000223419A (ja) * | 1998-06-30 | 2000-08-11 | Sony Corp | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 |
| KR100351237B1 (ko) * | 1998-12-29 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체소자의구리금속배선형성장치및이를이용한구리금속배선형성방법 |
| US6423949B1 (en) * | 1999-05-19 | 2002-07-23 | Applied Materials, Inc. | Multi-zone resistive heater |
| US6488778B1 (en) * | 2000-03-16 | 2002-12-03 | International Business Machines Corporation | Apparatus and method for controlling wafer environment between thermal clean and thermal processing |
| US6437290B1 (en) * | 2000-08-17 | 2002-08-20 | Tokyo Electron Limited | Heat treatment apparatus having a thin light-transmitting window |
| US6528767B2 (en) * | 2001-05-22 | 2003-03-04 | Applied Materials, Inc. | Pre-heating and load lock pedestal material for high temperature CVD liquid crystal and flat panel display applications |
| KR20040008193A (ko) * | 2001-05-30 | 2004-01-28 | 에이에스엠 아메리카, 인코포레이티드 | 저온 로딩 및 소성 |
| US6395093B1 (en) * | 2001-07-19 | 2002-05-28 | The Regents Of The University Of California | Self contained, independent, in-vacuum spinner motor |
| US6713393B2 (en) * | 2002-06-20 | 2004-03-30 | Intelligent Sources Development Corp. | Method of forming a nanometer-gate MOSFET device |
-
2002
- 2002-09-09 KR KR10-2002-0054210A patent/KR100429296B1/ko not_active IP Right Cessation
- 2002-12-30 JP JP2004533817A patent/JP4351161B2/ja not_active Expired - Fee Related
- 2002-12-30 US US10/527,056 patent/US20060048706A1/en not_active Abandoned
- 2002-12-30 DE DE10297788T patent/DE10297788B4/de not_active Expired - Fee Related
- 2002-12-30 AU AU2002359079A patent/AU2002359079A1/en not_active Abandoned
- 2002-12-30 WO PCT/KR2002/002497 patent/WO2004023545A1/en active Application Filing
-
2011
- 2011-07-15 US US13/184,089 patent/US20110272279A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101039461B1 (ko) * | 2011-02-18 | 2011-06-07 | 전만호 | 유도가열 전기레인지용 구이판 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10297788B4 (de) | 2008-06-26 |
| AU2002359079A1 (en) | 2004-03-29 |
| WO2004023545A1 (en) | 2004-03-18 |
| US20110272279A1 (en) | 2011-11-10 |
| US20060048706A1 (en) | 2006-03-09 |
| JP2005538547A (ja) | 2005-12-15 |
| KR100429296B1 (ko) | 2004-04-29 |
| DE10297788T5 (de) | 2005-08-18 |
| JP4351161B2 (ja) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100932815B1 (ko) | 저온 폴리-실리콘 박막 트랜지스터를 위한 다층 고품질게이트 유전체 | |
| KR920006261B1 (ko) | 반도체장치의 제조방법 및 그 장치 | |
| KR101066136B1 (ko) | 기판 처리 방법 및 기판 처리 장치 | |
| US20110272279A1 (en) | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same | |
| WO2013112702A1 (en) | Devices including metal-silicon contacts using indium arsenide films and apparatus and methods | |
| US20090065816A1 (en) | Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure | |
| JP2015529009A (ja) | 物理的気相成長法による窒化アルミニウムの緩衝及び活性層 | |
| KR102312827B1 (ko) | 저-k 막들의 증착을 위한 방법들 및 장치 | |
| WO2018160493A1 (en) | Selective etch of metal nitride films | |
| US20180158686A1 (en) | Deposition Of Metal Films | |
| US20090191703A1 (en) | Process with saturation at low etch amount for high contact bottom cleaning efficiency for chemical dry clean process | |
| WO2015038270A1 (en) | Surface treatment to improve cctba based cvd co nucleation on dielectric substrate | |
| KR102646828B1 (ko) | 저-k 막들의 증착을 위한 방법 및 장치 | |
| KR20050037953A (ko) | 성막 장치 및 성막 방법 | |
| JP4200618B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP2001168029A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| KR102336537B1 (ko) | 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들 | |
| US20020162500A1 (en) | Deposition of tungsten silicide films | |
| WO2018226696A1 (en) | Methods of lowering wordline resistance | |
| KR100872801B1 (ko) | 플라스마 질화법을 이용한 반도체 소자의 금속 실리사이드형성 방법 | |
| KR19990006994A (ko) | 다결정 실리콘막의 성장방법 및 cvd 장치 | |
| TW200947526A (en) | Method for forming a polysilicon film | |
| JP2001168055A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP2009044088A (ja) | 半導体装置の製造方法 | |
| TW201342434A (zh) | 包括使用砷化銦膜的金屬矽觸點的元件及設備與方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |