JPH0485927A - ゲート電極用薄膜の形成方法とその形成装置 - Google Patents

ゲート電極用薄膜の形成方法とその形成装置

Info

Publication number
JPH0485927A
JPH0485927A JP20190290A JP20190290A JPH0485927A JP H0485927 A JPH0485927 A JP H0485927A JP 20190290 A JP20190290 A JP 20190290A JP 20190290 A JP20190290 A JP 20190290A JP H0485927 A JPH0485927 A JP H0485927A
Authority
JP
Japan
Prior art keywords
substrate
atmosphere
gate electrode
thin film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20190290A
Other languages
English (en)
Inventor
Hiroshi Yamada
宏 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20190290A priority Critical patent/JPH0485927A/ja
Publication of JPH0485927A publication Critical patent/JPH0485927A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置のゲート用電極を形成する形成方
法に係り、特に水分を除去した雰囲気内で薄膜形成およ
び熱処理を行う形成方法に関する。
[従来の技術] 一般に、シリコン半導体(Sl)を用いたM OS (
metal oxide semiconductor
)構造素子のゲート電極用薄膜材料としては、不純物を
導入したシリコン電極(以下Si電極とする)や金属等
が、特に前者は、下地となるがゲート絶縁膜(例えば、
Si酸化膜やS1窒化膜等)に与える障害が小さく、か
つ仕事関数的にも満足でき、しかもその製造工程も既存
のSi系素子作成プロセスと整合が取れることから多用
されている。
その81電極形成方法としては、通常、(1)シランガ
ス等の水素化Siガスと不純物供給用ガスであるフォス
フインやシボシランガス等を用いf:  L  P  
G  V  D   (low−pressure  
chemlcal   vapordespositi
on)法等により不純物を導入したSi膜を形成した後
、活性化熱処理を行う方法や、(2)シランガス等の水
素化ガスを用いた減圧気相反応(LPGVD)法等によ
りSi膜を形成した後、不純物導入のために燐(P)や
ボロン(B)等のイオン打ち込みを行い、その後活性化
熱処理を行う方法等が用いられている。このような5i
7fS極形成工程で使用されるLPCVD装置や活性化
用熱処理炉等は、通常、処理室と外気との完全な遮断を
行うための基板交換室を備えていることは少なく、また
、基板交換室を仮に有していても、単に外気の混入を一
時的に遮断することか目的で外気を起源とした、あるい
は基板や基板固定器具等に付着した水分を積極的に除去
することを目的に構成されてはいなかった。
[発明が解決しようとする課題] しかし、このような従来のLPCVD装置や活性化用熱
処理炉等は、水分の混入を防止したり、混入した水分を
積極的に除去できる構成でなかったため、処理室内へ低
水分のガスを導入しても、外気からの巻き込みによる処
理室への水分の侵入や基板固定器具等に付着した水分等
によって処理室内雰囲気中の水分濃度が増大し、且つ変
動した。
すなわち、水分濃度増大とその変動に伴って、例えば、
ゲート絶縁膜であるSi酸化膜と81電極との界面やS
i電極中に5i−HやS i −OH結合等の余分な結
合状態が生成されたり、またこれらSiとの結合原子が
脱離することによって点欠陥(Siダングリングボンド
等)が形成されたり、さらにはSi電極中不純物の拡散
速度等が変動することによって不純物がゲート酸化膜中
へ拡散、あるいは突き抜ける等の障害が発生すると言う
大きな問題があった。
さらに、活性化熱処理過程で非晶質Siから多結晶Si
というように相変態を伴う場合、雰囲気中およびゲート
電極用薄膜中に残留した水分は結晶粒界への不純物偏析
(ハイドロカーボン等)や非整合格子領域の拡大等を助
長する可能性が高く、ゲート電極形成後に堆積後にゲー
ト電極保護絶縁膜や大気等からSi酸化膜への不純物拡
散(水分等)を抑制する作用が低下するという問題があ
った。この様な様々な欠陥の増大は、MO3構造素子の
経時的な電気特性劣化を引き起こすホットキャリアや界
面準位の発生頻度、およびキャリアトラップ密度の増大
等をもたらしていた。
従って、ゲート電極用薄膜退は形成および形成後の熱処
理が高い水分濃度の雰囲気下で実施されていたため、ゲ
ート絶縁膜とゲート電極用薄膜との界面およびゲート電
極用薄膜中にこの水分に起因した格子欠陥や目的以外の
結合状態が形成され、さらにゲート絶縁膜へのゲート電
極用薄膜中不純物の拡散の増速やゲート電極用薄膜の緻
密性の低下等が生じ、これらに伴う前述した界面近傍で
のホットキャリアの発生・トラップ量の増大やゲート電
極用薄膜を通しての外界からのゲート絶縁膜に対する悪
影響の増大等により、MO3構造素子の電気特性の経時
変化特性が劣化し、信頼性の高い素子を実現することが
困難であった。
そこで本発明は、ゲート電極用薄膜の形成もしくは形成
後の熱処理を極めて低い水分濃度の雰囲気下で実施する
ことにより、信頼性の高い素子を形成することを目的と
する。
[課題を解決するための手段] 本発明は従来の技術が持つ課題を解決するために、半導
体基板上に絶縁層を有する構造の素子のゲート電極薄膜
の形成工程および熱処理工程の少なくとも一方を有する
ゲート電極用薄膜の形成方法において、所定ガスで充満
された前記雰囲気内に前記半導体基板を設置させる第1
工程と、前記雰囲気内の所定ガスを所定真空度まで排気
し該雰囲気を所定温度に加熱して、前記雰囲気中の水分
濃度を低下させる第2工程と、前記水分濃度が約10乃
至100 ppHになったときに、前記ゲート電極用の
薄膜の形成工程および熱処理工程の少なくとも一方を含
む第3の工程と、前記第3の工程で前記ゲート電極用を
形成した後、雰囲気を前記所定ガスで充満させ、その雰
囲気中で室温近傍まで前記半導体基板を冷却する第4の
工程とで構成されるゲート電極用薄膜の形成方法を用い
る。
[作用] 以上の構成により本発明は、ゲート電極用薄膜の形成も
しくは形成後の熱処理を極めて低い水分濃度の雰囲気下
で実施することにより、ゲート絶縁絶縁膜とゲート電極
用薄膜の界面およびゲート電極用薄膜中の欠陥密度の低
下等が可能になるため、MO8構造素子の電気特性の経
時変化特性等の結果を防止することができ、信頼性の高
い素子が実現できる。
[実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
第1図は、後述する本発明の形成方法を実施するために
用いたゲート電極用薄膜形成装置の構成を示す。
このゲート電極用薄膜形成装置は、処理室1と基板交換
室2が外気の混入防止と室内雰囲気の維持だめの処理室
用開閉部(以下、ゲートバルブとする)3によって接続
され、外気に対して機密性を維持して接続されている。
そして前記処理室1には、基板処理の際に室内の雰囲気
温度を所定温度に制御する加熱部4が前記処理室1を囲
むように設けられており、さらに導入ガスの選択と流量
を制御する処理室用ガス導入系5aが、ガスの水分濃度
を低下させる水分除去器6aを介して接続されている。
また前記処理室1は、前記導入ガスや残留ガスなどを排
気速度が制御でき、且つ所定真空度まで処理室排気系7
で排気する。
また前記基板交換室2は、外部から基板9の出し入れを
行うための開閉扉(図示せず)が設けられており、また
所要の雰囲気を実現するため、前記処理室と同様な導入
ガスの選択と流量を制御する基板交換室用ガス導入系5
bが水分除去器6bを介して接続される。さらに前記基
板交換室2には、排気速度が制御でき、且つ所定真空度
まで排気することができる基板交換室排気系8が設けら
れている。
さらに、この基板交換室2には、基板9を移送する移送
機構が設けられている。この移送機構は、前記基板交換
室2に取り付けられたベローズ等からなる伸縮管10内
において、一端に前記基板9が複数枚収納できる基板固
定台11が取り付けられ、他端が基板移送用駆動部13
に取り付けられた基板固定台支持部12が、前記基板移
送用駆動部13によって基板交換室2と処理室1との間
を移動して、前記基板固定台11を前記処理室1内に設
置できる構造をして基板交換室7の雰囲気を壊すことな
く伸縮が可能なようになっている。
なお、水分除去器6a、6bは所要の極めて低い水分濃
度(例えば10ppb以下)のガスが供給できる能力を
有する。また、基板交換室2と伸縮管10の外周には、
壁内水分加熱除去のためのべ−り用ヒータ線14が設置
されている。
以上述べたように、処理室1および基板交換室2は各々
独立に雰囲気を制御でき、特に処理室1はゲート電極用
薄膜形成を含む処理工程を全く大気との接触を断ちなが
ら、極めて低水分濃度の雰囲気下で進行させることが可
能な装置構成になっている。
このような構造のゲート電極用薄膜形成装置を用いて、
本発明の薄膜形成方法の第1の実施例として、MOSダ
イオード形成工程の内のゲート電極形成工程として、気
相反応を利用したPドープト非晶質Si薄膜の堆積工程
と、第2の実施例として、前記第1の実施例で形成され
たPドープト非晶質Si薄膜を活性化するための熱処理
工程を例に、本発明の低水分雰囲気下でのゲート電極用
薄膜の形成方法を説明する。
まず第1の実施例においては、ゲート絶縁膜(Si酸化
膜)形成後の基板9を窒素(N2)等の81に対して悪
影響を与えない中性ガスやアルゴン(Ar)等の不活性
ガスを導入して充満しである基板交換室2の開閉扉を開
け、基板固定台11に設置する(第1工程)。この際に
前記基板交換室2内は外部に対して陽圧であるため、大
気の混入を防いでいる。
次に前記基板交換室2を基板交換室排気系8によって高
真空(例えば、I X 10−6Torr以下)に排気
し、且つ所要時間ベーク用ヒータ線14によりその内壁
を加熱(例えば、約80〜200℃程度)し、雰囲気中
の水分濃度の低下と洗浄性の向上を図る(第2工程)。
そして処理室1も予め高真空に排気し、且つ加熱部4に
よりその内壁を加熱(例えば、約600〜800℃程度
)し、低水分濃度の洗浄性な雰囲気とする(第3工程)
次に前記基板交換室2内の残留水分濃度が所要の水分分
圧以下(例えば、約1. X i O−8Torr以下
)になった時点で、前記処理室1での処理雰囲気と同圧
になるまで前述の中性ガスや不活性ガスを導入する(第
4工程)。その後、ゲートバルブ3を開き、前記基板固
定台11ごと基板9を処理室1に移送し、破線で示すよ
うな位置に設置する(第5工程)。なお、前記処理室1
も前記基板交換室2の雰囲気と同じ低水分圧になった時
点で、所要の温度に中性ガスもしくは不活性ガスを導入
した状態(この時の水分濃度は約1.ppI!1以下)
にしておく。
次に基板に移送後に前記ゲートバルブ3を閉じ、前記基
板9が所要の堆積温度(例えば、500〜600℃)に
なった時点で、プロセスガス(シランやジシラン)と共
にフォスフインガスを導入し、Pドープト非晶質Si薄
膜を気相反応により堆積させる(第6エ程)。その形成
後に前記処理室1内を高真空に一時排気した後、中性ガ
スもしくは不活性ガスを導入した上で前記基板9を基板
交換室2へ戻し、前記ゲートバルブ3を閉しる(第7エ
程)。中性ガスもしくは不活性ガス中で室温近傍まで前
記基板9を冷却する(第8工程)ことにより、低水分濃
度雰囲気でのゲート電極用薄膜の堆積工程が完了する。
また、第2の実施例として、前述の堆積用装置と同一の
構成を持つゲート電極用薄膜形成装置を用いて、第1の
実施例で得られたPドープト非晶質Si薄膜を活性化す
るための熱処理工程について述べる。
まず、第1の実施例と同様にして、前記基板9を前記処
理室1内まで移送した後、中性ガスもしくは不活性ガス
中で所要の温度(例えば窒素ガス中、700〜900℃
)でアニールする。
その処理が終了したならば、前述した第1の実施例と同
様(ただし、前記処理室l内を高真空に一時排気する必
要はない)に前記基板9を前記基板交換室2ままで移送
し、温室近傍まで冷却することによって低水分濃度雰囲
気でのゲート電極用薄膜の活性化熱処理工程が完了する
本発明の形成方法の有効性を端的に示す例として、実施
例中の活性か熱処理工程の優れた効果について一例を示
す。
すなわち、ゲート電極用薄膜であるPドープト非晶質S
i薄膜の堆積を従来の方法(第1の実施例の気相反応法
を適用させ、たたし、水分濃度は約100〜500 p
pm以上)で行ったMOSダイオード基板に対して第2
の実施例(窒素中、800℃、30分で水分濃度は約1
.ppm以下)を施した際のゲート電圧とゲート電流密
度との関係を第2図に示す。なお、第2図には、比較の
ため芽、重来訪による活性化熱処理(窒素中、800℃
、30分で水分濃度は約100〜500 ppm以下)
を行った場合の特性を破線で示しである。本発明の特性
曲線(実線)は、従来法に比べて一定ゲート電流密度を
得る際のゲート電圧が高電圧側に移動しており、Si酸
化膜中へ蓄積される正電荷によってもたらされるSi酸
化膜にかかる電界強度の増大が小さく、特性が向上して
いることか明確に示されている。このように本発明の形
成方法は、低水分濃度雰囲気でのゲート電極用薄膜形成
方法を実施することにより、ゲート電極用薄膜の膜質や
ゲート電極とゲート絶縁膜との界面特性が向上し、経時
特性の劣化の一要因であるゲート絶縁膜中での電荷蓄積
を軽減・抑制できることか明示され、本発明の有効性の
一例が実証された。
ここで述へた結果は、本発明の有効性の一例に過ぎず、
本発明を実施することにより、雰囲気中の水分の悪影響
をほぼ完全に抑制でき、高品質のゲート電極用薄膜を高
い信頼性で実現することができる。
以上述べたように、実施例はゲート電極用薄膜の堆積を
気相反応を用いたPドープト非晶質Siを例に説明した
ものであるが、これ以外にもBドープトSiや、不純物
を含まないSi(これを堆積した上で、燐PやボロンB
のイオン注入を行う)、分子やイオンビームを用いた堆
積等に対して適用できるほか、化合物半導体やヘテロ接
合デバイスの電極形成、配線接合部の形成、その他各種
薄膜形成と熱処理に本発明が適用できることは言うまで
もない。また、処理室をより多くしたり、処理室を縦型
にした装置構成の場合でも、あるいは、他の基板処理を
行うために基板交換室内での基板への光照射や基板への
加熱が可能なように改良した場合でも、さらには基板の
移送機構や基板交換室の移動機構を変更した場合でも、
本発明の主旨を逸脱するものではない。
[発明の効果] 以上述べた本発明に明らかなように、本発明により極め
て高品質のゲート電極用薄膜の膜形成を含む熱処理を信
頼性高く実現でき、よって信頼性の高い素子を形成する
ことができる。
本発明は、高品質のゲート電極用薄膜形成を始めとして
、様々な半導体素子の高品質電極膜形成や各種熱処理等
を信頼性高く実現する上で非常に有効である。
【図面の簡単な説明】
第1図は本発明のゲート電極用薄膜の形成方法を実施す
るための薄膜形成装置の構成の一例を示す構成図、第2
図は本発明のゲート電極用薄膜の形成方法によって形成
されたMOSダイオードのゲート電圧−ゲート電流密度
特性を示す特性図である。 1・・・処理室、2・・・基板交換室、3・・・処理室
用開閉部(ゲートバルブ)、4・・・加熱部、5a、5
b・・・処理室用ガス導入系、6a、6b・・・水分除
去器、7・・・処理室排気系、8・・・基板交換室排気
系、9・・・基板、10・・・伸縮管、11・・・基板
固定台、12・・・基板固定台支持部、13・・・基板
移送用駆動部、14・・・ベーク用ヒータ線。 第 1図 出願人代理人 弁理士 鈴江武彦 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に絶縁層を有する構造の素子のゲー
    ト電極薄膜の形成工程および熱処理工程の少なくとも一
    方を有するゲート電極用薄膜の形成方法において、 所定ガスで充満された前記雰囲気内に前記半導体基板を
    設置させる第1工程と、 前記雰囲気内の所定ガスを所定真空度まで排気し該雰囲
    気を所定温度に加熱して、前記雰囲気中の水分濃度を低
    下させる第2工程と、 前記水分濃度が約10乃至100ppmになったときに
    、前記ゲート電極用の薄膜の形成工程および熱処理工程
    の少なくとも一方を含む第3の工程と、 前記第3の工程で前記ゲート電極用を形成した後、雰囲
    気を前記所定ガスで充満させ、その雰囲気中で室温近傍
    まで前記半導体基板を冷却する第4の工程とで構成され
    ることを特徴とするゲート電極用薄膜の形成方法。
  2. (2)半導体基板上に形成されるゲート電極用薄膜の原
    料の供給系を備えた前記薄膜を形成する処理手段と、 前記処理手段の雰囲気に所定ガスを供給すること、及び
    前記雰囲気を所定真空度に排気することを制御する雰囲
    気制御手段と、 前記ゲート電極用薄膜の形成時と形成後に前記半導体基
    板を所定温度に加熱する基板加熱手段と、前記雰囲気制
    御手段を備え、前記処理手段に前記半導体基板を外気か
    ら遮断して搬送し設置する基板交換手段とを具備するこ
    とを特徴とするゲート電極用薄膜形成装置。
JP20190290A 1990-07-30 1990-07-30 ゲート電極用薄膜の形成方法とその形成装置 Pending JPH0485927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20190290A JPH0485927A (ja) 1990-07-30 1990-07-30 ゲート電極用薄膜の形成方法とその形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20190290A JPH0485927A (ja) 1990-07-30 1990-07-30 ゲート電極用薄膜の形成方法とその形成装置

Publications (1)

Publication Number Publication Date
JPH0485927A true JPH0485927A (ja) 1992-03-18

Family

ID=16448721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20190290A Pending JPH0485927A (ja) 1990-07-30 1990-07-30 ゲート電極用薄膜の形成方法とその形成装置

Country Status (1)

Country Link
JP (1) JPH0485927A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6776805B2 (en) 2000-02-28 2004-08-17 Mitsubishi Materials Silicon Corporation Semiconductor manufacturing apparatus having a moisture measuring device
CN102371495A (zh) * 2011-09-08 2012-03-14 杭州杭机数控机床有限公司 一种柔性快速夹具装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6776805B2 (en) 2000-02-28 2004-08-17 Mitsubishi Materials Silicon Corporation Semiconductor manufacturing apparatus having a moisture measuring device
US6794204B2 (en) 2000-02-28 2004-09-21 Mitsubishi Materials Silicon Corporation Semiconductor manufacturing method and semiconductor manufacturing apparatus
US7033843B2 (en) 2000-02-28 2006-04-25 Taiyo Nippon Sanso Corporation Semiconductor manufacturing method and semiconductor manufacturing apparatus
KR100773636B1 (ko) * 2000-02-28 2007-11-05 미쯔비시 마테리알 실리콘 가부시끼가이샤 반도체 제조 방법 및 반도체 제조 장치
CN102371495A (zh) * 2011-09-08 2012-03-14 杭州杭机数控机床有限公司 一种柔性快速夹具装置

Similar Documents

Publication Publication Date Title
JP6637420B2 (ja) エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置
US4985372A (en) Method of forming conductive layer including removal of native oxide
US11011384B2 (en) Gapfill using reactive anneal
JP5015134B2 (ja) 基板から酸化物を除去する方法
JPH04226025A (ja) シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法
US10580642B2 (en) Two-step process for silicon gapfill
JPH04218910A (ja) 熱処理成膜方法
US20110272279A1 (en) Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2001110747A (ja) 半導体装置の製造方法
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP3596188B2 (ja) 薄膜トランジスタの製造方法
JPH0485927A (ja) ゲート電極用薄膜の形成方法とその形成装置
JPH0917705A (ja) 連続熱処理方法
JP3189788B2 (ja) 銅配線の形成方法
JP2005277371A (ja) 半導体装置の製造方法
JPH04276621A (ja) 絶縁薄膜の形成方法および形成装置
JPS5965479A (ja) 薄膜トランジスタとその製造方法
JP2004241784A (ja) 薄膜トランジスタの製造方法
JPH04268729A (ja) 絶縁薄膜の形成方法とその形成装置
JPH08162534A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
JP2005093909A (ja) 基板処理方法及び基板処理装置
KR0168770B1 (ko) 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법
JP2005093909A5 (ja)
JP2001168055A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法