JP4306149B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4306149B2
JP4306149B2 JP2001159492A JP2001159492A JP4306149B2 JP 4306149 B2 JP4306149 B2 JP 4306149B2 JP 2001159492 A JP2001159492 A JP 2001159492A JP 2001159492 A JP2001159492 A JP 2001159492A JP 4306149 B2 JP4306149 B2 JP 4306149B2
Authority
JP
Japan
Prior art keywords
movable part
trench
semiconductor layer
movable
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001159492A
Other languages
English (en)
Other versions
JP2002353468A (ja
Inventor
浩司 武藤
毅 深田
建一 青
峰一 酒井
幸裕 竹内
一彦 加納
淳士 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001159492A priority Critical patent/JP4306149B2/ja
Priority to US10/154,784 priority patent/US6753201B2/en
Priority to DE10223729A priority patent/DE10223729B4/de
Publication of JP2002353468A publication Critical patent/JP2002353468A/ja
Priority to US10/448,277 priority patent/US6906394B2/en
Application granted granted Critical
Publication of JP4306149B2 publication Critical patent/JP4306149B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
    • B81C1/00936—Releasing the movable structure without liquid etchant
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0136—Comb structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Description

【０００１】
【発明の属する技術分野】
本発明は、第１の半導体層上に絶縁層を介して第２の半導体層を積層してなる半導体基板と、該第２の半導体層に形成され力学量の印加に応じて変位可能な可動部とを備える半導体装置の製造方法に関し、例えば、加速度センサや角速度センサ等に適用することができる。
【０００２】
【従来の技術】
この種の半導体装置の製造方法としては、例えば、特開平１１−２７４１４２号公報に記載のものが提案されている。このものは、半導体基板として、第１のシリコン層（第１の半導体層）上に酸化膜（絶縁層）を介して第２のシリコン層（第２の半導体層）を積層してなるＳＯＩ基板を用いたものである。
【０００３】
そして、可動部を画定するためのトレンチを、ドライエッチングにより第２のシリコン層の表面から酸化膜に達するように形成した後、さらに、ドライエッチングを行い、トレンチの底部の横方向に位置する第２のシリコン層へ当てて当該横方向に位置する第２のシリコン層を除去することにより、酸化膜から離間した第２の半導体層としての可動部を形成するようにしている。
【０００４】
【発明が解決しようとする課題】
上記従来公報の様な製造方法を用いた場合、トレンチ形成後にて更にドライエッチングを行うと、トレンチの底部の絶縁層が帯電する。すると、その帯電によって、ドライエッチングのエッチングイオンが反発し、エッチングイオンは、トレンチの深さ方向から該深さ方向と直交する横方向へ曲がり、トレンチの底部の横方向に位置する第２の半導体層へ当たる。そのため、当該横方向に位置する第２の半導体層がエッチングされて除去され、可動部が形成される。
【０００５】
ここにおいて、上記従来公報では、エッチングの深さを検出するために、エッチング深さ検出専用の可動部を形成し、上記帯電を利用して、隣接するエッチング深さ検出専用の可動部同士をスティッキング（付着）させるようにしている。
【０００６】
しかしながら、本発明者等の検討によれば、上記従来方法では、次のような２つの問題が生じることがわかった。
【０００７】
１つ目は、トレンチ形成後に行うドライエッチングによりトレンチの底部の絶縁層を帯電させるが、この帯電に伴って、実際に装置本来の機能に用いる可動部や、トレンチを介して該可動部に対向する第２の半導体層や絶縁層までも、帯電し、これら各部間の電荷の偏りによって当該各部同士がスティッキングする恐れがある、という問題である。
【０００８】
また、２つ目は、ドライエッチングにてトレンチの底部の横方向に位置する第２の半導体層を除去して可動部を形成する場合、可動部のうち絶縁層に対向する部位に、エッチングイオンによって形成された付着物（例えば、フッ素と炭素と酸素を含むポリマー等）が付着することがある。
【０００９】
この付着物が可動部に付着すると、対向する可動部と絶縁層との距離が狭くなったり、可動部から付着物が剥がれたりする等により、当該対向間にて可動部と絶縁層とがスティッキングしやすくなる。これが２つ目の問題である。
【００１０】
そして、このように、装置本来の機能に用いる可動部が、上記した帯電や付着物に起因してスティッキングを起こすと、本来の可動部の動きがなされず、装置特性に悪影響を及ぼすことは明らかである。
【００１１】
そこで、本発明は上記問題に鑑み、第１の半導体層上に絶縁層を介して第２の半導体層を積層してなる半導体基板を用意し、第２の半導体層の表面から絶縁層に達するようにトレンチを形成した後、ドライエッチングを行うことによりトレンチの底部周囲を除去して可動部を形成するようにした半導体装置の製造方法において、可動部がその周囲の部位にスティッキングするのを抑制することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、第１の半導体層（１１）上に絶縁層（１３）を介して第２の半導体層（１２）を積層してなる半導体基板（１０）と、第２の半導体層に形成され力学量の印加に応じて変位可能な可動部（２０）と、を備える半導体装置の製造方法において、半導体基板を用意し、可動部を画定するためのトレンチ（１４）を第２の半導体層の表面から前記絶縁層に達するように形成するトレンチ形成工程と、このトレンチ形成工程の後、ドライエッチングを行い、トレンチの底部の絶縁層を帯電させ、ドライエッチングのエッチングイオンをトレンチの底部の横方向に位置する第２の半導体層へ当てて当該横方向に位置する第２の半導体層を除去することにより、可動部を形成する可動部形成工程とを備え、可動部または第２の半導体層における可動部に対向する部位（３０、４０）または絶縁層における可動部に対向する部位（１３ａ）から、可動部形成工程における絶縁層の帯電に伴って生じた電荷を除去するようにしたことを特徴とする。
【００１３】
本発明の製造方法によれば、可動部形成工程にて絶縁層を帯電させることにより、可動部、または、第２の半導体層における可動部に対向する部位、あるいは絶縁層における可動部に対向する部位が帯電しても、これら各部の電荷を除去するようにしているため、可動部がその周囲の部位にスティッキングするのを抑制することができる。
【００１４】
なお、上記各部の電荷を除去することは、完全に電荷を除去しなくとも、少なくとも、可動部がその周囲の部位にスティッキングしない程度にまで電荷を除去すれば良いものである。
【００１５】
ここで、電荷を除去する方法としては、請求項２に記載の発明のように、可動部形成工程にて行うドライエッチングを間欠的に実施する方法を採用することができる。
【００１６】
すなわち、可動部形成工程において、ドライエッチングをある一定時間実施した後、一定時間ドライエッチングを行わずに放置することにより電荷を逃がし、以上を繰り返し実施するものである。この方法によればドライエッチング時には帯電するがその直後で電荷を逃がすため、ドライエッチング終了時には帯電しておらず、可動部のスティッキングを防止することができる。
【００１７】
また、上記のようにドライエッチングを間欠的に実施するにあたっては、請求項３に記載の発明のように、ドライエッチングを行わない時期には、電荷を中和するイオンを導入する方法を採用することができる。
【００１８】
本発明によれば、一定時間ドライエッチングを行わずに放置する時期に電荷を中和するイオンを導入する、つまり、ドライエッチング工程と電荷を中和するイオンを導入する工程を交互に繰り返すことで、より効果的に電荷を除去することができる。具体的に、中和するイオンとしては酸素イオン等の負イオンが挙げられる。
【００１９】
また、電荷を除去する方法としては、請求項４に記載の発明のように、可動部形成工程の後、電荷を除去するのに必要な時間、ワークを放置する方法を採用することができる。
【００２０】
それによれば、可動部形成工程終了直後すなわちドライエッチング終了直後には上記各部に帯電が発生しているが、その後、電荷を除去するのに必要な時間、ワークを放置した後には上記各部の電荷が逃がされているため、可動部のスティッキングを防止することができる。
【００２１】
また、電荷を除去する方法としては、請求項５に記載の発明のように、可動部形成工程の後、電荷を中和するイオンを導入する方法を採用することができる。それによっても、上記各部の電荷を効果的に除去することができ、可動部のスティッキングを防止することができる。
【００２２】
また、電荷を除去する方法としては、請求項６に記載の発明のように、トレンチ形成工程時にて、第２の半導体層（１２）の表面のうち少なくとも可動部（２０）に対応した部位、または第２の半導体層の表面のうち第２の半導体層における可動部に対向する部位（３０、４０）に対応した部位に、導電性の導電性部材（５０）を設ける方法を採用することができる。
【００２３】
それによれば、可動部形成工程にて形成される可動部または第２の半導体層における可動部に対向する部位に溜まろうとする電荷を、導電性部材を介して効率的に逃すことができるため、可動部のスティッキングを防止することができる。
【００２４】
ここで、導電性部材としては、請求項７に記載の発明のように、トレンチ（１４）を形成する際のマスク材（５０）を兼ねているものにすることができる。
【００２５】
上記請求項１〜請求項８の発明は、可動部形成工程における帯電に起因した可動部のスティッキングを抑制する目的でなされたものであるが、次の、請求項８および請求項９の発明は、上記付着物に起因する可動部のスティッキングを抑制する目的でなされたものである。
【００２６】
すなわち、請求項８に記載の発明においては、上記トレンチ形成工程と上記可動部形成工程とを実行した後、可動部（２０）における絶縁層１３に対向する部位（２４ａ）を清浄化する清浄化工程を実行することを特徴とする。
【００２７】
本発明によれば、可動部形成工程において可動部における絶縁層に対向する部位に付着した付着物を、清浄化工程にて除去して、当該部位を清浄化できるため、当該付着物に起因する可動部のスティッキングを防止できる。
【００２８】
また、本発明によれば、可動部の動きの妨げとなる付着物を除去することができるため、装置特性にとっても好影響をもたらすことになる。可動部における絶縁層に対向する部位を清浄化するためには、具体的には、請求項９に記載の発明のように、酸素イオン等有機物を除去するイオンを気相で導入することが効果的である。
【００２９】
また、請求項１０及び請求項１１に記載の発明は、可動部形成工程における帯電に起因した可動部のスティッキングを抑制する目的でなされたものである。
【００３０】
すなわち、請求項１０に記載の発明においては、上記トレンチ形成工程と上記可動部形成工程とを実行した後、可動部（２０）と絶縁層（１３）とが対向する部位において、可動部及び絶縁層の少なくとも一方の対向面（１３ａ、２４ａ）を荒らす工程を実行することを特徴とする。
【００３１】
本発明によれば、互いに対向する可動部と絶縁層との少なくとも一方の対向面を荒らすことにより、両対向面の接触面積を減少させることができる。そのため、もし、上記帯電に起因して可動部と絶縁層とが接触しても、復元力で乖離しやすくすることができるため、可動部のスティッキングを抑制することができる。
【００３２】
具体的には、請求項１１に記載の発明のように、可動部（２０）の対向面（２４ａ）を荒らす場合は、第２の半導体層（１２）をエッチング可能なイオンを含む気相にて行い、絶縁層（１３）の対向面（１３ａ）を荒らす場合は、絶縁層をエッチング可能なイオンを含む気相にて行うことで実現可能である。このようなイオンとしてはフッ素イオン等が挙げられる。
【００３３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００３４】
【発明の実施の形態】
（第１実施形態）
本実施形態は、半導体装置として、差動容量式の半導体加速度センサについて本発明を適用したものである。図１に半導体加速度センサＳ１の全体平面構成を示し、図２は、図１中の二点鎖線Ｑ１、Ｑ２、Ｑ３、Ｑ４で示す各部分での断面構造を合成した状態で表現した模式的な部分断面構造を示す図である。
【００３５】
この半導体加速度センサＳ１は、例えば、エアバッグ、ＡＢＳ、ＶＳＣ等の作動制御を行うための自動車用加速度センサやジャイロセンサ等に適用できる。
【００３６】
半導体加速度センサ（以下、単にセンサという）Ｓ１を構成する半導体基板は、図２に示す様に、第１の半導体層としての第１のシリコン層１１の上に絶縁層としての酸化膜１３を介して第２の半導体層としての第２のシリコン層１２を積層してなる矩形状のＳＯＩ（シリコンオンインシュレータ）基板１０である。
【００３７】
第２のシリコン層１２には、トレンチ（溝）１４を形成することにより、可動部２０及び固定部３０、４０よりなる櫛歯形状を有する梁構造体が形成されている。可動部２０は、矩形状の錘部２１と、錘部２１の両端に形成された梁部２２とよりなり、梁部２２を介してアンカー部２３ａ及び２３ｂに一体に連結されている。
【００３８】
ここで、アンカー部２３ａ及び２３ｂは、その直下に位置する酸化膜１３に固定されており（図２参照）、両アンカー部２３ａ及び２３ｂの間に位置する可動部２０（錘部２１および梁部２２）は、その直下の酸化膜１３から離れて位置している。つまり、可動部２０は、酸化膜１３に固定されたアンカー部２３ａ及び２３ｂの間にて錘部２１および梁部２２が酸化膜１３上に懸架された形となっている。
【００３９】
梁部２２は、２本の梁がその両端で連結された矩形枠状をなしており、梁の長手方向と直交する方向に変位するバネ機能を有する。具体的には、梁部２２は、図１中の矢印Ｘ方向の成分を含む加速度を受けたときに錘部２１を矢印Ｘ方向へ変位させるとともに、加速度の消失に応じて元の状態に復元させるようになっている。このように、可動部２０は、アンカー部２３ａ及び２３ｂを固定点として、加速度の印加に応じて上記矢印Ｘ方向へ変位可能となっている。
【００４０】
また、錘部２１は、梁部２２の変位方向（矢印Ｘ方向）と直交した方向にて、錘部２１の両側面から互いに反対方向へ一体的に櫛歯状に突出する複数個の可動電極２４を備えている。図１では、可動電極２４は、錘部２１の左側及び右側に各々３個ずつ突出して形成されている。
【００４１】
各可動電極２４は断面矩形の梁状に形成されて、酸化膜１３から離れて（例えば数μｍ程度）位置している（図２参照）。このように、各可動電極２４は可動部２０の一部として、梁部２２及び錘部２１と一体的に形成され、錘部２１とともに梁部２２の変位方向へ変位可能となっている。
【００４２】
固定部３０、４０は、酸化膜１３における対向辺部のうち、アンカー部２３ａ、２３ｂが支持されていないもう１組の対向辺部に支持されている。ここで、固定部３０、４０は、錘部２１を挟んで２個設けられており、図１中の左側に位置する第１の固定部３０と、図１中の右側に位置する第２の固定部４０とより成り、両固定部３０、４０は互いに電気的に独立している。
【００４３】
各固定部３０、４０は、配線部３１及び４１と、固定電極３２及び４２とを有した構成となっている。配線部３１及び４１は、それぞれ、その直下に位置する酸化膜１３に固定されて第１のシリコン層１１に支持されている。
【００４４】
固定電極３２及び４２は、梁部２２の変位方向（矢印Ｘ方向）と直交した方向にて、各配線部３１及び４１の側面から錘部２１に向かって櫛歯状に突出し、可動電極２４の櫛歯とかみ合うように配置されている。図１では、各固定電極３２及び４２は、各配線部３１及び４１と一体的に３個ずつ設けられている。
【００４５】
個々の固定電極３２及び４２は断面矩形の梁状に形成されており、配線部３１、４１に片持ち支持された状態で酸化膜１３から離れて（例えば数μｍ程度）位置している（図２参照）。そして、個々の固定電極３２及び４２は、その側面が対応する個々の可動電極２４の側面と所定の検出間隔を存して平行した状態で対向して配置されている。
【００４６】
また、各固定部３０、４０の各配線部３１、４１上の所定位置には、それぞれワイヤボンディング用の固定電極パッド３１ａ、４１ａが形成されている。また、一方のアンカー部２３ｂ上の所定位置には、ワイヤボンディング用の可動電極パッド２０ａが形成されている。上記の各パッド電極２０ａ、３１ａ、４１ａは、例えばアルミニウムにより形成されている。
【００４７】
また、図示しないが、本センサＳ１は、第１のシリコン層１１の裏面（酸化膜１３とは反対側の面）側において接着剤等を介してパッケージに接着固定されている。このパッケージには、回路手段が収納されており、この回路手段と上記の各パッド電極２０ａ、３１ａ、４１ａとは、金もしくはアルミニウムのワイヤボンディング等により電気的に接続されている。
【００４８】
このような構成においては、第１の固定部３０側の固定電極３２を第１の固定電極、第２の固定部４０側の固定電極４２を第２の固定電極とすると、第１の固定電極３２と可動電極２４との検出間隔に第１の容量ＣＳ１、第２の固定電極４２と可動電極２４との検出間隔に第２の容量ＣＳ２が形成されている。
【００４９】
そして、加速度を受けると、梁部２２のバネ機能により、アンカー部２３ａ、２３ｂを支点として可動部２０全体が一体的に矢印Ｘ方向へ変位し、可動電極２４の変位に応じて上記検出間隔が変化し上記各容量ＣＳ１、ＣＳ２が変化する。そして、可動電極２４と固定電極３２、４２による差動容量（ＣＳ１−ＣＳ２）の変化に基づいて加速度を検出するようになっている。
【００５０】
次に、図３および図４を参照して、上記センサＳ１の製造方法について説明する。図３、図４は、上記図２に対応した模式的断面にて、本製造方法における製造途中でのワークの状態を示す工程説明図である。
【００５１】
まず、図３（ａ）に示す様に、第１のシリコン層（第１の半導体層）１１の上に酸化膜（絶縁層）１３を介して第２のシリコン層（第２の半導体層、ＳＯＩ層）１２を積層してなるＳＯＩ基板（半導体基板）１０を用意する。
【００５２】
このＳＯＩ基板１０は、例えば、第１のシリコン層１１および第２のシリコン層１２として表面の面方位が（１００）のシリコン単結晶を使用し、両シリコン層１１、１２が、膜厚１μｍ程度のシリコン酸化膜（ＳｉＯ2）よりなる酸化膜１３を介して貼り合わされたものを採用することができる。また、図示しないが、第２のシリコン層１２の全面に表面抵抗値を下げ、Ａｌ電極２０ａ、３１ａ、４１ａとの接触抵抗を下げるために例えばリンを高濃度に拡散する。
【００５３】
次に、図３（ｂ）に示す様に、）さらにＡｌ（アルミニウム）を例えば１μｍ蒸着し、ホト、エッチングを行い信号取り出しのためのパッド電極２０ａ、３１ａ、４１ａ（パッド電極２０ａは図示されていない）を形成する。
【００５４】
次に、図４（ａ）に示す様に、可動部２０及び固定部３０、４０を画定するためのトレンチ１４を、第２のシリコン層１２の表面から酸化膜１３に達するように形成する（トレンチ形成工程）。
【００５５】
具体的には、第２のシリコン層１２の表面に、櫛歯形状を有する梁構造体２０、３０、４０に対応したパターンを有するマスク材５０を、フォトリソグラフ技術を用いてレジスト等により形成し、プラズマエッチング等のドライエッチングにより垂直に酸化膜１３までトレンチ形状を形成する。
【００５６】
ドライエッチングとしては、ＣＦ4やＳＦ6等のエッチングガスを用いたＩＣＰ（イオンカップルドプラズマエッチング）や、上記と同じ様なエッチングガスを用いたＲＩＥ（リアクティブイオンエッチング）等のエッチング方法を採用することができる。
【００５７】
次に、図４（ｂ）、（ｃ）に示す様に、上記トレンチ形成工程の後、さらにドライエッチングを行い、可動電極２４を含む錘部２１及び梁部２２が酸化膜１３からリリースされた可動部２０を形成する（可動部形成工程）。また、この可動部形成工程では、固定部３０、４０のうち固定電極３２、４２が酸化膜１３からリリースされる。
【００５８】
なお、図４（ｃ）には、可動部２０のうちの可動電極２４、アンカー部２３ｂ、および、固定部３０、４０のうちの配線部３１、４１及び第２の固定電極４２が示されている。
【００５９】
この可動部形成工程におけるドライエッチングは、上記トレンチ形成工程におけるドライエッチングと、同一チャンバ内で行うことができるが、エッチングガスやエッチング条件は同一でも異なっていても良い。
【００６０】
この可動部形成工程のドライエッチングにより、図４（ｂ）に示す様に、エッチングイオン（ＣＦ4やＳＦ6等がプラズマ化したもの）によってトレンチ１４の底部の酸化膜１３表面が帯電する（通常は正に帯電する）。すると、帯電した酸化膜１３表面でエッチングイオンが反発力を受けて、図中の矢印Ｙに示す様に、横方向に曲げられる。
【００６１】
それにより、図４（ｃ）に示す様に、エッチングイオンがトレンチ１４の底部の横方向に位置する第２のシリコン層１２へ当たり、この横方向に位置する第２のシリコン層１２がエッチングされて除去される。そして、酸化膜１３から浮いた状態の可動部２０および固定電極３２、４２が形成される。
【００６２】
この後、マスク部材５０を除去し、上記図１及び図２に示したセンサＳ１ができあがる。このように、本製造方法によれば、ＳＯＩ基板１０の一面側（第２のシリコン層１２側）からの加工のみで、容易に可動部２０および固定部３０、４０が形成される。
【００６３】
ところで、上記可動部形成工程におけるドライエッチングでは、エッチングイオンによってトレンチ１４の底部の酸化膜１３表面を帯電させるが、このとき、可動部２０や、トレンチ１４を介して可動部２０に対向する第２のシリコン層１２（つまり、固定部３０、４０）や酸化膜１３までも帯電しやすくなる。
【００６４】
この帯電が発生すると、上記各部間の電荷の偏りによって、可動部２０が、これと対向する各部にスティッキングする恐れがある。例えば、図４（ｃ）中の矢印Ｋ１、Ｋ２に示す様に、可動電極２４が、可動電極２４と対向する固定電極４２や酸化膜１３に付着する。
【００６５】
この可動部２０のスティッキングが発生すると、可動部２０の変位特性が変動したり、可動電極２４と固定電極３２、４２との検出間隔が無くなったりする等、センサ特性に悪影響を及ぼす。
【００６６】
また、本実施形態では、図２に示す様に、固定部３０、４０のうち固定電極３２、４２も酸化膜１３からリリースされて浮いた状態となっている。そのため、上記帯電によって、例えば、図４（ｃ）中の矢印Ｋ３に示す様に、固定電極４２が、これに対向する酸化膜１３の部位１３ａとの間でスティッキングすると、可動電極２４と固定電極４２との対向面積の変化（検出容量の変化）を生じる等、好ましくない。
【００６７】
そこで、本実施形態では、この帯電に起因する可動部２０および固定電極３２、４２のスティッキングを抑制すべく、上記製造方法において、可動部２０または第２のシリコン層１２における可動部に対向する部位３０、４０または酸化膜１３における可動部２０や固定電極３２、４２に対向する部位１３ａから、可動部形成工程にて酸化膜１３を帯電させることに伴って生じた電荷を除去するようにしている。
【００６８】
それによって、可動部形成工程にて、上記各部２０、３０、４０、１３ａが一時的に帯電したとしても、これら各部の電荷が除去されるため、可動部２０や固定電極３２、４２がその周囲の部位にスティッキングするのを抑制することができる。
【００６９】
なお、上記各部の電荷を除去するにあたっては、完全に電荷を除去しても良いが、少なくとも、可動部２０や固定電極３２、４２がその周囲の部位にスティッキングしない程度にまで電荷を除去すれば良い。
【００７０】
この電荷を除去する方法について、具体的に述べる。１つ目の方法は、可動部形成工程にて行うドライエッチングを間欠的に実施する方法である。すなわち、可動部形成工程において、ドライエッチングをある一定時間（例えば数秒〜数十秒）実施した後、一定時間（例えば数秒〜数十秒）ドライエッチングを行わずに放置することにより電荷を逃がすというサイクルを繰り返し実施するものである。
【００７１】
この方法によれば、ドライエッチング時には帯電するがその直後で電荷を逃がすため、ドライエッチング終了時（可動部形成工程終了時）には帯電しておらず、可動部２０や固定電極３２、４２のスティッキングを防止することができる。
【００７２】
２つ目の方法は、上記１つ目の方法においてドライエッチングを行わない時期に、電荷を中和するイオン（例えば、酸素イオン（Ｏ2-）等の負イオン）を導入する方法をである。それによれば、可動部形成工程において、ドライエッチング工程と電荷を中和するイオンを導入する工程を交互に繰り返すことになり、より効果的に電荷を除去することができる。
【００７３】
３つ目の方法は、可動部形成工程の後、電荷を除去するのに必要な時間（例えば、数十秒）、ワークを放置する方法である。それによれば、可動部形成工程終了直後には上記各部に帯電が発生しているが、その後は、上記各部の電荷が逃がされるため、可動部２０や固定電極３２、４２のスティッキングを防止することができる。
【００７４】
４つ目の方法は、可動部形成工程の後、上記した電荷を中和するイオンを導入する方法である。それによっても、上記各部の電荷を効果的に除去することができ、可動部２０や固定電極３２、４２のスティッキングを防止することができる。
【００７５】
なお、これら１つ目から４つ目の方法において、ワークを放置したり、電荷を中和するイオンを導入したりすることは、ドライエッチングに用いるエッチング装置のチャンバ内からワークを移動させることなく行うことができる。
【００７６】
また、電荷が必要な分だけ除去されたことの判定は、ワークを放置する時間や電荷を中和するイオンを導入する時間を管理することにより可能である。例えば、予め静電チェッカー等を用いて、必要な放置時間、イオン導入時間等を求めておけばよい。
【００７７】
５つ目の方法は、トレンチ形成工程時にて、第２のシリコン層１２の表面のうち少なくとも可動部２０に対応する部位、または、第２のシリコン層１２における可動部２０に対向する部位３０、４０に対応する部位に、導電性の導電性部材を設ける方法である。
【００７８】
本実施形態では、上記したマスク材５０が導電性部材を兼ねることができる。この導電性部材であるマスク材５０としては、導電性材料すなわち金属膜（例えば、蒸着やスパッタにより形成されたＡｌ膜や白金膜等）や、導電性材料（例えば炭素等）を含んだレジストを用いることができる。
【００７９】
それによれば、可動部形成工程にて形成される上記各部に溜まろうとする電荷を、導電性部材５０を介して効率的に逃すことができるため、可動部２０や固定電極３２、４２のスティッキングを防止することができる。なお、導電性部材５０は、例えば、第２のシリコン層１２の表面のうちスティッキングの恐れのないアンカー部２３ａ、２３ｂや固定電極の配線部３１、３２には設けなくても良い。
【００８０】
なお、上記した１つ目から５つ目の方法を適宜組み合わせて実行しても良いことは勿論である。上記説明から、これらの方法の実行可能な組合せは明らかである。
【００８１】
（第２実施形態）
上記第１実施形態では、可動部形成工程における帯電に起因した可動部２０のスティッキングを抑制する目的でなされたものであるが、本第２実施形態は、可動部形成工程において可動部２０のうち酸化膜１３に対向する部位に形成された付着物に起因する可動部２０のスティッキングを抑制する目的でなされたものである。以下、上記第１実施形態と異なる部分について主として述べる。
【００８２】
本実施形態では、上記第１実施形態に示したセンサＳ１の製造方法において、トレンチ形成工程と可動部形成工程とを実行した後、可動部２０における酸化膜１３に対向する部位を清浄化する清浄化工程を備えることを特徴とする。なお、清浄化工程の前あるいは後に、上記第１実施形態に示した電荷を除去する方法を実行しても良い。
【００８３】
図５は、可動部２０における酸化膜１３に対向する部位２４ａに上記付着物Ｈが形成された様子を示す図であり、上記図４（ｃ）中の丸で囲んだＡ部に対応した部分を拡大したものである。図４では、可動部２０の可動電極２４のうちの酸化膜１３に対向する部位２４ａに、エッチングイオンによって形成された付着物（例えば、フッ素と炭素と酸素を含むポリマー等）Ｈが付着している。
【００８４】
このように付着物Ｈが可動電極２４に付着すると、可動電極２４と酸化膜１３との互いの対向部２４ａ、１３ａ間の距離が狭くなったり、可動電極２４から付着物Ｈが剥がれたりする等により、当該対向間にて可動電極２４と酸化膜１３とがスティッキングしやすくなる。また、付着物Ｈの厚み分、可動電極２４の厚さも大きくなり、可動部２０の動きの妨げになったり、固定電極３２、４２との対向面積も変わったりするため、センサ特性上、好ましくない。
【００８５】
これを防止するため、本実施形態の製造方法では、上記第１実施形態と同様に、トレンチ形成工程、可動部形成工程を実行して可動部２０を形成した後、清浄化工程では、ドライエッチングに用いたチャンバ内へ酸素イオン等有機物を除去するイオンを気相で導入する等により、可動部２０における酸化膜１３に対向する部位２４ａに付着した付着物Ｈを除去して清浄化する。
【００８６】
それにより、当該付着物Ｈに起因する上記問題（可動部のスティッキング等）を防止することができる。なお、清浄化工程に用いるイオンは、少なくとも化学的な反応により付着物Ｈを除去できるものであればよい。
【００８７】
なお、清浄化に用いるイオンは、液相で導入することも可能であるが、導入した液体の乾燥時に表面張力により、可動部２０等にスティッキングが発生することが予想され望ましくはない。
【００８８】
（第３実施形態）
本第３実施形態も、上記第１実施形態と同様、可動部形成工程における帯電に起因した可動部のスティッキングを抑制する目的でなされたものである。以下、第１実施形態と異なる部分について、主として述べる。
【００８９】
本実施形態では、上記第１実施形態に示したセンサＳ１の製造方法において、トレンチ形成工程と可動部形成工程とを実行した後、可動部２０と酸化膜１３とが対向する部位において、可動部２０及び酸化膜１３の少なくとも一方の対向面を荒らす工程（以下、荒らす工程という）を実行することを特徴とする。なお、この荒らす工程の前あるいは後に、上記第１実施形態に示した電荷を除去する方法を実行しても良い。
【００９０】
図６は、本実施形態の製造方法における荒らす工程を説明するための工程説明図であり、上記図４（ｃ）中の丸で囲んだＡ部に対応した部分を拡大したものである。
【００９１】
本実施形態の製造方法では、上記第１実施形態と同様に、トレンチ形成工程、可動部形成工程を実行して可動部２０を形成した後、荒らす工程では、エッチングに用いたチャンバ内へ、フッ素イオン等のシリコンや酸化膜をエッチングしやすいイオンを導入する。
【００９２】
それにより、例えば、図６に示す様に、可動部２０の可動電極２４と酸化膜１３とが対向する部位において、可動電極２４の対向面２４ａおよび酸化膜１３の対向面１３ａを荒らすことができる。そして、両対向面２４ａ、１３ａの接触面積を減少させることができるため、もし、上記帯電に起因して可動電極２０と酸化膜１３とが接触しても、復元力で乖離しやすくすることができ、可動部２０のスティッキングを抑制することができる。
【００９３】
なお、両対向面２４ａ、１３ａのうち可動部２０の可動電極２４の対向面２４ａのみを荒らしても良く、また、酸化膜１３の対向面１３ａのみを荒らしても良い。前者の場合は、酸化膜１３はほとんどエッチングされず第２のシリコン層１２はエッチング可能なイオンを含む気相にて行い、後者の場合は、その逆に酸化膜１３のみ実質的にエッチング可能なイオンを含む気相にて行うことで実現可能である。
【００９４】
（他の実施形態）
なお、固定電極３２、４２は、酸化膜１３からリリースされず酸化膜１３とつながった状態でも良い。例えば、固定電極３２、４２における梁の幅を可動電極２４よりも広くして、可動部形成工程のドライエッチング終了時に、固定電極に酸化膜１３と接続された残し部が形成されるようにすれば良い。
【００９５】
また、本発明は、加速度センサ以外にも、角速度センサや圧力センサ等の可動部を有する半導体装置に適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体加速度センサの全体平面構成を示す図である。
【図２】図１に示すセンサの模式的な部分断面図である。
【図３】上記第１実施形態に係る加速度センサの製造方法を示す工程説明図である。
【図４】図３に続く加速度センサの製造方法を示す工程説明図である。
【図５】可動部における酸化膜に対向する部位に付着物が形成された様子を示す図である。
【図６】本発明の第３実施形態に係る加速度センサの製造方法を示す工程説明図である。
【符号の説明】
１０…ＳＯＩ基板（半導体基板）、
１１…第１のシリコン層（第１の半導体層）、
１２…第２のシリコン層（第２の半導体層）、
１３…酸化膜（絶縁層）、１３ａ…酸化膜における可動部に対向する部位、
１４…トレンチ、２０…可動部、
２４ａ…可動部の可動電極における酸化膜に対向する部位、
３０、４０…固定部、５０…マスク材（導電性部材）。

Claims (11)

  1. 第１の半導体層（１１）上に絶縁層（１３）を介して第２の半導体層（１２）を積層してなる半導体基板（１０）と、
    前記第２の半導体層に形成され力学量の印加に応じて変位可能な可動部（２０）と、を備える半導体装置の製造方法において、
    前記半導体基板を用意し、前記可動部を画定するためのトレンチ（１４）を、前記第２の半導体層の表面から前記絶縁層に達するように形成するトレンチ形成工程と、
    このトレンチ形成工程の後、ドライエッチングを行い、前記トレンチの底部の前記絶縁層を帯電させ、前記ドライエッチングのエッチングイオンを前記トレンチの底部の横方向に位置する前記第２の半導体層へ当てて当該横方向に位置する第２の半導体層を除去することにより、前記可動部を形成する可動部形成工程とを備え、
    前記可動部または前記第２の半導体層における前記可動部に対向する部位（３０、４０）または前記絶縁層における前記可動部に対向する部位（１３ａ）から、前記可動部形成工程における前記絶縁層の帯電に伴って生じた電荷を除去するようにしたことを特徴とする半導体装置の製造方法。
  2. 前記電荷を除去する方法は、前記可動部形成工程にて行う前記ドライエッチングを間欠的に実施するものであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記電荷を除去する方法は、前記ドライエッチングを行わない時期には、前記電荷を中和するイオンを導入するものであることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記電荷を除去する方法は、前記可動部形成工程の後、前記電荷を除去するのに必要な時間、ワークを放置するものであることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記電荷を除去する方法は、前記可動部形成工程の後、前記電荷を中和するイオンを導入するものであることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記電荷を除去する方法は、前記トレンチ形成工程時にて、前記第２の半導体層（１２）の表面のうち少なくとも前記可動部（２０）に対応した部位、または前記第２の半導体層における前記可動部に対向する部位（３０、４０）に対応した部位に、導電性の導電性部材（５０）を設けるものであることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記導電性部材が、前記トレンチ（１４）を形成する際のマスク材（５０）を兼ねていることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 第１の半導体層（１１）上に絶縁層（１３）を介して第２の半導体層（１２）を積層してなる半導体基板（１０）と、
    前記第２の半導体層に形成され力学量の印加に応じて変位可能な可動部（２０）と、を備える半導体装置の製造方法において、
    前記半導体基板を用意し、前記可動部を画定するためのトレンチ（１４）を、前記第２の半導体層の表面から前記絶縁層に達するように形成するトレンチ形成工程と、
    このトレンチ形成工程の後、ドライエッチングを行い、前記トレンチの底部の前記絶縁層を帯電させ、前記ドライエッチングのエッチングイオンを前記トレンチの底部の横方向に位置する前記第２の半導体層へ当てて当該横方向に位置する第２の半導体層を除去することにより、前記可動部を形成する可動部形成工程と、
    しかる後、前記可動部における前記絶縁層に対向する部位（２４ａ）を清浄化する清浄化工程と、を備えることを特徴とする半導体装置の製造方法。
  9. 前記清浄化工程は、酸素イオンを含む気相にて行うことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 第１の半導体層（１１）上に絶縁層（１３）を介して第２の半導体層（１２）を積層してなる半導体基板（１０）と、
    前記第２の半導体層に形成され力学量の印加に応じて変位可能な可動部（２０）と、を備える半導体装置の製造方法において、
    前記半導体基板を用意し、前記可動部を画定するためのトレンチ（１４）を、前記第２の半導体層の表面から前記絶縁層に達するように形成するトレンチ形成工程と、
    このトレンチ形成工程の後、ドライエッチングを行い、前記トレンチの底部の前記絶縁層を帯電させ、前記ドライエッチングのエッチングイオンを前記トレンチの底部の横方向に位置する前記第２の半導体層へ当てて当該横方向に位置する第２の半導体層を除去することにより、前記可動部を形成する可動部形成工程と、
    前記可動部と前記絶縁層とが対向する部位において、前記可動部及び前記絶縁層の少なくとも一方の対向面（１３ａ、２４ａ）を荒らす工程と、を備えることを特徴とする半導体装置の製造方法。
  11. 前記少なくとも一方の対向面を荒らす工程は、前記可動部（２０）の対向面（２４ａ）を荒らす場合は、前記第２の半導体層（１２）をエッチング可能なイオンを含む気相にて行い、前記絶縁層（１３）の対向面（１３ａ）を荒らす場合は、前記絶縁層をエッチング可能なイオンを含む気相にて行うことを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2001159492A 2001-05-28 2001-05-28 半導体装置の製造方法 Expired - Fee Related JP4306149B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001159492A JP4306149B2 (ja) 2001-05-28 2001-05-28 半導体装置の製造方法
US10/154,784 US6753201B2 (en) 2001-05-28 2002-05-28 Method of manufacturing semiconductor device capable of sensing dynamic quantity
DE10223729A DE10223729B4 (de) 2001-05-28 2002-05-28 Verfahren zur Herstellung einer Halbleitervorrichtung, die Imstande ist eine dynamische Größe zu erfassen
US10/448,277 US6906394B2 (en) 2001-05-28 2003-05-30 Method of manufacturing semiconductor device capable of sensing dynamic quantity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001159492A JP4306149B2 (ja) 2001-05-28 2001-05-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002353468A JP2002353468A (ja) 2002-12-06
JP4306149B2 true JP4306149B2 (ja) 2009-07-29

Family

ID=19003063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159492A Expired - Fee Related JP4306149B2 (ja) 2001-05-28 2001-05-28 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US6753201B2 (ja)
JP (1) JP4306149B2 (ja)
DE (1) DE10223729B4 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4306149B2 (ja) * 2001-05-28 2009-07-29 株式会社デンソー 半導体装置の製造方法
JP4117450B2 (ja) * 2002-03-18 2008-07-16 株式会社デンソー 半導体装置の製造方法
JP4166528B2 (ja) * 2002-08-07 2008-10-15 株式会社デンソー 容量式力学量センサ
US6742841B1 (en) 2003-05-23 2004-06-01 Johnson Controls Technology Company Vehicle seat with auto-fold leg
JP4161857B2 (ja) * 2003-09-10 2008-10-08 株式会社デンソー 半導体装置の製造方法
DE102004043233B4 (de) * 2003-09-10 2014-02-13 Denso Corporation Verfahren zum Herstellen eines beweglichen Abschnitts einer Halbleitervorrichtung
JP2006153482A (ja) * 2004-11-25 2006-06-15 Denso Corp 半導体力学量センサ
WO2006078071A2 (en) * 2005-01-24 2006-07-27 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor chips, and semiconductor chip
US20060261436A1 (en) * 2005-05-19 2006-11-23 Freescale Semiconductor, Inc. Electronic device including a trench field isolation region and a process for forming the same
US20070249127A1 (en) * 2006-04-24 2007-10-25 Freescale Semiconductor, Inc. Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same
US7670895B2 (en) 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US7491622B2 (en) * 2006-04-24 2009-02-17 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer formed using an inductively coupled plasma
JP5165294B2 (ja) * 2007-07-06 2013-03-21 三菱電機株式会社 静電容量式加速度センサ
JP2010223952A (ja) * 2009-02-24 2010-10-07 Seiko Epson Corp 加速度センサー、電子機器
CN102139854B (zh) * 2010-01-28 2013-07-24 钜晶电子股份有限公司 微机电系统结构及其制造方法
JP6176898B2 (ja) * 2011-09-05 2017-08-09 キヤノン株式会社 Ｘ線タルボ干渉法による撮像に用いられる遮蔽格子の製造方法
CN104118845B (zh) * 2014-07-17 2016-02-03 华中科技大学 一种在soi硅片上制备微机械悬空结构的方法
JP6528550B2 (ja) * 2015-06-11 2019-06-12 株式会社デンソー 半導体装置およびその製造方法
US10273141B2 (en) * 2016-04-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Rough layer for better anti-stiction deposition

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126832A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd ドライエツチング方法および装置
JPH03242929A (ja) * 1990-02-21 1991-10-29 Matsushita Electron Corp 半導体装置の製造方法
US5198390A (en) 1992-01-16 1993-03-30 Cornell Research Foundation, Inc. RIE process for fabricating submicron, silicon electromechanical structures
FR2700065B1 (fr) * 1992-12-28 1995-02-10 Commissariat Energie Atomique Procédé de fabrication d'accéléromètres utilisant la technologie silicium sur isolant.
DE4341271B4 (de) * 1993-12-03 2005-11-03 Robert Bosch Gmbh Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors
JP2867934B2 (ja) 1996-01-04 1999-03-10 日本電気株式会社 半導体装置及びその製造方法
US5747353A (en) * 1996-04-16 1998-05-05 National Semiconductor Corporation Method of making surface micro-machined accelerometer using silicon-on-insulator technology
DE19632060B4 (de) 1996-08-09 2012-05-03 Robert Bosch Gmbh Verfahren zur Herstellung eines Drehratensensors
JP3479418B2 (ja) 1996-10-18 2003-12-15 アルパイン株式会社 デジタルオーディオ放送における受信装置
FR2757941B1 (fr) * 1996-12-30 1999-01-22 Commissariat Energie Atomique Procede de realisation d'un element suspendu dans une structure micro-usinee
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
JPH1167728A (ja) * 1997-08-20 1999-03-09 Advanced Display:Kk ドライエッチング方法
JPH11274142A (ja) * 1998-03-20 1999-10-08 Nissan Motor Co Ltd エッチング深さ検知方法、この検知方法を利用した半導体デバイスの製造方法及びこの検知方法を利用した力学量センサの製造方法
JP4265016B2 (ja) 1998-05-08 2009-05-20 株式会社デンソー 半導体力学量センサの製造方法
US6287885B1 (en) 1998-05-08 2001-09-11 Denso Corporation Method for manufacturing semiconductor dynamic quantity sensor
US6071822A (en) * 1998-06-08 2000-06-06 Plasma-Therm, Inc. Etching process for producing substantially undercut free silicon on insulator structures
US6399516B1 (en) * 1998-10-30 2002-06-04 Massachusetts Institute Of Technology Plasma etch techniques for fabricating silicon structures from a substrate
EP1203748B1 (en) * 2000-01-19 2007-05-09 Mitsubishi Denki Kabushiki Kaisha Microdevice and its production method
US6373632B1 (en) * 2000-03-03 2002-04-16 Axsun Technologies, Inc. Tunable Fabry-Perot filter
JP2001330623A (ja) * 2000-03-16 2001-11-30 Denso Corp 半導体力学量センサ
US6706142B2 (en) * 2000-11-30 2004-03-16 Mattson Technology, Inc. Systems and methods for enhancing plasma processing of a semiconductor substrate
TW478062B (en) * 2000-12-05 2002-03-01 Nat Science Council A method of surface treatment on the improvement of electrical properties for doped SiO2 films
JP4306149B2 (ja) * 2001-05-28 2009-07-29 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
US20030201506A1 (en) 2003-10-30
DE10223729B4 (de) 2011-06-09
US6753201B2 (en) 2004-06-22
US20020177252A1 (en) 2002-11-28
US6906394B2 (en) 2005-06-14
DE10223729A1 (de) 2003-01-30
JP2002353468A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
JP4306149B2 (ja) 半導体装置の製造方法
JP2000206142A (ja) 半導体力学量センサおよびその製造方法
JP3884795B2 (ja) アバットメントにより基板から離れて保持された有効層を備えた構造体の製造方法及びそのような層の分離方法
US5492596A (en) Method of making a micromechanical silicon-on-glass tuning fork gyroscope
US6287885B1 (en) Method for manufacturing semiconductor dynamic quantity sensor
JP4117450B2 (ja) 半導体装置の製造方法
US6430999B2 (en) Semiconductor physical quantity sensor including frame-shaped beam surrounded by groove
US7062970B2 (en) Electrostatic vibration device
US8698315B2 (en) Semiconductor device
US6265806B1 (en) Semiconductor microactuator with an improved platform structure and method of forming the same
JP4180663B2 (ja) マイクロメカニックデバイスの製造方法及びマイクロメカニックデバイス
JP2002200598A (ja) マイクロメカニカル素子およびその製法
JP4886147B2 (ja) 微細加工構成素子及びその製造方法
JP2020137337A (ja) 振動発電素子および振動発電素子の製造方法
JP4214572B2 (ja) 半導体力学量センサの製造方法
JP4117449B2 (ja) 半導体装置の製造方法
JP3577566B2 (ja) 半導体力学量センサの製造方法
JP2003273369A (ja) 半導体装置の製造方法
JP2004503391A (ja) ミクロ構造、およびこれを製造する方法
JP3966155B2 (ja) 可動部を有する構造体の製造方法
JP4174761B2 (ja) 機構デバイスの製造方法及び機構デバイス
JP3435647B2 (ja) 振動型半導体センサの製造方法
JP3094757B2 (ja) 加速度検出素子の製造方法
JPH06138142A (ja) 加速度検出素子
JPWO2020153362A1 (ja) 振動発電素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees