JP4004248B2 - 基板処理装置および基板検査方法 - Google Patents

基板処理装置および基板検査方法 Download PDF

Info

Publication number
JP4004248B2
JP4004248B2 JP2001209088A JP2001209088A JP4004248B2 JP 4004248 B2 JP4004248 B2 JP 4004248B2 JP 2001209088 A JP2001209088 A JP 2001209088A JP 2001209088 A JP2001209088 A JP 2001209088A JP 4004248 B2 JP4004248 B2 JP 4004248B2
Authority
JP
Japan
Prior art keywords
substrate
inspection
unit
processing
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001209088A
Other languages
English (en)
Other versions
JP2002151403A (ja
Inventor
正佳 志賀
憲二 枦木
正美 大谷
讓一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2001209088A priority Critical patent/JP4004248B2/ja
Priority to US09/942,153 priority patent/US6790287B2/en
Priority to EP01121029.1A priority patent/EP1184895B1/en
Publication of JP2002151403A publication Critical patent/JP2002151403A/ja
Application granted granted Critical
Publication of JP4004248B2 publication Critical patent/JP4004248B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Coating Apparatus (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数の処理部間にて所定の処理手順に従って半導体基板、液晶表示装置用ガラス基板、フォトマスク用ガラス基板、光ディスク用基板等(以下、単に「基板」と称する)を順次搬送することによりレジスト塗布処理や現像処理等の処理を行うとともに、併せてその基板の検査を行う基板処理装置および基板検査方法に関する。
【0002】
【従来の技術】
周知のように、半導体や液晶ディスプレイなどの製品は、上記基板に対して洗浄、レジスト塗布、露光、現像、エッチング、層間絶縁膜の形成、熱処理、ダイシングなどの一連の諸処理を施すことにより製造されている。かかる半導体製品等の品質維持のため、上記各種処理のまとまったプロセスの後に、基板の各種検査を行って品質確認を行うことが重要である。
【0003】
例えば、レジスト塗布処理および現像処理を行う基板処理装置(いわゆるコータ&デベロッパ)においては、従来より現像処理の最終工程にて基板上のパターンの線幅測定等の検査を行うようにしていた。
【0004】
【発明が解決しようとする課題】
しかしながら、従来においては、検査装置への搬入待ち時間が必要であるとともに検査結果が判明するまでにもある程度の時間を要していたため、ある基板についての検査結果が判明するまでに、当該基板よりも後に装置に払い出された基板の相当数の処理が終了していた。このため、検査結果に不具合があった場合には、相当数の基板について再処理を行う必要が生じ、処理全体としてのスループットが低下することとなっていた。
【0005】
また、上記のコータ&デベロッパのように、現像処理の最終工程にて基板の検査を行った場合には、検査結果に不具合があったとしても、その不具合の原因となった工程を特定するために相当の時間を要することとなり、このこともスループット低下の原因となっていた。
【0006】
さらに、検査結果の判明に時間が要することに起因して、検査結果に基づいた処理条件の適切な変更(フィードフォワード制御またはフィードバック制御)も困難であった。
【0007】
ここで、ある基板について1つの処理工程終了ごとに検査を行えば、問題となる処理工程の特定が確実に行えるとともに、再処理の必要な基板数も低減させることができるものの、装置のスループットが極度に低下することとなり、その結果処理のコストアップに繋がる。
【0008】
すなわち、従来においては、スループットを低下させることなく適切な基板の検査を行うことができなかったのである。
【0009】
本発明は、上記課題に鑑みてなされたものであり、スループットの低下を抑制しつつも適切な基板の検査を行うことができる基板処理技術を提供することを目的とする。
【0010】
また、本発明は、基板に対する検査を自由度の高いものとすることができる基板処理技術を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記課題を解決するため、請求項1の発明は、複数の処理部間にて所定の処理手順に従って搬送部が基板を順次搬送することにより基板に処理を行う基板処理装置において、前記基板処理装置内にそれぞれが異なる内容の基板検査を行う複数の検査部を備え、前記搬送部に1組の複数の基板を同一の処理手順に従って順次搬送させることにより当該1組の複数の基板には同一の処理を行い、前記搬送部に前記1組の複数の基板の一部または全部のそれぞれを前記複数の検査部のうちから選択された1つの検査部に搬送させ、前記複数の検査部のそれぞれには前記1組の複数の基板のうちの少なくとも1枚搬送している。
【0014】
また、請求項の発明は、請求項1の発明に係る基板処理装置において、前記処理手順に従った搬送経路を形成し、前記複数の検査部のそれぞれを、前記搬送経路の途中であって、その検査内容に応じた位置に配置している。
【0015】
また、請求項の発明は、請求項1または請求項2の発明に係る基板処理装置において、前記複数の検査部による検査結果に基づいて、前記複数の処理部のいずれかにおける処理条件を変更している。
【0016】
また、請求項の発明は、請求項1から請求項のいずれかの発明に係る基板処理装置において、前記基板処理装置に、基板に対してレジスト塗布処理および現像処理を行わせ、前記複数の検査部に、レジストの膜厚測定部、パターンの線幅測定部、パターンの重ね合わせ測定部およびマクロ欠陥検査部のうちの少なくとも2つを含ませている。
【0017】
また、請求項5の発明は、1組の複数の基板を同一の処理手順に従って複数の処理部間で搬送することにより基板処理を行いつつ、当該1組の複数の基板に異なる内容の複数の基板検査を行う基板検査方法において、前記1組の複数の基板の一部または全部のそれぞれに対して前記複数の基板検査のうちから選択された1つの検査を行い、前記複数の検査のそれぞれが前記1組の複数の基板のうちの少なくとも1枚に対して行われるようにしている。
【0025】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
【0026】
図1は、本発明に係る基板処理装置の配置構成を示す平面図である。この基板処理装置は、基板にフォトレジストの塗布処理および現像処理を行う装置であり、レジスト塗布処理を行う塗布処理ユニット10と、現像処理を行う現像処理ユニット20と、これら処理ユニットに基板を払い出すインデクサIDと、インデクサ受け渡し部IDFと、インターフェイスIFBとを備えている。また、基板処理装置は、塗布処理ユニット10と現像処理ユニット20との接続部分に検査ユニット30を配設している。さらに、基板処理装置の外部には露光処理を行う露光ユニットSTP(いわゆるステッパ)がインターフェイスIFBに接して配置されている。
【0027】
塗布処理ユニット10は、搬送ロボットTRを配置した搬送路11を挟み込むようにして4つの塗布処理部SCを2つずつ設けている。各塗布処理部SCは、基板を回転させつつその基板主面にフォトレジストを滴下することによって均一なレジスト塗布を行う、いわゆるスピンコータである。
【0028】
図2は、図1の基板処理装置をV−V線から見た縦断面図である。同図に示すように、各塗布処理部SCの上方には、3段に積層された熱処理部、すなわち下から順に冷却処理部CP、加熱処理部HP、加熱処理部HPが設けられている。加熱処理部HPは、基板を加熱して所定の温度にまで昇温する、いわゆるホットプレートである。冷却処理部CPは、基板を冷却して所定の温度にまで降温するとともに、基板を当該所定の温度に維持する、いわゆるクールプレートである。
【0029】
また、塗布処理部SCの直上(塗布処理部SCと冷却処理部CPとの間)には塗布処理部SCにクリーンエアを供給するための空調部ACUが設けられている。空調部ACUは、ファン15およびウルパフィルタ16を備えている。ファン15を作動させることによって、搬送路11に形成されているクリーンエアの空気流(ダウンフロー)から空調部ACUに強制的に空気を吸引する。空調部ACU内に吸引されたクリーンエアは、ウルパフィルタ16によってさらにパーティクルが除去された後、塗布処理部SCへと供給される。
【0030】
また、塗布処理部SCの下方にはケミカルキャビネットCBが設けられている。ケミカルキャビネットCBは、その内部にフォトレジスト等の薬液瓶やフォトレジスト供給のための配管を収納している。
【0031】
また、搬送ロボットTRは、図示を省略する駆動機構によって鉛直方向の上下移動および鉛直方向を軸とする回転動作を行うことができる。搬送ロボットTRは、基板を保持して水平面内にて進退移動を行うことにより上記の各処理部(塗布処理部SC、冷却処理部CPおよび加熱処理部HP)にアクセスするための搬送アームAMを備えている。この搬送ロボットTRによって塗布処理ユニット10の各処理部に基板を搬入するとともに、それら各処理部から基板を搬出することができる。なお、搬送アームAMは、スループット向上のため、ダブルアームとしておくのが好ましい。
【0032】
図1に戻り、現像処理ユニット20は、搬送ロボットTRを配置した搬送路21を挟み込むようにして4つの現像処理部SDを2つずつ設けている。現像処理部SDは、露光後の基板上に現像液を供給することによって現像処理を行う、いわゆるスピンデベロッパである。現像処理ユニット20は、搬送路11と搬送路21とが一直線上に整列するように塗布処理ユニット10と接続されている。
【0033】
塗布処理ユニット10と同様に、各現像処理部SDの上方には、3段に積層された熱処理部、すなわち下から順に冷却処理部CP、加熱処理部HP、加熱処理部HPが設けられている(図2参照)。そして、現像処理部SDにクリーンエアを供給するための空調部ACUが設けられている点や搬送路21に配置された搬送ロボットTRの構成についても塗布処理ユニット10と同様である。但し、現像処理ユニット20においては加熱処理部HPの一部に替えて露光後加熱処理部PEBが設けられている。また、本実施形態においては、塗布処理ユニット10および現像処理ユニット20の双方の搬送ロボットTRが搬送部に相当する。
【0034】
インデクサIDは、複数の基板を収納可能なキャリア(図示省略)を載置し、未処理基板を当該キャリアから塗布処理ユニット10等に払い出すとともに処理済基板を塗布処理ユニット10、現像処理ユニット20等から受け取ってキャリアに格納する。なお、キャリアの形態としては、収納基板を外気に曝すOC(open cassette)であっても良いし、基板を密閉空間に収納するFOUP(front opening unified pod)であっても良い。
【0035】
インデクサIDは、インデクサ受け渡し部IDFを挟み込むようにして塗布処理ユニット10と接続されている。インデクサ受け渡し部IDFは、インデクサIDと塗布処理ユニット10と間で基板の受け渡しを行う役割を担っている。具体的には、インデクサ受け渡し部IDFには、図示を省略する基板移載ロボットが設けられており、その基板移載ロボットがインデクサIDのキャリアに収納された未処理基板を取り出して塗布処理ユニット10の搬送ロボットTRに渡すとともに、当該搬送ロボットTRから受け取った処理済基板をインデクサIDのキャリアに搬入する。
【0036】
インターフェイスIFBは、露光ユニットSTPと現像処理ユニット20との間に挟み込まれるようにして配置されている。インターフェイスIFBは、露光ユニットSTPと現像処理ユニット20とを接続するとともに、それらの間で基板の受け渡しを行う役割を担っている。具体的には、インターフェイスIFBには、図示を省略する基板移載ロボットやバッファカセットが設けられており、現像処理ユニット20の搬送ロボットTRからレジスト塗布済みの基板を受け取って露光ユニットSTPに搬入するとともに、露光ユニットSTPから露光済みの基板を受け取って現像処理ユニット20の搬送ロボットTRに渡す。また、インターフェイスIFBは、処理待ち状態の基板をバッファカセットに待避させることによって、露光ユニットSTPおよび基板処理装置における処理時間のずれを調整することもある。
【0037】
露光ユニットSTPは、フォトレジストが塗布された基板の主面にエキシマレーザ等を照射することによって所定のパターンを露光する装置である。
【0038】
また、本実施形態の基板処理装置においては、塗布処理ユニット10と現像処理ユニット20との接続部分に、搬送路11および搬送路21の双方に跨るように検査ユニット30が設置されている。
【0039】
図3は、検査ユニット30を示す斜視図である。検査ユニット30は、下から順に膜厚測定器32と、線幅測定器33と、重ね合わせ測定器34と、マクロ欠陥検査器35とを積層して配置している。なお、検査ユニット30の最下段(膜厚測定器32の下部)には受渡台31が設けられている。また、塗布処理ユニット10の搬送ロボットTRは図3中矢印AR1の向きから、現像処理ユニット20の搬送ロボットTRは矢印AR2の向きからそれぞれ検査ユニット30に対してアクセスする。
【0040】
受渡台31は、基板を載せることができる台である。図3に示す如く、受渡台31の周囲は開放されており、塗布処理ユニット10および現像処理ユニット20のそれぞれの搬送ロボットTRは受渡台31に基板を載せることおよび受渡台31に載せられている基板を取り出すことができる。これにより、塗布処理ユニット10の搬送ロボットTRおよび現像処理ユニット20の搬送ロボットTRは、受渡台31を介して相互に基板の受け渡しを行うことができる。但し、受渡台31は、双方の搬送ロボットTR間の単なる基板受け渡しのためだけに用いられるものである。
【0041】
膜厚測定器32は、基板上に塗布されたレジストの膜厚を測定する検査器である。膜厚測定器32には、その側面に搬出入口32aが設けられており、塗布処理ユニット10の搬送ロボットTRは搬出入口32aから膜厚測定器32に基板を搬入/搬出することができる。膜厚測定器32の搬出入口32aとは反対側の側面にも同様の搬出入口が設けられており、現像処理ユニット20の搬送ロボットTRはその搬出入口から膜厚測定器32に基板を搬入/搬出することができる。従って、例えば塗布処理ユニット10の搬送ロボットTRがレジスト塗布済みの基板を搬入して膜厚測定器32がその基板の膜厚測定を行い、検査後の基板を現像処理ユニット20の搬送ロボットTRが搬出することができる。
【0042】
線幅測定器33は、基板上に形成されたパターンの線幅を測定する検査器である。線幅測定器33には、その側面に搬出入口33aが設けられており、塗布処理ユニット10の搬送ロボットTRは搬出入口33aから線幅測定器33に基板を搬入/搬出することができる。線幅測定器33の搬出入口33aとは反対側の側面にも同様の搬出入口が設けられており、現像処理ユニット20の搬送ロボットTRはその搬出入口から線幅測定器33に基板を搬入/搬出することができる。従って、例えば現像処理ユニット20の搬送ロボットTRが現像処理済みの基板を搬入して線幅測定器33がその基板の線幅測定を行い、検査後の基板を塗布処理ユニット10の搬送ロボットTRが搬出することができる。
【0043】
重ね合わせ測定器34は、基板上に形成されたパターンのずれを測定する検査器である。上記と同様に、重ね合わせ測定器34には、その側面に搬出入口34aが設けられており、塗布処理ユニット10の搬送ロボットTRは搬出入口34aから重ね合わせ測定器34に基板を搬入/搬出することができる。また、重ね合わせ測定器34の搬出入口34aとは反対側の側面にも同様の搬出入口が設けられており、現像処理ユニット20の搬送ロボットTRはその搬出入口から重ね合わせ測定器34に基板を搬入/搬出することができる。
【0044】
マクロ欠陥検査器35は、基板上に現出した比較的大きな欠陥、例えばパーティクルの付着の有無を判定する検査器である。上記と同様に、マクロ欠陥検査器35には、その側面に搬出入口35aが設けられており、塗布処理ユニット10の搬送ロボットTRは搬出入口35aからマクロ欠陥検査器35に基板を搬入/搬出することができる。また、マクロ欠陥検査器35の搬出入口35aとは反対側の側面にも同様の搬出入口が設けられており、現像処理ユニット20の搬送ロボットTRはその搬出入口からマクロ欠陥検査器35に基板を搬入/搬出することができる。
【0045】
このように、本実施形態においては、基板処理装置内にそれぞれが異なる内容の基板検査を行う4つの検査部が設けられているのである。また、本実施形態においては現像処理部、塗布処理部、冷却処理部、加熱処理部および露光後加熱処理部を総称して「処理部」とする。さらに、本明細書において単に「処理」と言うときには、検査を除く基板の処理(例えば、塗布処理、現像処理、熱処理等)を意味するものとする。
【0046】
図4は、上記基板処理装置の制御機構を説明するための機能ブロック図である。基板処理装置は、その内部に装置全体を制御するための制御部40を備えている。制御部40は、コンピュータによって構成されており、その本体部であって演算処理を行うCPU41と、読み出し専用メモリーであるROM42と、読み書き自在のメモリーであるRAM43と、制御用ソフトウェアやデータなどを記憶しておく磁気ディスク45と、基板処理装置の外部に設けられているホストコンピュータなどと通信を行う通信部46とを備えている。CPU41と磁気ディスク45や通信部46等とはバスライン49を介して電気的に接続されている。また、制御部40のバスライン49には、基板処理装置の操作パネル51、表示部52、処理部、搬送ロボットTR等も電気的に接続されている。処理部および搬送ロボットTRについては上述した通りである。
【0047】
操作パネル51は、基板処理装置の外壁面に設けられたキーボード等によって構成されている。表示部52は、操作パネル51に併設されたディスプレイである。オペレータは、表示部52に表示された内容を確認しつつ、操作パネル51からコマンドやパラメータ等を入力することができる。なお、操作パネル51と表示部52とをタッチパネルとして一体に構成するようにしても良い。
【0048】
また、オペレータは、操作パネル51から基板処理の手順を記述したフローレシピを設定入力することができる。入力されたフローレシピは、磁気ディスク45に記憶される。制御部40のCPU41は、磁気ディスク45に記憶されているフローレシピに従って搬送ロボットTRを制御し、該フローレシピに記述された処理手順に沿って基板を搬送させる。なお、フローレシピの詳細についてはさらに後述する。
【0049】
次に、上記構成を有する基板処理装置における処理について説明する。まず、検査を除く一般的な処理手順の概略について説明する。図5は、基板処理装置における処理手順の一例を示す図である(但し、検査は除く)。
【0050】
インデクサIDのキャリア内に収納されている未処理基板はインデクサ受け渡し部IDFによって塗布処理ユニット10の搬送ロボットTRに渡され、塗布処理ユニット10内の加熱処理部HPに搬入される。その加熱処理部HPにおいては、主としてレジスト塗布の密着強化のための加熱処理が行われる。加熱処理の終了した基板は塗布処理ユニット10の搬送ロボットTRによって冷却処理部CPに搬入されて冷却された後、塗布処理部SCに搬入される。なお、4つの塗布処理部SCは並列的な処理が可能な処理部であって、これらのいずれに基板を搬入するかは任意であり、この点については他の処理部も同様である。
【0051】
塗布処理部SCにおけるレジスト塗布処理が終了した基板には、塗布処理ユニット10内の加熱処理部HPおよび冷却処理部CPによって塗布後熱処理が行われる。その後、当該基板は現像処理ユニット20の搬送ロボットTRおよびインターフェイスIFBを介して露光ユニットSTPに搬入される。露光ユニットSTPによってパターン露光がなされた基板は、インターフェイスIFBを介して現像処理ユニット20の搬送ロボットTRに戻され、現像処理ユニット20内の露光後加熱処理部PEBに搬入される。露光後加熱処理部PEBにおいては、主として露光後の酸反応を活性化させるための加熱処理が行われる。露光後加熱処理の終了した基板は現像処理ユニット20の搬送ロボットTRによって冷却処理部CPに搬入されて冷却された後、現像処理部SDに搬入される。
【0052】
現像処理部SDにおける現像処理が終了した基板には、現像処理ユニット20内の加熱処理部HPおよび冷却処理部CPによって現像後熱処理が行われる。その後、当該基板は現像処理ユニット20の搬送ロボットTRから塗布処理ユニット10の搬送ロボットTRに渡され、さらにインデクサ受け渡し部IDFを介してインデクサIDのキャリア内に処理済基板として収容される。
【0053】
以上のように、本実施形態においては、複数の処理部間にて図5に示す基本処理手順に従って搬送部たる2つの搬送ロボットTRが基板を搬送することによりその基板にレジスト塗布処理および現像処理を行っている。そして、インデクサIDに載置された1つのキャリアに収納されている1組の複数の基板(例えば25枚の基板)については全て図5に示す処理手順に従って2つの搬送ロボットTRが基板を順次搬送することにより、同一の処理を施している。
【0054】
上述したような2つの搬送ロボットTRによる基板搬送は、制御部40のCPU41が磁気ディスク45に記憶されているフローレシピに従って搬送ロボットTRを制御することにより実行される。次の表1は、図5に示した処理手順を記述したフローレシピの例である。
【0055】
【表1】
Figure 0004004248
【0056】
このようなフローレシピは、オペレータによって操作パネル51から制御部40に設定入力されるものである。また、基板処理装置外のホストコンピュータから通信部46を介して制御部40に表1の如きフローレシピを送信するようにしても良い。いずれであっても、設定入力されたフローレシピは制御部40の磁気ディスク45に記憶される。そして、表1のフローレシピに従って基板を順次搬送するように、CPU41が搬送ロボットTRを制御することにより、上記の処理が実現される。すなわち、本実施形態では、操作パネル51が処理順序設定手段に相当し、CPU41が搬送制御手段に相当する。
【0057】
次に、検査工程を考慮した基板の処理手順について説明する。図6は、基板処理装置における検査工程を考慮した処理手順の一例を示す図であって、図5に示した処理手順に検査工程を加えたものである。既述したように、本実施形態の検査ユニット30にはそれぞれが異なる内容の基板検査を行う4つの検査部が設けられている。図6に示すように、4つの検査のうち膜厚測定についてはレジスト塗布後の熱処理の後、露光処理前に行われる。一方、膜厚測定以外の検査、すなわち線幅測定、重ね合わせ測定およびマクロ欠陥検査については現像後の熱処理の後、インデクサIDに戻される前に行われる。
【0058】
ここで、本実施形態においては、4つの検査を選択的に行うことができる。例えば、ある基板については、図6に示す手順に従って検査ユニット30の4つの検査部の全てに搬入して全ての検査を行うようにしても良い。また、図6に示す手順に従って検査ユニット30の一部の検査部に搬入して一部の検査のみを行うようにしても良い。さらに、検査ユニット30のいかなる検査部にも搬入せずに、当該基板については全く検査を行わないようにすることもできる。具体的には、図6の()内に示した検査の一部または全部を選択した搬送手順を記述した後述のフローレシピを各基板について設定しておくことにより、その搬送手順に従って必要な検査部に搬入され、所定の検査が行われることとなる。
【0059】
各基板についていかなる検査を行うかについては、その基板の処理内容や目的等に応じて任意に設定することができる。例えば、完璧な品質維持を求める場合には、4つの検査の全てを行うことが望ましい。一方、高いスループットを得たい場合には、なるべく検査項目を少なくすることが望ましい。一般的には、適度に良好なスループットと必要十分な検査とを両立できるように各基板について検査を行うのが好ましい。ここで、本実施形態では、1つのキャリアに収納されている1組の複数の基板については同一の処理手順(検査を除く処理の手順)に従って基板を順次搬送することにより、同一の処理を施している。このような場合には、以下のようにすることによって適度に良好なスループットと必要十分な検査とを両立することができる。
【0060】
1つのキャリアに収納されている1組の複数の基板が25枚であるとして、それら各基板の検査内容を次の表2のようにする。
【0061】
【表2】
Figure 0004004248
【0062】
なお、表2中に記載している数字は、1組の複数の基板のそれぞれを示すウェハ番号である。表2に示すように、1番目の基板についてはレジスト塗布後の熱処理の後、検査ユニット30の膜厚測定器32に搬入して膜厚測定を行う。また、2番目の基板については現像後の熱処理の後、検査ユニット30の線幅測定器33に搬入して線幅測定を行う。また、3番目の基板については現像後の熱処理の後、重ね合わせ測定器34に搬入して重ね合わせ測定を行う。さらに、4番目の基板については現像後の熱処理の後、マクロ欠陥検査器35に搬入してマクロ欠陥検査を行う。以降、同様にして1組の複数の基板のそれぞれについて4つの検査のうちの1つを順次行う。
【0063】
このようにすれば、各基板については図5に示す基本処理手順に検査のための1工程を追加するだけで、1組の複数の基板全体について見れば4つの検査の全てを順次に行うことができる。すなわち、適度に良好なスループットと必要十分な検査とを両立することができるのである。
【0064】
以上のような基本処理手順への検査のための工程追加は操作パネル51から容易に行うことができる。例えば、表2に示す3番目の基板については、表1に示したフローレシピのステップ11とステップ12との間に、操作パネル51から新たなステップ12として線幅測定器33への基板搬送を組み込むだけで、次の表3に示すようなフローレシピを設定することができる。
【0065】
【表3】
Figure 0004004248
【0066】
設定入力されたフローレシピは制御部40の磁気ディスク45に記憶される。操作パネル51によって設定された表3のフローレシピに従って基板を順次搬送するように、CPU41が搬送ロボットTRを制御することにより、表2に示す3番目の基板についての処理が実現される。
【0067】
同様に、表2に示す1番目の基板については、表1に示したフローレシピのステップ5とステップ6との間に、操作パネル51から新たなステップ6として膜厚測定器32への基板搬送を組み込むだけで、次の表4に示すようなフローレシピを設定することができる。
【0068】
【表4】
Figure 0004004248
【0069】
設定入力されたフローレシピは制御部40の磁気ディスク45に記憶される。操作パネル51によって設定された表4のフローレシピに従って基板を順次搬送するように、CPU41が搬送ロボットTRを制御することにより、表2に示す1番目の基板についての処理が実現される。
【0070】
このように、本実施形態では、4つの検査部を通常の処理部(塗布処理部SC等)と同様の扱いとし、フローレシピに記述された処理手順における任意の順序位置に4つの検査部への基板搬送を操作パネル51から個別に組み込むことができるようにしている。そして、検査部への基板搬送を組み込んだ処理手順を記述したフローレシピに従って基板を順次搬送するように、CPU41が搬送ロボットTRを制御しているのである。また、本実施形態では、表2に示すように、基板ごとに検査部への基板搬送を組み込んだ処理手順を記述したフローレシピを操作パネル51から設定している。
【0071】
以上のようにすれば、基板処理装置内にそれぞれが異なる内容の基板検査を行う4つの検査部が設けられているため、検査のために逐一基板を装置外に搬送することなく適宜必要な基板検査を行うことができる。その結果、スループットの低下を抑制しつつも適切な基板の検査を行うことができる。特に、近年は半導体基板の径が200mmから300mmへと大径化される傾向にあり、装置外への基板の搬送が困難になりつつあるため、基板処理装置内に検査部を設けて装置内で検査を行うことができればスループットの向上に繋がる。
【0072】
また、基板処理装置内に検査部を設けることによって検査に要する時間が短縮され、仮に検査結果に不具合があった場合でも従来よりも著しく少数の基板について再処理を行うだけで足り、スループットをさらに向上させることができる。
【0073】
また、それぞれが異なる内容の基板検査を行う4つの検査部を設けているため、必要に応じて適切な内容の検査を適宜行うことができ、検査結果に不具合があった場合でも、その不具合の原因となった工程を比較的容易に特定することができる。
【0074】
また、4つの検査を選択的に行うことによって、スループットの低下を抑制することができる。特に、1組の複数の基板について同一の処理手順を行っている場合には、例えば表2に示した如き検査を実行することにより、適度に良好なスループットと必要十分な検査とを両立することができる。
【0075】
また、本実施形態においては、図5に示す処理手順に従って基板を搬送することにより、基板処理装置内に基板の搬送経路が形成されることとなる。具体的には、インデクサIDから塗布処理ユニット10に基板が搬入され、現像処理ユニット20およびインターフェイスIFBを通過して露光ユニットSTPに搬送され、再び現像処理ユニット20に戻された後、塗布処理ユニット10を通過してインデクサIDに戻されるという搬送経路である。
【0076】
そして、検査ユニット30は、塗布処理ユニット10と現像処理ユニット20との接続部分に設けられている。ここで、例えば膜厚測定についてはレジスト塗布後の熱処理の後、露光処理前に行われるものであり(図6参照)、検査ユニット30の膜厚測定器32は上記搬送経路の途中であって塗布処理ユニット10から露光ユニットSTPに至るまでの位置に設けられていることとなる。また、線幅測定、重ね合わせ測定およびマクロ欠陥検査のそれぞれについては、現像後の熱処理の後、インデクサIDに戻される前に行われるものであり(図6参照)、検査ユニット30の線幅測定器33、重ね合わせ測定器34およびマクロ欠陥検査器35はいずれも上記搬送経路の途中であって現像処理ユニット20からインデクサIDに戻るまでの位置に設けられていることとなる。
【0077】
すなわち、4つの検査部のそれぞれは、上記搬送経路の途中であって、その検査内容に応じた位置に配置されていることとなる。従って、基板の検査を行うために搬送経路を変更する必要がなくなり、スループットの低下を抑制することができる。
【0078】
また、本実施形態においては、検査ユニット30内の4つの検査部における検査結果に応じた処理が実行される。例えば、膜厚測定器32において測定されたレジスト膜厚に基づいてレジスト膜厚に影響を与える因子、すなわち塗布処理部SCにおけるスピン回転数、レジスト温度、雰囲気温度やその塗布処理部SCに対応する空調部ACUの温湿度等がフィードバック制御される。より具体的には、例えば膜厚測定器32において測定されたレジスト膜厚が目標値よりも厚い場合には、塗布処理部SCにおけるスピン回転数を大きくし、目標値よりも薄い場合には、塗布処理部SCにおけるスピン回転数を小さくする。また、膜厚測定器32において測定されたレジスト膜厚に基づいて、露光後加熱処理部PEBにおけるベーク温度がフィードフォワード制御される。
【0079】
同様に、線幅測定器33において測定されたパターンの線幅に基づいて線幅に影響を与える因子、具体的には露光後加熱処理部PEBにおけるベーク温度や現像処理部SDにおける現像液温度等がフィードバック制御される。
【0080】
また、重ね合わせ測定器34における検査結果に不具合がある場合には、露光ユニットSTPでの処理に異常がある旨のアラームを発する。さらに、マクロ欠陥検査器35における検査結果に不具合がある場合には、塗布処理部SCや現像処理部SDにおいて異常がある旨のアラームを装置が発したり、空調部ACUのウルパフィルタ16の交換を要求する。
【0081】
このように、各検査部による検査結果に基づいて、基板処理装置の各処理部のいずれかにおける処理条件を適宜変更したり、アラームを発生して作業者に迅速に異常を知らせることにより、基板処理内容が安定する状態に装置を維持することができるとともに、検査結果に不具合があった場合でも再処理の必要な基板を最小数に抑制することができる。
【0082】
また、フローレシピに記述された処理手順における任意の順序位置に4つの検査部への基板搬送を個別に組み込むことができるため、基板に対する検査を自由度の高いものとすることができ、基板の全数検査や抜き取り検査を容易に行うことができる。
【0083】
<変形例>
以上、本発明の実施の形態について説明したが、この発明は上記の例に限定されるものではない。例えば、上記実施形態においては、基板処理装置の配置構成を図1に示す如きとしていたが、これを図7に示すようにしても良い。図7において、図1と同じ符号を付しているものは同様の機能を有するものであり、その詳説は省略する。図7に示す基板処理装置を構成する要素のうち図1の装置に存在しないものはインターフェイスIFCである。インターフェイスIFCには、図示を省略する移載ロボットと、検査ユニット30とが設けられている。インターフェイスIFCは、インデクサ受け渡し部IDF、インターフェイスIFBおよび塗布処理ユニット10の間で基板の受け渡しを行うとともに、検査ユニット30に対する基板の搬入/搬出を担当する。
【0084】
また、図7に示す基板処理装置は、図1の装置とユニット配置が異なり、露光ユニットSTPがインターフェイスIFBを介して基板処理装置の側方に配置されている。図7の基板処理装置における基本的な処理手順は、図5に示したのと同じである。但し、ユニット配置が異なるため、基板処理装置内に形成される搬送経路は図1の装置とは異なる。具体的には、インデクサIDからインデクサ受け渡し部IDF、インターフェイスIFCを通って塗布処理ユニット10に基板が搬入され、再びインターフェイスIFCおよびインターフェイスIFBを通過して露光ユニットSTPに搬送され、さらにインターフェイスIFB、インターフェイスIFCおよび塗布処理ユニット10を通過して現像処理ユニット20に搬送された後、塗布処理ユニット10を通過してインデクサIDに戻されるという搬送経路となる。
【0085】
図7の基板処理装置においても、装置内にそれぞれが異なる内容の基板検査を行う4つの検査部が設けられているため、上述した図1の基板処理装置によるのと同様の効果を得ることができる。換言すれば、ユニット配置にかかわらず、それぞれが異なる内容の基板検査を行う複数の検査部を装置内に設けることによって上記実施形態と同様の効果を得ることができるのである。
【0086】
また、図7の装置において検査ユニット30はインターフェイスIFCに設けられており、膜厚測定器32は上記搬送経路の途中であって塗布処理ユニット10から露光ユニットSTPに至るまでの位置に設けられていることとなる。さらに、線幅測定器33、重ね合わせ測定器34およびマクロ欠陥検査器35はいずれも上記搬送経路の途中であって現像処理ユニット20からインデクサIDに戻るまでの位置に設けられていることとなる。すなわち、図1の基板処理装置と同様に4つの検査部のそれぞれは、上記搬送経路の途中であって、その検査内容に応じた位置に配置されていることとなる。従って、基板の検査を行うために搬送経路を変更する必要がなくなり、スループットの低下を抑制することができる。
【0087】
また、基板処理装置の配置構成を図8に示すようにしても良い。図8において、図1と同じ符号を付しているものは同様の機能を有するものであり、その詳説は省略する。図8に示す基板処理装置が図1と異なるのは検査ユニット30に代えて、2つの検査部80,90をインデクサ受け渡し部IDFに設けている点である。検査部80は、レジストの膜厚測定、パターンの線幅測定およびパターンの重ね合わせ測定を行うことができる。すなわち、検査部80は、上記の膜厚測定器32、線幅測定器33および重ね合わせ測定器34の3つの検査部の機能を併せ持つ。一方、検査部90は、上記のマクロ欠陥検査器35と同じであり、基板上に現出した比較的大きな欠陥、例えばパーティクルの付着の有無の判定(マクロ欠陥検査)を行う。
【0088】
検査部80,90への基板の受け渡しはインデクサ受け渡し部IDFに設けられた基板移載ロボットが行う。すなわち、当該基板移載ロボットが搬送部として機能する。図8の基板処理装置におけるフローレシピに検査工程を組み込むときは、フローレシピに記述された処理手順における任意の順序位置に検査部80および/または検査部90への基板搬送を操作パネル51から個別に組み込む。検査部80への基板搬送をフローレシピに組み込んだときに、如何なる検査を行うかについては別のレシピを検査部80に渡すこととなる。このようにしても、基板処理装置内に基板検査を行う検査部が設けられているため、検査のために逐一基板を装置外に搬送することなく適宜必要な基板検査を行うことができる。その結果、スループットの低下を抑制しつつも適切な基板の検査を行うことができる。また、フローレシピに記述された処理手順における任意の順序位置に検査部への基板搬送を組み込むことができるため、基板に対する検査を自由度の高いものとすることができる。
【0089】
また、上記実施形態においては、現像処理部、塗布処理部、冷却処理部、加熱処理部および露光後加熱処理部を総称して処理部としていたが、処理部はこれらに限定されるものではなく、装置の処理内容に応じて適宜に組み合わせることができ、例えば上記以外にも基板の端縁部の露光処理を行うエッジ露光処理部やブラシ等を用いて基板の表面洗浄を行う洗浄処理部を含ませるようにしても良い。
【0090】
また、上記実施形態においては、装置内にそれぞれが異なる内容の基板検査を行う4つの検査部を設けていたが、検査部は必要な検査内容に応じて1つ以上設けるようにしておけば良い。また、検査部における検査内容についても上記実施形態に限定されるものでないことは勿論である。
【0091】
検査部が1つの場合であっても、フローレシピに記述された処理手順における任意の順序位置に検査部への基板搬送を組み込み、フローレシピに従って基板を順次搬送するようにCPU41が搬送ロボットTRを制御すれば、基板に対する検査を自由度の高いものとすることができる。
【0092】
また、上記実施形態においては、1組の複数の基板について同一の処理手順に従って基板を順次搬送する場合に、1組の複数の基板のそれぞれについて4つの検査のうちの1つを順次行うようにしていたが、これに限定されるものではなく、1組の複数の基板の一部または全部のそれぞれを4つの検査部のうちから選択された1つの検査部に搬送することにより、4つの検査部のそれぞれには少なくとも1組の複数の基板のうちの1枚が搬送されるようにしておいても良い。このようにすれば、若干の検査工程の追加だけで全ての検査を行うことができ、適度に良好なスループットと必要十分な検査とを両立することができる。
【0093】
また、上記実施形態においては、4つの検査部を積層して平面的には1箇所に配置していたが、4つの検査部の配置形態はこれに限定されるものではなく、装置内の任意の位置に設けることが可能であり、さらに4つの検査部を積層するのではなくそれぞれを別個の位置に設けるようにしても良い。但し、スループットの低下を抑制するべく、各検査部のそれぞれを搬送経路の途中であって、その検査内容に応じた位置に配置しておくのが好ましい。
【0094】
また、上記実施形態においては、基板ごとに検査部への基板搬送を組み込んだ処理手順を記述したフローレシピを操作パネル51から設定していたが、所定枚数の1組の基板ごと、例えばインデクサIDに載置されるキャリアごとに検査部への基板搬送を組み込んだ処理手順を記述したフローレシピを設定するようにしても良い。この場合、あるキャリアについて例えば表3のフローレシピを設定したとすると、そのキャリアに収納されている全ての基板について表3のフローレシピに従って基板を順次搬送するように、CPU41が搬送ロボットTRを制御する。
【0095】
また、フローレシピに記述された処理手順における任意の順序位置に4つの検査部への基板搬送を操作パネル51から個別に組み込むことができるものであるため、2つ以上の検査内容を組み込んだフローレシピを設定するようにしても良い。例えば、表1に示したフローレシピのステップ5とステップ6との間に新たなステップ6として膜厚測定器32への基板搬送を組み込むとともに、ステップ11とステップ12との間に線幅測定器33への基板搬送を組み込むと、次の表5に示すようなフローレシピを設定することができる。
【0096】
【表5】
Figure 0004004248
【0097】
表5のフローレシピに従って基板を順次搬送するように、CPU41が搬送ロボットTRを制御することにより、レジストの膜厚測定およびパターンの線幅測定を実行することができる。
【0098】
また、上記実施形態においては、検査部への基板搬送を組み込んだフローレシピの設定を操作パネル51から行うようにしていたが、これに限定されるものではなく、基板処理装置の外部、例えばホストコンピュータから検査部への基板搬送を組み込んだフローレシピの設定を行い、それを通信部46を介して送信し、制御部40の磁気ディスク45に記憶するようにしても良い。
【0099】
さらに、上記実施形態においては、基板処理装置を基板にレジスト塗布処理および現像処理を行う装置とし、検査ユニット30の機能はいわゆるフォトリソグラフィに関連する検査を行う形態としていたが、本発明にかかる技術はこれに限定されるものではない。例えば、検査部としてはアミンまたはアンモニア濃度を測定する検査機能を備えたものを採用するようにしても良い。また、基板に付着したパーティクル等を除去する基板処理装置(いわゆるスピンスクラバ等)にパーティクル検査を行う検査部を配置するようにしても良い。また、基板にSOD(Spin-on-Dielectronics)を塗布して層間絶縁膜を形成する装置に、その層間絶縁膜の焼成状態を検査する検査部を配置するようにしても良い。さらに、他の基板処理装置にて処理された基板を搬入して、その検査を行った後に検査結果を処理条件にフィードフォワードするような基板処理装置に検査部を配置するようにしても良い。いずれの場合であっても、基板処理装置内に基板検査を行う検査部が設けられているため、検査のために逐一基板を装置外に搬送することなく適宜必要な基板検査を行うことができる。その結果、スループットの低下を抑制しつつも適切な基板の検査を行うことができる。また、フローレシピに記述された処理手順における任意の順序位置に検査部への基板搬送を組み込むことにより、基板に対する検査を自由度の高いものとすることができる。
【0100】
【発明の効果】
以上、説明したように、請求項1の発明によれば、基板処理装置内にそれぞれが異なる内容の基板検査を行う複数の検査部を備えているため、必要に応じて適宜に装置内にて基板の検査を行うことができ、スループットの低下を抑制しつつも適切な基板の検査を行うことができる。また、搬送部が1組の複数の基板を同一の処理手順に従って順次搬送することにより当該1組の複数の基板には同一の処理が行われ、搬送部がそれら1組の複数の基板の一部または全部のそれぞれを複数の検査部のうちから選択された1つの検査部に搬送して、複数の検査部のそれぞれには1組の複数の基板のうちの少なくとも1枚が搬送されるため、各基板については検査のための1工程を追加するだけで、1組の複数の基板全体については複数の検査の全てを順次に行うことができ、その結果、適度に良好なスループットと必要十分な検査とを両立することができる。
【0103】
また、請求項の発明によれば、処理手順に従った搬送経路が形成され、複数の検査部のそれぞれは、当該搬送経路の途中であって、その検査内容に応じた位置に配置されるため、基板の検査を行うために搬送経路を変更する必要がなく、スループットの低下を抑制することができる。
【0104】
また、請求項の発明によれば、複数の検査部による検査結果に基づいて、複数の処理部のいずれかにおける処理条件を変更しているため、基板処理内容が安定する状態に装置を維持することができる。
【0105】
また、請求項の発明によれば、基板処理装置が基板に対してレジスト塗布処理および現像処理を行い、複数の検査部は、レジストの膜厚測定部、パターンの線幅測定部、パターンの重ね合わせ測定部およびマクロ欠陥検査部のうちの少なくとも2つを含むため、必要に応じて適宜に装置内にて膜厚測定等の基板検査を行うことができ、スループットの低下を抑制しつつも適切な基板の検査を行うことができる。
【0106】
また、請求項5の発明によれば、1組の複数の基板の一部または全部のそれぞれに対して複数の基板検査のうちから選択された1つの検査を行い、複数の検査のそれぞれは1組の複数の基板のうちの少なくとも1枚に対して行われるため、各基板については検査のための1工程を追加するだけで、1組の複数の基板全体については複数の検査の全てを順次に行うことができ、その結果、スループットの低下を抑制しつつも適切な基板の検査を行うことができる。
【図面の簡単な説明】
【図1】本発明に係る基板処理装置の配置構成を示す平面図である。
【図2】図1の基板処理装置をV−V線から見た縦断面図である。
【図3】図1の基板処理装置の検査ユニットを示す斜視図である。
【図4】図1の基板処理装置の制御機構を説明するための機能ブロック図である。
【図5】図1の基板処理装置における処理手順の一例を示す図である。
【図6】図1の基板処理装置における検査工程を考慮した処理手順の一例を示す図である。
【図7】本発明に係る基板処理装置の配置構成の他の例を示す平面図である。
【図8】本発明に係る基板処理装置の配置構成の他の例を示す平面図である。
【符号の説明】
10 塗布処理ユニット
20 現像処理ユニット
30 検査ユニット
32 膜厚測定器
33 線幅測定器
34 重ね合わせ測定器
35 マクロ欠陥検査器
40 制御部
41 CPU
45 磁気ディスク
46 通信部
80,90 検査部
51 操作パネル
SC 塗布処理部
SD 現像処理部
TR 搬送ロボット

Claims (5)

  1. 複数の処理部間にて所定の処理手順に従って搬送部が基板を順次搬送することにより基板に処理を行う基板処理装置であって、
    前記基板処理装置内にそれぞれが異なる内容の基板検査を行う複数の検査部を備え、
    前記搬送部が1組の複数の基板を同一の処理手順に従って順次搬送することにより当該1組の複数の基板には同一の処理が行われ、
    記搬送部が前記1組の複数の基板の一部または全部のそれぞれを前記複数の検査部のうちから選択された1つの検査部に搬送して、前記複数の検査部のそれぞれには前記1組の複数の基板のうちの少なくとも1枚が搬送されることを特徴とする基板処理装置。
  2. 請求項1記載の基板処理装置において、
    前記処理手順に従った搬送経路が形成され、
    前記複数の検査部のそれぞれは、前記搬送経路の途中であって、その検査内容に応じた位置に配置されることを特徴とする基板処理装置。
  3. 請求項1または請求項2記載の基板処理装置において、
    前記複数の検査部による検査結果に基づいて、前記複数の処理部のいずれかにおける処理条件を変更することを特徴とする基板処理装置。
  4. 請求項1から請求項3のいずれかに記載の基板処理装置において、
    前記基板処理装置は、基板に対してレジスト塗布処理および現像処理を行い、
    前記複数の検査部は、レジストの膜厚測定部、パターンの線幅測定部、パターンの重ね合わせ測定部およびマクロ欠陥検査部のうちの少なくとも2つを含むことを特徴とする基板処理装置。
  5. 1組の複数の基板を同一の処理手順に従って複数の処理部間で搬送することにより基板処理を行いつつ、当該1組の複数の基板に異なる内容の複数の基板検査を行う基板検査方法であって、
    前記1組の複数の基板の一部または全部のそれぞれに対して前記複数の基板検査のうちから選択された1つの検査を行い、前記複数の検査のそれぞれは前記1組の複数の基板のうちの少なくとも1枚に対して行われることを特徴とする基板検査方法。
JP2001209088A 2000-09-01 2001-07-10 基板処理装置および基板検査方法 Expired - Fee Related JP4004248B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001209088A JP4004248B2 (ja) 2000-09-01 2001-07-10 基板処理装置および基板検査方法
US09/942,153 US6790287B2 (en) 2000-09-01 2001-08-29 Substrate processing apparatus, substrate inspection method and substrate processing system
EP01121029.1A EP1184895B1 (en) 2000-09-01 2001-08-31 Substrate processing apparatus and substrate inspection method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-265318 2000-09-01
JP2000265318 2000-09-01
JP2001209088A JP4004248B2 (ja) 2000-09-01 2001-07-10 基板処理装置および基板検査方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006207326A Division JP4142702B2 (ja) 2000-09-01 2006-07-31 基板処理装置および基板処理システム

Publications (2)

Publication Number Publication Date
JP2002151403A JP2002151403A (ja) 2002-05-24
JP4004248B2 true JP4004248B2 (ja) 2007-11-07

Family

ID=26599070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001209088A Expired - Fee Related JP4004248B2 (ja) 2000-09-01 2001-07-10 基板処理装置および基板検査方法

Country Status (3)

Country Link
US (1) US6790287B2 (ja)
EP (1) EP1184895B1 (ja)
JP (1) JP4004248B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6790286B2 (en) * 2001-01-18 2004-09-14 Dainippon Screen Mfg. Co. Ltd. Substrate processing apparatus
US20030029479A1 (en) * 2001-08-08 2003-02-13 Dainippon Screen Mfg. Co, Ltd. Substrate cleaning apparatus and method
JP4408606B2 (ja) * 2002-06-11 2010-02-03 大日本スクリーン製造株式会社 基板処理装置
WO2004046416A1 (en) * 2002-11-15 2004-06-03 Unaxis Balzers Ag Apparatus for vacuum treating two dimensionally extended substrates and method for manufacturing such substrates
JP4170864B2 (ja) * 2003-02-03 2008-10-22 大日本スクリーン製造株式会社 基板処理装置および基板処理装置における基板搬送方法および基板処理方法
JP4529365B2 (ja) * 2003-03-26 2010-08-25 株式会社ニコン 基板検査システムおよび基板検査方法
JP4105617B2 (ja) 2003-09-19 2008-06-25 大日本スクリーン製造株式会社 基板処理装置
US7756597B2 (en) 2003-10-13 2010-07-13 Asml Netherlands B.V. Method of operating a lithographic processing machine, control system, lithographic apparatus, lithographic processing cell, and computer program
JP2005286102A (ja) * 2004-03-30 2005-10-13 Hitachi High-Technologies Corp 真空処理装置および真空処理方法
FR2872502B1 (fr) * 2004-07-05 2006-11-10 Ecole Norm Superieure Lyon Dispositif de microstructuration de surface
JP4393976B2 (ja) * 2004-12-06 2010-01-06 大日本スクリーン製造株式会社 基板処理装置
US7819079B2 (en) 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US7396412B2 (en) 2004-12-22 2008-07-08 Sokudo Co., Ltd. Coat/develop module with shared dispense
US7699021B2 (en) 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US7798764B2 (en) 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
US7651306B2 (en) 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
JP4444154B2 (ja) * 2005-05-02 2010-03-31 大日本スクリーン製造株式会社 基板処理装置
US7694688B2 (en) 2007-01-05 2010-04-13 Applied Materials, Inc. Wet clean system design
US7950407B2 (en) 2007-02-07 2011-05-31 Applied Materials, Inc. Apparatus for rapid filling of a processing volume
JP2008300777A (ja) * 2007-06-04 2008-12-11 Tokyo Electron Ltd 基板の処理方法、基板の処理装置及びコンピュータ読み取り可能な記憶媒体
JP6085079B2 (ja) * 2011-03-28 2017-02-22 東京エレクトロン株式会社 パターン形成方法、処理容器内の部材の温度制御方法、及び基板処理システム
EP2812344A4 (en) 2012-02-07 2015-10-28 Vibrant Holdings Llc SUBSTRATE, PEPTIDARRAYS AND METHOD
US10006909B2 (en) 2012-09-28 2018-06-26 Vibrant Holdings, Llc Methods, systems, and arrays for biomolecular analysis
CA3088591C (en) * 2012-09-28 2023-01-03 Vibrant Holdings, Llc Inverted pillar plates for assaying microarrays and methods of using same.
JP6942555B2 (ja) * 2017-08-03 2021-09-29 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765763A (en) * 1969-07-29 1973-10-16 Texas Instruments Inc Automatic slice processing
US4185585A (en) * 1977-04-25 1980-01-29 Rca Corporation Apparatus for simultaneously processing a plurality of substrates
US5310410A (en) * 1990-04-06 1994-05-10 Sputtered Films, Inc. Method for processing semi-conductor wafers in a multiple vacuum and non-vacuum chamber apparatus
US5256204A (en) * 1991-12-13 1993-10-26 United Microelectronics Corporation Single semiconductor water transfer method and manufacturing system
US5766360A (en) * 1992-03-27 1998-06-16 Kabushiki Kaisha Toshiba Substrate processing apparatus and substrate processing method
US5417537A (en) * 1993-05-07 1995-05-23 Miller; Kenneth C. Wafer transport device
TW295677B (ja) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
US5855681A (en) * 1996-11-18 1999-01-05 Applied Materials, Inc. Ultra high throughput wafer vacuum processing system
TW385488B (en) * 1997-08-15 2000-03-21 Tokyo Electron Ltd substrate processing device
US6235634B1 (en) * 1997-10-08 2001-05-22 Applied Komatsu Technology, Inc. Modular substrate processing system
US6208751B1 (en) * 1998-03-24 2001-03-27 Applied Materials, Inc. Cluster tool
US6143126A (en) * 1998-05-12 2000-11-07 Semitool, Inc. Process and manufacturing tool architecture for use in the manufacture of one or more metallization levels on an integrated circuit
US6281962B1 (en) * 1998-12-17 2001-08-28 Tokyo Electron Limited Processing apparatus for coating substrate with resist and developing exposed resist including inspection equipment for inspecting substrate and processing method thereof
JP3455458B2 (ja) * 1999-02-01 2003-10-14 東京エレクトロン株式会社 塗布、現像装置及び塗布現像処理における基板再生システム
SG94851A1 (en) * 2000-07-12 2003-03-18 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method

Also Published As

Publication number Publication date
EP1184895A2 (en) 2002-03-06
JP2002151403A (ja) 2002-05-24
EP1184895B1 (en) 2013-12-18
US6790287B2 (en) 2004-09-14
EP1184895A3 (en) 2006-01-25
US20020189758A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
JP4004248B2 (ja) 基板処理装置および基板検査方法
JP2003209154A (ja) 基板処理装置および基板処理方法
JP4298238B2 (ja) 基板処理装置および基板処理システム
JP4142702B2 (ja) 基板処理装置および基板処理システム
JP4357861B2 (ja) 基板処理装置
JP4388563B2 (ja) 基板の処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
JP4105617B2 (ja) 基板処理装置
JP4129215B2 (ja) 基板処理装置
JP5183861B2 (ja) 小ロットサイズ基板キャリアを使用する方法および半導体デバイス製造施設
JP2001015578A (ja) 基板処理装置
WO2005057633A1 (ja) 基板処理装置の制御方法及び基板処理装置
JP2005123249A (ja) 基板処理装置およびその方法
JP4001469B2 (ja) 基板処理装置および基板処理方法
JP2006332558A (ja) 基板の処理システム
JP4202220B2 (ja) 検査装置、基板処理装置および基板処理方法
JPH11186358A (ja) 基板処理装置及び基板処理システム
JP3878441B2 (ja) 基板処理装置
JP3761081B2 (ja) 基板処理装置
JP3612265B2 (ja) 塗布、現像装置
JP2003037043A (ja) 基板処理装置および基板処理システム
JP4027334B2 (ja) 基板処理装置
US20050220985A1 (en) Substrate processing apparatus and substrate processing method
JP2011077549A (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
JP3725069B2 (ja) 基板処理システム
JP2003100598A (ja) 基板処理装置制御システムおよび基板処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060807

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees