JP3902667B2 - 複数のビデオ及びグラフィック源の低速pll手法を用いたディスプレイへの同期 - Google Patents
複数のビデオ及びグラフィック源の低速pll手法を用いたディスプレイへの同期 Download PDFInfo
- Publication number
- JP3902667B2 JP3902667B2 JP52939898A JP52939898A JP3902667B2 JP 3902667 B2 JP3902667 B2 JP 3902667B2 JP 52939898 A JP52939898 A JP 52939898A JP 52939898 A JP52939898 A JP 52939898A JP 3902667 B2 JP3902667 B2 JP 3902667B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- display
- phase
- frequency
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Description
本発明は、特にテレビジョン又はコンピュータディスプレイのようなビデオディスプレイに対する代わりの情報源の同期に関するものである。表示装置は、種々のビデオフォーマットを表示することができると共に、複数のビデオ画像を同時に表示することができなければならない。低速で変化可能な周波数及び位相を持つフェーズロックループの利用が、異なる及び同時的なビデオ画像の表示装置に対する同期にとり効果的であることが示される。
背景技術
ビデオ情報源は、NTSC及びPAL等の通常のテレビジョン信号、ATV及びHDTV等の先進デジタルテレビジョン、コンピュータグラフィックス及び動画並びにその他のものを含む。これら情報源の各々は、毎秒当たり表示されるべきフレーム数等の異なる特性を有している。これらフォーマットの各々に適合するよう設計された表示装置は、当該ディスプレイを情報源信号に同期させるために典型的にはフェズロックループ等の何らかの手段を含んでいる。効果的なものとするため、この同期化は情報源信号の2つの面、即ち該信号の周波数及び位相、に取り組む必要がある。周波数は適切な表示レートを維持するために同期されねばならない。位相は、情報源画像と表示された画像との間の適切な一致を保証するために、即ち、例えば各情報源場面の頂部が表示装置の頂部に、又は全表示装置領域内の該当する表示領域の頂部に表示されるのを保証するために、同期されねばならない。
特定の規格に準拠する情報源からの2つの信号は同一の公称周波数を有するものと期待されるが、位相に関しては、これら信号はよく互いに非同期状態である得る。このように、ディスプレイが第1情報源に同期していても、該ディスプレイが必ずしも第2情報源に同期しているとは限らない。第2情報源のディスプレイへの同期は、典型的には、第2情報源を遅延又はバッファリングすることにより如何なる位相差も補償するようにして達成される。代わりの情報源間の非同期的位相の効果は、信号源が変更され、表示回路が新たな情報源にディスプレイを同期させようとする場合に明らかとなる。この再同期は、例えば、視聴者が通常のテレビジョン受像機のチャンネルを変える場合の信号の一時的損失、即ち画像の“跳び”の原因となる。殆どの視聴者はチャンネル切り替えの際のこの乱れには慣れてしまっているかもしれないが、この乱れは、より目立たないチャンネル切り替えにとっては特に難題である。例えば、ピクチャインピクチャ(PIP)を持つテレビジョンの視聴者が、PIPを主画像として表示するよう選択する場合を想定する。該視聴者にとって、これは単なる拡大であるが、実際は、これはチャンネルの切り替えと同様である。何故なら、PIPテレビジョンにおいてはディスプレイは主画像の情報源に同期されているからである。視聴者がPIP画像を主画像として選択すると、ディスプレイは、この新たな情報源信号に再同期されねばならず、それには、位相の急激な変化に起因する対応する信号の一時的損失、即ち画像の跳びが伴う。異なる規格に準拠する情報源からの2つの信号は、周波数及び位相の両方において相異すると予測される。表示装置は各々に適合しなければならず、且つ、両方が同時に視聴できるようにしなければならない。上記PIP法の場合、形成される副画像は、主画像に対して周波数及び位相の両方が同期されねばならない。典型的には、これはディスプレイに対して受信された副画像のレート及び位相を調整するためのメモリ、即ちバッファを設けることにより達成される。バッファには受信されたままに書き込まれ、該バッファ中の情報はディスプレイに同期させて取り出される。ディスプレイの周波数(読み出しクロック)が情報源周波数(書き込みクロック)よりも高い場合は、該バッファは書き込まれるよりも高速で読み出されるであろう。或る時点では、表示すべき新たなデータが無くなるであろう。典型的には、当該システムは以前の画像を再表示するように設計され、この結果、表示される動きに周期的な停滞が生じる。ディスプレイ周波数が情報源周波数よりも低い場合は、バッファは表示されるよりも高速で書き込まれるであろう。有限のバッファ容量を仮定すると、最終的に該バッファは満杯になる。典型的には、当該システムは表示用画像を周期的にスキップするように設計され、結果として、表示される動きに周期的な跳びが生じる。例えば、情報源周波数が70Hzであり、ディスプレイ周波数が60Hzであったとすると、当該システムは、情報源のレートとディスプレイのレートとを等しくするために7フレーム毎の表示をスキップする必要がある。このフレームの繰り返しのスキップ又は繰り返しは、通常、“ジャダ(judder)”と言われている。
上述したように、殆どのシステムは、ディスプレイ周波数及び位相を一次ビデオ画像の情報源の周波数及び位相に合致させるように設計されている。このようにして、該一次画像はディスプレイレートと一次画像のフレームレートとの間の差に起因するジャダから免れる。このように、一次信号の信号源が変更された場合は、ディスプレイは新たな信号源に再同期されねばならない。
信号源の変更に即座に適合することができるような表示装置が期待されるかもしれない。PIPテレビジョンの場合は、当該回路が変更された周波数又は位相に再同期する際に、目立つほどの期間にわたり信号が失われるのは許容することができない。このように、殆どのテレビジョン及び他のモニタは、典型的には米国特許第5473385号に述べられているような変更された信号に即座にロックすることができるフェーズロックループ(PLL)の使用により、変更された信号源に即座に再同期させる手段を使用している。従来は、高速PLLを使用しない場合は、テレビジョンのチャンネルの変更の結果、位相及び周波数の再同期が確立するまで“横揺れ(rolling)”及び“ちぎれ(tearing)”のような可視乱れが新たな画像に生じた。逆に、高速PLLを使用すると、当該回路の変更されたビデオ信号源に対する高速反応の自然な結果として、ビデオ画像の一時的な、しかし極めて目立つ、損失及び跳びが生じる。上記385特許に述べられているように“電源オン及びチャンネル切り替えの際の短い乱れは視聴者が予測しているので、罹る障害は問題がない”。
視聴者がはっきりとチャンネルを変更又はPIPを拡大しなくても、ビデオ画像の情報源の切り替えはますます普通になってきている。新たに適用されたATV(通常のTV及びHDTVを含む先進テレビジョン)規格の下では、サービスの提供者は、例えば、特定の視聴領域を特に目標とするコマーシャルを“繋ぎ合わせる(splice)”能力を持つであろう。このように、単一テレビジョンチャンネル上のビデオ画像の“情報源”は、実際は、各々が独自の周波数及び位相にある複数の情報源の合成であり得る。上記規格は“繋ぎ目無しの繋ぎ合わせ”規定を有してはいるが、劣る繋ぎ合わせは典型的にはチャンネルの変更に伴うような跳びを生じさせる結果となる。
更に問題となるのは、或る“ディスプレイ”は高速再同期を妨げる慣性素子を有していることである。或る投影式表示システムは、ヨーロッパ特許出願公開第EP 0710016-A2号に提示されているようなカラー復号処理と同期して回転するカラーホイール(color wheels)を組み込んでいる。白色光が該ホイールの一部に対し及び該部分を介して投射され、当該特定の時間に投影されるべき色に同期される。ビデオ源の変更は、新たなビデオ源への再同期を必要とする。この再同期の期間内に、新たなビデオ源を回転するホイールに即座に同期させるような手段が設けられていない限り、不適切な色が表示されてしまう。従来は、このことは一定の回転速度を維持し、一定の表示レートに関して上述したようにビデオ源をバッファリングすることにより達成されている。しかしながら、この一定の表示レートによる解決策は、ビデオ源のレートが異なる場合又は上記ATV合成信号が不適切に繋ぎ合わされている場合に、上述したような欠点を有する。上記ヨーロッパ016特許出願公開公報に述べられているように、この一定な表示レートは、ユーザにより選択可能であるか、又は一次ビデオ源のフォーマットについての知識から導出することができる。新たな表示レートの上記選択は、新たな画像源の選択に関して上述したような可視アーチファクトを生じさせる。
コンピュータディスプレイも複数の信号源との同期を必要とする。米国特許第5155595号に典型的に示されているように、PIPテレビジョンと同様に、コンピュータ画面上で或るビデオ画像を他のビデオ画像中に配置するのは普通である。米国特許第5155595号では、小さな画像の水平同期周波数を大きな画像のものに同期させるクロックを合成するためにフェーズロックループが使用されている。また、別のフェーズロックループ回路が垂直同期周波数を同期させるために使用されている。
大きい方の画像の情報源が周波数を変化させると、当該システムが同期を再確立するまで表示動作は一次停止する。垂直信号の同期が外れると、大きい方及び小さい方の画像の両垂直ライン制御を再初期化すべくリセット信号が実行され、これにより垂直方向の再同期が強制される。垂直同期信号より大幅に速い水平同期信号が同期を確立するために使用されるので、罹る同期は即座に達成され、画面が凍結される時間が最小化される。一旦水平同期が確立されると、垂直同期を再確立するのに要する時間を最小化するために、リセット信号が使用される。即ち、典型的なコンピュータディスプレイ上の画像の情報源の変更は、結果として、同期が再確立されるまでの一時的な画像の“凍結”を生じさせ、これには再同期状態までの画像の跳びが後続する。この現象はテキストやグラフィックスにとっては許容できるものであるが、完全動画ビデオ及びマルチメディア用途には許容できない場合が多い。
発明の開示
本発明の目的は、画像の情報源の変更に応答して、ビデオ画像の損失又は跳びを生じさせることなく、ビデオ画像を即座に表示させるような手段を提供することにある。低速で変化し得る周波数及び位相を伴うPLLの使用、及び適切なメモリ管理により、画像間の繋ぎ目のない遷移がなされるようになる。
緩やかに変化し得るPLLを使用することにより、ディスプレイ同期信号(以下、“ディスプレイシンク”という)の周波数及び位相は、他の情報源への移行後比較的一定に保持される。このようにして、一定なディスプレイ周波数の利点が実現される。PLLの動作を介して、ディスプレイの周波数及び位相を徐々に変化させるようにすることにより、PLLが一旦新たな周波数及び位相を達成すると、一定なディスプレイ周波数の欠点が除去される。
【図面の簡単な説明】
第1図は、従来のピクチャインピクチャ(PIP)表示システムを示す。
第2図は、本発明によるピクチャインピクチャ(PIP)表示システムを示す。
第3図は、本発明によるフェーズロックループを示す。
第4図は、本発明による多入力ビデオシステムを示す。
発明を実施するための最良の形態
第1図は、ピクチャインピクチャ(PIP)機能を備えるテレビジョンとして典型化されるような、2つの情報源からの画像の表示を可能にする表示システムを示している。第1図に示すように、典型的なPIPディスプレイ100は大きな画像100aを含み、この大きな画像内には小さな画像100bが現れる。他の例として、二重表示システムが、上記2つの画像を並べて又は何らかの他の複合態様で表示するようにしてもよい。本明細書による開示の目的で、これら画像のうちの第1図の大きい方の画像100aに対応する一方の画像を“一次”画像又は“PIPを含む”画像と称し、他方の画像を“二次”画像、“PIPに含まれる”画像、又は単に“PIP”画像と称する。第1図において、2つのチャンネル入力はIN−A161及びIN−B162であり、これら入力は、典型的なシステムにおいては、2つのテレビジョンチャンネルチューナ(図示略)から導出されたものである。これらの信号は、ビデオカメラ及びコンピュータ装置のような2つの独立したビデオ画像源から到来したものであってもよい。ユーザは、上記2つの入力のうちの何れが一次チャンネル入力であり、何れが二次であるかを選択する。例えばPIPディスプレイ上では、この選択が上記2つのチャンネルのうちの何れが他方に含まれるかを決定する。このようなシステムは、上記画像の各々の大きさ及び各位置を決定し及び制御する手段(図示略)も含んでいる。典型的なシステムは、これら画像をディスプレイ100内の各画像位置の大きさに適合させるべくダウンサンプルする手段(図示略)も含むことができる。
上記2つのチャンネル入力161、162はスイッチ110に対する入力であり、一次ビデオ信号171及び二次ビデオ信号172を形成する。どちらのチャンネル入力が一次ビデオ信号を形成し、どちらが二次ビデオ信号を形成するかについてのユーザの選択は、スイッチ110に対するA−B選択信号163により実行される。第1位置においては該スイッチはIN−A161を一次ビデオ信号171に導く一方、IN−B162を二次ビデオ信号172に導き、他の位置では該スイッチはIN−B162を一次ビデオ信号171に導く一方、IN−A161を二次ビデオ信号172に導く。前述したように、従来のPIPシステムは、ビデオディスプレイを一次として選択された入力チャンネルに同期させる。シンク制御ブロック120は、ビデオディスプレイ100に要する同期信号102を一次ビデオ信号171から導出する。同期信号102は、典型的には、水平、垂直及びカラー同期用の同期信号を有している。シンク制御ブロック120はメモリ同期信号166も導出し、該信号は、後述するように、二次ビデオ信号の表示を同期させるために使用される。
ミキサブロック150は複合ビデオ画像101を形成するが、この画像はビデオディスプレイ上に表示されるよう適切に配置された一次及び二次ビデオ信号の合成である。典型的には、ビデオディスプレイは当該画像の各ラインを、次から次ぎへと、又はインターレースされての何れかで順次表示するが、インターレースの場合は1つ置きのラインが上から下へと表示され、次いで他の1つ置きのラインが上から下へと表示される。メモリ制御部130、ミキサ150及びディスプレイ100は、後述するように、協調して動作する。ミキサ150は、当該画像の表示されるべき適切な部分を、上記ディスプレイが該部分を必要とする時に供給する。ミキサ150は、当該ビデオディスプレイがPIP画像により重ねられる一次画像100aの部分100bを表示すべき時点毎に一次ビデオ信号171をバッファされた二次ビデオ信号173により置き換える。
上記二次画像を領域100bに適切に提示するために、該二次画像は当該ディスプレイに同期されねばならない。この同期はバッファ140の使用により達成される。前述したように、一次入力と二次入力とが同一の周波数である場合は、当該ディスプレイに対する二次入力の位相同期が、二次ビデオ信号がミキサ150に供給される時点を調整することにより達成される。メモリコントローラ130がこの調整を実施する。該メモリコントローラは二次ビデオ信号172に同期された書き込み信号176を導出する。この信号の導出に際して、上記メモリコントローラ装置は当該二次画像の各フレームの開始等の画像関連パラメータも決定する。該メモリコントローラは、一次ビデオ信号171から導出されたメモリ同期信号166も供給される。このメモリ同期信号は、各ラインの開始のような一次ビデオ画像の表示に関係するパラメータを有している。上記メモリコントローラは読み出し信号177も導出し、該信号は一次ビデオ信号と同一の周波数であって、一次ビデオ画像の表示に対して適切な時点で発生するよう同期されている。即ち、例えば二次画像が現れるべき一次画像の最初のラインにおいて、読み出し信号171が導出されて該二次画像の最初のラインを供給する。このようにすることにより、二次ビデオ画像フレームの始めが、重ねられるPIP画像領域100bの頂部に現れる。
典型的には、二次画像100bは一次画像100aよりも大幅に小さい。そして、メモリコントローラ130は該二次画像を、より小さな表示用画像に間引きする手段も有している。これは、バッファ140に数の少ないラインを記憶するように書き込み信号176を制御することにより達成することができ、この場合、各ラインが元の二次画像ラインのサブサンプルとなる。他の例として、全二次画像がバッファ140に書き込まれるようにし、読み出し信号177が少ない数のラインをバッファ140から読み出すように制御されるようにしてもよい。この場合、各ラインはバッファされた二次画像ラインのサブサンプルとなる。二次画像をPIP表示用に同期させ及び間引きする他の手段は、従来からよく確立されており知られている。
メモリコントローラ130は、前記一次チャンネル入力と二次チャンネル入力との間の周波数の差を補償する手段も有している。二次ビデオ信号172が一次ビデオ信号171よりも速いフレームレートを有している場合は、二次ビデオ信号172は、対応するバッファされた二次画像信号173が読み出されるよりも高速でバッファ140に書き込まれる。メモリコントローラ130は読み出し信号177を、バッファ140が満杯になる毎に1フレームだけ先にスキップするように適切に調節する。同様に、二次ビデオ信号172が一次ビデオ信号171より遅いフレームレートを有している場合は、バッファ140は書き込まれるよりも速く読み出される。この場合、該バッファが空に近づくと、メモリコントローラ130は読み出し信号を1フレームだけ後ろにスキップするように調整し、かくして以前に読み出されたフレームが再び読み出される。前述したように、このフレームのスキップ及び繰り返しはPIP画像中に可視妨害効果“ジャダ”を生じさせる。
ここで、チャンネル選択の変更を考えてみる。ユーザが一次信号と二次信号の選択をスイッチ110を介して変更したとすると、以前の二次ビデオ信号は一次ビデオ信号となり、或いはその逆となる。この場合、シンク制御部120は一次ビデオ信号171として新たな入力を有することになり、この新たなビデオ信号171に同期した同期信号102及び166を発生する。シンク制御部120が、上記新たな一次ビデオ信号171と同期のこれら同期信号を発生するまでは、一次及び二次ビデオ画像は前記ディスプレイとは非同期状態となる。ビデオディスプレイ上に認識可能な画像が生成されるまでの遅れを最小化するため、従来のPIP表示システムはシンク制御部120内で非常に高速な同期手段、典型的には非常に高速な応答時間を持つフェーズロックループ(PLL)、を使用している。この高速な応答はディスプレイ周波数及び位相の急激な変化を生じさせ、画像の視覚上妨害的な跳びを生じさせる。従来のPIP表示システムにおいては、メモリ制御部130も、典型的にはリセット信号等の使用による、バッファされた二次信号を即座に同期させる手段を含んでいる。
このように、従来のPIP表示システムは、ユーザが二次PIPチャンネルというよりはむしろ一次チャンネルとして現れるチャンネルの選択を入れ替える度に、視覚的に妨害された画像を発生することが判る。また、表示される二次画像も、ユーザが一次チャンネル入力を変更する毎に視覚的に妨害されることに注意されたい。上記の可視妨害効果を防止するために、従来のテレビジョンシステムは一次入力の変更の間の遷移中に全画像をブランクする。即ち、画面は暗くなり、次いで、ディスプレイが新しい一次チャンネルに同期すると明るくなる。好ましくは、もしユーザが一次チャンネルは変更しているが二次PIPチャンネルは変更しなかった場合は、PIP画像を含む画面の部分100bは当該ディスプレイに同期された状態で明るいままに残すべきである。このような好ましい動作的特徴は第1図に示した従来のPIP表示システムでは可能ではない。何故なら、上記シンク制御部がディスプレイ周波数及び位相の急激な変化をもたらすからである。
第2図は本発明によるPIPディスプレイを示している。第2における各部のうち第1図のものと同様のものには同一の符号を付してある。第1図とは対照的に、本発明によれば、第2図の各入力チャンネルはメモリ制御部とバッファとを含んでいる。第1チャンネル入力IN−A161は対応するメモリ制御部130Aとバッファ140Aとを有し、他方のチャンネル入力IN−B162は対応するメモリ制御部130Bとバッファ140Bとを有している。両チャンネル入力161及び162はシンク制御部220にも供給されている。シンク制御部220はビデオディスプレイ100を同期させるためのディスプレイ同期信号102、及びメモリ同期信号266を供給する。シンク制御部220の動作は以下に説明するが、ここで重要な点は同期信号226が両メモリ制御部130A及び130Bに同時に供給されることである。メモリ同期信号226はディスプレイ同期信号102に同期されると共に、各表示フレームの開始等の適当な情報をメモリ制御部130A及び130Bの各々に伝達する。各メモリ制御部は、前述したように、各バッファの読み出し動作をディスプレイの動作に合致させるべく同期させるように動作する。読み出し信号RA177A及びRB177Bは、書き込み信号176A及び176Bに対して時間的に、各々、ずらされており、これによりディスプレイ同期信号102と前記チャンネル入力の各々との間の位相差を独立に補償する。メモリ制御部130A及び130Bは、ビデオディスプレイレートとチャンネル入力IN−A161及びIN−B162の各々のフレームレートとの間の各周波数差を補償するためにフレームをスキップし及び繰り返す手段を有している。読み出し信号RA177A及びRB117Bに応じて、バッファ140A及び140Bは適切なバッファされたビデオ画像信号173A及び173Bをミキサ150に供給するよう動作する。ここで、バッファされたビデオ信号173A及び173Bは共にメモり同期信号266に、従ってディスプレイ同期信号102に同期されていることに注意されたい。
第1図の従来のPIP表示システムとは対照的に、上記のバッファされたビデオ信号自体は何れも上記チャンネル入力の一方とは同期しておらず、従って一方のチャンネルの情報源の変更は、他方の表示には影響しない。即ち、PIPを含む画像の情報源の変更は該新情報源へのPIPに含まれる画像の再同期を必要とせず、かくして、PIPに含まれる画像はPIPを含む画像が変更される際に連続的に表示され得る。更に、遷移期間を通して同期信号266が一定の周波数及び位相を維持する場合は、PIPに含まれる画像とPIPを含む画像との間のチャンネルの入れ替えは再同期を必要としない。何故なら、両者とも上記の一定な周波数及び位相に同期されているからである。
しかしながら、第1図におけるのと同様に、上記同期信号と何れかの入力チャンネルとの間のフレームレートの差は、該入力チャンネルのメモリ制御部がフレームをスキップし又は繰り返さなければならないという結果になり、これが該入力チャンネルに対応する画像の可視妨害的なジャダを生じさせることになることに注意されたい。好ましくは、当該システムは少なくとも一方のチャンネル上のジャダを最小化するように設計すべきである。例えば、第1図においてはディスプレイは選択された一次チャンネルに同期されており、従って対応する一次画像はジャダを有さない。第2図において、同期信号266がIN−A161に同期しているとすると、ビデオディスプレイのIN−Aに対応する部分は、IN−AがPIPに含まれる画像であるかPIPを含む画像であるかに拘わらず、ジャダを有さない。
好ましくは、同期信号266はユーザにとって最も目立つ画像の情報源に同期されるべきである。典型的には、PIP表示システムにおいては、同期信号266は大きい方のPIPを含む画像に同期されるべきである。そのようにすることにより、異なるフレームレートに起因する如何なるジャダも小さい方のPIPに含まれる画像に限定されることになり、従ってユーザにとりあまり目立たなくなる。一方、複数情報源コンピュータディスプレイの場合は、同期信号266はユーザの注意の“焦点”を目下浴びている画像、典型的にはディスプレイ上の最も最近にアクセスされたウィンドウに同期されるべきである。他の例として、同期信号266は最大の活動性を持つチャンネルに同期されるべきである。何故なら、ジャダは動画上でのみ目立つからである。スキップされ又は繰り返されるフレームは、該フレームが前のフレーム及び後のフレームと同一であるならば、実質上目立つものではない。
同期信号266の上述した所望の特性を仮定すると、シンク制御部220の動作は逆説的である。ビデオジャダを最小化するためは、上記同期信号は、その時点でユーザの視覚的注意の焦点であると考えらる何れかの情報源の周波数に合致しなければならない。また、ビデオ跳びを最小化するには、上記同期信号は、特にユーザの注意の焦点が変化した場合に、一定の周波数を維持しなければならない。即ち、上記同期信号の周波数は一定であるべきであって、それでいて変化可能でなければならず、それでいて表示されるビデオ画像に知覚可能な変化を生じるように変化してはならない。本発明によれば、シンク制御部220の上記所望の動作を達成する好ましい実施例は、遅い応答時間を持つフェーズロックループである。
フェーズロックループは従来よく知られており、公称中心周波数、レンジ(又は帯域幅)、及び応答時間で特徴付けられる。応答時間は、当該PLLが公称中心周波数の上記特定のレンジ内にある周波数で入力信号にロックするに要する時間である。当該好ましい実施例においては、PLLへの入力はビデオ信号中に含まれる各新フレームの開始を識別する垂直同期信号である。実施化の容易性のため、該PLLの公称中心周波数はディスプレイフレームレートの公称中心周波数であり、該PLLのレンジはディスプレイフレームレートのレンジに等しい。コンピュータ画像は典型的には70Hzよりも高いレートで表示され、従来のNTSCテレビジョン信号は約60Hzのインターレースされたフィールドレートを有している。好ましい実施例では、70Hzなる中心周波数及び15HzなるレンジがNTSCテレビジョン画像を表示するよう設計されたコンピュータモニタ用に使用される。当該PLLの応答時間は臨界的ではないが、前述したように、同期源が変更された場合にビデオの跳びが現れるのを最小化するために数秒程度にすべきである。
第3図は本発明によるPLLの好ましい実施例のブロック図である。入力がない場合は、電圧制御型発振器VCO360は公称PLL中心周波数の大きな倍数Nである周波数でクロック信号361を発生する。このクロック信号361は、分割器370をよる同期信号102及び266の源でもある。倍数Nは当該PLLが調整することができる解像度を決定し、表示(102)同期機能用及びメモリ(266)同期機能用として必要とされる最も高い周波数を導出するに十分なだけ高く選定されるべきである。この好ましい実施例においては、所要の上限周波数は各フレームに含まれるピクセルの数に依存する。何故なら、メモリ同期信号266から導出されるメモリ読み出し信号177はバッファ140から各ピクセル値を抽出するために使用されるからである。この好ましい実施例においては、少なくとも2百万ピクセルの解像度を持つディスプレイ(1600x1200ピクセルのディスプレイの場合)を仮定すると、Nは少なくとも2百万でなければならない。カウンタ320はNまで計数するカウンタとして設計され、実施化を容易にするために、Nは上記所望最小値より大きな2のベキ数として選定することができる。VCO360の公称周波数は、前記公称PLL中心周波数のN倍であって、前記PLLレンジの少なくともN倍の可調整レンジを持つように設計されねばならない。
A−B選択信号163は、マルチプレクサ310を介して、2つの入力161及び162のうちのどちらかがディスプレイの同期に使用されるかを選択する。A−B選択信号163は、コントローラ(図示略)により前述した如くユーザによる選択に応答して、又はどちらの入力が使用するのに最も適しているかの評価に応答して発生させることができる。上記マルチプレクサは選択された入力から適切な同期信号を抽出する。即ち、この好ましい実施例では、該マルチプレクサは選択された信号の各フレームの開始に対応する信号を抽出する。このマルチプレクサの出力311は各フレームの開始時にカウンタ320を零にリセットするために使用される。該出力は、上記リセットの直前のカウンタ320の計数値321をラッチ330により保持するためにも使用される。Nまで計数するカウンタである場合、カウンタ320は、最後に零にリセットされてからクロック361の各N回の発生後に零に戻される。このように、上記VCOが入力フレームレートのN倍より僅かに速く動作している場合は、上記カウンタはリセット信号311の発生より前に零に戻り、小さな計数値がラッチ330に保持される。一方、上記VCOが入力フレームレートのN倍より僅かに速く動作している場合は、上記カウンタは未だ再循環せず、非常に大きな計数値がラッチ330に保持される。2の補数表記の場合は、N−1の計数値は負の1に等しく、N−1の計数値は負の2に等しく、等々である。このように、保持された計数値はPLLサイクルレートと入力フレームレートとの間の差の大きさ及び方向を示している。ローパスフィルタ340及びデジタル/アナログ変換器350が上記の保持された計数値331を調整信号351に変換し、次いで該信号が前記VCOの周波数を上記保持計数値とは反対方向に調整する。このように、ラッチ330における小さな計数値は結果としてVCO360の周波数を減少させ、大きな計数値(負の数)は結果として周波数を増加させる。上記VCOと選択された入力とが周波数及び位相の両方で同期している場合は、上記カウンタはリセット信号311の発生直前に零に再循環され、零がラッチ330に保持され、従ってVCOの周波数は影響を受けない。
ローパスフィルタ340及びD/A変換器350は、保持された計数値331に対し緩やかな応答で調整信号351を発生するように設計される。このような低速応答が必要とされるため、これらブロックの機能はコントローラ(図示略)内のソフトウェアにより実施される。
この本発明によるフェーズロックループの徐々に変化する同期信号を生成する動作は以下の通りである。前記ローパスフィルタ(LPF)は、出力341を、入力信号(保持された計数値331)の長期間特性に基づいて発生するよう設計されている。例えば、保持される計数値331が一貫して零又は零に近傍にあるような初期同期状態を考えてみる。入力チャンネルが変更され、保持計数値331が大きくなっても、該入力の長期間特性は零又は零の近傍であったので、LPFの出力信号341は小さいままである。小さいLPF出力に応答して、VCO360は非常に僅かだけ調整される。次のフレームの保持計数値331は、VCOの上記僅かな調整のため、大きさが僅かにしか小さくならない。2つの一貫した保持計数値331の発生のため、上記LPF出力信号は小さいままではあるが僅かに大きくなる。各フレームは僅かに大きくなるLPF出力341を発生させ、これは大きな保持計数値の過渡的というより長期間的な発生を表している。徐々にではあるが、上記VCOは保持計数値331を減少させるだけ十分に変化し、その結果、一定となり、かくしてLPF出力341が減少する。上記新たに選択されたチャンネルが選択されたままであると仮定すると、最終的には、各フレームにおける上記の非常に小さな変化の累積の結果、当該VCOは上記の選択された入力チャンネルに対し調整され同期されることになる。この間、ディスプレイ及びメモリ同期信号102及び266は、上記のVCO周波数の低速変化に追従する。メモリコントローラ130はメモリ同期信号266と同期して動作し、読み出し信号177を、緩やかに変化するディスプレイ同期信号102に同期させて画像を供給するように緩やかに調整する。メモリコントローラ130は、前述したようにして、当該再同期の期間中は所要に応じてフレームをスキップし又は繰り返すことによりバッファ140に対する読み出し及び書き込みのレートの差を適合させる。ここで、この過程の間を通して、全ての変化が緩やかに導入され、ディスプレイ周波数又は位相の急激な変化は発生しないことに注意されたい。
このように、シンク制御部220内での低速で変化するPLLの使用は、同期源が変更された場合にビデオ跳びを除去するために一定の周波数を維持すると共に一次チャンネル上でのジャダを緩やかに除去するために周波数を選択された情報源に対して低速で調整することにより、本発明の目的を達成する。この同期過程の間、ディスプレイ及びメモリは同期信号266に同期したままであり、該信号266は急激に変換するのが防止されるので、何れの画像もビデオ跳びを呈することがない。ディスプレイに同期されていない入力源は、該入力源の周波数がディスプレイの周波数でない場合は、ジャダを呈する。この入力が同期させる入力として選択されると、該入力は、徐々に減少するレートではあるが、前記VCO周波数が前述したように調整されるまでジャダを呈し続ける。そして、同期が達成されると、この選択された入力はジャダを呈さない。
更に、この発明がカラーホイール等の慣性素子を有する表示システムに好適であることに注意されたい。急激な変化が導入されないので、上記慣性素子は遷移期間を通して同期信号266に同期したままとなる。好ましい実施例では、上記シンク制御部の応答時間は、上記慣性素子の可視妨害効果を生じることなく加速又は減速する能力に調和したものとする。
本発明のここでの提示は、2つの入力信号源を持つPIPディスプレイについてのものであったが、本発明は単一入力又は複数入力を有する装置でも等しく効果があることは明らかである。単一入力システムにおいては、本発明の使用は、ユーザがチャンネルを切り換えた場合の視覚を妨害する画像の跳びを除去することになる。チャンネル入力に対する急激な変化がビデオディスプレイ同期信号への急激な変化をもたらすことがなく、新たなチャンネル入力が比較的一定な同期信号266に同期して表示される。この乱れのない表示特性は、異なるビデオ源が同一のチャンネルに繋ぎ合わされる場合にも明らかとなる。ビデオ源の変更は同期信号に急激な変化を導入することがなく、繋ぎ合わされた区画が繋ぎ目での可視的乱れを伴うことなく供給される。
多入力システムが第4図に示されている。入力チャンネル461ないし464は各々異なるフォーマットを有していてもよい。チャンネル信号中にフレームマーカを含む信号に対しては、対応するブロック461Aないし463A内に適切な同期信号371ないし373を抽出する手段が設けられる。通常のコンピュータ用RGB信号464は別個の垂直同期信号464Bを含み、該信号が同期信号374を形成する。シンク制御ブロック420には、ディスプレイ及びメモリ素子を同期させるために同期信号371ないし374のうちの1つを選択する適切な手段が設けられる。
図示のように、本発明と整合のとれた他の実施例を使用することができる。複合NTSC入力チャンネル463に対応するバッファ140Cは、両方を制御するメモリコントローラ130Cを伴う2つのバッファ140c1及び140c2を有するように示されている。この実施例は、PIP複合画像が当該多入力システム内の単一の入力源として効果的に扱われることを可能にする。即ち、ここで提示された思想は、画像内の画像の更に画像内の画像、等々、を生成するように、階層的に適用することができる。また、バッファ140とミキサ150との間にはビデオ復号及び処理ブロック445ないし448が示されている。このような構成は、ビデオ画像が同期目的のために例えば圧縮されたビデオのような最適化された形態で処理され記憶されるのを可能とし、次いで表示の目的で例えば伸張されたビデオのような詳細な形態で供給されるようにすることを可能にする。
第2図ないし第4図に示されたブロックは、それらの機能及び意図する効果を現すものである。当業者にとり明らかなように、同様の機能及び/又は効果は、本発明と整合性のある他のブロック及び構成によっても実現することができる。例えば、入力周波数の変化に緩やかに応答する装置は、たとえ物理的又は構造的形態ではフェーズロックループとして実現されていなくても、本発明の教示と合致するものである。例えば、フライホイールは比較的一定したレートで回転させるのに使用することができ、該フライホイールの慣性は本発明により所望される低速応答効果を提供する。同様に、1以上の入力周波数に応答して出力周波数を緩やかに調整するコンピュータプログラムも、使用される特定のアルゴリズムに関係なく、本発明に合致するものである。例示のPLLの前記ローパスフィルタ及びデジタル/アナログ変換器は単純な符号検出器として構成することができ、前記保持計数値が正の場合は或る値を生成し、該保持計数値が負の場合は他の値を生成するようにする。前記別個のバッファは、適切なメモリ管理及び制御を伴う単一のメモリブロックを有するようにしてもよい。前記シンク制御部はメモリ管理機能を有していてもよく、適切な読み出し及び書き込み制御を直接発生してもよい。前記読み出し機能及び書き込み機能は別個のコントローラにより制御されるようにしてもよい。また、前記シンク制御部、メモリ制御部、並びにビデオ処理及びミキシング部の機能を全て、単一のコントローラ機能内で実施化することもできる。
尚、上記記載は単に本発明の原理を示すものに過ぎない。従って、当業者であれば、本明細書に明示的に記載し又は示されていなくても、本発明の原理を実施化し、従って本発明の趣旨及び範囲内であるような他の構成を得ることができる。
Claims (12)
- 1以上のビデオ源をディスプレイに同期させる方法であって、
周波数及び位相を有するクロックを発生し、
前記ビデオ源の各々を1以上のメモリ装置を介してバッファリングし、
前記ビデオ源の1つを一次源として選択し、
前記クロックの周波数を前記一次源に従って調整し、
前記ディスプレイを前記クロックの周波数と該クロックの位相とに同期させ、
前記ビデオ源の各々を、前記クロックの周波数及び前記クロックの位相に従って前期メモリ装置から抽出する、
ような各過程を有している方法において、
前記クロックの周波数を調整する過程が、前記クロックの周波数及び前記クロックの位相のいずれにも識別可能な不連続が導入されないような態様で実行されることを特徴とする方法。 - 1以上のビデオ源をディスプレイに同期させる装置であって、
周波数及び位相を有するクロックを発生する手段と、
前記ビデオ源の各々を1以上のメモリ装置を介してバッファリングする手段と、
前記ビデオ源の1つを一次源として選択する手段と、
前記クロックの周波数を前記一次源に従って調整する手段と、
前記ディスプレイを前記クロックの周波数と該クロックの位相とに同期させる手段と、
前記ビデオ源の各々を、前記クロックの周波数及び前記クロックの位相に従って前期メモリ装置から抽出する手段と、
を有している装置において、
前記クロックの周波数を調整する手段が、前記クロックの周波数及び前記クロックの位相のいずれにも識別可能な不連続を生じさせないことを特徴とする装置。 - 請求項2に記載の装置において、前記クロックの周波数を調整する手段がフェーズロックループ装置を有していることを特徴とする装置。
- 請求項3に記載の装置において、前記フェーズロックループ装置が数秒程度の応答時間を有していることを特徴とする装置。
- 1以上のビデオ源をディスプレイに同期させる装置であって、前記ビデオ源の各々は対応するビデオ源フレームレートを有し、前記ディスプレイがビデオディスプレイレートとビデオディスプレイ位相とを有するような装置において、
前記ビデオ源の各々に対応するバッファと、
前記ビデオ源のうちの1つを一次信号として選択する手段と、該一次信号に従ってディスプレイ同期信号とメモリ同期信号とを発生する手段とを有し、前記ディスプレイ同期信号が前記ビデオディスプレイレートを制御するようなシンク制御部と、
前記バッファの各々に関連させられると共に、対応するビデオ源を対応するバッファに対応するビデオ源フレームレートに従って書き込む手段と、対応するバッファを前記メモリ同期信号に従って読み出すことによりバッファされたビデオ信号を形成する手段とを有するメモリ制御部と、
前記バッファされたビデオ信号の各々を組み合わせて、前記ビデオディスプレイレートに等しい複合フレームレートと前記ビデオディスプレイ位相に等しい複合ビデオ位相とを有する複合ビデオ信号を形成するミキサと、
を有するような装置において、
前記同期信号発生手段が、前記ビデオディスプレイレート、前記ビデオディスプレイ位相、前記複合ビデオレート及び前記複合ビデオ位相のいずれにも急激な変化を導入しないように前記一次信号に対して徐々に反応することを特徴とする装置。 - 請求項5に記載の装置において、前記同期信号発生手段がフェーズロックループを有しいることを特徴とする装置。
- 請求項6に記載の装置において、前記フェーズロックループが1秒より長い応答時間特性を有することを特徴とする装置。
- 請求項2に記載の装置において、前記ビデオ源の少なくとも1つが圧縮されたビデオ画像を含むことを特徴とする装置。
- 請求項5に記載の装置において、前記ビデオ源の少なくとも1つが一定でないビデオ源フレームレートを有していることを特徴とする装置。
- 請求項1に記載の方法において、前記ビデオ源を選択して前記一次源を形成する過程が、前記ビデオ源の各々の内容に依存することを特徴とする方法。
- 請求項2に記載の装置において、前記ビデオ源の1以上がビデオ画像の順次のフレームを有し、前記ビデオ源の1つを前記一次源として選択する手段が前記ビデオ画像の順次のフレームにおける変化を評価する手段を有していることを特徴とする装置。
- 請求項5に記載の装置において、前記ビデオ源の1以上が順次のビデオ画像を表す信号を有し、前記ビデオ源の1つを前記一次源として選択する手段が前記順次のビデオ画像における変化を評価する手段を有していることを特徴とする装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/843,807 US5914757A (en) | 1997-04-21 | 1997-04-21 | Synchronization of multiple video and graphic sources with a display using a slow PLL approach |
US08/843,807 | 1997-04-21 | ||
PCT/IB1998/000543 WO1998048570A2 (en) | 1997-04-21 | 1998-04-09 | Synchronization of multiple video and graphic sources with a display using a slow pll approach |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000513169A JP2000513169A (ja) | 2000-10-03 |
JP3902667B2 true JP3902667B2 (ja) | 2007-04-11 |
Family
ID=25291062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52939898A Expired - Fee Related JP3902667B2 (ja) | 1997-04-21 | 1998-04-09 | 複数のビデオ及びグラフィック源の低速pll手法を用いたディスプレイへの同期 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5914757A (ja) |
EP (1) | EP0913053B1 (ja) |
JP (1) | JP3902667B2 (ja) |
WO (1) | WO1998048570A2 (ja) |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7168084B1 (en) | 1992-12-09 | 2007-01-23 | Sedna Patent Services, Llc | Method and apparatus for targeting virtual objects |
US9286294B2 (en) | 1992-12-09 | 2016-03-15 | Comcast Ip Holdings I, Llc | Video and digital multimedia aggregator content suggestion engine |
KR100186409B1 (ko) * | 1996-04-23 | 1999-05-01 | 구자홍 | 피씨와 티브이 적응형 피아이피 영상신호 처리회로 |
JPH11196249A (ja) * | 1997-12-26 | 1999-07-21 | Funai Electric Co Ltd | 画像通信装置 |
US9924234B2 (en) | 1998-07-23 | 2018-03-20 | Comcast Ip Holdings I, Llc | Data structure and methods for providing an interactive program |
US6754905B2 (en) | 1998-07-23 | 2004-06-22 | Diva Systems Corporation | Data structure and methods for providing an interactive program guide |
JP4605902B2 (ja) * | 1998-07-23 | 2011-01-05 | コムキャスト アイピー ホールディングス アイ, エルエルシー | 双方向ユーザインターフェイス |
US7202915B2 (en) * | 1998-10-30 | 2007-04-10 | Sony Corporation | Systems, methods, and apparatus for simultaneous viewing of differing video program sources |
EP1159827B1 (de) * | 1999-03-04 | 2003-01-22 | Infineon Technologies AG | Ansteuerung eines Speichers für die Bild-in-Bild-Einblendung |
US7096487B1 (en) * | 1999-10-27 | 2006-08-22 | Sedna Patent Services, Llc | Apparatus and method for combining realtime and non-realtime encoded content |
US6904610B1 (en) | 1999-04-15 | 2005-06-07 | Sedna Patent Services, Llc | Server-centric customized interactive program guide in an interactive television environment |
US6754271B1 (en) | 1999-04-15 | 2004-06-22 | Diva Systems Corporation | Temporal slice persistence method and apparatus for delivery of interactive program guide |
US6606127B1 (en) | 1999-06-10 | 2003-08-12 | Enseo, Inc. | System and method for synchronizing, storing and accurately reproducing video signals |
KR100312710B1 (ko) * | 1999-07-15 | 2001-11-03 | 윤종용 | 디지탈 영상기기를 위한 클럭공급장치 |
ATE359669T1 (de) * | 1999-10-27 | 2007-05-15 | Sedna Patent Services Llc | Vielfache videoströme unter verwendung von slice- basierter kodierung |
JP4240785B2 (ja) * | 2000-08-31 | 2009-03-18 | キヤノン株式会社 | 受信装置、及び受信装置の制御方法 |
DE10046920C2 (de) * | 2000-09-21 | 2003-08-14 | Siemens Ag | Verfahren zum gesteuerten Einsynchronisieren auf ein nicht stabiles Taktsystem und hiermit korrespondierende Empfangseinheit |
US6925506B1 (en) * | 2000-09-29 | 2005-08-02 | Cypress Semiconductor Corp. | Architecture for implementing virtual multiqueue fifos |
US7346698B2 (en) * | 2000-12-20 | 2008-03-18 | G. W. Hannaway & Associates | Webcasting method and system for time-based synchronization of multiple, independent media streams |
KR100374646B1 (ko) * | 2001-03-10 | 2003-03-03 | 삼성전자주식회사 | 픽쳐 인 픽쳐 기능과 프레임 속도 변환을 동시에 수행하기위한 영상 처리 장치 및 방법 |
DE10123786A1 (de) * | 2001-05-16 | 2002-11-21 | Philips Corp Intellectual Pty | Anordnung zum zeitrichtigen Kombinieren zweier Datenströme |
US7908628B2 (en) | 2001-08-03 | 2011-03-15 | Comcast Ip Holdings I, Llc | Video and digital multimedia aggregator content coding and formatting |
US7793326B2 (en) | 2001-08-03 | 2010-09-07 | Comcast Ip Holdings I, Llc | Video and digital multimedia aggregator |
JP2003134414A (ja) * | 2001-10-22 | 2003-05-09 | Pioneer Electronic Corp | 映像処理装置及び映像処理方法並びに映像処理用プログラム |
DE10213262B4 (de) * | 2002-03-25 | 2005-11-10 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Regeln eines Sendezeitpunkts eines zeitkontinuierlichen Sendesignals |
EP1383317A1 (en) * | 2002-07-17 | 2004-01-21 | Thomson Licensing S.A. | Video apparatus |
US7972206B2 (en) * | 2002-11-20 | 2011-07-05 | Wms Gaming Inc. | Gaming machine and display device therefor |
DE10254405B3 (de) | 2002-11-21 | 2004-06-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Empfänger und Verfahren zum Betreiben eines Empfängers |
US7738496B1 (en) | 2002-12-31 | 2010-06-15 | Cypress Semiconductor Corporation | Device that provides the functionality of dual-ported memory using single-ported memory for multiple clock domains |
US20040212737A1 (en) * | 2003-04-22 | 2004-10-28 | Thp Technology Co., Ltd. | System simultaneously showing TV images and video camera images and its method |
JP4599351B2 (ja) * | 2003-06-02 | 2010-12-15 | ディズニー エンタープライゼス インコーポレイテッド | 民生用ビデオプレーヤー用のプログラムによるウィンドウ制御システム及び方法 |
US7934057B1 (en) | 2003-12-24 | 2011-04-26 | Cypress Semiconductor Corporation | Logic for implementing a dual clock domain read access with predictable timing for bi-directional inputs/outputs |
US20050231613A1 (en) * | 2004-04-16 | 2005-10-20 | Vincent Skurdal | Method for providing superimposed video capability on a digital photographic device |
GB2414883A (en) * | 2004-06-02 | 2005-12-07 | Seos Ltd | Apparatus for displaying images utilising liquid crystal shutter glasses |
TWI250801B (en) * | 2004-11-17 | 2006-03-01 | Realtek Semiconductor Corp | Method for generating a video clock and an associated target image frame |
JP2006174363A (ja) * | 2004-12-20 | 2006-06-29 | Nec Electronics Corp | フレームシンクロナイザ、光ディスク装置、情報記録/再生装置及び信号同期方法。 |
KR100622351B1 (ko) * | 2005-01-07 | 2006-09-19 | 삼성전자주식회사 | 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치 |
JP4270130B2 (ja) | 2005-01-11 | 2009-05-27 | カシオ計算機株式会社 | テレビ受信装置およびその制御プログラム |
KR100706625B1 (ko) * | 2005-01-18 | 2007-04-11 | 삼성전자주식회사 | 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치 |
US7990386B2 (en) * | 2005-03-24 | 2011-08-02 | Oracle America, Inc. | Method for correlating animation and video in a computer system |
US7511767B2 (en) * | 2005-03-29 | 2009-03-31 | Snell & Wilcox Limited | Video storage device, and method of controlling a video storage device and video mixer |
TWI308308B (en) * | 2005-08-12 | 2009-04-01 | Au Optronics Corp | Driving circuits and driving modules, display systems and electronic devices using the same |
US7609442B2 (en) * | 2005-10-13 | 2009-10-27 | Hewlett-Packard Development Company, L.P. | Synchronizing screen |
JP4788381B2 (ja) * | 2006-02-15 | 2011-10-05 | パナソニック株式会社 | 映像出力装置およびこれを備えるデジタルカメラ |
US7965771B2 (en) * | 2006-02-27 | 2011-06-21 | Cisco Technology, Inc. | Method and apparatus for immediate display of multicast IPTV over a bandwidth constrained network |
JP2007334071A (ja) * | 2006-06-16 | 2007-12-27 | Sony Corp | 映像信号処理装置および表示装置 |
US8031701B2 (en) | 2006-09-11 | 2011-10-04 | Cisco Technology, Inc. | Retransmission-based stream repair and stream join |
US7954414B2 (en) * | 2006-10-04 | 2011-06-07 | Surefire, Llc | Muzzle brake |
KR100885913B1 (ko) * | 2007-01-23 | 2009-02-26 | 삼성전자주식회사 | 티어링 효과를 감소시키는 방법 및 그에 따른 lcd 장치 |
US8769591B2 (en) * | 2007-02-12 | 2014-07-01 | Cisco Technology, Inc. | Fast channel change on a bandwidth constrained network |
US8145809B1 (en) | 2007-03-09 | 2012-03-27 | Cypress Semiconductor Corporation | Busy detection logic for asynchronous communication port |
TWI355199B (en) * | 2007-03-26 | 2011-12-21 | Realtek Semiconductor Corp | Display control device and method |
US20080253369A1 (en) | 2007-04-16 | 2008-10-16 | Cisco Technology, Inc. | Monitoring and correcting upstream packet loss |
US8576922B2 (en) | 2007-06-10 | 2013-11-05 | Apple Inc. | Capturing media in synchronized fashion |
DE102007045774B4 (de) * | 2007-09-25 | 2010-04-08 | Continental Automotive Gmbh | Verfahren und Vorrichtung zur Synchronisation einer Bildanzeige in einem Kraftfahrzeug |
US8787153B2 (en) * | 2008-02-10 | 2014-07-22 | Cisco Technology, Inc. | Forward error correction based data recovery with path diversity |
DE102008028160A1 (de) * | 2008-06-11 | 2009-12-17 | Institut für Arbeitsphysiologie an der Universität Dortmund | Verfahren und Vorrichtung zur Einblendung zusätzlicher graphischer Informationen in ursprüngliche Graphiksignale |
US8411738B2 (en) * | 2009-03-12 | 2013-04-02 | Samsung Electronics Co., Ltd. | System and method for identification of vertical scrolling regions in digital video |
EP2485475A1 (en) * | 2009-09-29 | 2012-08-08 | Sharp Kabushiki Kaisha | Image output device and image synthesizing method |
US8692937B2 (en) * | 2010-02-25 | 2014-04-08 | Silicon Image, Inc. | Video frame synchronization |
JP2012208342A (ja) * | 2011-03-30 | 2012-10-25 | Sony Corp | 信号処理回路と信号処理方法および表示装置 |
US8390743B2 (en) | 2011-03-31 | 2013-03-05 | Intersil Americas Inc. | System and methods for the synchronization and display of video input signals |
US9154813B2 (en) | 2011-06-09 | 2015-10-06 | Comcast Cable Communications, Llc | Multiple video content in a composite video stream |
KR101249279B1 (ko) * | 2012-07-03 | 2013-04-02 | 알서포트 주식회사 | 동영상 생성 방법 및 장치 |
JP5509284B2 (ja) * | 2012-09-14 | 2014-06-04 | 株式会社東芝 | マルチフォーマット出力装置、マルチフォーマット出力装置の制御方法 |
EP2713609B1 (en) * | 2012-09-28 | 2015-05-06 | Stockholms Universitet Holding AB | Dynamic delay handling in mobile live video production systems |
JP6448189B2 (ja) * | 2013-12-27 | 2019-01-09 | キヤノン株式会社 | 映像処理装置 |
WO2022147666A1 (zh) * | 2021-01-05 | 2022-07-14 | 京东方科技集团股份有限公司 | 图像传输装置及其控制方法、图像传输系统及显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4970596A (en) * | 1988-09-07 | 1990-11-13 | North American Philips Corp. | Pseudo line locked write clock for picture-in-picture video applications |
JPH03220872A (ja) * | 1990-01-26 | 1991-09-30 | Hitachi Ltd | 同期発生回路 |
US5155595A (en) * | 1991-01-31 | 1992-10-13 | Lsi Logic Corp. | Genlock frequency generator |
JPH05183833A (ja) | 1992-01-07 | 1993-07-23 | Sony Corp | 表示装置 |
EP0601647B1 (en) * | 1992-12-11 | 1997-04-09 | Koninklijke Philips Electronics N.V. | System for combining multiple-format multiple-source video signals |
US5418573A (en) * | 1993-07-22 | 1995-05-23 | Philips Electronics North America Corporation | Apparatus and method for producing periodic synchronization references forming a synchronization signal |
US5473385A (en) * | 1994-06-07 | 1995-12-05 | Tv/Com Technologies, Inc. | Clock correction in a video data decoder using video synchronization signals |
EP0710016A3 (en) * | 1994-10-31 | 1997-06-11 | Texas Instruments Inc | TV receivers for radio signals with different display formats |
-
1997
- 1997-04-21 US US08/843,807 patent/US5914757A/en not_active Expired - Lifetime
-
1998
- 1998-04-09 JP JP52939898A patent/JP3902667B2/ja not_active Expired - Fee Related
- 1998-04-09 WO PCT/IB1998/000543 patent/WO1998048570A2/en active Application Filing
- 1998-04-09 EP EP98910930A patent/EP0913053B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000513169A (ja) | 2000-10-03 |
WO1998048570A2 (en) | 1998-10-29 |
US5914757A (en) | 1999-06-22 |
EP0913053B1 (en) | 2011-06-15 |
EP0913053A2 (en) | 1999-05-06 |
WO1998048570A3 (en) | 1999-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3902667B2 (ja) | 複数のビデオ及びグラフィック源の低速pll手法を用いたディスプレイへの同期 | |
US7158186B2 (en) | Method and system for changing the frame rate to be optimal for the material being displayed while maintaining a stable image throughout | |
KR100195363B1 (ko) | 휘도 처리 시스템 | |
US4665438A (en) | Picture-in-picture color television receiver | |
EP0782333B1 (en) | Image display apparatus | |
JP3464924B2 (ja) | 同期制御回路 | |
JP2004508747A (ja) | 入力ビデオ信号と出力ビデオ信号を垂直にロックさせるための方法および装置 | |
US5982453A (en) | Reduction of visibility of spurious signals in video | |
JP4568469B2 (ja) | 2つの異なるビデオプログラムを同時に記録及び表示するための方法及び装置 | |
KR100191408B1 (ko) | 수직 리세트 발생 시스템 | |
JPH08214179A (ja) | インターレース形ビデオの垂直パン装置 | |
JPH10319932A (ja) | ディスプレイ装置 | |
US20020075256A1 (en) | Method and arrangement for synchronising on-screen display functions during analog signal reception | |
US5790113A (en) | Method and apparatus for loosely sychronizing closed free-running raster displays | |
KR20060001439A (ko) | 디지털 신호 동기화 장치 및 그의 신호 처리 방법 그리고이를 구비하는 비디오 감시 시스템 | |
JP2003289553A (ja) | 映像データ処理装置及び立体映像表示システム | |
KR100504497B1 (ko) | 디지털 티브이의 클럭 신호 발생 장치 | |
JP2844675B2 (ja) | テレビジョン受像機 | |
JP3138670B2 (ja) | 同期信号調整機能付き映像記憶再生装置 | |
KR100209849B1 (ko) | 와이드 스크린 텔레비젼용 수평 패닝 장치 | |
JP2708986B2 (ja) | 多画面表示装置 | |
JPH07140954A (ja) | 画像合成装置 | |
JPH0430789B2 (ja) | ||
KR20020078338A (ko) | 디지털티브이의화면동기장치및방법 | |
JPH0435475A (ja) | テレビジョン受像機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |