JPH08214179A - インターレース形ビデオの垂直パン装置 - Google Patents
インターレース形ビデオの垂直パン装置Info
- Publication number
- JPH08214179A JPH08214179A JP7285350A JP28535095A JPH08214179A JP H08214179 A JPH08214179 A JP H08214179A JP 7285350 A JP7285350 A JP 7285350A JP 28535095 A JP28535095 A JP 28535095A JP H08214179 A JPH08214179 A JP H08214179A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vertical
- horizontal
- frequency
- synchronizing frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Details Of Television Scanning (AREA)
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 本発明は、インターレース、ジッターの問題
なく、発散損が増加しない垂直パン装置の提供を目的と
する。 【解決手段】 本発明の垂直パン装置は、垂直及び水平
同期周波数を有する信号のソースと；逓倍水平同期周波
数を有する信号のソース；インターレース形フィールド
の動作モードを有するビデオディスプレイと；ディスプ
レイに結合され水平同期周波数信号に応答する水平表示
制御回路と；逓倍水平同期周波数信号と垂直同期周波数
信号とパン制御信号とに応答し、水平の半分のライン間
隔に時間的に対応する増分量が異なる複数の遅延の中の
何れか一つにより垂直同期周波数信号に対し位相が遅延
した第２の垂直同期周波数信号を出力するディジタル位
相遅延回路と；ディスプレイに結合され第２の垂直同期
周波数信号に応答する垂直表示制御回路とからなる。
なく、発散損が増加しない垂直パン装置の提供を目的と
する。 【解決手段】 本発明の垂直パン装置は、垂直及び水平
同期周波数を有する信号のソースと；逓倍水平同期周波
数を有する信号のソース；インターレース形フィールド
の動作モードを有するビデオディスプレイと；ディスプ
レイに結合され水平同期周波数信号に応答する水平表示
制御回路と；逓倍水平同期周波数信号と垂直同期周波数
信号とパン制御信号とに応答し、水平の半分のライン間
隔に時間的に対応する増分量が異なる複数の遅延の中の
何れか一つにより垂直同期周波数信号に対し位相が遅延
した第２の垂直同期周波数信号を出力するディジタル位
相遅延回路と；ディスプレイに結合され第２の垂直同期
周波数信号に応答する垂直表示制御回路とからなる。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受像
機において画像を垂直方向にパンさせる分野に係り、特
に、ワイド画面のテレビジョン受像機等において通常の
ソース媒体からの拡大された画像を垂直方向にパンさせ
る分野に関する。
機において画像を垂直方向にパンさせる分野に係り、特
に、ワイド画面のテレビジョン受像機等において通常の
ソース媒体からの拡大された画像を垂直方向にパンさせ
る分野に関する。
【０００２】
【従来の技術】以下、画像の境界、又は、画像の表示画
面の境界の横と縦の比をフォーマット表示比と称する。
画像を形成するイメージの横と縦の比はイメージアスペ
クト比と呼ぶ。フォーマット表示比の不一致によって生
じる画像内の像の歪みはイメージアスペクト比歪みと称
する。
面の境界の横と縦の比をフォーマット表示比と称する。
画像を形成するイメージの横と縦の比はイメージアスペ
クト比と呼ぶ。フォーマット表示比の不一致によって生
じる画像内の像の歪みはイメージアスペクト比歪みと称
する。
【０００３】例えば、４×３のフォーマット表示比を有
する従来のソース媒体は、映像信号の速度を上げない限
り、例えば、１６×９のフォーマット表示比を有するワ
イド画面のテレビジョン受像機に表示することができな
い。例えば、上記フォーマット表示比の場合、映像信号
は４／３倍で速度を上げることが必要である。これによ
って表示画面の１／４は空白になり、視聴者は幅の広い
テレビジョン受像機の特徴が活かされていない不所望の
動作条件であるとみなす。
する従来のソース媒体は、映像信号の速度を上げない限
り、例えば、１６×９のフォーマット表示比を有するワ
イド画面のテレビジョン受像機に表示することができな
い。例えば、上記フォーマット表示比の場合、映像信号
は４／３倍で速度を上げることが必要である。これによ
って表示画面の１／４は空白になり、視聴者は幅の広い
テレビジョン受像機の特徴が活かされていない不所望の
動作条件であるとみなす。
【０００４】映像信号の速度を上げる方法の他に、画像
を垂直方向に拡大する方法がある。画像の垂直方向の拡
大は、映像信号の垂直偏向長さ又は垂直補間を操作する
ことにより得られる。４×３のフォーマット表示比を有
する画像の垂直長さが、映像信号の速度を上げることな
く１６×９のフォーマット表示比を有するワイド画面の
ディスプレイ上で４／３倍に増加されるならば、表示の
際、画像にイメージアスペクト比歪みがなく、実際上、
映像の各イメージによって画成される画像は、寸法が拡
大される。その上、画面は画像で完全に埋め尽くされ
る。しかし、画像の中の１／４は失われる。画像が拡大
又はズームされる際に中央に置かれるならば、上部の１
／８と下部の１／８が切り取られ、即ち、失われる。画
像の上部の略１／８と下部の略１／８は情報内容のない
暗い帯をなすレターボックス形フォーマット中に画像が
ある場合、上記切り取りは問題ではない。
を垂直方向に拡大する方法がある。画像の垂直方向の拡
大は、映像信号の垂直偏向長さ又は垂直補間を操作する
ことにより得られる。４×３のフォーマット表示比を有
する画像の垂直長さが、映像信号の速度を上げることな
く１６×９のフォーマット表示比を有するワイド画面の
ディスプレイ上で４／３倍に増加されるならば、表示の
際、画像にイメージアスペクト比歪みがなく、実際上、
映像の各イメージによって画成される画像は、寸法が拡
大される。その上、画面は画像で完全に埋め尽くされ
る。しかし、画像の中の１／４は失われる。画像が拡大
又はズームされる際に中央に置かれるならば、上部の１
／８と下部の１／８が切り取られ、即ち、失われる。画
像の上部の略１／８と下部の略１／８は情報内容のない
暗い帯をなすレターボックス形フォーマット中に画像が
ある場合、上記切り取りは問題ではない。
【０００５】しかし、ソース画像がレターボックス形フ
ォーマットではない場合、画像内容の１／４が失われ
る。動きの中心が非常に巧みに切り取られる場合があ
る。このような状況下において、動きの中心に追従する
ため、必要に応じてズームされた画像を垂直方向にパン
させることが望ましい。垂直パン機能により、視聴者は
ズームされた画像の中のどの部分を表示し、どの部分を
切り取るかを選択し得るようになる。垂直パンは映像信
号と共に伝送されたパン制御信号に応じて行うことが可
能であり、この場合、例えば、適当なデコーダが受像機
に必要とされる。
ォーマットではない場合、画像内容の１／４が失われ
る。動きの中心が非常に巧みに切り取られる場合があ
る。このような状況下において、動きの中心に追従する
ため、必要に応じてズームされた画像を垂直方向にパン
させることが望ましい。垂直パン機能により、視聴者は
ズームされた画像の中のどの部分を表示し、どの部分を
切り取るかを選択し得るようになる。垂直パンは映像信
号と共に伝送されたパン制御信号に応じて行うことが可
能であり、この場合、例えば、適当なデコーダが受像機
に必要とされる。
【０００６】画像を垂直方向に位置決めする第１のアナ
ログ的手法は直流成分を垂直偏向電流に重ね合わせるこ
とである。この手法は直流結合された垂直偏向増幅器と
十分な出力電流レンジを必要とする。上記増幅器は発散
損が増加する欠点がある。第２のアナログ的手法は垂直
偏向ヨークと並列に結合された浮動直流電流源を使用す
る。上記電流源の出力電圧のダイナミックレンジはフラ
イバックパルスを補うのに十分な大きさが必要である。
ログ的手法は直流成分を垂直偏向電流に重ね合わせるこ
とである。この手法は直流結合された垂直偏向増幅器と
十分な出力電流レンジを必要とする。上記増幅器は発散
損が増加する欠点がある。第２のアナログ的手法は垂直
偏向ヨークと並列に結合された浮動直流電流源を使用す
る。上記電流源の出力電圧のダイナミックレンジはフラ
イバックパルスを補うのに十分な大きさが必要である。
【０００７】電流の重ね合わせを使用する全ての手法に
伴う重大な問題は、垂直Ｓ字補正及び左−右の補正が垂
直方向の移動の全レンジに亘って自動的に調節される必
要があることである。基本水平同期周波数ｆH のインタ
ーレース形フィールドで動作する水平偏向装置と共に使
用するため適合された第３のアナログ的手法は、アナロ
グパルス遅延法を用いて映像信号に対し垂直偏向を位相
偏移させる。そのための周知の回路の一つによれば、３
個のワンショットマルチバイブレータが直列接続され、
間隔Ｔ１、Ｔ２及びＴ３を夫々有する各パルスを供給す
る。垂直ドライブ出力パルスは第１のワンショットへの
入力である。最初の２個のワンショットは、Ｔ１＋Ｔ２
の全遅延時間を発生させる。第３のワンショットの出力
は間隔Ｔ３を有する遅延した垂直ドライブ出力パルスで
ある。移動制御入力信号は、最小値と最大値の間で第２
のワンショットの出力パルスである間隔Ｔ２を変えるた
め使用される。これにより、画像は下方向及び上方向夫
々に移動する。かかるアナログ回路には、不正確なイン
ターレース及びジッターを誘起する重大な問題がある。
伴う重大な問題は、垂直Ｓ字補正及び左−右の補正が垂
直方向の移動の全レンジに亘って自動的に調節される必
要があることである。基本水平同期周波数ｆH のインタ
ーレース形フィールドで動作する水平偏向装置と共に使
用するため適合された第３のアナログ的手法は、アナロ
グパルス遅延法を用いて映像信号に対し垂直偏向を位相
偏移させる。そのための周知の回路の一つによれば、３
個のワンショットマルチバイブレータが直列接続され、
間隔Ｔ１、Ｔ２及びＴ３を夫々有する各パルスを供給す
る。垂直ドライブ出力パルスは第１のワンショットへの
入力である。最初の２個のワンショットは、Ｔ１＋Ｔ２
の全遅延時間を発生させる。第３のワンショットの出力
は間隔Ｔ３を有する遅延した垂直ドライブ出力パルスで
ある。移動制御入力信号は、最小値と最大値の間で第２
のワンショットの出力パルスである間隔Ｔ２を変えるた
め使用される。これにより、画像は下方向及び上方向夫
々に移動する。かかるアナログ回路には、不正確なイン
ターレース及びジッターを誘起する重大な問題がある。
【０００８】ディジタル的な手法を利用する垂直パン回
路は、２ｆH 、即ち、基本水平同期周波数ｆH の２倍の
ノンインターレース形フィールドで動作する水平偏向装
置と共に使用するため開発されている。第１のディジタ
ル的手法において、パン制御回路は、拡大された画像領
域の中のどの部分が表示され、どの部分が表示されない
かを制御するため垂直同期成分に対し位相的に垂直ブラ
ンキング期間を調整する。この装置は適切に動作するた
め直流結合された垂直偏向装置を必要とする。直流結合
の結果として、垂直パンのない場合に垂直方向のズーム
を行うと画像の下部は切り取られる。通常、垂直ズーム
表示モードの開始点として必要であると考えられるよう
に画像を中心に位置決めするためには、垂直パンが必要
とされる。
路は、２ｆH 、即ち、基本水平同期周波数ｆH の２倍の
ノンインターレース形フィールドで動作する水平偏向装
置と共に使用するため開発されている。第１のディジタ
ル的手法において、パン制御回路は、拡大された画像領
域の中のどの部分が表示され、どの部分が表示されない
かを制御するため垂直同期成分に対し位相的に垂直ブラ
ンキング期間を調整する。この装置は適切に動作するた
め直流結合された垂直偏向装置を必要とする。直流結合
の結果として、垂直パンのない場合に垂直方向のズーム
を行うと画像の下部は切り取られる。通常、垂直ズーム
表示モードの開始点として必要であると考えられるよう
に画像を中心に位置決めするためには、垂直パンが必要
とされる。
【０００９】上記第１のディジタル的手法と共に使用し
得るＳ字補正の自動調整用回路は、垂直鋸波信号を垂直
偏向増幅器の入力側に結合するトランジスタペアにより
形成された差動増幅器を利用する。トランジスタペアの
非線形性により、垂直方向の線形性又はＳ字補正が得ら
れる。鋸波信号の振幅の調整は垂直長さ制御信号を調整
することにより行われる。垂直長さ制御信号は、振幅調
整により生じるＳ字補正の要求の変化を補償するため非
線形性を制御するトランジスタペアのエミッタに結合さ
れる。
得るＳ字補正の自動調整用回路は、垂直鋸波信号を垂直
偏向増幅器の入力側に結合するトランジスタペアにより
形成された差動増幅器を利用する。トランジスタペアの
非線形性により、垂直方向の線形性又はＳ字補正が得ら
れる。鋸波信号の振幅の調整は垂直長さ制御信号を調整
することにより行われる。垂直長さ制御信号は、振幅調
整により生じるＳ字補正の要求の変化を補償するため非
線形性を制御するトランジスタペアのエミッタに結合さ
れる。
【００１０】フレームベースの垂直パン装置と呼ばれる
第２のディジタル的手法によれば、パン制御回路は水平
ライン、又は、半分のラインを計数し、映像信号の垂直
同期成分に対し可変のパン遅延によって遅延された垂直
リセット信号を発生する。１フィールド当たりのライン
数がテープ速度と記録モードの関数として変わるビデオ
カセットレコーダの再生の停止モード中のように順次の
フィールドが異なる水平ライン数を有するとき、パン遅
延はパンされた映像信号のライン間のフリッカーを制御
するため相互に排他的な範囲で変化する。
第２のディジタル的手法によれば、パン制御回路は水平
ライン、又は、半分のラインを計数し、映像信号の垂直
同期成分に対し可変のパン遅延によって遅延された垂直
リセット信号を発生する。１フィールド当たりのライン
数がテープ速度と記録モードの関数として変わるビデオ
カセットレコーダの再生の停止モード中のように順次の
フィールドが異なる水平ライン数を有するとき、パン遅
延はパンされた映像信号のライン間のフリッカーを制御
するため相互に排他的な範囲で変化する。
【００１１】フィールドツウフィールド垂直パン装置と
呼ばれる第３のディジタル的手法は、標準のフィールド
長と、連続的な水平ラインのグループを連続的なフィー
ルドに分割する垂直同期成分とを有する映像信号に基づ
いている。パン制御回路は、順次の各フィールドの実際
の長さと標準の長さとの間の相違を測定する。垂直リセ
ット信号は、映像信号の垂直同期成分に対するパン遅延
によって遅延される。フィールドが標準的ではないフィ
ールド長を有するとき、パンされた映像信号のライン間
のフリッカーがあるならば、そのフリッカーを制御する
ため、パン遅延はフィールド長さの相違に対するフィー
ルドベースの応答によってフィールド上で調整すること
ができる。
呼ばれる第３のディジタル的手法は、標準のフィールド
長と、連続的な水平ラインのグループを連続的なフィー
ルドに分割する垂直同期成分とを有する映像信号に基づ
いている。パン制御回路は、順次の各フィールドの実際
の長さと標準の長さとの間の相違を測定する。垂直リセ
ット信号は、映像信号の垂直同期成分に対するパン遅延
によって遅延される。フィールドが標準的ではないフィ
ールド長を有するとき、パンされた映像信号のライン間
のフリッカーがあるならば、そのフリッカーを制御する
ため、パン遅延はフィールド長さの相違に対するフィー
ルドベースの応答によってフィールド上で調整すること
ができる。
【００１２】
【発明が解決しようとする課題】垂直パン回路に定めら
れた明らかな要求は、周波数ｆH で動作するテレビジョ
ン受像機と共に使用できること、インターレースの問題
を生じないこと、交流結合及び直流結合された両方の垂
直偏向装置と共に使用できること、発散損が増加しない
こと、垂直パン中にＳ字補正と左−右補正の連続的な再
調整を必要としないことである。
れた明らかな要求は、周波数ｆH で動作するテレビジョ
ン受像機と共に使用できること、インターレースの問題
を生じないこと、交流結合及び直流結合された両方の垂
直偏向装置と共に使用できること、発散損が増加しない
こと、垂直パン中にＳ字補正と左−右補正の連続的な再
調整を必要としないことである。
【００１３】
【課題を解決するための手段】従来技術において指摘さ
れた問題を解決する本発明の垂直パン装置は、垂直同期
周波数と、水平同期周波数と、水平同期周波数の逓倍周
波数とを有する各信号を供給する手段と；供給された水
平同期周波数信号に応答し、フィールドをインターレー
スさせてビデオ信号を表示するビデオディスプレイ用水
平表示制御回路と；供給された逓倍水平同期周波数信号
と、供給された垂直同期周波数信号と、パン制御信号と
に応答し、水平方向の半分のライン間隔に時間的に対応
する増分量が異なる複数の遅延の中の何れか一つにより
供給された垂直同期周波数信号に対し位相が遅延させら
れた第２の垂直同期周波数信号を発生するディジタル手
段と；第２の垂直同期周波数信号に応答するビデオディ
スプレイ用垂直表示制御回路とからなると考えられる。
れた問題を解決する本発明の垂直パン装置は、垂直同期
周波数と、水平同期周波数と、水平同期周波数の逓倍周
波数とを有する各信号を供給する手段と；供給された水
平同期周波数信号に応答し、フィールドをインターレー
スさせてビデオ信号を表示するビデオディスプレイ用水
平表示制御回路と；供給された逓倍水平同期周波数信号
と、供給された垂直同期周波数信号と、パン制御信号と
に応答し、水平方向の半分のライン間隔に時間的に対応
する増分量が異なる複数の遅延の中の何れか一つにより
供給された垂直同期周波数信号に対し位相が遅延させら
れた第２の垂直同期周波数信号を発生するディジタル手
段と；第２の垂直同期周波数信号に応答するビデオディ
スプレイ用垂直表示制御回路とからなると考えられる。
【００１４】上記第２の垂直同期信号を発生させる手段
は、逓倍水平同期周波数信号によりクロック制御され、
垂直周波数信号によって動作を可能にされ、第１のクロ
ック出力信号を発生する第１のディジタル計数手段と；
逓倍水平同期周波数信号によってクロック制御され、第
１の出力信号によってセットされ、第２のクロック出力
信号を発生する第２のディジタル計数手段と；垂直周波
数信号によってクロック制御され、第２の計数手段をプ
リセットするためパン制御信号に応答して変化する第３
のクロック出力信号を発生する第３のディジタル計数手
段と；第２のクロック出力信号に応答し、位相が遅延さ
せられた垂直周波数同期信号を発生するディジタル復号
手段とからなると考えられる。
は、逓倍水平同期周波数信号によりクロック制御され、
垂直周波数信号によって動作を可能にされ、第１のクロ
ック出力信号を発生する第１のディジタル計数手段と；
逓倍水平同期周波数信号によってクロック制御され、第
１の出力信号によってセットされ、第２のクロック出力
信号を発生する第２のディジタル計数手段と；垂直周波
数信号によってクロック制御され、第２の計数手段をプ
リセットするためパン制御信号に応答して変化する第３
のクロック出力信号を発生する第３のディジタル計数手
段と；第２のクロック出力信号に応答し、位相が遅延さ
せられた垂直周波数同期信号を発生するディジタル復号
手段とからなると考えられる。
【００１５】或いは、従来技術において指摘された問題
を解決する本発明の他の垂直パン装置は、垂直同期周波
数と、水平同期周波数と、該水平同期周波数の逓倍周波
数を有する各信号のソースと；入力ビデオ信号のフィー
ルドがインターレース形フォーマットで表示される動作
モードを有するビデオディスプレイと；ビデオディスプ
レイに結合され、供給された水平同期周波数信号に応答
する水平表示制御回路と；供給された逓倍水平同期周波
数信号と供給された垂直同期周波数信号とパン制御信号
とに応答し、水平方向の半分のライン間隔に時間的に対
応する増分量が異なる複数の遅延の中の何れか一つによ
り供給された垂直同期周波数信号に対し位相が遅延させ
られた第２の垂直同期周波数信号を出力として有するデ
ィジタル位相遅延回路と；ビデオディスプレイに結合さ
れ、第２の垂直同期周波数信号に応答する垂直表示制御
回路とからなると考えられる。
を解決する本発明の他の垂直パン装置は、垂直同期周波
数と、水平同期周波数と、該水平同期周波数の逓倍周波
数を有する各信号のソースと；入力ビデオ信号のフィー
ルドがインターレース形フォーマットで表示される動作
モードを有するビデオディスプレイと；ビデオディスプ
レイに結合され、供給された水平同期周波数信号に応答
する水平表示制御回路と；供給された逓倍水平同期周波
数信号と供給された垂直同期周波数信号とパン制御信号
とに応答し、水平方向の半分のライン間隔に時間的に対
応する増分量が異なる複数の遅延の中の何れか一つによ
り供給された垂直同期周波数信号に対し位相が遅延させ
られた第２の垂直同期周波数信号を出力として有するデ
ィジタル位相遅延回路と；ビデオディスプレイに結合さ
れ、第２の垂直同期周波数信号に応答する垂直表示制御
回路とからなると考えられる。
【００１６】上記ディジタル位相遅延回路は、逓倍水平
同期周波数信号によりクロック制御され、垂直周波数信
号によって動作を可能にされ、第１のクロック出力信号
を発生する第１のディジタル計数手段と；逓倍水平同期
周波数信号によってクロック制御され、第１の出力信号
によって開始カウントにセットされ、第２のクロック出
力信号を発生させる第２のディジタル計数手段と；垂直
周波数信号によってクロック制御され、開始カウントと
して第２の計数手段に結合された第３のクロック信号で
あって垂直パン制御信号に応答して変化する第３のクロ
ック出力信号を発生する第３のディジタル計数手段と；
第２のクロック出力信号を受信するため結合され、位相
が遅延させられた垂直周波数同期信号として復号化出力
信号を発生するディジタル復号手段とからなると考えら
れる。
同期周波数信号によりクロック制御され、垂直周波数信
号によって動作を可能にされ、第１のクロック出力信号
を発生する第１のディジタル計数手段と；逓倍水平同期
周波数信号によってクロック制御され、第１の出力信号
によって開始カウントにセットされ、第２のクロック出
力信号を発生させる第２のディジタル計数手段と；垂直
周波数信号によってクロック制御され、開始カウントと
して第２の計数手段に結合された第３のクロック信号で
あって垂直パン制御信号に応答して変化する第３のクロ
ック出力信号を発生する第３のディジタル計数手段と；
第２のクロック出力信号を受信するため結合され、位相
が遅延させられた垂直周波数同期信号として復号化出力
信号を発生するディジタル復号手段とからなると考えら
れる。
【００１７】上記の各垂直パン装置によれば、水平同期
周波数は、例えば、入力映像信号の水平同期信号の１ｆ
H と対応し、逓倍水平同期周波数は、例えば、入力映像
信号の水平同期信号の２倍の２ｆH である。種々の本発
明の配置は、異なるレベルの構造的及び機能的な説明を
用いて、それに限定されることのない上記配置を含む多
数の他の形態で示されることが認められる。
周波数は、例えば、入力映像信号の水平同期信号の１ｆ
H と対応し、逓倍水平同期周波数は、例えば、入力映像
信号の水平同期信号の２倍の２ｆH である。種々の本発
明の配置は、異なるレベルの構造的及び機能的な説明を
用いて、それに限定されることのない上記配置を含む多
数の他の形態で示されることが認められる。
【００１８】
【発明の実施の形態】全体的に参照符号１０で示された
本発明の配置の垂直パン回路のブロック図が図１に示さ
れている。パン回路１０は、例えば、垂直ドライブパル
スが発生されたポイントにおいて、ｆH で表わされる水
平走査周波数の周期の半分の整数倍で垂直同期信号を位
相的に遅延させる。位相遅延の量は、１フィールドの時
間間隔プラス３５．５の水平ライン間隔から１フィール
ドの時間間隔マイナス３６の水平ライン間隔までの範囲
でライン走査周期の半分の増分量で調整し得る。上記範
囲により、中央位置から３５．５ライン上方と、中央位
置から３６ライン下方の画像の最大の垂直方向移動が得
られる。水平走査周期の半分の整数倍で調整可能な時間
的遅延を実行することにより、インターレースは正確で
あり、本質的に安定する利点が得られる。更に、上記回
路自体は、カウントダウン法で垂直ドライブパルスを発
生させるため使用される形の集積回路への実装に適して
いる。
本発明の配置の垂直パン回路のブロック図が図１に示さ
れている。パン回路１０は、例えば、垂直ドライブパル
スが発生されたポイントにおいて、ｆH で表わされる水
平走査周波数の周期の半分の整数倍で垂直同期信号を位
相的に遅延させる。位相遅延の量は、１フィールドの時
間間隔プラス３５．５の水平ライン間隔から１フィール
ドの時間間隔マイナス３６の水平ライン間隔までの範囲
でライン走査周期の半分の増分量で調整し得る。上記範
囲により、中央位置から３５．５ライン上方と、中央位
置から３６ライン下方の画像の最大の垂直方向移動が得
られる。水平走査周期の半分の整数倍で調整可能な時間
的遅延を実行することにより、インターレースは正確で
あり、本質的に安定する利点が得られる。更に、上記回
路自体は、カウントダウン法で垂直ドライブパルスを発
生させるため使用される形の集積回路への実装に適して
いる。
【００１９】ブロック１２は水平及び垂直同期周波数を
有する各信号のソースを示している。上記各信号は、例
えば、同期信号分離回路によって供給された入力複合映
像信号の水平及び垂直同期信号である。或いは、上記各
信号は、例えば、各々が水平及び垂直出力ドライブ信号
である入力複合映像信号の水平及び垂直同期信号から取
り出してもよい。
有する各信号のソースを示している。上記各信号は、例
えば、同期信号分離回路によって供給された入力複合映
像信号の水平及び垂直同期信号である。或いは、上記各
信号は、例えば、各々が水平及び垂直出力ドライブ信号
である入力複合映像信号の水平及び垂直同期信号から取
り出してもよい。
【００２０】垂直同期周波数を有するブロック１２の出
力信号はＶINで表わされている。信号ＶINは位相遅延回
路１４と遅延制御回路２６の入力である。水平同期周波
数を有するブロック１２の出力信号はｆH で表わされて
いる。信号ｆH は周波数逓倍回路２４と水平表示制御回
路２８の入力である。信号ＶIN及びｆH は、夫々、入力
映像信号の垂直及び水平同期信号と同期した関係にあ
る。
力信号はＶINで表わされている。信号ＶINは位相遅延回
路１４と遅延制御回路２６の入力である。水平同期周波
数を有するブロック１２の出力信号はｆH で表わされて
いる。信号ｆH は周波数逓倍回路２４と水平表示制御回
路２８の入力である。信号ＶIN及びｆH は、夫々、入力
映像信号の垂直及び水平同期信号と同期した関係にあ
る。
【００２１】回路２４は、本実施例において信号２ｆH
を出力として発生する周波数逓倍回路を表わす。周波数
逓倍回路は周知であり、通常、出力信号２ｆH が入力信
号ｆ H と同期し続けることを保証するためＰＬＬ回路２
５のような位相ロックドループを組み込む。表示の際に
偶数フィールドと奇数フィールドが互いに横方向に揃わ
ない状況を回避するため、信号２ｆH は信号ｆH の周期
と実質的に対称であることが望ましい。信号２ｆH は、
受像機でそれ以外に利用可能であれば、発生させる必要
はない。
を出力として発生する周波数逓倍回路を表わす。周波数
逓倍回路は周知であり、通常、出力信号２ｆH が入力信
号ｆ H と同期し続けることを保証するためＰＬＬ回路２
５のような位相ロックドループを組み込む。表示の際に
偶数フィールドと奇数フィールドが互いに横方向に揃わ
ない状況を回避するため、信号２ｆH は信号ｆH の周期
と実質的に対称であることが望ましい。信号２ｆH は、
受像機でそれ以外に利用可能であれば、発生させる必要
はない。
【００２２】位相遅延回路１４は、第２の垂直同期周波
数信号ＶOUT を出力信号として発生する。信号ＶOUT は
信号ＶINに関し位相的に遅延される。本発明の配置によ
れば、信号ＶOUT は、時間的な増分が異なる多数の位相
遅延の中の何れか一つによって位相的に遅延される。各
増分は時間的に半分のライン間隔に一致する。各半分の
ライン間隔は、例えば、本実施例において信号２ｆH で
ある逓倍水平周波数信号の各周期に一致する。逓倍水平
周波数信号は、半分のライン間隔の位相遅延の増加を可
能にする位相遅延回路１４にタイミングの基準を供給す
る。信号ＶINは、位相遅延した信号ＶOUT が入力映像信
号と同期し続けることを保証する。
数信号ＶOUT を出力信号として発生する。信号ＶOUT は
信号ＶINに関し位相的に遅延される。本発明の配置によ
れば、信号ＶOUT は、時間的な増分が異なる多数の位相
遅延の中の何れか一つによって位相的に遅延される。各
増分は時間的に半分のライン間隔に一致する。各半分の
ライン間隔は、例えば、本実施例において信号２ｆH で
ある逓倍水平周波数信号の各周期に一致する。逓倍水平
周波数信号は、半分のライン間隔の位相遅延の増加を可
能にする位相遅延回路１４にタイミングの基準を供給す
る。信号ＶINは、位相遅延した信号ＶOUT が入力映像信
号と同期し続けることを保証する。
【００２３】回路２６は遅延制御回路である。遅延制御
回路２６は、位相遅延回路１４において信号ＶINに印加
された増加的な遅延の数を調整する出力信号ＰＣＳを発
生する。信号ＶINは、遅延制御回路２６が位相遅延回路
１４と適切に同期することを保証するクロックソースを
供給する。ブロック３２はマイクロプロセッサμＰ３２
を示している。マイクロプロセッサ３２は、ＵＰ（アッ
プ）、ＣＥＮＴＥＲ（センター）、ＤＯＷＮ（ダウン）
のコマンドを遅延制御回路２６に与える。マイクロプロ
セッサ３２は、パンボタン３６、ダウンボタン３８、ア
ップボタン４０をその一部３４に含むキーパッドにより
作成されたような視聴者のコマンドに応答する。キーパ
ッドは、例えば、配線のまとめ取付け、又は、遠隔制御
の赤外線リンクでもよいリンク４１を介してマイクロプ
ロセッサ３２に結合される。キーパッド部３４は、多数
の制御装置の中の一例を示し、例えば、アップとダウン
のボリューム制御ボタンは、パンボタンが同時に押され
た場合、アップ及びダウンのパンコマンドを発生させる
ため使用することが可能である。
回路２６は、位相遅延回路１４において信号ＶINに印加
された増加的な遅延の数を調整する出力信号ＰＣＳを発
生する。信号ＶINは、遅延制御回路２６が位相遅延回路
１４と適切に同期することを保証するクロックソースを
供給する。ブロック３２はマイクロプロセッサμＰ３２
を示している。マイクロプロセッサ３２は、ＵＰ（アッ
プ）、ＣＥＮＴＥＲ（センター）、ＤＯＷＮ（ダウン）
のコマンドを遅延制御回路２６に与える。マイクロプロ
セッサ３２は、パンボタン３６、ダウンボタン３８、ア
ップボタン４０をその一部３４に含むキーパッドにより
作成されたような視聴者のコマンドに応答する。キーパ
ッドは、例えば、配線のまとめ取付け、又は、遠隔制御
の赤外線リンクでもよいリンク４１を介してマイクロプ
ロセッサ３２に結合される。キーパッド部３４は、多数
の制御装置の中の一例を示し、例えば、アップとダウン
のボリューム制御ボタンは、パンボタンが同時に押され
た場合、アップ及びダウンのパンコマンドを発生させる
ため使用することが可能である。
【００２４】センターコマンドは１フィールドの時間間
隔の遅延をセットし、これにより、画像が垂直方向の中
央に置かれる。これは、図２に示す如く、信号ＶINの各
パルスの後、１垂直周期ＴVERTICALに生じる信号ＶOUT
の各パルスと一致する。アップコマンドは、１フィール
ドの時間間隔プラス０．５乃至３５．５ライン周期の範
囲で遅延をセットする。ダウンコマンドは、１フィール
ドの時間間隔マイナス０．５乃至３６ライン周期の範囲
で遅延をセットする。
隔の遅延をセットし、これにより、画像が垂直方向の中
央に置かれる。これは、図２に示す如く、信号ＶINの各
パルスの後、１垂直周期ＴVERTICALに生じる信号ＶOUT
の各パルスと一致する。アップコマンドは、１フィール
ドの時間間隔プラス０．５乃至３５．５ライン周期の範
囲で遅延をセットする。ダウンコマンドは、１フィール
ドの時間間隔マイナス０．５乃至３６ライン周期の範囲
で遅延をセットする。
【００２５】もう一度図１を参照すると、垂直表示制御
回路２２は、位相遅延が調整された信号ＶOUT を入力と
して有する。垂直表示制御回路２２は、陰極線管と共に
使用するため適合された垂直偏向回路でもよく、或い
は、液晶又はプラズマディスプレイと共に使用するため
適合されたラスターマッピング回路でもよい。如何なる
適合の場合でも、垂直表示制御回路２２は、画像の垂直
サイズを制御するマイクロプロセッサ３２から垂直サイ
ズ制御信号を受ける。垂直方向のパンは、例えば、殆ど
のワイド画面テレビジョン受像機で見られる垂直ズーム
の特性によって必要とされる。偏向装置において、画像
の垂直方向の長さは垂直偏向電流の勾配を変えることに
より調整される。上記回路は現在周知である。ラスター
マッピング回路は、水平ラインの垂直アドレスを変え、
補間により中間の水平ラインを作成する場合がある。か
かるラスターマッピング回路も周知である。
回路２２は、位相遅延が調整された信号ＶOUT を入力と
して有する。垂直表示制御回路２２は、陰極線管と共に
使用するため適合された垂直偏向回路でもよく、或い
は、液晶又はプラズマディスプレイと共に使用するため
適合されたラスターマッピング回路でもよい。如何なる
適合の場合でも、垂直表示制御回路２２は、画像の垂直
サイズを制御するマイクロプロセッサ３２から垂直サイ
ズ制御信号を受ける。垂直方向のパンは、例えば、殆ど
のワイド画面テレビジョン受像機で見られる垂直ズーム
の特性によって必要とされる。偏向装置において、画像
の垂直方向の長さは垂直偏向電流の勾配を変えることに
より調整される。上記回路は現在周知である。ラスター
マッピング回路は、水平ラインの垂直アドレスを変え、
補間により中間の水平ラインを作成する場合がある。か
かるラスターマッピング回路も周知である。
【００２６】水平表示制御回路２８は入力として信号ｆ
H を有する。水平表示制御回路２８は、陰極線管と共に
使用するため適合された水平偏向回路でもよく、或い
は、液晶又はプラズマディスプレイと共に使用するため
適合されたラスターマッピング回路でもよい。ワイド画
面ディスプレイ上で４×３のフォーマット表示比の画像
を垂直方向にズーミングする場合、水平走査の幅を調整
する必要はない。
H を有する。水平表示制御回路２８は、陰極線管と共に
使用するため適合された水平偏向回路でもよく、或い
は、液晶又はプラズマディスプレイと共に使用するため
適合されたラスターマッピング回路でもよい。ワイド画
面ディスプレイ上で４×３のフォーマット表示比の画像
を垂直方向にズーミングする場合、水平走査の幅を調整
する必要はない。
【００２７】水平及び垂直表示制御回路２８、２２の夫
々で生成された水平及び垂直表示制御信号は、ビデオデ
ィスプレイ３０に入力される。ビデオディスプレイ３０
は、例えば、１６×９の幅広いフォーマット表示比を有
するので、垂直方向のズーム特性を実現するのが適当で
ある。ビデオディスプレイ３０は、陰極線管、液晶ディ
スプレイ、プラズマディスプレイ、又は、映像信号によ
り表わされた画像を表示する他の適当な配置の何れでも
構わない。
々で生成された水平及び垂直表示制御信号は、ビデオデ
ィスプレイ３０に入力される。ビデオディスプレイ３０
は、例えば、１６×９の幅広いフォーマット表示比を有
するので、垂直方向のズーム特性を実現するのが適当で
ある。ビデオディスプレイ３０は、陰極線管、液晶ディ
スプレイ、プラズマディスプレイ、又は、映像信号によ
り表わされた画像を表示する他の適当な配置の何れでも
構わない。
【００２８】図３は位相遅延回路１４の詳細なブロック
図である。位相遅延回路１４は、２台の同期式ディジタ
ルカウンタ及びデコーダとして実現される。カウンタ−
１と呼ばれる第１のカウンタ１６は、９ビットの２進カ
ウンタである。第１のカウンタは信号２ｆH によってク
ロック制御され、信号ＶINに応答してレート２ｆH で計
数を開始する。カウンタ１６の出力はＣＮＴ１で示され
ている。カウンタ−２とも呼ばれる第２のカウンタ１８
は、８ビットのプログラム可能なカウンタである。第２
のカウンタ１８も信号２ｆH によってクロック制御さ
れ、第１のカウンタ１６の所定の出力カウントでセット
される。第２のカウンタの出力カウントＣＮＴ２は、４
ビットのディジタルデコーダ２０の入力である。デコー
ダ２０の復号化された出力信号は位相遅延された垂直同
期信号ＶOUT である。遅延制御回路２６は、カウンタ−
３とも呼ばれる第３のディジタルカウンタ２６として実
現される。かかる第３のカウンタ２６は、信号ＶINでク
ロック制御された同期式８ビットのプログラム可能な２
進アップ／ダウンカウンタである。第３のカウンタ２６
の出力カウントＣＮＴ３は、第２のカウンタ１８にプリ
セットカウント値を供給する。
図である。位相遅延回路１４は、２台の同期式ディジタ
ルカウンタ及びデコーダとして実現される。カウンタ−
１と呼ばれる第１のカウンタ１６は、９ビットの２進カ
ウンタである。第１のカウンタは信号２ｆH によってク
ロック制御され、信号ＶINに応答してレート２ｆH で計
数を開始する。カウンタ１６の出力はＣＮＴ１で示され
ている。カウンタ−２とも呼ばれる第２のカウンタ１８
は、８ビットのプログラム可能なカウンタである。第２
のカウンタ１８も信号２ｆH によってクロック制御さ
れ、第１のカウンタ１６の所定の出力カウントでセット
される。第２のカウンタの出力カウントＣＮＴ２は、４
ビットのディジタルデコーダ２０の入力である。デコー
ダ２０の復号化された出力信号は位相遅延された垂直同
期信号ＶOUT である。遅延制御回路２６は、カウンタ−
３とも呼ばれる第３のディジタルカウンタ２６として実
現される。かかる第３のカウンタ２６は、信号ＶINでク
ロック制御された同期式８ビットのプログラム可能な２
進アップ／ダウンカウンタである。第３のカウンタ２６
の出力カウントＣＮＴ３は、第２のカウンタ１８にプリ
セットカウント値を供給する。
【００２９】ブロック４２は、マイクロプロセッサ３２
が視聴者によって作成された垂直パン制御信号を適当な
ディジタルパン制御信号に変換し得るスイッチインタフ
ェースの一例を示している。カウンタ１６は、垂直周波
数同期信号ＶINが論理的ハイであり、クロックレート２
ｆH で計数し始めるとき、ゼロにリセットされる。出力
ＯＵＴは論理的ハイである。カウントが“４７０”に達
するとき、出力ＯＵＴは論理的ローに変わる。次のクロ
ックパルス２ｆH で、カウンタ１８は、カウンタ２６か
らの“０”乃至“１４３”の範囲の出力カウント値でプ
リロードされる。カウンタ１６は、停止カウント“４７
１”で計数を終了する。
が視聴者によって作成された垂直パン制御信号を適当な
ディジタルパン制御信号に変換し得るスイッチインタフ
ェースの一例を示している。カウンタ１６は、垂直周波
数同期信号ＶINが論理的ハイであり、クロックレート２
ｆH で計数し始めるとき、ゼロにリセットされる。出力
ＯＵＴは論理的ハイである。カウントが“４７０”に達
するとき、出力ＯＵＴは論理的ローに変わる。次のクロ
ックパルス２ｆH で、カウンタ１８は、カウンタ２６か
らの“０”乃至“１４３”の範囲の出力カウント値でプ
リロードされる。カウンタ１６は、停止カウント“４７
１”で計数を終了する。
【００３０】カウンタ１８はプリロードの値から計数を
開始し、停止カウント“２４０”で計数を終了するまで
カウントを進める。カウンタ１８の出力カウントの上位
４ビットは、４ビットデコーダ２０に供給される。位相
遅延された信号ＶOUT は、“２２４”から“２３９”の
カウント範囲の１６カウントの間隔で遅延された垂直同
期パルスを有する。
開始し、停止カウント“２４０”で計数を終了するまで
カウントを進める。カウンタ１８の出力カウントの上位
４ビットは、４ビットデコーダ２０に供給される。位相
遅延された信号ＶOUT は、“２２４”から“２３９”の
カウント範囲の１６カウントの間隔で遅延された垂直同
期パルスを有する。
【００３１】カウンタ２６に対する垂直パン制御信号ア
ップ（ＵＰ）、センター（ＣＥＮＴＥＲ）及びダウン
（ＤＯＷＮ）は、カウンタ２６によりカウンタ１８に供
給されるプリロードの値を変更するため使用される。例
えば、カウンタ２６の制御入力の中の別々の入力への論
理的ローの信号は、カウンタ２６を増加、減少、又は、
所定の値にセットさせる。信号ＶINとＶOUT の間の位相
的な遅延全体は、カウンタ１６及び１８のカウント周期
の合計である。ＰＡＬ方式において、垂直パルス周波数
が５０Ｈｚの場合、利用可能な領域全体に亘り画像を移
動させるため略２．８秒が必要とされる。
ップ（ＵＰ）、センター（ＣＥＮＴＥＲ）及びダウン
（ＤＯＷＮ）は、カウンタ２６によりカウンタ１８に供
給されるプリロードの値を変更するため使用される。例
えば、カウンタ２６の制御入力の中の別々の入力への論
理的ローの信号は、カウンタ２６を増加、減少、又は、
所定の値にセットさせる。信号ＶINとＶOUT の間の位相
的な遅延全体は、カウンタ１６及び１８のカウント周期
の合計である。ＰＡＬ方式において、垂直パルス周波数
が５０Ｈｚの場合、利用可能な領域全体に亘り画像を移
動させるため略２．８秒が必要とされる。
【００３２】全パルス遅延時間は、１フィールド足す７
１カウントから１フィールド引く７２カウントまで調整
可能である。これは、中央位置の３５．５ライン上方か
ら中央位置の３６ライン下方までの垂直方向における画
像の移動に一致する。ＮＴＳＣ方式の場合、映像フィー
ルド当たりの水平ライン数が少ないので、絶対的な垂直
移動はより大きくなる。従って、ＮＴＳＣ方式の信号と
共に使用するため適合された垂直パン装置は、増加させ
る半分のライン間隔の本数に関し測定される際、異なる
パン範囲を必要とする。
１カウントから１フィールド引く７２カウントまで調整
可能である。これは、中央位置の３５．５ライン上方か
ら中央位置の３６ライン下方までの垂直方向における画
像の移動に一致する。ＮＴＳＣ方式の場合、映像フィー
ルド当たりの水平ライン数が少ないので、絶対的な垂直
移動はより大きくなる。従って、ＮＴＳＣ方式の信号と
共に使用するため適合された垂直パン装置は、増加させ
る半分のライン間隔の本数に関し測定される際、異なる
パン範囲を必要とする。
【００３３】順次のフィールドが同一のライン数ではな
いとき、高速の早送り又は巻き戻しサーチのような特定
のビデオカセットレコーダのモード中にジッターが生じ
る可能性がある。本発明の配置によって示された多数の
利点を考慮すると、このように稀な条件は、殆ど、或い
は、実際上連続しないと考えられる。図４には、位相ロ
ックドループを有する周波数逓倍器のブロック図が示さ
れている。位相比較器４４は第１の入力として同期信号
ｆH を受ける。位相比較器４４の出力はローパスフィル
タ４６への入力である。ローパスフィルタ４６の出力
は、電圧制御発振器４８の制御電圧入力である。発振器
４８は、Ｎが整数を表わす場合、公称動作周波数ＮｆH
を有する。電圧制御発振器４８の出力信号ＮｆHは、例
えば、位相遅延回路１４のクロック信号として使用でき
る。図３の実施例において、信号ＮｆH は第１及び第２
のカウンタ１６及び１８のクロック信号である。信号Ｎ
ｆH はブロック５０で示された÷Ｎ形の除算回路への入
力である。除算回路５０は、位相ロックドループを閉じ
る位相比較器４４への第２の入力として第２のｆH 信号
を供給する。位相比較器４４の出力は、二つのｆH 信号
の間の位相さを表わし、発振器により発生された信号Ｎ
ｆH が入力ｆH 信号と位相的にロックされ続けることを
保証するため必要に応じて電圧制御発振器の周波数を増
加又は減少させる。位相ロックドループと、その構成回
路部分は、アナログ回路、ディジタル回路、又は、アナ
ログ及びディジタル部品のハイブリッドとして実現する
ことが可能である。発振器及び位相ロックドループは、
少なくとも１個の集積回路に実装してもよい。例示した
実施例において、Ｎは２と一致する。
いとき、高速の早送り又は巻き戻しサーチのような特定
のビデオカセットレコーダのモード中にジッターが生じ
る可能性がある。本発明の配置によって示された多数の
利点を考慮すると、このように稀な条件は、殆ど、或い
は、実際上連続しないと考えられる。図４には、位相ロ
ックドループを有する周波数逓倍器のブロック図が示さ
れている。位相比較器４４は第１の入力として同期信号
ｆH を受ける。位相比較器４４の出力はローパスフィル
タ４６への入力である。ローパスフィルタ４６の出力
は、電圧制御発振器４８の制御電圧入力である。発振器
４８は、Ｎが整数を表わす場合、公称動作周波数ＮｆH
を有する。電圧制御発振器４８の出力信号ＮｆHは、例
えば、位相遅延回路１４のクロック信号として使用でき
る。図３の実施例において、信号ＮｆH は第１及び第２
のカウンタ１６及び１８のクロック信号である。信号Ｎ
ｆH はブロック５０で示された÷Ｎ形の除算回路への入
力である。除算回路５０は、位相ロックドループを閉じ
る位相比較器４４への第２の入力として第２のｆH 信号
を供給する。位相比較器４４の出力は、二つのｆH 信号
の間の位相さを表わし、発振器により発生された信号Ｎ
ｆH が入力ｆH 信号と位相的にロックされ続けることを
保証するため必要に応じて電圧制御発振器の周波数を増
加又は減少させる。位相ロックドループと、その構成回
路部分は、アナログ回路、ディジタル回路、又は、アナ
ログ及びディジタル部品のハイブリッドとして実現する
ことが可能である。発振器及び位相ロックドループは、
少なくとも１個の集積回路に実装してもよい。例示した
実施例において、Ｎは２と一致する。
【００３４】
【実施例】図５は回路１４、２４、２６及び４２の論理
的な形式の詳細な回路図である。第１のプログラマブル
論理装置Ｕ１は、カウンタ１６及びデコーダ２０を具現
化するため使用される。第２のプログラマブル論理装置
Ｕ２は、カウンタ１８及びカウンタ２６を具現化するた
め使用される。分周器として接続された位相ロックドル
ープ装置Ｕ３及びＤ形フリップフロップＵ４は、周波数
逓倍器２４を具現化するため使用される。Ｕ３を参照す
るに、ピン３及び１４は、位相比較器への入力である。
ピン１３は位相比較器の出力である。ローパスフィルタ
はピン１３と９の間に接続されている。ピン９は電圧制
御発振器の制御入力である。プルアップ抵抗Ｒ１、Ｒ２
及びＲ３の回路網は、スイッチインタフェース４２を具
現化するため使用される。入力信号は、ＰＡＬ方式標準
の５０Ｈｚの垂直同期周波数である信号ＶINと、ＰＡＬ
方式標準の１５，６２５Ｈｚの水平同期周波数である信
号ｆH である。信号ＶIN及びｆH は、夫々、垂直及び水
平ドライブパルス信号でもよい。出力は位相遅延した信
号ＶOUT である。信号２ｆH が受像機内で別途利用でき
る場合、信号２ｆH を発生させる必要はない。
的な形式の詳細な回路図である。第１のプログラマブル
論理装置Ｕ１は、カウンタ１６及びデコーダ２０を具現
化するため使用される。第２のプログラマブル論理装置
Ｕ２は、カウンタ１８及びカウンタ２６を具現化するた
め使用される。分周器として接続された位相ロックドル
ープ装置Ｕ３及びＤ形フリップフロップＵ４は、周波数
逓倍器２４を具現化するため使用される。Ｕ３を参照す
るに、ピン３及び１４は、位相比較器への入力である。
ピン１３は位相比較器の出力である。ローパスフィルタ
はピン１３と９の間に接続されている。ピン９は電圧制
御発振器の制御入力である。プルアップ抵抗Ｒ１、Ｒ２
及びＲ３の回路網は、スイッチインタフェース４２を具
現化するため使用される。入力信号は、ＰＡＬ方式標準
の５０Ｈｚの垂直同期周波数である信号ＶINと、ＰＡＬ
方式標準の１５，６２５Ｈｚの水平同期周波数である信
号ｆH である。信号ＶIN及びｆH は、夫々、垂直及び水
平ドライブパルス信号でもよい。出力は位相遅延した信
号ＶOUT である。信号２ｆH が受像機内で別途利用でき
る場合、信号２ｆH を発生させる必要はない。
【００３５】回路の電源がターンオンされた後、抵抗Ｒ
１とキャパシタＣ４は、そのＲＣ時定数によって決まる
間隔中、Ｕ２のピン２３を論理的ローレベルに維持し、
画像を垂直方向で中央に位置決めする。ダイオードＤ１
は、回路への電源がターンオフされたとき、キャパシタ
Ｃ４が急速に放電されることを保証する。プログラマブ
ル論理装置Ｕ１及びＵ２は、夫々、例えば、製造型番５
Ｃ０６０として具現化してもよい。位相ロックドループ
装置Ｕ３は、例えば、製造型番７４ＨＣ４０４６として
具現化される。Ｄ形フリップフロップＵ４は、例えば、
製造型番７４ＨＣ７４として具現化される。
１とキャパシタＣ４は、そのＲＣ時定数によって決まる
間隔中、Ｕ２のピン２３を論理的ローレベルに維持し、
画像を垂直方向で中央に位置決めする。ダイオードＤ１
は、回路への電源がターンオフされたとき、キャパシタ
Ｃ４が急速に放電されることを保証する。プログラマブ
ル論理装置Ｕ１及びＵ２は、夫々、例えば、製造型番５
Ｃ０６０として具現化してもよい。位相ロックドループ
装置Ｕ３は、例えば、製造型番７４ＨＣ４０４６として
具現化される。Ｄ形フリップフロップＵ４は、例えば、
製造型番７４ＨＣ７４として具現化される。
【図１】本発明の配置の垂直パン回路のブロック図であ
る。
る。
【図２】図１の回路の動作を説明するためのタイミング
チャートである。
チャートである。
【図３】図１の位相遅延回路の一実施例のブロック図で
ある。
ある。
【図４】図１に示された周波数逓倍器及び位相ロックド
ループの一実施例のブロック図である。
ループの一実施例のブロック図である。
【図５】本発明の配置の垂直パン回路の一実施例の略論
理回路的な概略図である。
理回路的な概略図である。
１０ 垂直パン回路 １２ 信号ソース １４ 位相遅延回路 １６，１８ カウンタ ２０ デコーダ ２２ 垂直表示制御回路 ２４ 周波数逓倍回路 ２５ ＰＬＬ回路 ２６ 遅延制御回路 ２８ 水平表示制御回路 ３０ ビデオディスプレイ ３２ マイクロプロセッサ ３４ キーパッド部 ３６ パンボタン ３８ ダウンボタン ４０ アップボタン ４１ リンク ４２ スイッチインタフェース ４４ 位相比較器 ４６ ローパスフィルタ ４８ 電圧制御発振器 ５０ 除算（÷Ｎ）回路
Claims (4)
- 【請求項１】 垂直同期周波数及び水平同期周波数を有
する各信号を供給する手段と；該水平同期周波数の逓倍
周波数を有する別の信号を供給する手段と；該供給され
た水平同期周波数信号に応答し、フィールドをインター
レースさせてビデオ信号を表示するビデオディスプレイ
用水平表示制御回路と；該供給された逓倍水平同期周波
数信号と、該供給された垂直同期周波数信号と、パン制
御信号とに応答し、水平方向の半分のライン間隔に時間
的に対応する増分が異なる複数の遅延の中の何れか一つ
により該供給された垂直同期周波数信号に対し位相が遅
延させられた第２の垂直同期周波数信号を発生するディ
ジタル手段と；該第２の垂直同期周波数信号に応答する
該ビデオディスプレイ用垂直表示制御回路とからなる、
垂直パン装置。 - 【請求項２】 垂直同期周波数及び水平同期周波数を有
する各信号を供給する手段と；該水平同期周波数の逓倍
周波数を有する別の信号を供給する手段と；該供給され
た水平同期周波数信号に応答し、フィールドをインター
レースさせてビデオ信号を表示するビデオディスプレイ
用水平表示制御回路と；該逓倍水平同期周波数信号によ
りクロック制御され、該垂直周波数信号によって動作を
可能にされ、第１のクロック出力信号を発生する第１の
ディジタル計数手段と；該逓倍水平同期周波数信号によ
ってクロック制御され、該第１の出力信号によってセッ
トされ、第２のクロック出力信号を発生する第２のディ
ジタル計数手段と；該垂直周波数信号によってクロック
制御され、該第２の計数手段をプリセットするためパン
制御信号に応答して変化する第３のクロック出力信号を
発生する第３のディジタル計数手段と；該第２のクロッ
ク出力信号に応答し、水平方向の半分のライン間隔に時
間的に対応する増分量が異なる複数の遅延の中の何れか
一つにより該供給された垂直同期周波数信号に対し位相
が遅延させられた第２の垂直同期周波数信号を発生する
ディジタル復号手段と；該第２の垂直同期周波数信号に
応答する該ビデオディスプレイ用垂直表示制御回路とか
らなる、垂直パン装置。 - 【請求項３】 垂直同期周波数と、水平同期周波数と、
該水平同期周波数の逓倍周波数を有する各信号のソース
と；入力ビデオ信号のフィールドがインターレース形フ
ォーマットで表示される動作モードを有するビデオディ
スプレイと；該ビデオディスプレイに結合され、該供給
された水平同期周波数信号に応答する水平表示制御回路
と；該供給された逓倍水平同期周波数信号と該供給され
た垂直同期周波数信号とパン制御信号とに応答し、水平
方向の半分のライン間隔に時間的に対応する増分量が異
なる複数の遅延の中の何れか一つにより該供給された垂
直同期周波数信号に対し位相が遅延させられた第２の垂
直同期周波数信号を出力として有するディジタル位相遅
延回路と；該ビデオディスプレイに結合され、該第２の
垂直同期周波数信号に応答する垂直表示制御回路とから
なる、垂直パン装置。 - 【請求項４】 垂直同期周波数と、水平同期周波数と、
該水平同期周波数の逓倍周波数を有する各信号のソース
と；入力ビデオ信号のフィールドがインターレース形フ
ォーマットで表示される動作モードを有するビデオディ
スプレイと；該ビデオディスプレイに結合され、該供給
された水平同期周波数信号に応答する水平表示制御回路
と；該供給された逓倍水平同期周波数と該供給された垂
直同期周波数信号とパン制御信号とに応答する複数のデ
ィジタル計数回路と；水平方向の半分のライン間隔に時
間的に対応する増分量が異なる複数の遅延の中の何れか
一つにより該供給された垂直同期周波数信号に対し位相
が遅延させられた第２の垂直同期周波数信号を出力とし
て有する該複数の計数回路の中の一つの出力用ディジタ
ルデコーダと；該ビデオディスプレイに結合され、該第
２の垂直同期周波数信号に応答する垂直表示制御回路と
からなる、垂直パン装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US333181 | 1994-11-02 | ||
| US08/333,181 US5574508A (en) | 1994-11-02 | 1994-11-02 | Vertical panning for interlaced video |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08214179A true JPH08214179A (ja) | 1996-08-20 |
| JP3703544B2 JP3703544B2 (ja) | 2005-10-05 |
Family
ID=23301676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28535095A Expired - Fee Related JP3703544B2 (ja) | 1994-11-02 | 1995-11-01 | インターレース形ビデオの垂直パン装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5574508A (ja) |
| EP (1) | EP0711071B1 (ja) |
| JP (1) | JP3703544B2 (ja) |
| KR (1) | KR100393458B1 (ja) |
| CN (1) | CN1134974C (ja) |
| DE (1) | DE69525709T2 (ja) |
| MX (1) | MX9504612A (ja) |
| MY (1) | MY113091A (ja) |
| TW (1) | TW285808B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3123358B2 (ja) * | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
| JP3488313B2 (ja) * | 1995-04-21 | 2004-01-19 | ソニー株式会社 | 映像信号処理装置および合成画面投影装置 |
| US6473134B1 (en) * | 1996-06-19 | 2002-10-29 | Matsushita Electric Industrial Co., Ltd. | Television receiver that detects electric field information from a received television signal and stabilizes a detected synchronizing signal according to the electric field information |
| JP2000092409A (ja) * | 1998-09-10 | 2000-03-31 | Sony Corp | 映像表示装置 |
| US6456745B1 (en) * | 1998-09-16 | 2002-09-24 | Push Entertaiment Inc. | Method and apparatus for re-sizing and zooming images by operating directly on their digital transforms |
| DE10026739B4 (de) | 2000-05-30 | 2006-10-19 | Micronas Gmbh | Verfahren und Vorrichtung zur Phasenkorrektur eines vertikal verzerrten digitalen Bilds |
| US6930524B2 (en) * | 2001-10-09 | 2005-08-16 | Micron Technology, Inc. | Dual-phase delay-locked loop circuit and method |
| US6759911B2 (en) | 2001-11-19 | 2004-07-06 | Mcron Technology, Inc. | Delay-locked loop circuit and method using a ring oscillator and counter-based delay |
| US7262806B2 (en) * | 2001-11-21 | 2007-08-28 | Broadcom Corporation | System and method for aligned compression of interlaced video |
| US6621316B1 (en) | 2002-06-20 | 2003-09-16 | Micron Technology, Inc. | Synchronous mirror delay (SMD) circuit and method including a counter and reduced size bi-directional delay line |
| US6727740B2 (en) * | 2002-08-29 | 2004-04-27 | Micron Technology, Inc. | Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals |
| US6937076B2 (en) * | 2003-06-11 | 2005-08-30 | Micron Technology, Inc. | Clock synchronizing apparatus and method using frequency dependent variable delay |
| TWI268473B (en) * | 2004-11-04 | 2006-12-11 | Realtek Semiconductor Corp | Display controlling device and controlling method |
| US7130226B2 (en) * | 2005-02-09 | 2006-10-31 | Micron Technology, Inc. | Clock generating circuit with multiple modes of operation |
| JP2009147831A (ja) * | 2007-12-17 | 2009-07-02 | Victor Co Of Japan Ltd | 画像伝送装置及びワイヤレス画像受信装置 |
| CN107645627B (zh) * | 2016-07-20 | 2020-08-11 | 南京造币有限公司 | 一种多相机同步控制装置 |
| CN112927648A (zh) * | 2019-12-06 | 2021-06-08 | 西安诺瓦星云科技股份有限公司 | 显示控制方法及装置、模组控制卡和led显示屏 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3793483A (en) * | 1972-11-24 | 1974-02-19 | N Bushnell | Video image positioning control system for amusement device |
| US3827041A (en) * | 1973-08-14 | 1974-07-30 | Teletype Corp | Display apparatus with visual segment indicia |
| JPS6016777A (ja) * | 1983-07-08 | 1985-01-28 | Victor Co Of Japan Ltd | 文字信号発生装置 |
| CA1258912A (en) * | 1986-11-20 | 1989-08-29 | Stephen J. King | Interactive real-time video processor with zoom, pan and scroll capability |
| GB9012326D0 (en) * | 1990-06-01 | 1990-07-18 | Thomson Consumer Electronics | Wide screen television |
| US5262864A (en) * | 1992-07-10 | 1993-11-16 | Thomson Consumer Electronics, Inc. | Frame based vertical panning system |
| US5345152A (en) * | 1993-07-14 | 1994-09-06 | Thomson Consumer Electronics, Inc. | Vertical deflection S-correction with picture height compensation |
-
1994
- 1994-11-02 US US08/333,181 patent/US5574508A/en not_active Expired - Lifetime
-
1995
- 1995-10-24 TW TW084111241A patent/TW285808B/zh not_active IP Right Cessation
- 1995-10-26 EP EP95116853A patent/EP0711071B1/en not_active Expired - Lifetime
- 1995-10-26 DE DE69525709T patent/DE69525709T2/de not_active Expired - Lifetime
- 1995-10-31 CN CNB951215221A patent/CN1134974C/zh not_active Expired - Fee Related
- 1995-11-01 MX MX9504612A patent/MX9504612A/es unknown
- 1995-11-01 MY MYPI95003301A patent/MY113091A/en unknown
- 1995-11-01 JP JP28535095A patent/JP3703544B2/ja not_active Expired - Fee Related
- 1995-11-02 KR KR1019950039299A patent/KR100393458B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3703544B2 (ja) | 2005-10-05 |
| MY113091A (en) | 2001-11-30 |
| EP0711071B1 (en) | 2002-03-06 |
| CN1134974C (zh) | 2004-01-14 |
| DE69525709D1 (de) | 2002-04-11 |
| MX9504612A (es) | 1997-05-31 |
| KR100393458B1 (ko) | 2003-10-17 |
| TW285808B (ja) | 1996-09-11 |
| EP0711071A1 (en) | 1996-05-08 |
| KR960020469A (ko) | 1996-06-17 |
| DE69525709T2 (de) | 2002-08-14 |
| CN1132974A (zh) | 1996-10-09 |
| US5574508A (en) | 1996-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690636B2 (ja) | 入力ビデオ信号と出力ビデオ信号を垂直にロックさせるための方法および装置 | |
| JP3703544B2 (ja) | インターレース形ビデオの垂直パン装置 | |
| JP2907988B2 (ja) | ワイドテレビジョン受信機 | |
| KR20060047515A (ko) | 동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생방법 및 비디오 변환 방법 | |
| KR100191408B1 (ko) | 수직 리세트 발생 시스템 | |
| US5977836A (en) | Method and apparatus for controlling an output frequency of a phase locked loop | |
| JP3655275B2 (ja) | 水平偏向システム | |
| JPH08279927A (ja) | 同期回路 | |
| JP3768414B2 (ja) | 画像を垂直方向にパンする方法 | |
| US5608463A (en) | Oscillator circuit suitable for picture-in-picture system | |
| US5166793A (en) | Video camera synchronizing circuit | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| US5031031A (en) | Video signal processing apparatus | |
| JP2964490B2 (ja) | テレビジョン受像機 | |
| JPS62216588A (ja) | 水平位相シフト回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JP2844675B2 (ja) | テレビジョン受像機 | |
| JP2615749B2 (ja) | テレビジョン受像機 | |
| JP4540246B2 (ja) | 偏向回路 | |
| KR100224579B1 (ko) | 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법 | |
| JPH07322089A (ja) | 垂直同期信号検出再生回路 | |
| JPH04192885A (ja) | テレビジョン受像機の水平同期回路 | |
| JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
| JPH0622164A (ja) | 電子回路とビデオプロジェクターとテレビジョン受信機 | |
| JPH0746851B2 (ja) | ビデオ・プリンタ用同期信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050223 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |