KR960020469A - 비월주사된 비디오에 대한 수직 패닝 - Google Patents

비월주사된 비디오에 대한 수직 패닝 Download PDF

Info

Publication number
KR960020469A
KR960020469A KR1019950039299A KR19950039299A KR960020469A KR 960020469 A KR960020469 A KR 960020469A KR 1019950039299 A KR1019950039299 A KR 1019950039299A KR 19950039299 A KR19950039299 A KR 19950039299A KR 960020469 A KR960020469 A KR 960020469A
Authority
KR
South Korea
Prior art keywords
signal
vertical
horizontal
frequency
synchronizing frequency
Prior art date
Application number
KR1019950039299A
Other languages
English (en)
Other versions
KR100393458B1 (ko
Inventor
카롤리 디아망 로베르트
Original Assignee
죠셉 제이. 락스
알씨에이 톰슨 라이센싱 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죠셉 제이. 락스, 알씨에이 톰슨 라이센싱 코오포레이숀 filed Critical 죠셉 제이. 락스
Publication of KR960020469A publication Critical patent/KR960020469A/ko
Application granted granted Critical
Publication of KR100393458B1 publication Critical patent/KR100393458B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Details Of Television Scanning (AREA)
  • Synchronizing For Television (AREA)
  • Color Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

수직 패닝 회로는 수직 동기 주파수 및 수평 동기 주파수를 갖는 각각의 신호의 소스(12)와; 정수배의 수평 동기 주파수(2fH)를 갖는 신호의 다른 소스(24)와; 비월주사 필드 모드의 동작을 갖는 비디오 디스플레이(30)와; 상기 비디오 디스플레이에 접속되며 공급된 수평 동기 주파수 신호에 응답하는 수평 디스플레이 제어 회로(28)와; 상기 비디오 디스플레이에 접속되며 제2수직 동기 주파수 신호(Vout)에 응답하는 수직 디스플레이 제어 회로(22)를 포함한다. 상기 수직 패닝 회로는 공급된 정수배의 수평 동기 주파수 신호, 수직 동기 주파수 신호 및 패닝 제어 신호(PCS)에 응답하며, 수평 하프 라인 구간에 대한 지속시간에 대응하는 증가분만큼 차이나는 복수의 지연중 어느 한 지연만큼 상기 수직 동기 주파수 신호에 대해 위상이 지연된 상기 제2수직 동기 주파수 신호(Vout)를 출력으로서 갖는 디지탈 위상 지연 회로(14)를 포함한다.

Description

비월주사된 비디오에 대한 수직 패닝
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 수직 패닝 회로의 블록도.

Claims (10)

  1. 수직 동기 주파수(VIN) 및 수평 동기 주파수(fH)를 갖는 각각의 신호를 제공하는 수단(12)과; 상기 수평 동기 주파수의 정수배(2fH)를 갖는 다른 신호를 제공하는 수단(24)과; 제공된 상기 수평 동기 주파수(fH)에 응답하며, 필드를 비월주사함으로써 비디오 신호를 디스플레이하는 비디오 디스플레이(30)용의 수평 디스플레이 제어 회로(28)와; 제2수직 동기 주파수 신호(VOUT)에 응답하는 상기 비디오 디스플레이(30)용의 수직 디스플레이 제어 회로(22)를 포함하는 수직 패닝 회로에 있어서, 제공된 상기 정수배의 수평 동기 주파수 신호(2fH), 상기 수직 동기 주파수 신호(VIN) 및 패닝 제어 신호(PCS)에 응답하며, 수평 하프 라인 구간에 대한 지연시간에 대응하는 증가분만큼 차이나는 복수의 지연중 한 지연에 의해 상기 수직 동기 주파수 신호(VIN)에 대해 위상이 지연된 상기 제2수직 동기 주파수 신호(VOUT)를 발생하는 디지탈 수단(14)을 추가로 구비하는 것을 특징으로 하는 수직 패닝 회로.
  2. 제1항에 있어서, 상기 위상 지연된 수직 동기 주파수 신호를 발생하는 수단은, 상기 정수배의 주파수 신호(2fH)에 의해 클럭조정되고 상기 수직 주파수신호(VIN)에 의해 인에이블되는 제1클럭 출력 신호(CNT1)를 발생하는 제1디지탈 카운팅 수단(16)과; 상기 정수배의 수평 주파수 신호(2fH)에 의해 클럭조정되고 상기 제1출력 신호에 의해 설정되는 제2클럭 출력 신호(CNT2)를 발생하는 제2디지탈 카운팅 수단(18)과; 상기 수직 주파수 신호(VIN)에 의해 클럭조정되며, 상기 패닝 제어 신호에 응답하여 변화하고 상기 제2카운터를 사전설정하는 제3클럭 출력 신호(CNT3)를 발생하는 제3디지탈 카운팅 수단(26)을 포함하는 것을 특징으로 하는 수직 패닝 회로.
  3. 제2항에 있어서, 상기 위상 지연된 수직 동기 주파수 신호를 발생하는 수단은 상기 제2클럭 출력 신호에 응답하여 상기 위상 지연된 수직 주파수 동기 신호(VOUT)를 발생하는 디지탈 디코딩 수단(20)을 포함하는 것을 특징으로 하는 수직 패닝 회로.
  4. 제1항에 있어서, 상기 수평동기 주파수는 입력 비디오 신호의 수평 동기 신호에 대응하며, 상기 정수배의 수평 동기 주파수는 상기 입력 비디오 신호의 상기 수평 동기 신호의 2배인 것을 특징으로 하는 수직 패닝 회로.
  5. 제1항에 있어서, 상기 비디오 디스플레이는 광폭 포맷 디스플레이비를 갖는 것을 특징으로 하는 수직 패닝 회로.
  6. 수직 동기 주파수(VIN), 수평 동기 주파수(fH) 및 정수배의 상기 수평 동기 주파수(2fH)를 갖는 각각의 신호의 소스(12,24)와; 입력 비디오 신호의 필드가 비월주사 포맷으로 디스플레이되는 동작 모드를 갖는 비디오 디스플레이(30)와; 상기 비디오 디스플레이(30)에 접속되며 제공된 상기 수평 동기 주파수 신호(fH)에 응답하는 수평 디스플레이 제어 회로(28)와; 상기 비디오 디스플레이(30)에 접속되며 제2수직 동기 주파수 신호(VOUT)에 응답하는 수직 디스플레이 제어 회로(22)와; 제공된 상기 정수배의 수평 동기 주파수 신호(2fH), 상기 수직 동기 주파수 신호(VIN) 및 패닝 제어 신호(PCS)에 응답하며, 수평 하프 라인 구간에 대한 지연시간에 대응하는 증가분만큼 차이나는 복수의 지연중 한 지연에 의해 상기 수직 동기 주파수 신호(VIN)에 대해 위상이 지연된 상기 제2수직 동기 주파수 신호(VOUT)를 입력으로 갖는 디지탈 위상 지연 회로(14)를 구비하는 것을 특징으로 하는 수직 패닝 회로.
  7. 제6항에 있어서, 상기 디지탈 위상 지연 회로는, 복수의 디지탈 카운터 (16,18,26)와; 상기 복수의 카운터 중 한 카운터의 출력용의 디지탈 디코더(20)를 포함하는 것을 특징으로 하는 수직 패닝 회로.
  8. 제6항에 있어서, 상기 디지탈 위상 지연 회로는, 상기 정수배의 수평 동기 신호(2fH)에 의해 클럭조정되고 상기 수직 동기 신호(VH)에 의해 인에이블되며 제1클럭 출력 신호(CNT1)를 발생하는 제1카운터(16)와; 상기 정수배의 수평 동기 신호(2fH)에 의해 클럭조정되며 상기 제1클럭 출력 신호에 의해 개시 카운트로 설정되고 제2클럭 출력 신호(CNT2)를 발생하는 제2카운터(18)와; 상기 수직 동기 신호(VIN)에 의해 클럭조정되며, 상기 개시 카운트로서 상기 제2카운터(18)에 인가되고 수직 패닝 제어 신호(UP, CENTER, DOWN)에 응답하여 변화하는 제3클럭 출력 신호(CNT3)를 발생하는 제3카운터(26)와; 상기 제2클럭 출력 신호를 수신하기 위해 접속되며, 상기 위상 지연된 수직 주파수 동기 신호(VOUT)를 디코딩된 출력 신호로서 발생하는 디코더(20)를 포함하는 것을 특징으로 하는 수직 패닝 회로.
  9. 제6항에 있어서, 상기 수평 동기 주파수(fH)는 입력 비디오 신호의 수평 동기 신호에 대응하며, 상기 정수배의 수평 동기 주파수는 상기 입력 비디오 신호의 상기 수평 동기 신호의 2배인 것을 특징으로 하는 수직 패닝 회로.
  10. 제6항에 있어서, 상기 비디오 디스플레이(30)는 광폭 포맷 디스플레이비를 갖는 것을 특징으로 하는 수직 패닝 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039299A 1994-11-02 1995-11-02 비월주사된비디오의수직패닝시스템 KR100393458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/333,181 US5574508A (en) 1994-11-02 1994-11-02 Vertical panning for interlaced video
US08/333,181 1994-11-02

Publications (2)

Publication Number Publication Date
KR960020469A true KR960020469A (ko) 1996-06-17
KR100393458B1 KR100393458B1 (ko) 2003-10-17

Family

ID=23301676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039299A KR100393458B1 (ko) 1994-11-02 1995-11-02 비월주사된비디오의수직패닝시스템

Country Status (9)

Country Link
US (1) US5574508A (ko)
EP (1) EP0711071B1 (ko)
JP (1) JP3703544B2 (ko)
KR (1) KR100393458B1 (ko)
CN (1) CN1134974C (ko)
DE (1) DE69525709T2 (ko)
MX (1) MX9504612A (ko)
MY (1) MY113091A (ko)
TW (1) TW285808B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123358B2 (ja) * 1994-09-02 2001-01-09 株式会社日立製作所 ディスプレイ装置
JP3488313B2 (ja) * 1995-04-21 2004-01-19 ソニー株式会社 映像信号処理装置および合成画面投影装置
EP0814607B1 (en) * 1996-06-19 2004-11-10 Matsushita Electric Industrial Co., Ltd. Television receiver
JP2000092409A (ja) * 1998-09-10 2000-03-31 Sony Corp 映像表示装置
US6456745B1 (en) * 1998-09-16 2002-09-24 Push Entertaiment Inc. Method and apparatus for re-sizing and zooming images by operating directly on their digital transforms
DE10026739B4 (de) * 2000-05-30 2006-10-19 Micronas Gmbh Verfahren und Vorrichtung zur Phasenkorrektur eines vertikal verzerrten digitalen Bilds
US6930524B2 (en) * 2001-10-09 2005-08-16 Micron Technology, Inc. Dual-phase delay-locked loop circuit and method
US6759911B2 (en) 2001-11-19 2004-07-06 Mcron Technology, Inc. Delay-locked loop circuit and method using a ring oscillator and counter-based delay
US7262806B2 (en) * 2001-11-21 2007-08-28 Broadcom Corporation System and method for aligned compression of interlaced video
US6621316B1 (en) 2002-06-20 2003-09-16 Micron Technology, Inc. Synchronous mirror delay (SMD) circuit and method including a counter and reduced size bi-directional delay line
US6727740B2 (en) 2002-08-29 2004-04-27 Micron Technology, Inc. Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
US6937076B2 (en) * 2003-06-11 2005-08-30 Micron Technology, Inc. Clock synchronizing apparatus and method using frequency dependent variable delay
TWI268473B (en) * 2004-11-04 2006-12-11 Realtek Semiconductor Corp Display controlling device and controlling method
US7130226B2 (en) * 2005-02-09 2006-10-31 Micron Technology, Inc. Clock generating circuit with multiple modes of operation
JP2009147831A (ja) * 2007-12-17 2009-07-02 Victor Co Of Japan Ltd 画像伝送装置及びワイヤレス画像受信装置
CN107645627B (zh) * 2016-07-20 2020-08-11 南京造币有限公司 一种多相机同步控制装置
CN112927648A (zh) * 2019-12-06 2021-06-08 西安诺瓦星云科技股份有限公司 显示控制方法及装置、模组控制卡和led显示屏

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793483A (en) * 1972-11-24 1974-02-19 N Bushnell Video image positioning control system for amusement device
US3827041A (en) * 1973-08-14 1974-07-30 Teletype Corp Display apparatus with visual segment indicia
JPS6016777A (ja) * 1983-07-08 1985-01-28 Victor Co Of Japan Ltd 文字信号発生装置
CA1258912A (en) * 1986-11-20 1989-08-29 Stephen J. King Interactive real-time video processor with zoom, pan and scroll capability
GB9012326D0 (en) * 1990-06-01 1990-07-18 Thomson Consumer Electronics Wide screen television
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
US5345152A (en) * 1993-07-14 1994-09-06 Thomson Consumer Electronics, Inc. Vertical deflection S-correction with picture height compensation

Also Published As

Publication number Publication date
JP3703544B2 (ja) 2005-10-05
US5574508A (en) 1996-11-12
CN1134974C (zh) 2004-01-14
TW285808B (ko) 1996-09-11
KR100393458B1 (ko) 2003-10-17
DE69525709T2 (de) 2002-08-14
EP0711071B1 (en) 2002-03-06
DE69525709D1 (de) 2002-04-11
CN1132974A (zh) 1996-10-09
MX9504612A (es) 1997-05-31
EP0711071A1 (en) 1996-05-08
MY113091A (en) 2001-11-30
JPH08214179A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
KR960020469A (ko) 비월주사된 비디오에 대한 수직 패닝
KR970002834A (ko) 컬러 휠의 위상 에러 제어
KR100330029B1 (ko) 표준신호 처리장치
KR960032278A (ko) 디스플레이 장치 및 디스플레이 패널용 타이밍신호 생성방법
KR860008672A (ko) 2루프 라인 편향 시스템
US20020001041A1 (en) Video transmission apparatus
MY118491A (en) A subpicture image signal vertical compression circuit
GB1533238A (en) Split-screen television apparatus
KR960006577A (ko) 디지탈비디오데이터의 정지화면제어장치
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
KR100244870B1 (ko) Lcd판넬의구동제어회로
KR940017870A (ko) 윈도우 신호 발생장치
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
JPH01126012A (ja) 発振出力制御回路
KR950004106B1 (ko) 화상조절회로
KR910009064A (ko) 모자이크 효과 발생 장치
KR970025198A (ko) 영상확대가 가능한 액정 컨트롤라
KR950034183A (ko) 디지탈비디오데이터의 정지화면제어장치
KR940000434B1 (ko) 편향 주파수 변화에 의한 확대 기능 텔레비젼
KR960043928A (ko) 엔티에스씨/팔 칼라캐리어 변환회로
KR970024897A (ko) 동기 신호 발생 장치
JPS6212284A (ja) 信号処理回路
KR970078696A (ko) 수평폭 조정용 패턴 발생장치
KR970057238A (ko) 영상 신호의 지터 제거 장치
JPH0277787A (ja) ディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee