JPH07322089A - 垂直同期信号検出再生回路 - Google Patents

垂直同期信号検出再生回路

Info

Publication number
JPH07322089A
JPH07322089A JP6133982A JP13398294A JPH07322089A JP H07322089 A JPH07322089 A JP H07322089A JP 6133982 A JP6133982 A JP 6133982A JP 13398294 A JP13398294 A JP 13398294A JP H07322089 A JPH07322089 A JP H07322089A
Authority
JP
Japan
Prior art keywords
signal
circuit
sync signal
counting
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6133982A
Other languages
English (en)
Inventor
Susumu Tsuchida
進 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6133982A priority Critical patent/JPH07322089A/ja
Publication of JPH07322089A publication Critical patent/JPH07322089A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 【目的】 非標準テレビジョン信号に対しても、映像信
号の表示画像がディスプレイ上で上下に振動あるいは移
動しないようにした垂直同期信号検出再生回路を提供す
ること。 【構成】 NTSCデコーダ2で分離されたV同期信号
はVジッタ除去回路5により安定なV同期となるようV
ジッタが除去される。Vジッタ除去回路5の出力と、倍
速の2HCLKが供給されるカウントダウン回路6にお
いて、カウントされた各フィールドの水平ライン数が1
フレーム遅延されてラインカウンタにロードされ、この
ラインカウンタにより原信号のV同期信号と同じ位置に
V同期信号が形成される。さらに、V同期シフト回路7
により表示画像を任意にスクロールするようV同期をシ
フトする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表示画面のアスペクト比
が16:9のワイドディスプレイを用いるテレビジョン
表示装置に関し、例えばハイビジョン(HDTV)受像
方式の画面に、表示画面のアスペクト比が4:3のNT
SC方式の映像信号を倍速処理して、上記16:9のデ
ィスプレイのアスペクト比と再生画像がほぼ一致し、映
像信号の上下に非対称のブランク領域が存在する様なビ
スタサイズの映像情報を、垂直同期信号をシフトさせた
疑似垂直同期信号により、ディスプレイ画面上の最適な
位置にスクロール表示する際に好適な、垂直同期信号検
出再生回路に関する。
【0002】
【従来の技術】例えば、ハイビジョン受像機においてN
TSC方式の信号を表示する場合には、偏向系の整合性
を重視して、NTSC方式の映像信号を倍速変換処理
し、2倍の走査周波数の水平走査信号で表示することが
従来行われている。
【0003】この従来の方式の一つとして、通常のイン
ターレース方式と同等の画質を得るため、262. 5H
の奇数フィールドおよび262. 5Hの偶数フィールド
における同一ラインを、2回ずつ連続して読み出しを行
う倍速変換処理によって、それぞれ525Hの奇数フィ
ールドの映像信号、および525Hの偶数フィールドの
映像信号に変換し、画面上に映像信号の画像表示をする
時に、同一信号を表示する奇数フィールドと偶数フィー
ルドの上下の走査ラインを重ね合わせて、あたかもノー
マルスキャン方式のインターレース表示と同等の走査を
行わせる、重ね書きライン倍速変換方式が考えられてい
る。
【0004】これにより、ハイビジョン受像機のディス
プレイのアスペクト比16:9と再生画像のアスペクト
比とをほぼ一致させることができる。また、上下にブラ
ンク領域を持つ様なビスタサイズの映像信号を表示する
際に、垂直方向に映像を拡大してブランク領域を表示し
ないようズ−ム表示を行うことができるが、この映像信
号領域をディスプレイ画面上の中央部に表示する為に、
垂直(V)同期信号を時間的に前後にシフトさせ、相対
的に表示画像を上下にスクロールさせる様な機能が実現
されている。
【0005】この場合、V同期信号を時間的に前の方に
移動させれば、映像信号が相対的に後ろの方に遅れる事
になり、ディスプレイに表示される映像領域を、画面下
部方向へスクロ−ルダウンさせる事が可能となる。また
逆にV同期信号を時間的に後ろの方に移動させれば、映
像信号が相対的に前の方に進む事になり、ディスプレイ
に表示される映像領域を、上部方向へスクロ−ルアップ
させる事が可能となる。
【0006】
【発明が解決しようとする課題】このような従来装置に
おいては、 (1)例えば、ソース映像信号がビデオテープレコーダ
(VTR)からの再生映像信号である場合、VTRの2
倍速再生モードや、スティルモ−ドなどの変速モ−ドで
再生された映像信号の様に、奇数/偶数フィ−ルドを構
成する映像信号の総ライン数が、それぞれ262. 5H
と同じではなく、奇数/偶数フィ−ルドの映像信号の総
ライン数がそれぞれ262H、263Hと異なるライン
数となる場合がある。従来のカウントダウン方式の垂直
同期信号検出再生回路においては、それぞれのフィール
ドのライン数は同一のカウンタで計数されている。
【0007】このため、最初の262Hを計数した値
が、次の263HのフィールドのV同期信号発生に利用
されるので、この263Hのフィールドでは1H前にシ
フトした位置に同期信号が形成される事になる。更に、
この次の262Hのフィールドでは、前の263Hのフ
ィールドの計数値が利用され、1H後ろにシフトした位
置にV同期信号が形成されることになる。その結果とし
て、表示される映像信号がフィールド毎に上下に振動す
る様なVジッタ問題が発生するという問題点があった。
【0008】(2)また、VTRにおいてピクチャ−サ
−チなどの変速再生モ−ドでは、一般に早送り時に各フ
ィールドの総ライン数が約260Hと短くなり、逆に巻
き戻し時には約265Hと長くなるが、従来のカウント
ダウン方式の垂直同期信号検出再生回路では262. 5
H目の所にV同期信号が最初に形成され、その位置を基
準にしてカウントダウン回路が動作するため、V同期信
号が早送り時には原信号のV同期位置より時間的に後方
へシフトされ、逆に巻き戻し時には時間的に前方へシフ
トされるようになり、表示される映像信号が上下に移動
するという問題点があった。
【0009】そこで、本発明はVTRの変速再生時の様
なフィールドの総ライン数が262.5Hからずれた非
標準テレビジョン信号に対しても、映像信号の表示画像
がディスプレイ上で上下に振動あるいは移動しないよう
にした垂直同期信号検出再生回路を提供することを目的
としている。さらに、本発明は映像信号期間中のノイズ
によらず、安定に垂直同期信号を発生することのできる
垂直同期信号検出再生回路を提供することを目的として
いる。また、本発明はディスプレイの上の表示画像を任
意に上下にスクロールさせることのできる垂直同期信号
検出再生回路を提供することを目的としている。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明の垂直同期信号検出再生回路は、奇数/偶数
フィールドそれぞれの水平ライン数を、その水平走査周
波数の2倍の周波数のクロックによりカウントするカウ
ント手段と、該カウント手段の水平ライン数に応じたカ
ウント値が1フレーム遅延された後、ロード値として設
定されるカウントダウン手段と、該カウントダウン手段
が、前記水平走査周波数の2倍の周波数のクロックによ
り所定カウント値にカウントダウンされた時に、疑似垂
直同期信号を発生するようにしたものである。
【0011】また、安定に垂直同期信号を発生するため
に、本発明の垂直同期信号検出再生回路は、前記カウン
ト手段が、標準テレビジョン信号の奇数/偶数フィール
ドの正規水平ライン数の、略90%から略110%のカ
ウント値とされた時に、ウィンドウ信号を発生するウィ
ンドウ発生手段を備え、該ウィンドウ信号により抽出さ
れた前記垂直同期信号の前縁により、前記カウント手段
は初期値にリセットされ、前記カウント手段のカウント
値が前記正規水平ライン数の略110%に到達した場合
には、前記カウント手段のカウント動作を停止させると
同時に、前記ウィンドウ信号を保持し続けるようにした
ものである。
【0012】さらに、表示画像を任意に上下にスクロー
ルさせるために、本発明の垂直同期信号検出再生回路
は、前記カウントダウン手段の前記所定カウント値を任
意に設定できる設定手段を備え、該設定手段により設定
される設定値に応じて、ディスプレイに表示される画像
を上下にスクロールできるようにしたものである。
【0013】
【作用】本発明によれば、 (1)VTRの2倍速再生モードやスティルモ−ドなど
の変速モ−ドで再生された映像信号の様に、奇数/偶数
フィ−ルドを構成する映像信号の総ライン数がそれぞれ
262. 5Hでなく、奇数/偶数フィ−ルドを構成する
映像信号の総ライン数が、例えば262H、263Hと
異なるライン数の場合に於いても、奇数/偶数の各々の
フィールドのライン数により、カウントダウン動作が確
実に行われ、スクロール値がセンタの時には、オリジナ
ル信号の垂直同期位置にカウントダウン回路で作られた
垂直同期信号が正しく復元再生されるので、従来装置に
おける映像信号が上下に振動する様なVジッタが発生し
なくなる。
【0014】(2)またピクチャ−サ−チなどの変速再
生モ−ドでは、早送り時に総ライン数が約260Hと短
く、逆に巻き戻し時には約265Hと長くなるが、いず
れの場合においてもスクロール値がセンタの時には、そ
れぞれオリジナル信号の垂直同期と同じ位置である26
0H目、もしくは265H目の位置に垂直同期信号が正
しく復元再生される事により、従来装置における表示さ
れる映像信号が上下に移動するという問題を解決するこ
とができる。
【0015】
【実施例】図1は本発明の垂直同期信号検出再生回路を
含むライン倍速映像信号の表示装置の概要を示すブロッ
ク図であり、この表示装置は、4:3のアスペクト比の
NTSC方式の映像信号の上下にブランク領域が存在
し、16:9ディスプレイのアスペクト比と再生画像が
ほぼ一致する様な、ビスタサイズの映像情報を表示する
場合に、垂直同期信号をシフトさせて疑似垂直同期信号
を発生させ、ディスプレイ画面上の最適な位置に、映像
情報を表示するときに好適なテレビ受像機である。
【0016】この図1に於いて、1はUHF/VHFア
ンテナ1Aで受信されたUHF/VHF放送、およびB
Sアンテナ1Bで受信されたBS放送のNTSC方式の
標準テレビ信号を選択するUV/BSチューナであり、
このUV/BSチューナ1から出力された映像信号は、
入力選択スイッチS1の入力端子に入力されている。入
力選択スイッチS1には、外部ビデオ信号1(VIDEO
1)、外部ビデオ信号2(VIDEO 2)、外部ビデオ信号
3(VIDEO 3)も入力されており、このうちのいずれか
の信号が入力選択スイッチS1により選択されてNTS
Cデコーダ2に供給されている。このNTSCデコーダ
2は、入力されたNTSC方式の映像信号を輝度(Y)
信号/色差信号に復調し、復調された信号は、重ね書き
ライン倍速信号処理装置3に供給される。この重ね書き
ライン倍速処理装置3においては、例えば並列接続され
た2個のラインメモリに信号が交互に書き込まれた後、
1水平期間(H)の信号が倍速で2回連続して読み出さ
れるようにされている。
【0017】そして、この倍速処理された信号はアスペ
クト変換装置4に供給され、例えばノーマルモードでは
水平方向に時間軸が3/4倍に圧縮され、図2(A)に
示すようなノーマル表示画面がディスプレイ40上に形
成される。この図2(A)においては、表示画像はビス
タサイズの映像信号の例を示しており、上下には枠信号
41が付加されている。また、ズームモードとされた時
は、垂直方向がオーバースキャンとなるように偏向系が
制御され、図2(A)に示す表示画像が図2(B)に示
すようなズーム表示画面として表示される。すなわち、
枠信号41はオーバースキャン領域42に位置するよう
にされるため、枠信号41は表示されないようになる。
【0018】スイッチS2は、図示されていないMUS
Eデコーダで復調されたHDTV信号(HDTV1)、また
はHD−VTR等から出力されたハイビジョンビデオ信
号(HDTV2)を選択するスイッチである。このスイッチ
S2で選択されたHDTV信号、あるいは前記の倍速処
理されたNTSC信号は共にスイッチS3に入力され、
スイッチS3で選択されたいずれかの信号が図示しない
表示用RGB信号処理回路に供給され、RGB信号処理
が行われた後、アスペクト比が16:9のディスプレイ
(CRT)に供給されて画像が表示されている。
【0019】また、NTSCデコーダ2で分離された垂
直(V)同期信号は、後述するVジッタ除去回路5に供
給され、V同期信号のエッジ部の位相変動を除去するこ
とにより、1フィールドの水平ライン数をカウントする
際のカウントミスが発生しないようにしている。さら
に、重ね書きライン倍速処理装置3より発生された水平
周期の1/2倍の周期の倍速クロック(2HCLK)
と、Vジッタ除去回路5よりのジッタ除去されたV同期
信号出力が印加されるカウントダウン回路6は、同じく
後述するように、反転してプリセットされた水平ライン
数からの2HCLKをクロックとするカウントダウン動
作により、ジッタ除去されたV同期信号の−64水平ラ
イン(H)目の位置に、新たなV同期信号を再生させ
て、V同期シフト回路7へ供給している。そして、V同
期シフト回路7は、更にこの再生されたV同期信号を、
ズームモードの場合に、時間的に前後にシフトさせる機
能を有する。例えばスクロール値がセンタの場合には、
オリジナルのV同期信号と同じ位置に、新しいV同期信
号が再生されるようになる。
【0020】ところで、ビスタサイズの映画ソフト等の
映像信号を表示する場合、前記図2(B)に示すように
上下に付加されている枠信号41を、偏向系の垂直方向
のオーバースキャンにより、有効画面40外に追い出し
て表示を行うが、図3に示す様に、オリジナルのV同期
信号43に対し、疑似V同期信号44を時間的に後方
に、例えば32Hシフトさせれば、映像信号が32H前
の方に進む事になり、表示される映像領域は上部方向へ
32H分スクロ−ルアップする事になる。また逆に、図
5に示す様に、オリジナルの映像信号のV同期信号43
に対し、疑似V同期信号47を時間的に前方に、例えば
32Hシフトさせれば、映像信号が32H後の方に遅れ
ることになり、表示される映像領域は下部方向へ32H
分スクロ−ルダウンする事になる。なお、図4に示すよ
うにオリジナルのV同期信号43に対し、疑似V同期信
号46を時間的に一致させれば、映像信号はセンタ位置
に位置されるようになる。従って、上下の枠信号41が
非対称の場合に、枠信号41を有効画面40外に追い出
すのに有効な機能となる。
【0021】次に、重ね書きライン倍速変換の原理を図
7に示すが、図7の説明に先立って、図6に示す通常の
ノーマルスキャンの説明を行う。図6において、映像信
号が通常のNTSC方式の場合、同図(A)に示すよう
に1/60秒の奇数フィールドの映像信号A,B,C,
D・・・の水平ライン数は262.5本であり、同図
(B)に示す偶数フィールドの映像信号A’,B’,
C’,D’・・・の水平ライン数も262.5本とされ
ており、偶数フィールドのラインは奇数フィールドのラ
インの間を走査するようにされている。そこで、(A)
に示す奇数フィールドの映像信号と、(B)に示す偶数
フィールドの映像信号とを合成すると、同図(C)に示
すような525本の水平ライン数のフレーム信号に合成
されることになる。
【0022】次に図7においては、映像信号が通常のN
TSC方式の場合、同図(A)に示すように奇数フィー
ルドの1水平期間の映像信号A、B、C、・・・・・・
をA/D変換してラインメモリに書き込み、その2倍の
速さのクロックでメモリから2回連続して読み出しを行
い、奇数フィールドで525本の映像信号AA、BB、
CC、・・・・・・を得る。偶数フィールドの場合も同
様に処理を行い、同図(C)に示すように1フィールド
で525本の映像信号A’A’、B’B’、C’C’、
・・・を得る。
【0023】そして変換前に同一の走査線上にある奇数
フィールドの信号(AA、BB、CC・・・・)は、同
図(B)に示すように垂直方向の偏向補正信号(この信
号はデューティ50%の水平同期信号HCLK)によっ
て、ディスプレイ面上で1本の走査ラインになるように
重ね合わせる。この様子を図8に示す。また、同一の走
査線上にある偶数フィールドの信号(A’A’、B’
B’、C’C、・・・・)は、同図(D)に示すように
垂直方向の偏向補正信号(この信号はデューティ50%
の水平同期信号HCLK)によって、ディスプレイ面上
で1本の走査ラインになるように重ね合わせる。この様
子を図8に示す。そして、同図(B)に示す信号と
(D)に示す信号とを合成すると、同図(E)に示すよ
うな等価的に1フレームの水平ライン数が525本とさ
れた、2:1のインターレース表示画面となるようにし
ている。なお、偶数フィ−ルドに於いては奇数フィ−ル
ドと比較して、1H遅れた位相で、映像信号が同様にデ
ィスプレイ画面上に表示される。
【0024】また、図9にデューティ50%の標準水平
クロック信号(HCLK)を用いて、上下に走査線を重
ね合わせる様にシフトした場合における、倍速変換映像
信号とこのHCLKとのタイミングを示す。この図の
(D)は倍速変換された奇数フィールドの映像信号A
A、BBを例として示しており、同図(B)に示す倍速
の2HCLKに同期している。この倍速変換映像信号A
A、BBにおいて、同図(C)に示すデューティ50%
の標準HCLKが「L」レベルの時は上へビームをシフ
トし、「H」レベルの時は逆に下へビームをシフトする
ことにより重ね合わせると、同図(A)に示すような通
常の速度映像信号A、Bを得ることができる。
【0025】次に、図10及び図11には奇数/偶数フ
ィールドにおいて、V同期信号をオリジナルに対して、
3H前にシフトした場合の位相関係を示す。図10の
(A)は奇数フィールドのV同期信号が発生されるタイ
ミングの前後の信号を示しており、同図(B)はデュー
ティ50%の倍速の2HCLKのタイミングを示してい
る。さらに、同図(C)はオリジナルのV同期信号のタ
イミングであり、同図(D)はオリジナルのV同期信号
に対し3H前方にシフトしたタイミングの疑似V同期信
号を示している。(D)の波形をみると2HCLK6ク
ロック分前方へシフトしていることがわかる。また、図
11は偶数フィールドのタイミング図であり、図10と
ほぼ同様であるのでその説明は省略するが、このように
疑似V同期信号をオリジナルに対して、3H前にシフト
することにより、前記したように表示画像を下方へ3H
スクロールダウンすることができる。
【0026】次に、Vジッタ除去回路5の詳細構成を図
12に示し、その動作波形のタイミングを図13を用い
て説明する。図12に於て、点線で囲まれたブロック1
1は水平同期信号の1820倍に正確にロックした2
8. 6MHzのクロック信号を発生させるPLL回路で
あり、分周器12の分周信号の位相と同期分離された1
5. 734KHzの水平同期(H)信号の位相とを比較
する位相比較器11Aと、位相比較器11Aより出力さ
れる誤差電圧を平滑するローパスフィルタ11Bと、そ
の平滑された電圧により発振周波数が制御される電圧制
御発振器(VCO)11Cとにより構成されている。
【0027】VCO11Cで作られた28. 6MHzの
クロック信号は、水平方向1/1820分周器12にお
いて1820分周され、デューテイ50%の15. 73
4KHzの矩形波HCLKが生成される。このHCLK
は前記位相比較器11Aに入力される。また、VCO1
1Cで作られた28. 6MHzのクロック信号は、水平
方向1/910分周器13にも供給され、28. 6MH
zのクロックが910分周されてHCLKの2倍の周波
数の2HCLKが生成される。この倍速の2HCLKの
立ち上がり部分は標準のHCLKのエッジ部と位相が一
致している。この2HCLKは、インバータ14で反転
されて倍速の反転クロック信号(X2HCLK)と共
に、スイッチS11に供給されている。スイッチS11
より出力されるクロックは、カウントダウン回路6の基
本クロックとして用いられる。
【0028】さらに、分周器13においては図13
(D)に検出パルスとして示される、2HCLKの0〜
1/4Hの区間及び3/4〜4/4Hの区間でローレベ
ル、それ以外の1/4〜3/4Hの区間ではハイレベル
である様な、V同期信号の立ち下がりエッジ位置を検出
する為の、検出パルスが形成される。以下、このVジッ
タ除去回路5の動作を説明する。
【0029】図13(B)に示すV同期信号の様に、立
ち下がりエッジ位置が同図(D)に示す検出パルスの
「H」区間にある場合には、後述するカウントダウン回
路6において、同図(C)に示す2HCLKの立ち上が
りを利用して微分された同図(A)に示すカウントダウ
ン用ロードパルスは、V同期信号の立ち下がりエッジが
2HCLKの1/4〜3/4Hの区間で前後にジッタし
てもラッチエラーが無い為、極めて安定に得られる。し
かし、V同期信号の位相が更に遅れて、同図(E)に示
すV同期信号のタイミングになると、(E)に示すV同
期信号の位相が右に若干変動しただけで、V同期信号を
微分して得られるリセットパルスが同図(A)に破線で
示すように1H遅れるようになるため、安定な同期動作
が実現出来なくなり、映像信号はVジッタを生じるよう
になる。この場合には、2HCLKの位相を図12に示
すインバータ14で反転した図13(F)に示す反転さ
れたX2HCLKで微分動作を行わせる事により、V同
期信号の立ち下がりエッジが2HCLKの3/4〜4/
4H及び0〜1/4Hの区間で前後にジッタしても、同
図(G)に示す様に安定なロードパルスが得られるよう
になる。
【0030】このように、V同期信号の立ち下がりエッ
ジ位置を検出する為、図13(A)に示すV同期信号を
図12に示すインバータ15により反転したV同期反転
信号で、D型フリップフロップからなるラッチ回路16
により図13(D)に示す検出パルスをラッチする事が
行われる。更にV同期信号の急峻な位相変化に追随し
て、Vジッタを生じない様にする為、16フィールド分
の積分動作を16進アップダウンカウンタ17により行
うようにしている。
【0031】すなわち、ラッチ回路16の出力は16進
アップダウンカウンタ17のアップ/ダウンカウント状
態を制御しており、V同期信号の立ち下がり位置が検出
パルスのローレベル区間に16フィールド以上安定して
存在する時には、ラッチ回路16の出力で制御されるカ
ウンタ17は、インバータ15よりのV同期信号をクロ
ックとしてダウンカウントするダウンカウント状態とさ
れ、16フィールド以上その状態が連続した時にカウン
タ17は、キャリー/ボロー出力端子にローレベル(ボ
ロ−)を出力し、これにより図13(C)に示す2HC
LKをインバータ14により反転した同図(F)に示す
反転されたX2HCLKが、図12に示すスイッチS1
1で選択されるようになる。逆に、検出パルスのハイレ
ベル区間にV同期信号の立ち下がりエッジが存在する時
にはアップカウント状態とされて、その状態が16フィ
ールド以上連続すると、カウンタ17のキャリー/ボロ
ー出力端子からハイレベル(キャリー)が出力され、同
図(C)に示す2HCLKがスイッチS11によりその
まま選択されるようになる。
【0032】この様に、Vジッタ除去回路5は、図13
(E)に示す様にV同期信号の開始点である立ち下がり
エッジが、カウントダウン用クロックである2HCLK
の立ち上がりエッジとほぼ一致して、ロードパルスによ
るカウンタのリセット機能が安定に動作しなくなるのを
解決する為に、V同期信号の立ち下がりエッジ位置によ
り、2HCLK/X2HCLKのいずれかを選択してカ
ウントダウン用クロックの位相を選択する機能を有して
いる。
【0033】次に、Vカウントダウン回路6、及びV同
期シフト回路7の詳細な構成を図14に示し、その動作
を説明する。この図において点線で囲まれた部分は、縦
続接続されたDラッチ22とDラッチ23、及びOR回
路24から構成されるV同期信号の微分回路であり、前
記図13(A)あるいは同図(B)に示すロードパルス
が得られる。この微分回路には前記図12に示すスイッ
チS11により選択されたVジッタ除去処理されたカウ
ントダウン用2HCLK/X2HCLKがクロックとし
て供給されていると共に、V同期信号がAND回路21
を介して供給されている。
【0034】また、第1のラインカウンタ25では、V
同期信号を2HCLK、又はX2HCLKで微分した微
分回路よりのロードパルスにより、初期値「0」がロー
ドされるカウントリセット動作が行われ、1フィールド
内に含まれるライン数が、0. 5Hの精度で正確にカウ
ントされる。カウントクロックには、倍速、即ち1/2
水平周期の2HCLKが用いられている為、通常のNT
SC標準信号の1フィールド262. 5Hのライン数
は、1から数え始めると2倍の値「525」でカウント
される。従って「0」からカウントされたカウンタの値
としては、「524」が得られる事になり、信号処理の
簡単な整数の値となる。
【0035】また、第1のラインカウンタ25において
は、倍速クロックによる525Hのほぼ90%〜110
%の値、即ち474H〜574Hのカウント値で「H」
となるウィンドウ信号が形成され、このウィンドウ信号
はAND回路21の一方の入力とされる。このため、映
像区間中に含まれるノイズに対するウィンドウ信号とし
て働くようになる。従ってV同期信号を検出してから、
標準HCLKによる237H区間は、ノイズに対する第
1ラインカウンタ25のリセット誤動作を防ぎ、安定な
V同期動作が実現できる。
【0036】なお、V同期信号の到来しない無信号時に
は、第1のラインカウンタ25は倍速クロックによる5
74Hカウント(標準では287H)で停止され、前記
ウィンドウ信号が「H」状態を維持するようにされてお
り、次に入って来るV同期信号を直ちに受け付ける様に
動作する。また、無信号時にはV同期信号が消滅する
が、第2のラインカウンタ27は、それまで第1ライン
カウンタ27がカウントしていたライン数をロード値と
して保存し、そのままのVパルス発生周期状態に保たれ
る為、V同期信号を数フィールド見失った場合でも、垂
直偏向系による画面のバウンシングは発生しない。
【0037】さらに、1フレーム遅延/データ反転回路
26では、1フィールドの周期を持つV同期信号をクロ
ックとした、図示しない第1ラインカウンタ25のライ
ン数カウント値をデータ入力とするラッチ回路2段と、
データインバータで構成されている。従って、第1のラ
インカウンタ25でカウントされた1フィールドのライ
ン数が1フレームだけ遅延され、更にこのカウントデー
タ値が反転される事により、[(負のデータ値)ー1]
に変換される。即ち、前述のカウント値524Hは、ー
525Hの値に変換される。この値は第2のラインカウ
ンタ27、及び第3のラインカウンタ31のロード値と
して、V同期信号を微分したロードパルス信号により、
第2ラインカウンタ27及び第3のラインカウンタ31
に初期値としてロードされる。
【0038】第2ラインカウンタ27のカウント値が−
64H目となったことを検出する−64H目検出回路2
8は、第2のラインカウンタ27のカウンタ値を監視し
ており、例えばNTSC信号の場合には、倍速の2HC
LKのカウントにより、次のV同期信号のー64H目の
時にローとなる信号を形成して補助ラインカウンタ29
に供給している。
【0039】この補助ラインカウンタ29では、ー64
H目検出回路28で作られたパルスを開始点にして、0
から128までカウントを行う。補助ラインカウンタ2
9のカウンタ値は、一致検出回路30に供給され、マイ
コンより転送されたスクロール用のコントロール値の2
倍の値との一致検出が行われる。例えば、スクロール値
が32の時には、倍速クロックの64H目、即ちオリジ
ナルのV同期信号と同じ位置に、一致検出パルスが形成
されて第3ラインカウンタ31にロードパルスとして供
給される。これにより、第3ラインカウンタ31には1
フレーム遅延/データ反転回路26より供給される1フ
レーム前のフィールドのライン数に応じた値がロードさ
れ、このロード値をカウントダウン動作に用いて、映像
信号を垂直方向にスクロールさせる疑似V同期信号、及
びオーバースキャン領域用のブランキングパルス信号な
どが作成される。なお、マイコンより転送されるコント
ロール値は32±32の範囲とされており、0〜64の
任意のコントロール値とすることができる。
【0040】次に、図15にカウントダウン回路6の動
作タイミング図を示し、その動作を説明する。この図の
波形(A)はオリジナルの映像信号から同期分離された
V同期信号であり、同図(B)は第1のラインカウンタ
25において、倍速2HCLKクロックによる474H
〜574Hのカウント値をデコードし作成された、映像
区間のノイズを除去するウィンドウ信号である。さらに
同図(C)は、ー64H目検出回路28より出力される
−64H目検出出力であり、倍速の2HCLKのカウン
ト動作により、前記(A)に示すオリジナルのV同期信
号の64H前の位置を検出し、補助ラインカウンタ29
の動作を開始させるパルス信号となる。
【0041】補助ラインカウンタ29は最大128Hの
カウンタ動作を行うようにされ、カウント値に応じてス
クロールの可変を可能にするように、例えば、マイコン
からのスクロール値が29(32ー3)の場合、一致検
出回路30の入力には乗算器32で2倍された58(6
4ー6)が与えられる。従って補助ラインカウンタ29
の値が58の時に一致検出が成立し、同図(D)に示す
ように、同図(A)で示すオリジナルのV同期信号に対
し、標準のHCLKで3Hだけ前に位相の進んだ位置
に、一致検出回路30から一致検出パルスが出力され
る。
【0042】さらに、同図(E)には、第3ラインカウ
ンタ31の倍速の2HCLKによるカウンタ値がー6〜
ー1とされた時に、カウンタ値をデコードして得られた
3H幅の疑似V同期信号出力を示す。この疑似V同期信
号を用いて、垂直偏向系の同期処理を行うと、映像信号
は相対的に3Hだけ後ろに遅れる事になり、表示される
映像信号は標準HCLKの3H分、画面下部にスクロー
ルダウンして表示されるようになる。また、同図(F)
には、±32H幅のブランキング出力のタイミングを示
すが、これはズーム表示モード時の、垂直偏向系による
オーバースキャン領域を、ブランキングする為の信号に
用いられる。
【0043】以上説明したように、本発明の垂直同期信
号検出再生回路は、Vジッタ除去回路により垂直同期信
号のVジッタを除去した安定な垂直同期信号の微分信号
を得ることができ、この微分信号を利用するカウントダ
ウン回路とV同期シフト回路により奇数/偶数フィール
ドの1フレーム前のライン数を用いてV同期信号を復元
することができるものである。
【0044】なお、前記したカウントダウン信号処理
は、スクロール値をセンタ固定の動作として、通常の
4:3のディスプレイを持つテレビジョン受像機に於
て、垂直同期信号再生手段として適用可能である。また
スクロール信号処理を含むカウントダウン方式は、通常
のノ−マルスキャン方式の16:9ディスプレイを持つ
ワイドビジョンに於ても、同様に適用可能である。また
PAL/SECAM映像信号の場合には、1フレームが
625本の走査線で構成される為、ライン数をほぼ1.
2倍(625/525)に設定して、同様に適用するこ
とができる。
【0045】
【発明の効果】本発明は以上のように構成されているの
で、カウントダウン信号処理、及びスクロール信号処理
により、次のような効果を達成することができる。 (1) VTRの2倍速再生モードやスティルモ−ドな
どの変速モ−ドで再生された映像信号の様に、奇数偶数
フィ−ルドを構成する映像信号の総ライン数がそれぞれ
262. 5Hでなく、例えば262H、263Hと異な
る場合に於いても、奇数偶数の各々のフィールドの実際
のライン数により、カウントダウン動作が確実に行わ
れ、原信号のV同期信号と同じ位置にカウントダウン回
路で作られたV同期信号が復元されるので、従来装置に
おいて映像信号が上下に振動する様なVジッタ問題が発
生しなくなる。
【0046】(2) ピクチャ−サ−チなどの変速再生
モ−ドでは、早送り時に総ライン数が約260Hと短
く、巻き戻し時には逆に約265Hと長くなるが、いず
れの場合にも本発明によれば、それぞれ原信号のV同期
信号と同じ位置にある、260H目、265H目の位置
に、V同期信号が形成される事より、表示される映像信
号が上下するという問題を解決することができる。
【図面の簡単な説明】
【図1】本発明の垂直同期信号検出再生回路を備えるテ
レビジョン受像機の基本構成を示すブロック図である。
【図2】テレビジョン受像機における画面表示モード説
明するための図である。
【図3】スクロールアップ方法を説明するための図であ
る。
【図4】スクロールセンタ位置を説明するための図であ
る。
【図5】スクロールダウン方法を説明するための図であ
る。
【図6】通常のノーマルスキャンを説明するための図で
ある。
【図7】重ね書きライン倍速変換の変換原理を説明する
ための説明図である。
【図8】重ね書きライン倍速変換の変換原理を説明する
ための説明拡大図である。
【図9】重ね書きライン倍速変換の変換原理を説明する
ためのタイミング図である。
【図10】奇数フィールドに於けるV同期信号シフトを
説明するための図である。
【図11】偶数フィールドに於けるV同期信号シフトを
説明するための図である。
【図12】Vジッタ除去回路のブロック図である。
【図13】Vジッタ除去回路を説明する為の動作タイミ
ング図である。
【図14】カウントダウン回路のブロック図である。
【図15】カウントダウン回路を説明するための動作タ
イミング図である。
【符号の説明】
1 UV/BSチューナ 2 NTSC方式用デコーダ 3 重ね書きライン倍速処理回路 4 アスペクト比コンバータ 5 Vジッタ除去回路 6 カウントダウン回路 7 V同期シフト回路 11 HCLK/2HCLK発生用PLL 12 HCLK発生用1820分周器 13 2HCLK発生用910分周器 14,15 インバータ回路 16,22,23 Dラッチ回路 17 16進アップダウンカウンタ 21 AND回路 24 OR回路 25 第1ラインカウンタ 26 1フレーム遅延/データ反転 27 第2ラインカウウンタ 28 ー64H目検出回路 29 補助ラインカウンタ 30 一致検出回路 31 第3ラインカウンタ 32 乗算器

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 奇数/偶数フィールドそれぞれの水平ラ
    イン数を、その水平走査周波数の2倍の周波数のクロッ
    クによりカウントするカウント手段と、 該カウント手段の水平ライン数に応じたカウント値が1
    フレーム遅延された後、ロード値として設定されるカウ
    ントダウン手段と、 該カウントダウン手段が、前記水平走査周波数の2倍の
    周波数のクロックをカウントすることにより所定カウン
    ト値にカウントダウンされた時に、疑似垂直同期信号を
    発生することを特徴とする垂直同期信号検出再生回路。
  2. 【請求項2】 前記カウント手段は、標準テレビジョン
    信号の奇数/偶数フィールドの正規水平ライン数の、略
    90%から略110%のカウント値とされた時に、ウィ
    ンドウ信号を発生するウィンドウ発生手段を備え、該ウ
    ィンドウ信号により抽出された前記垂直同期信号の前縁
    により、前記カウント手段は初期値にリセットされ、 前記カウント手段のカウント値が前記正規水平ライン数
    の略110%に到達した場合には、前記カウント手段の
    カウント動作を停止させると同時に、前記ウィンドウ信
    号を保持し続けるようにしたことを特徴とする請求項1
    記載の垂直同期信号再生検出回路。
  3. 【請求項3】 前記カウントダウン手段の前記所定カウ
    ント値を任意に設定できる設定手段を備え、該設定手段
    により設定される設定値に応じて、ディスプレイに表示
    される画像を上下にスクロールできることを特徴とする
    請求項1あるいは2記載の垂直同期信号再生検出回路。
JP6133982A 1994-05-25 1994-05-25 垂直同期信号検出再生回路 Withdrawn JPH07322089A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6133982A JPH07322089A (ja) 1994-05-25 1994-05-25 垂直同期信号検出再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6133982A JPH07322089A (ja) 1994-05-25 1994-05-25 垂直同期信号検出再生回路

Publications (1)

Publication Number Publication Date
JPH07322089A true JPH07322089A (ja) 1995-12-08

Family

ID=15117629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6133982A Withdrawn JPH07322089A (ja) 1994-05-25 1994-05-25 垂直同期信号検出再生回路

Country Status (1)

Country Link
JP (1) JPH07322089A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105828B1 (ko) * 2004-07-16 2012-01-17 톰슨 라이센싱 디지털 비디오 신호에서 화상 지터 방지 방법 및 장치
US8279274B2 (en) 2005-06-14 2012-10-02 Olympus Corporation Receiving apparatus, transmitting apparatus and in-vivo information acquiring apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105828B1 (ko) * 2004-07-16 2012-01-17 톰슨 라이센싱 디지털 비디오 신호에서 화상 지터 방지 방법 및 장치
US8279274B2 (en) 2005-06-14 2012-10-02 Olympus Corporation Receiving apparatus, transmitting apparatus and in-vivo information acquiring apparatus

Similar Documents

Publication Publication Date Title
JPH05183833A (ja) 表示装置
KR20060047515A (ko) 동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생방법 및 비디오 변환 방법
JPH08214179A (ja) インターレース形ビデオの垂直パン装置
JPH10319932A (ja) ディスプレイ装置
US5627598A (en) Display apparatus including aspect ratio converter and child picture processing with four field sequence memory
JPS649791B2 (ja)
CA1143830A (en) Television horizontal afpc with phase detector driven at twice the horizontal frequency
JPH0795444A (ja) 垂直同期回路
EP0584824B1 (en) Oscillator circuit suitable for picture-in-picture system
JPH07322089A (ja) 垂直同期信号検出再生回路
JP2002027279A (ja) 画像を垂直方向にパンする方法およびパン機能を具えたテレビジョン装置
JP2615749B2 (ja) テレビジョン受像機
JPH01194784A (ja) テレビジョン受像機
KR100224579B1 (ko) 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법
JP3186994B2 (ja) 画像表示装置
JP3118809B2 (ja) 同期回路
JP2844675B2 (ja) テレビジョン受像機
JP2964490B2 (ja) テレビジョン受像機
JP2699305B2 (ja) n倍速走査テレビジョン受像機
JPH08191429A (ja) 垂直同期処理装置
JPH01132285A (ja) 画像メモリ制御装置
JPS60180290A (ja) テレビジヨン受像機
JPH01132284A (ja) 画像メモリ制御装置
JPS63148780A (ja) テレビジヨン受像機用インタレ−ス制御回路
JPH04306987A (ja) テレビジョン受像機

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731