JPH07322089A

JPH07322089A - 垂直同期信号検出再生回路

Info

Publication number: JPH07322089A
Application number: JP6133982A
Authority: JP
Inventors: Susumu Tsuchida; 進土田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-05-25
Filing date: 1994-05-25
Publication date: 1995-12-08

Abstract

(57)【要約】【目的】非標準テレビジョン信号に対しても、映像信
号の表示画像がディスプレイ上で上下に振動あるいは移
動しないようにした垂直同期信号検出再生回路を提供す
ること。【構成】ＮＴＳＣデコーダ２で分離されたＶ同期信号
はＶジッタ除去回路５により安定なＶ同期となるようＶ
ジッタが除去される。Ｖジッタ除去回路５の出力と、倍
速の２ＨＣＬＫが供給されるカウントダウン回路６にお
いて、カウントされた各フィールドの水平ライン数が１
フレーム遅延されてラインカウンタにロードされ、この
ラインカウンタにより原信号のＶ同期信号と同じ位置に
Ｖ同期信号が形成される。さらに、Ｖ同期シフト回路７
により表示画像を任意にスクロールするようＶ同期をシ
フトする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示画面のアスペクト比
が１６：９のワイドディスプレイを用いるテレビジョン
表示装置に関し、例えばハイビジョン（ＨＤＴＶ）受像
方式の画面に、表示画面のアスペクト比が４：３のＮＴ
ＳＣ方式の映像信号を倍速処理して、上記１６：９のデ
ィスプレイのアスペクト比と再生画像がほぼ一致し、映
像信号の上下に非対称のブランク領域が存在する様なビ
スタサイズの映像情報を、垂直同期信号をシフトさせた
疑似垂直同期信号により、ディスプレイ画面上の最適な
位置にスクロール表示する際に好適な、垂直同期信号検
出再生回路に関する。

【０００２】

【従来の技術】例えば、ハイビジョン受像機においてＮ
ＴＳＣ方式の信号を表示する場合には、偏向系の整合性
を重視して、ＮＴＳＣ方式の映像信号を倍速変換処理
し、２倍の走査周波数の水平走査信号で表示することが
従来行われている。

【０００３】この従来の方式の一つとして、通常のイン
ターレース方式と同等の画質を得るため、２６２. ５Ｈ
の奇数フィールドおよび２６２. ５Ｈの偶数フィールド
における同一ラインを、２回ずつ連続して読み出しを行
う倍速変換処理によって、それぞれ５２５Ｈの奇数フィ
ールドの映像信号、および５２５Ｈの偶数フィールドの
映像信号に変換し、画面上に映像信号の画像表示をする
時に、同一信号を表示する奇数フィールドと偶数フィー
ルドの上下の走査ラインを重ね合わせて、あたかもノー
マルスキャン方式のインターレース表示と同等の走査を
行わせる、重ね書きライン倍速変換方式が考えられてい
る。

【０００４】これにより、ハイビジョン受像機のディス
プレイのアスペクト比１６：９と再生画像のアスペクト
比とをほぼ一致させることができる。また、上下にブラ
ンク領域を持つ様なビスタサイズの映像信号を表示する
際に、垂直方向に映像を拡大してブランク領域を表示し
ないようズ−ム表示を行うことができるが、この映像信
号領域をディスプレイ画面上の中央部に表示する為に、
垂直（Ｖ）同期信号を時間的に前後にシフトさせ、相対
的に表示画像を上下にスクロールさせる様な機能が実現
されている。

【０００５】この場合、Ｖ同期信号を時間的に前の方に
移動させれば、映像信号が相対的に後ろの方に遅れる事
になり、ディスプレイに表示される映像領域を、画面下
部方向へスクロ−ルダウンさせる事が可能となる。また
逆にＶ同期信号を時間的に後ろの方に移動させれば、映
像信号が相対的に前の方に進む事になり、ディスプレイ
に表示される映像領域を、上部方向へスクロ−ルアップ
させる事が可能となる。

【０００６】

【発明が解決しようとする課題】このような従来装置に
おいては、（１）例えば、ソース映像信号がビデオテープレコーダ
（ＶＴＲ）からの再生映像信号である場合、ＶＴＲの２
倍速再生モードや、スティルモ−ドなどの変速モ−ドで
再生された映像信号の様に、奇数／偶数フィ−ルドを構
成する映像信号の総ライン数が、それぞれ２６２. ５Ｈ
と同じではなく、奇数／偶数フィ−ルドの映像信号の総
ライン数がそれぞれ２６２Ｈ、２６３Ｈと異なるライン
数となる場合がある。従来のカウントダウン方式の垂直
同期信号検出再生回路においては、それぞれのフィール
ドのライン数は同一のカウンタで計数されている。

【０００７】このため、最初の２６２Ｈを計数した値
が、次の２６３ＨのフィールドのＶ同期信号発生に利用
されるので、この２６３Ｈのフィールドでは１Ｈ前にシ
フトした位置に同期信号が形成される事になる。更に、
この次の２６２Ｈのフィールドでは、前の２６３Ｈのフ
ィールドの計数値が利用され、１Ｈ後ろにシフトした位
置にＶ同期信号が形成されることになる。その結果とし
て、表示される映像信号がフィールド毎に上下に振動す
る様なＶジッタ問題が発生するという問題点があった。

【０００８】（２）また、ＶＴＲにおいてピクチャ−サ
−チなどの変速再生モ−ドでは、一般に早送り時に各フ
ィールドの総ライン数が約２６０Ｈと短くなり、逆に巻
き戻し時には約２６５Ｈと長くなるが、従来のカウント
ダウン方式の垂直同期信号検出再生回路では２６２. ５
Ｈ目の所にＶ同期信号が最初に形成され、その位置を基
準にしてカウントダウン回路が動作するため、Ｖ同期信
号が早送り時には原信号のＶ同期位置より時間的に後方
へシフトされ、逆に巻き戻し時には時間的に前方へシフ
トされるようになり、表示される映像信号が上下に移動
するという問題点があった。

【０００９】そこで、本発明はＶＴＲの変速再生時の様
なフィールドの総ライン数が２６２．５Ｈからずれた非
標準テレビジョン信号に対しても、映像信号の表示画像
がディスプレイ上で上下に振動あるいは移動しないよう
にした垂直同期信号検出再生回路を提供することを目的
としている。さらに、本発明は映像信号期間中のノイズ
によらず、安定に垂直同期信号を発生することのできる
垂直同期信号検出再生回路を提供することを目的として
いる。また、本発明はディスプレイの上の表示画像を任
意に上下にスクロールさせることのできる垂直同期信号
検出再生回路を提供することを目的としている。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の垂直同期信号検出再生回路は、奇数／偶数
フィールドそれぞれの水平ライン数を、その水平走査周
波数の２倍の周波数のクロックによりカウントするカウ
ント手段と、該カウント手段の水平ライン数に応じたカ
ウント値が１フレーム遅延された後、ロード値として設
定されるカウントダウン手段と、該カウントダウン手段
が、前記水平走査周波数の２倍の周波数のクロックによ
り所定カウント値にカウントダウンされた時に、疑似垂
直同期信号を発生するようにしたものである。

【００１１】また、安定に垂直同期信号を発生するため
に、本発明の垂直同期信号検出再生回路は、前記カウン
ト手段が、標準テレビジョン信号の奇数／偶数フィール
ドの正規水平ライン数の、略９０％から略１１０％のカ
ウント値とされた時に、ウィンドウ信号を発生するウィ
ンドウ発生手段を備え、該ウィンドウ信号により抽出さ
れた前記垂直同期信号の前縁により、前記カウント手段
は初期値にリセットされ、前記カウント手段のカウント
値が前記正規水平ライン数の略１１０％に到達した場合
には、前記カウント手段のカウント動作を停止させると
同時に、前記ウィンドウ信号を保持し続けるようにした
ものである。

【００１２】さらに、表示画像を任意に上下にスクロー
ルさせるために、本発明の垂直同期信号検出再生回路
は、前記カウントダウン手段の前記所定カウント値を任
意に設定できる設定手段を備え、該設定手段により設定
される設定値に応じて、ディスプレイに表示される画像
を上下にスクロールできるようにしたものである。

【００１３】

【作用】本発明によれば、（１）ＶＴＲの２倍速再生モードやスティルモ−ドなど
の変速モ−ドで再生された映像信号の様に、奇数／偶数
フィ−ルドを構成する映像信号の総ライン数がそれぞれ
２６２. ５Ｈでなく、奇数／偶数フィ−ルドを構成する
映像信号の総ライン数が、例えば２６２Ｈ、２６３Ｈと
異なるライン数の場合に於いても、奇数／偶数の各々の
フィールドのライン数により、カウントダウン動作が確
実に行われ、スクロール値がセンタの時には、オリジナ
ル信号の垂直同期位置にカウントダウン回路で作られた
垂直同期信号が正しく復元再生されるので、従来装置に
おける映像信号が上下に振動する様なＶジッタが発生し
なくなる。

【００１４】（２）またピクチャ−サ−チなどの変速再
生モ−ドでは、早送り時に総ライン数が約２６０Ｈと短
く、逆に巻き戻し時には約２６５Ｈと長くなるが、いず
れの場合においてもスクロール値がセンタの時には、そ
れぞれオリジナル信号の垂直同期と同じ位置である２６
０Ｈ目、もしくは２６５Ｈ目の位置に垂直同期信号が正
しく復元再生される事により、従来装置における表示さ
れる映像信号が上下に移動するという問題を解決するこ
とができる。

【００１５】

【実施例】図１は本発明の垂直同期信号検出再生回路を
含むライン倍速映像信号の表示装置の概要を示すブロッ
ク図であり、この表示装置は、４：３のアスペクト比の
ＮＴＳＣ方式の映像信号の上下にブランク領域が存在
し、１６：９ディスプレイのアスペクト比と再生画像が
ほぼ一致する様な、ビスタサイズの映像情報を表示する
場合に、垂直同期信号をシフトさせて疑似垂直同期信号
を発生させ、ディスプレイ画面上の最適な位置に、映像
情報を表示するときに好適なテレビ受像機である。

【００１６】この図１に於いて、１はＵＨＦ／ＶＨＦア
ンテナ１Ａで受信されたＵＨＦ／ＶＨＦ放送、およびＢ
Ｓアンテナ１Ｂで受信されたＢＳ放送のＮＴＳＣ方式の
標準テレビ信号を選択するＵＶ／ＢＳチューナであり、
このＵＶ／ＢＳチューナ１から出力された映像信号は、
入力選択スイッチＳ１の入力端子に入力されている。入
力選択スイッチＳ１には、外部ビデオ信号１（VIDEO
１）、外部ビデオ信号２（VIDEO ２）、外部ビデオ信号
３（VIDEO ３）も入力されており、このうちのいずれか
の信号が入力選択スイッチＳ１により選択されてＮＴＳ
Ｃデコーダ２に供給されている。このＮＴＳＣデコーダ
２は、入力されたＮＴＳＣ方式の映像信号を輝度（Ｙ）
信号／色差信号に復調し、復調された信号は、重ね書き
ライン倍速信号処理装置３に供給される。この重ね書き
ライン倍速処理装置３においては、例えば並列接続され
た２個のラインメモリに信号が交互に書き込まれた後、
１水平期間（Ｈ）の信号が倍速で２回連続して読み出さ
れるようにされている。

【００１７】そして、この倍速処理された信号はアスペ
クト変換装置４に供給され、例えばノーマルモードでは
水平方向に時間軸が３／４倍に圧縮され、図２（Ａ）に
示すようなノーマル表示画面がディスプレイ４０上に形
成される。この図２（Ａ）においては、表示画像はビス
タサイズの映像信号の例を示しており、上下には枠信号
４１が付加されている。また、ズームモードとされた時
は、垂直方向がオーバースキャンとなるように偏向系が
制御され、図２（Ａ）に示す表示画像が図２（Ｂ）に示
すようなズーム表示画面として表示される。すなわち、
枠信号４１はオーバースキャン領域４２に位置するよう
にされるため、枠信号４１は表示されないようになる。

【００１８】スイッチＳ２は、図示されていないＭＵＳ
Ｅデコーダで復調されたＨＤＴＶ信号（HDTV１）、また
はＨＤ−ＶＴＲ等から出力されたハイビジョンビデオ信
号（HDTV２）を選択するスイッチである。このスイッチ
Ｓ２で選択されたＨＤＴＶ信号、あるいは前記の倍速処
理されたＮＴＳＣ信号は共にスイッチＳ３に入力され、
スイッチＳ３で選択されたいずれかの信号が図示しない
表示用ＲＧＢ信号処理回路に供給され、ＲＧＢ信号処理
が行われた後、アスペクト比が１６：９のディスプレイ
（ＣＲＴ）に供給されて画像が表示されている。

【００１９】また、ＮＴＳＣデコーダ２で分離された垂
直（Ｖ）同期信号は、後述するＶジッタ除去回路５に供
給され、Ｖ同期信号のエッジ部の位相変動を除去するこ
とにより、１フィールドの水平ライン数をカウントする
際のカウントミスが発生しないようにしている。さら
に、重ね書きライン倍速処理装置３より発生された水平
周期の１／２倍の周期の倍速クロック（２ＨＣＬＫ）
と、Ｖジッタ除去回路５よりのジッタ除去されたＶ同期
信号出力が印加されるカウントダウン回路６は、同じく
後述するように、反転してプリセットされた水平ライン
数からの２ＨＣＬＫをクロックとするカウントダウン動
作により、ジッタ除去されたＶ同期信号の−６４水平ラ
イン（Ｈ）目の位置に、新たなＶ同期信号を再生させ
て、Ｖ同期シフト回路７へ供給している。そして、Ｖ同
期シフト回路７は、更にこの再生されたＶ同期信号を、
ズームモードの場合に、時間的に前後にシフトさせる機
能を有する。例えばスクロール値がセンタの場合には、
オリジナルのＶ同期信号と同じ位置に、新しいＶ同期信
号が再生されるようになる。

【００２０】ところで、ビスタサイズの映画ソフト等の
映像信号を表示する場合、前記図２（Ｂ）に示すように
上下に付加されている枠信号４１を、偏向系の垂直方向
のオーバースキャンにより、有効画面４０外に追い出し
て表示を行うが、図３に示す様に、オリジナルのＶ同期
信号４３に対し、疑似Ｖ同期信号４４を時間的に後方
に、例えば３２Ｈシフトさせれば、映像信号が３２Ｈ前
の方に進む事になり、表示される映像領域は上部方向へ
３２Ｈ分スクロ−ルアップする事になる。また逆に、図
５に示す様に、オリジナルの映像信号のＶ同期信号４３
に対し、疑似Ｖ同期信号４７を時間的に前方に、例えば
３２Ｈシフトさせれば、映像信号が３２Ｈ後の方に遅れ
ることになり、表示される映像領域は下部方向へ３２Ｈ
分スクロ−ルダウンする事になる。なお、図４に示すよ
うにオリジナルのＶ同期信号４３に対し、疑似Ｖ同期信
号４６を時間的に一致させれば、映像信号はセンタ位置
に位置されるようになる。従って、上下の枠信号４１が
非対称の場合に、枠信号４１を有効画面４０外に追い出
すのに有効な機能となる。

【００２１】次に、重ね書きライン倍速変換の原理を図
７に示すが、図７の説明に先立って、図６に示す通常の
ノーマルスキャンの説明を行う。図６において、映像信
号が通常のＮＴＳＣ方式の場合、同図（Ａ）に示すよう
に１／６０秒の奇数フィールドの映像信号Ａ，Ｂ，Ｃ，
Ｄ・・・の水平ライン数は２６２．５本であり、同図
（Ｂ）に示す偶数フィールドの映像信号Ａ’，Ｂ’，
Ｃ’，Ｄ’・・・の水平ライン数も２６２．５本とされ
ており、偶数フィールドのラインは奇数フィールドのラ
インの間を走査するようにされている。そこで、（Ａ）
に示す奇数フィールドの映像信号と、（Ｂ）に示す偶数
フィールドの映像信号とを合成すると、同図（Ｃ）に示
すような５２５本の水平ライン数のフレーム信号に合成
されることになる。

【００２２】次に図７においては、映像信号が通常のＮ
ＴＳＣ方式の場合、同図（Ａ）に示すように奇数フィー
ルドの１水平期間の映像信号Ａ、Ｂ、Ｃ、・・・・・・
をＡ／Ｄ変換してラインメモリに書き込み、その２倍の
速さのクロックでメモリから２回連続して読み出しを行
い、奇数フィールドで５２５本の映像信号ＡＡ、ＢＢ、
ＣＣ、・・・・・・を得る。偶数フィールドの場合も同
様に処理を行い、同図（Ｃ）に示すように１フィールド
で５２５本の映像信号Ａ’Ａ’、Ｂ’Ｂ’、Ｃ’Ｃ’、
・・・を得る。

【００２３】そして変換前に同一の走査線上にある奇数
フィールドの信号（ＡＡ、ＢＢ、ＣＣ・・・・）は、同
図（Ｂ）に示すように垂直方向の偏向補正信号（この信
号はデューティ５０％の水平同期信号ＨＣＬＫ）によっ
て、ディスプレイ面上で１本の走査ラインになるように
重ね合わせる。この様子を図８に示す。また、同一の走
査線上にある偶数フィールドの信号（Ａ’Ａ’、Ｂ’
Ｂ’、Ｃ’Ｃ、・・・・）は、同図（Ｄ）に示すように
垂直方向の偏向補正信号（この信号はデューティ５０％
の水平同期信号ＨＣＬＫ）によって、ディスプレイ面上
で１本の走査ラインになるように重ね合わせる。この様
子を図８に示す。そして、同図（Ｂ）に示す信号と
（Ｄ）に示す信号とを合成すると、同図（Ｅ）に示すよ
うな等価的に１フレームの水平ライン数が５２５本とさ
れた、２：１のインターレース表示画面となるようにし
ている。なお、偶数フィ−ルドに於いては奇数フィ−ル
ドと比較して、１Ｈ遅れた位相で、映像信号が同様にデ
ィスプレイ画面上に表示される。

【００２４】また、図９にデューティ５０％の標準水平
クロック信号（ＨＣＬＫ）を用いて、上下に走査線を重
ね合わせる様にシフトした場合における、倍速変換映像
信号とこのＨＣＬＫとのタイミングを示す。この図の
（Ｄ）は倍速変換された奇数フィールドの映像信号Ａ
Ａ、ＢＢを例として示しており、同図（Ｂ）に示す倍速
の２ＨＣＬＫに同期している。この倍速変換映像信号Ａ
Ａ、ＢＢにおいて、同図（Ｃ）に示すデューティ５０％
の標準ＨＣＬＫが「Ｌ」レベルの時は上へビームをシフ
トし、「Ｈ」レベルの時は逆に下へビームをシフトする
ことにより重ね合わせると、同図（Ａ）に示すような通
常の速度映像信号Ａ、Ｂを得ることができる。

【００２５】次に、図１０及び図１１には奇数／偶数フ
ィールドにおいて、Ｖ同期信号をオリジナルに対して、
３Ｈ前にシフトした場合の位相関係を示す。図１０の
（Ａ）は奇数フィールドのＶ同期信号が発生されるタイ
ミングの前後の信号を示しており、同図（Ｂ）はデュー
ティ５０％の倍速の２ＨＣＬＫのタイミングを示してい
る。さらに、同図（Ｃ）はオリジナルのＶ同期信号のタ
イミングであり、同図（Ｄ）はオリジナルのＶ同期信号
に対し３Ｈ前方にシフトしたタイミングの疑似Ｖ同期信
号を示している。（Ｄ）の波形をみると２ＨＣＬＫ６ク
ロック分前方へシフトしていることがわかる。また、図
１１は偶数フィールドのタイミング図であり、図１０と
ほぼ同様であるのでその説明は省略するが、このように
疑似Ｖ同期信号をオリジナルに対して、３Ｈ前にシフト
することにより、前記したように表示画像を下方へ３Ｈ
スクロールダウンすることができる。

【００２６】次に、Ｖジッタ除去回路５の詳細構成を図
１２に示し、その動作波形のタイミングを図１３を用い
て説明する。図１２に於て、点線で囲まれたブロック１
１は水平同期信号の１８２０倍に正確にロックした２
８. ６ＭＨｚのクロック信号を発生させるＰＬＬ回路で
あり、分周器１２の分周信号の位相と同期分離された１
５. ７３４ＫＨｚの水平同期（Ｈ）信号の位相とを比較
する位相比較器１１Ａと、位相比較器１１Ａより出力さ
れる誤差電圧を平滑するローパスフィルタ１１Ｂと、そ
の平滑された電圧により発振周波数が制御される電圧制
御発振器（ＶＣＯ）１１Ｃとにより構成されている。

【００２７】ＶＣＯ１１Ｃで作られた２８. ６ＭＨｚの
クロック信号は、水平方向１／１８２０分周器１２にお
いて１８２０分周され、デューテイ５０％の１５. ７３
４ＫＨｚの矩形波ＨＣＬＫが生成される。このＨＣＬＫ
は前記位相比較器１１Ａに入力される。また、ＶＣＯ１
１Ｃで作られた２８. ６ＭＨｚのクロック信号は、水平
方向１／９１０分周器１３にも供給され、２８. ６ＭＨ
ｚのクロックが９１０分周されてＨＣＬＫの２倍の周波
数の２ＨＣＬＫが生成される。この倍速の２ＨＣＬＫの
立ち上がり部分は標準のＨＣＬＫのエッジ部と位相が一
致している。この２ＨＣＬＫは、インバータ１４で反転
されて倍速の反転クロック信号（Ｘ２ＨＣＬＫ）と共
に、スイッチＳ１１に供給されている。スイッチＳ１１
より出力されるクロックは、カウントダウン回路６の基
本クロックとして用いられる。

【００２８】さらに、分周器１３においては図１３
（Ｄ）に検出パルスとして示される、２ＨＣＬＫの０〜
１／４Ｈの区間及び３／４〜４／４Ｈの区間でローレベ
ル、それ以外の１／４〜３／４Ｈの区間ではハイレベル
である様な、Ｖ同期信号の立ち下がりエッジ位置を検出
する為の、検出パルスが形成される。以下、このＶジッ
タ除去回路５の動作を説明する。

【００２９】図１３（Ｂ）に示すＶ同期信号の様に、立
ち下がりエッジ位置が同図（Ｄ）に示す検出パルスの
「Ｈ」区間にある場合には、後述するカウントダウン回
路６において、同図（Ｃ）に示す２ＨＣＬＫの立ち上が
りを利用して微分された同図（Ａ）に示すカウントダウ
ン用ロードパルスは、Ｖ同期信号の立ち下がりエッジが
２ＨＣＬＫの１／４〜３／４Ｈの区間で前後にジッタし
てもラッチエラーが無い為、極めて安定に得られる。し
かし、Ｖ同期信号の位相が更に遅れて、同図（Ｅ）に示
すＶ同期信号のタイミングになると、（Ｅ）に示すＶ同
期信号の位相が右に若干変動しただけで、Ｖ同期信号を
微分して得られるリセットパルスが同図（Ａ）に破線で
示すように１Ｈ遅れるようになるため、安定な同期動作
が実現出来なくなり、映像信号はＶジッタを生じるよう
になる。この場合には、２ＨＣＬＫの位相を図１２に示
すインバータ１４で反転した図１３（Ｆ）に示す反転さ
れたＸ２ＨＣＬＫで微分動作を行わせる事により、Ｖ同
期信号の立ち下がりエッジが２ＨＣＬＫの３／４〜４／
４Ｈ及び０〜１／４Ｈの区間で前後にジッタしても、同
図（Ｇ）に示す様に安定なロードパルスが得られるよう
になる。

【００３０】このように、Ｖ同期信号の立ち下がりエッ
ジ位置を検出する為、図１３（Ａ）に示すＶ同期信号を
図１２に示すインバータ１５により反転したＶ同期反転
信号で、Ｄ型フリップフロップからなるラッチ回路１６
により図１３（Ｄ）に示す検出パルスをラッチする事が
行われる。更にＶ同期信号の急峻な位相変化に追随し
て、Ｖジッタを生じない様にする為、１６フィールド分
の積分動作を１６進アップダウンカウンタ１７により行
うようにしている。

【００３１】すなわち、ラッチ回路１６の出力は１６進
アップダウンカウンタ１７のアップ／ダウンカウント状
態を制御しており、Ｖ同期信号の立ち下がり位置が検出
パルスのローレベル区間に１６フィールド以上安定して
存在する時には、ラッチ回路１６の出力で制御されるカ
ウンタ１７は、インバータ１５よりのＶ同期信号をクロ
ックとしてダウンカウントするダウンカウント状態とさ
れ、１６フィールド以上その状態が連続した時にカウン
タ１７は、キャリー／ボロー出力端子にローレベル（ボ
ロ−）を出力し、これにより図１３（Ｃ）に示す２ＨＣ
ＬＫをインバータ１４により反転した同図（Ｆ）に示す
反転されたＸ２ＨＣＬＫが、図１２に示すスイッチＳ１
１で選択されるようになる。逆に、検出パルスのハイレ
ベル区間にＶ同期信号の立ち下がりエッジが存在する時
にはアップカウント状態とされて、その状態が１６フィ
ールド以上連続すると、カウンタ１７のキャリー／ボロ
ー出力端子からハイレベル（キャリー）が出力され、同
図（Ｃ）に示す２ＨＣＬＫがスイッチＳ１１によりその
まま選択されるようになる。

【００３２】この様に、Ｖジッタ除去回路５は、図１３
（Ｅ）に示す様にＶ同期信号の開始点である立ち下がり
エッジが、カウントダウン用クロックである２ＨＣＬＫ
の立ち上がりエッジとほぼ一致して、ロードパルスによ
るカウンタのリセット機能が安定に動作しなくなるのを
解決する為に、Ｖ同期信号の立ち下がりエッジ位置によ
り、２ＨＣＬＫ／Ｘ２ＨＣＬＫのいずれかを選択してカ
ウントダウン用クロックの位相を選択する機能を有して
いる。

【００３３】次に、Ｖカウントダウン回路６、及びＶ同
期シフト回路７の詳細な構成を図１４に示し、その動作
を説明する。この図において点線で囲まれた部分は、縦
続接続されたＤラッチ２２とＤラッチ２３、及びＯＲ回
路２４から構成されるＶ同期信号の微分回路であり、前
記図１３（Ａ）あるいは同図（Ｂ）に示すロードパルス
が得られる。この微分回路には前記図１２に示すスイッ
チＳ１１により選択されたＶジッタ除去処理されたカウ
ントダウン用２ＨＣＬＫ／Ｘ２ＨＣＬＫがクロックとし
て供給されていると共に、Ｖ同期信号がＡＮＤ回路２１
を介して供給されている。

【００３４】また、第１のラインカウンタ２５では、Ｖ
同期信号を２ＨＣＬＫ、又はＸ２ＨＣＬＫで微分した微
分回路よりのロードパルスにより、初期値「０」がロー
ドされるカウントリセット動作が行われ、１フィールド
内に含まれるライン数が、０. ５Ｈの精度で正確にカウ
ントされる。カウントクロックには、倍速、即ち１／２
水平周期の２ＨＣＬＫが用いられている為、通常のＮＴ
ＳＣ標準信号の１フィールド２６２. ５Ｈのライン数
は、１から数え始めると２倍の値「５２５」でカウント
される。従って「０」からカウントされたカウンタの値
としては、「５２４」が得られる事になり、信号処理の
簡単な整数の値となる。

【００３５】また、第１のラインカウンタ２５において
は、倍速クロックによる５２５Ｈのほぼ９０％〜１１０
％の値、即ち４７４Ｈ〜５７４Ｈのカウント値で「Ｈ」
となるウィンドウ信号が形成され、このウィンドウ信号
はＡＮＤ回路２１の一方の入力とされる。このため、映
像区間中に含まれるノイズに対するウィンドウ信号とし
て働くようになる。従ってＶ同期信号を検出してから、
標準ＨＣＬＫによる２３７Ｈ区間は、ノイズに対する第
１ラインカウンタ２５のリセット誤動作を防ぎ、安定な
Ｖ同期動作が実現できる。

【００３６】なお、Ｖ同期信号の到来しない無信号時に
は、第１のラインカウンタ２５は倍速クロックによる５
７４Ｈカウント（標準では２８７Ｈ）で停止され、前記
ウィンドウ信号が「Ｈ」状態を維持するようにされてお
り、次に入って来るＶ同期信号を直ちに受け付ける様に
動作する。また、無信号時にはＶ同期信号が消滅する
が、第２のラインカウンタ２７は、それまで第１ライン
カウンタ２７がカウントしていたライン数をロード値と
して保存し、そのままのＶパルス発生周期状態に保たれ
る為、Ｖ同期信号を数フィールド見失った場合でも、垂
直偏向系による画面のバウンシングは発生しない。

【００３７】さらに、１フレーム遅延／データ反転回路
２６では、１フィールドの周期を持つＶ同期信号をクロ
ックとした、図示しない第１ラインカウンタ２５のライ
ン数カウント値をデータ入力とするラッチ回路２段と、
データインバータで構成されている。従って、第１のラ
インカウンタ２５でカウントされた１フィールドのライ
ン数が１フレームだけ遅延され、更にこのカウントデー
タ値が反転される事により、［（負のデータ値）ー１］
に変換される。即ち、前述のカウント値５２４Ｈは、ー
５２５Ｈの値に変換される。この値は第２のラインカウ
ンタ２７、及び第３のラインカウンタ３１のロード値と
して、Ｖ同期信号を微分したロードパルス信号により、
第２ラインカウンタ２７及び第３のラインカウンタ３１
に初期値としてロードされる。

【００３８】第２ラインカウンタ２７のカウント値が−
６４Ｈ目となったことを検出する−６４Ｈ目検出回路２
８は、第２のラインカウンタ２７のカウンタ値を監視し
ており、例えばＮＴＳＣ信号の場合には、倍速の２ＨＣ
ＬＫのカウントにより、次のＶ同期信号のー６４Ｈ目の
時にローとなる信号を形成して補助ラインカウンタ２９
に供給している。

【００３９】この補助ラインカウンタ２９では、ー６４
Ｈ目検出回路２８で作られたパルスを開始点にして、０
から１２８までカウントを行う。補助ラインカウンタ２
９のカウンタ値は、一致検出回路３０に供給され、マイ
コンより転送されたスクロール用のコントロール値の２
倍の値との一致検出が行われる。例えば、スクロール値
が３２の時には、倍速クロックの６４Ｈ目、即ちオリジ
ナルのＶ同期信号と同じ位置に、一致検出パルスが形成
されて第３ラインカウンタ３１にロードパルスとして供
給される。これにより、第３ラインカウンタ３１には１
フレーム遅延／データ反転回路２６より供給される１フ
レーム前のフィールドのライン数に応じた値がロードさ
れ、このロード値をカウントダウン動作に用いて、映像
信号を垂直方向にスクロールさせる疑似Ｖ同期信号、及
びオーバースキャン領域用のブランキングパルス信号な
どが作成される。なお、マイコンより転送されるコント
ロール値は３２±３２の範囲とされており、０〜６４の
任意のコントロール値とすることができる。

【００４０】次に、図１５にカウントダウン回路６の動
作タイミング図を示し、その動作を説明する。この図の
波形（Ａ）はオリジナルの映像信号から同期分離された
Ｖ同期信号であり、同図（Ｂ）は第１のラインカウンタ
２５において、倍速２ＨＣＬＫクロックによる４７４Ｈ
〜５７４Ｈのカウント値をデコードし作成された、映像
区間のノイズを除去するウィンドウ信号である。さらに
同図（Ｃ）は、ー６４Ｈ目検出回路２８より出力される
−６４Ｈ目検出出力であり、倍速の２ＨＣＬＫのカウン
ト動作により、前記（Ａ）に示すオリジナルのＶ同期信
号の６４Ｈ前の位置を検出し、補助ラインカウンタ２９
の動作を開始させるパルス信号となる。

【００４１】補助ラインカウンタ２９は最大１２８Ｈの
カウンタ動作を行うようにされ、カウント値に応じてス
クロールの可変を可能にするように、例えば、マイコン
からのスクロール値が２９（３２ー３）の場合、一致検
出回路３０の入力には乗算器３２で２倍された５８（６
４ー６）が与えられる。従って補助ラインカウンタ２９
の値が５８の時に一致検出が成立し、同図（Ｄ）に示す
ように、同図（Ａ）で示すオリジナルのＶ同期信号に対
し、標準のＨＣＬＫで３Ｈだけ前に位相の進んだ位置
に、一致検出回路３０から一致検出パルスが出力され
る。

【００４２】さらに、同図（Ｅ）には、第３ラインカウ
ンタ３１の倍速の２ＨＣＬＫによるカウンタ値がー６〜
ー１とされた時に、カウンタ値をデコードして得られた
３Ｈ幅の疑似Ｖ同期信号出力を示す。この疑似Ｖ同期信
号を用いて、垂直偏向系の同期処理を行うと、映像信号
は相対的に３Ｈだけ後ろに遅れる事になり、表示される
映像信号は標準ＨＣＬＫの３Ｈ分、画面下部にスクロー
ルダウンして表示されるようになる。また、同図（Ｆ）
には、±３２Ｈ幅のブランキング出力のタイミングを示
すが、これはズーム表示モード時の、垂直偏向系による
オーバースキャン領域を、ブランキングする為の信号に
用いられる。

【００４３】以上説明したように、本発明の垂直同期信
号検出再生回路は、Ｖジッタ除去回路により垂直同期信
号のＶジッタを除去した安定な垂直同期信号の微分信号
を得ることができ、この微分信号を利用するカウントダ
ウン回路とＶ同期シフト回路により奇数／偶数フィール
ドの１フレーム前のライン数を用いてＶ同期信号を復元
することができるものである。

【００４４】なお、前記したカウントダウン信号処理
は、スクロール値をセンタ固定の動作として、通常の
４：３のディスプレイを持つテレビジョン受像機に於
て、垂直同期信号再生手段として適用可能である。また
スクロール信号処理を含むカウントダウン方式は、通常
のノ−マルスキャン方式の１６：９ディスプレイを持つ
ワイドビジョンに於ても、同様に適用可能である。また
ＰＡＬ／ＳＥＣＡＭ映像信号の場合には、１フレームが
６２５本の走査線で構成される為、ライン数をほぼ１.
２倍（６２５／５２５）に設定して、同様に適用するこ
とができる。

【００４５】

【発明の効果】本発明は以上のように構成されているの
で、カウントダウン信号処理、及びスクロール信号処理
により、次のような効果を達成することができる。（１）ＶＴＲの２倍速再生モードやスティルモ−ドな
どの変速モ−ドで再生された映像信号の様に、奇数偶数
フィ−ルドを構成する映像信号の総ライン数がそれぞれ
２６２. ５Ｈでなく、例えば２６２Ｈ、２６３Ｈと異な
る場合に於いても、奇数偶数の各々のフィールドの実際
のライン数により、カウントダウン動作が確実に行わ
れ、原信号のＶ同期信号と同じ位置にカウントダウン回
路で作られたＶ同期信号が復元されるので、従来装置に
おいて映像信号が上下に振動する様なＶジッタ問題が発
生しなくなる。

【００４６】（２）ピクチャ−サ−チなどの変速再生
モ−ドでは、早送り時に総ライン数が約２６０Ｈと短
く、巻き戻し時には逆に約２６５Ｈと長くなるが、いず
れの場合にも本発明によれば、それぞれ原信号のＶ同期
信号と同じ位置にある、２６０Ｈ目、２６５Ｈ目の位置
に、Ｖ同期信号が形成される事より、表示される映像信
号が上下するという問題を解決することができる。

【図面の簡単な説明】

【図１】本発明の垂直同期信号検出再生回路を備えるテ
レビジョン受像機の基本構成を示すブロック図である。

【図２】テレビジョン受像機における画面表示モード説
明するための図である。

【図３】スクロールアップ方法を説明するための図であ
る。

【図４】スクロールセンタ位置を説明するための図であ
る。

【図５】スクロールダウン方法を説明するための図であ
る。

【図６】通常のノーマルスキャンを説明するための図で
ある。

【図７】重ね書きライン倍速変換の変換原理を説明する
ための説明図である。

【図８】重ね書きライン倍速変換の変換原理を説明する
ための説明拡大図である。

【図９】重ね書きライン倍速変換の変換原理を説明する
ためのタイミング図である。

【図１０】奇数フィールドに於けるＶ同期信号シフトを
説明するための図である。

【図１１】偶数フィールドに於けるＶ同期信号シフトを
説明するための図である。

【図１２】Ｖジッタ除去回路のブロック図である。

【図１３】Ｖジッタ除去回路を説明する為の動作タイミ
ング図である。

【図１４】カウントダウン回路のブロック図である。

【図１５】カウントダウン回路を説明するための動作タ
イミング図である。

【符号の説明】

１ＵＶ／ＢＳチューナ２ＮＴＳＣ方式用デコーダ３重ね書きライン倍速処理回路４アスペクト比コンバータ５Ｖジッタ除去回路６カウントダウン回路７Ｖ同期シフト回路１１ＨＣＬＫ／２ＨＣＬＫ発生用ＰＬＬ１２ＨＣＬＫ発生用１８２０分周器１３２ＨＣＬＫ発生用９１０分周器１４，１５インバータ回路１６，２２，２３Ｄラッチ回路１７１６進アップダウンカウンタ２１ＡＮＤ回路２４ＯＲ回路２５第１ラインカウンタ２６１フレーム遅延／データ反転２７第２ラインカウウンタ２８ー６４Ｈ目検出回路２９補助ラインカウンタ３０一致検出回路３１第３ラインカウンタ３２乗算器

Claims

【特許請求の範囲】

【請求項１】奇数／偶数フィールドそれぞれの水平ラ
イン数を、その水平走査周波数の２倍の周波数のクロッ
クによりカウントするカウント手段と、該カウント手段の水平ライン数に応じたカウント値が１
フレーム遅延された後、ロード値として設定されるカウ
ントダウン手段と、該カウントダウン手段が、前記水平走査周波数の２倍の
周波数のクロックをカウントすることにより所定カウン
ト値にカウントダウンされた時に、疑似垂直同期信号を
発生することを特徴とする垂直同期信号検出再生回路。
【請求項２】前記カウント手段は、標準テレビジョン
信号の奇数／偶数フィールドの正規水平ライン数の、略
９０％から略１１０％のカウント値とされた時に、ウィ
ンドウ信号を発生するウィンドウ発生手段を備え、該ウ
ィンドウ信号により抽出された前記垂直同期信号の前縁
により、前記カウント手段は初期値にリセットされ、前記カウント手段のカウント値が前記正規水平ライン数
の略１１０％に到達した場合には、前記カウント手段の
カウント動作を停止させると同時に、前記ウィンドウ信
号を保持し続けるようにしたことを特徴とする請求項１
記載の垂直同期信号再生検出回路。
【請求項３】前記カウントダウン手段の前記所定カウ
ント値を任意に設定できる設定手段を備え、該設定手段
により設定される設定値に応じて、ディスプレイに表示
される画像を上下にスクロールできることを特徴とする
請求項１あるいは２記載の垂直同期信号再生検出回路。