KR101105828B1 - 디지털 비디오 신호에서 화상 지터 방지 방법 및 장치 - Google Patents

디지털 비디오 신호에서 화상 지터 방지 방법 및 장치 Download PDF

Info

Publication number
KR101105828B1
KR101105828B1 KR1020050063177A KR20050063177A KR101105828B1 KR 101105828 B1 KR101105828 B1 KR 101105828B1 KR 1020050063177 A KR1020050063177 A KR 1020050063177A KR 20050063177 A KR20050063177 A KR 20050063177A KR 101105828 B1 KR101105828 B1 KR 101105828B1
Authority
KR
South Korea
Prior art keywords
video signal
signal
digital video
analog input
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050063177A
Other languages
English (en)
Other versions
KR20060050128A (ko
Inventor
치람(잭) 탄
후아 리
프랑크 두몬트
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP04292558A external-priority patent/EP1653727A1/en
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20060050128A publication Critical patent/KR20060050128A/ko
Application granted granted Critical
Publication of KR101105828B1 publication Critical patent/KR101105828B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • H04N9/89—Time-base error compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/783—Adaptations for reproducing at a rate different from the recording rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Picture Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법으로서, 아날로그 입력 비디오 신호가 하나의 표준에 완벽하게 부합하지 않는 경우에, 디지털 비디오 신호에서 화상 지터를 방지하는, 방법을 제공하는 것이다. 본 발명에 따라, 상기 방법은:
- 신호 소스 유형을 검출하는 단계(1)와;
- 신호 소스 유형이 비-표준 유형인 경우에, 에러 상태의 존재를 검출하는 단계(2)와;
아날로그 입력 비디오 신호를 디지털 비디오 신호로 변환하는 단계(3)와;
- 에러 상태가 존재하는 경우에, 디지털 비디오 신호의 에러가 있을 수 있는 부분을 대안적인 신호 부분으로 대체하는 단계(4)와;
- 신호 소스의 유형이 표준 유형이거나 어떠한 에러 상태도 존재하지 않는 경우에, 디지털 비디오 신호를 변경시키지 않고 유지하는 단계를 포함한다.

Description

디지털 비디오 신호에서 화상 지터 방지 방법 및 장치 {PREVENTING PICTURE JITTER IN A DIGITIZED VIDEO SIGNAL}
도 1은 정상적인 CVBS 아날로그 비디오 신호를 도시한 도면.
도 2는 트릭 모드에서 VCR에 의해 출력된 왜곡된 아날로그 비디오 신호를 도시한 도면.
도 3은 트릭 모드에 의해 초래된 지터가 있는 디지털 비디오 신호를 도시한 도면.
도 4는 본 발명에 따른 방법의 흐름도.
<도면 주요 부분에 대한 부호의 설명>
1: 신호 소스 검출 단계 2: 에러 상태 검출 단계
3: 비디오 신호 디지털화 단계 4: 디지털 비디오 신호 정정 단계
5: 디지털 비디오 신호 처리 단계
본 발명은 아날로그 입력 비디오 입력 신호로부터 디지털 비디오 신호를 생성하기 위한 방법 및, 이러한 방법을 사용하여 아날로그 입력 비디오 신호를 디지 털화하기 위한 수단을 갖는 장치에 관한 것이다.
HDD-레코더나 DVD-레코더와 같은 디지털 저장 디바이스는 통상 아날로그 비디오 입력과 아날로그 비디오 출력을 갖는다. 내부적으로, 그러나, 비디오 신호는 MPEG 압축 등과 같은 처리를 위해 디지털화된다. 임의의 디지털 처리나 압축이 실행되기 이전에, 인입되는 아날로그 비디오 신호는 이후에는 비디오 컨버터로도 지칭되는 8, 9, 또는 심지어 10-비트 ADC(Analog-to-Digital Converter)에 의해 먼저 디지털화된다. 디지털 비디오 신호는 일반적으로 ITU R-656 표준에 부합한다. 처리된 비디오 신호는 예컨대 DVD 디스크, VCD 디스크, 또는 DVHS 테이프와 같은 레코딩 매체 상에 저장될 수 있다. 이러한 신호는 MPEG 디코딩 이후에 직접 시청될 수 도 있다. 이를 위해, 디지털 비디오 신호는 DAC(Digital-to-Analog Converter)에 의해 아날로그 비디오 신호로 다시 변환된다.
이러한 환경에서, 미국특허출원, 제 US6,300,985호는 정상적인 아날로그 CVBS 신호를 직렬 디지털 인터페이스 출력 신호로 변환하는 방법을 기술한다.
아날로그-디지털 변환은, 하나의 표준(PAL의 경우는 ITU-R BT624이고, NTSC의 경우는 SMPTE 170M인 등등)에 부합하는 아날로그 입력 비디오 신호가 있는 경우에, 잘 작동하는 IC를 사용하여 실행된다. 때때로, 그러나, 아날로그 입력 비디오 신호는, 예컨대 (일시정지나 고속 전진과 같은) 트릭 모드에서 VCR로부터 유래되는 경우에, 하나의 표준과 완벽하게 부합하지 않는다. 이들 경우에, 예컨대 필드(상부 필드, 하부 필드)는 혼합된다. 비록 ADC IC가 여전히 디지털 비디오 신호를 생성하더라도, 이 신호는 에러를 포함한다.
아날로그 입력 비디오 신호가 NTSC 및 PAL과 같은 표준에 엄격하게 부합하는 경우에, TV 상에 디스플레이된 인코딩되고 디코딩된 비디오 신호는 정상적이다. 이것은 비월 필드 시퀀스가 정확하게 디스플레이되고, 화상에 어떠한 지터도 없다는 것을 의미한다.
그러나, 아날로그 입력 비디오 신호가 비디오 표준에 엄격하게 부합하지 않는 경우에, 디지털 비디오 신호는 결함이 있게 되고, 제 1 필드 및 제 2 필드가 잘못된 시퀀스로 디스플레이될 경우에 지터 화상과 같은 결함을 초래한다.
본 발명의 목적은 디지털 비디오 신호를 아날로그 입력 비디오 신호로부터 생성하기 위한 방법으로서, 아날로그 입력 비디오 신호가 하나의 표준에 완벽하게 부합하지 않는 경우에, 디지털 비디오 신호에서 화상 지터를 방지하는, 방법을 제공하는 것이다.
본 발명에 따라, 이러한 목적은, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법으로서,
- 신호 소스 유형을 검출하는 단계와;
- 신호 소스 유형이 비-표준 유형인 경우에, 에러 상태의 존재를 검출하는 단계와;
- 아날로그 입력 비디오 신호를 디지털 비디오 신호로 변환하는 단계와;
- 에러 상태가 존재하는 경우에, 디지털 비디오 신호의 에러가 있을 수 있는 부분을 대안적인 신호 부분으로 대체하는 단계와;
- 신호 소스의 유형이 표준 유형이거나 어떠한 에러 상태도 존재하지 않는 경우에, 디지털 비디오 신호를 변경시키지 않고 유지하는 단계를 포함하는 방법에 의해 달성된다.
아날로그 입력 비디오 신호를 디지털화하기 이전에, 신호가 예컨대 VCR과 같은 비-표준 유형의 소스로부터 유래한 것인지가 결정된다. 만약 신호가 TV 방송국이나 DVD로부터 수신된다면, 어떠한 에러도 없을 것이다. 그 후, 에러 상태의 존재, 즉 비-표준 신호 소스가 에러가 발생할 수도 있는 상태에 있는지가 체크된다. VCR의 경우, 예컨대, 가능한 에러 상태로는 일시정지나 고속 전진/후진과 같은 트릭 모드가 있다. 만약 이러한 에러 상태가 존재한다면, 디지털 비디오 신호의 에러가 있을 수 있는 부분은 대안적인 신호 부분으로 대체된다. VCR의 경우, 예컨대 CVBS 신호를 전달하는 트릭 모드에서, 특히 제 1/제 2 필드에 대한 정보가 아날로그 입력 비디오 신호에서의 비-표준 타이밍 신호로 인해 디지털 (ITU656) 비디오 신호에서 장애를 겪게된다는 점을 알게되었다. 필드 정보를 정정하기 위해, 미리 한정된 플레이스홀더(placeholder)가 디지털 비디오 신호에 삽입된다. 이러한 미리 한정된 플레이스홀더는 대부분의 경우, 또는 심지어 모든 경우에 정확하게 되도록 한정된다. 바람직하게, 안정적인 타이밍을 갖는 비디오 컨버터의 내부 신호는 필드 비트를 대체하기 위해 사용된다. 이를 위해, 유리하게는, 전체 필드가 결정된 수의 라인만큼 이동한다. 이러한 방법을 서로 다른 비-표준 유형의 신호 소스에 적응시키기 위해, 결정된 수의 라인은 사용자에 의해 또는 자동으로 조정될 수 있어야 한다. 신호 소스의 유형이 표준 유형이거나 어떠한 에러 상태도 존재하지 않는 경우 에, 디지털 비디오 신호는 변경되지 않고 유지된다. "안전한" 아날로그 입력 비디오 신호, 즉 아마도 에러가 없을 신호인 경우, 임의의 대체 방법을 실행할 필요가 없으며, 이는 이러한 대체 방법이 예상치 못한 에러를 생성할 수 있기 때문이다. 상기 단계는 바람직하게는 계속해서 반복된다.
본 발명은, 예컨대 트랙 모드에서 VCR로부터와 같이 심지어 약간 왜곡된 아날로그 입력 비디오 입력 신호의 경우에서조차, 결과적인 디지털 비디오 신호가 어떠한 에러도 갖지 않는다는 장점을 갖는다. 물론, 본 발명은 신호 소스로서 VCR로 제한되지 않는다. 본 발명은 예컨대 캠코더와 같이 레코딩 매체로서 테이프를 사용하는 다른 유형의 소스나, 비-표준 아날로그 비디오 신호를 전달하는 임의의 다른 디바이스에도 마찬가지로 적용될 수 있다.
바람직하게, 본 발명에 따른 방법은 아날로그 비디오 신호를 수신하기 위한 입력부와 수신된 아날로그 비디오 신호를 디지털화하기 위한 수단을 갖는, 디지털 비디오 신호를 수신 및/또는 레코딩하기 위한 장치에서 사용된다.
더 잘 이해하기 위해, 본 발명은 이제 도면을 참조하여 다음의 상세한 설명에서 좀더 상세하게 설명될 것이다. 본 발명이 이러한 예시적인 실시예로 제한되지 않는 다는 점과, 명시된 특성이 또한 본 발명의 범주에서 벗어나지 않고 편리하게 결합 및/또는 변경될 수 있다는 점을 이해해야 한다.
도 1의 a)에서, 정확한 사전-등화(equalization) 펄스, 톱니형 펄스, 및 사후-등화 펄스를 갖는, 수직 타이밍(V 타이밍) 순간의 정상적인 CVBS 아날로그 비디 오 신호가 도시되어 있다. 이러한 신호의 확대된 부분이 도 1의 b)에 도시되어 있다.
왜곡된 아날로그 비디오 신호가 도 2의 a)에 도시되어 있다. 다시, 도 2의 b)는 이 신호의 확대된 부분을 도시한다. 이러한 예에서, 신호는 예컨대 일시정지나 고속 전진/후진 모드와 같은 트릭 모드로 동작하는 VCR로부터 유래한다. 이러한 신호는 일반적으로 결함이 있으며, 비-표준 라인 길이나 비-표준 수직 동기 신호와 같은 복수의 왜곡을 보인다. 이것은, VCR이 트릭 모드에 있을 때, 출력 CVBS 신호의 V 타이밍이 비-표준이 되는 것을 의미한다. 이 경우에, 비디오 컨버터는 H(수평) 및 V 타이밍으로부터 적절한 필드 신호를 생성하지 못하고, 결과적인 디지털 비디오 신호는 지터가 있게 된다. 도 2의 이러한 예에서, 사전-등화 펄스와 톱니형 펄스 사이에 대략 4 개의 라인의 지연이 있다. 이러한 추가적인 지연은 필드 신호 생성을 방해한다.
이러한 지터가 있는 디지털 비디오 신호는 도 3의 a)에 도시되어 있다. 이전처럼, 도 3의 b)는 이 신호의 확대된 부분을 도시한다. 트릭 모드(일시정지)에서의 필드 신호(짝수 또는 홀수로도 지칭되는 하부 또는 상부 신호)와 정상 모드의 필드 신호가 도시되어 있다. 도시된 바와 같이, 필드 신호의 하부 레벨 구간의 지속기간(T)은 정상 모드 동안과 트릭 모드 동안에 동일하다. 그러나, 필드 신호의 상부 레벨 구간의 지속기간은 트릭 모드 동안에 지연(Δ)만큼 변화한다. 이러한 특정한 예에서, 하부필드의 시작 위치는 대략 180㎲만큼 이동하며, 이것은 세 개의 라인 지연에 대응한다. 그 결과, TV 스크린 상의 화상의 하부 필드는 역시 정상적인 경우 보다도 세 개의 라인만큼 더 늦게 디스플레이될 것이다. 이 도면에서, 필드 신호의 하강 에지는 트리거(tr)로서 사용된다.
지터가 있는 비디오 신호에 대처하기 위해, 제 1 단계(1)에서, 신호 소스의 유형이 검출된다. 어떤 불필요한 또는 잘못된 동작을 방지하기 위해, 비디오 신호에 대한 변경은 A/V 입력 모드에서만 실행된다. VCR과 다른 유형의 소스 사이에 구별하기 위해, 하나의 가능성으로 비디오 신호의 시간-기준을 분석하는 것이 있다. VCR 신호는 불안정한 시간-기준을 가지며, TV 방송국이나 DVD 플레이어로부터 유래한 신호는 안정한 시간-기준을 가지기 때문에, 이러한 특성이 신호 소스를 검출하는데 사용될 수 있다. 만약 입력 신호가 불안정한 시간-기준을 갖는다면, 이것은 아마도 VCR로부터 수신된 것으로 간주된다.
아날로그 입력 비디오 신호가 VCR로부터 수신되는 경우에, 제 2 단계(2)에서, VCR이 에러 상태, 즉 아마도 에러를 생기게 할 트릭 모드와 같은 상태에 있는지가 분석된다. 대부분의 VCR에서, Vsync가 트릭 모드에서 메인 신호 프로세서에 의해 삽입된다. 일반적으로, 이렇게 삽입된 Vsync의 주파수는 표준이 아니다. 이것은, 만약 Vsync의 주파수가 명시된 범위 밖에 있는 것으로 결정된다면, VCR은 트릭 모드에 있다는 것을 의미한다.
다음의 단계(3)에서, 아날로그 입력 비디오 신호가 디지털화된다. 만약 아날로그 입력 비디오 신호가 VCR로부터 수신되지 않거나, 만약 이것이 정상 모드에서 동작하는 VCR로부터 수신된다면, 디지털화(3) 이후, 디지털화된 비디오 신호는 변경되지 않고 유지되며, 이는 어떠한 보정을 수행할 필요가 없기 때문이다. 사실, 불필요한 정정은 오히려 원치 않는 에러를 생성할 수도 있다. 그러나, 입력 신호가 트릭 모드에서 동작하는 VCR로부터 유래한다면, 디지털화(3) 이후, 추가 단계(4)에서, 디지털화된 신호의 에러가 있을 수 있는 부분은 대안적인 신호 부분으로 대체된다.
ITU656 규격에 따라, SAV/EAV 헤더의 비트 6은 필드를 나타낸다:
비트 7 비트 6
(F)		 비트 5
(V)		 비트 4
(H)		 비트 3
(P3)		 비트 2
(P3)		 비트 1
(P1)		 비트 0
(P0)
1 필드 비트
제 1 필드:F=0;
제 2 필드:F=1		 수직 귀선소거
비트
VBI:V=1;
활성 비디오: V=0;		 포맷
SAV에서 H=0
EAV에서 H=1		 예비됨; 평가는 추천되지 않음(ITU 656에 따른 보호 비트)
많은 비디오 컨버터는 안정한 타이밍을 갖는 내부 신호(예컨대 Vgate)를 제공한다. 이 신호는 SAV/EAV 헤더에서 필드 비트를 대체하기 위해 사용된다. 이러한 대체는 비디오 컨버터의 레지스터 세팅을 변경함으로써 실행된다.
마지막 단계(5)에서, 디지털화된 비디오 신호는 MPEG 코딩 등과 같은 추가적인 처리를 받게 된다. 상기 단계들은 바람직하게는 계속해서 반복된다.
필드 비트를 대체한다는 것은 유리하게는 전체 필드를 특정한 수의 라인만큼, 예컨대 세 개의 라인만큼 이동시키는 것을 의미한다. 내부 신호(Vgate)의 값은 보통은 프로그램 가능하다. 그러므로, 이것은 안정적이도록 프로그램될 수 있다. 예컨대, 이 신호는 한 라인만큼 지연될 수 있다. 이 신호에 대한 시작 지점은 상부에서 하부로의 전이부이다. 대략 180㎲의 지연과 같은 상기 예에 대해, 세 개의 라인만큼의 후방 이동이 실행된다.
바람직하게, 화상 지터를 방지하기 위해 이러한 방법을 사용하는 디바이스는 사용자가 조정할 수 있다. 그러면, 지터가 사라질 때까지, 사용자는 지연을 서로 다른 수의 라인, 예컨대 세 개, 네 개, 또는 다섯 개의 라인으로 조정할 수 있다. 비록 아날로그 입력 비디오 신호 중 단 하나의 신호소스만이 사용되더라도, 서로 다른 지연 값은 예컨대 소스가 또 다른 디바이스 상에서 레코딩되었던 테이프를 사용할 때 유리하다. 이러한 경우에, 더 큰 지연 값이 지터를 감소시키는데 필요할 수 있다.
상술한 바와 같이, 본 발명은, 아날로그 입력 비디오 신호가 어떤 표준에 완벽하게 부합하지 않는 경우에, 디지털 비디오 신호에서 화상 지터를 방지하는 효과가 있다.

Claims (10)

  1. 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법으로서,
    - 신호 소스의 유형을 검출하는 단계(1)와;
    - 상기 신호 소스의 유형이 비-표준 유형인 경우에, 에러가 발생할 수도 있는 동작 상태의 존재를 검출하는 단계(2)와;
    - 상기 아날로그 입력 비디오 신호를 디지털 비디오 신호로 변환하는 단계(3)와;
    - 에러가 발생할 수도 있는 동작 상태가 존재하는 경우에, 상기 디지털화된 비디오 신호의 에러가 있을 수 있는 부분을 대안적인 신호 부분으로 대체하는 단계(4)와;
    - 상기 신호 소스 유형이 표준 유형이거나 에러가 발생할 수도 있는 어떠한 동작 상태도 존재하지 않는 경우에, 상기 디지털화된 비디오 신호를 변경시키지 않고 유지시키는 단계를,
    포함하는, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법.
  2. 제 1항에 있어서, 상기 비-표준 유형의 신호 소스는 테이프를 재생 또는 레코딩하기 위한 장치인, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 에러가 발생할 수도 있는 동작 상태는 상기 신호 소스의 트릭 모드인, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 아날로그 입력 비디오 신호는 CVBS 신호인, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법.
  5. 제 1항 또는 제 2항에 있어서, 상기 디지털화된 비디오 신호는 ITU656 신호인, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법.
  6. 제 5항에 있어서, 상기 디지털화된 비디오 신호의 상기 에러가 있을 수 있는 부분은 헤더의 필드 비트인, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법.
  7. 제 6항에 있어서, 비디오 컨버터의 내부 신호는 상기 필드 비트를 대체하는데 사용되는, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법.
  8. 제 7항에 있어서, 상기 필드 비트를 대체하기 위해, 전체 필드는 결정된 수의 라인만큼 이동되는, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법.
  9. 제 8항에 있어서, 상기 결정된 수의 라인은 조정 가능한, 아날로그 입력 비디오 신호로부터 디지털 비디오 신호를 생성하기 위한 방법.
  10. 디지털 비디오 신호를 수신 또는 레코딩하기 위한 장치로서, 아날로그 비디오 신호를 수신하기 위한 입력부와 수신된 아날로그 비디오 신호를 디지털화하기 위한 수단을 갖는, 디지털 비디오 신호를 수신 또는 레코딩하기 위한 장치에 있어서,
    상기 수신된 아날로그 비디오 신호로부터 디지털 비디오 신호를 생성하기 위해, 제 1항 또는 제 2항에 기재된 방법을 실행하는 것을 특징으로 하는, 디지털 비디오 신호를 수신 또는 레코딩하기 위한 장치.
KR1020050063177A 2004-07-16 2005-07-13 디지털 비디오 신호에서 화상 지터 방지 방법 및 장치 Expired - Fee Related KR101105828B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP04291827.6 2004-07-16
EP04291827 2004-07-16
EP04292558.6 2004-10-28
EP04292558A EP1653727A1 (en) 2004-10-28 2004-10-28 Preventing picture jitter in a digitized video signal

Publications (2)

Publication Number Publication Date
KR20060050128A KR20060050128A (ko) 2006-05-19
KR101105828B1 true KR101105828B1 (ko) 2012-01-17

Family

ID=35599540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063177A Expired - Fee Related KR101105828B1 (ko) 2004-07-16 2005-07-13 디지털 비디오 신호에서 화상 지터 방지 방법 및 장치

Country Status (6)

Country Link
US (1) US7495708B2 (ko)
JP (1) JP2006054862A (ko)
KR (1) KR101105828B1 (ko)
CN (1) CN1722814B (ko)
MY (1) MY141108A (ko)
TW (1) TWI371970B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1681878A1 (en) * 2005-01-12 2006-07-19 Thomson Licensing Time base correction for digitized video signal
US7873950B2 (en) * 2006-03-23 2011-01-18 Oracle America, Inc. Graph theory-based approach to XML data binding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07322089A (ja) * 1994-05-25 1995-12-08 Sony Corp 垂直同期信号検出再生回路
KR0176449B1 (ko) * 1992-02-24 1999-04-15 강진구 영상기록 및 재생시스템
KR19990075856A (ko) * 1998-03-25 1999-10-15 구자홍 티브이 영상 신호 디코딩 장치
JP2003169230A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 映像表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54143017A (en) * 1978-04-28 1979-11-07 Sony Corp Time base error correction unit
JPH02237280A (ja) * 1989-03-10 1990-09-19 Hitachi Ltd 標準／高品位テレビジョン受信装置
JP3035989B2 (ja) 1990-06-26 2000-04-24 ソニー株式会社 ビデオテープレコーダ
JPH0686226A (ja) * 1992-09-04 1994-03-25 Hitachi Ltd 映像信号処理装置
FI92537C (fi) 1992-10-14 1994-11-25 Salon Televisiotehdas Oy Menetelmä videosignaalin kohinan vaimentamiseksi ja kohinan vaimennin
EP0705034B1 (en) 1994-09-28 2001-05-16 Matsushita Electric Industrial Co., Ltd. Digital signal processing suitable for a non-standard analogue video signal
JP3915163B2 (ja) * 1997-03-18 2007-05-16 ソニー株式会社 ディジタル信号再生回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0176449B1 (ko) * 1992-02-24 1999-04-15 강진구 영상기록 및 재생시스템
JPH07322089A (ja) * 1994-05-25 1995-12-08 Sony Corp 垂直同期信号検出再生回路
KR19990075856A (ko) * 1998-03-25 1999-10-15 구자홍 티브이 영상 신호 디코딩 장치
JP2003169230A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 映像表示装置

Also Published As

Publication number Publication date
TWI371970B (en) 2012-09-01
US20060013569A1 (en) 2006-01-19
JP2006054862A (ja) 2006-02-23
US7495708B2 (en) 2009-02-24
CN1722814A (zh) 2006-01-18
KR20060050128A (ko) 2006-05-19
CN1722814B (zh) 2010-04-14
MY141108A (en) 2010-03-15
TW200605665A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
US7996750B2 (en) Lip synchronization system and method
JP5060727B2 (ja) デジタル化ビデオ信号のための時間軸補正方法
EP0574892B1 (en) Apparatus for recording and reproducing of a digital video signal
CN100544418C (zh) 跨越模拟视频接口传递权限的方法与装置
CN1171702A (zh) 防视频复制方法及装置
KR101105828B1 (ko) 디지털 비디오 신호에서 화상 지터 방지 방법 및 장치
EP1653727A1 (en) Preventing picture jitter in a digitized video signal
US20090278983A1 (en) Digital video signal transmitter and receiver and including system
JP4327796B2 (ja) 字幕等の情報を含むビデオ信号の処理回路
EP1617659A2 (en) Preventing picture jitter in a digitized video signal
US7355652B2 (en) Inverse tracking over two different clock domains
US6844943B2 (en) Method and apparatus for video recording from previous recorded video
EP1681879A1 (en) Time base correction for digitized video signal
JP4510621B2 (ja) ビデオ装置
JP2002010206A (ja) 映像信号出力装置及び映像信号出力方法
JP2004343516A (ja) 記録再生処理装置
AU2008289610A1 (en) Method and apparatus for synthesizing a copy protection or content control signal with improved playability of a TV set
KR0138100B1 (ko) 텔리비젼 영상신호의 수직 해상도 개선장법 및 장치
US20040032532A1 (en) Noise level detecting circuit
JPH07298221A (ja) 映像信号の伝送における同期信号のエラー検出方法および装置
EP2544446A1 (en) Copy protection system
KR20000052301A (ko) 비디오 디코더의 클램프 회로 및 그의 클램프 레벨 제어방법
JPH10290455A (ja) 映像信号処理装置
JP2001313907A (ja) ビデオ信号処理装置
JPH09238304A (ja) コピーガード発生装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050713

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100623

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050713

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110727

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151209