JP2003169230A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JP2003169230A JP2003169230A JP2001367711A JP2001367711A JP2003169230A JP 2003169230 A JP2003169230 A JP 2003169230A JP 2001367711 A JP2001367711 A JP 2001367711A JP 2001367711 A JP2001367711 A JP 2001367711A JP 2003169230 A JP2003169230 A JP 2003169230A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- standard signal
- pll
- unit
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】現在映出している映像信号が標準信号である
か、非標準信号であるかに応じて、それぞれに最適なＰ
ＬＬ追従速度を選ぶことができる映像表示装置を提供す
ること。 【解決手段】デジタル処理部（メモリを含む）を備えた
映像表示装置において、標準信号／非標準信号検出部１
１を設け、その検出結果に応じて書込みクロック発生Ｐ
ＬＬ部９，読出しクロック発生ＰＬＬ部１０の各フィル
タ回路定数（時定数）を変化させることにより、通常の
テレビジョン放送受信時の再生映像信号などの標準信号
の場合と、ＶＴＲスキューなど水平位相ずれが予想され
るＶＴＲ再生信号などの非標準信号の場合とで、それぞ
れに最適なＰＬＬ追従速度を選ぶことができ、クロック
発生用ＰＬＬ部の応答性に起因する画面上の曲がりの影
響を改善でき、標準，非標準それぞれの場合の画面品位
を向上させることができる。
か、非標準信号であるかに応じて、それぞれに最適なＰ
ＬＬ追従速度を選ぶことができる映像表示装置を提供す
ること。 【解決手段】デジタル処理部（メモリを含む）を備えた
映像表示装置において、標準信号／非標準信号検出部１
１を設け、その検出結果に応じて書込みクロック発生Ｐ
ＬＬ部９，読出しクロック発生ＰＬＬ部１０の各フィル
タ回路定数（時定数）を変化させることにより、通常の
テレビジョン放送受信時の再生映像信号などの標準信号
の場合と、ＶＴＲスキューなど水平位相ずれが予想され
るＶＴＲ再生信号などの非標準信号の場合とで、それぞ
れに最適なＰＬＬ追従速度を選ぶことができ、クロック
発生用ＰＬＬ部の応答性に起因する画面上の曲がりの影
響を改善でき、標準，非標準それぞれの場合の画面品位
を向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、多画面処理，Ｉ／
Ｐ変換処理，スケーラ処理などのデジタル処理部を備え
たテレビ受像機などの映像表示装置に関する。
Ｐ変換処理，スケーラ処理などのデジタル処理部を備え
たテレビ受像機などの映像表示装置に関する。
【０００２】
【従来の技術】従来、テレビ受像機の構成には、大別し
て、アナログ放送のテレビジョン信号を受信し、アナロ
グ信号処理により受像管などの表示手段に表示するアナ
ログテレビ受像機、アナログ放送を受信するテレビ受像
機の映像処理回路にデジタル回路を採用したデジタル化
テレビ受像機、テレビジョン放送信号として映像も音声
もデジタル信号として伝送したものを受信し復調して表
示するデジタル放送テレビ受像機がある。
て、アナログ放送のテレビジョン信号を受信し、アナロ
グ信号処理により受像管などの表示手段に表示するアナ
ログテレビ受像機、アナログ放送を受信するテレビ受像
機の映像処理回路にデジタル回路を採用したデジタル化
テレビ受像機、テレビジョン放送信号として映像も音声
もデジタル信号として伝送したものを受信し復調して表
示するデジタル放送テレビ受像機がある。
【０００３】デジタル化テレビ受像機，デジタル放送テ
レビ受像機には、多画面処理，Ｉ／Ｐ（Interlace to P
rogressive）変換処理，スケーラ処理などのデジタル処
理部を備えたものがある。多画面処理は、ピクチャ・イ
ン・ピクチャ（ＰＩＰ）、ピクチャ・アウト・ピクチャ
（ＰＯＰ）、多画面分割などの表示を行うための処理で
ある。Ｉ／Ｐ変換処理は、入力されるインタレース映像
信号の走査線間に補間信号を埋め込んでプログレッシブ
映像信号に走査線変換して出力する処理である。また、
スケーラ処理は、垂直方向，水平方向に画面サイズを拡
大／縮小して表示するための処理である。
レビ受像機には、多画面処理，Ｉ／Ｐ（Interlace to P
rogressive）変換処理，スケーラ処理などのデジタル処
理部を備えたものがある。多画面処理は、ピクチャ・イ
ン・ピクチャ（ＰＩＰ）、ピクチャ・アウト・ピクチャ
（ＰＯＰ）、多画面分割などの表示を行うための処理で
ある。Ｉ／Ｐ変換処理は、入力されるインタレース映像
信号の走査線間に補間信号を埋め込んでプログレッシブ
映像信号に走査線変換して出力する処理である。また、
スケーラ処理は、垂直方向，水平方向に画面サイズを拡
大／縮小して表示するための処理である。
【０００４】図３は従来のＩ／Ｐ変換部を備えたテレビ
受像機の構成例を示す。図３において、テレビ受像機
は、テレビジョン放送信号を入力するアンテナ部１と、
選局及び復調を行う選局部２と、復調された複合映像信
号を入力し、輝度信号（Ｙ）と色信号（Ｃ）の分離を行
う一方入力端子３ａを有し外部映像機器（例えばＶＴ
Ｒ）からの複合映像信号をも入力しＹＣ分離可能とする
Ｙ／Ｃ分離部３と、映像信号（Ｖ）と色信号（Ｃ）と同
期信号（Ｄ）の各処理を行うＶ／Ｃ／Ｄ処理部４と、倍
速変換メモリを有し、インタレース信号形態をプログレ
ッシブ信号形態に変換するＩ／Ｐ変換部５と、赤（Ｒ）
と緑（Ｇ）とＢ（青）の各原色信号を生成するＲＧＢ変
換部６と、カラー受像管（ＣＰＴ）部７と、機器内デー
タバスであるＩＩＣ（Inter-IC）バスにて受像機各部を
制御するための制御部８と、Ｉ／Ｐ変換部５に供給する
書込みクロックを発生する書込みクロック発生ＰＬＬ部
９と、Ｉ／Ｐ変換部５に供給する読出しクロックを発生
する読出しクロック発生ＰＬＬ部１０と有して構成され
ている。なお、Ｙ／Ｃ分離部３における、選局部２から
の複合映像信号と入力端子３ａから外部入力された複合
映像信号との入力切り換えは、図示しないリモコン送信
機などの操作手段による切換え指示に基づいて制御部８
が切り換え制御することによって行われる。
受像機の構成例を示す。図３において、テレビ受像機
は、テレビジョン放送信号を入力するアンテナ部１と、
選局及び復調を行う選局部２と、復調された複合映像信
号を入力し、輝度信号（Ｙ）と色信号（Ｃ）の分離を行
う一方入力端子３ａを有し外部映像機器（例えばＶＴ
Ｒ）からの複合映像信号をも入力しＹＣ分離可能とする
Ｙ／Ｃ分離部３と、映像信号（Ｖ）と色信号（Ｃ）と同
期信号（Ｄ）の各処理を行うＶ／Ｃ／Ｄ処理部４と、倍
速変換メモリを有し、インタレース信号形態をプログレ
ッシブ信号形態に変換するＩ／Ｐ変換部５と、赤（Ｒ）
と緑（Ｇ）とＢ（青）の各原色信号を生成するＲＧＢ変
換部６と、カラー受像管（ＣＰＴ）部７と、機器内デー
タバスであるＩＩＣ（Inter-IC）バスにて受像機各部を
制御するための制御部８と、Ｉ／Ｐ変換部５に供給する
書込みクロックを発生する書込みクロック発生ＰＬＬ部
９と、Ｉ／Ｐ変換部５に供給する読出しクロックを発生
する読出しクロック発生ＰＬＬ部１０と有して構成され
ている。なお、Ｙ／Ｃ分離部３における、選局部２から
の複合映像信号と入力端子３ａから外部入力された複合
映像信号との入力切り換えは、図示しないリモコン送信
機などの操作手段による切換え指示に基づいて制御部８
が切り換え制御することによって行われる。
【０００５】Ｖ／Ｃ／Ｄ処理部４は内部にＡＦＣ回路部
４ａを備えており、ＡＦＣ処理を行なった水平同期信号
（以下、ＨＤ信号という）を発生して信号線４ｂを介し
て書込みクロック発生ＰＬＬ部９に供給する一方、信号
線４ｃを介して読出しクロック発生ＰＬＬ部１０に供給
する。
４ａを備えており、ＡＦＣ処理を行なった水平同期信号
（以下、ＨＤ信号という）を発生して信号線４ｂを介し
て書込みクロック発生ＰＬＬ部９に供給する一方、信号
線４ｃを介して読出しクロック発生ＰＬＬ部１０に供給
する。
【０００６】Ｉ／Ｐ変換部５は、例えば、ラインメモリ
による１水平周期（１Ｈ）の遅延回路と加算器と倍速変
換メモリとを備えて構成され、その１Ｈ遅延回路を通し
た水平ラインと１Ｈ遅延回路を通さない現在の水平ライ
ンとの垂直方向２ラインの平均値を補間信号としてイン
タレース信号の走査線間に埋め込み、プログレッシブ信
号に変換する。
による１水平周期（１Ｈ）の遅延回路と加算器と倍速変
換メモリとを備えて構成され、その１Ｈ遅延回路を通し
た水平ラインと１Ｈ遅延回路を通さない現在の水平ライ
ンとの垂直方向２ラインの平均値を補間信号としてイン
タレース信号の走査線間に埋め込み、プログレッシブ信
号に変換する。
【０００７】書込みクロック発生ＰＬＬ部９は前記供給
されたＨＤ信号にロックした書込みクロック信号を発生
してＩ／Ｐ変換部５に供給する。
されたＨＤ信号にロックした書込みクロック信号を発生
してＩ／Ｐ変換部５に供給する。
【０００８】読出しクロック発生ＰＬＬ部１０は前記供
給されたＨＤ信号にロックした読出しクロック信号を発
生してＩ／Ｐ変換部５に供給する。
給されたＨＤ信号にロックした読出しクロック信号を発
生してＩ／Ｐ変換部５に供給する。
【０００９】書込みクロック発生ＰＬＬ部９及び読出し
クロック発生ＰＬＬ部１０はそれぞれ、クロックを発生
する電圧制御発振器，クロックを分周する分周器，基準
信号としてのＨＤ信号と分周出力の位相比較を行う位相
比較器，位相比較器の出力の低域成分を抽出して電圧制
御発振器に制御電圧として供給するローパスフィルタを
内蔵している。
クロック発生ＰＬＬ部１０はそれぞれ、クロックを発生
する電圧制御発振器，クロックを分周する分周器，基準
信号としてのＨＤ信号と分周出力の位相比較を行う位相
比較器，位相比較器の出力の低域成分を抽出して電圧制
御発振器に制御電圧として供給するローパスフィルタを
内蔵している。
【００１０】書込みクロック発生ＰＬＬ部９ならびに読
出しクロック発生ＰＬＬ部１０はそれぞれ外付けのフィ
ルタ回路９Ａ，１０Ａを備えており、その回路定数（図
では抵抗値とコンデンサ容量）によってＰＬＬ動作の追
従速度が変化する。フィルタ回路９Ａは抵抗Ｒ1とコン
デンサＣ1，Ｃ2で構成され、フィルタ回路１０Ａは抵抗
Ｒ2とコンデンサＣ3，Ｃ4で構成されている。
出しクロック発生ＰＬＬ部１０はそれぞれ外付けのフィ
ルタ回路９Ａ，１０Ａを備えており、その回路定数（図
では抵抗値とコンデンサ容量）によってＰＬＬ動作の追
従速度が変化する。フィルタ回路９Ａは抵抗Ｒ1とコン
デンサＣ1，Ｃ2で構成され、フィルタ回路１０Ａは抵抗
Ｒ2とコンデンサＣ3，Ｃ4で構成されている。
【００１１】図４に示す外付けフィルタ回路の場合、
一般に、抵抗の定数を大きくすると追従速度が遅くな
り、抵抗の定数を小さくすると追従速度が速くなる。
一般に、抵抗の定数を大きくすると追従速度が遅くな
り、抵抗の定数を小さくすると追従速度が速くなる。
【００１２】一般にＰＬＬ部の追従速度を速くすると、
ＨＤ信号に生ずるＶＴＲスキューなどの水平位相ずれが
原因になって画面上に曲がりが発生した場合に、ずれ量
は入力をそのまま再現するためずれ量が大きくなるもの
の収束が速いという特性があり、ノイズによるジッタ
（ランダムで極めて小さな画面上の曲がり）などは悪化
する。
ＨＤ信号に生ずるＶＴＲスキューなどの水平位相ずれが
原因になって画面上に曲がりが発生した場合に、ずれ量
は入力をそのまま再現するためずれ量が大きくなるもの
の収束が速いという特性があり、ノイズによるジッタ
（ランダムで極めて小さな画面上の曲がり）などは悪化
する。
【００１３】逆にＰＬＬ部の追従速度を遅くすると、ノ
イズによるジッタ（ランダムで極めて小さな画面上の曲
がり）は目立たなくなり好ましいが、ＶＴＲ再生時に生
ずるＶＴＲスキューなどの水平位相ずれが原因になって
画面上に曲がりが発生した場合に、ずれ量は小さくなる
が収束に時間が多くかかる特性となる。
イズによるジッタ（ランダムで極めて小さな画面上の曲
がり）は目立たなくなり好ましいが、ＶＴＲ再生時に生
ずるＶＴＲスキューなどの水平位相ずれが原因になって
画面上に曲がりが発生した場合に、ずれ量は小さくなる
が収束に時間が多くかかる特性となる。
【００１４】従来のＩ／Ｐ変換部を内蔵したテレビ受信
機では、画面目視上、ジッタ品位とＶＴＲスキューなど
による曲がり品位のバランスがとれるように前記書込み
クロック発生ＰＬＬ部の追従速度と前記読出しクロック
発生ＰＬＬ部の追従速度を決定していた。
機では、画面目視上、ジッタ品位とＶＴＲスキューなど
による曲がり品位のバランスがとれるように前記書込み
クロック発生ＰＬＬ部の追従速度と前記読出しクロック
発生ＰＬＬ部の追従速度を決定していた。
【００１５】そのため、通常のテレビジョン信号受信の
場合と、ＶＴＲスキューなど水平位相ずれが予想される
再生信号の場合とで、それぞれに最適なＰＬＬ追従速度
を選ぶことができなかった。
場合と、ＶＴＲスキューなど水平位相ずれが予想される
再生信号の場合とで、それぞれに最適なＰＬＬ追従速度
を選ぶことができなかった。
【００１６】一方、映像信号をデジタル信号処理する装
置の公知例として、特開平８−１７２６０８号公報に記
載されているものがある。該公報には、入力映像信号中
の水平同期信号に同期したクロックを高速応答ＰＬＬ回
路で作成し、このクロックにしたがってＡ／Ｄ変換器で
ディジタル信号に変換し、同クロックで画像メモリへの
書き込みを行う。入力映像信号中の垂直同期信号に同期
したクロックを低速応答ＰＬＬ回路で作成し、このクロ
ックに従って画像メモリからのデータ読み出しを行う。
これにより、入力映像信号に大きな変動があっても、画
像メモリへのデータの書き込み、画像メモリからのデー
タの読み出しが安定してでき、以後の処理を確実に効率
よく行い、また記録媒体への記録を正確に行うようにし
ている。
置の公知例として、特開平８−１７２６０８号公報に記
載されているものがある。該公報には、入力映像信号中
の水平同期信号に同期したクロックを高速応答ＰＬＬ回
路で作成し、このクロックにしたがってＡ／Ｄ変換器で
ディジタル信号に変換し、同クロックで画像メモリへの
書き込みを行う。入力映像信号中の垂直同期信号に同期
したクロックを低速応答ＰＬＬ回路で作成し、このクロ
ックに従って画像メモリからのデータ読み出しを行う。
これにより、入力映像信号に大きな変動があっても、画
像メモリへのデータの書き込み、画像メモリからのデー
タの読み出しが安定してでき、以後の処理を確実に効率
よく行い、また記録媒体への記録を正確に行うようにし
ている。
【００１７】しかしながら、上記公報の映像信号処理装
置では、現在映出している映像信号が標準信号（例えば
通常のテレビジョン放送による映像信号）であるか、非
標準信号（例えばＶＴＲ再生による映像信号）であるか
に応じて、それぞれに最適な書き込み及び読み出しのＰ
ＬＬ追従速度を選ぶことはできなかった。
置では、現在映出している映像信号が標準信号（例えば
通常のテレビジョン放送による映像信号）であるか、非
標準信号（例えばＶＴＲ再生による映像信号）であるか
に応じて、それぞれに最適な書き込み及び読み出しのＰ
ＬＬ追従速度を選ぶことはできなかった。
【００１８】
【発明が解決しようとする課題】上記の如く、従来のデ
ジタル処理部を備えたテレビ受信機では、標準信号受信
時と、非標準信号入力時とで、それぞれに最適なＰＬＬ
追従速度を選ぶことができないという問題があった。
ジタル処理部を備えたテレビ受信機では、標準信号受信
時と、非標準信号入力時とで、それぞれに最適なＰＬＬ
追従速度を選ぶことができないという問題があった。
【００１９】そこで、本発明は、上記の問題に鑑み、現
在入力している映像信号が標準信号であるか、非標準信
号であるかに応じて、それぞれに最適なＰＬＬ追従速度
を選ぶことができる映像表示装置を提供することを目的
とするものである。
在入力している映像信号が標準信号であるか、非標準信
号であるかに応じて、それぞれに最適なＰＬＬ追従速度
を選ぶことができる映像表示装置を提供することを目的
とするものである。
【００２０】
【課題を解決するための手段】請求項１記載の発明によ
る映像表示装置は、入力される映像信号が標準信号か非
標準信号かを検出する検出部と、前記映像信号を記憶す
るメモリと、前記メモリに対する書き込み用又は読み出
し用のクロックを発生する少なくとも1つのクロック発
生用ＰＬＬ部と、前記検出部からの検出結果に基づいて
前記クロック発生用ＰＬＬ部の時定数を標準信号入力時
と非標準信号入力時とで変化させて、前記クロック発生
用ＰＬＬ部の応答性に起因する画面上の曲がりの影響を
改善する制御部と、を具備したものである。
る映像表示装置は、入力される映像信号が標準信号か非
標準信号かを検出する検出部と、前記映像信号を記憶す
るメモリと、前記メモリに対する書き込み用又は読み出
し用のクロックを発生する少なくとも1つのクロック発
生用ＰＬＬ部と、前記検出部からの検出結果に基づいて
前記クロック発生用ＰＬＬ部の時定数を標準信号入力時
と非標準信号入力時とで変化させて、前記クロック発生
用ＰＬＬ部の応答性に起因する画面上の曲がりの影響を
改善する制御部と、を具備したものである。
【００２１】請求項１の発明においては、標準信号／非
標準信号検出部を設け、その検出結果に応じてＰＬＬ部
のフィルタ回路定数を変化させることにより、通常のテ
レビジョン放送受信時などの標準信号の場合と、ＶＴＲ
スキューなど水平位相ずれが予想される非標準信号の場
合とで、それぞれに最適なＰＬＬ追従速度を選ぶことが
でき、それぞれの場合の画面品位を向上させることがで
きる。
標準信号検出部を設け、その検出結果に応じてＰＬＬ部
のフィルタ回路定数を変化させることにより、通常のテ
レビジョン放送受信時などの標準信号の場合と、ＶＴＲ
スキューなど水平位相ずれが予想される非標準信号の場
合とで、それぞれに最適なＰＬＬ追従速度を選ぶことが
でき、それぞれの場合の画面品位を向上させることがで
きる。
【００２２】請求項２記載の発明による映像表示装置
は、入力される映像信号が標準信号か非標準信号かを検
出する第１の検出部と、前記映像信号の垂直同期信号を
検出する第２の検出部と、前記映像信号を記憶するメモ
リと、前記メモリに対する書き込み用又は読み出し用の
クロックを発生する少なくとも1つのクロック発生用Ｐ
ＬＬ部と、前記第１の検出部からの検出結果に基づい
て、前記第２の検出部で検出した垂直同期信号に同期し
たある一定期間のみ前記クロック発生用ＰＬＬ部の時定
数を標準信号入力時と非標準信号入力時とで変化させ
て、前記クロック発生用ＰＬＬ部の応答性に起因する画
面上の曲がりの影響を改善する制御部と、を具備したも
のである。
は、入力される映像信号が標準信号か非標準信号かを検
出する第１の検出部と、前記映像信号の垂直同期信号を
検出する第２の検出部と、前記映像信号を記憶するメモ
リと、前記メモリに対する書き込み用又は読み出し用の
クロックを発生する少なくとも1つのクロック発生用Ｐ
ＬＬ部と、前記第１の検出部からの検出結果に基づい
て、前記第２の検出部で検出した垂直同期信号に同期し
たある一定期間のみ前記クロック発生用ＰＬＬ部の時定
数を標準信号入力時と非標準信号入力時とで変化させ
て、前記クロック発生用ＰＬＬ部の応答性に起因する画
面上の曲がりの影響を改善する制御部と、を具備したも
のである。
【００２３】請求項２の発明においては、標準信号／非
標準信号検出部を設ける一方垂直同期信号検出部を設
け、標準信号／非標準信号検出部の検出結果に基づいて
垂直同期信号に同期したある一定期間のみＰＬＬ部のフ
ィルタ回路定数を変化させることにより、通常のテレビ
ジョン放送受信時などの標準信号の場合と、ＶＴＲスキ
ューなど水平位相ずれが予想される非標準信号の場合と
で、それぞれに最適なＰＬＬ追従速度を選ぶことがで
き、それぞれの場合の画面品位を向上させることができ
る。
標準信号検出部を設ける一方垂直同期信号検出部を設
け、標準信号／非標準信号検出部の検出結果に基づいて
垂直同期信号に同期したある一定期間のみＰＬＬ部のフ
ィルタ回路定数を変化させることにより、通常のテレビ
ジョン放送受信時などの標準信号の場合と、ＶＴＲスキ
ューなど水平位相ずれが予想される非標準信号の場合と
で、それぞれに最適なＰＬＬ追従速度を選ぶことがで
き、それぞれの場合の画面品位を向上させることができ
る。
【００２４】請求項３記載の発明による映像表示装置
は、入力される映像信号が標準信号か非標準信号かを検
出する第１の検出部と、前記映像信号の垂直同期信号を
検出する第２の検出部と、前記映像信号を記憶するメモ
リと、前記メモリに対する書き込み用又は読み出し用の
クロックを発生する少なくとも1つのクロック発生用Ｐ
ＬＬ部と、前記第１の検出部からの検出結果に基づい
て、前記第２の検出部で検出した垂直同期信号に同期し
たある一定期間のみ前記クロック発生用ＰＬＬ部のＰＬ
Ｌ動作を非標準信号入力時に停止させて、前記クロック
発生用ＰＬＬ部の応答性に起因する画面上の曲がりの影
響を改善する制御部と、を具備したものである。
は、入力される映像信号が標準信号か非標準信号かを検
出する第１の検出部と、前記映像信号の垂直同期信号を
検出する第２の検出部と、前記映像信号を記憶するメモ
リと、前記メモリに対する書き込み用又は読み出し用の
クロックを発生する少なくとも1つのクロック発生用Ｐ
ＬＬ部と、前記第１の検出部からの検出結果に基づい
て、前記第２の検出部で検出した垂直同期信号に同期し
たある一定期間のみ前記クロック発生用ＰＬＬ部のＰＬ
Ｌ動作を非標準信号入力時に停止させて、前記クロック
発生用ＰＬＬ部の応答性に起因する画面上の曲がりの影
響を改善する制御部と、を具備したものである。
【００２５】請求項３の発明においては、標準信号／非
標準信号検出部を設ける一方垂直同期信号検出部を設
け、標準信号／非標準信号検出部の検出結果に基づいて
垂直同期信号に同期したある一定期間のみ前記クロック
発生用ＰＬＬ部のＰＬＬ動作を停止させることにより、
通常のテレビジョン放送受信時などの標準信号の場合
と、ＶＴＲスキューなど水平位相ずれが予想される非標
準信号の場合とで、それぞれに最適なＰＬＬ追従速度を
選ぶことができ、それぞれの場合の画面品位を向上させ
ることができる。
標準信号検出部を設ける一方垂直同期信号検出部を設
け、標準信号／非標準信号検出部の検出結果に基づいて
垂直同期信号に同期したある一定期間のみ前記クロック
発生用ＰＬＬ部のＰＬＬ動作を停止させることにより、
通常のテレビジョン放送受信時などの標準信号の場合
と、ＶＴＲスキューなど水平位相ずれが予想される非標
準信号の場合とで、それぞれに最適なＰＬＬ追従速度を
選ぶことができ、それぞれの場合の画面品位を向上させ
ることができる。
【００２６】
【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。図１は本発明の一実施の形態の映像
表示装置のブロック図を示している。
参照して説明する。図１は本発明の一実施の形態の映像
表示装置のブロック図を示している。
【００２７】図１において、アンテナ部から入力された
テレビジョン放送信号は、選局部２にて選局及び復調が
行われた後、復調された複合映像信号からＹ／Ｃ分離部
３にて輝度信号（Ｙ）と色信号（Ｃ）が分離される。一
方、外部映像機器（例えばＶＴＲ）からの複合映像信号
も入力端子３ａより入力可能とされ、外部入力があって
入力切り換えが行われた時はその外部入力のＹＣ分離が
行われる。なお、Ｙ／Ｃ分離部３における、選局部２か
らの復調映像信号と入力端子３ａからの外部映像信号と
の切り換えは、図示しないリモコン送信機などの操作手
段による切換え指示に基づいて制御部８Ａが切り換え制
御することによって行われる。
テレビジョン放送信号は、選局部２にて選局及び復調が
行われた後、復調された複合映像信号からＹ／Ｃ分離部
３にて輝度信号（Ｙ）と色信号（Ｃ）が分離される。一
方、外部映像機器（例えばＶＴＲ）からの複合映像信号
も入力端子３ａより入力可能とされ、外部入力があって
入力切り換えが行われた時はその外部入力のＹＣ分離が
行われる。なお、Ｙ／Ｃ分離部３における、選局部２か
らの復調映像信号と入力端子３ａからの外部映像信号と
の切り換えは、図示しないリモコン送信機などの操作手
段による切換え指示に基づいて制御部８Ａが切り換え制
御することによって行われる。
【００２８】標準信号／非標準信号検出部１１は、現在
入力している映像信号が通常のテレビジョン放送受信時
の再生映像信号などの標準信号であるか、それともＶＴ
Ｒスキューなど水平位相ずれが予想されるＶＴＲ再生信
号などの非標準信号であるかを検出し、その検出結果を
例えばＩＩＣバスなどの信号路を通して制御部８Ａに伝
達する。
入力している映像信号が通常のテレビジョン放送受信時
の再生映像信号などの標準信号であるか、それともＶＴ
Ｒスキューなど水平位相ずれが予想されるＶＴＲ再生信
号などの非標準信号であるかを検出し、その検出結果を
例えばＩＩＣバスなどの信号路を通して制御部８Ａに伝
達する。
【００２９】Ｖ／Ｃ／Ｄ処理部４は、映像信号（Ｖ）と
色信号（Ｃ）と同期信号（Ｄ）の各信号処理を行うもの
で、内部にＡＦＣ回路部４ａを備えており、ＡＦＣ処理
を行なったＨＤ信号を発生して、信号線４ｂを介して書
込みクロック発生ＰＬＬ部９に供給し、信号線４ｃを介
して読出しクロック発生ＰＬＬ部１０に供給する。
色信号（Ｃ）と同期信号（Ｄ）の各信号処理を行うもの
で、内部にＡＦＣ回路部４ａを備えており、ＡＦＣ処理
を行なったＨＤ信号を発生して、信号線４ｂを介して書
込みクロック発生ＰＬＬ部９に供給し、信号線４ｃを介
して読出しクロック発生ＰＬＬ部１０に供給する。
【００３０】Ｉ／Ｐ変換部５は、例えば、ラインメモリ
による１Ｈ遅延回路と加算器と倍速変換メモリとを備え
て構成され、１Ｈ遅延回路にて１Ｈ遅延した水平ライン
と１Ｈ遅延回路を通さない現在の水平ラインとの垂直方
向２ラインの平均値を補間信号としてインタレース信号
の走査線間に埋め込み、プログレッシブ信号に変換す
る。
による１Ｈ遅延回路と加算器と倍速変換メモリとを備え
て構成され、１Ｈ遅延回路にて１Ｈ遅延した水平ライン
と１Ｈ遅延回路を通さない現在の水平ラインとの垂直方
向２ラインの平均値を補間信号としてインタレース信号
の走査線間に埋め込み、プログレッシブ信号に変換す
る。
【００３１】書込みクロック発生ＰＬＬ部９は前記供給
されたＨＤ信号にロックした書込みクロック信号を発生
してＩ／Ｐ変換部５に供給する。
されたＨＤ信号にロックした書込みクロック信号を発生
してＩ／Ｐ変換部５に供給する。
【００３２】読出しクロック発生ＰＬＬ部１０は前記供
給されたＨＤ信号にロックした読出しクロック信号を発
生してＩ／Ｐ変換部５に供給する。
給されたＨＤ信号にロックした読出しクロック信号を発
生してＩ／Ｐ変換部５に供給する。
【００３３】書込みクロック発生ＰＬＬ部９及び読出し
クロック発生ＰＬＬ部１０はそれぞれ、クロックを発生
する電圧制御発振器，クロックを分周する分周器，基準
信号としてのＨＤ信号と分周出力の位相比較を行う位相
比較器，位相比較器の出力の低域成分を抽出して電圧制
御発振器に制御電圧として供給するローパスフィルタを
内蔵している。
クロック発生ＰＬＬ部１０はそれぞれ、クロックを発生
する電圧制御発振器，クロックを分周する分周器，基準
信号としてのＨＤ信号と分周出力の位相比較を行う位相
比較器，位相比較器の出力の低域成分を抽出して電圧制
御発振器に制御電圧として供給するローパスフィルタを
内蔵している。
【００３４】書込みクロック発生ＰＬＬ部９ならびに読
出しクロック発生ＰＬＬ部１０はそれぞれ外付けのフィ
ルタ回路９１，１０１を備えており、その回路定数（図
では抵抗値及びコンデンサ容量）の一部（抵抗値）がス
イッチ１２，１３によって切り換えられるようになって
いる。即ち、フィルタ回路９１は、ＰＬＬ部９の外付け
フィルタ接続端子と基準電位点間に接続したコンデンサ
Ｃ11と、該コンデンサＣ11に並列接続した抵抗Ｒ11とコ
ンデンサＣ12の直列回路と、前記抵抗Ｒ11に並列接続し
た抵抗Ｒ12とスイッチ１２の直列回路とで構成されてい
る。同様に、フィルタ回路１０１は、ＰＬＬ部１０の外
付けフィルタ接続端子と基準電位点間に接続したコンデ
ンサＣ13と、該コンデンサＣ13に並列接続した抵抗Ｒ13
とコンデンサＣ14の直列回路と、前記抵抗Ｒ13に並列接
続した抵抗Ｒ14とスイッチ１３の直列回路とで構成され
ている。これらのフィルタ回路９１，１０１のスイッチ
１２，１３による時定数切り換えによって、ＰＬＬ部
９，１０の各ＰＬＬ動作の追従速度が２段階に切り換え
可能となっている。
出しクロック発生ＰＬＬ部１０はそれぞれ外付けのフィ
ルタ回路９１，１０１を備えており、その回路定数（図
では抵抗値及びコンデンサ容量）の一部（抵抗値）がス
イッチ１２，１３によって切り換えられるようになって
いる。即ち、フィルタ回路９１は、ＰＬＬ部９の外付け
フィルタ接続端子と基準電位点間に接続したコンデンサ
Ｃ11と、該コンデンサＣ11に並列接続した抵抗Ｒ11とコ
ンデンサＣ12の直列回路と、前記抵抗Ｒ11に並列接続し
た抵抗Ｒ12とスイッチ１２の直列回路とで構成されてい
る。同様に、フィルタ回路１０１は、ＰＬＬ部１０の外
付けフィルタ接続端子と基準電位点間に接続したコンデ
ンサＣ13と、該コンデンサＣ13に並列接続した抵抗Ｒ13
とコンデンサＣ14の直列回路と、前記抵抗Ｒ13に並列接
続した抵抗Ｒ14とスイッチ１３の直列回路とで構成され
ている。これらのフィルタ回路９１，１０１のスイッチ
１２，１３による時定数切り換えによって、ＰＬＬ部
９，１０の各ＰＬＬ動作の追従速度が２段階に切り換え
可能となっている。
【００３５】スイッチ１２がオフ且つスイッチ１３がオ
ンの状態で標準信号のジッタ性能が最良になるように、
書込みクロック発生ＰＬＬ部９の外付けフィルタ回路９
１と読出しクロック発生ＰＬＬ部１０の外付けフィルタ
回路１０１の各時定数が設定されている。
ンの状態で標準信号のジッタ性能が最良になるように、
書込みクロック発生ＰＬＬ部９の外付けフィルタ回路９
１と読出しクロック発生ＰＬＬ部１０の外付けフィルタ
回路１０１の各時定数が設定されている。
【００３６】ＲＧＢ変換部６は、赤（Ｒ）と緑（Ｇ）と
Ｂ（青）の各原色信号を生成してカラー受像管（ＣＰ
Ｔ）部７に供給する。
Ｂ（青）の各原色信号を生成してカラー受像管（ＣＰ
Ｔ）部７に供給する。
【００３７】制御部８Ａは、機器内データバスであるＩ
ＩＣ（Inter-IC）バスにて受像機各部を制御する。制御
部８Ａは、標準信号／非標準信号検出部１１からの検出
結果に応じて、前記スイッチ１２をオン又はオフさせる
ための制御信号１４、前記スイッチ１３をオン又はオフ
させるための制御信号１５をそれぞれ出力し、書込みク
ロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部１
０それぞれの時定数を別々に変化させる。
ＩＣ（Inter-IC）バスにて受像機各部を制御する。制御
部８Ａは、標準信号／非標準信号検出部１１からの検出
結果に応じて、前記スイッチ１２をオン又はオフさせる
ための制御信号１４、前記スイッチ１３をオン又はオフ
させるための制御信号１５をそれぞれ出力し、書込みク
ロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部１
０それぞれの時定数を別々に変化させる。
【００３８】制御部８Ａは標準信号／非標準信号検出部
１１の検出結果が標準信号の場合には、スイッチ１２を
オフ、スイッチ１３をオンの状態に保持する。
１１の検出結果が標準信号の場合には、スイッチ１２を
オフ、スイッチ１３をオンの状態に保持する。
【００３９】制御部８Ａは標準信号／非標準信号検出部
１１の検出結果が非標準信号の場合には、スイッチ１２
をオン、スイッチ１３をオフの状態に切り換える。スイ
ッチ１２がオンになったことにより書込みクロック発生
ＰＬＬ部９のフィルタ時定数は小さくなりＰＬＬ追従速
度が速くなり、スイッチ１３がオフになったことにより
読出しクロック発生ＰＬＬ部１０のフィルタ時定数は大
きくなりＰＬＬ追従速度が遅くなる。このように制御す
ることにより、ＶＴＲスキューなどの位相ずれによる画
面上の曲がりの影響を改善することができる。
１１の検出結果が非標準信号の場合には、スイッチ１２
をオン、スイッチ１３をオフの状態に切り換える。スイ
ッチ１２がオンになったことにより書込みクロック発生
ＰＬＬ部９のフィルタ時定数は小さくなりＰＬＬ追従速
度が速くなり、スイッチ１３がオフになったことにより
読出しクロック発生ＰＬＬ部１０のフィルタ時定数は大
きくなりＰＬＬ追従速度が遅くなる。このように制御す
ることにより、ＶＴＲスキューなどの位相ずれによる画
面上の曲がりの影響を改善することができる。
【００４０】図１の実施の形態によれば、現在入力して
いる映像信号が標準信号であるか、非標準信号であるか
に応じて、それぞれに最適なＰＬＬ追従速度を選ぶこと
ができ、クロック発生用ＰＬＬ部の応答性に起因する画
面上の曲がりの影響を改善することができる。
いる映像信号が標準信号であるか、非標準信号であるか
に応じて、それぞれに最適なＰＬＬ追従速度を選ぶこと
ができ、クロック発生用ＰＬＬ部の応答性に起因する画
面上の曲がりの影響を改善することができる。
【００４１】図２は本発明の他の実施の形態の映像表示
装置のブロック図を示している。図２において、符号１
〜１５までは図１の実施の形態と同様であり、１６はＶ
／Ｃ／Ｄ処理部４の垂直同期信号検出部で検出した垂直
同期信号であり、この信号１６は制御部８Ｂに伝達され
る。
装置のブロック図を示している。図２において、符号１
〜１５までは図１の実施の形態と同様であり、１６はＶ
／Ｃ／Ｄ処理部４の垂直同期信号検出部で検出した垂直
同期信号であり、この信号１６は制御部８Ｂに伝達され
る。
【００４２】図１の実施の形態の場合には、制御部８Ａ
は標準信号／非標準信号検出部１１の検出結果が非標準
信号の場合に、スイッチ１２をオン、スイッチ１３をオ
フの状態に切り換えるものであった。
は標準信号／非標準信号検出部１１の検出結果が非標準
信号の場合に、スイッチ１２をオン、スイッチ１３をオ
フの状態に切り換えるものであった。
【００４３】これに対して図２の実施の形態では、制御
部８Ｂは標準信号／非標準信号検出部１１の検出結果が
非標準信号の場合で且つ垂直同期信号１６に同期したあ
る一定期間のみ、スイッチ１２をオン、スイッチ１３を
オフの状態に切り換えるように制御するものである。こ
れ以外の構成は、図１の場合と同様である。
部８Ｂは標準信号／非標準信号検出部１１の検出結果が
非標準信号の場合で且つ垂直同期信号１６に同期したあ
る一定期間のみ、スイッチ１２をオン、スイッチ１３を
オフの状態に切り換えるように制御するものである。こ
れ以外の構成は、図１の場合と同様である。
【００４４】このように制御することにより、入力され
る映像信号が非標準信号の場合は、位相ずれによる影響
が回復されるまでの一定期間のみＰＬＬ時定数を標準信
号の場合とは異なった時定数に変更することによってＰ
ＬＬ追従速度を変更し、位相ずれの影響が回復した後は
標準信号と同じＰＬＬ時定数に戻すことができる。
る映像信号が非標準信号の場合は、位相ずれによる影響
が回復されるまでの一定期間のみＰＬＬ時定数を標準信
号の場合とは異なった時定数に変更することによってＰ
ＬＬ追従速度を変更し、位相ずれの影響が回復した後は
標準信号と同じＰＬＬ時定数に戻すことができる。
【００４５】図２の実施の形態によれば、現在入力して
いる映像信号が標準信号であるか、非標準信号であるか
に応じて、それぞれに最適なＰＬＬ追従速度を選ぶこと
ができ、特にＶＴＲスキューなどの位相ずれによる影響
がある特定期間のみＰＬＬ追従速度を変化させて、画面
上の曲がりの影響を効率的に改善することができる。
いる映像信号が標準信号であるか、非標準信号であるか
に応じて、それぞれに最適なＰＬＬ追従速度を選ぶこと
ができ、特にＶＴＲスキューなどの位相ずれによる影響
がある特定期間のみＰＬＬ追従速度を変化させて、画面
上の曲がりの影響を効率的に改善することができる。
【００４６】図３は本発明のもう１つの他の実施の形態
の映像表示装置のブロック図を示している。
の映像表示装置のブロック図を示している。
【００４７】図３において、符号１〜７までは図２の実
施の形態と同様である。図１，図２とは異なり、書込み
クロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部
１０の各フィルタ回路にはスイッチ１２，１３は設けら
れていない。フィルタ回路９１Ａは、ＰＬＬ部９の外付
けフィルタ接続端子と基準電位点間に接続したコンデン
サＣ11と、該コンデンサＣ11に並列接続した抵抗Ｒ11と
コンデンサＣ12の直列回路とで構成されている。フィル
タ回路１０１Ａは、ＰＬＬ部１０の外付けフィルタ接続
端子と基準電位点間に接続したコンデンサＣ13と、該コ
ンデンサＣ13に並列接続した抵抗Ｒ13とコンデンサＣ14
の直列回路と、前記抵抗Ｒ13に並列接続した抵抗Ｒ14と
で構成されている。即ち、標準信号入力時にジッタ性能
が最良となるように、フィルタ回路定数（抵抗値及びコ
ンデンサ容量）が予め固定してある。
施の形態と同様である。図１，図２とは異なり、書込み
クロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部
１０の各フィルタ回路にはスイッチ１２，１３は設けら
れていない。フィルタ回路９１Ａは、ＰＬＬ部９の外付
けフィルタ接続端子と基準電位点間に接続したコンデン
サＣ11と、該コンデンサＣ11に並列接続した抵抗Ｒ11と
コンデンサＣ12の直列回路とで構成されている。フィル
タ回路１０１Ａは、ＰＬＬ部１０の外付けフィルタ接続
端子と基準電位点間に接続したコンデンサＣ13と、該コ
ンデンサＣ13に並列接続した抵抗Ｒ13とコンデンサＣ14
の直列回路と、前記抵抗Ｒ13に並列接続した抵抗Ｒ14と
で構成されている。即ち、標準信号入力時にジッタ性能
が最良となるように、フィルタ回路定数（抵抗値及びコ
ンデンサ容量）が予め固定してある。
【００４８】制御部８Ｃは、標準信号／非標準信号検出
部１１からの検出結果，及びＶ／Ｃ／Ｄ処理部４の垂直
同期信号検出部からの垂直同期信号１６を入力し、非標
準信号を検出した場合に垂直同期信号１６に同期したあ
る一定期間のみ制御部８Ｃから書込みクロック発生ＰＬ
Ｌ部９，読出しクロック発生ＰＬＬ部１０の例えばディ
スイネーブル端子９ａ，１０ａを制御してＰＬＬ動作を
停止させることにより、非標準信号時のみＶＴＲスキュ
ーなどの位相ずれによる画面上の曲がりの影響を改善す
ることができる。
部１１からの検出結果，及びＶ／Ｃ／Ｄ処理部４の垂直
同期信号検出部からの垂直同期信号１６を入力し、非標
準信号を検出した場合に垂直同期信号１６に同期したあ
る一定期間のみ制御部８Ｃから書込みクロック発生ＰＬ
Ｌ部９，読出しクロック発生ＰＬＬ部１０の例えばディ
スイネーブル端子９ａ，１０ａを制御してＰＬＬ動作を
停止させることにより、非標準信号時のみＶＴＲスキュ
ーなどの位相ずれによる画面上の曲がりの影響を改善す
ることができる。
【００４９】図３の実施の形態によれば、現在入力して
いる映像信号が標準信号であるか、非標準信号であるか
に応じて、非標準信号時でかつ垂直同期信号に同期した
特定期間のみＰＬＬ動作を停止させることにより、特に
ＶＴＲスキューなどの位相ずれによる画面上の曲がりの
影響を効率的に改善することができる。
いる映像信号が標準信号であるか、非標準信号であるか
に応じて、非標準信号時でかつ垂直同期信号に同期した
特定期間のみＰＬＬ動作を停止させることにより、特に
ＶＴＲスキューなどの位相ずれによる画面上の曲がりの
影響を効率的に改善することができる。
【００５０】
【発明の効果】以上述べたように本発明によれば、入力
される映像信号が標準信号か非標準信号かを検出する手
段を設け、その検出結果に応じて、通常のテレビジョン
放送受信時による標準信号の場合と、ＶＴＲスキューな
ど水平位相ずれが予想される非標準信号の場合で、それ
ぞれに最適なＰＬＬ追従速度を選定したり、或いはＰＬ
Ｌ動作を停止させることにより、画面上の曲がりの影響
を改善し、それぞれの場合の画面品位を向上させること
ができる。
される映像信号が標準信号か非標準信号かを検出する手
段を設け、その検出結果に応じて、通常のテレビジョン
放送受信時による標準信号の場合と、ＶＴＲスキューな
ど水平位相ずれが予想される非標準信号の場合で、それ
ぞれに最適なＰＬＬ追従速度を選定したり、或いはＰＬ
Ｌ動作を停止させることにより、画面上の曲がりの影響
を改善し、それぞれの場合の画面品位を向上させること
ができる。
【図１】本発明の一実施の形態の映像表示装置を示すブ
ロック図。
ロック図。
【図２】本発明の他の実施の形態の映像表示装置を示す
ブロック図。
ブロック図。
【図３】本発明のもう１つの他の実施の形態の映像表示
装置のブロック図。
装置のブロック図。
【図４】従来のＩ／Ｐ変換部を備えたテレビ受像機の示
すブロック図。
すブロック図。
４…Ｖ／Ｃ／Ｄ処理部（垂直同期信号の検出部を含む）
５…Ｉ／Ｐ変換部
８Ａ，８Ｂ，８Ｃ…制御部
９…書込みクロック発生ＰＬＬ部
１０…読出しクロック発生ＰＬＬ部
１１…標準信号／非標準信号検出部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 5/00 Ｇ０９Ｇ 5/00 ５１０Ｓ
５１０ Ｈ０４Ｎ 5/44 Ｚ
Ｈ０４Ｎ 5/44 5/45
5/45 Ｇ０９Ｇ 5/00 ５２０Ｗ
Ｆターム(参考） 5C006 AA01 AA22 AF13 AF23 AF47
AF51 AF53 AF61 AF72 BB11
BC16 FA08 FA21
5C020 AA37 AA40 CA11 CA13 CA15
CA20
5C025 BA11 BA18 BA27 BA30 CA06
DA01
5C080 BB05 CC03 DD03 DD21 EE19
GG07 GG08 JJ02
5C082 AA02 BA26 BA27 BA34 BA41
BB02 BB03 BB53 BC06 BC07
CA33 CA34 CA55 CA62 CA81
CA84 CB01 DA73 DA76 MM10
Claims (5)
- 【請求項１】 入力される映像信号が標準信号か非標準
信号かを検出する検出部と、 前記映像信号を記憶するメモリと、 前記メモリに対する書き込み用又は読み出し用のクロッ
クを発生する少なくとも1つのクロック発生用ＰＬＬ部
と、 前記検出部からの検出結果に基づいて前記クロック発生
用ＰＬＬ部の時定数を標準信号入力時と非標準信号入力
時とで変化させて、前記クロック発生用ＰＬＬ部の応答
性に起因する画面上の曲がりの影響を改善する制御部
と、 を具備したことを特徴とする映像表示装置。 - 【請求項２】 入力される映像信号が標準信号か非標準
信号かを検出する第１の検出部と、 前記映像信号の垂直同期信号を検出する第２の検出部
と、 前記映像信号を記憶するメモリと、 前記メモリに対する書き込み用又は読み出し用のクロッ
クを発生する少なくとも1つのクロック発生用ＰＬＬ部
と、 前記第１の検出部からの検出結果に基づいて、前記第２
の検出部で検出した垂直同期信号に同期したある一定期
間のみ前記クロック発生用ＰＬＬ部の時定数を標準信号
入力時と非標準信号入力時とで変化させて、前記クロッ
ク発生用ＰＬＬ部の応答性に起因する画面上の曲がりの
影響を改善する制御部と、 を具備したことを特徴とする映像表示装置。 - 【請求項３】 入力される映像信号が標準信号か非標準
信号かを検出する第１の検出部と、 前記映像信号の垂直同期信号を検出する第２の検出部
と、 前記映像信号を記憶するメモリと、 前記メモリに対する書き込み用又は読み出し用のクロッ
クを発生する少なくとも1つのクロック発生用ＰＬＬ部
と、 前記第１の検出部からの検出結果に基づいて、前記第２
の検出部で検出した垂直同期信号に同期したある一定期
間のみ前記クロック発生用ＰＬＬ部のＰＬＬ動作を非標
準信号入力時に停止させて、前記クロック発生用ＰＬＬ
部の応答性に起因する画面上の曲がりの影響を改善する
制御部と、 を具備したことを特徴とする映像表示装置。 - 【請求項４】 前記クロック発生用ＰＬＬ部は２系統以
上のクロック発生用ＰＬＬ部を具備し、それぞれの時定
数を標準信号入力時と非標準信号入力時とで別々に変化
させることを特徴とする請求項１又は２に記載の映像表
示装置。 - 【請求項５】 前記クロック発生用ＰＬＬ部は２系統以
上のクロック発生用ＰＬＬ部を具備し、それぞれのＰＬ
Ｌ動作を非標準信号入力時に停止させることを特徴とす
る請求項３記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367711A JP3544198B2 (ja) | 2001-11-30 | 2001-11-30 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367711A JP3544198B2 (ja) | 2001-11-30 | 2001-11-30 | 映像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003169230A true JP2003169230A (ja) | 2003-06-13 |
| JP3544198B2 JP3544198B2 (ja) | 2004-07-21 |
Family
ID=19177415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001367711A Expired - Fee Related JP3544198B2 (ja) | 2001-11-30 | 2001-11-30 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544198B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101105828B1 (ko) * | 2004-07-16 | 2012-01-17 | 톰슨 라이센싱 | 디지털 비디오 신호에서 화상 지터 방지 방법 및 장치 |
-
2001
- 2001-11-30 JP JP2001367711A patent/JP3544198B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101105828B1 (ko) * | 2004-07-16 | 2012-01-17 | 톰슨 라이센싱 | 디지털 비디오 신호에서 화상 지터 방지 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544198B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229573B1 (en) | Synchronization control circuit | |
| KR930006670B1 (ko) | 영상 시스템의 화면 안정화방법 | |
| JPH1023377A (ja) | テレビジョン受信機を利用したテキストデータ処理装置 | |
| JPH05183833A (ja) | 表示装置 | |
| US6151079A (en) | Image display apparatus having a circuit for magnifying and processing a picture image in accordance with the type of image signal | |
| US7626601B2 (en) | Video signal processing apparatus and video signal processing method | |
| KR100281885B1 (ko) | 디지털 신호 수신장치의 클럭 주파수 변환장치 | |
| US8233092B2 (en) | Video signal processing device | |
| US5896177A (en) | Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver | |
| JP3011224B2 (ja) | ディスプレイ装置 | |
| US20040061530A1 (en) | Clock conversion apparatus, clock conversion method, video display apparatus, and memory address setting method | |
| JP2003169230A (ja) | 映像表示装置 | |
| JP2001268460A (ja) | テレビジョン受信機のチャネルの変更方法および相応するテレビジョン受信機 | |
| JP3351759B2 (ja) | 同期信号制御回路 | |
| WO2009081627A1 (en) | Interpolation processing apparatus, interpolation processing method, and picture display apparatus | |
| JP3780150B2 (ja) | 映像表示装置 | |
| KR100745299B1 (ko) | 디지털티브이의화면동기장치및방법 | |
| JP2004094239A (ja) | クロック変換装置，クロック変換方法，映像表示装置およびそのメモリアドレス設定方法 | |
| JP2001339637A (ja) | 画像処理装置及び方法並びに記憶媒体 | |
| JP4639433B2 (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
| JPH0646350A (ja) | ディスプレイ装置 | |
| JP3500853B2 (ja) | テレビジョン受信機 | |
| JP3767269B2 (ja) | デジタル放送受信機 | |
| JP3138670B2 (ja) | 同期信号調整機能付き映像記憶再生装置 | |
| JP2003169229A (ja) | テレビジョン映像表示装置及び表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |