JP3500853B2 - テレビジョン受信機 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号の処理装
置に係わり、更に詳しくはプログラマブル演算回路（デ
ィジタルシグナルプロセッサ：以下、ＤＳＰと記す）を
用いたテレビジョン受信機に関する。

【０００２】

【従来の技術】従来のテレビジョン受信機の構成例を図
４に示す。

【０００３】以下、従来のテレビジョン受信機について
図４を参照しながら説明する。図４は従来のテレビジョ
ン受信機の回路ブロックである。

【０００４】図４において１０１は映像信号入力端子、
１０２、１０３は映像信号をデジタル信号に変換するＡ
／Ｄ変換器、１０４はＡ／Ｄ変換器１０２の出力端に接
続されたＭＵＳＥ信号処理回路でＭＵＳＥ方式の映像信
号を再生する回路、１０５はＡ／Ｄ変換器１０３の出力
端に接続されたＮＴＳＣ信号処理回路で、ＮＴＳＣ方式
の映像信号を再生する回路、１０６はＡ／Ｄ変換器１０
２の出力端に接続されたＭＵＳＥクロック発生及び同期
分離再生回路で、ＭＵＳＥのフレームパルス検出を行い
同期信号を再生しクロックの発生を行う回路、１０７は
Ａ／Ｄ変換器１０３の出力端に接続されたＮＴＳＣ同期
分離再生回路で、水平・垂直同期信号を検出し同期信号
を再生しクロックの発生を行う回路、１０８はＡ／Ｄ変
換器１０２の出力端に接続されたＭＵＳＥ同期判別回路
で、ＭＵＳＥのフレームパルスを検出し入力信号がＭＵ
ＳＥ信号かどうか判別し判別信号を出力する。

【０００５】１０９はＭＵＳＥ信号同期判別回路１０８
から出力される制御信号により、ＭＵＳＥ同期分離再生
回路１０６から出力される同期信号及びクロック信号か
ＮＴＳＣ同期分離再生回路１０７から出力される同期信
号及びクロック信号かを選択できる第１の選択回路、１
１０はＭＵＳＥ信号処理回路から出力された映像信号を
アナログ信号に変換するＤ／Ａ変換器、１１１はＮＴＳ
Ｃ信号処理回路から出力された映像信号をアナログ信号
に変換するＤ／Ａ変換器、１１２はＭＵＳＥ信号同期判
別回路１０８から出力される制御信号により、Ｄ／Ａ変
換器１１０から出力される映像信号かＤ／Ａ変換器１１
１から出力される映像信号かを選択できる第２の選択回
路、１１３は映像信号出力端子である。

【０００６】以上のように構成された従来のテレビジョ
ン受信機について、以下その動作を説明する。

【０００７】まず、映像信号は各Ａ／Ｄ変換器１０２、
１０３に入力される。その出力信号はＭＵＳＥ信号処理
回路１０４、ＮＴＳＣ信号処理回路１０５に入力されそ
れぞれ別に再生処理を行う。同様に、同期分離・再生も
ＭＵＳＥ同期分離再生回路１０６、ＮＴＳＣ同期分離再
生回路１０７のそれぞれ別の回路で行われ再生されたＭ
ＵＳＥ、ＮＴＳＣ同期信号を出力する。また、ＭＵＳＥ
同期判別回路１０８でＭＵＳＥ信号かどうか判別を行
い、その判別信号に応じて第１の選択回路１０９、第２
の選択回路１１２はＭＵＳＥ信号かＮＴＳＣ信号のどち
らかを選択する。

【０００８】このように、ＭＵＳＥ方式の映像信号、Ｎ
ＴＳＣ方式の映像信号はそれぞれ別々の回路で信号処
理、同期分離再生処理が行われ、判別回路によりシステ
ム全体を切り換える。

【０００９】

【発明が解決しようとする課題】従来、複数の映像信号
を処理できるテレビジョン受像機を実現する場合におい
ては、各方式に沿った専用の映像信号処理回路が必要で
あり、より多くの機能を実現するためには数多くの回路
が必要となりコスト的な問題を抱えており、複数の映像
信号を１つの回路で実現できるＤＳＰが要求されてい
る。

【００１０】また、上記ＤＳＰを用いた信号処理回路に
おいては、複数の映像信号を１つの映像処理回路で処理
・構成できるが信号の切り替わりで映像信号処理の誤動
作やクロックの乱れなどで誤った画像出力を行ってしま
うという問題を抱えており、安定した映像処理システム
が要求されている。

【００１１】

【課題を解決するための手段】この課題を解決するため
に本発明は、入力された映像信号に応じてその信号処理
を適応的に行うプログラマブル演算手段を備えるととも
に、前記映像信号の同期信号をシステムクロックでカウ
ントして映像信号を識別し、識別結果に応じて前記シス
テムクロックを適応的に切り換え前記プログラマブル演
算手段を制御するテレビジョン受信機に関するものであ
り、ＤＳＰを用い複数の映像信号を１つの映像処理回路
で処理するとき、システムのクロックを入力された映像
信号の水平同期信号に基づいて適応的に切り換え可能な
ように構成したものである。

【００１２】これにより、方式の異なる映像信号入力に
対し適応的にクロックを切り替える事ができると共に、
大幅なコストダウンを図れる。

【００１３】

【発明の実施の形態】本発明のテレビジョン受信機は、
複数の映像デコード処理アルゴリズムを規定する複数の
マイクロプログラムが予め格納されるメモリと、映像信
号が供給され前記マイクロプログラムに従って映像デコ
ード処理を行うプログラマブル演算手段と、前記メモリ
に格納されるマイクロプログラムを前記プログラマブル
演算手段への転送を制御するＣＰＵと、入力映像信号に
対して同期分離再生を行う同期分離回路と、１つ或いは
複数の方式の映像信号を信号処理するためのクロックを
発生させるクロック発生回路と、前記クロック発生回路
からのクロックを分周して位相比較用の同期信号を発生
する分周器と、前記分周器からの位相比較用の同期信号
と、前記同期分離回路からの同期信号との位相比較を行
い差分を前記クロック発生回路に出力する位相比較器
と、前記同期分離回路からの同期信号の周波数を前記ク
ロック発生回路からのクロック数としてカウントする事
により測定し出力するカウンタと、前記カウンタの出力
値に応じて同期信号の周波数判別を行い、前記分周器の
分周比を切り替える判別制御回路によって入力される映
像信号に対応したクロックを選択できる選択手段を備え
たものであり、前記同期制御回路は同期判別後システム
全体を供給された映像信号をデコードするための映像信
号処理システムに変換制御することで、Ａ／Ｄ変換器や
映像信号処理回路を共用でき大幅なコストダウンを図れ
るという作用を有する。

【００１４】また、本発明のテレビジョン受信機は、複
数の映像デコード処理アルゴリズムを規定する複数のマ
イクロプログラムが予め格納されるメモリと、映像信号
が供給され前記マイクロプログラムに従って映像デコー
ド処理を行うプログラマブル演算手段と、前記メモリに
格納されるマイクロプログラムを前記プログラマブル演
算手段への転送を制御するＣＰＵと、入力映像信号に対
して同期分離再生を行う同期分離回路と、１つ或いは複
数の方式の映像信号を信号処理するためのクロックを発
生させるクロック発生回路と、前記クロック発生回路か
らのクロックを分周して位相比較用の同期信号を発生す
る分周器と、前記分周器からの位相比較用の同期信号
と、前記同期分離回路からの同期信号との位相比較を行
い差分を前記クロック発生回路に出力する位相比較器
と、前記同期分離回路からの同期信号の周波数を前記ク
ロック発生回路からのクロック数としてカウントする事
により測定し出力するカウンタと、前記カウンタの出力
値に応じて同期信号の周波数判別を行い、前記分周器の
分周比を切り替える判別制御回路によって入力される映
像信号に対応したクロックを選択できる選択手段を備
え、前記判別制御回路は前記カウンタからの出力値が入
力映像信号に対する設定値と異なる場合においては無信
号と判断し、前記分周器の分周比を固定値として設定す
ることで、無信号時のクロックの安定化を図れるという
作用を有する。

【００１５】また本発明のテレビジョン受信機は、複数
の映像デコード処理アルゴリズムを規定する複数のマイ
クロプログラムが予め格納されるメモリと、映像信号が
供給され前記マイクロプログラムに従って映像デコード
処理を行うプログラマブル演算手段と、前記メモリに格
納されるマイクロプログラムを前記プログラマブル演算
手段への転送を制御するＣＰＵと、入力映像信号に対し
て同期分離再生を行う同期分離回路と、１つ或いは複数
の方式の映像信号を信号処理するためのクロックを発生
させるクロック発生回路と、前記クロック発生回路から
のクロックを分周して位相比較用の同期信号を発生する
分周器と、前記分周器からの位相比較用の同期信号と、
前記同期分離回路からの同期信号との位相比較を行い差
分を前記クロック発生回路に出力する位相比較器と、前
記同期分離回路からの同期信号の周波数を前記クロック
発生回路からのクロック数としてカウントする事により
測定し出力するカウンタと、前記カウンタの出力値に応
じて同期信号の周波数判別を行い、前記分周器の分周比
を切り替える判別制御回路によって入力される映像信号
に対応したクロックを選択できる選択手段を備え、前記
判別制御回路は前記カウンタからの出力値が入力映像信
号に対する設定値と異なる場合においては無信号と判断
し、前記分周器の分周比を固定値として設定すること
で、無信号時のクロックの安定化を図るとともに、前記
判別制御回路は前記カウンタからの出力値に対してヒス
テリシスを持たせ前記分周器の分周比を切り替えること
で、入力映像信号に対する誤判別を低減させるという作
用を有する。

【００１６】（実施の形態１） 以下に本発明の第１の実施の形態について図１を用いて
説明する。

【００１７】図１において、１は映像信号入力端子、２
は前記映像信号入力端子１から入力された映像信号をデ
ィジタル信号に変換するＡ／Ｄ変換器、３はＡ／Ｄ変換
器２から入力された映像信号を放送方式に応じて信号処
理できるプログラマブル演算回路、４は前記プログラマ
ブル演算回路から出力されたディジタル映像信号をアナ
ログ映像信号に変換するＤ／Ａ変換器、５、６は複数の
映像デコード処理アルゴリズムを規定する複数のマイク
ロプログラムが予め格納されるメモリ、７は前記メモリ
５、６に格納されるマイクロプログラムを前記プログラ
マブル演算手段３への転送を制御するＣＰＵ、８は入力
映像信号に対して同期検出を行い、同期分離再生を行う
同期分離回路、９はクロック発生回路のクロックを用い
て前記同期分離回路８からの同期信号の周波数をクロッ
ク数としてカウントし、出力するためのカウンタ、１０
は前記カウンタ９の出力値に応じて同期信号の周波数判
別を行い制御信号を出力する判別制御回路、１１は前記
判別制御回路からの制御信号に応じて分周比を切り換
え、リファレンスの同期信号及び制御用の同期信号を出
力するプログラマブルな分周器、１２は前述の同期分離
回路８からの同期信号と前記分周器からのリファレンス
の同期信号を用いて位相比較を行い、位相誤差データを
出力する位相比較器、１３は前記位相比較器１２の位相
誤差データを用いてクロックを発生させるクロック発生
回路、１４は前述のＤ／Ａ変換器４から出力される映像
信号を出力する端子、１５は前述の分周器から出力され
る制御用の同期信号を出力する端子である。

【００１８】以上のように構成された図１の映像信号処
理回路について、以下その動作を説明する。

【００１９】映像信号入力端子１に入力された映像信号
は、Ａ／Ｄ変換器２に入力される。Ａ／Ｄ変換器２の出
力は、プログラマブル演算回路３と同期分離回路８に入
力される。

【００２０】プログラマブル演算回路３では、メモリ
５、６で予め格納された複数の映像デコード処理アルゴ
リズムを規定する複数のマイクロプログラムをＣＰＵ７
の命令により転送・制御され、映像信号が供給され前記
マイクロプログラムに従って映像デコード処理がなされ
る。

【００２１】同期分離回路８では入力映像信号の同期検
出を行い、同期分離再生を行う。カウンタ９ではクロッ
ク発生回路１３のクロックを用いて前記同期分離回路８
からの同期信号の周波数をクロック数としてカウント
し、出力する。

【００２２】判別制御回路１０では前記カウンタ９の出
力値に応じて同期信号の周波数判別を行い制御信号を出
力するとともに制御結果をＣＰＵ７へも送る。分周器１
１は前記判別制御回路からの制御信号に応じて分周比を
切り換え、リファレンスの同期信号及び制御用の同期信
号を出力する。位相比較器１２は前述の同期分離回路８
からの同期信号と前記分周器からのリファレンスの同期
信号を用いて位相比較を行い、位相誤差データを出力す
る。クロック発生回路１３は前記位相比較器１２の位相
誤差データを用いてクロックを発生する。

【００２３】ＣＰＵ７では判別制御回路７からの制御信
号によりプログラマブル演算回路３への送るプログラム
を変更・制御する。またカウンタ９からのカウント値に
対して判別を行う判別範囲を判別制御回路１０にフィー
ドバックする。また周期的に同期制御回路８から出力さ
れる制御信号をＣＰＵ７に送ることで急に入力信号が変
化しても安定に動作する。

【００２４】例えば、ＭＵＳＥの水平周波数３３．７５
ｋＨｚに対するサンプリング周波数が３２．４ＭＨｚで
１水平期間のサンプリング数が９６０サンプルで、ＮＴ
ＳＣの水平周波数１５．７３４ｋＨｚに対するサンプリ
ング周波数が２８．６ＭＨｚで１水平期間のサンプリン
グ数が９１０サンプルの場合、システムクロックが３
２．４ＭＨｚで動作しているときカウンタ値が９６０近
傍であれば入力信号がＭＵＳＥであると判断できること
になり、また２０５９近傍（換算値）であればＮＴＳＣ
であると判断できる。

【００２５】また、システムクロックが２８．６ＭＨｚ
で動作しているときカウンタ値が１８２０近傍であれば
入力信号がＮＴＳＣであると判断できることになり、ま
た８４９近傍（換算値）であればＭＵＳＥであると判断
でき、システムを切り替えることができる。ただし、サ
ンプリング周波数値はこれに限るものではない。

【００２６】（実施の形態２） 次に、本発明の第２の実施の形態について図２を用いて
説明する。なお前述した実施の形態と構成例については
同じ符号を用い説明を省略する。

【００２７】図２において、１６は前記カウンタ９の出
力値に応じて同期信号の周波数判別を行い制御信号を出
力し、またカウンタ９からの出力値が判別範囲外にある
ときは無信号と判断しスイッチを切り換えて分周器１３
をフリーランモードに設定する判別制御回路、１７は前
記判別制御回路１６からの判別結果に応じて分周器へ送
る判別データをフリーランモードに切り換えるスイッチ
回路である。

【００２８】以上のように構成された図２の映像信号処
理回路について、以下その動作を説明する。

【００２９】判別制御回路１６ではカウンタ９からのカ
ウント値とＣＰＵ７からフィードバックされる判別範囲
を比較し、カウント値が判別範囲外にある場合にはスイ
ッチ１７をフリーランデータに切り換え、分周器１３を
フリーランモードで動作させることで各ブロックにクロ
ックを安定に供給し、画面の乱れを防ぐ。例えば、ＭＵ
ＳＥの水平周波数３３．７５ｋＨｚに対するサンプリン
グ周波数が３２．４ＭＨｚで１水平期間のサンプリング
数が９６０サンプルで、ＮＴＳＣの水平周波数１５．７
３４ｋＨｚに対するサンプリング周波数が２８．６ＭＨ
ｚで１水平期間のサンプリング数が９１０サンプルの場
合、システムクロックが３２．４ＭＨｚで動作している
ときカウンタ値が９６０近傍であれば入力信号がＭＵＳ
Ｅであると判断できることになり、また２０５９近傍
（換算値）であればＮＴＳＣであると判断できる。

【００３０】また、システムクロックが２８．６ＭＨｚ
で動作しているときカウンタ値が１８２０近傍であれば
入力信号がＮＴＳＣであると判断できることになり、ま
た８４９近傍（換算値）であればＭＵＳＥであると判断
できる。

【００３１】また、カウンタ値が判断範囲内にない場合
は無信号と判断しシステムクロックを固定値とし、無信
号時のクロックの安定化を図ることができる。ただし、
サンプリング周波数値はこれに限るものではない。

【００３２】（実施の形態３） 次に、本発明の第３の実施の形態について図２、図３を
用いて説明する。

【００３３】図３のフローチャートに基づき以下その動
作を説明する。まずスイッチ１７をフリーランデータに
切り換え、分周器１３の分周比をフリーランモードに設
定し、システムの安定化を図る。

【００３４】次にカウンタ９からの出力値がフリーラン
時のＭＵＳＥモード判別範囲ｘ１，ｘ２の範囲内にｍ１
回以上連続であればＭＵＳＥ信号であると判断し、分周
器１３の分周比をＭＵＳＥモードに設定する。

【００３５】ＭＵＳＥモード時にカウンタ９からの出力
値がＭＵＳＥモード時のＭＵＳＥモード判別範囲ｘ３，
ｘ４の範囲外にｍ２回以上連続であればＭＵＳＥ信号で
なくなったと判断し、分周器１３の分周比をフリーラン
モードに設定する。条件を満たさない場合は満たすまで
判別を繰り返す。

【００３６】更にカウンタ９からの出力値がフリーラン
時のＮＴＳＣモード判別範囲ｙ１，ｙ２の範囲内にｎ１
回以上連続であればＮＴＳＣ信号であると判断し、分周
器１３の分周比をＮＴＳＣモードに設定する。

【００３７】ＮＴＳＣモード時にカウンタ９からの出力
値がＮＴＳＣモード時のＮＴＳＣモード判別範囲ｙ３，
ｙ４の範囲外にｎ２回以上連続であればＮＴＳＣ信号で
なくなったと判断し、分周器１３の分周比をフリーラン
モードに設定する。条件を満たさない場合は満たすまで
判別を繰り返す。

【００３８】上記分岐条件をすべて満たさない場合はフ
リーラン動作を繰り返す。これによって誤判別を防ぎ、
システムの安定動作を図ることができる。

【００３９】例えば、ＭＵＳＥの水平周波数３３．７５
ｋＨｚ、ＮＴＳＣの１５．７３４ｋＨＺに対し、各信号
の有無を判定する引き込みに用いるカウンタ値を、その
時のシステムクロックに対する１水平期間のクロック数
の±３％とし、各モードから外れる保持範囲に用いるカ
ウンタ値をその時のシステムクロックに対する１水平期
間のクロック数の±５％とすることにより、信号の乱れ
等の理由による判別の誤作動を防ぐことができ、また判
別範囲を連続ｍ回満たすことでモードを切り替えること
により、信号の欠落とうの理由による誤動作を防ぐこと
ができる。

【００４０】

【発明の効果】以上のように本発明によれば、同期制御
回路は同期判別後システム全体を供給された映像信号を
デコードするための映像信号処理システムに変換制御す
ることで、Ａ／Ｄ変換器や映像信号処理回路を共用でき
大幅なコストダウンを図れるという有利な効果が得られ
る。

【００４１】また、判別制御回路は前記カウンタからの
出力値が入力映像信号に対する設定値と異なる場合にお
いては無信号と判断し、前記分周器の分周比を固定値と
して設定することで、無信号時のクロックの安定化を図
れるという有利な効果が得られる。

【００４２】また、判別制御回路は前記カウンタからの
出力値が入力映像信号に対する設定値と異なる場合にお
いては無信号と判断し、前記分周器の分周比を固定値と
して設定することで、無信号時のクロックの安定化を図
るとともに、前記判別制御回路は前記カウンタからの出
力値に対してヒステリシスを持たせ前記分周器の分周比
を切り替えることで、入力映像信号に対する誤判別を低
減させるという有利な効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施の形態による第１の映像信号処
理回路構成図

【図２】本発明の一実施の形態による第２の映像信号処
理回路構成図

【図３】本発明の一実施の形態による同期信号処理アル
ゴリズムフローチャート

【図４】従来の映像信号処理回路図

【符号の説明】

１ 映像信号入力端子 ２ Ａ／Ｄ変換器 ３ プログラマブル演算回路 ４ Ｄ／Ａ変換器 ５ メモリ（ＲＯＭ） ６ メモリ（ＲＡＭ） ７ ＣＰＵ ８ 同期分離回路 ９ カウンタ １０ 判別制御回路 １１ 分周器 １２ 位相比較器 １３ クロック発生回路 １４ 映像信号出力端子 １５ 同期信号出力端子 １６ 第２の判別制御回路 １７ スイッチ回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−41878（ＪＰ，Ａ) 特開 平５−56372（ＪＰ，Ａ) 特開 平８−65596（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/38 - 5/46 H04N 5/04 - 5/12 H04N 7/00 - 7/01

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 プログラムによって制御されるプロセッ
   サを１つ或いは複数個用いてテレビジョン信号処理を実
   行するテレビジョン受信機であって、入力映像信号に対
   して同期分離再生を行う同期分離回路と、１つ或いは複
   数の方式の映像信号を信号処理するためのクロックを発
   生させるクロック発生回路と、前記クロック発生回路か
   らのクロックを分周して位相比較用の同期信号を発生す
   る分周器と、前記分周器からの位相比較用の同期信号
   と、前記同期分離回路からの同期信号との位相比較を行
   い差分を前記クロック発生回路に出力する位相比較器
   と、前記同期分離回路からの同期信号の周波数を前記ク
   ロック発生回路からのクロック数としてカウントするカ
   ウンタと、前記カウンタの出力値に応じて同期信号の周
   波数判別を行い、前記分周器の分周比を切り替える判別
   制御回路とを備え、前記判別制御回路はカウンタからの
   出力値が入力映像信号に対する設定値と異なる場合にお
   いては無信号と判断し、分周器の分周比を固定値として
   設定することを特徴とするテレビジョン受信機。
2. 【請求項２】 判別制御回路はカウンタからの出力値に
   対してヒステリシスを持たせ分周器の分周比を切り替え
   ることを特徴とする請求項１記載のテレビジョン受信
   機。