JP3896115B2 - チップカードへの半導体チップのボンディング - Google Patents

チップカードへの半導体チップのボンディング Download PDF

Info

Publication number
JP3896115B2
JP3896115B2 JP2003522029A JP2003522029A JP3896115B2 JP 3896115 B2 JP3896115 B2 JP 3896115B2 JP 2003522029 A JP2003522029 A JP 2003522029A JP 2003522029 A JP2003522029 A JP 2003522029A JP 3896115 B2 JP3896115 B2 JP 3896115B2
Authority
JP
Japan
Prior art keywords
cavity
contact
semiconductor chip
carrier substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003522029A
Other languages
English (en)
Other versions
JP2004538588A (ja
Inventor
エリーク ハイネマン,
フランク ペッシュナー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004538588A publication Critical patent/JP2004538588A/ja
Application granted granted Critical
Publication of JP3896115B2 publication Critical patent/JP3896115B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01067Holmium [Ho]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Die Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、チップカードボディ、半導体チップ、および半導体チップと電気的および機械的に接続された、チップカードボディに固定されたキャリア基板を有するチップカードに関し、
チップカードボディは、第1のキャビティおよび第2のキャビティを有し、第2のキャビティは、第1のキャビティの底部で凹部をなし、これにより、第1のキャビティは、第2のキャビティを越えて長手方向に伸び、そして、第1のキャビティの底面は、第2のキャビティを包囲し、
キャリア基板は、第1のキャビティに設けられ、かつキャリア基板の上面上に、チップカードを読み出すための上部表面コンタクト、およびキャリア基板の下面上に、下部表面コンタクトを有し、上部表面コンタクトおよび下部表面コンタクトは、キャリア基板を通って走るコンタクトホールライン(ビア)によって互いに電気的に接続され、
半導体チップは、電気的接続によって、キャリア基板の下部表面コンタクトに接続され、
コンタクトホールラインは、下部表面コンタクトおよび上部表面コンタクトの両方を通過し、かつ、第2のキャビティの外側に長手方向に伸びる第1のキャビティの領域に設けられ、そして、コンタクトホールラインは、第1のキャビティの底部にて被覆される。
チップカードは、実質的に、通常、プラスチックカードであるチップカードボディを含み、これは、半導体チップを収容するための空間を有する。この空間は、通常、外側の浅いキャビティを備え、その底面で、さらなる内側キャビティが凹部をなす(recessed)。内側キャビティは、外側キャビティよりも小さい断面積を有し、従って、外側キャビティは、内側キャビティを越えて長手方向に伸びる。外側キャビティの底面は、内側キャビティを包囲する。
内側キャビティは、半導体チップをチップカードボディに収容するために用いられる。半導体チップが電気的および機械的に接続されるキャリア基板が、外側キャビティに設けられる。半導体チップとキャリア基板の上面上の表面コンタクトとの間の電気的接続は、チップカードATMが上部表面コンタクトと適切に接触する結果として、カードが読み出されることを可能にし、チップカードに依存して、情報が、半導体チップに書き込まれることを可能にする。
キャリア表面は、外側キャビティの底面に固定され、この外側キャビティをほぼ完全に充填する。同時に、キャリア基板は、半導体チップが配置された内側キャビティを被覆する。従って、半導体チップは、キャリア基板によって外部の影響から保護される。
このためにキャリア基板がその上面上に表面コンタクトを有する一方で、例えば、表面コンタクトに半導体チップを電気的に接続するボンディングワイヤ等のボンディング接続がその裏側に固定されるチップカードが公知である。ボンディングワイヤが、キャリア基板の上面上の表面コンタクトの裏側に接続されることを可能にするために、キャリア基板は、各コンタクトの下に開口部を有する。
さらに、キャリア基板が、その下面にも表面コンタクトを有するチップカードが公知である。表面コンタクトは、半導体チップに電気的に接続され、さらに、チップカードの上面上の表面コンタクトにも接続される。上部表面コンタクトと下部表面コンタクトとを互いに電気的に接続するために、ビアとして知られるコンタクトホールラインがキャリア基板に生成される。ビアは、好適には、キャリア基板における円筒形の開口部であり、0.1〜1mmの直径を有し、キャリア基板の下面から上面へと伸び、ビアの上端部、またはコンタクトホールラインは、多くの場合、上部表面コンタクトによって被覆される。コンタクトホールラインの円筒形の内壁は、導通するように処理される。内壁の対応する金属または他の導電性被覆に基づいて、コンタクトホールは、キャリア基板のそれぞれ1つの上部表面コンタクトと下部表面コンタクトとの間を走る電気ラインを形成する。
半導体チップは、電気的接続によってキャリア基板の下部表面コンタクトに接続され、従って、キャリア基板の上面からビアを通って電気的に駆動され得る。
チップカードに含まれる半導体チップは、環境の影響から隔離される必要があり、これにより、周囲空気中に存在する水分または汚染物質が半導体チップの中に拡散しない。第2の内側キャビティによって形成される内部空間が、環境と接触することを防止するために、キャリア基板を通過する開口部であるビアは、第1のキャビティの底面上の、第2のキャビティの底面の外側に設けられ得る。従って、周囲空気が第2のキャビティの内部の空気と交わることは不可能である。
しかしながら、すでに製造プロセスの間に、水分および/または汚染物質を含み、かつ、半導体チップに長期的な悪影響を及ぼす微小雰囲気(microclimate)が第2のキャビティ内に含まれ得る。この微小雰囲気による半導体チップへの損害は、基板のキャビティと対面する上面を被覆するペーストを用いても、確実に回避され得ない。微小雰囲気に存在する汚染物質は、ペーストを通じて、またはペーストと半導体チップとの間の界面を通じて拡散し得る。
本発明の目的は、汚染物質および水分、さらに第2のキャビティ内の特定の量の空気の半導体チップの実質的な遮断が低コストで実現されるチップカードを提供することである。
本発明により、この目的は、キャリア基板の下面が、接着層によって第1のキャビティの底面に固定されることによって達成される。この接着層は、第1のキャビティの底部から第2のキャビティの内部に伸び、かつ、半導体チップの領域を被覆する。
本発明により、第2のキャビティに含まれる空気の量のほとんどを遮断することによって、キャリア基板をチップカードボディに固定するための一般的なタイプのチップカードに提供される接着層が、さらに、第2のキャビティに提供されるという事実により提供される。接着層は、通常、第2のキャビティの外側の第1のキャビティの底面の領域においてのみ設けられ、第2のキャビティの領域において、凹部を有する。なぜなら、半導体チップへの電気的接触は、第1のキャビティの底面の高さに、半導体チップのための電気的接触が設けられるからである。本発明によると、第1のキャビティの底部から第2のキャビティの内部へと伸び、かつ、半導体チップの領域を被覆する接着層が提供される。キャリア基板を固定するために、従来、第2のキャビティの外側の底面にのみ提供される同一の接着層が、本発明により、同時に、第2のキャビティ内でその下部にて半導体チップを被覆し、かつ、半導体チップの側面に隣接して、第1のキャビティの底面にまで伸び、これにより、第2のキャビティの空気の量が2分割される。接着層は、ほとんどの空気量を半導体チップから遮断し、これにより、含まれる接触水分および/または汚染物質のほんの一部分のみが半導体チップと接触する。これにより、さらなるコストを投入することなく微小雰囲気の大幅な遮断が達成される。特に、接着層は、第2のキャビティにおける半導体チップを下から包囲する。接着層は、キャリア基板の下部の上に突き出す半導体チップを取り囲むので、これは、さらなる保護被覆をなす。
好適な実施形態は、半導体チップが、キャリア基板の下部表面コンタクトへの電気的接続領域において、電気的絶縁性または異方性の導電性ペーストによって被覆され、かつ、接着層は、ペーストによって被覆されない半導体チップの領域を被覆する。コンタクトホールラインにおける空間に対する、および、チップカードの外側の環境に対する内部キャビティのボリュームの外側キャビティの底面上で生じるシーリングに基づいて、内側キャビティのボリュームは雰囲気的に遮断される。しかしながら、この場合、チップカードボディの強い機械的付加に基づいて、漏出に至り、従って、水分が内部キャビティに侵入するので、ペーストは、半導体チップと下部表面コンタクトとの間の電気的接続がを保護する。このために、さらに、異方性導電性ペースト、または異方性導電性接着剤も用いられ得る。
第2のキャビティの外側で側方に伸びるコンタクトホールラインが第1のキャビティの領域に配置された場合、コンタクトホールラインは、第1のキャビティの底面に合流し、ここで、コンタクトホールラインは、自動的に密閉される。コンタクトホールラインのこれらの位置に基づいて、半導体チップを保護するためにコンタクトホールラインのために被覆を付与する必要がもはやない。なぜなら、これらは、第2のキャビティの内部につながることがないからである。このようにして生成されたチップカードは、低コストで製造され、かつ、外部の雰囲気的影響から半導体チップを保護し、これにより、半導体チップに有害な微小雰囲気が生じ得ない。
好適には、コンタクトホールラインは、接着層によって密閉される。この場合、コンタクトホールラインは、キャリア基板を保持する、チップカードボディの第1の外側キャビティに設けられた接着層の底部で終端する。外側キャビティの底面を被覆する接着層は、キャリア基板の下部のエッジを被覆し、これにより、同時に、キャリア基板のエッジに設けられたコンタクトホールラインの下部開口部を被覆する。
あるいは、コンタクトホールラインは、接着層の凹部に合流し、かつ、接着層は、この凹部によって形成された空間を包囲およびシールする。この場合、チップカードボディの接着層において、凹部が提供され、キャリア基板のコンタクトホールラインと同じ長手方向の位置に設けられる。コンタクトホールラインの下部開口部は、接着層と直接接触せず、その代わりに、これらは、チップカードボディの外側キャビティの底面から、接着層の厚さの分だけ間隔を置く。これは、下部表面コンタクトの表面が、例えば、コンタクトホールラインの開口部が環状の隆起によって包囲された場合に、下部表面コンタクトの上面が、コンタクトホールラインの生成に基づいて、わずかに隆起した場合に有利であり得る。コンタクトホールラインの終端部が、空間に合流するので、このタイプの隆起は、外側キャビティの底部と直接接触せず、従って、キャリア基板と接着層との間の接触を妨げない。
キャリア基板の下部表面コンタクトが、第1のキャビティの底面の内部エッジを越えて、第2のキャビティ内の半導体チップの上にまで伸びることは望ましい。この場合、半導体チップの接続は、垂直に、すなわち、キャリア基板の下部にコンタクト表面が長手方向に伸びるチップカードボディの表面に対して直角に指すコンタクトピンであり得る。これらのコンタクトピンの領域に設けられる下部表面コンタクトの内部端部は、通常、大きめの寸法が与えられ、横方向にわずかにずれた場合でも、半導体チップと確実に接触する。
好適な実施形態によると、半導体チップは、フリップチップ法を用いてキャリア基板の下部表面コンタクトにボンディングされる。フリップチップ法において、半導体チップは、180°回転された、すなわち、上下逆にされたキャリア基板に接続されたチップカードボディに嵌合される。この場合、接触する半導体チップの上面が、第2の内側キャビティの底部と対面し、かつ、この電気的接触を備えないカード下部からこの底部によって保護される。
接着層のために用いられる材料に関して、好適な実施形態によると、接着層は、高温でのみ粘着性になる材料か、または、硬化した液体接着剤、好適には、硬化したシアノアクリレートから形成される。高温でのみ粘着性になる材料を含む接着層は、低温の、まだ粘着性でない状態の場合に、接着層に凹部を刻印することが容易であり、この凹部の中に、コンタクトホールラインの下端部が実質的に合流する。対照的に、液体接着剤を用いて、コンタクトホールラインの内部が部分的に充填され、これにより、より大きいシーリング領域が達成され得ることも可能である。
本発明により設計されるチップカードは、好適には、モバイル無線カードである。
本発明は、以下において、図1および図2を用いて説明される。
図1は、軟性または剛性プラスチックからなり得るチップカードボディ1を断面図で示す。チップカードの厚さは、図1に示されるチップカードボディ1の高さに対応する。チップカードボディ1は、外側キャビティ10を有し、この外側キャビティは、長手方向、すなわち、チップカード表面と平行に、外側キャビティの底部15で凹部をなす(recessed)さらなるキャビティ20よりも大きい断面を有する。外側キャビティ10は、長手方向に左右に、ならびに、図面の紙面に対して直角に上方および下方へと内側キャビティ20を越えて伸び、これにより、底面15は、内側キャビティの断面を包囲する。外側キャビティ10にはキャリア基板2が位置する。内側キャビティには、電気的接続9によってキャリア基板2に接続された半導体チップ3がある。キャリア基板2は、接着層7を介して外側キャビティ10の底面15上に位置し、このようにして、チップカードボディ1に固定される。キャリア基板2は、最初、可撓性であり得、チップカードボディ1と直接接触することなく、半導体チップ3をサポートするために用いられ、次に、チップカードを読み出すために、半導体チップ3と電気的に接触するために用いられる。このために、複数のコンタクト4がキャリア基板の上面11上に設けられる。その下面12上にキャリア基板2は、上部表面コンタクト4とは異なった断面積を有する、さらなる表面コンタクト5を有する。これらは、特に、キャリア基板の中心に向かって、上部表面コンタクト4よりも長く伸びる。キャリア基板2は、上面11および下面12の中心において、アイランドとして知られる、コンタクトのような表面を有し得、これらは、それ自体、半導体基板と接触するためには用いられない。半導体チップ3は、電気的接続9によってキャリア基板2の下面12上の表面コンタクト5に接続される。半導体チップの上面11上の下部表面コンタクト5と、表面コンタクト4との間の電気的接続は、ビアとして知られるものによって生成され、ここに、チップカードを読み出すためのカードATMのコンタクトが配置される。図1に示されるように、ビアは、上面11を下面12に接続するキャリア基板2の表面におけるホールである。図1において、対応するビア6は、上部表面コンタクト4および下部表面コンタクト5を通って伸びる。このビアは、コンタクト領域内またはエッジにてこれらのコンタクトを通過し得る。図1に示される領域は、4および5によって示され、かつ、ビア6によって分離され、各場合について、同じ表面コンタクトの部分を示し、これにより、図1全体において、各場合について、2つの上部表面コンタクト4および2つの下部表面コンタクト5を示す。
ビアは、キャリア基板2の材料において中空の通路を形成し、この通路を通って、外部の空気がチップカードの内部に浸透する。ビア6の壁16は、これらが導電性になるように処理される。これらは、壁のような導電性材料の被覆を有し、中空円筒の形態に形成される。被覆層が伝導性であるために、ビアは、コンタクトホールライン6を表す。コンタクトホールライン6の内部は、中空であり、かつ、コンタクトホールライン6がキャリア基板2の少なくとも一方の側が被覆されていない場合、周囲空気と、カードハウジング2の内部のボリュームとの間での雰囲気的交換を可能にする。
コンタクトホールライン6は、必ずしも表面コンタクトの断面積内に完全に位置する必要はなく、これらは、同様に、表面コンタクト4または5のエッジ、例えば、キャリア基板2のエッジに設けられてもよい。
内側キャビティ20に設けられた半導体チップ3は、電気的接続9、下部表面コンタクト5およびコンタクトホールライン6によってキャリア基板2の上部表面コンタクト4に接続される。上部表面コンタクト4は、内側キャビティ20の上にまで伸びるので、コンタクトホールライン6は、断面積内、すなわち、図1における内側キャビティ20の幅の範囲内に設けられ得る。この場合、下部表面コンタクト5は、コンタクトホールライン6と、半導体チップ3の電気的接続9との間に短い長手方向の距離をつなぐことだけを必要とする。このタイプのコンタクトホールライン6の構成において、外部空気は、内側キャビティ20の中へと通り得、従って、半導体チップ3にとって有害である微小雰囲気を生成する。特に、空気中に存在する水分および汚染物質は、半導体チップのハウジング材料3を通って拡散し、コンタクトホールラインが埋められるか、または被覆されない場合、この半導体チップのハウジング材料を損なう。
両側に表面コンタクトが提供されるキャリア基板を有する従来のチップカードは、ブラインドビア(blind vias)として知られるものを有する。これらは、コンタクトホールライン6が形成された後に付与された表面コンタクト4によってキャリア基板の上面11が被覆および密封される。従って、これらのコンタクトホールラインは、金属表面コンタクト4の上面まで、すなわち、キャリア基板2の上面の最上部のすぐ下にまでしか伸びない。従って、コンタクトホールラインが生成された後、上部コンタクト表面4が付与される必要がある。これは、キャリア基板の、従って、チップカードの製造をより高価にする。
本発明により、コンタクトホールライン6は、内側キャビティ20の外側に長手方向に伸びる外側キャビティ10の領域に設けられ、これにより、コンタクトホールライン6は、内側キャビティ20に対して側方にずれて、外側キャビティの底面15に合流し、ここで、これらのラインは被覆され、そのために、専用のさらなる手段は必要とされない。このようにして、本発明によるチップカードは、半導体チップ3を有害な微小雰囲気から保護し、さらに、低コストで製造され得る。
コンタクトホール6は、その下端部にて、種々の方法で密封され得る。図1は、これに関連する2つの好適な実施形態を示す。図1の右側に示されるビア6は、接着層7によって密封され、この接着層により、キャリア基板2は、チップカードボディ1における外側キャビティ10の底部15に固定される。図1の左側に示されるビア6は、代替的実施形態によると、接着層7における凹部8によって包囲される。接着層7は、すべての側から外側キャビティ10の底面15の平面における凹部8によって形成された空間を包囲し、かつ、この平面における空間のすべての側をシールする。従って、ビア6を通じて空間8の中に通された外部空気は、内側キャビティ20の領域の中に浸透し得ない。半導体チップ3は、電気的接続9により、キャリア基板2の下部表面コンタクト5に接続される。半導体チップ3上に取り付けられた接続9(バンプ)は、コンタクト5に接着され得るか、または、ペースト13が示されるようにコンタクト5に付与された場合、さらに、ペースト13が凝固し、チップコンタクト9を表面コンタクト5上に安全かつ永久的に保持するまで、半導体チップ3がキャリア基板2に押し付けられた結果として、これらのコンタクトに電気的に接続され得る。半導体チップ3が押し付けられる前に、ペースト13が、すでに、表面コンタクト5に付与されていてもよく、この場合、沈められたコンタクト9がペースト13を通って押し付けられる。
フリップチップ法を用いて、すなわち、キャリア基板2上に上下逆に固定される半導体チップ3、および基板2が共にチップカードのモジュールを形成する。キャリア基板2は、好適には、ベース材料を含む可撓性プリント回路であり、その両側11、12に表面コンタクト4、5が付与される。ベース材料および両側の表面コンタクトから形成された多層基板は、コンタクトホールライン6によって完全に貫かれ、これにより、キャリア基板2は、それ自体は、水分が内側キャビティ20に浸透することを防止し得ず、従って、チップが落下することを防止し得ない。
例えば、高温で粘着性になるポリマー(ホットメルト)を含み得る層7は、カードモジュール2、3をチップカードボディ1に固定するために用いられる。例えば、シアノアクリレート等の液体ホットメルト接着剤、または代替的に急速硬化ポリマーを用いることも可能である。
本発明によると、接着層7は、図1において連続的形状で示され、すなわち、これも、内側キャビティ20に伸び、ここで、接着層は、半導体チップ3を下から包囲する。これにより、チップ3がさらに保護され、これにより、半導体チップが、第2のキャビティに含まれる空気ボリュームの大部分から遮断される。従って、有害な微小雰囲気は、半導体チップへの影響が、実質的に、従来のチップカードよりも著しく少ない程度で半導体チップに影響を及ぼし得るにすぎない。さらに、達成されたシールディングは、低コストで製造される。
図2は、本発明によるチップカードの一部分の図を示す。チップカードボディ1に配置された外側キャビティ10において、依然として、チップカードボディ1の深さまでさらに延びている内側キャビティ20があり、ここに半導体チップ3が配置される。キャリア基板2は、内側キャビティ20を越えて長手方向に伸びる上部キャビティ10に配置される。斜線で示され、かつ、長手方向に内側キャビティ20(破線で記される)の断面の外側に配置される外側キャビティ10の領域にのみ配置される接着層7は、キャリア基板2の上面と外側キャビティ10の底面との間に配置される。
図2におけるキャリア基板2の右側に示されるコンタクトホールライン6は、この接着層に合流し、これにより密閉される。代替的実施形態において、コンタクトホールライン6は、接着層7における凹部8に合流し得、この場合もまた、完全なシーリングが達成される。なぜなら、第1のキャビティ10の底面の平面において、接着層7がすべての側から凹部8を包囲し、これをすべての側でシールする。さらに、接着層7、第1の外側キャビティ10の底面のように、内側キャビティ20をすべての側から包囲し、これにより、周囲空気の雰囲気的交換を回避する。
図1は、本発明によるチップカードの断面図を示す。 図2は、本発明によるチップカードの上面部分の平面図を示す。
符号の説明
1 チップカードボディ
2 キャリア基板
3 半導体チップ
4 上部表面コンタクト
5 下部表面コンタクト
6 コンタクトホールライン(ビア)
7 接着層
8 凹部
9 チップコンタクト(バンプ)
10 第1のキャビティ
11 キャリア基板の上面
12 キャリア基板の下面
13 ペースト
15 第1のキャビティの底面
20 第2のキャビティ

Claims (8)

  1. チップカードボディ(1)と、
    半導体チップ(3)と、
    該チップカードボディ(1)に固定されたキャリア基板(2)であって、半導体チップ(3)が電気的および機械的に接続されたキャリア基板(2)と
    を有するチップカードであって、
    該チップカードボディ(1)は、第1のキャビティ(10)と第2のキャビティ(20)とを有し、該第2のキャビティ(20)は、該第1のキャビティ(10)の底部で凹部をなし、これにより、該第1のキャビティ(10)は、該第2のキャビティ(20)を越えて側方に延びており、該第1のキャビティ(10)の底面(15)は、該第2のキャビティ(20)を包囲し、
    該キャリア基板(2)は、該第1のキャビティ(10)に設けられており、該キャリア基板(2)は、その上面(11)に該チップカードを読み出すための上部表面コンタクト(4)を有し、かつ、その下面(12)に下部表面コンタクト(5)を有し、該上部表面コンタクトおよび該下部表面コンタクトは、該キャリア基板を通って走るコンタクトホールライン(6)によって互いに電気的に接続されており、
    該半導体チップ(3)は、該キャリア基板(2)に面する第1の主面と該第1の主面とは反対の方向に面する第2の主面とを含み、該半導体チップ(3)は、電気的接続(9)によって該キャリア基板(2)の該下部表面コンタクト(5)に接続されており、
    該コンタクトホールライン(6)は、該下部表面コンタクト(5)および該上部表面コンタクト(5)の両方を通過し、かつ、該第2のキャビティ(20)の外側に側方に延びている該第1のキャビティ(10)の領域に設けられており、該コンタクトホールライン(6)は、該第1のキャビティ(10)の底部にて被覆されており、
    該キャリア基板(2)は、その下面(12)にて、接着層(7)によって該第1のキャビティ(10)の該底面(15)に固定されており、該接着層は、該第1のキャビティ(10)の該底部から該第2のキャビティ(20)の内部に延びており、かつ、該半導体チップ(3)の領域に接触し、
    該接着層(7)は、該第2のキャビティ(20)において該半導体チップ(3)を下から包囲し、該接着層(7)は、該半導体チップ(3)の該第2の主面全体と接触し、
    該半導体チップ(3)の該第1の主面は、該キャリア基板(2)の該下部表面コンタクト(5)との電気的接続(9)の領域において、電気的絶縁性または異方性導電性ペースト(13)によって被覆されており、該接着層(7)は、該ペースト(13)によって被覆されない該半導体チップ(3)の領域を被覆することを特徴とする、チップカード。
  2. 前記コンタクトホールライン(6)は、前記接着層(7)によって密閉されることを特徴とする、請求項に記載のチップカード。
  3. 前記コンタクトホールライン(6)は、前記接着層(7)の凹部(8)と合流し、該接着層(7)は、該凹部(8)によって形成された空間を包囲し、かつ、シールすることを特徴とする、請求項に記載のチップカード。
  4. 前記キャリア基板(2)の前記下部表面コンタクト(6)は、前記第1のキャビティ(10)の前記底面(15)の内部エッジを越えて、前記第2のキャビティ(20)内の前記半導体チップ(3)の上にまで延びていることを特徴とする、請求項1〜のいずれか一項に記載のチップカード。
  5. 前記半導体チップ(3)は、フリップチップ法を用いて、前記キャリア基板(2)の前記下部表面コンタクト(5)に接着されることを特徴とする、請求項1〜のいずれか一項に記載のチップカード。
  6. 前記接着層(7)は、高温でのみ粘着性になる材料から形成されることを特徴とする、請求項1〜のいずれか一項に記載のチップカード。
  7. 前記接着層(7)は、硬化液体接着剤、好適には、硬化シアノアクリレートから形成されることを特徴とする、請求項1〜のいずれか一項に記載のチップカード。
  8. 前記チップカードは、モバイル通信カードであることを特徴とする、請求項1〜のいずれか一項に記載のチップカード。
JP2003522029A 2001-08-10 2002-08-09 チップカードへの半導体チップのボンディング Expired - Fee Related JP3896115B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10139395A DE10139395A1 (de) 2001-08-10 2001-08-10 Kontaktierung von Halbleiterchips in Chipkarten
PCT/DE2002/002935 WO2003017196A1 (de) 2001-08-10 2002-08-09 Kontaktierung von halbleiterchips in chipkarten

Publications (2)

Publication Number Publication Date
JP2004538588A JP2004538588A (ja) 2004-12-24
JP3896115B2 true JP3896115B2 (ja) 2007-03-22

Family

ID=7695072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003522029A Expired - Fee Related JP3896115B2 (ja) 2001-08-10 2002-08-09 チップカードへの半導体チップのボンディング

Country Status (13)

Country Link
US (1) US7019981B2 (ja)
EP (1) EP1415271B1 (ja)
JP (1) JP3896115B2 (ja)
KR (1) KR100549177B1 (ja)
AT (1) ATE308084T1 (ja)
BR (1) BR0211381A (ja)
CA (1) CA2453156A1 (ja)
DE (2) DE10139395A1 (ja)
MX (1) MXPA04001225A (ja)
RU (1) RU2265886C1 (ja)
TW (1) TWI222200B (ja)
UA (1) UA75424C2 (ja)
WO (1) WO2003017196A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10311964A1 (de) * 2003-03-18 2004-10-07 Infineon Technologies Ag Chipmodul und Herstellungsverfahren
DE10311965A1 (de) * 2003-03-18 2004-10-14 Infineon Technologies Ag Flip-Chip Anordnung auf einem Substratträger
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
JP4066929B2 (ja) * 2003-10-08 2008-03-26 株式会社日立製作所 電子装置及びその製造方法
DE102004010715B4 (de) * 2004-03-04 2009-10-01 Infineon Technologies Ag Chipkarte zur kontaktlosen Datenübertragung sowie Verfahren zum Herstellen einer Chipkarte zur kontaktlosen Datenübertragung
DE102004025911B4 (de) * 2004-05-27 2008-07-31 Infineon Technologies Ag Kontaktbehaftete Chipkarte, Verfahren zur Herstellung einer solchen
DE102005061553B4 (de) * 2005-12-22 2013-07-11 Infineon Technologies Ag Chipmodul
DE102006008937B4 (de) 2006-02-27 2019-02-28 Infineon Technologies Ag Chipkartenmodul
US8837159B1 (en) 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US20120009973A1 (en) * 2010-07-12 2012-01-12 Sony Ericsson Mobile Communications Ab Module Connection in a Printed Wiring Board
EP2463809A1 (fr) * 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
SG11201407290PA (en) 2012-05-16 2014-12-30 Nagravision Sa Method for producing an electronic card having an external connector and such an external connector
US8991711B2 (en) 2012-07-19 2015-03-31 Infineon Technologies Ag Chip card module
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
CN104102941B (zh) * 2013-04-11 2023-10-13 德昌电机(深圳)有限公司 智能卡、身份识别卡、银行卡、智能卡触板及表面抗氧化方法
JP6346192B2 (ja) * 2013-10-22 2018-06-20 凸版印刷株式会社 Icモジュール及びicカード、icモジュール基板
DE102014005142A1 (de) * 2014-04-07 2015-10-08 Giesecke & Devrient Gmbh Chipmodul mit Umverdrahtungsschicht
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US10275699B2 (en) * 2015-06-11 2019-04-30 Feitian Technologies Co., Ltd. Smart card and method for manufacturing same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3338597A1 (de) * 1983-10-24 1985-05-02 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Icカ−ド
JPH022092A (ja) * 1988-06-10 1990-01-08 Dainippon Printing Co Ltd Icカード
JPH024596A (ja) * 1988-06-23 1990-01-09 Dainippon Printing Co Ltd Icカードの製造方法およびicモジュール
DE4122049A1 (de) * 1991-07-03 1993-01-07 Gao Ges Automation Org Verfahren zum einbau eines traegerelements
DE4403513A1 (de) 1994-02-04 1995-08-10 Giesecke & Devrient Gmbh Chipkarte mit einem elektronischen Modul und Verfahren zur Herstellung einer solchen Chipkarte
JPH0863567A (ja) * 1994-08-19 1996-03-08 Citizen Watch Co Ltd Icカード用モジュール
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
US5671525A (en) * 1995-02-13 1997-09-30 Gemplus Card International Method of manufacturing a hybrid chip card
US5975420A (en) * 1995-04-13 1999-11-02 Dai Nippon Printing Co., Ltd. Apparatus and method of manufacturing an integrated circuit (IC) card with a protective IC module
DE19601389A1 (de) 1996-01-16 1997-07-24 Siemens Ag Chipkartenkörper
DE19700254A1 (de) * 1996-12-03 1998-06-04 Beiersdorf Ag Thermoplastische härtbare Selbstklebefolie
CH691749A5 (fr) * 1997-05-09 2001-09-28 Njc Innovations Carte à puce et moyens de transmission RF pour communiquer avec cette carte à puce.
DE19828653A1 (de) * 1998-06-26 2000-01-05 Siemens Ag Chipmodul zum Einbau in einen Chipkartenträger sowie Verfahren zu dessen Herstellung
FR2786009B1 (fr) * 1998-11-16 2001-01-26 Gemplus Card Int Procede de fabrication d'une carte a puce hybride par impression double face

Also Published As

Publication number Publication date
EP1415271B1 (de) 2005-10-26
EP1415271A1 (de) 2004-05-06
KR20040024881A (ko) 2004-03-22
MXPA04001225A (es) 2004-06-03
WO2003017196A1 (de) 2003-02-27
BR0211381A (pt) 2004-08-17
TWI222200B (en) 2004-10-11
KR100549177B1 (ko) 2006-02-03
DE10139395A1 (de) 2003-03-06
RU2004107125A (ru) 2005-10-10
RU2265886C1 (ru) 2005-12-10
CA2453156A1 (en) 2003-02-27
JP2004538588A (ja) 2004-12-24
US7019981B2 (en) 2006-03-28
ATE308084T1 (de) 2005-11-15
DE50204698D1 (de) 2005-12-01
US20040150962A1 (en) 2004-08-05
UA75424C2 (en) 2006-04-17

Similar Documents

Publication Publication Date Title
JP3896115B2 (ja) チップカードへの半導体チップのボンディング
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
US4975763A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
TWI284394B (en) Lid used in package structure and the package structure of having the same
US20020172024A1 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
CN109727947B (zh) 一种引脚、引脚组合结构、封装体及其制作方法
KR950004467A (ko) 반도체장치 및 그 제조방법
US6713677B2 (en) Housing assembly for an electronic device and method of packaging an electronic device
KR940027140A (ko) 플라스틱 성형 회로 패키지
US20040217451A1 (en) Semiconductor packaging structure
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP4845097B2 (ja) 半導体装置
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법
KR100444170B1 (ko) 반도체패키지
JPS5837694B2 (ja) 半導体装置
KR100476669B1 (ko) 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
JPS6276753A (ja) 半導体装置およびその製造方法
KR980012306A (ko) 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지
KR19980043253A (ko) 칩 온 보오드형 반도체 칩 패키지
KR100193139B1 (ko) 반도체 세라믹 패키지
JPS6042617B2 (ja) 半導体装置
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR100546285B1 (ko) 칩 스케일 패키지 및 그 제조방법
JP2000295039A (ja) 圧電発振器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061027

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees