DE102006008937B4 - Chipkartenmodul - Google Patents

Chipkartenmodul Download PDF

Info

Publication number
DE102006008937B4
DE102006008937B4 DE102006008937.5A DE102006008937A DE102006008937B4 DE 102006008937 B4 DE102006008937 B4 DE 102006008937B4 DE 102006008937 A DE102006008937 A DE 102006008937A DE 102006008937 B4 DE102006008937 B4 DE 102006008937B4
Authority
DE
Germany
Prior art keywords
chip
card module
chip card
conductor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006008937.5A
Other languages
English (en)
Other versions
DE102006008937A1 (de
Inventor
Marcus Janke
Dr. Laackmann Peter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006008937.5A priority Critical patent/DE102006008937B4/de
Priority to US11/679,642 priority patent/US8356756B2/en
Publication of DE102006008937A1 publication Critical patent/DE102006008937A1/de
Application granted granted Critical
Publication of DE102006008937B4 publication Critical patent/DE102006008937B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

Chipkartenmodul mit- einem Substrat (3) mit einer ersten Seite (31) und einer gegenüber liegenden zweiten Seite (32), wobei auf der ersten Seite (31) Kontaktflächen (4) aufgebracht sind, und auf der zweiten Seite (32) eine erste Leiterstruktur (11) von einem Kontaktbereich (71) zu einem anderen Kontaktbereich(75) und/oder zu einer zweiten Leiterstruktur (72), die über eine Durchkontaktierung (9) im Substrat (3) mit den Kontaktflächen (4) verbunden ist, geführt ist, so dass die erste Leiterstruktur (11) zumindest zum Teil in einem zentralen Bereich (25) verläuft, und- einem Chip (5) mit Anschlüssen (6), der über dem zentralen Bereich (25) auf der zweiten Seite (32) des Substrats (3) angeordnet ist, wobei einer der Anschlüsse (6) mit dem Kontaktbereich (71) verbunden ist, und der Chip (5) eine Einrichtung zum Generieren und eine Einrichtung zum Detektieren von Testsignalen aufweist, wobei über den einen der Anschlüsse ein generiertes Testsignal an die erste Leiterstruktur (11) anlegbar ist, welches über einen anderen der Anschlüsse, der mit dem anderen Kontaktbereich (75) verbunden ist, detektierbar ist, wobei ein beim Vergleichen des detektierten Testsignals mit dem angelegten Testsignal detektierter Unterschied als ein Angriff interpretiert wird.

Description

  • Die Erfindung betrifft ein vor physikalischen Angriffen geschütztes Chipkartenmodul mit einem auf einem Substrat montierten Chip. Chipkarten sind weit verbreitet und werden in einer Vielzahl von Anwendungen verwendet. In sicherheitsrelevanten Anwendungen dienen Chipkarten beispielsweise als Schlüssel. Im bargeldlosen Zahlungsverkehr können geldwerte Informationen auf einer Chipkarte gespeichert sein. Ein Anwendungsbeispiel hierfür ist eine Geldkarte. Nicht nur bei den genannten Anwendungen ist es erforderlich, dass die auf der Chipkarte gespeicherten Daten und der Chip selbst vor Angriffen und Manipulationen geschützt sind.
  • Bei physikalischen Angriffen werden, wenn erforderlich, Teile des Chips entfernt, um eine auf dem Chip integrierte Schaltung auszuspähen. Des Weitern können Signale abgegriffen werden, um Daten auszulesen, was als „Probing“ bezeichnet wird. Es ist auch denkbar, gezielt Signale von außen an Leitungen der integrierten Schaltung anzulegen, um die Funktion der integrierten Schaltung dahin gehend zu manipulieren, dass sicherheitsrelevante Daten ausgelesen werden können, oder um basierend auf einer Schaltungsreaktion die Funktionsweise der integrierten Schaltung zu ermitteln. Dieses Vorgehen wird als „Forcing“ bezeichnet.
  • Bisherige Schutzmechanismen gegen solche Angriffe sind auf dem Chip selbst ausgeführt worden. Zum Schutz vor physikalischen Angriffen umfasst der Chip ein Schild das über der eigentlichen integrierten Schaltung angeordnet ist. Der Schutz durch das Schild kann entweder aktiver oder passiver Art sein.
  • Ein passives Schild umfasst eine bahnenförmige oder flächige Struktur, die die darunter liegende Schaltungsanordnung bedeckt, um Angriffe durch einfaches Ausspähen zu unterbinden und den Zugriff auf geeignete Angriffspunkte zum Probing oder Forcing zumindest zu erschweren.
  • Ein aktives Schild umfasst eine Leiterstruktur, die die Schaltungsanordnung bedeckt und an die eine Spannung oder ein Signal angelegt wird. Bei Zerstörung dieses Schildes wird eine damit einhergehende Veränderung oder Unterbrechung der Spannung oder des Signals detektiert. Auch mit Manipulationen, beispielsweise durch Probing oder Forcing, einhergehende Spannungs- oder Signalveränderungen können detektiert werden. Nach der Detektion können geeignete Abwehrmaßnahmen, beispielsweise das Herunterfahren des Schaltungsbetriebs oder Löschvorgänge in Registern der Schaltungsanordnung, eingeleitet werden.
  • Nachteil solcher Schilde ist der zusätzliche Kostenaufwand, da eine weitere Metallisierungsschicht auf der Schaltungsanordnung oder eine größere Fläche vorzusehen ist.
  • Aus dem Dokument DE 31 30 213 A1 ist eine Chipkarte mit einem Substrat bekannt, das eine Aussparung aufweist, in welche der Chip eingelassen ist.
  • Aus dem Dokument DE 101 39 395 A1 ist ein Chipkartenkörper mit einem Substrat und einem Chip bekannt, wobei auf einer ersten Seite des Substrats Kontaktflächen aufgebracht sind und auf der zweiten Seite des Substrats Leiterstrukturen vorgesehen sind. Die Leiterstrukturen sind zu Kontaktbereichen geführt, welche über eine Durchkontaktierung im Substrat mit den Kontaktflächen verbunden sind.
  • Aus dem Dokument US 6 031 724 A ist ein Chipkartenmodul bekannt, das ein Substrat mit einer ersten Seite und einer gegenüberliegenden zweiten Seite aufweist, wobei auf der ersten Seite Kontaktflächen aufgebracht sind, und auf der zweiten Seite eine Leiterstruktur mit Kontaktpads aufgebracht ist, die zumindest zum Teil in einem zentralen Bereich verläuft. Die Leiterstruktur ist über eine Durchkontaktierung mit den Kontaktflächen verbunden. Das Chipkartenmodul weist ferner einen Chip mit Anschlüssen auf, der über dem zentralen Bereich auf der zweiten Seite des Substrats angeordnet ist, wobei die Anschlüsse mit Kontaktpads verbunden sind.
  • Aus dem Dokument US 6 398 116 B1 ist eine Chipkarte zur kontaktfreien und/oder kontaktbehaftenden Übertragung bekannt.
  • Es ist Aufgabe der Erfindung, ein Chipkartenmodul vorzusehen, von dem Angriffe auf das Chipmodul erkannt werden.
  • Die Aufgabe wird durch ein Chipkartenmodul mit einem Substrat und einem Chip gelöst. Das Substrat hat eine erste Seite und eine gegenüber liegende zweite Seite, wobei auf der ersten Seite Kontaktflächen aufgebracht sind. Auf der zweiten Seite ist eine erste Leiterstruktur von einem Kontaktbereich zu einem anderen Kontaktbereich und/oder zu einer zweiten Leiterstruktur, die über eine Durchkontaktierung im Substrat mit den Kontaktflächen verbunden ist, geführt ist, so dass die erste Leiterstruktur zumindest zum Teil in einem zentralen Bereich verläuft. Der Chip weist Anschlüsse auf und ist über dem zentralen Bereich auf der zweiten Seite des Substrats angeordnet, wobei einer der Anschlüsse mit dem einen Kontaktbereich verbunden ist. Der Chip weist ferner eine Einrichtung zum Generieren und eine Einrichtung zum Detektieren von Testsignalen auf, wobei über den einen der Anschlüsse ein vom dem Chip generiertes Testsignal an die erste Leiterstruktur anlegbar ist, welches über einen anderen der Anschlüsse, der mit dem anderen Kontaktbereich verbunden ist, detektierbar ist. Ein beim Vergleichen des detektierten Testsignals mit dem angelegten Testsignal detektierter Unterschied wird als ein Angriff interpretiert.
  • Der Chip kann folglich derart ausgebildet sein, dass ein an dem Anschluss, der mit dem einem Kontaktbereich verbunden ist, anliegendes erstes Signal und ein an dem Anschluss, der mit dem anderen Kontaktbereich verbunden ist, anliegendes zweites Signal verglichen und Unterschiede der Signale detektiert werden können, um auf einen Angriff zu schließen.
  • Ein von der ersten Leiterstruktur ausgebildetes Schild kann im selben Schritt wie die Kontaktbereiche auf dem Substrat aufgebracht werden.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den untergeordneten Patentansprüchen angegeben.
  • Die Schildfunktion der auf dem Substrat aufgebrachten ersten Leiterstruktur wird verbessert, wenn diese sich über einen Großteil des zentralen Bereichs erstreckt. Der zentrale Bereich ist üblicherweise zwischen den Kontaktflächen zum Anschluss des Chips. Eine einfache und mit wenig Designaufwand einhergehende Form des Schutzes wird erreicht, indem die erste Leiterstruktur von einem Randbereich des zentralen Bereichs zu einem anderen Randbereich des zentralen Bereichs verläuft, wobei diese Randbereiche vorteilhafterweise gegenüber angeordnet sind. Um den großflächigen Schutz zu erreichen, verläuft die ersten Leiterstruktur als Leiterbahn vorteilhafterweise mehrfach zwischen den Randbereichen hin und her und erstreckt sich mäanderförmig über den zentralen Bereich, so dass sie bei einem physikalischen Angriff nur schwer umgangen werden kann.
  • Vorteilhafterweise ist der Chip in Flip-Chip-Technik montiert, sodass die integrierte Schaltung unterhalb der Chipanschlüsse auf der Seite des Chips angeordnet ist, die dem Substrat mit dem Schild gegenüber liegt.
  • Um den Schutz zu verbessern, kann das Schild als aktives Schild ausgebildet sein. Hierbei wird an die erste Leiterstruktur eine Spannung oder ein Signal angelegt. Bei einem Abfall der Spannung beziehungsweise einer Veränderung des Signals kann auf einen Angriff geschlossen werden und entsprechende Maßnahmen, beispielsweise ein chipinternes Alarmsignal oder eine Alarmreaktion, ausgelöst beziehungsweise eingeleitet werden.
  • Vorteilhafterweise ist der Chip ausgebildet, über den Anschluss, der mit dem einen Kontaktbereich verbunden ist, an die erste Leiterstruktur eine Spannung oder ein Signal anzulegen, um eine detektierbare Spannung beziehungsweise ein detektierbares Signal bereitzustellen.
  • Der Chip kann ausgebildet sein, über den Anschluss, der mit dem einem oder mit dem anderen Kontaktbereich verbunden ist, eine Spannung oder ein Signal zu detektieren, anhand dessen auf einen Angriff geschlossen werden kann.
  • Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnungen anhand von Ausführungsbeispielen erklärt.
  • Es zeigen:
    • 1 einen Schnitt durch eine Chipkarte mit einem Chipkartenmodul, auf dem ein Chip in Flip-Chip-Technik montiert ist,
    • 2 ein erstes Ausführungsbeispiel der als Schild ausgebildeten Leiterstruktur,
    • 3 ein zweites Ausführungsbeispiel der als Schild ausgebildeten Leiterstruktur,
    • 4 ein drittes Ausführungsbeispiel der als Schild ausgebildeten Leiterstruktur,
    • 5 ein viertes Ausführungsbeispiel der als Schild ausgebildeten Leiterstruktur,
    • 6 ein fünftes Ausführungsbeispiel der als Schild ausgebildeten Leiterstruktur und
    • 7 ein sechstes Ausführungsbeispiel der als Schild, ausgebildeten Leiterstruktur.
  • 1 zeigt einen Querschnittsausschnitt einer Chipkarte mit einem Chipkartenmodul. In einem Kartenkörper 1 ist eine Kavität 2 eingebracht, in der ein Chipkartenmodul positioniert ist. Da sich die Darstellung auf das Chipkartenmodul konzentriert, ist nur ein Teil der Kartenkörpers 1, dessen Außenmaße denen der Chipkarte entsprechen, dargestellt.
  • Das Chipkartenmodul umfasst ein Substrat 3 mit einer ersten Seite 31 und einer zweiten Seite 32. Auf der ersten Seite 31 sind Kontaktflächen 4 aufgebracht.
  • Auf der zweiten Seite 32 des Substrats 3 sind Leiterstrukturen 7 aufgebracht, die über Durchkontaktierungen 9 im Substrat 3 mit den Kontaktflächen 4 verbunden sind.
  • Auf der zweiten Seite 32 des Substrats 3 ist ein Chip 5 mit Anschlüssen 6 (die im Folgenden auch als Chipanschlüsse 6 bezeichnet werden) in Flip-Chip-Technik montiert. Der Chip ist derart positioniert, dass die Anschlüsse 6 auf der dem Substrat 3 zugewandten Seite des Chips 5 sind. Die Verbindung der Chipanschlüsse 6 mit gegenüberliegenden Kontaktbereichen 71 der Leiterstrukturen 7 erfolgt mittels Verbindungselementen 8, die auch als „Bumps“ bezeichnet werden, zwischen den Chipanschlüssen 6 und den Leiterstrukturen 7. Bei den Bumps 8 handelt es sich um beispielsweise kugelförmige Metallelemente, die den Kontakt zwischen den Anschlüssen 6 und den Kontaktbereichen 71 beim Aufbringen von Druck auf den Chip herstellen.
  • Der Chip 5 ist durch einen Kleber 17, der zwischen dem Chip 5 und der zweiten Seite 32 des Substrats 3 aufgebracht ist, fixiert. Dieser Kleber 17 dient auch dem Schutz der Anschlüsse 6. Auch andere Montagetechniken oder eine direkte Verbindung zwischen den Chipanschlüssen 6 und den Leiterstrukturen 7 sind denkbar. Auch eine Wire-Bonding-Montage des Chips ist denkbar. Der Chip kann ferner mit einer, in 1 nicht dargestellten, Verkapselung versehen werden.
  • Das Chipkartenmodul wird in die Kavität 2 des Kartenkörpers 1 eingebracht und fixiert. Die Fixierung erfolgt auf der zweiten Seite 32 des Substrats 3 in den Randbereichen des Chipkartenmoduls mittels einer Klebeschicht 10, die das Chipkartenmodul mit dem Kartenkörper 1 verbindet.
  • Der Zugriff auf die auf der Chipkarte gespeicherten Daten erfolgt über die von außen zugänglichen Kontaktflächen 4.
  • Ein Angriff auf eine im Chip 5 umschlossene, integrierte Schaltung erfolgt auf der Chipseite, auf der die Anschlüsse 6 positioniert sind, das heißt im Falle eines Chipkartenmoduls mit dem in Flip-Chip-Technik montierten Chip von der Substratseite her.
  • Im Folgenden ist der Aufbau eines Schildes, zum Schutz vor solch einem Angriff, auf dem Substrat beschrieben.
  • 2 zeigt eine Aufsicht auf die zweite Seite 32 des Substrats 3 und die darauf aufgebrachten Kontaktbereiche und Leiterstrukturen.
  • Auf dem Substrat 3 sind Kontaktbereiche 71, 73 sowie erste Leiterstrukturen 11, 13 und zweite Leiterstrukturen 72 aufgebracht. Diese sind als Metallschicht oder leitende Schicht auf dem Substrat 3 strukturiert. Die Kontaktbereiche 71, 73 werden bei der Chipmontage mit den Chipanschlüssen verbunden.
  • Die Konturlinie 12 zeigt die Außenkante eines Substratbereichs, über dem der Chip 5 angeordnet wird, an. Die Kontaktbereiche 71, 73 sind innerhalb der Konturlinie 12 positioniert, sodass sie gegenüber den Anschlüssen 6 des zu montierenden Chips 5 angeordnet sind. Die Anschlüsse 6 des Chips 5 werden beim Montageschritt mit den Kontaktbereichen 71, 73 verbunden. Der Übersichtlichkeit halber sind beispielhaft lediglich zwei Kontaktbereiche 71, 73 dargestellt. Zur Kontaktierung eines Chips sind üblicherweise mehr als zwei Kontaktbereiche vorgesehen.
  • Die Kontaktbereiche 71, 73 sind über die ersten Leiterstrukturen 11, 13 mit den zweiten Leiterstrukturen 72, 74, die außerhalb der Konturlinie 12 positioniert sind, verbunden. Die zweiten Leiterstrukturen 72, 74 sind zu den Durchkontaktierungen 9 benachbart und berühren diese, so dass in diesem Bereich durch das Substrat 3 die Verbindung zu den Kontaktflächen 4 auf der gegenüber liegenden Seite 31 des Substrats 3 erfolgt.
  • Konventionellerweise ist der Kontaktbereich 73 in unmittelbarer Nähe zur zweiten Leiterstruktur 74, so dass die verbindende erste Leiterstruktur 13 sehr kurz ist und auf direktem Wege geführt ist. Dieses ist beispielhaft für den Kontaktbereich und die Leiterstrukturen mit den Bezugszeichen 73 beziehungsweise 13 und 74 veranschaulicht.
  • Im Gegensatz dazu erstreckt sich die erste Leiterstruktur 11, die den Kontaktbereich 71 mit der zweiten Leiterstruktur 72 verbindet, über einen Großteil eines zentralen Bereichs 25 innerhalb der Konturlinie 12. Dadurch wird der Chip über zumindest einem Teil der ersten Leiterstrukturen 11 montiert und durch diese vor Angriffen auf das Chipkartenmodul von der Substratseite her geschützt.
  • In der 1 ist das Schild beispielsweise als hin und her verlaufende Leiterbahn ausgebildet. Auch andere Ausbildungen der ersten Leiterstruktur 11 sind denkbar, beispielsweise schlangenlinienförmig, mäanderförmig oder zickzackförmig. Auch eine flächige Ausbildung der ersten Leiterstruktur 11 ist möglich.
  • Der Schutzeffekt ist bereits erreicht, wenn die erste Leiterstruktur 11 derart ausgeführt ist, dass sie im zentralen Bereich 25 verläuft, an dessen Rand die Kontaktbereiche 71, 73 angeordnet sind. Dieses wäre im einfachsten Fall durch eine direkte Verbindung, quer durch den zentralen Bereich 25, des Kontaktbereichs 71 mit der zweiten Leiterstruktur 72 erfüllt. Vorteilhafterweise ist die erste Leiterstruktur 11 als Leiterbahn ausgebildet, die so verläuft, dass sie sich über einen möglichst großen Teil des zentralen Bereichs 25 und damit auch des Bereichs innerhalb der Konturlinie 12 erstreckt. Die Abstände benachbarter Leiterbahnbereich sind möglichst gering, so dass der Schutz des dadurch ausgebildeten Schildes nicht durch Angriffe zwischen den Leiterbahnbereichen umgangen werden kann.
  • Wenn die schützende Leiterbahn im Rahmen eines Angriffs zerstört wird, wird der Chip nicht mehr mit Strom versorgt. Wenn die Leiterbahn nicht zur Versorgung dient, kann der Chip auch derart ausgebildet sein, dass er die fehlende Spannung oder das fehlende Signal detektiert, dass an dem Anschluss, der mit dem Kontaktbereich 71 verbunden ist, anzuliegen hat. Der Chip kann auch derart ausgebildet sein, dass er eine über die Leiterbahn zugeführte Spannung hinsichtlich Spannungsschwankungen detektiert, Diese lassen auf einen Angriff schließen, der Manipulationen der Leiterbahn umfasst.
  • 3 zeigt ein zweites Ausführungsbeispiel des Schildes auf dem Substrat. Der Übersichtlichkeit halber sind in 3 nur zwei Kontaktbereiche 71, 75 innerhalb der Konturlinie 12 sowie eine diese Kontaktbereiche 71, 75 verbindende hin und her verlaufende bahnförmige erste Leiterstruktur 11 dargestellt. Diese beiden Kontaktbereiche 71, 75 können für zwei Extra-Anschlüsse des Chips vorgesehen sein, die nicht mit den Kontaktflächen verbunden werden. Die Extra-Anschlüsse des Chips sind nach der Chipmontage durch die als Leiterbahn ausgebildeten ersten Leiterstruktur 11 zwischen den Kontaktbereichen 71, 75 verbunden.
  • Über einen der Extra-Anschlüsse werden Testsignale an die Leiterbahn angelegt, die mittels des anderen Extra-Anschlusses detektiert werden. Der Chip umfasst entsprechende Einrichtungen zum Generieren und Detektieren des Testsignals. Beim Vergleich der detektierten Signale mit den angelegten Signalen kann gegebenenfalls ein Unterschied detektiert werden, welcher als Angriff interpretiert wird. Im einfachsten Fall ist das Testsignal eine konstante Spannung. Auch die Verwendung von Bitfolgen als Testsignal ist möglich.
  • 4 zeigt ein drittes Ausführungsbeispiel. Auch in diesem Fall ist der Übersichtlichkeit halber lediglich die Konturlinie 12 sowie zwei Kontaktbereiche 71, 75, die erste Leiterstruktur 11 und die zweite Leiterstruktur 72 vorgesehen. Die als Leiterbahn ausgebildete erste Leiterstruktur 11 verbindet im zentralen Bereich 25 hin und her verlaufend die Kontaktbereiche 71 und 75, von dort wird die Leiterbahn zur zweiten Leiterstruktur 72 geführt. Die Kontaktbereiche 71, 75 können für Chipanschlüsse vorgesehen sein, die als Eingangs-/Ausgangsanschlüsse ausgebildet sind. Von diesen auch als I/O-Anschlüssen bezeichneten Anschlüssen wird bei einer nach dem ISO-Standard betriebenen Chipkarte lediglich einer zur bidirektionalen Datenkommunikation benötigt. Durch die Leiterbahn zwischen den Kontaktbereichen 71, 75 werden die I/O-Anschlüsse sowohl miteinander als auch, über die zweiten Leiterstruktur 72, mit den Kontaktflächen 4 verbunden.
  • Bei einer Beschädigung der Leiterbahn wird die Datensignalübertragung unterbrochen, sodass die Signale nur noch an einem der Kontaktbereiche 71, 75 anliegen. Eine Vergleichseinrichtung des Chips ist ausgebildet, Signalunterschiede zwischen den beiden I/O-Anschlüssen zu erkennen. Diese Unterschiede deuten auf einen Angriff. Die Detektion erstreckt sich sowohl auf gesendete als auch auf empfangene Signale.
  • Selbstverständlich können auch mehr als zwei Leiterbahnen innerhalb des zentralen Bereichs 25 angeordnet werden. Dabei können die Merkmale der bisherigen Ausführungsbeispiele beliebig miteinander kombiniert werden.
  • 5 zeigt als viertes Ausführungsbeispiel eine Anordnung mit einer denkbaren Kombination der bisher beschriebenen Merkmale mit zwei Leiterbahnen als ersten Leiterstrukturen 11 innerhalb der Konturlinie 12. Eine dieser Leiterbahnen ist zwischen zwei Kontaktbereichen 71, 73 hin und her verlaufend ausgeführt. Über diese Leiterbahn kann ein Testsignal übertragen werden. Die zweite Leiterbahn ist zwischen einem weiteren Kontaktbereich 75 und einer zweiten Leiterstruktur 72 geführt.
  • 6 zeigt ein fünftes Ausführungsbeispiel der als Schild ausgebildeten ersten Leiterstrukturen 11 mit mehreren Leiterbahnen. Die Leiterbahnen sind mäanderförmig ineinander verschachtelt beziehungsweise verwoben, sodass in einer Schlaufe einer Leiterbahnen, die zwischen den Kontaktbereichen 75 und 72 verläuft, eine Schlaufe einer anderen Leiterbahn, die von den Kontaktbereichen 83 nach 85 verläuft, hineinreicht. Auch die Kontaktbereiche 87, 77, 79, 83, 81, 85 können in Schlaufen von Leiterbahnen , die nicht mit diesen Kontaktbereichen 87, 77, 79, 83, 81, 85 verbunden sind, angeordnet sein.
  • Mit einer solchen verschachtelten Anordnung geht einher, dass es Bereiche gibt, in denen benachbarte Leiterbahnbereiche das gleiche Signal führen, sodass Schlaufen überbrückt werden können. Einzelne oder mehrere Schlaufen einer Leiterbahn können beispielsweise durch das Aufbringen von Leitsilber überbrückt werden, um die Schildfunktion zumindest bereichsweise auszuschalten. Im von den überbrückten Schlaufen bedeckten Bereich kann somit ein Angriff erfolgen.
  • 7 zeigt ein sechstes Ausführungsbeispiel eines Schildes mit mehreren Leiterbahnen als ersten Leiterstrukturen 11. Dieses Ausführungsbeispiel zeigt zwei mäanderförmige Leiterbahnen, die in gleicher Weise wie in 5 angeordnet sind. Ferner ist eine dritte und eine vierte Leiterbahn 11a, 21 vorgesehen. Die dritte Leiterbahn 11a verläuft zwischen zwei Kontaktbereichen 73, 75 und weist Verzweigungen auf, die in die Schlaufen der Leiterbahnen hineinreichen. Die vierte Leiterbahn 21 hat eine kammförmige Struktur mit Verzweigungen, die in die Schlaufen der Leiterbahnen hineinreichen. Jedoch ist diese Leiterbahn lediglich an einen Kontaktbereich 77 gekoppelt, über den eine Spannung an die vierte Leiterbahn 21 angelegt werden kann.
  • Durch die kammförmige oder fingerförmige Leiterstruktur 11 der dritten und vierten Leiterbahn 11a, 21 führen zwei benachbarte Leiterbahnbereiche nicht das gleiche Signal, was die Überbrückung einer Schlaufe verhindert. Es ist es auch denkbar eine kammförmige Struktur ohne dazwischen verlaufende mäanderförmige Strukturen vorzusehen, sodass die Zweige der kammförmigen Leiterstrukturen ineinander greifen.
  • Auch die Merkmale der Ausführungsbeispiele für Schilde mit mehreren Leiterbahnen können beliebig miteinander kombiniert werden.
  • Bei Detektion eines Angriffs kann das Chipkartenmodul derart ausgebildet sein, dass geeignete Abwehrmaßnahmen eingeleitet werden. Diese können darin bestehen, die integrierte Schaltung des Chips herunterzufahren oder beispielsweise einzelne Register der Schaltung zu löschen, um das Auslesen sicherheitsrelevanter Daten zu verhindern.

Claims (16)

  1. Chipkartenmodul mit - einem Substrat (3) mit einer ersten Seite (31) und einer gegenüber liegenden zweiten Seite (32), wobei auf der ersten Seite (31) Kontaktflächen (4) aufgebracht sind, und auf der zweiten Seite (32) eine erste Leiterstruktur (11) von einem Kontaktbereich (71) zu einem anderen Kontaktbereich(75) und/oder zu einer zweiten Leiterstruktur (72), die über eine Durchkontaktierung (9) im Substrat (3) mit den Kontaktflächen (4) verbunden ist, geführt ist, so dass die erste Leiterstruktur (11) zumindest zum Teil in einem zentralen Bereich (25) verläuft, und - einem Chip (5) mit Anschlüssen (6), der über dem zentralen Bereich (25) auf der zweiten Seite (32) des Substrats (3) angeordnet ist, wobei einer der Anschlüsse (6) mit dem Kontaktbereich (71) verbunden ist, und der Chip (5) eine Einrichtung zum Generieren und eine Einrichtung zum Detektieren von Testsignalen aufweist, wobei über den einen der Anschlüsse ein generiertes Testsignal an die erste Leiterstruktur (11) anlegbar ist, welches über einen anderen der Anschlüsse, der mit dem anderen Kontaktbereich (75) verbunden ist, detektierbar ist, wobei ein beim Vergleichen des detektierten Testsignals mit dem angelegten Testsignal detektierter Unterschied als ein Angriff interpretiert wird.
  2. Chipkartenmodul nach Anspruch 1, dadurch gekennzeichnet, dass die erste Leiterstruktur (11) von einem Randbereich des zentralen Bereichs (25) zu einem anderen Randbereich des zentralen Bereichs (25) verläuft.
  3. Chipkartenmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Randbereiche gegenüber angeordnet sind.
  4. Chipkartenmodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die erste Leiterstruktur (11) als hin und her verlaufende Leiterbahn ausgebildet ist.
  5. Chipkartenmodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mehr als eine erste Leiterstruktur (11) vorgesehen ist.
  6. Chipkartenmodul nach Anspruch 5, dadurch gekennzeichnet, dass in einer von einer ersten Leiterstruktur (11) ausgebildeten Schlaufe ein Bereich einer anderen ersten Leiterstruktur (11) angeordnet ist.
  7. Chipkartenmodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die erste Leiterstruktur Verzweigungen aufweist.
  8. Chipkartenmodul nach Anspruch 7, dadurch gekennzeichnet, dass die Verzweigungen fingerförmig oder kammförmig angeordnet sind.
  9. Chipkartenmodul einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die erste Leiterstruktur (11) oder die ersten Leiterstrukturen (11) in einem Großteil des zentralen Bereichs (25) verlaufen.
  10. Chipkartenmodul nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der eine Kontaktbereich (71) am Rand des zentralen Bereichs (25) angeordnet ist.
  11. Chipkartenmodul nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Chip (5) in Flip-Chip-Technik montiert ist.
  12. Chipkartenmodul nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der Chip (5) ferner ausgebildet ist, über einen der Anschlüsse (6), der mit dem einen der Kontaktbereiche (71) verbunden ist, an die erste Leiterstruktur (11) eine Spannung oder ein Signal anzulegen.
  13. Chipkartenmodul nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der Chip (5) ferner ausgebildet ist, über den Anschluss, der mit dem einem oder mit dem anderen Kontaktbereich (71, 75) verbunden ist, eine Spannung oder ein Signal zu detektieren.
  14. Chipkartenmodul nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Anschlüsse zum Anlegen und Detektieren der Testsignale Extra-Anschlüsse des Chips (5) sind, die zu den Kontaktflächen (4) keine Verbindung aufweisen.
  15. Chipkartenmodul nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass als Testsignal Bitfolgen verwendet werden.
  16. Chipkartenmodul nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Testsignal eine konstante Spannung ist.
DE102006008937.5A 2006-02-27 2006-02-27 Chipkartenmodul Expired - Fee Related DE102006008937B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006008937.5A DE102006008937B4 (de) 2006-02-27 2006-02-27 Chipkartenmodul
US11/679,642 US8356756B2 (en) 2006-02-27 2007-02-27 Smart card module and substrate for a smart card module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006008937.5A DE102006008937B4 (de) 2006-02-27 2006-02-27 Chipkartenmodul

Publications (2)

Publication Number Publication Date
DE102006008937A1 DE102006008937A1 (de) 2007-09-06
DE102006008937B4 true DE102006008937B4 (de) 2019-02-28

Family

ID=38329076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006008937.5A Expired - Fee Related DE102006008937B4 (de) 2006-02-27 2006-02-27 Chipkartenmodul

Country Status (2)

Country Link
US (1) US8356756B2 (de)
DE (1) DE102006008937B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193597B2 (en) * 2009-11-17 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic device with low acoustic loss packaging
US8232615B2 (en) * 2010-02-23 2012-07-31 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Packaged device with acoustic transducer and amplifier
EP2541471A1 (de) * 2011-07-01 2013-01-02 Gemalto SA Tragbare Vorrichtung mit ausgesparten elektrischen Kontakten
US9997005B1 (en) * 2016-12-09 2018-06-12 Capital One Services, Llc Soft touch resin and transaction card comprising the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3130213A1 (de) 1981-07-30 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer tragbaren karte zur informationsverarbeitung
US6031724A (en) 1994-11-29 2000-02-29 Kabushiki Kaisha Toshiba IC card and method of manufacturing the same
US6398116B1 (en) 1997-06-20 2002-06-04 Angewandte Digital Gmbh Chip card with at least two coil devices for transferring data and/or energy
DE10139395A1 (de) 2001-08-10 2003-03-06 Infineon Technologies Ag Kontaktierung von Halbleiterchips in Chipkarten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1167131C (zh) * 1997-08-19 2004-09-15 株式会社日立制作所 基底基板及制作用来装载多个半导体裸芯片器件的构造体的方法
EP1081477B1 (de) * 1999-08-31 2006-10-18 STMicroelectronics S.r.l. Temperaturfühler in Cmos-Technologie
DE19950524A1 (de) * 1999-10-20 2001-04-26 Philips Corp Intellectual Pty Chipkarte
DE10140045B4 (de) * 2001-08-16 2006-05-04 Infineon Technologies Ag IC-Chip mit Schutzstruktur
FR2868577A1 (fr) * 2004-03-31 2005-10-07 St Microelectronics Sa Dispositif de detection d'attaque d'une puce de circuit integre
US7362248B2 (en) * 2005-11-22 2008-04-22 Stmicroelectronics, Inc. Temperature tamper detection circuit and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3130213A1 (de) 1981-07-30 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer tragbaren karte zur informationsverarbeitung
US6031724A (en) 1994-11-29 2000-02-29 Kabushiki Kaisha Toshiba IC card and method of manufacturing the same
US6398116B1 (en) 1997-06-20 2002-06-04 Angewandte Digital Gmbh Chip card with at least two coil devices for transferring data and/or energy
DE10139395A1 (de) 2001-08-10 2003-03-06 Infineon Technologies Ag Kontaktierung von Halbleiterchips in Chipkarten

Also Published As

Publication number Publication date
US8356756B2 (en) 2013-01-22
DE102006008937A1 (de) 2007-09-06
US20070200215A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
DE60130154T2 (de) Ein kartenlesegerät
DE102008018221B4 (de) System mit Schutz für Schaltungsplatinen
EP0891601B1 (de) Chipkarte
DE102006008937B4 (de) Chipkartenmodul
DE102006016419A1 (de) Chipkartenmodul und Verfahren zum Schützen eines Chipkartenmoduls vor Überspannungen
DE19731983A1 (de) Kontaktlos betreibbarer Datenträger
DE102019128464A1 (de) Sensoreinrichtung, Verfahren zum Bilden einer Sensoreinrichtung, Chipkarte und Verfahren zum Bilden einer Chipkarte
DE102004015546B4 (de) Halbleiterchip mit integrierter Schaltung und Verfahren zum Sichern einer integrierten Halbleiterschaltung
DE10065747A1 (de) Schaltungsanordnung
DE102008057887A1 (de) Kryptographisches Modul mit Zugriffschutz
EP2019996A1 (de) Sensor mit einer schaltungs anordnung
EP1222621B1 (de) Integrierter schaltkreis und schaltungsanordnung zur stromversorgung eines integrierten schaltkreises
DE102007057948B4 (de) Sicherungseinrichtung und Sicherheitskappenanordnung mit sprödem Deckelement
DE10140045B4 (de) IC-Chip mit Schutzstruktur
EP1100058A1 (de) Elektronisches Bauelement und Verfahren zum Schützen einer in dem Bauelement enthaltenen integrierten Schaltung
DE102006048969B4 (de) Schaltungsanordnung und Verfahren zum Unterbinden eines Schaltungsbetriebs
EP1746872B1 (de) Leiterplattenanordnung und Verfahren zu deren Herstellung
DE102004010299B4 (de) Infrarot-Empfänger-Chip
WO2003009223A1 (de) Elektrisches bauteil für eine chipkarte
DE10312654B4 (de) Elektronische Schutzeinrichtung für Teile von Baugruppen
DE10247485A1 (de) Chip mit Angriffsschutz
DE102009043617A1 (de) Chipmodul und tragbarer Datenträger mit einem Chipmodul
DE202007012736U1 (de) Abhebeschutz für Sicherheitstastatur
DE19822220B4 (de) Zugriffsgeschützter Datenträger
DE20321253U1 (de) Sicherungseinrichtung für Hardwarebaugruppen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee