KR100549177B1 - 칩 카드 - Google Patents

칩 카드 Download PDF

Info

Publication number
KR100549177B1
KR100549177B1 KR1020047001979A KR20047001979A KR100549177B1 KR 100549177 B1 KR100549177 B1 KR 100549177B1 KR 1020047001979 A KR1020047001979 A KR 1020047001979A KR 20047001979 A KR20047001979 A KR 20047001979A KR 100549177 B1 KR100549177 B1 KR 100549177B1
Authority
KR
South Korea
Prior art keywords
cavity
carrier substrate
chip card
chip
semiconductor chip
Prior art date
Application number
KR1020047001979A
Other languages
English (en)
Other versions
KR20040024881A (ko
Inventor
헤이네만에릭
푸에쉬네르프랭크
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20040024881A publication Critical patent/KR20040024881A/ko
Application granted granted Critical
Publication of KR100549177B1 publication Critical patent/KR100549177B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 칩 카드 바디(1), 반도체 칩(3), 캐리어 기판(2)을 갖는 칩 카드에 관한 것으로, 캐리어 기판(2)의 양 측면(11,12)에는 표면 컨택트(4,5)가 제공되고, 이 표면 컨택트들 간에는 컨택트 홀 라인(비아)(6)이 제공되며, 이 비아는 상기 상부 표면 컨택트와 하부 표면 컨택트를 서로 전기적으로 접속시킨다. 컨택트 홀 라인(6)의 내부가 비어 있기 때문에, 만일 컨택트 홀 라인이 피복되지 않는다면 대기 습기가 칩 내부(20)의 공간으로 침투하여 칩에 손상을 준다. 그러나, 피복된 컨택트 홀 라인을 생성하는 것은 비용이 많이 든다. 본 발명에 따라서, 컨택트 홀 라인(6)은 캐리어 기판(2)의 에지에 매우 가깝게 배치되어 이로써 이 라인의 하부 단부가 외부 공동(10)의 기저부 내에서 개방되며 이 기저부에서 상기 라인은 폐쇄된다. 이로써, 반도체 칩이 위치한 내부 공동(20)으로 습기가 침투할 수 없으면서 컨택트 홀 라인(6)에 대한 전용 피복부를 생성할 필요가 없게 된다.

Description

칩 카드{BONDING OF SEMICONDUCTOR CHIPS IN CHIP CARDS}
본 발명은 칩 카드 바디, 반도체 칩, 상기 칩 카드 바디에 부착된 캐리어 기판을 가지며 상기 반도체 칩이 상기 캐리어 기판에 전기적으로 기계적으로 접속되는 칩 카드에 관한 것으로서, 상기 칩 카드 보드는 제 1 공동(a first cavity)과 제 2 공동을 가지고, 상기 제 2 공동은 상기 제 1 공동의 기저부(base) 내부로 리세스되며(recessed), 이로써 상기 제 1 공동은 상기 제 2 공동을 넘어서 횡적으로 연장되고, 상기 제 1 공동의 기저부 표면은 상기 제 2 공동을 둘러싸고, 상기 캐리어 기판은 상기 제 1 공동 내부에 배치되며 그의 상부 측면 상의 상기 칩 카드를 판독하기 위한 상부 표면 컨택트와 그의 하부 측면 상의 하부 표면 컨택트를 가지며, 상기 상부 표면 컨택트와 상기 하부 표면 컨택트는 상기 캐리어 기판을 관통하는 컨택트 홀 라인(비아)에 의해서 서로 전기적으로 접속되고, 상기 반도체 칩은 전기 접속부에 의해서 상기 캐리어 기판의 상기 하부 표면 컨택트에 접속되며, 상기 컨택트 홀 라인은 상기 하부 표면 컨택트와 상기 상부 표면 컨택트 모두를 관통하며 상기 제 2 공동 외부에서 횡적으로 연장된 상기 제 1 공동의 영역에 위치하며, 상기 컨택트 홀 라인은 상기 제 1 공동의 기저부에서 피복된다.
칩 카드는 일반적으로는 플라스틱 카드인 칩 카드 바디를 필수적으로 포함하며, 이 칩 카드 보드는 반도체 칩을 수용할 수 있는 공간을 가지고 있다. 이 공간은 통상적으로 외부의 얕은 공동을 가지며 이 공동의 기저부 표면에서는 다른 내부 공동이 리세스된다.
내부 공동은 외부 공동보다 작은 단면적을 가지며 이로써 외부 공동은 내부 공동을 넘어서 횡적으로 연장된다. 외부 공동의 기저부 표면은 내부 공동을 둘러 싼다.
내부 공동은 칩 카드 바디 내에서 반도체 칩을 수용하는 데 사용된다. 반도체 칩이 전기적, 기계적으로 접속되어 있는 캐리어 기판은 외부 공동 내에 배치된다. 반도체 칩과 캐리어 기판의 상부 측면 상의 표면 컨택트 간의 전기 접속부를 통해서 칩 카드 ATM이 상부 표면 컨택트와 적절하게 접촉함으로써 칩 카드에 따라서 칩 카드가 판독되며 정보가 반도체 칩으로 기록된다.
캐리어 기판은 외부 공동의 기저부 표면에 부착되며 외부 공동을 거의 완전하게 충진한다. 이와 동시에, 캐리어 기판은 내부 공동을 피복하며 이 내부 공동 내에 반도체 칩이 위치한다. 그러므로, 반도체 칩은 캐리어 기판에 의해서 외부의 영향으로부터 보호된다.
이러한 목적을 위해서 그들의 상부 측면 상에 표면 컨택트를 갖는 캐리어 기판을 구비하고 반도체 칩을 표면 컨택트로 전기적으로 접속시키는 가령 본딩 와이어와 같은 본딩 접속부가 표면 컨택트의 후방 측면에 부착되어 있는 칩 카드가 알 려져 있다. 이 본딩 와이어가 캐리어 기판의 상부 측면 상의 표면 컨택트의 후방 측면과 접속되도록 하기 위해서, 캐리어 기판은 각 컨택트 아래에 개구를 갖는다.
또한, 그의 하부 측면 상에 표면 컨택트를 갖는 캐리어 기판을 갖는 칩 카드가 알려져 있다. 이 표면 컨택트는 반도체 칩에 전기적으로 접속되고 또한 칩 카드의 상부 측면 상의 표면 컨택트에도 전기적으로 접속된다. 이 상부 표면 컨택트 및 하부 표면 컨택트를 서로 전기적으로 접속하기 위해서, 비아로서 알려진 컨택트 홀 라인이 캐리어 기판 내에서 생성된다. 비아는 바람직하게는 캐리어 기판 내의 실린더형 개구(cylindrical opening)로서, 이 개구는 0.1 mm 내지 1.0 mm의 직경을 가지며 캐리어 기판의 하부 측면에서 상부 측면으로 연장되고, 종종 이 비아 또는 컨택트 홀 라인의 상부 단부는 상부 표면 컨택트에 의해서 피복된다. 이 컨택트 홀 라인의 실린더형 내부 벽은 전기 도전성이 되도록 처리된다. 내부 벽의 대응하는 금속성 피복부 또는 다른 전기 도전성 피복부로 인해서, 컨택트 홀 라인은 캐리어 기판의 상부 표면 컨택트와 하부 표면 컨택트 사이에서 연장된 전기 라인을 형성한다.
반도체 칩은 전기 접속부에 의해서 캐리어 기판의 하부 표면 컨택트에 접속되며 이로써 비아를 통해서 캐리어 기판의 상부 측면으로부터 전기적으로 구동된다.
칩 카드 내에 내장된 반도체 칩은 환경적 요소로부터 보호되어야 하며, 주변 공기 내에 존재하는 습기 또는 오염물이 반도체 칩 내부로 확산되지 않아야 한다. 제 2 내부 공동에 의해서 형성된 내부 공간이 주변 환경과 접촉되는 것을 방지하기 위해서, 캐리어 기판을 관통하는 개구인 비아는 제 1 외부 공동의 기저부 표면 상에서 제 2 내부 공동의 기본 구역 외부에서 배치되어야 한다. 이로써, 주변 공기가 제 2 내부 공동의 내부의 공기와 교환되지 않는다.
그러나, 생성 프로세스의 아주 초기라 할지라도 습기 및/또는 오염물을 포함하고 시간이 지나면 반도체 칩에 악영향을 주는 미세기후(microclimate)가 제 2 공동 내부에 포함될 수 있다. 이러한 미세기후로 인한 반도체 칩의 손상은 심지어 집적 회로의, 기판의 공동을 바라보고 있는, 상부 측면을 피복하는 페이스트(paste)에 의해서도 신뢰할만하게 방지될 수 없다. 미세기후에 존재하는 오염물은 페이스트를 통해서 또는 페이스트와 반도체 칩 간이 계면을 통해서 확산될 수 있다.
발명의 개요
본 발명은 목적은 심지어 제 2 공동 내부에 포함되어 있는 공기에 대해서도 오염물 및 습기가 반도체 칩 내부로 확산되는 것을 실질적으로 차폐부가 저비용으로 성취될 수 있는 칩 카드를 제공하는 것이다.
본 발명에 따라서, 이러한 목적은 제 1 공동의 기저부로부터 제 2 공동의 내부로 연장되며 반도체 칩의 영역을 피복하는 본딩층에 의해서 캐리어 기판이 그의 하부측 상에서 제 1 공동의 기저부 표면에 부착된다는 사실에 의해서 성취된다.
본 발명에 따라서, 제 2 공동 내부에 포함된 공기에 대한 차폐부는 범용 칩 카드 내에 제공되어 캐리어 기판을 칩 카드 바디로 부착시키는 본딩층이 또한 제 2 공동에도 제공된다는 사실에 의해서 성취된다. 본딩층은 통상적으로는 오직 제 2 공동의 외부측에서의 제 1 공동의 기저부 표면 영역에서만 배치되며 제 2 공동 영역에서는 존재하지 않는데 그 이유는 반도체 칩으로의 전기 컨택트가 제 1 공동의 기저부 표면 레벨에서 상기 제 2 공동 영역에 위치하기 때문이다. 그러나, 본 발명에 따라서, 제 1 공동의 기저부에서 제 2 공동의 내부로 연장되며 반도체 칩을 피복하는 본딩층이 제공된다. 캐리어 기판을 부착시키기 위해서 통상적으로는 오직 제 2 공동 외부 영역의 기저부 표면에서만 제공된 동일한 본딩층이 본 발명에 따라서 제 2 공동 내부 영역에서 반도체 칩의 하부 측면을 동시에 피복하고 반도체 칩의 측면에 인접하여서 연속적으로 연장되며 제 1 공동의 기저부 표면을 피복하게 되며, 이로써 제 2 공동의 공기 부분은 두 부분으로 분할된다. 이 본딩층은 대부분의 공기를 반도체 칩으로부터 차폐시키며 이로써 오직 작은 비율의 습기 및/또는 오염물만이 반도체 칩과 접촉하게 된다. 이로써, 추가적인 비용 부담 없이도 미세기후에 대한 실질적인 차폐 기능이 성취될 수 있다. 특히, 본딩층이 그 아래로부터 제 2 공동 내의 반도체 칩을 둘러싼다. 본딩층이 캐리어 기판의 하부 측면 위로 돌출된 반도체 칩을 둘러싸기 때문에, 이 본딩층은 추가적인 보호성 피복부가 된다.
본 발명의 바람직한 실시예에서 반도체 칩은 캐리어 기판의 하부 표면 컨택트로의 그의 전기 접속부 영역에서 전기 절연성 또는 이방성 도전성 페이스트에 의해서 피복되며 본딩층은 이 페이스트에 의해서 피복되지 않는 반도체 칩 영역을 피복한다. 내부 공동은 외부 공동 및 내부 공동의 기저부 표면에서 발생하는 본 발 명의 봉합에 의해서 컨택트 홀 라인 내의 공간 및 칩 카드의 외부 환경에 대해서 기후적으로 차폐된다. 그러나, 칩 카드 바디에 기계적 부하가 높아서 누설 현상이 발생하여 습기가 내부 공동으로 침투하더라도, 페이스트는 반도체 칩과 하부 표면 컨택트 간의 전기 접속부가 부식되는 것을 방지한다. 이를 위해서, 이방성 도전성 페이스트 또는 이방성 도전성 접착제를 사용할 수 있다.
컨택트 홀 라인이 제 2 공동 외부에서 횡적으로 연장되는 제 1 공동 영역에 배치된다면, 컨택트 홀 라인은 제 1 공동의 기저부 표면 내부로 개방되며 이 위치에서 컨택트 홀 라인은 자동적으로 폐쇄된다. 컨택트 홀 라인의 이러한 위치로 인해서, 반도체 칩을 보호하기 위해서 컨택트 홀 라인을 피복할 필요가 없는데 그 이유는 이 컨택트 홀 라인이 제 2 공동 내부로 더 이상 연장되지 않기 때문이다. 이러한 방식으로 생성된 칩 카드는 저비용으로 생성될 수 있으며 외부 기후 영향으로부터 반도체 칩을 보호할 수 있으며 이로써 반도체 칩에 유해한 미세기후가 형성될 수 없다.
컨택트 홀 라인은 바람직하게는 본딩층에 의해서 폐쇄된다. 이 경우에, 컨택트 홀 라인은 칩 카드 바디의 제 1 외부 공동에 도포되어 캐리어 기판을 유지시키는 본딩층의 기저부에서 종료된다. 외부 공동의 기저부 표면을 피복하는 본딩층은 캐리어 기판의 하부 측면의 에지를 피복하며 이로써 동시에 캐리어 기판의 에지에 배치된 컨택트 홀 라인의 하부 개구를 피복한다.
이와 달리, 컨택트 홀 라인은 본딩층 내의 리세스 내부로 개방될 수 있으며 이 본딩층은 리세스에 의해 형성된 공간을 둘러싸며 봉합한다. 이 경우에, 캐리 어 기판의 컨택트 홀 라인와 같은 횡적 위치에 배치되는 리세스가 칩 카드 바디의 본딩층 내에 존재한다. 컨택트 홀 라인의 하부 개구는 본딩층과 직접 접촉하지 않고 이 대신에 본딩층의 두께 만큼 칩 카드 바디의 외부 공동의 기저부 표면으로부터 이격된다. 이는 가령 컨택트 홀 라인의 개구가 환형 구축물(annular elevation)에 의해서 둘러 싸인 경우와 같이 하부 표면 컨택트의 표면의 레벨이 컨택트 홀 라인의 생성으로 인해서 근소하게 상승하게 되는 경우에 유리하다. 컨택트 홀 라인의 단부가 공간 내부로 개방되기 때문에, 이러한 타입의 구축물은 외부 공동의 기저부와 직접 접촉하지 않으며 이로써 캐리어 기판과 본딩층 간의 접촉을 방지하지 못한다.
캐리어 기판의 하부 표면 컨택트가 제 1 공동의 기저부 표면의 내부 에지를 넘어서 제 2 공동 내부의 반도체 칩 위로 멀리 떨어져서 연장되는 것이 바람직하다. 이 경우에, 반도체 칩의 접속부는 칩 카드 바디의 표면에 대해서 수직으로 향하여 있는 컨택트 핀일 수 있으며 이 컨택트 핀에서 멀리 떨어져서 횡방향으로 캐리어 기판의 하부 측면 상의 컨택트 표면이 연장된다. 이 컨택트 핀 영역에 배치된, 하부 표면 컨택트의 내부 단부의 크기가 크게 조절되면, 심지어 근소한 횡적 오프셋의 경우에도 반도체 칩과의 신뢰할만한 접촉이 생성된다.
바람직한 실시예에 따라서, 반도체 칩은 플립 칩 방법을 사용하여서 캐리어 기판의 하부 표면 컨택트에 본딩된다. 이 플립 칩 방법에서, 반도체 칩은 180 도 회전된 즉 뒤집어진 캐리어 기판에 접속된 칩 카드 바디에 고정된다. 이 경우에, 그와의 접촉이 생성되지 않은 반도체 칩의 상부 측면은 제 2 내부 공동의 기저부를 향하며 이 기저부에 의해서 전기 컨택트가 제공되지 않은 카드 하부 측면으로부터 보호된다.
본딩층으로 사용된 물질에 대해서, 본 발명의 바람직한 실시예에서, 본딩층은 오직 상승된 온도에서 접착성이 되는 물질 또는 바람직하게는 경화된 시아노아크릴레이트(cured cyanoacrylate)인 경화된 액체 접착제로 형성된다. 상승된 온도에서만 접착성이 되는 물질을 포함하는 본딩층은 아직은 비접착성이 되는 저온 상태에서는 본딩층 내부로 리세스를 스탬핑(stamp)하는 것이 쉽고 이어서 이 리세스 내부로 컨택트 홀 라인의 하부 단부가 개방된다는 장점을 갖는다. 이와 대조적으로, 액체 접착제인 경우에, 컨택트 홀 라인의 내부가 부분적으로 충진될 수 있으며 이로써 보다 큰 봉합 면적이 성취될 수 있다.
본 발명에 따라서 설례된 칩 카드는 바람직하게는 이동 무선 카드이다.
이제, 본 발명이 첨부 도면을 참조하여 설명될 것이다.
도 1은 본 발명에 따른 칩 카드의 단면도,
도 2는 본 발명에 따른 칩 카드의 상부 측면의 부분 평면도.
도 1은 유연성 플라스틱 또는 경성(rigid) 플라스틱으로 구성된 칩 카드 바디(1)의 단면도이며, 칩 카드의 두께는 도 1에 도시된 칩 카드 바디(1)의 높이와 일치한다. 칩 카드 바디(1)는 칩 카드 표면에 대해서 평행한 횡방향으로 다른 공동(20)보다 큰 단면적을 갖는 외부 공동(10)을 가지며 이 다른 공동(20)이 외부 공동(10)의 기저부(15) 내부로 리세스된다. 외부 공동(10)은 내부 공동(20)을 넘어서 좌측 및 우측으로 횡적으로 연장되며 도면의 면에 수직인 위 아래 방향으로도 연장되어 기저부 표면(15)은 내부 공동의 단면을 둘러싼다. 외부 공동(10) 내에는 캐리어 기판(2)이 존재한다. 내부 공동(20) 내에는 반도체 칩(3)이 존재하며 이 반도체 칩은 전기 접속부(9)에 의해서 캐리어 기판(2)에 접속된다. 캐리어 기판(2)은 본딩층(7)을 통해서 외부 공동(10)의 기저부 표면(15) 상에 배치되며 이러한 방식으로 칩 카드 바디(1)에 부착된다. 캐리어 기판(2)은 가장 우선적으로 유연성이 있을 수 있는 칩 카드 바디(1)와 직접적인 접촉을 하지 않으면서 반도체 칩(3)을 지지하는 데 사용되며 둘째로는 칩 카드를 판독하기 위해서 반도체 칩(3)과 전기적으로 접촉하는 데 사용된다. 이를 위해서, 다수의 표면 컨택트(4)가 캐리어 기판의 상부 측면(11) 상에 배치된다. 캐리어 기판(2)은 그의 하부 측면(12) 상에서 상부 표면 컨택트(4)와 다른 단면적을 갖는 다른 표면 컨택트(5)을 갖는다. 이 하부 표면 컨택트는 상부 컨택트 표면보다 캐리어 기판의 중앙을 향해서 더 연장되어 있다. 캐리어 기판(2)은 자신의 상부 측면(11)의 중앙에서 그리고 하부 측면(12)의 중앙에서 아일랜드(island)로 알려진 컨택트형 표면(contact-like surface)을 가지며 이 컨택트형 표면은 그 자체로는 반도체 기판과 접촉하는 데 사용되지 않는다. 반도체 칩(3)은 전기 접속부(9)에 의해서 캐리어 기판(2)의 하부 측면(12) 상의 표면 컨택트(5)에 접속된다. 칩 카드를 판독 하기 위한 카드 ATM의 컨택트가 배치되어 있는 캐리어 기판의 상부 측면(11) 상의 컨택트 표면(4)과 하부 표면 컨택트(5) 간의 전기 접속은 비아로서 알려진 접속부에 의해서 생성된다. 도 1에 도시된 바와 같이, 비아는 상부 측면(11)을 하부 측면(12)으로 접속시키는 캐리어 기판(2)의 표면에서의 홀이다. 도 1에서, 해당 비아(6)는 상부 표면 컨택트(4) 및 하부 표면 컨택트(5)를 통과한다. 이 비아는 그들의 접촉 구역 내에서 또는 에지에서 이들 컨택트(4,5)를 통과한다. 도 1에 도시되며 참조 부호(4,5)로 표시되며 비아(6)에 의해서 분리되는 영역들 각각은 동일한 표면 컨택트 부분을 나타내며 이로써 전체적으로 도 1은 각각 두 개의 상부 표면 컨택트(4) 및 두 개의 하부 표면 컨택트(5)를 도시한다.
비아는 캐리어 기판(2) 내에서 비어있는 통로를 형성하며 이 통로를 통해서 외부 공기가 칩 카드의 내부로 침투할 수 있다. 이 비아(6)의 벽(16)은 전기 도전성이 되도록 처리된다. 이 비아들은 벽과 마찬가지로 비어있는 실린더의 형태인 전기 도전성 물질의 피복부를 갖는다. 이 전기 도전성 피복층으로 인해서, 비아는 컨택트 홀 라인(6)이 된다. 이 컨택트 홀 라인의 내부는 비어 있으며 이 컨택트 홀 라인(6)이 캐리어 기판(2)의 적어도 한 측면 상에서 피복되지 않는다면 주변 공기와 카드 하우징(2)의 내부 공기가 기후적으로 교환될 수 있다.
컨택트 홀 라인(6)은 표면 컨택트의 단면 구역 내부에 그 전체가 놓여 있을 필요는 없으며 표면 컨택트(4,5)의 에지에 가령 캐리어 기판(2)의 에지에서 배치될 수 있다.
내부 공동(20) 내에 배치된 반도체 칩(3)은 전기 접속부(9), 하부 표면 컨택 트(5) 및 컨택트 홀 라인(6)을 통해서 캐리어 기판(2)의 상부 표면 컨택트(4)에 접속된다. 상부 표면 컨택트(4)가 내부 공동(20) 위로 멀리 떨어져서 연장되기 때문에, 컨택트 홀 라인(6)은 단면 구역 내부에 즉 도 1에서 내부 공동(20)의 폭 내부에 배치될 수 있다. 이 경우에, 하부 표면 컨택트(5)는 반도체 칩(3)의 전기 접속부(9)와 컨택트 홀 라인(6) 간의 짧게 떨어진 횡적 거리를 연결시켜야 한다. 이러한 타입의 컨택트 홀 라인(6)의 구성에서는, 외부 공기가 내부 공동(20)으로 침투할 수 있으며 이로써 반도체 칩(3)에 유해한 미세기후가 생성된다. 특히, 만일에 컨택트 홀 라인이 충진 또는 피복되지 않는 경우에는, 공기 내에 존재하는 습기 및 오염물이 반도체 칩의 하우징 물질(3) 내부로 확산되어 반도체 칩을 손상시킬 수 있다.
하부 표면 컨택트 및 상부 표면 컨택트가 제공된 캐리어 기판을 갖는 통상적인 칩 카드는 블라인드 비아(blind via)로 알려진 접속부를 가지며 이 블라인드 비아는 컨택트 홀 라인(6)이 형성된 후에 도포된 표면 컨택트(4)에 의해서 피복 및 폐쇄된다. 그러므로, 이 컨택트 홀 라인은 오직 금속성 표면 컨택트(4)의 하부 측면까지만 연장되는데, 즉 캐리어 기판(2)의 상부 측면 바로 아래까지만 연장된다. 이러므로, 컨택트 홀 라인이 생성된 후에, 상부 표면 컨택트(4)가 도포되어야 하며, 이로써 캐리어 기판이 생성되는데 이로써 칩 카드가 보다 비용이 많이 든다.
본 발명에 따라서, 컨택트 홀 라인(6)은 내부 공동(10) 외부에서 횡적으로 연장된 외부 공동(10) 영역에 배치되며, 이로써 컨택트 홀 라인(6)은 외부 공동의 기저부(15) 내부로 개방되고, 이 기저부 내부에서 컨태트 홀 라인은 피복을 위해서 전용되는 추가적인 수단 없이도 내부 공동(20)에서 횡적으로 떨어져서 피복된다. 이러한 방식으로, 본 발명에 따른 칩 카드는 반도체 칩(3)이 미세기후에 의해서 손상되는 것을 방지하며 저비용으로 생성될 수 있다.
컨택트 홀 라인(6)의 하부 단부는 다양한 방식으로 폐쇄될 수 있다. 도 1은 이러한 측면에서 두 개의 바람직한 실시예를 도시한다. 도 1의 우측편 상에 도시된 비아(6)는 본딩층(7)에 의해서 폐쇄되는데, 이 본딩층에 의해서 캐리어 기판(2)이 칩 카드 바디(1)에서 외부 공동(10)의 기저부(15)에 부착된다. 도 1의 좌측면 상에 도시된 비아(6)는 다른 실시예에 따라서 본딩층(7) 내의 리세스(8)에 의해서 둘러 싸여 있다. 이 본딩층(7)은 외부 공동(10)의 기저부 표면(15) 내의 리세스(8)에 의해서 형성된 공간의 모든 측면을 둘러 싸며 이 공간의 모든 측면을 봉합한다. 그러므로, 비아(6)를 통해서 이 공간 내부로 침투한 외부 공기는 내부 공동(20) 내부로 침투할 수 없다. 반도체 칩(3)은 전기 접속부(9)에 의해서 캐리어 기판(2)의 하부 표면 컨택트(5)에 접속된다. 반도체 칩(3) 상에 실장된 접속부(범프)(9)는 컨택트(5)로 본딩되거나 페이스트(13)가 도시된 바와 같이 컨택트(5)에 도포되면 페이스트(13)가 고체화되고 칩 컨택트(9)를 표면 컨택트(5) 상에 영구적으로 고정시킬 때까지 반도체 칩(3)이 캐리어 기판(2) 상으로 눌러져서 상기 접속부(9)는 컨택트(5)로 전기적으로 접속될 수 있다. 반도체 칩(13)이 눌러지기 전에 페이스트(13)가 이미 표면 컨택트(5)에 도포되었으며 이 경우에 내장된 컨택트(9)는 페이스트(13)를 통해서 압력을 받는다.
플립 칩 방법을 사용하여, 즉 반도체 칩을 뒤집어서 캐리어 기판(2) 상에 부착되는 반도체 칩(3) 및 캐리어 기판(2)은 함께 칩 카드의 모듈을 형성한다. 캐리어 기판(2)은 바람직하게는 베이스 물질(a base material)을 포함하는 유연성 인쇄 회로이며 이 캐리어 기판의 양 측면(11,12)에 표면 컨택트(4,5)가 도포된다. 컨택트 홀 라인(6)은 베이스 물질로 형성된 형성된 다중층 기판 및 이 기판의 양 측면 상의 표면 컨택트를 연속적으로 관통하며 이로써 캐리어 기판(2)은 그 자체로 습기가 내부 공동(20)으로 침투하는 것을 방지하지 못하며 칩 손상을 방지하지 못한다.
가령 고온에서 접착성이 되는 폴리머(고온 용융 폴리머)로 구성된 층(7)이 카드 모듈(2,3)을 칩 카드 바디(1)에 고정시키는 데 사용될 수 있다. 또한, 액체 고온 용융 접착제 또는 이와 달리 가령 시아노아크릴레이트와 같은 신속 경화성 폴리머를 사용할 수 있다.
본 발명에 따라서, 본딩층(7)은 도 1에서 연속적인 형태로 도시되는데, 즉 이 본딩층은 내부 공동(20) 내부로 연장되며 이 공동 내부에서 본딩층은 아래로부터 반도체 칩(3)을 둘러싼다. 이로써 반도체 칩(3)이 추가적으로 보호되며 이로써 반도체 칩은 제 2 공동 내에 존재하는 댜량의 공기로부터 차폐된다. 그러므로, 미세기후는 반도체 칩에 대해서 통상적인 칩 카드의 경우보다 매우 적은 정도로만 영향을 미친다. 또한, 성취된 차폐 기능은 저비용으로 생성된다.
도 2는 본 발명에 따른 칩 카드의 일부의 도면을 나타낸다. 칩 카드 바디(1)에 위치한 외부 공동(10) 내에는, 칩 카드 바디(1)의 깊이 내부로 더 연장 되며 반도체 칩(3)이 위치하는 내부 공동(20)이 존재한다. 캐리어 기판(2)은 위쪽에 있는 외부 공동(10) 내에 위치하며 이 외부 공동은 내부 공동(20)을 넘어서 횡적으로 연장된다. 빗금으로 표시되며 내부 공동(20) 단면(점선으로 표시됨) 외부에 횡적으로 위치하는 외부 공동(10) 영역에서만 위치하는 본딩층(7)은 캐리어 기판(2)의 하부 측면과 외부 공동(10)의 기저부 간에서 배치된다.
도 2에서 캐리어 기판(2)의 우측편 상에 도시된 컨택트 홀 라인(6)은 본딩층 내부로 개방되며 이 본딩층에 의해서 폐쇄된다. 이와 달리, 컨택트 홀 라인(6)은 본딩층(7) 내의 리세스(8) 내부로 개방되며 이 경우에는 완전한 봉합이 성취되는데, 그 이유는 제 1 공동(10)의 기저부 표면에서 본딩층(7)이 리세스(8)의 모든 측면을 둘러 싸며 모든 측면을 봉합하고 있기 때문이다. 또한, 제 1 외부 공동(10)의 기저부 표면과 같이 본딩층(7)은 내부 공동(20)의 모든 측면을 둘러싸며 이로써 주위 공기의 기후적 교환을 방지한다.

Claims (10)

  1. 칩 카드 바디(1), 반도체 칩(3), 상기 칩 카드 바디(1)에 부착된 캐리어 기판(2)을 가지며 상기 반도체 칩(3)이 상기 캐리어 기판(2)에 전기, 기계적으로 접속되어 있는 칩 카드에 있어서,
    상기 칩 카드 바디(1)는 제 1 공동(a first cavity)(10)과 제 2 공동(20)을 가지고, 상기 제 2 공동(20)은 상기 제 1 공동(10)의 기저부(base) 내부로 리세스되며(recessed), 이로써 상기 제 1 공동(10)은 상기 제 2 공동(20)을 넘어서 횡적으로 연장되고, 상기 제 1 공동(10)의 기저부 표면(15)은 상기 제 2 공동(20)을 둘러싸고,
    상기 캐리어 기판(2)은 상기 제 1 공동(10) 내부에 배치되며, 그의 상부 측면(11) 상의 상기 칩 카드를 판독하기 위한 상부 표면 컨택트(4)와 그의 하부 측면(12) 상의 하부 표면 컨택트(5)를 가지고, 상기 상부 표면 컨택트(4)와 상기 하부 표면 컨택트(5)는 상기 캐리어 기판(2)을 관통하는 컨택트 홀 라인(비아)(6)에 의해서 서로 전기적으로 접속되며,
    상기 반도체 칩(3)은 전기 접속부(9)에 의해서 상기 캐리어 기판(2)의 상기 하부 표면 컨택트(5)에 접속되고,
    상기 컨택트 홀 라인(6)은 상기 하부 표면 컨택트(5)와 상기 상부 표면 컨택트(4) 모두를 관통하며, 상기 제 2 공동(20) 외부로 횡적으로 연장된 상기 제 1 공동(10)의 영역에 위치하고, 상기 컨택트 홀 라인(6)은 상기 제 1 공동(10)의 상기 기저부에서 피복되며,
    상기 제 1 공동(10)의 상기 기저부에서 상기 제 2 공동(20) 내부로 연장되며 상기 반도체 칩(3) 영역을 피복하는 본딩층(7)에 의해서 상기 캐리어 기판(2)은 그의 하부 측면(12) 상에서 상기 제 1 공동(10)의 상기 기저부 표면(15)에 부착되는
    칩 카드.
  2. 제 1 항에 있어서,
    상기 본딩층(7)은 상기 제 2 공동(20) 내의 상기 반도체 칩(30)을 그 아래로부터 둘러싸는
    칩 카드.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 칩(3)은 상기 캐리어 기판(2)의 상기 하부 표면 컨택트(5)로의 그의 전기 접속부(9) 영역에서 전기 절연체 또는 이방성 도전성 페이스트(13)에 의해서 피복되며,
    상기 본딩층(7)은 상기 페이스트(13)에 의해서 피복되지 않은 상기 반도체 칩(3)의 영역을 피복하는
    칩 카드.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 컨택트 홀 라인(6)은 상기 본딩층(7)에 의해서 폐쇄되는
    칩 카드.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 컨택트 홀 라인(6)은 상기 본딩층(7) 내의 리세스(8) 내부로 개방되며,
    상기 본딩층(7)은 상기 리세스(8)에 의해서 형성된 공간을 둘러싸서 봉합하는
    칩 카드.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 캐리어 기판(2)의 상기 하부 표면 컨택트(5)는 상기 제 2 공동(20) 내부의 상기 반도체 칩(3) 위로 멀리 떨어져서 상기 제 1 공동(10)의 상기 기저부 표면(15)의 내부 에지를 넘어서 연장되는
    칩 카드.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 칩(3)은 플립 칩 방법(flip-chip method)을 사용하여 상기 캐리어 기판(2)의 상기 하부 표면 컨택트(5)로 본딩되는
    칩 카드.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 본딩층(7)은 오직 상승된 온도에서만 접착성이 되는 물질로 형성되는
    칩 카드.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 본딩층(7)은 바람직하게는 경화된 시아노아크릴레이트(cured cyanoacrylate)인 경화된 액체 접착제로 형성되는
    칩 카드.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 칩 카드는 이동 무선 카드인
    칩 카드.
KR1020047001979A 2001-08-10 2002-08-09 칩 카드 KR100549177B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10139395.4 2001-08-10
DE10139395A DE10139395A1 (de) 2001-08-10 2001-08-10 Kontaktierung von Halbleiterchips in Chipkarten
PCT/DE2002/002935 WO2003017196A1 (de) 2001-08-10 2002-08-09 Kontaktierung von halbleiterchips in chipkarten

Publications (2)

Publication Number Publication Date
KR20040024881A KR20040024881A (ko) 2004-03-22
KR100549177B1 true KR100549177B1 (ko) 2006-02-03

Family

ID=7695072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047001979A KR100549177B1 (ko) 2001-08-10 2002-08-09 칩 카드

Country Status (13)

Country Link
US (1) US7019981B2 (ko)
EP (1) EP1415271B1 (ko)
JP (1) JP3896115B2 (ko)
KR (1) KR100549177B1 (ko)
AT (1) ATE308084T1 (ko)
BR (1) BR0211381A (ko)
CA (1) CA2453156A1 (ko)
DE (2) DE10139395A1 (ko)
MX (1) MXPA04001225A (ko)
RU (1) RU2265886C1 (ko)
TW (1) TWI222200B (ko)
UA (1) UA75424C2 (ko)
WO (1) WO2003017196A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10311965A1 (de) * 2003-03-18 2004-10-14 Infineon Technologies Ag Flip-Chip Anordnung auf einem Substratträger
DE10311964A1 (de) * 2003-03-18 2004-10-07 Infineon Technologies Ag Chipmodul und Herstellungsverfahren
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
JP4066929B2 (ja) * 2003-10-08 2008-03-26 株式会社日立製作所 電子装置及びその製造方法
DE102004010715B4 (de) * 2004-03-04 2009-10-01 Infineon Technologies Ag Chipkarte zur kontaktlosen Datenübertragung sowie Verfahren zum Herstellen einer Chipkarte zur kontaktlosen Datenübertragung
DE102004025911B4 (de) * 2004-05-27 2008-07-31 Infineon Technologies Ag Kontaktbehaftete Chipkarte, Verfahren zur Herstellung einer solchen
DE102005061553B4 (de) * 2005-12-22 2013-07-11 Infineon Technologies Ag Chipmodul
DE102006008937B4 (de) 2006-02-27 2019-02-28 Infineon Technologies Ag Chipkartenmodul
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US20120009973A1 (en) * 2010-07-12 2012-01-12 Sony Ericsson Mobile Communications Ab Module Connection in a Printed Wiring Board
EP2463809A1 (fr) 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
WO2013171314A1 (fr) 2012-05-16 2013-11-21 Nagraid S.A. Procede de fabrication d'une carte electronique ayant un connecteur externe et un tel connecteur externe
US8991711B2 (en) 2012-07-19 2015-03-31 Infineon Technologies Ag Chip card module
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
CN203894790U (zh) * 2013-04-11 2014-10-22 德昌电机(深圳)有限公司 智能卡、身份识别卡、银行卡及智能卡触板
JP6346192B2 (ja) * 2013-10-22 2018-06-20 凸版印刷株式会社 Ｉｃモジュール及びｉｃカード、ｉｃモジュール基板
DE102014005142A1 (de) * 2014-04-07 2015-10-08 Giesecke & Devrient Gmbh Chipmodul mit Umverdrahtungsschicht
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US10275699B2 (en) * 2015-06-11 2019-04-30 Feitian Technologies Co., Ltd. Smart card and method for manufacturing same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3338597A1 (de) * 1983-10-24 1985-05-02 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Ｉｃカ−ド
JPH022092A (ja) * 1988-06-10 1990-01-08 Dainippon Printing Co Ltd Ｉｃカード
JPH024596A (ja) * 1988-06-23 1990-01-09 Dainippon Printing Co Ltd Ｉｃカードの製造方法およびｉｃモジュール
DE4122049A1 (de) * 1991-07-03 1993-01-07 Gao Ges Automation Org Verfahren zum einbau eines traegerelements
DE9422424U1 (de) * 1994-02-04 2002-02-21 Giesecke & Devrient Gmbh Chipkarte mit einem elektronischen Modul
JPH0863567A (ja) * 1994-08-19 1996-03-08 Citizen Watch Co Ltd Ｉｃカード用モジュール
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
US5671525A (en) * 1995-02-13 1997-09-30 Gemplus Card International Method of manufacturing a hybrid chip card
CA2192076C (en) * 1995-04-13 2000-01-18 Masao Gogami Ic card and ic module
DE19601389A1 (de) 1996-01-16 1997-07-24 Siemens Ag Chipkartenkörper
DE19700254A1 (de) * 1996-12-03 1998-06-04 Beiersdorf Ag Thermoplastische härtbare Selbstklebefolie
CH691749A5 (fr) * 1997-05-09 2001-09-28 Njc Innovations Carte à puce et moyens de transmission RF pour communiquer avec cette carte à puce.
DE19828653A1 (de) * 1998-06-26 2000-01-05 Siemens Ag Chipmodul zum Einbau in einen Chipkartenträger sowie Verfahren zu dessen Herstellung
FR2786009B1 (fr) * 1998-11-16 2001-01-26 Gemplus Card Int Procede de fabrication d'une carte a puce hybride par impression double face

Also Published As

Publication number Publication date
ATE308084T1 (de) 2005-11-15
EP1415271A1 (de) 2004-05-06
JP2004538588A (ja) 2004-12-24
JP3896115B2 (ja) 2007-03-22
DE10139395A1 (de) 2003-03-06
RU2004107125A (ru) 2005-10-10
UA75424C2 (en) 2006-04-17
WO2003017196A1 (de) 2003-02-27
MXPA04001225A (es) 2004-06-03
RU2265886C1 (ru) 2005-12-10
US7019981B2 (en) 2006-03-28
US20040150962A1 (en) 2004-08-05
BR0211381A (pt) 2004-08-17
EP1415271B1 (de) 2005-10-26
CA2453156A1 (en) 2003-02-27
KR20040024881A (ko) 2004-03-22
DE50204698D1 (de) 2005-12-01
TWI222200B (en) 2004-10-11

Similar Documents

Publication Publication Date Title
KR100549177B1 (ko) 칩 카드
KR100263292B1 (ko) 반도체 패키지
US7345848B2 (en) Packaging structure of mini SD memory card
TWI284394B (en) Lid used in package structure and the package structure of having the same
US7433197B2 (en) Electronic module and method for sealing an electronic module
US8143713B2 (en) Chip-on-board package
US20090032977A1 (en) Semiconductor device
KR950004467A (ko) 반도체장치 및 그 제조방법
US5749999A (en) Method for making a surface-mount technology plastic-package ball-grid array integrated circuit
US6713677B2 (en) Housing assembly for an electronic device and method of packaging an electronic device
US6566776B2 (en) Spindle motor with sealing, flexible support film
US7417327B2 (en) IC chip package with cover
US7365421B2 (en) IC chip package with isolated vias
US7449770B2 (en) Substrate with slot
KR100220492B1 (ko) 클립 리드 패키지
KR20070066873A (ko) 플래시 메모리 카드 패키지 구조 및 방법
KR20020057798A (ko) 칩 캐리어 조합체
US20070210175A1 (en) Semiconductor memory card
KR102068162B1 (ko) 칩 패키지 단자 구조물
KR100193139B1 (ko) 반도체 세라믹 패키지
CN118263217A (en) Lead frame and semiconductor product packaging structure
KR20160142220A (ko) 반도체 패키지 및 그 제조 방법
JPS63104452A (ja) 半導体装置の製造方法
KR980012306A (ko) 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지
JPH0576077U (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee