JP3879063B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3879063B2 JP3879063B2 JP2002170150A JP2002170150A JP3879063B2 JP 3879063 B2 JP3879063 B2 JP 3879063B2 JP 2002170150 A JP2002170150 A JP 2002170150A JP 2002170150 A JP2002170150 A JP 2002170150A JP 3879063 B2 JP3879063 B2 JP 3879063B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- gate electrode
- diffusion region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 238000004519 manufacturing process Methods 0.000 title description 18
- 238000009792 diffusion process Methods 0.000 claims description 218
- 239000000758 substrate Substances 0.000 claims description 148
- 229910021332 silicide Inorganic materials 0.000 claims description 100
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 100
- 239000012535 impurity Substances 0.000 claims description 50
- 230000015556 catabolic process Effects 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 description 30
- 230000001133 acceleration Effects 0.000 description 24
- 238000000034 method Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 230000020169 heat generation Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
【０００２】
本発明は一般に半導体装置に係り、特に静電放電（ＥＳＤ）耐性を向上した半導体装置およびその製造方法に関する。
【０００３】
半導体装置は一般に、外部からの静電放電（ＥＳＤ：electrostatic discharge）等に起因する電圧サージに対して微細な半導体素子を保護するために、保護回路を有している。このような保護回路は、半導体装置内部の半導体素子と同様なプロセス工程で形成されるのが好ましく、従って半導体装置内部の半導体素子と類似した構成を有することが多い。このような保護回路を構成する半導体素子は、同時に入出力回路としても使えるのが望ましい。
【従来の技術】
【０００４】
ＥＳＤ保護装置にはダイオードやトランジスタなど、種々の形式のものがあるが、図１には、入出力回路を兼用するＭＯＳトランジスタを使った従来のＥＳＤ保護装置１０の例を示す。また図２に、図１の保護装置１０を含む等価回路図を示す。
【０００５】
図１を参照するに、ＥＳＤ保護装置１０はｐ-型Ｓｉ基板１１上にゲート絶縁膜１２を介して設けられたゲート電極１３と、前記Ｓｉ基板１１中において前記ゲート電極１３の両側に形成されたｎ-型ＬＤＤ領域１１Ａ，１１Ｂと、さらに前記Ｓｉ基板１１中、前記ＬＤＤ領域１１Ａ，１１Ｂのそれぞれ外側に形成されたｎ+型拡散領域１１Ｃ，１１ＤとよりなるｎチャネルＭＯＳトランジスタ１０Ａにより構成されており、前記ゲート電極１３の側壁面には側壁絶縁膜１３Ａ，１３Ｂが形成されている。さらに前記拡散領域１１Ｃ，１１Ｄの表面には、前記側壁絶縁膜１３Ａ，１３Ｂの外側にシリサイド領域１４Ａ，１４Ｂがそれぞれ形成されている。
【０００６】
図２を参照するに、前記ｎチャネルＭＯＳトランジスタ１０Ａは同様な構成を有するｐチャネルＭＯＳトランジスタ１０Ｂと共に電源ラインＶｄｄと電源ラインＶｓｓとの間に設けられたＣＭＯＳ回路を構成し、前記トランジスタ１０Ａのシリサイド領域１４Ｂが入出力パッド１０Ｐに接続されている。
【０００７】
このような構成のＥＳＤ保護装置１０では、前記トランジスタ１０Ａ，１０Ｂは通常の入出力回路を形成するが、前記ソース拡散領域１１Ｃおよび前記ゲート電極１３の電位を０Ｖに維持した状態で前記入出力パッド１０ＰにＥＳＤなどによる電圧サージが生じた場合、前記拡散領域１１Ｄの電位が上昇し、その結果前記ｎ+型ドレイン拡散領域１１Ｄと基板１１のｐ-型領域との間に生じる大きな電位勾配の結果、電子−正孔対が形成される。このようにして形成された正孔は、前記Ｓｉ基板１１中へと流れ、放電電流Ｉｂｈ1を形成する。Ｓｉ基板１１は有限な抵抗を有しているため、このような放電電流Ｉｂｈ1が基板１１中を流れる結果、基板１１内部の電位が上昇し、その結果、前記Ｓｉ基板１１中においてｐ型領域１１とｎ+型拡散領域１１Ｃおよびｎ+型拡散領域１１Ｄよりなる寄生ラテラルバイポーラトランジスタが導通する。これにより、図１中に矢印で示したように大きな電流が基板１１中において拡散領域１１Ｃと１１Ｄの間を流れ、電圧サージを電源ラインへ逃がす。
【０００８】
図３は、実際に半導体集積回路装置で使われている、前記図１，２の回路を基本としたＥＳＤ保護／入出力回路の構成を示す平面図である。図３中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【０００９】
図３を参照するに、Ｓｉ基板１１上には、多数のフィンガ１３1〜１３5を有するポリシリコンゲート電極１３が延在し、前記フィンガ１３1〜１３5は、前記Ｓｉ基板１１上に素子分離膜１１Ｓで画成された活性領域１１Ａｃ上を互いに並行に延在し、各々のフィンガ１３1〜１３5に対応して、図１のｎチャネルＭＯＳトランジスタ１０が形成される。図３の構成では、各々のＭＯＳトランジスタ１０のドレイン拡散領域１１Ｄが配線パターン１５を経由して前記パッド電極１０Ｐに接続されている。また前記ソース拡散領域１１Ｃは、前記電源ラインＶｓｓに配線パターン１６を経由して接続されている。
【００１０】
このようにゲート電極パターンを分岐した多数のフィンガの形に形成することで、図４に示すように多数のトランジスタが並列に接続され、ＥＳＤ保護装置は多量の放電電流を処理することが可能になる。
【００１１】
図４を参照するに、各々のフィンガにおいて図１のＥＳＤ保護ＭＯＳトランジスタ１０Ａにはバラスト抵抗Ｒ1〜Ｒ3のいずれかが直列接続されている。これにより、いずれかのフィンガが導通した場合でも共通ノードＡの電位はそれほど下がらず、最初に導通したフィンガに電流が集中するのが回避される。その結果、このようなバラスト抵抗を設けた構成では、サージが生じた場合に全てのフィンガでトランジスタ１０Ａが導通し、効率的な放電が可能となる。
【００１２】
今日の超微細化された半導体装置では、図１に示すように拡散領域１１Ｃ，１１Ｄの表面に非常に薄い低抵抗シリサイド層１４Ａ，１４Ｂが形成されており、これにより動作速度の向上を図っているが、このようなシリサイド層１４Ａ，１４Ｂの形成をチャネル領域近傍において制限することにより、換言すると、シリサイド層が形成されないシリサイドブロック領域を形成することにより、図４のバラスト抵抗Ｒ1〜Ｒ3を形成することが可能である。
【００１３】
図５は、図４に示すバラスト抵抗Ｒ1〜Ｒ3を、このようなシリサイドブロック領域ＳＢＬにより実現した例を示す。ただし図５中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００１４】
図５を参照するに、前記シリサイドブロック領域ＳＢＬは各々のゲート電極フィンガ１３1〜１３5に対応して形成されており、先にも説明したように、このようなシリサイドブロック領域ＳＢＬにおいては図１に示すシリサイド層１４Ａ，１４Ｂの形成が抑制されている。
【００１５】
このような構成のＥＳＤ保護装置では、前記シリサイドブロック領域ＳＢＬがシリサイド領域１４Ａ，１４Ｂに対して抵抗として作用し、その結果、図４に示すバラスト抵抗Ｒ1〜Ｒ3を、前記シリサイドブロック領域ＳＢＬにより実現することが可能になる。その結果、図５のＥＳＤ保護装置は、サージ電圧が入来した場合に、各々のフィンガ１３1〜１３5のＭＯＳトランジスタが均等に導通し、特定のトランジスタへの放電電流の集中を回避することができる。
【００１６】
ところで今日の半導体装置では、微細化に伴って電源電圧が従来の５Ｖから３．３Ｖに低減されているものが多い。しかし、５Ｖの電源電圧を使う半導体装置もまだ数多く存在しており、従って、３．３Ｖの電源電圧に対応して設計された半導体集積回路装置においても５Ｖの入出力信号に対応できることが要求される場合がある。
【００１７】
このような要求を特にＥＳＤ保護／入出力回路において満足するために、図６に示すように３．３Ｖの電源電圧で動作するＭＯＳトランジスタ１０Ａに同様な構成の別のＭＯＳトランジスタ１０Ａ’をカスケード接続する構成が使われている。
【００１８】
図７は図６のＥＳＤ保護／入出力回路の構成を示す断面図である。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００１９】
図７を参照するに、図６の回路では、素子分離構造１１Ｓで画成された活性領域１１Ａｃ中に前記ＭＯＳトランジスタ１０Ａの他にゲート電極１３’を有するＭＯＳトランジスタ１０Ａ’が前記拡散領域１１Ｄを共有するように、すなわちカスケード接続の形に形成されており、前記ＭＯＳトランジスタ１０Ａ’はさらに前記拡散領域１１Ｄに対向する側に、ｎ型拡散領域１１Ｇが形成されている。また前記拡散領域１１Ｄおよび１１Ｇの内側には、ｎ-型のＬＤＤ領域１１Ｅおよび１１Ｆがそれぞれ形成されている。
【００２０】
図７の構成のＥＳＤ保護／入出力回路では、ｐ型基板１１とｎ型拡散領域１１Ｃおよび１１Ｇの間に横型ＮＰＮトランジスタが形成されており、パッド電極１０Ｐに接続された拡散領域１１Ｇにサージ電圧が入来すると前記横型ＮＰＮトランジスタが導通し、過剰な電荷が放電されるＥＳＤ保護動作が生じる。
【発明が解決しようとする課題】
【００２１】
ところで最近の超微細化半導体装置では、高集積化やパッド数の増加に伴い、ＥＳＤ保護装置に十分な面積を割り当てることが困難になっている。このような場合は、図５のようなシリサイドブロックにより図４のようなバラスト抵抗を形成する構成においても動作時に厳しい局所的発熱が生じ、トランジスタが破壊されやすくなっている。その結果、電流駆動能力が減少し、ＥＳＤに対する十分な保護が得られない状況が生じている。
【００２２】
また図７に示すようなカスケード接続構成の回路では、拡散領域１１Ｇと拡散領域１１Ｃとの間の放電電流路において二つのトランジスタ１０Ａおよび１０Ａ’が直列接続されているため抵抗が増大し、横型バイポーラトランジスタの電流駆動能力が低下してしまう。またこれに伴い発熱が増大する。
【００２３】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置を提供することを概括的課題とする。
【００２４】
本発明のより具体的な課題は、放電能力を向上させたＥＳＤ保護装置、およびかかるＥＳＤ保護装置を構成する半導体装置を提供することにある。
【課題を解決するための手段】
【００２５】
本発明は上記の課題を、第２導電型の基板と、前記基板上に形成され、電源ラインに接続されているゲート電極と、前記基板中、前記ゲート電極の第１の側に形成され、前記ゲート電極に接続されている第１の導電型を有し、ソース領域となる第１の拡散領域と、前記基板中、前記ゲート電極の第２の側に形成され、電圧が印加される前記第１の導電型を有し、ドレイン領域となる第２の拡散領域と、前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域とを備え、前記第３の拡散領域は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことによって、前記第１の拡散領域と、前記基板と、前記第２の拡散領域とで形成されるバイポーラトランジスタの動作点電圧を低下させ、前記バイポーラトランジスタに熱破壊が生じる熱破壊点の電流・電圧を増大させたことを特徴とする半導体装置により解決する。
【００２６】
その際、前記第３の拡散領域中における前記第２導電型不純物の不純物濃度は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも、５倍以上大きいのが好ましい。あるいは前記第３の拡散領域中における前記第２導電型不純物の不純物濃度は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも、８倍以上大きいのが好ましい。前記第２の拡散領域の表面には、前記ゲート電極の前記第２の側の側壁面に設けられた側壁絶縁膜から離間して、シリサイド層が形成されるのが好ましい。前記基板上には、前記側壁絶縁膜から連続して、前記シリサイド層の形成部分までの間の領域を覆うように、絶縁膜パターンが延在するのが好ましい。さらに前記基板中には、前記シリサイド層の形成部分に対応して、前記第１の導電型のドレイン領域が形成されているのが好ましい。
【００２７】
本発明はまた上記の課題を、第２導電型の基板と、前記基板上に形成され、第１の電源ラインに接続されている第１のゲート電極と、前記基板中、前記第１のゲート電極の第１の側に形成された、第１の導電型を有する第１の拡散領域と、前記基板中、前記第１のゲート電極の第２の側に形成され、電圧が印加される前記第１の導電型を有する第２の拡散領域と、前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域と、前記基板上、前記第１のゲート電極の前記第１の側に、前記第１の拡散領域を隔てて形成され、第２の電源ラインに接続されている第２のゲート電極と、前記基板中、前記第２のゲート電極の前記第１の側に形成され、前記第２の電源ラインに接続されている前記第１の導電型を有する第４の拡散領域とを備え、前記第２の拡散領域はドレイン領域を形成し、前記第４の拡散領域はソース領域を形成し、前記第３の拡散領域は、前記基板中、第１のゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことによって、前記第４の拡散領域と、前記基板と、前記第２の拡散領域とで形成されるバイポーラトランジスタの動作点電圧を低下させ、前記バイポーラトランジスタに熱破壊が生じる熱破壊点の電流・電圧を増大させたことを特徴とする半導体装置により解決する。
【００２８】
その際、前記基板表面には、前記第１のゲート電極の前記第２の側に、前記ゲート電極の前記第２の側の側壁面を覆う側壁絶縁膜に連続して絶縁膜が延在し、前記基板中、前記絶縁膜の先端部に対応して前記第１の導電型のドレイン領域が形成され、前記基板表面には、前記ドレイン領域に対応してシリサイド層が形成されるのが好ましい。
【００２９】
本発明の半導体装置は、ＥＳＤ保護装置として好適である。
【００３０】
本発明によれば、サージ電圧が入来するドレイン領域あるいはドレインエクステンション領域の下に逆導電型の拡散領域を形成することにより、ドレイン領域下に面積の広い急峻なｐｎ接合が形成され、サージ電圧の入来に伴って、容易にアバランシェ降伏が生じ、より低圧で効率よく寄生バイポーラトランジスタが導通する。前記ｐｎ接合は、寄生バイポーラトランジスタ導通に伴う大電流が通過する接合部から離間している。その結果、発熱の集中が緩和され、大きな放電能力を有するＥＳＤ保護装置が得られる。また本発明によれば、カスケード接続構成の、大きな放電能力を有するＥＳＤ保護装置を実現することができる。本発明の半導体装置は、半導体集積回路を構成する他の低電圧動作ＭＯＳトランジスタと同時に形成することが可能である。
【発明の実施の形態】
【００３１】
［第１実施例］
図８，９は、本発明の第１実施例によるＥＳＤ保護装置２０の構成を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３２】
図８を参照するに、本実施例によるＥＳＤ保護装置２０では前記シリコン基板１１中、前記ｎ+型拡散領域１１Ｄの直下にｐ型拡散領域１１Ｐが、前記拡散領域１１Ｄに部分的に重複するように形成されており、その結果、図９に示すように前記拡散領域１１Ｄと拡散領域１１Ｐとの間のｐｎ接合面ｐ／ｎが、拡散領域１１Ｐを形成する前の状態よりも浅い位置に形成される。拡散領域１１Ｄ中におけるｎ型ドーパント濃度は変わらないため、このような浅い位置にｐｎ接合面ｐ／ｎが形成されると、かかるｐｎ接合面においてキャリア密度が急変し、急峻なキャリア分布が形成される。またこれに伴って、前記ｐｎ接合面ｐ／ｎにおいて非常に狭い空乏領域が形成される。
【００３３】
そこで前記拡散領域１１Ｄにサージ電圧が印加されると先に図１で説明した動作の他に、前記ｐｎ接合面において容易にアバランシェ降伏が生じ、正孔電流Ｉｂｈ2が基板１１中へと流れる。
【００３４】
その際、前記ｐｎ接合面ｐ／ｎは前記拡散領域１１Ｄと拡散領域１１Ｐに沿って広い面積を有するため、より低い電圧で正孔電流を供給できる。更に前記ｐｎ接合は寄生バイポーラトランジスタの導通によって生じる大電流が通過する接合部から離間しているので、半導体装置２０中において局所的な発熱による破壊の発生が効果的に抑制される。
【００３５】
図１０は図８，９の半導体装置２０のドレイン電流−ドレイン電圧特性を示す図である。
【００３６】
図１０を参照するに、前記半導体装置２０では横型バイポーラトランジスタが導通するＬＮＰＮ動作点が低電圧側にシフトしており、しかも熱破壊が生じる熱破壊点における電流・電圧の値が、共に図１の従来構造の場合よりも増大していることがわかる。
【００３７】
このように、本実施例による半導体装置２０はＥＳＤ動作を行った場合にも破壊されにくく、さらにＥＳＤ保護動作が低いサージ電圧において生じるため、図３のようなフィンガ構成に形成した場合でも特定のフィンガに放電電流が集中する一方で他のフィンガが動作しない問題も軽減され、バラスト抵抗と組み合わせることにより、全てのフィンガにわたって非常に均一な放電動作を実現することができる。
【００３８】
図１１（Ａ）〜（Ｃ）は、図８，９の半導体装置の製造工程を示す。
【００３９】
図１１（Ａ）を参照するに、ｐ型Ｓｉ基板１１上には活性領域が深さが例えば０．４μｍのＳＴＩ構造により画成されており、前記活性領域上にはゲート絶縁膜１２を介してゲート電極パターン１３が形成されている。さらに前記ゲート電極パターン１３をマスクに前記活性領域中にＡｓを例えば１０ｋｅＶの加速電圧、１×１０15ｃｍ-2のドーズ量でイオン注入し、前記ゲート電極パターン１３の両側に、ソースおよびドレインエクステンション領域を構成するｎ-型拡散領域１１Ａおよび１１Ｂを形成する。
【００４０】
次に図１１（Ｂ）の工程において前記ゲート絶縁膜１３の側壁に側壁絶縁膜１３Ａおよび１３Ｂを、絶縁膜の堆積および異方性エッチング工程により形成し、さらに前記ゲート電極パターン１３および前記側壁絶縁膜１３Ａ，１３Ｂをマスクに、Ｐを１５ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入し、前記Ｓｉ基板１１中、ゲート電極パターン１３の両側にｎ+型拡散領域１１Ｃおよび１１Ｄをそれぞれ形成する。さらにこれに引き続いてＢを４０ｋｅＶの加速電圧下、１×１０14ｃｍ-2のドーズ量でイオン注入し、前記ｎ+型拡散領域１１Ｃの下にｐ型拡散領域１１Ｐ’を、また前記ｎ+型拡散領域１１Ｄの下にｐ型拡散領域１１Ｐを形成する。その際、前記ｐ型拡散領域１１Ｐおよび１１Ｐ’は、その上のｎ型拡散領域１１Ｄおよび１１Ｃと、それぞれ部分的に重複するように形成される。
【００４１】
なお、図１１（Ｂ）の工程において前記Ｂのイオン注入工程は、半導体装置内部のトランジスタの接合容量増大を回避するため、半導体装置の内部領域を覆うレジストパターン（図示せず）を形成した状態で行うのが好ましい。また前記Ｂのイオン注入工程の際、前記拡散領域１１Ｐ’の形成を抑制するレジストパターンを形成してもよい。注入された不純物元素は、１０００℃、１０秒程度の熱処理により活性化される。
【００４２】
なお図１１（Ｂ）の工程では、前記ｐ型拡散領域１１Ｐおよび１１Ｐ’の形成は、側壁絶縁膜１３Ａ，１３Ｂの形成前、あるいは側壁絶縁膜１３Ａ，１３Ｂの形成後、拡散領域１１Ｃ，１１Ｄの形成前に実行してもよい。
【００４３】
さらに図１１（Ｃ）の工程において前記拡散領域１１Ｃおよび１１Ｄの表面、および前記ゲート電極１３の表面に、シリサイド層１４Ａ，１４Ｂおよび１３Ｓが、それぞれ形成される。また図示は省略するが、前記シリサイド層１４Ｂは配線パターンを介して図２に示すパッド電極１０Ｐに接続されている。
【００４４】
なお、本実施例の半導体装置２０では図４で説明したバラスト抵抗Ｒ1〜Ｒ3は示していないが、このようなバラスト抵抗は、ポリシリコンパターンを形成することにより、あるいはＳｉ基板１１中にｎ型ウェルを形成することにより、あるいはヴィアコンタクトを形成することにより、形成することができる。ｎ型ウェルによるバラスト抵抗の形成については、例えばSanjay Dabral, et al., Basic ESD and I/O Design, p.189, John Wiley
and Sons, 1998を参照。
【００４５】
［第２実施例］
図１２（Ａ）〜（Ｄ）は、本発明の第２実施例によるＥＳＤ保護／入出力回路３０を構成する半導体装置の製造工程を示す。
【００４６】
図１２（Ａ）を参照するに、深さが約０．４μｍのＳＴＩ構造の素子分離領域を形成されたｐ型Ｓｉ基板上に、前記素子分離領域により画成された素子領域に対応してゲート絶縁膜３２が形成され、前記ゲート絶縁膜３２上にポリシリコンゲート電極パターン３３が形成される。
【００４７】
さらに図１２（Ａ）の工程では前記素子領域中に前記ゲート電極パターン３３をマスクにＡｓを典型的には１０ｋｅＶの加速電圧下、１×１０15ｃｍ-2のドーズ量でイオン注入することにより、前記ゲート電極パターン３３の第１の側にｎ型ソース領域３１Ａを、第２の側にｎ型拡散領域３１Ｂを、ドレインエクステンション領域Ｄｅｘに対応して形成する。
【００４８】
次に図１２（Ｂ）の工程において前記ゲート電極パターン３３の側壁面に側壁絶縁膜３３Ａおよび３３Ｂを形成し、さらに前記ゲート電極パターン３３および側壁絶縁膜３３Ａ，３３ＢをマスクにＰを１５ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入する。さらにこれに引き続いて前記ゲート電極パターン３３および側壁絶縁膜３３Ａ，３３ＢをマスクにＢを４０ｋｅＶの加速電圧下、１×１０14ｃｍ-2のドーズ量でイオン注入する。さらに、１０００℃の温度で１０秒間熱処理することにより、前記素子領域中、前記側壁絶縁膜３３Ａの第１の側にｎ+型拡散領域３１Ｃが、また第２の側にｎ+型拡散領域３１Ｄが形成される。また同時に、前記ｎ+型拡散領域３１Ｃの下にｐ型拡散領域３１Ｅが、前記ｎ+型拡散領域３１Ｄの下にｐ型拡散領域３１Ｆが形成される。なお、前記ｐ型拡散領域３１Ｅの形成は必須ではないが、工程数を削減するため、本実施例ではｐ型拡散領域３１Ｆと同時に形成している。
【００４９】
前記ｐ型拡散領域３１Ｆの形成の結果、図１２（Ａ）の状態におけるｎ+型拡散領域３１Ｄの下端よりもやや上の位置にｐｎ接合ｐ／ｎが形成され、かかるｐ／ｎ接合において急峻なキャリア密度分布で特徴付けられる狭い空乏領域が生じる。
【００５０】
次に図１２（Ｃ）の工程において図１２（Ｂ）の構造上にシリコン酸化膜などの絶縁膜３４がＣＶＤ法により一様に形成され、さらにこれをレジストパターン３５によりパターニングして絶縁膜パターン３４Ａを形成する。その結果、図１２（Ｄ）に示すように、前記ゲート電極３３の第１の側にソース領域を構成するｎ+型拡散領域３１Ｃがソース領域として露出され、また前記ゲート電極３３の第２の側に、前記ゲート電極３３から離間して前記ｎ+型拡散領域３１Ｄがドレイン領域として露出される。
【００５１】
さらに前記ソース領域およびドレイン領域上にそれぞれシリサイド層３５Ａおよび３５Ｂが自己整合的に形成される。その際、前記絶縁膜パターン３４Ａはシリサイド形成を抑制するシリサイドブロックパターンとして作用する。
【００５２】
本実施例では、図１２（Ｄ）よりわかるように、前記ｎ+型拡散領域３１Ｄの直下において容易にアバランシェ降伏が生じ、先の実施例の場合と同様に半導体装置中において局所的な発熱による破壊の発生が効果的に抑制される。また、シリサイド層３５Ｂを形成さされたドレインコンタクト領域が前記ゲート電極３３から大きく離間して形成されているため、前記ゲート電極とドレインコンタクト領域との間のｎ型拡散領域３１Ｄをバラスト抵抗として使うことができ、容易に図４，５に示したフィンガ形状のレイアウトを有するＥＳＤ保護／入出力回路を構成することが可能である。
【００５３】
すなわち、図示は省略するが前記シリサイド層３５Ａおよびポリシリコンゲート電極３３、さらにＳｉ基板３１はそれぞれの配線層によりＶｓｓ電位の電源線に接続され、前記シリサイド層３５Ｂが図２に示すパッド電極１０Ｐに接続されている。
【００５４】
先にも説明したように、本実施例では、ｎ+型拡散領域３１Ｄよりなるドレインエクステンション領域の直下において容易にアバランシェ降伏が生じる。その結果、素子内における局所的な発熱が緩和され、大きなサージ電圧が入来した場合にもＥＳＤ保護／入出力回路が破壊されることがない。また、シリサイド層３５Ｂを形成されたドレイン領域が前記ゲート電極３３から大きく離間して形成されているため、前記ゲート電極とドレイン領域との間のドレインエクステンション領域を構成するｎ型拡散領域３１Ｄをバラスト抵抗として使うことができ、容易に図４，５に示したフィンガ形状のレイアウトを有するＥＳＤ保護／入出力回路を構成することが可能である。
【００５５】
［第３実施例］
図１３（Ａ）〜（Ｄ）は、本発明の第３実施例によるＥＳＤ保護／入出力回路を構成する半導体装置４０の製造工程を示す。
【００５６】
図１３（Ａ）を参照するに、ｐ型Ｓｉ基板４１上にはゲート絶縁膜４２を介してポリシリコンゲート電極パターン４３が形成されており、さらに前記ポリシリコンゲート電極パターン４３をマスクにＰを３０ｋｅＶの加速電圧下、３×１０13ｃｍのドーズ量でイオン注入を行うことにより、前記Ｓｉ基板４１中、前記ゲート電極パターン４３のそれぞれソース側およびドレイン側に、ｎ型拡散領域４１Ａ，４１Ｂを形成する。
【００５７】
さらに図１３（Ａ）の工程では前記Ｓｉ基板４１上に前記ゲート電極パターン４３を覆うように、かつＳｉ基板表面４１のうち、形成しようとしているドレインエクステンション領域４１Ｄｅｘに対応する部分を露出するようにレジストパターン４３Ｒを形成し、さらに前記レジストパターン４３Ｒをマスクに、Ｂを１０ｋｅＶの加速電圧下、１×１０13ｃｍ-2のドーズ量でイオン注入する。さらに同じレジストパターン４３Ｒをマスクに、Ａｓを５ｋｅＶの加速電圧下、２×１０14ｃｍ-2のドーズ量でイオン注入する。さらにこのようにして導入されたＢおよびＡｓをＲＴＰ処理により活性化することにより、前記Ｓｉ基板４１の表面に非常に浅いｎ+型拡散領域４１Ｃが形成され、その下にｐ型拡散領域４１Ｐが形成される。また前記拡散領域４１Ｃと４１Ｐとにより、キャリア濃度分布が急峻に変化するｐｎ接合が、前記拡散領域４１Ｂ内の破線で示した部分に大よそ対応して形成される。
【００５８】
図１３（Ａ）の工程では、前記レジストパターン４３Ｒは、前記拡散領域４１Ｃおよび４１Ｐの形成がトランジスタ動作に影響しないように、前記ゲート電極４３からドレイン方向に０．２μｍの距離の部分までを覆うように形成されている。また前記レジストパターン４３Ｒをゲート電極４３の近傍のみに形成し、ＢおよびＡｓのイオン注入工程が前記拡散領域４１Ａに重畳して生じるようにしてもよい。ただし、この場合には拡散領域４１Ａの直下にｐ型拡散領域が形成されるため、ソース抵抗が多少増大する。また前記ｎ型高濃度層４１Ｃは、ＥＳＤ保護装置の放電能力に余裕がある場合には、省略することも可能である。
【００５９】
次に図１３（Ｂ）の工程において前記レジストパターン４３Ｒは除去され、さらにＳｉＯ2膜などの絶縁膜４４がＣＶＤ法により、前記Ｓｉ基板４１上に前記ゲート電極パターン４３を覆うように一様に形成される。
【００６０】
図１３（Ｂ）の工程ではさらに前記絶縁膜４４上にレジストパターン４４Ｒが形成され、図１５（Ｃ）の工程において前記絶縁膜４４を前記レジストパターン４４Ｒをマスクにパターニングすることにより、前記ゲート電極４３のソース側に、側壁絶縁膜分の距離を隔てて、ソース領域を露出する。また前記ゲート電極４３のドレイン側に、前記ゲート電極４３からドレインエクステンション領域の分だけ離間して、ドレイン領域を露出する。
【００６１】
さらに図１３（Ｃ）の工程では、このようにして露出されたソース領域およびドレイン領域に、前記図１３（Ｃ）の工程でパターニングされた絶縁膜パターン４４Ａをマスクに、Ｐを１５ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入し、１０００℃、１０秒間の急速熱処理により、ｎ+型拡散領域４１Ｄおよび４１Ｅを形成する。
【００６２】
さらに図１３（Ｄ）の工程において、前記ソース領域およびドレイン領域の表面にシリサイド層４１Ｆおよび４１Ｇが形成される。すなわち、図１３（Ｄ）の工程では前記絶縁パターン４４Ａがシリサイドブロックパターンとして使われている。
【００６３】
本実施例においても、前記ｎ+型拡散領域４１Ｅが前記ゲート電極４３から離間して、拡散領域４１Ｂ，４１Ｃよりなるドレインエクステンション領域の先端部に形成されており、このためシリサイド領域４１Ｇをパッド電極１０Ｐに、また前記ゲート電極４３およびシリサイド領域４１Ｆを電源ラインＶｓｓに接続することにより、先に図４，５で説明したバラスト抵抗Ｒ1〜Ｒ3を有するＥＳＤ保護装置を構成することが可能になる。
【００６４】
本実施例のＥＳＤ保護／入出力回路４０では、シリサイドブロックパターン４４Ａがゲート側壁絶縁膜を兼用し、従って別に側壁絶縁膜をゲート電極パターン４３上に形成する工程が省略できる。本実施例では、前記シリサイドブロックパターン４４Ａの下にはシリサイド形成領域と同じ深さの拡散領域は形成されないが、図１３（Ａ）の工程において基板４１の表面の非常に浅い部分にｎ+型の拡散領域４１Ｃを形成することにより、前記パッド電極１０Ｐにサージ電圧が入来した場合に、前記拡散領域４１Ｃとその下のｐ型拡散領域４１Ｐとの接合面において効果的にアバランシェ降伏を生じさせることが可能になる。
【００６５】
［第４実施例］
図１４（Ａ）〜（Ｄ）は、本発明の第４実施例によるＥＳＤ保護／入出力回路を構成する半導体装置５０の製造工程を説明する図である。
【００６６】
図１４（Ａ）を参照するに、ｐ型Ｓｉ基板５１上にはゲート絶縁膜５２を介してポリシリコンゲート電極パターン５３が形成されており、さらに前記ポリシリコンゲート電極パターン５３をマスクにＰを３０ｋｅＶの加速電圧下、３×１０13ｃｍ-2のドーズ量でイオン注入を行うことにより、前記Ｓｉ基板５１中、前記ゲート電極パターン５３のそれぞれソース側およびドレイン側に、ｎ型拡散領域５１Ａ，５１Ｂを形成する。
【００６７】
さらに図１４（Ａ）の工程では前記Ｓｉ基板５１上に前記ゲート電極パターン５３を覆うように、かつＳｉ基板表面５１のうち、形成しようとしているドレインエクステンション領域５１Ｄｅｘに対応する部分を露出するようにレジストパターン５３Ｒを形成し、さらに前記レジストパターン５３Ｒをマスクに、Ｂを３０ｋｅＶの加速電圧下、５×１０13ｃｍ-2のドーズ量でイオン注入する。さらに同じレジストパターン４３Ｒをマスクに、Ａｓを５ｋｅＶの加速電圧下、１×１０15ｃｍ-2のドーズ量でイオン注入する。さらにこのようにして導入されたＢおよびＡｓをＲＴＰ処理により活性化することにより、前記Ｓｉ基板５１の表面に非常に浅いｎ+型拡散領域５１Ｃが形成され、その下にｐ型拡散領域５１Ｐが形成される。また前記拡散領域５１Ｃと５１Ｐとにより、キャリア濃度分布が急峻に変化するｐｎ接合が、前記拡散領域５１Ｂ内の破線で示した部分に大よそ対応して形成される。
【００６８】
図１４（Ａ）の工程では、前記レジストパターン５３Ｒは、前記拡散領域５１Ｃおよび５１Ｐの形成がトランジスタ動作に影響しないように、前記ゲート電極５３からドレイン方向に０．２μｍの距離の部分までを覆うように形成されている。また前記レジストパターン５３Ｒをゲート電極５３の近傍のみに形成し、ＢおよびＡｓのイオン注入工程が前記拡散領域５１Ａに重畳して生じるようにしてもよい。ただし、この場合には拡散領域５１Ａの直下にｐ型拡散領域が形成されるため、ソース抵抗が多少増大する。また前記ｎ型高濃度層５１Ｃは、ＥＳＤ保護装置の放電能力に余裕がある場合には、省略することも可能である。
【００６９】
次に図１４（Ｂ）の工程において前記レジストパターン５３Ｒは除去され、さらにＳｉＯ2膜などの絶縁膜５４がＣＶＤ法により、前記Ｓｉ基板５１上に前記ゲート電極パターン５３を覆うように一様に形成される。
【００７０】
図１４（Ｂ）の工程ではさらに前記絶縁膜５４上にレジストパターン５４Ｒが前記絶縁膜５４のうち、Ｓｉ基板５１に沿ってドレイン方向に延在する部分を覆うように形成され、図１４（Ｃ）の工程において前記絶縁膜５４を前記レジストパターン５４Ｒをマスクにパターニングすることにより、前記ゲート電極５３のソース側に、側壁絶縁膜分の距離を隔てて、ソース領域を露出する。また前記ゲート電極５３のドレイン側に、前記ゲート電極５３からドレインエクステンション領域の分だけ離間して、ドレイン領域を露出する。
【００７１】
図１４（Ｃ）のパターニング工程では、前記絶縁膜５４は前記ゲート電極５３の上からも除去され、ゲート電極５３の表面が露出される。
【００７２】
さらに図１４（Ｃ）の工程では、このようにして露出されたソース領域およびドレイン領域に、前記図１４（Ｃ）の工程でパターニングされた絶縁膜パターン５４Ａをマスクに、Ｐを２０ｋｅＶの加速電圧下、５×１０15ｃｍ-2のドーズ量でイオン注入し、１０００℃、１０秒間の急速熱処理により、ｎ+型拡散領域５１Ｄおよび５１Ｅを形成する。
【００７３】
さらに図１４（Ｄ）の工程において、前記ソース領域およびドレイン領域にシリサイド層５１Ｆおよび５１Ｇが形成される。すなわち、図１４（Ｄ）の工程では前記絶縁パターン４４Ａがシリサイドブロックパターンとして使われている。
【００７４】
図１４（Ｄ）の工程では、また前記ゲート電極５３上に同時にシリサイド層５１Ｈが形成される。
【００７５】
本実施例によれば、ゲート電極５３の表面にシリサイド層５１Ｈが形成されることにより、ゲート抵抗が著しく低減される。
【００７６】
また本実施例においても、前記ｎ+型拡散領域５１Ｅが前記ゲート電極５３から離間して、拡散領域５１Ｂ，５１Ｃよりなるドレインエクステンション領域の先端部に形成されており、このためシリサイド領域５１Ｇをパッド電極１０Ｐに、また前記ゲート電極表面のシリサイド層５１Ｈおよびシリサイド領域５１Ｆを電源ラインＶｓｓに接続することにより、先に図４，５で説明したバラスト抵抗Ｒ1〜Ｒ3を有するＥＳＤ保護装置を構成することが可能になる。
【００７７】
本実施例のＥＳＤ保護／入出力回路では、シリサイドブロックパターン５４Ａがゲート側壁絶縁膜を兼用し、従って別に側壁絶縁膜をゲート電極パターン５３上に形成する工程が省略できる。本実施例では、前記シリサイドブロックパターン５４Ａの下にはシリサイド形成領域と同じ深さの拡散領域は形成されないが、図１４（Ａ）の工程において基板５１の表面の非常に浅い部分にｎ+型の拡散領域５１Ｃを形成することにより、前記パッド電極１０Ｐにサージ電圧が入来した場合に、前記拡散領域５１Ｃとその下のｐ型拡散領域５１Ｐとの接合面において効果的にアバランシェ降伏を生じさせることが可能になる。
【００７８】
図１４（Ａ）〜（Ｄ）の例は、図１４（Ｂ）の工程で形成されるレジストパターン５４Ｒが前記絶縁膜５４のうち、ゲート電極パターン５３の側壁面を覆う部分に密着して、ただしゲート電極パターン５３の上面を覆う部分は覆わないように形成された理想的な場合を示している。しかし実際には、本実施例のＥＳＤ保護／入出力回路５０を形成するに当たり、図１５（Ａ）〜（Ｄ）に示すようにレジストパターン５４Ｒが図１４（Ｂ）の状態から図１５（Ｂ）に示すようにドレイン側に多少ずれる場合がある。
【００７９】
このような場合には、前記図１４（Ｃ）の工程に対応する図１５（Ｃ）の工程において前記レジストパターン５４Ｒをマスクに前記絶縁膜５４をパターニングした場合、形成されるシリサイドブロックパターン５４Ａは孤立したパターンを形成し、前記ゲート電極パターン５３の側壁には、前記シリサイドブロックパターン５４Ａから分離した側壁絶縁膜５４Ｂが形成される。またドレイン側の側壁絶縁膜５４Ｂとシリサイドブロックパターン５４Ａとの間には隙間が形成されるため、図１５（Ｃ）の工程においてｎ+型拡散領域５１Ｅを形成すべくＰのイオン注入を行った場合、前記隙間に対応して、ｎ+型の拡散領域５１Ｅ1が形成される。
【００８０】
そこで図１５（Ｄ）の工程においてシリサイド層を形成した場合、シリサイド層５１Ｆ，５１Ｇおよび５１Ｈの他に、前記拡散領域５１Ｅ1に対応してシリサイド層５１Ｉが形成される。
【００８１】
このような構造のＥＳＤ保護／入出力回路においても、先に説明した本実施例の特徴および利点が得られる。
【００８２】
［第５実施例］
以上の実施例では、ＥＳＤ保護／入出力装置の製造についてのみ説明をしたが、本発明のＥＳＤ保護／入出力装置は半導体集積回路装置の一部として、他の半導体素子と同時に形成される。
【００８３】
本発明の第５実施例では、図１５（Ｄ）の構造を有する本発明のＥＳＤ保護／入出力回路５０を例に、本発明のＥＳＤ保護／入出力回路５０を半導体集積回路装置中の他の半導体素子と共に形成する製造工程について、図１６（Ａ）〜図２１（Ｋ）を参照しながら説明する。
【００８４】
図示の例では、半導体集積回路装置は１．２Ｖ動作するｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタ、３．３Ｖ動作するｎチャネルＭＯＳトランジスタ、および３．３Ｖ動作するＥＳＤ保護／入出力回路とより構成されており、前記１．２Ｖ動作するｎチャネルおよびｐチャネルＭＯＳトランジスタは０．１１μｍのゲート長と１．８ｎｍのゲート絶縁膜膜厚を有するものである。これに対し、３．３Ｖ動作するｎチャネルＭＯＳトランジスタおよびＥＳＤ保護／入出力回路を構成するｎチャネルＭＯＳトランジスタは、０．３４μｍのゲート長と７．５ｎｍのゲート絶縁膜膜厚を有するものである。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００８５】
図１６（Ａ）を参照するに、ｐ型Ｓｉ基板５１上には厚さが１０ｎｍの酸化膜５１１が形成されており、さらに１．２Ｖ動作ｐチャネルＭＯＳトランジスタの素子領域と３．３Ｖ動作ｎチャネルＭＯＳトランジスタの素子領域、および前記ＥＳＤ保護／入出力回路５０の素子領域をレジスト５１２膜で覆った後、Ｂを前記酸化膜５１１を介して基板５１中にイオン注入し、前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタの素子領域５０１に、ｐ型ウェルおよびチャネル領域を形成する。
【００８６】
次に図１６（Ｂ）の工程において前記レジスト膜５１２を除去し、さらに前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタの素子領域および１．２Ｖ動作ｐチャネルＭＯＳトランジスタの素子領域を別のレジスト膜５１３で覆った後、Ｂを前記酸化膜５１１を介して基板５１中にイオン注入し、前記３．３Ｖ動作ｎチャネルＭＯＳトランジスタの素子領域５０３およびＥＳＤ保護／入出力回路形成領域５０４に、ｐ型ウェルおよびチャネル領域を形成する。
【００８７】
さらに図１７（Ｃ）の工程において前記レジスト膜５１３を除去し、さらに前記１．２Ｖ動作ｐチャネルＭＯＳトランジスタの素子領域５０２を露出するレジスト膜５１４を形成し、前記Ｓｉ基板５１中にＰおよびＡｓを前記酸化膜５１１を介してイオン注入することにより、前記Ｓｉ基板５１中に前記素子領域５０２に対応してｎ型ウェルおよびチャネル領域を形成する。
【００８８】
次に図１７（Ｄ）の工程において前記レジスト膜５１４および酸化膜５１１を除去し、さらに前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタ領域５０１およびｐチャネルＭＯＳトランジスタ領域５０２に膜厚が１．８ｎｍの熱酸化膜を、また３．３Ｖ動作ｎチャネルＭＯＳトランジスタ領域５０３およびＥＳＤ保護／入出力保護回路形成領域５０４に膜厚が７．５ｎｍの熱酸化膜を、それぞれゲート絶縁膜として形成する。
【００８９】
さらに図１７（Ｄ）の工程では、前記ゲート絶縁膜５２１および５２２上にポリシリコンゲート電極パターン５３１および５３２が前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタに対応してそれぞれ形成され、またポリシリコンゲート電極５３３が前記３．３Ｖ動作ｎチャネルＭＯＳトランジスタに対応して形成される。その際、前記ポリシリコンゲート電極パターン５３１〜５３３は、前記ＥＳＤ保護／入出力回路５０のポリシリコンゲート電極パターン５３Ｇと同時に、共通のポリシリコン膜の形成およびパターニングにより形成される。
【００９０】
次に図１８（Ｅ）の工程において図１７（Ｄ）の構造上に、前記素子領域５０２および５０３を覆うように、また前記素子領域５０４のうち前記ドレインエクステンション領域５１Ｄｅｘを除いた部分を覆うように前記レジスト膜５３Ｒを形成し、さらにＢおよびＡｓのイオン注入を、それぞれ１０ｋｅＶの加速電圧および１×１０13ｃｍ-2のドーズ量、および５ｋｅＶの加速電圧および２×１０14ｃｍ-2のドーズ量で行うことにより、前記Ｓｉ基板５１中に前記ドレインエクステンション領域５１Ｄｅｘに対応して、前記ｐ型拡散領域５１Ｐおよびｎ+型拡散領域５１Ｃを、先にも説明したように前記ｎ+型拡散領域５１Ｃが前記ｐ型拡散領域５１Ｐの上に位置するように形成する。また同時に前記素子領域５０１においてポリシリコンゲート電極パターン５３１の両側に、ｐ型拡散領域５０１Ｐおよびｎ+型拡散領域５０１ＬＳ，５０１ＬＤを形成する。このようにして形成されたｎ+型拡散領域５０１ＬＳ，５０１ＬＤは、前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタのソース・ドレインエクステンション領域を構成する。
【００９１】
次に図１８（Ｆ）の工程において前記レジスト膜５３Ｒを除去し、さらに前記素子領域５０２を露出する一方、他の素子領域を覆うように別のレジスト膜５３Ｓを形成し、前記レジスト膜５３ＳをマスクにＢを０．５ｋｅＶの加速電圧下、１．９×１０14ｃｍ-2のドーズ量で、またＡｓを８０ｋｅＶの加速電圧下、８×１０12ｃｍ-2のドーズ量でイオン注入し、前記素子領域５０２中、ポリシリコンゲート電極パターン５３２の両側に、ｎ型拡散領域５０２Ｐおよびｐ+型拡散領域５０２ＬＳ，５０２ＬＤを形成する。このようにして形成されたｐ+型拡散領域５０２ＬＳ，５０２ＬＤは、前記１．２Ｖ動作ｐチャネルＭＯＳトランジスタのソース・ドレインエクステンション領域を構成する。
【００９２】
次に図１９（Ｇ）の工程において前記レジスト膜５３Ｓが除去され、さらに前記素子領域５０１，５０２を覆い素子領域５０３，５０４を露出するレジスト膜５３Ｔが形成される。
【００９３】
図１９（Ｇ）の工程ではさらに前記レジスト膜５３Ｔをマスクに、前記素子領域５０３，５０４においてＳｉ基板５１中にＰをイオン注入し、前記素子領域５０３においてゲート電極パターン５３３の両側にｎ型拡散領域５０３ＬＳおよび５０３ＬＤを、それぞれ３．３Ｖ動作ｎチャネルＭＯＳトランジスタのＬＤＤ領域として形成する。
【００９４】
同時に、図１９（Ｇ）の工程では前記素子領域５０４において、前記Ｓｉ基板５１中、ゲート電極パターン５３Ｇの両側にｎ型拡散領域５１Ａおよび５１Ｂが形成される。前記ｎ型拡散領域５１ＡはＥＳＤ保護／入出力回路５０のソース領域を、また前記ｎ型拡散領域５１Ｂは先に形成されているｎ型拡散領域５１Ｃと共に、ドレインエクステンション領域を形成する。
【００９５】
次に図２０（Ｈ）の工程において前記Ｓｉ基板５１上の領域５０１〜５０４の全てにおいて、それぞれのゲート電極パターンを覆うようにＳｉＯ2膜などの絶縁膜５４を一様に堆積し、さらに前記素子領域５０４において先に図１５（Ｂ）で説明したように、ドレインエクステンション領域に対応してレジストパターン５４Ｒを形成する。
【００９６】
さらに図２０（Ｈ）の工程においては前記レジストパターン５４Ｒをマスクに前記絶縁膜５４を基板５１に垂直な方向に、基板表面が露出するまでドライエッチングし、図２０（Ｉ）に示すようにゲート電極５３１〜５３３および５３Ｇの各々に側壁絶縁膜を形成すると同時に、ドレインエクステンション領域を覆う絶縁膜パターン５４Ａを形成する。
【００９７】
さらに図２０（Ｉ）の工程では前記素子領域５０２をレジストパターン５３Ｕにより覆い、Ｐのイオン注入を１５ｋｅＶの加速電圧下、１．７５×１０15ｃｍ-2のドーズ量で行うことにより、前記素子領域５０１においてＳｉ基板５１中、それぞれの側壁絶縁膜の外側にｎ型拡散領域５０１Ｓおよび５０１Ｄを、１．２Ｖ動作ｎチャネルＭＯＳトランジスタのソース領域およびドレイン領域として形成する。またこのイオン注入工程では、同時に前記素子領域５０３においてＳｉ基板５１中、それぞれの側壁絶縁膜の外側にｎ型拡散領域５０３Ｓおよび５０３Ｄが、３．３Ｖ動作ｎチャネルＭＯＳトランジスタのそれぞれソース領域およびドレイン領域として形成される。
【００９８】
さらにこのイオン注入工程では、同時に先に説明した図１５（Ｃ）のイオン注入工程がなされ、ｎ型拡散領域５１Ｄ，５１Ｅおよび５１Ｅ1が形成される。
【００９９】
さらに図２１（Ｊ）の工程で前記素子領域５０２のみが露出されるように素子領域５０１，５０３および５０４がレジスト膜５３Ｖで覆われ、前記Ｓｉ基板５１中にＢを５ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入することにより、前記素子領域５０２において側壁絶縁膜の外側にｐ型拡散領域５０２Ｓおよび５０２Ｄが、それぞれ１．２Ｖ動作ｐチャネルＭＯＳトランジスタのソース領域およびドレイン領域として形成される。
【０１００】
さらに図２１（Ｋ）の工程において前記レジスト膜５３Ｖは除去され、さらにＣｏなどの金属膜を堆積した後、短時間熱処理することにより、露出したシリコン表面に先に説明したシリサイド層５１Ｆ，５１Ｇ，５１Ｈおよび５１Ｉを含む低抵抗シリサイド層Ｓｉｌが形成される。図２１（Ｋ）の工程では、前記絶縁膜パターン５４Ａは前記ドレインエクステンション領域におけるシリサイド形成を抑制するシリサイドブロックとして作用する。
【０１０１】
図１６（Ａ）〜図２１（Ｋ）よりわかるように、本実施例ではＥＳＤ保護／入出力回路５０を形成する際に、同時に半導体集積回路内部の１．２Ｖ動作ＭＯＳトランジスタあるいは３．３Ｖ動作ＭＯＳトランジスタを形成することができ、その際図２０（Ｈ）の工程におけるシリサイドブロックパターン５４Ａ形成のためのレジストパターン５４Ｒの形成工程を除けば、通常の半導体集積回路装置の製造に使われるレジストプロセスに追加されるレジストプロセスはない。従って、このようなＥＳＤ保護／入出力回路の形成にあたり、半導体集積回路装置の製造工程が大きく増大することはない。
【０１０２】
図２２は、このようにして形成されたＥＳＤ保護／入出力回路５０において、図１８（Ｅ）の工程におけるＢイオン注入の際のドーズ量を変化させ、ＥＳＤ耐性のシミュレーションを行った結果を示す。
【０１０３】
図２２のシミュレーションでは、前記ＥＳＤ保護／入出力回路５０に実際のＥＳＤ試験の際と同様なサージ電圧を印加し、Ｓｉ基板５１の温度がＳｉの融点に達した時点をもって素子が熱破壊したと定義し、耐圧を求めた。ただし図２２中、縦軸はＨＢＭ（human body model）試験におけるＥＳＤ耐圧を、横軸は図１７中に破線で概略的に示したドレイン接合底面における基板濃度比、すなわち前記ドレイン接合底面におけるＢ濃度の値をＳｉ基板５１中、同じ深さのＢ濃度、すなわち側壁絶縁膜あるいはゲート電極の下で、前記ドレイン接合底面とほぼ同じ深さの領域におけるＢ濃度の値で割ったものである。前記ｐ型拡散領域５１Ｐが形成されない場合、前記基板濃度比は１となる。また図中、▲はＥＳＤ保護／入出力回路５０を０．１８μｍルールのプロセスで形成した場合を、■は０．１３μｍルールのプロセスで形成した場合を示す。
【０１０４】
図２２を参照するに、基板濃度比が１〜１０の間では０．１３μｍプロセスの素子と０．１８μｍ素子で多少耐圧特性に差が生じているが、これは基板濃度比以外の条件が異なっているからである。０．１３μｍプロセスの素子では基板濃度比が８を超えると、また０．１８μｍプロセスの素子では基板濃度比が５を超えると、図２２中に一点鎖線で示したようにＥＳＤ耐圧は急激に向上し、しかもいずれのプロセスの素子でもＥＳＤ耐圧の向上が、図中に一点鎖線で示したほぼ同一のライン上に沿って生じることがわかる。これは明らかに、図中に破線で示したｐｎ接合面におけるアバランシェ降伏による効果であると考えられる。
【０１０５】
この一点鎖線を外挿すると、基板濃度比が１を超えれば、すなわちｐ型拡散領域５１Ｐが、ｐ型Ｓｉ基板の濃度より高い不純物濃度で形成されていれば、ＥＳＤ耐圧の向上が得られることがわかる。
【０１０６】
［第６実施例］
図２３（Ａ）〜（Ｄ）は、図７で説明したカスケード接続構造を有するＥＳＤ保護／入出力回路において、本発明を適用した例を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【０１０７】
図２３（Ａ）を参照するに、本実施例は先の図１３（Ａ）〜（Ｄ）の実施例の一変形例となっており、前記ｐ型Ｓｉ基板４１上には前記ｎ型拡散領域４１Ａを隔ててゲート電極パターン４３に対向する側に、同じゲート絶縁膜４２を介して別のポリシリコンゲート電極パターン４３’が形成されている。前記ポリシリコンゲート電極４３および４３’をマスクにＰを２０ｋｅＶのＫ速電圧下、４×１０13ｃｍ-2のドーズ量でイオン注入することにより、前記ゲート電極４３の両側にｎ型拡散領域４１Ａ，４１Ｂが、前記ゲート電極４３’のソース側にｎ型拡散領域４１Ａ’が、ソース領域として形成されている。
【０１０８】
さらに図２３（Ａ）の工程では、前記ドレインエクステンション領域４１Ｂに対応する部分を露出するようにレジストパターン４３Ｒを形成し、さらに前記レジストパターン４３Ｒをマスクに、Ｂを６０ｋｅＶの加速電圧下、３．５×１０13ｃｍ-2のドーズ量でイオン注入し、前記ｎ型拡散領域４１Ｂの下にｐ型拡散領域４１Ｐが形成される。ここでは省略したが、図１３（Ａ）と同様にＡｓを１０ｋｅＶの加速電圧下、６×１０13ｃｍ-2のドーズ量で、またＰを１０ｋｅＶの加速電圧下、１×１０13ｃｍ-2のドーズ量でイオン注入することにより、前記ドレインエクステンション領域４１Ｂの表面に非常に浅いｎ+型拡散領域を形成してもよい。
【０１０９】
次に図２３（Ｂ）の工程において前記レジストパターン４３Ｒは除去され、さらにＳｉＯ2膜などの絶縁膜４４がＣＶＤ法により、前記Ｓｉ基板４１上に前記ゲート電極パターン４３，４３’を覆うように一様に形成される。図２３（Ｂ）の工程ではさらに前記絶縁膜４４上のレジストパターン４４Ｒが形成され、図２３（Ｃ）の工程において前記絶縁膜４４を前記レジストパターン４４Ｒをマスクにパターニングすることにより、前記ゲート電極パターン４３’のソース側に、側壁絶縁膜の距離を隔ててソース領域を露出する。また前記ゲート電極４３のドレイン側に側壁絶縁膜およびドレインエクステンション領域の分だけ離間してドレイン領域を露出する。
【０１１０】
さらに図２３（Ｃ）の工程では、このように露出されたソース領域およびドレイン領域に、前記図２３（Ｃ）の工程でパターニングされた絶縁膜パターン４４Ａをマスクに、Ａｓを４０ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入し、１０００℃、２０秒間の急速熱処理により、ｎ+型拡散領域４１Ｄおよび４１Ｅを形成する。
【０１１１】
さらに図２３（Ｄ）の工程において、図２３（Ｃ）の工程で前記ソース領域４１Ｄおよびドレイン領域４１Ｅにシリサイド膜４１Ｆおよび４１Ｇが形成される。図２３（Ｄ）の工程では、前記絶縁膜パターン４４Ａはシリサイドブロックパターンとして作用する。
【０１１２】
勿論、このようなカスケード構成のＥＳＤ保護／入出力回路は、図１３（Ａ）〜（Ｄ）の素子４０のみならず、その他の素子、例えば素子３０あるいは５０を使って構成することもできる。
【０１１３】
図２４は、図２３（Ｄ）のＥＳＤ保護／入出力回路の電圧電流特性の例を示す。
【０１１４】
図２４を参照するに前記ドレイン領域４１Ｅに入来するサージ電圧が６Ｖを超えたあたりで放電が始まり、サージ電圧の上昇率が減少する。さらにサージ電圧が７Ｖを超えたあたりで横型バイポーラトランジスタが導通し、大きな放電電流がソース領域４１Ｄとドレイン領域４１Ｅとの間を流れる。これによりサージ電圧の上昇率はさらに抑制されるが、サージ電圧の値をさらに増大させると約１５Ｖ前後の値で再び放電電圧が低下し始め、素子が破壊したことがわかる。
【０１１５】
これに対し、図２５（Ａ）は全く同一構成のＥＳＤ保護／入出力回路において、前記シリサイドブロックパターン４４Ａを設け、Ｂ + のイオン注入を行わなかった場合の放電特性を示す。
【０１１６】
図２５（Ａ）よりわかるように、この場合には素子が破壊する際の放電電流が大きく低減しており、ＥＳＤ保護素子としての能力が低下していることがわかる。
【０１１７】
さらに図２５（Ｂ）は、図２３（Ｄ）の構成において前記ｐ型拡散領域４１Ｐのみならず、シリサイドブロックパターン４４Ａをも省略した場合を示す。この場合には、前記シリサイドブロックパターンが存在しないため、前記Ｓｉ基板４１の表面のうち、ゲート側壁絶縁膜の位置までシリサイド層が形成されている。
【０１１８】
図２５（Ｂ）よりわかるように、この場合には放電電流が殆ど流れることなく、素子が破壊しており、しかも１０Ｖ程度の低いサージ電圧で破壊が生じているのがわかる。
【０１１９】
［第７実施例］
ところで、このようなＥＳＤ保護／入出力回路は、先に図２４および図２５（Ａ），（Ｂ）でも説明したように、形成されるシリサイドブロックパターンの有無や種類により、またｐ型拡散領域４１Ｐの不純物濃度によりＥＳＤ耐圧が変化する。
【０１２０】
そこで本実施例では、図２３（Ｄ）に示すカスケード接続構成のＥＳＤ保護／入出力回路装置について、図２６（Ｈ）のシリサイドブロックパターン４４Ａを図２６（Ａ）〜（Ｇ）に示すように変化させ、さらに以下の表１に示すように図２３（Ａ）のＢイオン注入工程の際の加速電圧（エネルギ量）およびドーズ量を変化させ、ＥＳＤ耐圧を実デバイスにより評価した。ただし図２６（Ａ）〜（Ｇ）の構造では、素子分離構造により画成された素子領域内に、ゲート電極４３および４３’を備えた図２３（Ｄ）の構造が、ドレイン領域４１Ｅで対称に折り返されて形成されている。このうち、図２６（Ａ）は図２６（Ｈ）のシリサイドブロックパターン４４Ａを形成せず、ゲート電極パターン４３，４３’の側壁絶縁膜の位置までシリサイド層が形成される場合を、その他の場合はシリサイド層形成領域の位置および大きさを様々に変化させている。図中、梨地で示した部分がシリサイド形成が抑制される部分である。勿論、Ｓｉ基板４１のうちゲート電極４３，４３’直近の領域は側壁絶縁膜で覆われており、シリサイド形成はなされない。
【０１２１】
例えば、図２６（Ｂ）の例は、ドレイン領域４１Ｅから最初のポリシリコンゲート電極パターン４３までの間に、シリサイドブロック４４Ａが形成されない部分がある場合を示し、図２６（Ｃ）の例は、ドレイン領域４１Ｅからゲート電極パターン４３までの間が完全にシリサイドブロックされるが、ゲート電極パターン４３とゲート電極パターン４３’との間の領域はシリサイドブロックされない場合を示し、図２６（Ｄ）の例は、ドレイン領域４１Ｅからゲート電極パターン４３までの間は完全にシリサイドブロックされるが、ゲート電極パターン４３とゲート電極パターン４３’との間の領域は部分的にシリサイドブロックされない場合を示す。また図２６（Ｅ）の例は、ドレイン領域４１Ｅからゲート電極パターン４３までの間は完全にシリサイドブロックされ、ゲート電極パターン４３とゲート電極パターン４３’との間の領域も完全にシリサイドブロックされるが、ゲート電極パターン４３’はシリサイドブロックされない場合を示し、図２６（Ｆ）の例は、ドレイン領域４１Ｅからゲート電極パターン４３までの間は完全にシリサイドブロックされ、ゲート電極パターン４３とゲート電極パターン４３’との間の領域も完全にシリサイドブロックされ、ゲート電極パターン４３’もシリサイドブロックされるが、ゲート電極パターン４３’のソース側領域はシリサイドブロックされない場合を示し、図２６（Ｇ）の例はゲート電極パターン４３’のソース側領域も、ソースコンタクト領域を除いてシリサイドブロックが形成される場合を示す。
【０１２２】
また表１では、各Ｂイオン注入条件に対応した、横型バイポーラトランジスタ（ＬＮＰＮ）の動作点電圧（Ｖｔ１）も表示してある。動作点電圧は、図２６に示すシリサイドブロックパターンには依存しない。
【０１２３】
【表１】
表１よりわかるように、条件１〜３では加速電圧は６０ｋｅＶに設定され、ドーズ量が２×１０13ｃｍ-2から順次４．５×１０13ｃｍ-2まで増大されている。一方条件４〜６では加速電圧は８０ｋｅＶに設定され、ドーズ量が１×１０13から順次５×１０13ｃｍ-2まで増大されている。
【０１２４】
表２および３は、図２６（Ａ）〜２６（Ｇ）の各々の構成、および前記表１の各イオン注入条件の組合せに対して求めたＥＳＤ保護／入出力回路の耐圧特性を、それぞれＭＭ（マシンモデル）試験およびＨＢＭ（人体モデル）試験での耐圧値として示している。
【０１２５】
【表２】
【０１２６】
【表３】
表２を参照するに、シリサイドブロックパターン４４Ａを形成しない場合にはＭＭ試験で２０Ｖ程度の耐圧値、ＨＢＭ試験で４００Ｖ以下の耐圧値しか得られないことがわかる。また図２３（Ａ）の工程でＢのイオン注入を行わなかった場合にも、ＭＭ試験で１４０Ｖ以下、ＨＢＭ試験で１４００Ｖ以下の、不満足な耐圧値しか得られない。さらに図２６（Ｂ）〜（Ｇ）のシリサイドブロック構造は使ったものの、Ｂのイオン注入量が表２の条件４に示すように少ない場合にも、不満足な耐圧値しか得られないことがわかる。
【０１２７】
これに対し、図２６（Ｂ）の構成のＥＳＤ保護／入出力回路では、ＭＭ試験ではＢのイオン注入量が少ない条件１の場合を除き、所望の３００Ｖ以上の耐圧値が確保できることがわかる。一方、ＨＢＭ試験では、図２６（Ｂ）の構成のＥＳＤ保護／入出力回路では、イオン注入濃度が高い条件３の場合に所望の３０００Ｖ以上の耐圧値が得られることがわかる。
【０１２８】
それ以外の構成においては、イオン注入条件１および４を除き、いずれもＭＭ試験で３００Ｖ以上、ＨＢＭ試験で３０００Ｖ以上の所望の耐圧値が実現されている。
【０１２９】
このように、カスケード接続構成のＥＳＤ保護／入出力回路においても、本発明によれば、ドレインエクステンション領域下にｐ型拡散領域４１Ｐを形成し、さらに前記ドレインエクステンション領域にシリサイドブロックパターンを形成することによりシリサイド形成を抑制することにより、所望のＥＳＤ耐圧特性を実現することが可能になる。
【０１３０】
以上、本発明を好ましい実施例について説明したが、本発明は上記特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【０１３１】
（付記１） 基板と、
前記基板上に形成されたゲート電極と、
前記基板中、前記ゲート電極の第１の側に形成された、第１の導電型を有する第１の拡散領域と、
前記基板中、前記ゲート電極の第２の側に形成された、前記第１の導電型を有する第２の拡散領域と、
前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域とを備え、
前記第３の拡散領域は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことを特徴とする半導体装置。
【０１３２】
（付記２） 前記第３の拡散領域中における前記第２導電型不純物の不純物濃度は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも、５倍以上大きいことを特徴とする付記１記載の半導体装置。
【０１３３】
（付記３） 前記ゲート電極は、０．１３μｍのゲート長を有することを特徴とする付記２記載の半導体装置。
【０１３４】
（付記４） 前記第３の拡散領域中における前記第２導電型不純物の不純物濃度は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも、８倍以上大きいことを特徴とする付記１記載の半導体装置。
【０１３５】
（付記５） 前記ゲート電極は、０．１８μｍのゲート長を有することを特徴とする付記４記載の半導体装置。
【０１３６】
（付記６） 前記第２の拡散領域の表面には、前記ゲート電極の前記第２の側の側壁面に設けられた側壁絶縁膜から離間して、シリサイド層が形成されていることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
【０１３７】
（付記７） 前記基板上には、前記側壁絶縁膜から連続して、前記シリサイド層の形成部分までの間の領域を覆うように、絶縁膜パターンが延在することを特徴とする付記６記載の半導体装置。
【０１３８】
（付記８） 前記基板中には、前記シリサイド層の形成部分に対応して、前記第１の導電型のドレイン領域が形成されていることを特徴とする付記７記載の半導体装置。
【０１３９】
（付記９） 前記基板上には、前記ゲート電極の前記第２の側に、前記側壁絶縁膜から離間して絶縁膜パターンが形成され、前記基板表面には前記絶縁膜パターンの前記第２の側に先端部に対応して第１のシリサイド領域が、また前記側壁絶縁膜と前記絶縁膜パターンとの間に第２のシリサイド領域が形成され、前記基板中には、前記第１のシリサイド領域の下に前記第１の導電型のドレイン領域が、前記第２のシリサイド領域の下には前記第１の導電型の別の拡散領域が形成されていることを特徴とする付記６記載の半導体装置。
【０１４０】
（付記１０） 前記ゲート電極上には、シリサイド層が形成されていることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
【０１４１】
（付記１１） 基板と、
前記基板上に形成された第１のゲート電極と、
前記基板中、前記第１のゲート電極の第１の側に形成された、第１の導電型を有する第１の拡散領域と、
前記基板中、前記第１のゲート電極の第２の側に形成された、前記第１の導電型を有する第２の拡散領域と、
前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域と、
前記基板上、前記第１のゲート電極の前記第１の側に、前記第１の拡散領域を隔てて形成された第２のゲート電極と、
前記基板中、前記第２のゲート電極の前記第１の側に形成された、前記第１の導電型を有する第４の拡散領域とを備え、
前記第３の拡散領域は、前記基板中、第１のゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことを特徴とする半導体装置。
【０１４２】
（付記１２） 前記基板表面には、前記第１のゲート電極の前記第２の側に、前記ゲート絶縁膜の前記第２の側の側壁面を覆う側壁絶縁膜に連続して絶縁膜が延在し、前記基板中、前記絶縁膜の先端部に対応して前記第１の導電型のドレイン領域が形成され、前記基板表面には、前記ドレイン領域に対応してシリサイド層が形成されることを特徴とする付記１１記載の半導体装置。
【０１４３】
（付記１３） 基板中に、ゲート電極パターンをマスクにしたイオン注入工程により、第１の導電型の第１の不純物元素を導入し、前記ゲート電極パターンの第１および第２の側に、前記第１の導電型の第１の拡散領域および第２の拡散領域を形成する工程と、
前記基板中に、前記ゲート電極および前記ゲート電極の両側壁面に形成された側壁絶縁膜をマスクに、前記第１の導電型の第２の不純物元素および第２の導電型の第３の不純物元素を導入し、前記第１および第２の拡散領域の下方に、前記第２の導電型の第３および第４の拡散領域をそれぞれ形成する工程と、
前記第３および第４の拡散領域の上方に、前記第１の導電型の第５および第６の拡散領域をそれぞれ形成する工程と、
前記第１および第２の拡散領域表面にシリサイド層を形成する工程とを含むことを特徴とする半導体装置。
【０１４４】
（付記１４） 基板中に、ゲート電極パターンをマスクにしたイオン注入工程により、第１の導電型の第１の不純物元素を導入し、前記ゲート電極パターンの第１および第２の側に、前記第１の導電型の第１および第２の拡散領域を形成する工程と、
前記基板中に、前記ゲート電極および前記ゲート電極の両側壁面に形成された側壁絶縁膜をマスクに、前記第１の導電型の第２の不純物元素および第２の導電型の第３の不純物元素を導入し、前記第１および第２の拡散領域の下方に、前記第２の導電型の第３および第４の拡散領域をそれぞれ形成する工程と、
前記基板上、前記ゲート電極の前記第２の側に、前記基板表面に沿って前記第２の側に延在する絶縁膜パターンを形成する工程と、
前記絶縁膜パターンをマスクに、前記基板表面の前記絶縁膜パターン先端部に、シリサイド層を形成する工程とよりなることを特徴とする半導体装置の製造方法。
【０１４５】
（付記１５） 基板中に、ゲート電極パターンをマスクにしたイオン注入工程により、第１の導電型の第１の不純物元素を導入し、前記ゲート電極パターンの第１および第２の側に、前記第１の導電型の第１および第２の拡散領域を形成する工程と、
前記基板中、前記第２の拡散領域が形成された領域に対応して、ただし前記第２の拡散領域よりも深い位置に、第２の導電型の不純物元素を導入し、第２の導電型の第３の拡散領域を形成する工程と、
前記基板中、前記第２の拡散領域が形成された領域に対応して、ただし前記第２の拡散領域よりも浅い位置に、第１の導電型の不純物元素を導入し、第１の導電型の第４の拡散領域を形成する工程と、
前記基板上、前記ゲート電極の前記第２の側に、前記基板表面に沿って前記第２の側に延在する絶縁膜パターンを形成する工程と、
前記絶縁膜パターンをマスクに、前記基板表面の前記絶縁膜パターン先端部に、シリサイド層を形成する工程とよりなることを特徴とする半導体装置の製造方法。
【０１４６】
（付記１６） 前記絶縁膜パターンを形成する工程の後、前記シリサイド層を形成する工程より前に、前記基板中に第１の導電型の不純物元素を導入し、前記絶縁膜パターン先端部に、ドレイン領域となる第１の導電型の拡散領域を形成することを特徴とする付記１４または１５記載の半導体装置の製造方法。
【０１４７】
（付記１７） 基板と、
前記基板上に形成されたゲート電極と、前記基板中、前記ゲート電極の第１の側に形成された、第１の導電型を有する第１の拡散領域と、前記基板中、前記ゲート電極の第２の側に形成された、前記第１の導電型を有する第２の拡散領域と、前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域とを備え、前記第３の拡散領域は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことを特徴とする半導体装置と、
前記基板上に、前記第２の拡散領域に接続して設けられた電極パッドとを備え、
前記ゲート電極パターンと前記第１の拡散領域とは、電源ラインに接続されていることを特徴とするＥＳＤ保護装置。
【発明の効果】
【０１４８】
本発明によれば、サージ電圧が入来するドレイン領域あるいはドレインエクステンション領域の下に逆導電型の拡散領域を形成することにより、ドレイン領域下に面積の広い急峻なｐｎ接合が形成され、サージ電圧の入来に伴って、容易にアバランシェ降伏が生じ、より低圧で効率よく寄生バイポーラトランジスタが導通する。前記ｐｎ接合は、寄生バイポーラトランジスタ導通に伴う大電流が通過する接合部から離間している。その結果、発熱の集中が緩和され、大きな放電能力を有するＥＳＤ保護装置が得られる。また本発明によれば、カスケード接続構成の、大きな放電能力を有するＥＳＤ保護装置を実現することができる。本発明の半導体装置は、半導体集積回路を構成する他の低電圧動作ＭＯＳトランジスタと同時に形成することが可能である。また本発明によれば、カスケード接続構成の、大きな放電能力を有するＥＳＤ保護装置を実現することができる。本発明の半導体装置は、半導体集積回路を構成する他の低電圧動作ＭＯＳトランジスタと同時に形成することが可能である。
【図面の簡単な説明】
【図１】従来のＥＳＤ保護装置を構成する半導体装置の構成を示す図である。
【図２】図１の半導体装置を使ったＥＳＤ保護装置の構成を示す回路図である。
【図３】図１の半導体装置を使った、フィンガ構成を有する従来のＥＳＤ保護装置の構成例を示す平面図である。
【図４】図３のＥＳＤ保護装置の動作を説明する等価回路図である。
【図５】フィンガ構成を有する従来のＥＳＤ保護装置において、シリサイドブロック領域を設けた構成例を示す図である。
【図６】カスケード接続構成を有する従来のＥＳＤ保護装置の構成例を示す回路図である。
【図７】カスケード接続構成を有する従来のＥＳＤ保護装置の構成例を示す断面図である。
【図８】本発明の第１実施例によるＥＳＤ保護装置の構成を示す断面図である。
【図９】図８のＥＳＤ保護装置の動作を説明する図である。
【図１０】図８，９のＥＳＤ保護装置の放電特性を、従来のものと比較して示す図である。
【図１１】図８，９のＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１２】（Ａ）〜（Ｄ）は、本発明の第２実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１３】（Ａ）〜（Ｄ）は、本発明の第３実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１４】（Ａ）〜（Ｄ）は、本発明の第４実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１５】（Ａ）〜（Ｄ）は、本発明の第５実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１６】（Ａ），（Ｂ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その１）である。
【図１７】（Ｃ），（Ｄ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その２）である。
【図１８】（Ｅ），（Ｆ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その３）である。
【図１９】（Ｇ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その４）である。
【図２０】（Ｈ），（Ｉ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その５）である。
【図２１】（Ｊ），（Ｋ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その６）である。
【図２２】本発明第５実施例によるＥＳＤ保護装置の耐圧特性を示す図である。
【図２３】（Ａ）〜（Ｄ）は、本発明の第６実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を説明する図である。
【図２４】 本発明の第６実施例によるＥＳＤ保護装置の放電特性を示す図である。
【図２５】 （Ａ），（Ｂ）は、本発明の第６実施例において、ｐ型拡散領域を形成しなかった場合、およびシリサイドブロックを行わなかった場合の放電特性を示す図である。
【図２６】（Ａ）〜（Ｈ）は、本発明第６実施例によるカスケード接続を有するＥＳＤ保護装置において、シリサイドブロックパターンを様々に変化させた例を示す図である。
【符号の説明】
１０，２０，３０，４０，５０ ＥＳＤ保護／入出力回路
１０Ａ，１０Ａ’，１０Ｂ ＭＯＳトランジスタ
１０Ｐ パッド電極
１１，３１，４１，５１ 基板
１１Ａｃ，１０Ａ，５０１，５０２，５０３，５０４ 素子領域
１１Ａ，１１Ｂ，３１Ａ，３１Ｂ，４１Ａ，４１Ｂ，５１Ａ，５１Ｂ，５０１ＬＳ，５０１ＬＤ，５０２ＬＳ，５０２ＬＤ，５０３ＬＳ，５０３ＬＤ ＬＤＤ領域
１１Ｃ，１１Ｄ，１１Ｅ，１１Ｆ，１１Ｇ，３１Ｃ，３１Ｄ，４１Ｃ，５１Ｃ，４Ｅ，５１Ｅ，５１Ｅ1 ｎ型拡散領域
１１Ｐ，３１Ｅ，３１Ｆ，４１Ｐ，５１Ｐ，５０１Ｐ，５０２Ｐ ｐ型拡散領域１１Ｓ 素子分離膜
１２，３２，４２，５２， ゲート絶縁膜
１３，１３’，１３1〜１３5，３３，４３，４３’，５３Ｇ，５３１，５３２，５３３ ゲート電極
１３Ａ，１３Ｂ，３３Ａ，３３Ｂ ゲート側壁絶縁膜
１４Ａ，１４Ｂ，３５Ａ，３５Ｂ，４１Ｆ，４１Ｇ，５１Ｆ，５１Ｇ，５１Ｈ，５１Ｉ シリサイド層
１５ 配線パターン
ＳＢＬ シリサイドブロック領域
３４，４４，５４，５１１ 絶縁膜
３４Ａ，４４Ａ，５４Ａ シリサイドブロックパターン
３５，４３Ｒ，４４Ｒ，５３Ｒ，５３Ｓ，５３Ｔ，５３Ｕ，５４Ｒ，５１２，５１４ レジストパターン
３２Ｄｅｘ，４１Ｄｅｘ，５１Ｄｅｘ ドレインエクステンション領域
【発明の属する技術分野】
【０００２】
本発明は一般に半導体装置に係り、特に静電放電（ＥＳＤ）耐性を向上した半導体装置およびその製造方法に関する。
【０００３】
半導体装置は一般に、外部からの静電放電（ＥＳＤ：electrostatic discharge）等に起因する電圧サージに対して微細な半導体素子を保護するために、保護回路を有している。このような保護回路は、半導体装置内部の半導体素子と同様なプロセス工程で形成されるのが好ましく、従って半導体装置内部の半導体素子と類似した構成を有することが多い。このような保護回路を構成する半導体素子は、同時に入出力回路としても使えるのが望ましい。
【従来の技術】
【０００４】
ＥＳＤ保護装置にはダイオードやトランジスタなど、種々の形式のものがあるが、図１には、入出力回路を兼用するＭＯＳトランジスタを使った従来のＥＳＤ保護装置１０の例を示す。また図２に、図１の保護装置１０を含む等価回路図を示す。
【０００５】
図１を参照するに、ＥＳＤ保護装置１０はｐ-型Ｓｉ基板１１上にゲート絶縁膜１２を介して設けられたゲート電極１３と、前記Ｓｉ基板１１中において前記ゲート電極１３の両側に形成されたｎ-型ＬＤＤ領域１１Ａ，１１Ｂと、さらに前記Ｓｉ基板１１中、前記ＬＤＤ領域１１Ａ，１１Ｂのそれぞれ外側に形成されたｎ+型拡散領域１１Ｃ，１１ＤとよりなるｎチャネルＭＯＳトランジスタ１０Ａにより構成されており、前記ゲート電極１３の側壁面には側壁絶縁膜１３Ａ，１３Ｂが形成されている。さらに前記拡散領域１１Ｃ，１１Ｄの表面には、前記側壁絶縁膜１３Ａ，１３Ｂの外側にシリサイド領域１４Ａ，１４Ｂがそれぞれ形成されている。
【０００６】
図２を参照するに、前記ｎチャネルＭＯＳトランジスタ１０Ａは同様な構成を有するｐチャネルＭＯＳトランジスタ１０Ｂと共に電源ラインＶｄｄと電源ラインＶｓｓとの間に設けられたＣＭＯＳ回路を構成し、前記トランジスタ１０Ａのシリサイド領域１４Ｂが入出力パッド１０Ｐに接続されている。
【０００７】
このような構成のＥＳＤ保護装置１０では、前記トランジスタ１０Ａ，１０Ｂは通常の入出力回路を形成するが、前記ソース拡散領域１１Ｃおよび前記ゲート電極１３の電位を０Ｖに維持した状態で前記入出力パッド１０ＰにＥＳＤなどによる電圧サージが生じた場合、前記拡散領域１１Ｄの電位が上昇し、その結果前記ｎ+型ドレイン拡散領域１１Ｄと基板１１のｐ-型領域との間に生じる大きな電位勾配の結果、電子−正孔対が形成される。このようにして形成された正孔は、前記Ｓｉ基板１１中へと流れ、放電電流Ｉｂｈ1を形成する。Ｓｉ基板１１は有限な抵抗を有しているため、このような放電電流Ｉｂｈ1が基板１１中を流れる結果、基板１１内部の電位が上昇し、その結果、前記Ｓｉ基板１１中においてｐ型領域１１とｎ+型拡散領域１１Ｃおよびｎ+型拡散領域１１Ｄよりなる寄生ラテラルバイポーラトランジスタが導通する。これにより、図１中に矢印で示したように大きな電流が基板１１中において拡散領域１１Ｃと１１Ｄの間を流れ、電圧サージを電源ラインへ逃がす。
【０００８】
図３は、実際に半導体集積回路装置で使われている、前記図１，２の回路を基本としたＥＳＤ保護／入出力回路の構成を示す平面図である。図３中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【０００９】
図３を参照するに、Ｓｉ基板１１上には、多数のフィンガ１３1〜１３5を有するポリシリコンゲート電極１３が延在し、前記フィンガ１３1〜１３5は、前記Ｓｉ基板１１上に素子分離膜１１Ｓで画成された活性領域１１Ａｃ上を互いに並行に延在し、各々のフィンガ１３1〜１３5に対応して、図１のｎチャネルＭＯＳトランジスタ１０が形成される。図３の構成では、各々のＭＯＳトランジスタ１０のドレイン拡散領域１１Ｄが配線パターン１５を経由して前記パッド電極１０Ｐに接続されている。また前記ソース拡散領域１１Ｃは、前記電源ラインＶｓｓに配線パターン１６を経由して接続されている。
【００１０】
このようにゲート電極パターンを分岐した多数のフィンガの形に形成することで、図４に示すように多数のトランジスタが並列に接続され、ＥＳＤ保護装置は多量の放電電流を処理することが可能になる。
【００１１】
図４を参照するに、各々のフィンガにおいて図１のＥＳＤ保護ＭＯＳトランジスタ１０Ａにはバラスト抵抗Ｒ1〜Ｒ3のいずれかが直列接続されている。これにより、いずれかのフィンガが導通した場合でも共通ノードＡの電位はそれほど下がらず、最初に導通したフィンガに電流が集中するのが回避される。その結果、このようなバラスト抵抗を設けた構成では、サージが生じた場合に全てのフィンガでトランジスタ１０Ａが導通し、効率的な放電が可能となる。
【００１２】
今日の超微細化された半導体装置では、図１に示すように拡散領域１１Ｃ，１１Ｄの表面に非常に薄い低抵抗シリサイド層１４Ａ，１４Ｂが形成されており、これにより動作速度の向上を図っているが、このようなシリサイド層１４Ａ，１４Ｂの形成をチャネル領域近傍において制限することにより、換言すると、シリサイド層が形成されないシリサイドブロック領域を形成することにより、図４のバラスト抵抗Ｒ1〜Ｒ3を形成することが可能である。
【００１３】
図５は、図４に示すバラスト抵抗Ｒ1〜Ｒ3を、このようなシリサイドブロック領域ＳＢＬにより実現した例を示す。ただし図５中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００１４】
図５を参照するに、前記シリサイドブロック領域ＳＢＬは各々のゲート電極フィンガ１３1〜１３5に対応して形成されており、先にも説明したように、このようなシリサイドブロック領域ＳＢＬにおいては図１に示すシリサイド層１４Ａ，１４Ｂの形成が抑制されている。
【００１５】
このような構成のＥＳＤ保護装置では、前記シリサイドブロック領域ＳＢＬがシリサイド領域１４Ａ，１４Ｂに対して抵抗として作用し、その結果、図４に示すバラスト抵抗Ｒ1〜Ｒ3を、前記シリサイドブロック領域ＳＢＬにより実現することが可能になる。その結果、図５のＥＳＤ保護装置は、サージ電圧が入来した場合に、各々のフィンガ１３1〜１３5のＭＯＳトランジスタが均等に導通し、特定のトランジスタへの放電電流の集中を回避することができる。
【００１６】
ところで今日の半導体装置では、微細化に伴って電源電圧が従来の５Ｖから３．３Ｖに低減されているものが多い。しかし、５Ｖの電源電圧を使う半導体装置もまだ数多く存在しており、従って、３．３Ｖの電源電圧に対応して設計された半導体集積回路装置においても５Ｖの入出力信号に対応できることが要求される場合がある。
【００１７】
このような要求を特にＥＳＤ保護／入出力回路において満足するために、図６に示すように３．３Ｖの電源電圧で動作するＭＯＳトランジスタ１０Ａに同様な構成の別のＭＯＳトランジスタ１０Ａ’をカスケード接続する構成が使われている。
【００１８】
図７は図６のＥＳＤ保護／入出力回路の構成を示す断面図である。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００１９】
図７を参照するに、図６の回路では、素子分離構造１１Ｓで画成された活性領域１１Ａｃ中に前記ＭＯＳトランジスタ１０Ａの他にゲート電極１３’を有するＭＯＳトランジスタ１０Ａ’が前記拡散領域１１Ｄを共有するように、すなわちカスケード接続の形に形成されており、前記ＭＯＳトランジスタ１０Ａ’はさらに前記拡散領域１１Ｄに対向する側に、ｎ型拡散領域１１Ｇが形成されている。また前記拡散領域１１Ｄおよび１１Ｇの内側には、ｎ-型のＬＤＤ領域１１Ｅおよび１１Ｆがそれぞれ形成されている。
【００２０】
図７の構成のＥＳＤ保護／入出力回路では、ｐ型基板１１とｎ型拡散領域１１Ｃおよび１１Ｇの間に横型ＮＰＮトランジスタが形成されており、パッド電極１０Ｐに接続された拡散領域１１Ｇにサージ電圧が入来すると前記横型ＮＰＮトランジスタが導通し、過剰な電荷が放電されるＥＳＤ保護動作が生じる。
【発明が解決しようとする課題】
【００２１】
ところで最近の超微細化半導体装置では、高集積化やパッド数の増加に伴い、ＥＳＤ保護装置に十分な面積を割り当てることが困難になっている。このような場合は、図５のようなシリサイドブロックにより図４のようなバラスト抵抗を形成する構成においても動作時に厳しい局所的発熱が生じ、トランジスタが破壊されやすくなっている。その結果、電流駆動能力が減少し、ＥＳＤに対する十分な保護が得られない状況が生じている。
【００２２】
また図７に示すようなカスケード接続構成の回路では、拡散領域１１Ｇと拡散領域１１Ｃとの間の放電電流路において二つのトランジスタ１０Ａおよび１０Ａ’が直列接続されているため抵抗が増大し、横型バイポーラトランジスタの電流駆動能力が低下してしまう。またこれに伴い発熱が増大する。
【００２３】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置を提供することを概括的課題とする。
【００２４】
本発明のより具体的な課題は、放電能力を向上させたＥＳＤ保護装置、およびかかるＥＳＤ保護装置を構成する半導体装置を提供することにある。
【課題を解決するための手段】
【００２５】
本発明は上記の課題を、第２導電型の基板と、前記基板上に形成され、電源ラインに接続されているゲート電極と、前記基板中、前記ゲート電極の第１の側に形成され、前記ゲート電極に接続されている第１の導電型を有し、ソース領域となる第１の拡散領域と、前記基板中、前記ゲート電極の第２の側に形成され、電圧が印加される前記第１の導電型を有し、ドレイン領域となる第２の拡散領域と、前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域とを備え、前記第３の拡散領域は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことによって、前記第１の拡散領域と、前記基板と、前記第２の拡散領域とで形成されるバイポーラトランジスタの動作点電圧を低下させ、前記バイポーラトランジスタに熱破壊が生じる熱破壊点の電流・電圧を増大させたことを特徴とする半導体装置により解決する。
【００２６】
その際、前記第３の拡散領域中における前記第２導電型不純物の不純物濃度は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも、５倍以上大きいのが好ましい。あるいは前記第３の拡散領域中における前記第２導電型不純物の不純物濃度は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも、８倍以上大きいのが好ましい。前記第２の拡散領域の表面には、前記ゲート電極の前記第２の側の側壁面に設けられた側壁絶縁膜から離間して、シリサイド層が形成されるのが好ましい。前記基板上には、前記側壁絶縁膜から連続して、前記シリサイド層の形成部分までの間の領域を覆うように、絶縁膜パターンが延在するのが好ましい。さらに前記基板中には、前記シリサイド層の形成部分に対応して、前記第１の導電型のドレイン領域が形成されているのが好ましい。
【００２７】
本発明はまた上記の課題を、第２導電型の基板と、前記基板上に形成され、第１の電源ラインに接続されている第１のゲート電極と、前記基板中、前記第１のゲート電極の第１の側に形成された、第１の導電型を有する第１の拡散領域と、前記基板中、前記第１のゲート電極の第２の側に形成され、電圧が印加される前記第１の導電型を有する第２の拡散領域と、前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域と、前記基板上、前記第１のゲート電極の前記第１の側に、前記第１の拡散領域を隔てて形成され、第２の電源ラインに接続されている第２のゲート電極と、前記基板中、前記第２のゲート電極の前記第１の側に形成され、前記第２の電源ラインに接続されている前記第１の導電型を有する第４の拡散領域とを備え、前記第２の拡散領域はドレイン領域を形成し、前記第４の拡散領域はソース領域を形成し、前記第３の拡散領域は、前記基板中、第１のゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことによって、前記第４の拡散領域と、前記基板と、前記第２の拡散領域とで形成されるバイポーラトランジスタの動作点電圧を低下させ、前記バイポーラトランジスタに熱破壊が生じる熱破壊点の電流・電圧を増大させたことを特徴とする半導体装置により解決する。
【００２８】
その際、前記基板表面には、前記第１のゲート電極の前記第２の側に、前記ゲート電極の前記第２の側の側壁面を覆う側壁絶縁膜に連続して絶縁膜が延在し、前記基板中、前記絶縁膜の先端部に対応して前記第１の導電型のドレイン領域が形成され、前記基板表面には、前記ドレイン領域に対応してシリサイド層が形成されるのが好ましい。
【００２９】
本発明の半導体装置は、ＥＳＤ保護装置として好適である。
【００３０】
本発明によれば、サージ電圧が入来するドレイン領域あるいはドレインエクステンション領域の下に逆導電型の拡散領域を形成することにより、ドレイン領域下に面積の広い急峻なｐｎ接合が形成され、サージ電圧の入来に伴って、容易にアバランシェ降伏が生じ、より低圧で効率よく寄生バイポーラトランジスタが導通する。前記ｐｎ接合は、寄生バイポーラトランジスタ導通に伴う大電流が通過する接合部から離間している。その結果、発熱の集中が緩和され、大きな放電能力を有するＥＳＤ保護装置が得られる。また本発明によれば、カスケード接続構成の、大きな放電能力を有するＥＳＤ保護装置を実現することができる。本発明の半導体装置は、半導体集積回路を構成する他の低電圧動作ＭＯＳトランジスタと同時に形成することが可能である。
【発明の実施の形態】
【００３１】
［第１実施例］
図８，９は、本発明の第１実施例によるＥＳＤ保護装置２０の構成を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３２】
図８を参照するに、本実施例によるＥＳＤ保護装置２０では前記シリコン基板１１中、前記ｎ+型拡散領域１１Ｄの直下にｐ型拡散領域１１Ｐが、前記拡散領域１１Ｄに部分的に重複するように形成されており、その結果、図９に示すように前記拡散領域１１Ｄと拡散領域１１Ｐとの間のｐｎ接合面ｐ／ｎが、拡散領域１１Ｐを形成する前の状態よりも浅い位置に形成される。拡散領域１１Ｄ中におけるｎ型ドーパント濃度は変わらないため、このような浅い位置にｐｎ接合面ｐ／ｎが形成されると、かかるｐｎ接合面においてキャリア密度が急変し、急峻なキャリア分布が形成される。またこれに伴って、前記ｐｎ接合面ｐ／ｎにおいて非常に狭い空乏領域が形成される。
【００３３】
そこで前記拡散領域１１Ｄにサージ電圧が印加されると先に図１で説明した動作の他に、前記ｐｎ接合面において容易にアバランシェ降伏が生じ、正孔電流Ｉｂｈ2が基板１１中へと流れる。
【００３４】
その際、前記ｐｎ接合面ｐ／ｎは前記拡散領域１１Ｄと拡散領域１１Ｐに沿って広い面積を有するため、より低い電圧で正孔電流を供給できる。更に前記ｐｎ接合は寄生バイポーラトランジスタの導通によって生じる大電流が通過する接合部から離間しているので、半導体装置２０中において局所的な発熱による破壊の発生が効果的に抑制される。
【００３５】
図１０は図８，９の半導体装置２０のドレイン電流−ドレイン電圧特性を示す図である。
【００３６】
図１０を参照するに、前記半導体装置２０では横型バイポーラトランジスタが導通するＬＮＰＮ動作点が低電圧側にシフトしており、しかも熱破壊が生じる熱破壊点における電流・電圧の値が、共に図１の従来構造の場合よりも増大していることがわかる。
【００３７】
このように、本実施例による半導体装置２０はＥＳＤ動作を行った場合にも破壊されにくく、さらにＥＳＤ保護動作が低いサージ電圧において生じるため、図３のようなフィンガ構成に形成した場合でも特定のフィンガに放電電流が集中する一方で他のフィンガが動作しない問題も軽減され、バラスト抵抗と組み合わせることにより、全てのフィンガにわたって非常に均一な放電動作を実現することができる。
【００３８】
図１１（Ａ）〜（Ｃ）は、図８，９の半導体装置の製造工程を示す。
【００３９】
図１１（Ａ）を参照するに、ｐ型Ｓｉ基板１１上には活性領域が深さが例えば０．４μｍのＳＴＩ構造により画成されており、前記活性領域上にはゲート絶縁膜１２を介してゲート電極パターン１３が形成されている。さらに前記ゲート電極パターン１３をマスクに前記活性領域中にＡｓを例えば１０ｋｅＶの加速電圧、１×１０15ｃｍ-2のドーズ量でイオン注入し、前記ゲート電極パターン１３の両側に、ソースおよびドレインエクステンション領域を構成するｎ-型拡散領域１１Ａおよび１１Ｂを形成する。
【００４０】
次に図１１（Ｂ）の工程において前記ゲート絶縁膜１３の側壁に側壁絶縁膜１３Ａおよび１３Ｂを、絶縁膜の堆積および異方性エッチング工程により形成し、さらに前記ゲート電極パターン１３および前記側壁絶縁膜１３Ａ，１３Ｂをマスクに、Ｐを１５ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入し、前記Ｓｉ基板１１中、ゲート電極パターン１３の両側にｎ+型拡散領域１１Ｃおよび１１Ｄをそれぞれ形成する。さらにこれに引き続いてＢを４０ｋｅＶの加速電圧下、１×１０14ｃｍ-2のドーズ量でイオン注入し、前記ｎ+型拡散領域１１Ｃの下にｐ型拡散領域１１Ｐ’を、また前記ｎ+型拡散領域１１Ｄの下にｐ型拡散領域１１Ｐを形成する。その際、前記ｐ型拡散領域１１Ｐおよび１１Ｐ’は、その上のｎ型拡散領域１１Ｄおよび１１Ｃと、それぞれ部分的に重複するように形成される。
【００４１】
なお、図１１（Ｂ）の工程において前記Ｂのイオン注入工程は、半導体装置内部のトランジスタの接合容量増大を回避するため、半導体装置の内部領域を覆うレジストパターン（図示せず）を形成した状態で行うのが好ましい。また前記Ｂのイオン注入工程の際、前記拡散領域１１Ｐ’の形成を抑制するレジストパターンを形成してもよい。注入された不純物元素は、１０００℃、１０秒程度の熱処理により活性化される。
【００４２】
なお図１１（Ｂ）の工程では、前記ｐ型拡散領域１１Ｐおよび１１Ｐ’の形成は、側壁絶縁膜１３Ａ，１３Ｂの形成前、あるいは側壁絶縁膜１３Ａ，１３Ｂの形成後、拡散領域１１Ｃ，１１Ｄの形成前に実行してもよい。
【００４３】
さらに図１１（Ｃ）の工程において前記拡散領域１１Ｃおよび１１Ｄの表面、および前記ゲート電極１３の表面に、シリサイド層１４Ａ，１４Ｂおよび１３Ｓが、それぞれ形成される。また図示は省略するが、前記シリサイド層１４Ｂは配線パターンを介して図２に示すパッド電極１０Ｐに接続されている。
【００４４】
なお、本実施例の半導体装置２０では図４で説明したバラスト抵抗Ｒ1〜Ｒ3は示していないが、このようなバラスト抵抗は、ポリシリコンパターンを形成することにより、あるいはＳｉ基板１１中にｎ型ウェルを形成することにより、あるいはヴィアコンタクトを形成することにより、形成することができる。ｎ型ウェルによるバラスト抵抗の形成については、例えばSanjay Dabral, et al., Basic ESD and I/O Design, p.189, John Wiley
and Sons, 1998を参照。
【００４５】
［第２実施例］
図１２（Ａ）〜（Ｄ）は、本発明の第２実施例によるＥＳＤ保護／入出力回路３０を構成する半導体装置の製造工程を示す。
【００４６】
図１２（Ａ）を参照するに、深さが約０．４μｍのＳＴＩ構造の素子分離領域を形成されたｐ型Ｓｉ基板上に、前記素子分離領域により画成された素子領域に対応してゲート絶縁膜３２が形成され、前記ゲート絶縁膜３２上にポリシリコンゲート電極パターン３３が形成される。
【００４７】
さらに図１２（Ａ）の工程では前記素子領域中に前記ゲート電極パターン３３をマスクにＡｓを典型的には１０ｋｅＶの加速電圧下、１×１０15ｃｍ-2のドーズ量でイオン注入することにより、前記ゲート電極パターン３３の第１の側にｎ型ソース領域３１Ａを、第２の側にｎ型拡散領域３１Ｂを、ドレインエクステンション領域Ｄｅｘに対応して形成する。
【００４８】
次に図１２（Ｂ）の工程において前記ゲート電極パターン３３の側壁面に側壁絶縁膜３３Ａおよび３３Ｂを形成し、さらに前記ゲート電極パターン３３および側壁絶縁膜３３Ａ，３３ＢをマスクにＰを１５ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入する。さらにこれに引き続いて前記ゲート電極パターン３３および側壁絶縁膜３３Ａ，３３ＢをマスクにＢを４０ｋｅＶの加速電圧下、１×１０14ｃｍ-2のドーズ量でイオン注入する。さらに、１０００℃の温度で１０秒間熱処理することにより、前記素子領域中、前記側壁絶縁膜３３Ａの第１の側にｎ+型拡散領域３１Ｃが、また第２の側にｎ+型拡散領域３１Ｄが形成される。また同時に、前記ｎ+型拡散領域３１Ｃの下にｐ型拡散領域３１Ｅが、前記ｎ+型拡散領域３１Ｄの下にｐ型拡散領域３１Ｆが形成される。なお、前記ｐ型拡散領域３１Ｅの形成は必須ではないが、工程数を削減するため、本実施例ではｐ型拡散領域３１Ｆと同時に形成している。
【００４９】
前記ｐ型拡散領域３１Ｆの形成の結果、図１２（Ａ）の状態におけるｎ+型拡散領域３１Ｄの下端よりもやや上の位置にｐｎ接合ｐ／ｎが形成され、かかるｐ／ｎ接合において急峻なキャリア密度分布で特徴付けられる狭い空乏領域が生じる。
【００５０】
次に図１２（Ｃ）の工程において図１２（Ｂ）の構造上にシリコン酸化膜などの絶縁膜３４がＣＶＤ法により一様に形成され、さらにこれをレジストパターン３５によりパターニングして絶縁膜パターン３４Ａを形成する。その結果、図１２（Ｄ）に示すように、前記ゲート電極３３の第１の側にソース領域を構成するｎ+型拡散領域３１Ｃがソース領域として露出され、また前記ゲート電極３３の第２の側に、前記ゲート電極３３から離間して前記ｎ+型拡散領域３１Ｄがドレイン領域として露出される。
【００５１】
さらに前記ソース領域およびドレイン領域上にそれぞれシリサイド層３５Ａおよび３５Ｂが自己整合的に形成される。その際、前記絶縁膜パターン３４Ａはシリサイド形成を抑制するシリサイドブロックパターンとして作用する。
【００５２】
本実施例では、図１２（Ｄ）よりわかるように、前記ｎ+型拡散領域３１Ｄの直下において容易にアバランシェ降伏が生じ、先の実施例の場合と同様に半導体装置中において局所的な発熱による破壊の発生が効果的に抑制される。また、シリサイド層３５Ｂを形成さされたドレインコンタクト領域が前記ゲート電極３３から大きく離間して形成されているため、前記ゲート電極とドレインコンタクト領域との間のｎ型拡散領域３１Ｄをバラスト抵抗として使うことができ、容易に図４，５に示したフィンガ形状のレイアウトを有するＥＳＤ保護／入出力回路を構成することが可能である。
【００５３】
すなわち、図示は省略するが前記シリサイド層３５Ａおよびポリシリコンゲート電極３３、さらにＳｉ基板３１はそれぞれの配線層によりＶｓｓ電位の電源線に接続され、前記シリサイド層３５Ｂが図２に示すパッド電極１０Ｐに接続されている。
【００５４】
先にも説明したように、本実施例では、ｎ+型拡散領域３１Ｄよりなるドレインエクステンション領域の直下において容易にアバランシェ降伏が生じる。その結果、素子内における局所的な発熱が緩和され、大きなサージ電圧が入来した場合にもＥＳＤ保護／入出力回路が破壊されることがない。また、シリサイド層３５Ｂを形成されたドレイン領域が前記ゲート電極３３から大きく離間して形成されているため、前記ゲート電極とドレイン領域との間のドレインエクステンション領域を構成するｎ型拡散領域３１Ｄをバラスト抵抗として使うことができ、容易に図４，５に示したフィンガ形状のレイアウトを有するＥＳＤ保護／入出力回路を構成することが可能である。
【００５５】
［第３実施例］
図１３（Ａ）〜（Ｄ）は、本発明の第３実施例によるＥＳＤ保護／入出力回路を構成する半導体装置４０の製造工程を示す。
【００５６】
図１３（Ａ）を参照するに、ｐ型Ｓｉ基板４１上にはゲート絶縁膜４２を介してポリシリコンゲート電極パターン４３が形成されており、さらに前記ポリシリコンゲート電極パターン４３をマスクにＰを３０ｋｅＶの加速電圧下、３×１０13ｃｍのドーズ量でイオン注入を行うことにより、前記Ｓｉ基板４１中、前記ゲート電極パターン４３のそれぞれソース側およびドレイン側に、ｎ型拡散領域４１Ａ，４１Ｂを形成する。
【００５７】
さらに図１３（Ａ）の工程では前記Ｓｉ基板４１上に前記ゲート電極パターン４３を覆うように、かつＳｉ基板表面４１のうち、形成しようとしているドレインエクステンション領域４１Ｄｅｘに対応する部分を露出するようにレジストパターン４３Ｒを形成し、さらに前記レジストパターン４３Ｒをマスクに、Ｂを１０ｋｅＶの加速電圧下、１×１０13ｃｍ-2のドーズ量でイオン注入する。さらに同じレジストパターン４３Ｒをマスクに、Ａｓを５ｋｅＶの加速電圧下、２×１０14ｃｍ-2のドーズ量でイオン注入する。さらにこのようにして導入されたＢおよびＡｓをＲＴＰ処理により活性化することにより、前記Ｓｉ基板４１の表面に非常に浅いｎ+型拡散領域４１Ｃが形成され、その下にｐ型拡散領域４１Ｐが形成される。また前記拡散領域４１Ｃと４１Ｐとにより、キャリア濃度分布が急峻に変化するｐｎ接合が、前記拡散領域４１Ｂ内の破線で示した部分に大よそ対応して形成される。
【００５８】
図１３（Ａ）の工程では、前記レジストパターン４３Ｒは、前記拡散領域４１Ｃおよび４１Ｐの形成がトランジスタ動作に影響しないように、前記ゲート電極４３からドレイン方向に０．２μｍの距離の部分までを覆うように形成されている。また前記レジストパターン４３Ｒをゲート電極４３の近傍のみに形成し、ＢおよびＡｓのイオン注入工程が前記拡散領域４１Ａに重畳して生じるようにしてもよい。ただし、この場合には拡散領域４１Ａの直下にｐ型拡散領域が形成されるため、ソース抵抗が多少増大する。また前記ｎ型高濃度層４１Ｃは、ＥＳＤ保護装置の放電能力に余裕がある場合には、省略することも可能である。
【００５９】
次に図１３（Ｂ）の工程において前記レジストパターン４３Ｒは除去され、さらにＳｉＯ2膜などの絶縁膜４４がＣＶＤ法により、前記Ｓｉ基板４１上に前記ゲート電極パターン４３を覆うように一様に形成される。
【００６０】
図１３（Ｂ）の工程ではさらに前記絶縁膜４４上にレジストパターン４４Ｒが形成され、図１５（Ｃ）の工程において前記絶縁膜４４を前記レジストパターン４４Ｒをマスクにパターニングすることにより、前記ゲート電極４３のソース側に、側壁絶縁膜分の距離を隔てて、ソース領域を露出する。また前記ゲート電極４３のドレイン側に、前記ゲート電極４３からドレインエクステンション領域の分だけ離間して、ドレイン領域を露出する。
【００６１】
さらに図１３（Ｃ）の工程では、このようにして露出されたソース領域およびドレイン領域に、前記図１３（Ｃ）の工程でパターニングされた絶縁膜パターン４４Ａをマスクに、Ｐを１５ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入し、１０００℃、１０秒間の急速熱処理により、ｎ+型拡散領域４１Ｄおよび４１Ｅを形成する。
【００６２】
さらに図１３（Ｄ）の工程において、前記ソース領域およびドレイン領域の表面にシリサイド層４１Ｆおよび４１Ｇが形成される。すなわち、図１３（Ｄ）の工程では前記絶縁パターン４４Ａがシリサイドブロックパターンとして使われている。
【００６３】
本実施例においても、前記ｎ+型拡散領域４１Ｅが前記ゲート電極４３から離間して、拡散領域４１Ｂ，４１Ｃよりなるドレインエクステンション領域の先端部に形成されており、このためシリサイド領域４１Ｇをパッド電極１０Ｐに、また前記ゲート電極４３およびシリサイド領域４１Ｆを電源ラインＶｓｓに接続することにより、先に図４，５で説明したバラスト抵抗Ｒ1〜Ｒ3を有するＥＳＤ保護装置を構成することが可能になる。
【００６４】
本実施例のＥＳＤ保護／入出力回路４０では、シリサイドブロックパターン４４Ａがゲート側壁絶縁膜を兼用し、従って別に側壁絶縁膜をゲート電極パターン４３上に形成する工程が省略できる。本実施例では、前記シリサイドブロックパターン４４Ａの下にはシリサイド形成領域と同じ深さの拡散領域は形成されないが、図１３（Ａ）の工程において基板４１の表面の非常に浅い部分にｎ+型の拡散領域４１Ｃを形成することにより、前記パッド電極１０Ｐにサージ電圧が入来した場合に、前記拡散領域４１Ｃとその下のｐ型拡散領域４１Ｐとの接合面において効果的にアバランシェ降伏を生じさせることが可能になる。
【００６５】
［第４実施例］
図１４（Ａ）〜（Ｄ）は、本発明の第４実施例によるＥＳＤ保護／入出力回路を構成する半導体装置５０の製造工程を説明する図である。
【００６６】
図１４（Ａ）を参照するに、ｐ型Ｓｉ基板５１上にはゲート絶縁膜５２を介してポリシリコンゲート電極パターン５３が形成されており、さらに前記ポリシリコンゲート電極パターン５３をマスクにＰを３０ｋｅＶの加速電圧下、３×１０13ｃｍ-2のドーズ量でイオン注入を行うことにより、前記Ｓｉ基板５１中、前記ゲート電極パターン５３のそれぞれソース側およびドレイン側に、ｎ型拡散領域５１Ａ，５１Ｂを形成する。
【００６７】
さらに図１４（Ａ）の工程では前記Ｓｉ基板５１上に前記ゲート電極パターン５３を覆うように、かつＳｉ基板表面５１のうち、形成しようとしているドレインエクステンション領域５１Ｄｅｘに対応する部分を露出するようにレジストパターン５３Ｒを形成し、さらに前記レジストパターン５３Ｒをマスクに、Ｂを３０ｋｅＶの加速電圧下、５×１０13ｃｍ-2のドーズ量でイオン注入する。さらに同じレジストパターン４３Ｒをマスクに、Ａｓを５ｋｅＶの加速電圧下、１×１０15ｃｍ-2のドーズ量でイオン注入する。さらにこのようにして導入されたＢおよびＡｓをＲＴＰ処理により活性化することにより、前記Ｓｉ基板５１の表面に非常に浅いｎ+型拡散領域５１Ｃが形成され、その下にｐ型拡散領域５１Ｐが形成される。また前記拡散領域５１Ｃと５１Ｐとにより、キャリア濃度分布が急峻に変化するｐｎ接合が、前記拡散領域５１Ｂ内の破線で示した部分に大よそ対応して形成される。
【００６８】
図１４（Ａ）の工程では、前記レジストパターン５３Ｒは、前記拡散領域５１Ｃおよび５１Ｐの形成がトランジスタ動作に影響しないように、前記ゲート電極５３からドレイン方向に０．２μｍの距離の部分までを覆うように形成されている。また前記レジストパターン５３Ｒをゲート電極５３の近傍のみに形成し、ＢおよびＡｓのイオン注入工程が前記拡散領域５１Ａに重畳して生じるようにしてもよい。ただし、この場合には拡散領域５１Ａの直下にｐ型拡散領域が形成されるため、ソース抵抗が多少増大する。また前記ｎ型高濃度層５１Ｃは、ＥＳＤ保護装置の放電能力に余裕がある場合には、省略することも可能である。
【００６９】
次に図１４（Ｂ）の工程において前記レジストパターン５３Ｒは除去され、さらにＳｉＯ2膜などの絶縁膜５４がＣＶＤ法により、前記Ｓｉ基板５１上に前記ゲート電極パターン５３を覆うように一様に形成される。
【００７０】
図１４（Ｂ）の工程ではさらに前記絶縁膜５４上にレジストパターン５４Ｒが前記絶縁膜５４のうち、Ｓｉ基板５１に沿ってドレイン方向に延在する部分を覆うように形成され、図１４（Ｃ）の工程において前記絶縁膜５４を前記レジストパターン５４Ｒをマスクにパターニングすることにより、前記ゲート電極５３のソース側に、側壁絶縁膜分の距離を隔てて、ソース領域を露出する。また前記ゲート電極５３のドレイン側に、前記ゲート電極５３からドレインエクステンション領域の分だけ離間して、ドレイン領域を露出する。
【００７１】
図１４（Ｃ）のパターニング工程では、前記絶縁膜５４は前記ゲート電極５３の上からも除去され、ゲート電極５３の表面が露出される。
【００７２】
さらに図１４（Ｃ）の工程では、このようにして露出されたソース領域およびドレイン領域に、前記図１４（Ｃ）の工程でパターニングされた絶縁膜パターン５４Ａをマスクに、Ｐを２０ｋｅＶの加速電圧下、５×１０15ｃｍ-2のドーズ量でイオン注入し、１０００℃、１０秒間の急速熱処理により、ｎ+型拡散領域５１Ｄおよび５１Ｅを形成する。
【００７３】
さらに図１４（Ｄ）の工程において、前記ソース領域およびドレイン領域にシリサイド層５１Ｆおよび５１Ｇが形成される。すなわち、図１４（Ｄ）の工程では前記絶縁パターン４４Ａがシリサイドブロックパターンとして使われている。
【００７４】
図１４（Ｄ）の工程では、また前記ゲート電極５３上に同時にシリサイド層５１Ｈが形成される。
【００７５】
本実施例によれば、ゲート電極５３の表面にシリサイド層５１Ｈが形成されることにより、ゲート抵抗が著しく低減される。
【００７６】
また本実施例においても、前記ｎ+型拡散領域５１Ｅが前記ゲート電極５３から離間して、拡散領域５１Ｂ，５１Ｃよりなるドレインエクステンション領域の先端部に形成されており、このためシリサイド領域５１Ｇをパッド電極１０Ｐに、また前記ゲート電極表面のシリサイド層５１Ｈおよびシリサイド領域５１Ｆを電源ラインＶｓｓに接続することにより、先に図４，５で説明したバラスト抵抗Ｒ1〜Ｒ3を有するＥＳＤ保護装置を構成することが可能になる。
【００７７】
本実施例のＥＳＤ保護／入出力回路では、シリサイドブロックパターン５４Ａがゲート側壁絶縁膜を兼用し、従って別に側壁絶縁膜をゲート電極パターン５３上に形成する工程が省略できる。本実施例では、前記シリサイドブロックパターン５４Ａの下にはシリサイド形成領域と同じ深さの拡散領域は形成されないが、図１４（Ａ）の工程において基板５１の表面の非常に浅い部分にｎ+型の拡散領域５１Ｃを形成することにより、前記パッド電極１０Ｐにサージ電圧が入来した場合に、前記拡散領域５１Ｃとその下のｐ型拡散領域５１Ｐとの接合面において効果的にアバランシェ降伏を生じさせることが可能になる。
【００７８】
図１４（Ａ）〜（Ｄ）の例は、図１４（Ｂ）の工程で形成されるレジストパターン５４Ｒが前記絶縁膜５４のうち、ゲート電極パターン５３の側壁面を覆う部分に密着して、ただしゲート電極パターン５３の上面を覆う部分は覆わないように形成された理想的な場合を示している。しかし実際には、本実施例のＥＳＤ保護／入出力回路５０を形成するに当たり、図１５（Ａ）〜（Ｄ）に示すようにレジストパターン５４Ｒが図１４（Ｂ）の状態から図１５（Ｂ）に示すようにドレイン側に多少ずれる場合がある。
【００７９】
このような場合には、前記図１４（Ｃ）の工程に対応する図１５（Ｃ）の工程において前記レジストパターン５４Ｒをマスクに前記絶縁膜５４をパターニングした場合、形成されるシリサイドブロックパターン５４Ａは孤立したパターンを形成し、前記ゲート電極パターン５３の側壁には、前記シリサイドブロックパターン５４Ａから分離した側壁絶縁膜５４Ｂが形成される。またドレイン側の側壁絶縁膜５４Ｂとシリサイドブロックパターン５４Ａとの間には隙間が形成されるため、図１５（Ｃ）の工程においてｎ+型拡散領域５１Ｅを形成すべくＰのイオン注入を行った場合、前記隙間に対応して、ｎ+型の拡散領域５１Ｅ1が形成される。
【００８０】
そこで図１５（Ｄ）の工程においてシリサイド層を形成した場合、シリサイド層５１Ｆ，５１Ｇおよび５１Ｈの他に、前記拡散領域５１Ｅ1に対応してシリサイド層５１Ｉが形成される。
【００８１】
このような構造のＥＳＤ保護／入出力回路においても、先に説明した本実施例の特徴および利点が得られる。
【００８２】
［第５実施例］
以上の実施例では、ＥＳＤ保護／入出力装置の製造についてのみ説明をしたが、本発明のＥＳＤ保護／入出力装置は半導体集積回路装置の一部として、他の半導体素子と同時に形成される。
【００８３】
本発明の第５実施例では、図１５（Ｄ）の構造を有する本発明のＥＳＤ保護／入出力回路５０を例に、本発明のＥＳＤ保護／入出力回路５０を半導体集積回路装置中の他の半導体素子と共に形成する製造工程について、図１６（Ａ）〜図２１（Ｋ）を参照しながら説明する。
【００８４】
図示の例では、半導体集積回路装置は１．２Ｖ動作するｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタ、３．３Ｖ動作するｎチャネルＭＯＳトランジスタ、および３．３Ｖ動作するＥＳＤ保護／入出力回路とより構成されており、前記１．２Ｖ動作するｎチャネルおよびｐチャネルＭＯＳトランジスタは０．１１μｍのゲート長と１．８ｎｍのゲート絶縁膜膜厚を有するものである。これに対し、３．３Ｖ動作するｎチャネルＭＯＳトランジスタおよびＥＳＤ保護／入出力回路を構成するｎチャネルＭＯＳトランジスタは、０．３４μｍのゲート長と７．５ｎｍのゲート絶縁膜膜厚を有するものである。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００８５】
図１６（Ａ）を参照するに、ｐ型Ｓｉ基板５１上には厚さが１０ｎｍの酸化膜５１１が形成されており、さらに１．２Ｖ動作ｐチャネルＭＯＳトランジスタの素子領域と３．３Ｖ動作ｎチャネルＭＯＳトランジスタの素子領域、および前記ＥＳＤ保護／入出力回路５０の素子領域をレジスト５１２膜で覆った後、Ｂを前記酸化膜５１１を介して基板５１中にイオン注入し、前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタの素子領域５０１に、ｐ型ウェルおよびチャネル領域を形成する。
【００８６】
次に図１６（Ｂ）の工程において前記レジスト膜５１２を除去し、さらに前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタの素子領域および１．２Ｖ動作ｐチャネルＭＯＳトランジスタの素子領域を別のレジスト膜５１３で覆った後、Ｂを前記酸化膜５１１を介して基板５１中にイオン注入し、前記３．３Ｖ動作ｎチャネルＭＯＳトランジスタの素子領域５０３およびＥＳＤ保護／入出力回路形成領域５０４に、ｐ型ウェルおよびチャネル領域を形成する。
【００８７】
さらに図１７（Ｃ）の工程において前記レジスト膜５１３を除去し、さらに前記１．２Ｖ動作ｐチャネルＭＯＳトランジスタの素子領域５０２を露出するレジスト膜５１４を形成し、前記Ｓｉ基板５１中にＰおよびＡｓを前記酸化膜５１１を介してイオン注入することにより、前記Ｓｉ基板５１中に前記素子領域５０２に対応してｎ型ウェルおよびチャネル領域を形成する。
【００８８】
次に図１７（Ｄ）の工程において前記レジスト膜５１４および酸化膜５１１を除去し、さらに前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタ領域５０１およびｐチャネルＭＯＳトランジスタ領域５０２に膜厚が１．８ｎｍの熱酸化膜を、また３．３Ｖ動作ｎチャネルＭＯＳトランジスタ領域５０３およびＥＳＤ保護／入出力保護回路形成領域５０４に膜厚が７．５ｎｍの熱酸化膜を、それぞれゲート絶縁膜として形成する。
【００８９】
さらに図１７（Ｄ）の工程では、前記ゲート絶縁膜５２１および５２２上にポリシリコンゲート電極パターン５３１および５３２が前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタに対応してそれぞれ形成され、またポリシリコンゲート電極５３３が前記３．３Ｖ動作ｎチャネルＭＯＳトランジスタに対応して形成される。その際、前記ポリシリコンゲート電極パターン５３１〜５３３は、前記ＥＳＤ保護／入出力回路５０のポリシリコンゲート電極パターン５３Ｇと同時に、共通のポリシリコン膜の形成およびパターニングにより形成される。
【００９０】
次に図１８（Ｅ）の工程において図１７（Ｄ）の構造上に、前記素子領域５０２および５０３を覆うように、また前記素子領域５０４のうち前記ドレインエクステンション領域５１Ｄｅｘを除いた部分を覆うように前記レジスト膜５３Ｒを形成し、さらにＢおよびＡｓのイオン注入を、それぞれ１０ｋｅＶの加速電圧および１×１０13ｃｍ-2のドーズ量、および５ｋｅＶの加速電圧および２×１０14ｃｍ-2のドーズ量で行うことにより、前記Ｓｉ基板５１中に前記ドレインエクステンション領域５１Ｄｅｘに対応して、前記ｐ型拡散領域５１Ｐおよびｎ+型拡散領域５１Ｃを、先にも説明したように前記ｎ+型拡散領域５１Ｃが前記ｐ型拡散領域５１Ｐの上に位置するように形成する。また同時に前記素子領域５０１においてポリシリコンゲート電極パターン５３１の両側に、ｐ型拡散領域５０１Ｐおよびｎ+型拡散領域５０１ＬＳ，５０１ＬＤを形成する。このようにして形成されたｎ+型拡散領域５０１ＬＳ，５０１ＬＤは、前記１．２Ｖ動作ｎチャネルＭＯＳトランジスタのソース・ドレインエクステンション領域を構成する。
【００９１】
次に図１８（Ｆ）の工程において前記レジスト膜５３Ｒを除去し、さらに前記素子領域５０２を露出する一方、他の素子領域を覆うように別のレジスト膜５３Ｓを形成し、前記レジスト膜５３ＳをマスクにＢを０．５ｋｅＶの加速電圧下、１．９×１０14ｃｍ-2のドーズ量で、またＡｓを８０ｋｅＶの加速電圧下、８×１０12ｃｍ-2のドーズ量でイオン注入し、前記素子領域５０２中、ポリシリコンゲート電極パターン５３２の両側に、ｎ型拡散領域５０２Ｐおよびｐ+型拡散領域５０２ＬＳ，５０２ＬＤを形成する。このようにして形成されたｐ+型拡散領域５０２ＬＳ，５０２ＬＤは、前記１．２Ｖ動作ｐチャネルＭＯＳトランジスタのソース・ドレインエクステンション領域を構成する。
【００９２】
次に図１９（Ｇ）の工程において前記レジスト膜５３Ｓが除去され、さらに前記素子領域５０１，５０２を覆い素子領域５０３，５０４を露出するレジスト膜５３Ｔが形成される。
【００９３】
図１９（Ｇ）の工程ではさらに前記レジスト膜５３Ｔをマスクに、前記素子領域５０３，５０４においてＳｉ基板５１中にＰをイオン注入し、前記素子領域５０３においてゲート電極パターン５３３の両側にｎ型拡散領域５０３ＬＳおよび５０３ＬＤを、それぞれ３．３Ｖ動作ｎチャネルＭＯＳトランジスタのＬＤＤ領域として形成する。
【００９４】
同時に、図１９（Ｇ）の工程では前記素子領域５０４において、前記Ｓｉ基板５１中、ゲート電極パターン５３Ｇの両側にｎ型拡散領域５１Ａおよび５１Ｂが形成される。前記ｎ型拡散領域５１ＡはＥＳＤ保護／入出力回路５０のソース領域を、また前記ｎ型拡散領域５１Ｂは先に形成されているｎ型拡散領域５１Ｃと共に、ドレインエクステンション領域を形成する。
【００９５】
次に図２０（Ｈ）の工程において前記Ｓｉ基板５１上の領域５０１〜５０４の全てにおいて、それぞれのゲート電極パターンを覆うようにＳｉＯ2膜などの絶縁膜５４を一様に堆積し、さらに前記素子領域５０４において先に図１５（Ｂ）で説明したように、ドレインエクステンション領域に対応してレジストパターン５４Ｒを形成する。
【００９６】
さらに図２０（Ｈ）の工程においては前記レジストパターン５４Ｒをマスクに前記絶縁膜５４を基板５１に垂直な方向に、基板表面が露出するまでドライエッチングし、図２０（Ｉ）に示すようにゲート電極５３１〜５３３および５３Ｇの各々に側壁絶縁膜を形成すると同時に、ドレインエクステンション領域を覆う絶縁膜パターン５４Ａを形成する。
【００９７】
さらに図２０（Ｉ）の工程では前記素子領域５０２をレジストパターン５３Ｕにより覆い、Ｐのイオン注入を１５ｋｅＶの加速電圧下、１．７５×１０15ｃｍ-2のドーズ量で行うことにより、前記素子領域５０１においてＳｉ基板５１中、それぞれの側壁絶縁膜の外側にｎ型拡散領域５０１Ｓおよび５０１Ｄを、１．２Ｖ動作ｎチャネルＭＯＳトランジスタのソース領域およびドレイン領域として形成する。またこのイオン注入工程では、同時に前記素子領域５０３においてＳｉ基板５１中、それぞれの側壁絶縁膜の外側にｎ型拡散領域５０３Ｓおよび５０３Ｄが、３．３Ｖ動作ｎチャネルＭＯＳトランジスタのそれぞれソース領域およびドレイン領域として形成される。
【００９８】
さらにこのイオン注入工程では、同時に先に説明した図１５（Ｃ）のイオン注入工程がなされ、ｎ型拡散領域５１Ｄ，５１Ｅおよび５１Ｅ1が形成される。
【００９９】
さらに図２１（Ｊ）の工程で前記素子領域５０２のみが露出されるように素子領域５０１，５０３および５０４がレジスト膜５３Ｖで覆われ、前記Ｓｉ基板５１中にＢを５ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入することにより、前記素子領域５０２において側壁絶縁膜の外側にｐ型拡散領域５０２Ｓおよび５０２Ｄが、それぞれ１．２Ｖ動作ｐチャネルＭＯＳトランジスタのソース領域およびドレイン領域として形成される。
【０１００】
さらに図２１（Ｋ）の工程において前記レジスト膜５３Ｖは除去され、さらにＣｏなどの金属膜を堆積した後、短時間熱処理することにより、露出したシリコン表面に先に説明したシリサイド層５１Ｆ，５１Ｇ，５１Ｈおよび５１Ｉを含む低抵抗シリサイド層Ｓｉｌが形成される。図２１（Ｋ）の工程では、前記絶縁膜パターン５４Ａは前記ドレインエクステンション領域におけるシリサイド形成を抑制するシリサイドブロックとして作用する。
【０１０１】
図１６（Ａ）〜図２１（Ｋ）よりわかるように、本実施例ではＥＳＤ保護／入出力回路５０を形成する際に、同時に半導体集積回路内部の１．２Ｖ動作ＭＯＳトランジスタあるいは３．３Ｖ動作ＭＯＳトランジスタを形成することができ、その際図２０（Ｈ）の工程におけるシリサイドブロックパターン５４Ａ形成のためのレジストパターン５４Ｒの形成工程を除けば、通常の半導体集積回路装置の製造に使われるレジストプロセスに追加されるレジストプロセスはない。従って、このようなＥＳＤ保護／入出力回路の形成にあたり、半導体集積回路装置の製造工程が大きく増大することはない。
【０１０２】
図２２は、このようにして形成されたＥＳＤ保護／入出力回路５０において、図１８（Ｅ）の工程におけるＢイオン注入の際のドーズ量を変化させ、ＥＳＤ耐性のシミュレーションを行った結果を示す。
【０１０３】
図２２のシミュレーションでは、前記ＥＳＤ保護／入出力回路５０に実際のＥＳＤ試験の際と同様なサージ電圧を印加し、Ｓｉ基板５１の温度がＳｉの融点に達した時点をもって素子が熱破壊したと定義し、耐圧を求めた。ただし図２２中、縦軸はＨＢＭ（human body model）試験におけるＥＳＤ耐圧を、横軸は図１７中に破線で概略的に示したドレイン接合底面における基板濃度比、すなわち前記ドレイン接合底面におけるＢ濃度の値をＳｉ基板５１中、同じ深さのＢ濃度、すなわち側壁絶縁膜あるいはゲート電極の下で、前記ドレイン接合底面とほぼ同じ深さの領域におけるＢ濃度の値で割ったものである。前記ｐ型拡散領域５１Ｐが形成されない場合、前記基板濃度比は１となる。また図中、▲はＥＳＤ保護／入出力回路５０を０．１８μｍルールのプロセスで形成した場合を、■は０．１３μｍルールのプロセスで形成した場合を示す。
【０１０４】
図２２を参照するに、基板濃度比が１〜１０の間では０．１３μｍプロセスの素子と０．１８μｍ素子で多少耐圧特性に差が生じているが、これは基板濃度比以外の条件が異なっているからである。０．１３μｍプロセスの素子では基板濃度比が８を超えると、また０．１８μｍプロセスの素子では基板濃度比が５を超えると、図２２中に一点鎖線で示したようにＥＳＤ耐圧は急激に向上し、しかもいずれのプロセスの素子でもＥＳＤ耐圧の向上が、図中に一点鎖線で示したほぼ同一のライン上に沿って生じることがわかる。これは明らかに、図中に破線で示したｐｎ接合面におけるアバランシェ降伏による効果であると考えられる。
【０１０５】
この一点鎖線を外挿すると、基板濃度比が１を超えれば、すなわちｐ型拡散領域５１Ｐが、ｐ型Ｓｉ基板の濃度より高い不純物濃度で形成されていれば、ＥＳＤ耐圧の向上が得られることがわかる。
【０１０６】
［第６実施例］
図２３（Ａ）〜（Ｄ）は、図７で説明したカスケード接続構造を有するＥＳＤ保護／入出力回路において、本発明を適用した例を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【０１０７】
図２３（Ａ）を参照するに、本実施例は先の図１３（Ａ）〜（Ｄ）の実施例の一変形例となっており、前記ｐ型Ｓｉ基板４１上には前記ｎ型拡散領域４１Ａを隔ててゲート電極パターン４３に対向する側に、同じゲート絶縁膜４２を介して別のポリシリコンゲート電極パターン４３’が形成されている。前記ポリシリコンゲート電極４３および４３’をマスクにＰを２０ｋｅＶのＫ速電圧下、４×１０13ｃｍ-2のドーズ量でイオン注入することにより、前記ゲート電極４３の両側にｎ型拡散領域４１Ａ，４１Ｂが、前記ゲート電極４３’のソース側にｎ型拡散領域４１Ａ’が、ソース領域として形成されている。
【０１０８】
さらに図２３（Ａ）の工程では、前記ドレインエクステンション領域４１Ｂに対応する部分を露出するようにレジストパターン４３Ｒを形成し、さらに前記レジストパターン４３Ｒをマスクに、Ｂを６０ｋｅＶの加速電圧下、３．５×１０13ｃｍ-2のドーズ量でイオン注入し、前記ｎ型拡散領域４１Ｂの下にｐ型拡散領域４１Ｐが形成される。ここでは省略したが、図１３（Ａ）と同様にＡｓを１０ｋｅＶの加速電圧下、６×１０13ｃｍ-2のドーズ量で、またＰを１０ｋｅＶの加速電圧下、１×１０13ｃｍ-2のドーズ量でイオン注入することにより、前記ドレインエクステンション領域４１Ｂの表面に非常に浅いｎ+型拡散領域を形成してもよい。
【０１０９】
次に図２３（Ｂ）の工程において前記レジストパターン４３Ｒは除去され、さらにＳｉＯ2膜などの絶縁膜４４がＣＶＤ法により、前記Ｓｉ基板４１上に前記ゲート電極パターン４３，４３’を覆うように一様に形成される。図２３（Ｂ）の工程ではさらに前記絶縁膜４４上のレジストパターン４４Ｒが形成され、図２３（Ｃ）の工程において前記絶縁膜４４を前記レジストパターン４４Ｒをマスクにパターニングすることにより、前記ゲート電極パターン４３’のソース側に、側壁絶縁膜の距離を隔ててソース領域を露出する。また前記ゲート電極４３のドレイン側に側壁絶縁膜およびドレインエクステンション領域の分だけ離間してドレイン領域を露出する。
【０１１０】
さらに図２３（Ｃ）の工程では、このように露出されたソース領域およびドレイン領域に、前記図２３（Ｃ）の工程でパターニングされた絶縁膜パターン４４Ａをマスクに、Ａｓを４０ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入し、１０００℃、２０秒間の急速熱処理により、ｎ+型拡散領域４１Ｄおよび４１Ｅを形成する。
【０１１１】
さらに図２３（Ｄ）の工程において、図２３（Ｃ）の工程で前記ソース領域４１Ｄおよびドレイン領域４１Ｅにシリサイド膜４１Ｆおよび４１Ｇが形成される。図２３（Ｄ）の工程では、前記絶縁膜パターン４４Ａはシリサイドブロックパターンとして作用する。
【０１１２】
勿論、このようなカスケード構成のＥＳＤ保護／入出力回路は、図１３（Ａ）〜（Ｄ）の素子４０のみならず、その他の素子、例えば素子３０あるいは５０を使って構成することもできる。
【０１１３】
図２４は、図２３（Ｄ）のＥＳＤ保護／入出力回路の電圧電流特性の例を示す。
【０１１４】
図２４を参照するに前記ドレイン領域４１Ｅに入来するサージ電圧が６Ｖを超えたあたりで放電が始まり、サージ電圧の上昇率が減少する。さらにサージ電圧が７Ｖを超えたあたりで横型バイポーラトランジスタが導通し、大きな放電電流がソース領域４１Ｄとドレイン領域４１Ｅとの間を流れる。これによりサージ電圧の上昇率はさらに抑制されるが、サージ電圧の値をさらに増大させると約１５Ｖ前後の値で再び放電電圧が低下し始め、素子が破壊したことがわかる。
【０１１５】
これに対し、図２５（Ａ）は全く同一構成のＥＳＤ保護／入出力回路において、前記シリサイドブロックパターン４４Ａを設け、Ｂ + のイオン注入を行わなかった場合の放電特性を示す。
【０１１６】
図２５（Ａ）よりわかるように、この場合には素子が破壊する際の放電電流が大きく低減しており、ＥＳＤ保護素子としての能力が低下していることがわかる。
【０１１７】
さらに図２５（Ｂ）は、図２３（Ｄ）の構成において前記ｐ型拡散領域４１Ｐのみならず、シリサイドブロックパターン４４Ａをも省略した場合を示す。この場合には、前記シリサイドブロックパターンが存在しないため、前記Ｓｉ基板４１の表面のうち、ゲート側壁絶縁膜の位置までシリサイド層が形成されている。
【０１１８】
図２５（Ｂ）よりわかるように、この場合には放電電流が殆ど流れることなく、素子が破壊しており、しかも１０Ｖ程度の低いサージ電圧で破壊が生じているのがわかる。
【０１１９】
［第７実施例］
ところで、このようなＥＳＤ保護／入出力回路は、先に図２４および図２５（Ａ），（Ｂ）でも説明したように、形成されるシリサイドブロックパターンの有無や種類により、またｐ型拡散領域４１Ｐの不純物濃度によりＥＳＤ耐圧が変化する。
【０１２０】
そこで本実施例では、図２３（Ｄ）に示すカスケード接続構成のＥＳＤ保護／入出力回路装置について、図２６（Ｈ）のシリサイドブロックパターン４４Ａを図２６（Ａ）〜（Ｇ）に示すように変化させ、さらに以下の表１に示すように図２３（Ａ）のＢイオン注入工程の際の加速電圧（エネルギ量）およびドーズ量を変化させ、ＥＳＤ耐圧を実デバイスにより評価した。ただし図２６（Ａ）〜（Ｇ）の構造では、素子分離構造により画成された素子領域内に、ゲート電極４３および４３’を備えた図２３（Ｄ）の構造が、ドレイン領域４１Ｅで対称に折り返されて形成されている。このうち、図２６（Ａ）は図２６（Ｈ）のシリサイドブロックパターン４４Ａを形成せず、ゲート電極パターン４３，４３’の側壁絶縁膜の位置までシリサイド層が形成される場合を、その他の場合はシリサイド層形成領域の位置および大きさを様々に変化させている。図中、梨地で示した部分がシリサイド形成が抑制される部分である。勿論、Ｓｉ基板４１のうちゲート電極４３，４３’直近の領域は側壁絶縁膜で覆われており、シリサイド形成はなされない。
【０１２１】
例えば、図２６（Ｂ）の例は、ドレイン領域４１Ｅから最初のポリシリコンゲート電極パターン４３までの間に、シリサイドブロック４４Ａが形成されない部分がある場合を示し、図２６（Ｃ）の例は、ドレイン領域４１Ｅからゲート電極パターン４３までの間が完全にシリサイドブロックされるが、ゲート電極パターン４３とゲート電極パターン４３’との間の領域はシリサイドブロックされない場合を示し、図２６（Ｄ）の例は、ドレイン領域４１Ｅからゲート電極パターン４３までの間は完全にシリサイドブロックされるが、ゲート電極パターン４３とゲート電極パターン４３’との間の領域は部分的にシリサイドブロックされない場合を示す。また図２６（Ｅ）の例は、ドレイン領域４１Ｅからゲート電極パターン４３までの間は完全にシリサイドブロックされ、ゲート電極パターン４３とゲート電極パターン４３’との間の領域も完全にシリサイドブロックされるが、ゲート電極パターン４３’はシリサイドブロックされない場合を示し、図２６（Ｆ）の例は、ドレイン領域４１Ｅからゲート電極パターン４３までの間は完全にシリサイドブロックされ、ゲート電極パターン４３とゲート電極パターン４３’との間の領域も完全にシリサイドブロックされ、ゲート電極パターン４３’もシリサイドブロックされるが、ゲート電極パターン４３’のソース側領域はシリサイドブロックされない場合を示し、図２６（Ｇ）の例はゲート電極パターン４３’のソース側領域も、ソースコンタクト領域を除いてシリサイドブロックが形成される場合を示す。
【０１２２】
また表１では、各Ｂイオン注入条件に対応した、横型バイポーラトランジスタ（ＬＮＰＮ）の動作点電圧（Ｖｔ１）も表示してある。動作点電圧は、図２６に示すシリサイドブロックパターンには依存しない。
【０１２３】
【表１】
【０１２４】
表２および３は、図２６（Ａ）〜２６（Ｇ）の各々の構成、および前記表１の各イオン注入条件の組合せに対して求めたＥＳＤ保護／入出力回路の耐圧特性を、それぞれＭＭ（マシンモデル）試験およびＨＢＭ（人体モデル）試験での耐圧値として示している。
【０１２５】
【表２】
【表３】
【０１２７】
これに対し、図２６（Ｂ）の構成のＥＳＤ保護／入出力回路では、ＭＭ試験ではＢのイオン注入量が少ない条件１の場合を除き、所望の３００Ｖ以上の耐圧値が確保できることがわかる。一方、ＨＢＭ試験では、図２６（Ｂ）の構成のＥＳＤ保護／入出力回路では、イオン注入濃度が高い条件３の場合に所望の３０００Ｖ以上の耐圧値が得られることがわかる。
【０１２８】
それ以外の構成においては、イオン注入条件１および４を除き、いずれもＭＭ試験で３００Ｖ以上、ＨＢＭ試験で３０００Ｖ以上の所望の耐圧値が実現されている。
【０１２９】
このように、カスケード接続構成のＥＳＤ保護／入出力回路においても、本発明によれば、ドレインエクステンション領域下にｐ型拡散領域４１Ｐを形成し、さらに前記ドレインエクステンション領域にシリサイドブロックパターンを形成することによりシリサイド形成を抑制することにより、所望のＥＳＤ耐圧特性を実現することが可能になる。
【０１３０】
以上、本発明を好ましい実施例について説明したが、本発明は上記特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【０１３１】
（付記１） 基板と、
前記基板上に形成されたゲート電極と、
前記基板中、前記ゲート電極の第１の側に形成された、第１の導電型を有する第１の拡散領域と、
前記基板中、前記ゲート電極の第２の側に形成された、前記第１の導電型を有する第２の拡散領域と、
前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域とを備え、
前記第３の拡散領域は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことを特徴とする半導体装置。
【０１３２】
（付記２） 前記第３の拡散領域中における前記第２導電型不純物の不純物濃度は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも、５倍以上大きいことを特徴とする付記１記載の半導体装置。
【０１３３】
（付記３） 前記ゲート電極は、０．１３μｍのゲート長を有することを特徴とする付記２記載の半導体装置。
【０１３４】
（付記４） 前記第３の拡散領域中における前記第２導電型不純物の不純物濃度は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも、８倍以上大きいことを特徴とする付記１記載の半導体装置。
【０１３５】
（付記５） 前記ゲート電極は、０．１８μｍのゲート長を有することを特徴とする付記４記載の半導体装置。
【０１３６】
（付記６） 前記第２の拡散領域の表面には、前記ゲート電極の前記第２の側の側壁面に設けられた側壁絶縁膜から離間して、シリサイド層が形成されていることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
【０１３７】
（付記７） 前記基板上には、前記側壁絶縁膜から連続して、前記シリサイド層の形成部分までの間の領域を覆うように、絶縁膜パターンが延在することを特徴とする付記６記載の半導体装置。
【０１３８】
（付記８） 前記基板中には、前記シリサイド層の形成部分に対応して、前記第１の導電型のドレイン領域が形成されていることを特徴とする付記７記載の半導体装置。
【０１３９】
（付記９） 前記基板上には、前記ゲート電極の前記第２の側に、前記側壁絶縁膜から離間して絶縁膜パターンが形成され、前記基板表面には前記絶縁膜パターンの前記第２の側に先端部に対応して第１のシリサイド領域が、また前記側壁絶縁膜と前記絶縁膜パターンとの間に第２のシリサイド領域が形成され、前記基板中には、前記第１のシリサイド領域の下に前記第１の導電型のドレイン領域が、前記第２のシリサイド領域の下には前記第１の導電型の別の拡散領域が形成されていることを特徴とする付記６記載の半導体装置。
【０１４０】
（付記１０） 前記ゲート電極上には、シリサイド層が形成されていることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
【０１４１】
（付記１１） 基板と、
前記基板上に形成された第１のゲート電極と、
前記基板中、前記第１のゲート電極の第１の側に形成された、第１の導電型を有する第１の拡散領域と、
前記基板中、前記第１のゲート電極の第２の側に形成された、前記第１の導電型を有する第２の拡散領域と、
前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域と、
前記基板上、前記第１のゲート電極の前記第１の側に、前記第１の拡散領域を隔てて形成された第２のゲート電極と、
前記基板中、前記第２のゲート電極の前記第１の側に形成された、前記第１の導電型を有する第４の拡散領域とを備え、
前記第３の拡散領域は、前記基板中、第１のゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことを特徴とする半導体装置。
【０１４２】
（付記１２） 前記基板表面には、前記第１のゲート電極の前記第２の側に、前記ゲート絶縁膜の前記第２の側の側壁面を覆う側壁絶縁膜に連続して絶縁膜が延在し、前記基板中、前記絶縁膜の先端部に対応して前記第１の導電型のドレイン領域が形成され、前記基板表面には、前記ドレイン領域に対応してシリサイド層が形成されることを特徴とする付記１１記載の半導体装置。
【０１４３】
（付記１３） 基板中に、ゲート電極パターンをマスクにしたイオン注入工程により、第１の導電型の第１の不純物元素を導入し、前記ゲート電極パターンの第１および第２の側に、前記第１の導電型の第１の拡散領域および第２の拡散領域を形成する工程と、
前記基板中に、前記ゲート電極および前記ゲート電極の両側壁面に形成された側壁絶縁膜をマスクに、前記第１の導電型の第２の不純物元素および第２の導電型の第３の不純物元素を導入し、前記第１および第２の拡散領域の下方に、前記第２の導電型の第３および第４の拡散領域をそれぞれ形成する工程と、
前記第３および第４の拡散領域の上方に、前記第１の導電型の第５および第６の拡散領域をそれぞれ形成する工程と、
前記第１および第２の拡散領域表面にシリサイド層を形成する工程とを含むことを特徴とする半導体装置。
【０１４４】
（付記１４） 基板中に、ゲート電極パターンをマスクにしたイオン注入工程により、第１の導電型の第１の不純物元素を導入し、前記ゲート電極パターンの第１および第２の側に、前記第１の導電型の第１および第２の拡散領域を形成する工程と、
前記基板中に、前記ゲート電極および前記ゲート電極の両側壁面に形成された側壁絶縁膜をマスクに、前記第１の導電型の第２の不純物元素および第２の導電型の第３の不純物元素を導入し、前記第１および第２の拡散領域の下方に、前記第２の導電型の第３および第４の拡散領域をそれぞれ形成する工程と、
前記基板上、前記ゲート電極の前記第２の側に、前記基板表面に沿って前記第２の側に延在する絶縁膜パターンを形成する工程と、
前記絶縁膜パターンをマスクに、前記基板表面の前記絶縁膜パターン先端部に、シリサイド層を形成する工程とよりなることを特徴とする半導体装置の製造方法。
【０１４５】
（付記１５） 基板中に、ゲート電極パターンをマスクにしたイオン注入工程により、第１の導電型の第１の不純物元素を導入し、前記ゲート電極パターンの第１および第２の側に、前記第１の導電型の第１および第２の拡散領域を形成する工程と、
前記基板中、前記第２の拡散領域が形成された領域に対応して、ただし前記第２の拡散領域よりも深い位置に、第２の導電型の不純物元素を導入し、第２の導電型の第３の拡散領域を形成する工程と、
前記基板中、前記第２の拡散領域が形成された領域に対応して、ただし前記第２の拡散領域よりも浅い位置に、第１の導電型の不純物元素を導入し、第１の導電型の第４の拡散領域を形成する工程と、
前記基板上、前記ゲート電極の前記第２の側に、前記基板表面に沿って前記第２の側に延在する絶縁膜パターンを形成する工程と、
前記絶縁膜パターンをマスクに、前記基板表面の前記絶縁膜パターン先端部に、シリサイド層を形成する工程とよりなることを特徴とする半導体装置の製造方法。
【０１４６】
（付記１６） 前記絶縁膜パターンを形成する工程の後、前記シリサイド層を形成する工程より前に、前記基板中に第１の導電型の不純物元素を導入し、前記絶縁膜パターン先端部に、ドレイン領域となる第１の導電型の拡散領域を形成することを特徴とする付記１４または１５記載の半導体装置の製造方法。
【０１４７】
（付記１７） 基板と、
前記基板上に形成されたゲート電極と、前記基板中、前記ゲート電極の第１の側に形成された、第１の導電型を有する第１の拡散領域と、前記基板中、前記ゲート電極の第２の側に形成された、前記第１の導電型を有する第２の拡散領域と、前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域とを備え、前記第３の拡散領域は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことを特徴とする半導体装置と、
前記基板上に、前記第２の拡散領域に接続して設けられた電極パッドとを備え、
前記ゲート電極パターンと前記第１の拡散領域とは、電源ラインに接続されていることを特徴とするＥＳＤ保護装置。
【発明の効果】
【０１４８】
本発明によれば、サージ電圧が入来するドレイン領域あるいはドレインエクステンション領域の下に逆導電型の拡散領域を形成することにより、ドレイン領域下に面積の広い急峻なｐｎ接合が形成され、サージ電圧の入来に伴って、容易にアバランシェ降伏が生じ、より低圧で効率よく寄生バイポーラトランジスタが導通する。前記ｐｎ接合は、寄生バイポーラトランジスタ導通に伴う大電流が通過する接合部から離間している。その結果、発熱の集中が緩和され、大きな放電能力を有するＥＳＤ保護装置が得られる。また本発明によれば、カスケード接続構成の、大きな放電能力を有するＥＳＤ保護装置を実現することができる。本発明の半導体装置は、半導体集積回路を構成する他の低電圧動作ＭＯＳトランジスタと同時に形成することが可能である。また本発明によれば、カスケード接続構成の、大きな放電能力を有するＥＳＤ保護装置を実現することができる。本発明の半導体装置は、半導体集積回路を構成する他の低電圧動作ＭＯＳトランジスタと同時に形成することが可能である。
【図面の簡単な説明】
【図１】従来のＥＳＤ保護装置を構成する半導体装置の構成を示す図である。
【図２】図１の半導体装置を使ったＥＳＤ保護装置の構成を示す回路図である。
【図３】図１の半導体装置を使った、フィンガ構成を有する従来のＥＳＤ保護装置の構成例を示す平面図である。
【図４】図３のＥＳＤ保護装置の動作を説明する等価回路図である。
【図５】フィンガ構成を有する従来のＥＳＤ保護装置において、シリサイドブロック領域を設けた構成例を示す図である。
【図６】カスケード接続構成を有する従来のＥＳＤ保護装置の構成例を示す回路図である。
【図７】カスケード接続構成を有する従来のＥＳＤ保護装置の構成例を示す断面図である。
【図８】本発明の第１実施例によるＥＳＤ保護装置の構成を示す断面図である。
【図９】図８のＥＳＤ保護装置の動作を説明する図である。
【図１０】図８，９のＥＳＤ保護装置の放電特性を、従来のものと比較して示す図である。
【図１１】図８，９のＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１２】（Ａ）〜（Ｄ）は、本発明の第２実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１３】（Ａ）〜（Ｄ）は、本発明の第３実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１４】（Ａ）〜（Ｄ）は、本発明の第４実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１５】（Ａ）〜（Ｄ）は、本発明の第５実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を示す図である。
【図１６】（Ａ），（Ｂ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その１）である。
【図１７】（Ｃ），（Ｄ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その２）である。
【図１８】（Ｅ），（Ｆ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その３）である。
【図１９】（Ｇ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その４）である。
【図２０】（Ｈ），（Ｉ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その５）である。
【図２１】（Ｊ），（Ｋ）は、本発明第５実施例のＥＳＤ保護装置を、集積回路を構成する他の半導体装置と共に形成する工程を示す図（その６）である。
【図２２】本発明第５実施例によるＥＳＤ保護装置の耐圧特性を示す図である。
【図２３】（Ａ）〜（Ｄ）は、本発明の第６実施例によるＥＳＤ保護装置を構成する半導体装置の製造工程を説明する図である。
【図２４】 本発明の第６実施例によるＥＳＤ保護装置の放電特性を示す図である。
【図２５】 （Ａ），（Ｂ）は、本発明の第６実施例において、ｐ型拡散領域を形成しなかった場合、およびシリサイドブロックを行わなかった場合の放電特性を示す図である。
【図２６】（Ａ）〜（Ｈ）は、本発明第６実施例によるカスケード接続を有するＥＳＤ保護装置において、シリサイドブロックパターンを様々に変化させた例を示す図である。
【符号の説明】
１０，２０，３０，４０，５０ ＥＳＤ保護／入出力回路
１０Ａ，１０Ａ’，１０Ｂ ＭＯＳトランジスタ
１０Ｐ パッド電極
１１，３１，４１，５１ 基板
１１Ａｃ，１０Ａ，５０１，５０２，５０３，５０４ 素子領域
１１Ａ，１１Ｂ，３１Ａ，３１Ｂ，４１Ａ，４１Ｂ，５１Ａ，５１Ｂ，５０１ＬＳ，５０１ＬＤ，５０２ＬＳ，５０２ＬＤ，５０３ＬＳ，５０３ＬＤ ＬＤＤ領域
１１Ｃ，１１Ｄ，１１Ｅ，１１Ｆ，１１Ｇ，３１Ｃ，３１Ｄ，４１Ｃ，５１Ｃ，４Ｅ，５１Ｅ，５１Ｅ1 ｎ型拡散領域
１１Ｐ，３１Ｅ，３１Ｆ，４１Ｐ，５１Ｐ，５０１Ｐ，５０２Ｐ ｐ型拡散領域１１Ｓ 素子分離膜
１２，３２，４２，５２， ゲート絶縁膜
１３，１３’，１３1〜１３5，３３，４３，４３’，５３Ｇ，５３１，５３２，５３３ ゲート電極
１３Ａ，１３Ｂ，３３Ａ，３３Ｂ ゲート側壁絶縁膜
１４Ａ，１４Ｂ，３５Ａ，３５Ｂ，４１Ｆ，４１Ｇ，５１Ｆ，５１Ｇ，５１Ｈ，５１Ｉ シリサイド層
１５ 配線パターン
ＳＢＬ シリサイドブロック領域
３４，４４，５４，５１１ 絶縁膜
３４Ａ，４４Ａ，５４Ａ シリサイドブロックパターン
３５，４３Ｒ，４４Ｒ，５３Ｒ，５３Ｓ，５３Ｔ，５３Ｕ，５４Ｒ，５１２，５１４ レジストパターン
３２Ｄｅｘ，４１Ｄｅｘ，５１Ｄｅｘ ドレインエクステンション領域
Claims (6)
- 第２導電型の基板と、
前記基板上に形成され、電源ラインに接続されているゲート電極と、
前記基板中、前記ゲート電極の第１の側に形成され、前記ゲート電極に接続されている第１の導電型を有し、ソース領域となる第１の拡散領域と、
前記基板中、前記ゲート電極の第２の側に形成され、電圧が印加される前記第１の導電型を有し、ドレイン領域となる第２の拡散領域と、
前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域とを備え、
前記第３の拡散領域は、前記基板中、ゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことによって、前記第１の拡散領域と、前記基板と、前記第２の拡散領域とで形成されるバイポーラトランジスタの動作点電圧を低下させ、
前記バイポーラトランジスタに熱破壊が生じる熱破壊点の電流・電圧を増大させたことを特徴とする半導体装置。 - 前記第２の拡散領域の表面には、前記ゲート電極の前記第２の側の側壁面に設けられた側壁絶縁膜から離間して、シリサイド層が形成されていることを特徴とする請求項１記載の半導体装置。
- 前記基板上には、前記側壁絶縁膜から連続して、前記シリサイド層の形成部分までの間の領域を覆うように、絶縁膜パターンが延在することを特徴とする請求項２記載の半導体装置。
- 前記基板中には、前記シリサイド層の形成部分に対応して、前記第１の導電型のドレイン領域が形成されていることを特徴とする請求項３記載の半導体装置。
- 第２導電型の基板と、
前記基板上に形成され、第１の電源ラインに接続されている第１のゲート電極と、
前記基板中、前記第１のゲート電極の第１の側に形成された、第１の導電型を有する第１の拡散領域と、
前記基板中、前記第１のゲート電極の第２の側に形成され、電圧が印加される前記第１の導電型を有する第２の拡散領域と、
前記基板中、前記第２の拡散領域の下に、前記拡散領域に接して形成された、第２の導電型を有する第３の拡散領域と、
前記基板上、前記第１のゲート電極の前記第１の側に、前記第１の拡散領域を隔てて形成され、第２の電源ラインに接続されている第２のゲート電極と、
前記基板中、前記第２のゲート電極の前記第１の側に形成され、前記第２の電源ラインに接続されている前記第１の導電型を有する第４の拡散領域とを備え、
前記第２の拡散領域はドレイン領域を形成し、前記第４の拡散領域はソース領域を形成し、
前記第３の拡散領域は、前記基板中、第１のゲート電極下の同じ深さの領域における第２導電型不純物の不純物濃度よりも大きな濃度で、前記第２導電型不純物を含むことによって、前記第４の拡散領域と、前記基板と、前記第２の拡散領域とで形成されるバイポーラトランジスタの動作点電圧を低下させ、
前記バイポーラトランジスタに熱破壊が生じる熱破壊点の電流・電圧を増大させたことを特徴とする半導体装置。 - 前記基板表面には、前記第１のゲート電極の前記第２の側に、前記ゲート電極の前記第２の側の側壁面を覆う側壁絶縁膜に連続して絶縁膜が延在し、前記基板中、前記絶縁膜の先端部に対応して前記第１の導電型のドレイン領域が形成され、前記基板表面には、前記ドレイン領域に対応してシリサイド層が形成されることを特徴とする請求項５記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170150A JP3879063B2 (ja) | 2002-06-11 | 2002-06-11 | 半導体装置およびその製造方法 |
| US10/441,216 US6897536B2 (en) | 2002-06-11 | 2003-05-20 | ESD protection circuit |
| TW092113742A TWI290364B (en) | 2002-06-11 | 2003-05-21 | ESD protection circuit |
| CNB031408036A CN1332447C (zh) | 2002-06-11 | 2003-06-03 | 半导体器件及其制造方法 |
| KR1020030037043A KR100902726B1 (ko) | 2002-06-11 | 2003-06-10 | 반도체 장치 및 정전 방전 보호 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170150A JP3879063B2 (ja) | 2002-06-11 | 2002-06-11 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006239383A Division JP2007005825A (ja) | 2006-09-04 | 2006-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015003A JP2004015003A (ja) | 2004-01-15 |
| JP3879063B2 true JP3879063B2 (ja) | 2007-02-07 |
Family
ID=29706860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002170150A Expired - Fee Related JP3879063B2 (ja) | 2002-06-11 | 2002-06-11 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6897536B2 (ja) |
| JP (1) | JP3879063B2 (ja) |
| KR (1) | KR100902726B1 (ja) |
| CN (1) | CN1332447C (ja) |
| TW (1) | TWI290364B (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4170210B2 (ja) * | 2003-12-19 | 2008-10-22 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP4636844B2 (ja) * | 2004-10-07 | 2011-02-23 | パナソニック株式会社 | 電子デバイスの製造方法 |
| US7875933B2 (en) * | 2005-03-29 | 2011-01-25 | Infineon Technologies Ag | Lateral bipolar transistor with additional ESD implant |
| JP2006339444A (ja) | 2005-06-02 | 2006-12-14 | Fujitsu Ltd | 半導体装置及びその半導体装置の製造方法 |
| US7646063B1 (en) * | 2005-06-15 | 2010-01-12 | Pmc-Sierra, Inc. | Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions |
| DE102005028919B4 (de) * | 2005-06-22 | 2010-07-01 | Infineon Technologies Ag | Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement |
| US7595245B2 (en) * | 2005-08-12 | 2009-09-29 | Texas Instruments Incorporated | Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| KR100678693B1 (ko) * | 2006-10-16 | 2007-02-02 | 주식회사 명보교구상사 | 알루미늄재 문틀 및 도어 결합구조 |
| JP5217180B2 (ja) | 2007-02-20 | 2013-06-19 | 富士通セミコンダクター株式会社 | 静電放電保護装置の製造方法 |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| KR101749351B1 (ko) | 2008-07-16 | 2017-06-20 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| JP2010251522A (ja) * | 2009-04-15 | 2010-11-04 | Panasonic Corp | 半導体装置及びその製造方法 |
| US8183107B2 (en) * | 2009-05-27 | 2012-05-22 | Globalfoundries Inc. | Semiconductor devices with improved local matching and end resistance of RX based resistors |
| JP5202473B2 (ja) * | 2009-08-18 | 2013-06-05 | シャープ株式会社 | 半導体装置の製造方法 |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| DE102009049671B4 (de) * | 2009-10-16 | 2020-02-27 | Infineon Technologies Ag | Integrierte Schaltung mit ESD Struktur |
| JP5567405B2 (ja) * | 2010-06-21 | 2014-08-06 | セイコーインスツル株式会社 | 櫛形の静電気保護用のｍｏｓ型半導体装置 |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| US8610217B2 (en) * | 2010-12-14 | 2013-12-17 | International Business Machines Corporation | Self-protected electrostatic discharge field effect transistor (SPESDFET), an integrated circuit incorporating the SPESDFET as an input/output (I/O) pad driver and associated methods of forming the SPESDFET and the integrated circuit |
| US8907432B2 (en) * | 2012-02-10 | 2014-12-09 | Richtek Technology Corporation | Isolated device and manufacturing method thereof |
| TWI565024B (zh) * | 2012-12-28 | 2017-01-01 | 聯華電子股份有限公司 | 靜電放電防護結構 |
| US9378958B2 (en) | 2012-12-28 | 2016-06-28 | United Microelectronics Corporation | Electrostatic discharge protection structure and fabricating method thereof |
| CN104882479B (zh) * | 2014-02-28 | 2018-02-27 | 无锡华润上华科技有限公司 | 一种hvpmos器件及其制造方法 |
| JP6600491B2 (ja) * | 2014-07-31 | 2019-10-30 | エイブリック株式会社 | Ｅｓｄ素子を有する半導体装置 |
| JP2017092297A (ja) * | 2015-11-12 | 2017-05-25 | ソニー株式会社 | 電界効果トランジスタ、および半導体装置 |
| JP6838240B2 (ja) * | 2017-01-19 | 2021-03-03 | 日立Astemo株式会社 | 電子装置 |
| US11430749B2 (en) * | 2018-10-31 | 2022-08-30 | Infineon Technologies Ag | ESD protection in an electronic device |
| US11289471B2 (en) | 2020-08-24 | 2022-03-29 | Globalfoundries U.S. Inc. | Electrostatic discharge device |
| WO2023120317A1 (ja) * | 2021-12-22 | 2023-06-29 | キヤノン株式会社 | 半導体デバイス、光電変換システム、移動体 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0146028B1 (ko) * | 1994-08-31 | 1998-09-15 | 김정덕 | 칩저항기 전극도포장치 |
| US6388288B1 (en) * | 1998-03-30 | 2002-05-14 | Texas Instruments Incorporated | Integrating dual supply voltages using a single extra mask level |
| US6198142B1 (en) * | 1998-07-31 | 2001-03-06 | Intel Corporation | Transistor with minimal junction capacitance and method of fabrication |
| JP3237626B2 (ja) * | 1998-10-02 | 2001-12-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3408762B2 (ja) | 1998-12-03 | 2003-05-19 | シャープ株式会社 | Ｓｏｉ構造の半導体装置及びその製造方法 |
| KR100596765B1 (ko) * | 1999-06-28 | 2006-07-04 | 주식회사 하이닉스반도체 | 정전방전 보호용 모스 트랜지스터의 제조 방법 |
| US6218226B1 (en) * | 2000-01-21 | 2001-04-17 | Vanguard International Semiconductor Corporation | Method of forming an ESD protection device |
| JP3416628B2 (ja) * | 2000-04-27 | 2003-06-16 | 松下電器産業株式会社 | 半導体集積回路装置 |
| CN1232711C (zh) | 2002-02-06 | 2005-12-21 | 陆相成 | 轻质保温墙体砌块 |
-
2002
- 2002-06-11 JP JP2002170150A patent/JP3879063B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-20 US US10/441,216 patent/US6897536B2/en not_active Expired - Lifetime
- 2003-05-21 TW TW092113742A patent/TWI290364B/zh not_active IP Right Cessation
- 2003-06-03 CN CNB031408036A patent/CN1332447C/zh not_active Expired - Fee Related
- 2003-06-10 KR KR1020030037043A patent/KR100902726B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN1479374A (zh) | 2004-03-03 |
| TW200401424A (en) | 2004-01-16 |
| KR20030095339A (ko) | 2003-12-18 |
| KR100902726B1 (ko) | 2009-06-15 |
| US6897536B2 (en) | 2005-05-24 |
| TWI290364B (en) | 2007-11-21 |
| US20030227053A1 (en) | 2003-12-11 |
| CN1332447C (zh) | 2007-08-15 |
| JP2004015003A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3879063B2 (ja) | 半導体装置およびその製造方法 | |
| JP5217180B2 (ja) | 静電放電保護装置の製造方法 | |
| US5744839A (en) | ESD protection using selective siliciding techniques | |
| US9711593B2 (en) | Dummy gate for a high voltage transistor device | |
| US5728612A (en) | Method for forming minimum area structures for sub-micron CMOS ESD protection in integrated circuit structures without extra implant and mask steps, and articles formed thereby | |
| US7985644B1 (en) | Methods for forming fully segmented salicide ballasting (FSSB) in the source and/or drain region | |
| CN104051343B (zh) | 具有通过栅植入的深n阱的晶体管 | |
| JP2008544525A (ja) | Ｅｓｄ性能を改善する方法および装置 | |
| US7285830B2 (en) | Lateral bipolar junction transistor in CMOS flow | |
| US20060284258A1 (en) | Divided drain implant for improved CMOS ESD performance | |
| DE112012001822B4 (de) | Siliciumgesteuerter Gleichrichter mit anpassbarer Auslösespannung mit Verspannungsunterstützung | |
| US9698179B2 (en) | Capacitor structure and method of forming a capacitor structure | |
| US7326998B1 (en) | Effective I/O ESD protection device for high performance circuits | |
| JPH10214907A (ja) | 半導体装置およびその製造方法 | |
| US8232602B2 (en) | ESD protection device for high performance IC | |
| JP2002324847A (ja) | 半導体装置およびその製造方法 | |
| US6794715B1 (en) | ESD protection device for high performance IC | |
| US6949806B2 (en) | Electrostatic discharge protection structure for deep sub-micron gate oxide | |
| JP2007005825A (ja) | 半導体装置の製造方法 | |
| JP4765014B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| WO2000031793A1 (en) | Peripheral transistor of a non-volatile memory | |
| JPH05102475A (ja) | 半導体装置とその製造方法 | |
| JP3430102B2 (ja) | 半導体装置の製造方法 | |
| JP2003051552A (ja) | 半導体集積回路装置の製造方法 | |
| TWI836908B (zh) | 積體電路裝置及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3879063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |